▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024093627
(43)【公開日】2024-07-09
(54)【発明の名称】半導体装置とその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20240702BHJP
H01L 21/336 20060101ALI20240702BHJP
H01L 29/12 20060101ALI20240702BHJP
H01L 29/06 20060101ALI20240702BHJP
【ＦＩ】
H01L29/78 652K
H01L29/78 652F
H01L29/78 652S
H01L29/78 653C
H01L29/78 652B
H01L29/78 658G
H01L29/78 658F
H01L29/78 652T
H01L29/06 301V
H01L29/06 301M
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022210136
(22)【出願日】2022-12-27
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】藤岡 仁志
(57)【要約】
【課題】複数のトレンチゲートを備えた半導体装置において、微細化に有用な技術を提供する。
【解決手段】内側トレンチ４０Ｂの一対の端側壁４２の表面粗さが、内側トレンチ４０Ｂのうち長手方向の中間部４６にある一対の長手側壁４４の表面粗さよりも大きい。さらに、内側トレンチ４０Ｂの一対の端側壁４２を被覆するゲート絶縁膜３４の膜厚が、内側トレンチ４０Ｂの中間部４６にある一対の長手側壁４４を被覆するゲート絶縁膜３４の膜厚よりも大きい。
【選択図】図４
【解決手段】内側トレンチ４０Ｂの一対の端側壁４２の表面粗さが、内側トレンチ４０Ｂのうち長手方向の中間部４６にある一対の長手側壁４４の表面粗さよりも大きい。さらに、内側トレンチ４０Ｂの一対の端側壁４２を被覆するゲート絶縁膜３４の膜厚が、内側トレンチ４０Ｂの中間部４６にある一対の長手側壁４４を被覆するゲート絶縁膜３４の膜厚よりも大きい。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体装置（１，２）であって、
半導体層（１０）と、
前記半導体層に設けられている複数のトレンチゲート（３０）であって、前記複数のトレンチゲートの各々が前記半導体層の上層部に形成されている複数のトレンチ（４０）のうち対応するトレンチ内に設けられている、複数のトレンチゲートと、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きく、
前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、半導体装置。
半導体層（１０）と、
前記半導体層に設けられている複数のトレンチゲート（３０）であって、前記複数のトレンチゲートの各々が前記半導体層の上層部に形成されている複数のトレンチ（４０）のうち対応するトレンチ内に設けられている、複数のトレンチゲートと、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きく、
前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、半導体装置。
【請求項2】
前記内側トレンチの前記端側壁の傾斜角度が、前記内側トレンチの前記中間部にある前記長手側壁の傾斜角度よりも小さい、請求項１に記載の半導体装置。
【請求項3】
前記トレンチでは、前記第１方向の両端部の各々のトレンチ幅が、前記第１方向の中間部のトレンチ幅よりも大きい、請求項１に記載の半導体装置。
【請求項4】
前記両端トレンチの一対の前記長手側壁のうち前記第２方向の外側にある外側長手側壁の表面粗さが、前記内側トレンチの前記中間部にある前記長手側壁の表面粗さよりも大きく、
前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、請求項１に記載の半導体装置。
前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、請求項１に記載の半導体装置。
【請求項5】
前記半導体層が炭化珪素である、請求項１～４のいずれか一項に記載の半導体装置。
【請求項6】
半導体装置（１，２）の製造方法であって、
半導体層（１０）の上層部に複数のトレンチ（４０）を形成するトレンチ形成工程と、
前記複数のトレンチの各々にトレンチゲート（３０）を形成し、複数のトレンチゲートを形成するトレンチゲート形成工程と、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記トレンチゲート形成工程では、前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きい状態で、前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、半導体装置の製造方法。
半導体層（１０）の上層部に複数のトレンチ（４０）を形成するトレンチ形成工程と、
前記複数のトレンチの各々にトレンチゲート（３０）を形成し、複数のトレンチゲートを形成するトレンチゲート形成工程と、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記トレンチゲート形成工程では、前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きい状態で、前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、半導体装置の製造方法。
【請求項7】
前記トレンチ形成工程では、前記内側トレンチの前記端側壁の傾斜角度が、前記内側トレンチの前記中間部の前記長手側壁の傾斜角度よりも小さくなるように、前記複数のトレンチが形成される、請求項６に記載の半導体装置の製造方法。
【請求項8】
前記トレンチ形成工程では、前記トレンチの前記第１方向の両端部の各々のトレンチ幅が、前記トレンチの前記第１方向の中間部のトレンチ幅よりも大きくなるように、前記複数のトレンチが形成される、請求項６に記載の半導体装置の製造方法。
【請求項9】
前記トレンチゲート形成工程では、前記両端トレンチの一対の前記長手側壁のうち前記第２方向の外側にある外側長手側壁の表面粗さが、前記内側トレンチの前記中間部にある前記長手側壁の表面粗さよりも大きい状態で、前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、請求項６に記載の半導体装置の製造方法。
【請求項10】
前記半導体層が炭化珪素である、請求項６～９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
複数のトレンチゲートを備えた半導体装置の開発が進められている。複数のトレンチゲートの各々は、半導体層の上層部に形成された複数のトレンチのうち対応するトレンチ内に設けられている。半導体層の上層部にトレンチを形成するときにトレンチの側壁に凹凸が形成されると、トレンチゲートのゲート絶縁膜の耐圧及び信頼性が悪化する可能性がある。特許文献１は、トレンチを形成した後に、ケミカルドライエッチング法を利用してトレンチの側壁の凹凸を除去する技術を提案する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－０５３５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
トレンチの側壁の凹凸を十分に除去すると、エッチング量が増加してトレンチ幅が拡大し、隣り合うトレンチ間の距離が短くなってしまう。このため、トレンチの側壁の凹凸を十分に除去しながら隣り合うトレンチ間の距離を確保するためには、トレンチピッチを大きくしなければならず、半導体装置の微細化が犠牲となる。本明細書は、複数のトレンチゲートを備えた半導体装置において、微細化に有用な技術を提供することを目的とする。
【課題を解決するための手段】
【0005】
本明細書が開示する半導体装置（１，２）は、半導体層（１０）と、前記半導体層に設けられている複数のトレンチゲート（３０）であって、前記複数のトレンチゲートの各々が前記半導体層の上層部に形成されている複数のトレンチ（４０）のうち対応するトレンチ内に設けられている、複数のトレンチゲートと、を備えていてもよい。前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びていてもよい。前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されていてもよい。前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有していてもよい。前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別されてもよい。前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きくてもよい。前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくてもよい。この半導体装置では、表面粗さが相対的に大きいトレンチの側壁に膜厚が相対的に大きいゲート絶縁膜が被膜されている。このため、上記半導体装置では、トレンチの側壁の凹凸に起因したゲート絶縁膜の耐圧及び信頼性の悪化が抑えられている。換言すると、上記半導体装置では、トレンチの側壁の凹凸を許容しながら、ゲート絶縁膜の耐圧及び信頼性の悪化が抑えられている。このため、上記半導体装置では、トレンチの側壁の凹凸を十分に除去する必要がないので、トレンチピッチを小さくすることができる。上記半導体装置は、微細化に有用な構造を備えている。
【0006】
本明細書が開示する半導体装置（１，２）の製造方法は、半導体層（１０）の上層部に複数のトレンチ（４０）を形成するトレンチ形成工程と、前記複数のトレンチの各々にトレンチゲート（３０）を形成し、複数のトレンチゲートを形成するトレンチゲート形成工程と、を備えていてもよい。前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びていてもよい。前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されていてもよい。前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有していてもよい。前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別されてもよい。前記トレンチゲート形成工程では、前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きい状態で、前記内側トレンチの前端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成されてもよい。この製造方法によると、表面粗さが相対的に大きいトレンチの側壁に膜厚が相対的に大きいゲート絶縁膜を被膜することができる。このため、上記製造方法で製造される半導体装置では、トレンチの側壁の凹凸に起因したゲート絶縁膜の耐圧及び信頼性の悪化が抑えられる。換言すると、上記製造方法で製造される半導体装置は、トレンチの側壁の凹凸を許容しながら、ゲート絶縁膜の耐圧及び信頼性の悪化を抑えられる。このため、上記製造方法では、トレンチの側壁の凹凸を十分に除去する必要がないので、トレンチピッチが小さい半導体装置を製造することができる。上記製造方法は、微細な構造を備えた半導体装置を製造することができる。
【図面の簡単な説明】
【0007】
【図1】本明細書が開示する半導体装置が備える半導体層の平面図を模式的に示しており、複数のトレンチゲートのレイアウトを示す図である。
【図2】半導体層の上層部に形成されているトレンチの端部近傍の要部斜視図を模式的に示す図である。
【図5】両端トレンチの長手側壁の電子顕微鏡写真である。
【図6】内側トレンチの長手側壁の電子顕微鏡写真である。
【図7】本明細書が開示する第１の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成するための製造フローを示す図である。
【図8】本明細書が開示する第１の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図9】本明細書が開示する第１の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図10】本明細書が開示する第１の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図11】本明細書が開示する第１の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図14】本明細書が開示する第２の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図15】本明細書が開示する第２の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図16】本明細書が開示する第２の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図17】本明細書が開示する第２の実施形態の半導体装置の製造方法のうち、トレンチゲートを形成する製造工程中の半導体層の要部断面図を示す図である。
【図18】本明細書が開示する第３の実施形態の半導体装置であって、トレンチの両端部の平面形状を模式的に示す図である。
【図19】本明細書が開示する第３の実施形態の半導体装置であって、トレンチの両端部の平面形状を模式的に示す図である。
【図20】本明細書が開示する第３の実施形態の半導体装置であって、トレンチの両端部の平面形状を模式的に示す図である。
【発明を実施するための形態】
【0008】
以下、図面を参照して本明細書が開示する複数の実施形態の半導体装置について説明する。複数の実施形態を通して共通する構成要素には共通の符号を付し、その説明を省略する。なお、図示明瞭化を目的として、繰り返し配置されている構成要素についてはその１つのみに符号を付すことがある。
【0009】
（第１実施形態）
図１に示すように、半導体装置１は、半導体層１０を備えている。半導体層１０は、特に限定されるものではないが、例えば４Ｈの炭化珪素層であってもよい。半導体層１０は、その上面の結晶面が（０００１）のＳｉ面に対してオフ角だけ傾斜していてもよい。オフ角は、特に限定されるものではないが、例えば４°であってもよい。半導体層１０は、炭化珪素層に代えて、例えばシリコン層、窒化物半導体層、酸化ガリウム層であってもよい。以下では、半導体層１０の厚み方向をｚ方向といい、半導体層１０の上面に平行な一方向をｘ方向といい、ｘ方向とｚ方向に対して直交する方向をｙ方向という。
図１に示すように、半導体装置１は、半導体層１０を備えている。半導体層１０は、特に限定されるものではないが、例えば４Ｈの炭化珪素層であってもよい。半導体層１０は、その上面の結晶面が（０００１）のＳｉ面に対してオフ角だけ傾斜していてもよい。オフ角は、特に限定されるものではないが、例えば４°であってもよい。半導体層１０は、炭化珪素層に代えて、例えばシリコン層、窒化物半導体層、酸化ガリウム層であってもよい。以下では、半導体層１０の厚み方向をｚ方向といい、半導体層１０の上面に平行な一方向をｘ方向といい、ｘ方向とｚ方向に対して直交する方向をｙ方向という。
【0010】
半導体装置１は、半導体層１０の上層部に設けられた複数のトレンチゲート３０を備えている。複数のトレンチゲート３０の各々は、半導体層１０を平面視したときに、一方向（この例ではｙ方向であり、以下、「トレンチゲート３０の長手方向」という）に沿って延びている。また、複数のトレンチゲート３０は、半導体層１０を平面視したときに、トレンチゲート３０の長手方向に直交する方向（この例ではｘ方向であり、以下、「トレンチゲート３０の繰り返し方向」という）に相互に間隔を置いて配置されている。このように、複数のトレンチゲート３０は、半導体層１０を平面視したときに、ストライプ状に配置されている。
【0011】
複数のトレンチゲート３０の各々は、半導体層１０の上層部に形成された複数のトレンチ４０のうち対応するトレンチ４０内に設けられている。図２に、半導体層１０の上層部に形成された１つのトレンチ４０の端部近傍を示す。ここで、本明細書では、トレンチ４０の側壁のうち、トレンチ４０の長手方向（この例では、ｙ方向）の両端の各々にある側壁を端側壁４２という。一対の端側壁４２は、トレンチ４０の長手方向に対向するように形成されている。一対の端側壁４２の各々は、トレンチ４０の長手方向に非平行な側壁であり、この例では、トレンチ４０の長手方向に直交する方向、即ちｘｚ平面に平行に延びている。また、トレンチ４０の側壁のうち、一対の端側壁４２の間を延びている一対の側壁の各々を長手側壁４４という。一対の長手側壁４４の各々は、トレンチ４０の長手方向に平行な側壁であり、この例では、ｙｚ平面に平行に延びている。
【0012】
図１に示すように、本明細書では、複数のトレンチゲート３０のうち繰り返し方向の両端の各々に配置されているトレンチゲート３０を両端トレンチゲート３０Ａとして他のトレンチゲート３０から区別し、それらの両端トレンチゲート３０Ａが設けられているトレンチ４０を両端トレンチ４０Ａという。また、複数のトレンチゲート３０のうち、一対の両端トレンチゲート３０Ａの間に配置されている複数のトレンチゲート３０の各々を内側トレンチゲート３０Ｂとして他のトレンチゲート３０から区別し、それら複数の内側トレンチゲート３０Ｂが設けられているトレンチ４０を内側トレンチ４０Ｂという。
【0013】
図３及び図４に示されるように、半導体装置１は、ＭＯＳＦＥＴと称される種類のパワー半導体装置であり、半導体層１０の下面を被覆するドレイン電極２２と、半導体層１０の上面を被覆するソース電極２４と、を備えている。半導体層１０は、ｎ+型のドレイン領域１２と、ｎ型のドリフト領域１４と、ｐ型のボディ領域１６と、ｎ+型のソース領域１８と、ｐ+型のボディコンタクト領域１９と、を有している。
【0014】
ドレイン領域１２は、半導体層１０の下層部に配置されており、半導体層１０の下面に露出する位置に設けられている。ドレイン領域１２は、半導体層１０の下面を被膜するドレイン電極２２にオーミック接触している。
【0015】
ドリフト領域１４は、ドレイン領域１２とボディ領域１６の間に設けられている。ドリフト領域１４のｎ型不純物の濃度は、ドレイン領域１２のｎ型不純物の濃度よりも低い。なお、ドリフト領域１４は、ｎ型コラムとｐ型コラムが半導体層１０の横断面内において少なくとも一方向に沿って交互に繰り返すように配置されたスーパージャンクション構造を構成していてもよい。
【0016】
ボディ領域１６は、ドリフト領域１４上に設けられており、半導体層１０の上層部に配置されている。ボディ領域１６は、ドリフト領域１４とソース領域１８の間に設けられており、ドリフト領域１４とソース領域１８の双方に接しており、ドリフト領域１４とソース領域１８を隔てている。ボディ領域１６のｐ型不純物の濃度は、所望のゲート閾値電圧に応じて調整されている。
【0017】
ソース領域１８は、ボディ領域１６上に設けられており、半導体層１０の上層部に配置されており、半導体層１０の表面に露出する位置に設けられている。ソース領域１８は、トレンチゲート３０の側面に接している。ソース領域１８は、半導体層１０の表面を被膜するソース電極２４にオーミック接触している。
【0018】
ボディコンタクト領域１９は、ボディ領域１６上に設けられており、半導体層１０の上層部に配置されており、半導体層１０の表面に露出する位置に設けられている。ボディコンタクト領域１９は、半導体層１０の表面を被膜するソース電極２４にオーミック接触している。
【0019】
複数のトレンチゲート３０の各々は、半導体層１０の上面からソース領域１８及びボディ領域１６を貫通してドリフト領域１４に達している。複数のトレンチゲート３０の各々は、ゲート電極３２とゲート絶縁膜３４を有している。ゲート電極３２は、特に限定されるものではないが、例えば不純物を含むポリシリコンで形成されており、ゲート絶縁膜３４を介して半導体層１０に対向している。特に、ゲート電極３２は、ドリフト領域１４とソース領域１８を隔てる部分のボディ領域１６にゲート絶縁膜３４を介して対向している。ゲート絶縁膜３４は、特に限定されるものではないが、例えば高温シリコン酸化膜（ＨＴＯ膜）で形成されており、トレンチ４０の内壁を被覆している。
【0020】
次に、半導体装置１の動作を説明する。ソース電極２４の電位よりもドレイン電極２２の電位が高い状態で、トレンチゲート３０のゲート電極３２の電位がソース電極２４よりも高く、且つ閾値よりも高くなるように制御されると、半導体装置１はターンオンする。このとき、ソース領域１８とドリフト領域１４を隔てる部分のボディ領域１６に反転層が形成される。ソース領域１８から供給される電子は、その反転層のチャネルを経由してドリフト領域１４に達する。ドリフト領域１４に達した電子は、ドリフト領域１４を経由してドレイン領域１２に流れる。一方、トレンチゲート３０のゲート電極３２の電位がソース電極２４の電位と同一となるように制御されると、反転層のチャネルが消失し、半導体装置１はターンオフする。このように、半導体装置１は、スイッチング素子として動作することができる。
【0021】
次に、半導体装置１の特徴について説明する。図５に、両端トレンチゲート３０Ａが設けられている両端トレンチ４０Ａの長手側壁４４の電子顕微鏡写真を示す。図６に、内側トレンチゲート３０Ｂが設けられている内側トレンチ４０Ｂの長手側壁４４の電子顕微鏡写真を示す。図５に示されるように、両端トレンチ４０Ａの長手側壁４４には、高低差の大きい凹凸が形成されている。一方、図６に示されるように、内側トレンチ４０Ｂの長手側壁４４には、高低差の小さい凹凸が形成されている。又は、内側トレンチ４０Ｂの長手側壁４４は、実質的に凹凸がなく、平坦になっていてもよい。このため、図５及び図６に示されるように、両端トレンチ４０Ａの長手側壁４４の表面粗さは、内側トレンチ４０Ｂの長手側壁４４の表面粗さよりも大きい。なお、図示省略しているが、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの各々の端側壁４２も、両端トレンチ４０Ａの長手側壁４４と同様に高低差の大きい凹凸が形成されている。このため、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの各々の端側壁４２の表面粗さも、内側トレンチ４０Ｂの長手側壁４４の表面粗さよりも大きい。
【0022】
後述の製造方法で説明するように、このような凹凸は、トレンチ４０をエッチング加工するときに形成された凹凸が残存してできたものである。凹凸の表面粗さは、トレンチ４０の位置に依存しており、複数のトレンチ４０が形成されている領域の外周部分で大きくなる。このため、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４の表面粗さが大きくなる。なお、ここでいう表面粗さは、算術平均粗さ（Ｒａ）をいう。
【0023】
ここで、本明細書では、特に説明がない限り、内側トレンチ４０Ｂの長手側壁４４とは、内側トレンチ４０Ｂの長手方向（この例では、ｙ方向）の中間部にある一対の長手側壁４４のことをいう。図１に示すように、内側トレンチ４０Ｂの中間部４６は、内側トレンチ４０Ｂの長手方向の中間点４７から長手方向に所定距離だけ延びた範囲として定義される。所定距離は、内側トレンチ４０Ｂの短手方向（この例では、ｘ方向）に沿って計測されるトレンチ幅と同一としてもよい。以下、内側トレンチ４０Ｂの長手側壁４４という場合、内側トレンチ４０Ｂの中間部４６にある長手側壁４４のことをいう。一方、両端トレンチ４０Ａの長手側壁４４という場合、両端トレンチ４０Ａの長手方向の任意の位置にある長手側壁４４のことをいう。
【0024】
図４に示されるように、内側トレンチ４０Ｂの端側壁４２を被覆するゲート絶縁膜３４の膜厚が「Ｗ１」である。なお、図示省略しているが、両端トレンチ４０Ａの端側壁４２を被覆するゲート絶縁膜３４の膜厚も同様に略「Ｗ１」である。図３に示されるように、両端トレンチ４０Ａの長手側壁４４を被覆するゲート絶縁膜３４の膜厚が「Ｗ２」であり、内側トレンチ４０Ｂの長手側壁４４を被覆するゲート絶縁膜３４の膜厚が「Ｗ３」である。半導体装置１では、Ｗ１＞Ｗ３が成立し、Ｗ２＞Ｗ３が成立している。
【0025】
半導体装置１では、表面粗さが相対的に大きい両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２に、相対的に膜厚の大きいゲート絶縁膜３４が被覆している（即ち、膜厚Ｗ１）。同様に、両端トレンチ４０Ａの長手側壁４４にも相対的に膜厚の大きいゲート絶縁膜３４が被覆している（即ち、膜厚Ｗ２）。一方、半導体装置１では、表面粗さが相対的に小さい内側トレンチ４０Ｂの長手側壁４４に、相対的に膜厚の小さいゲート絶縁膜３４が被覆している（即ち、膜厚Ｗ３）。トレンチ４０の側壁のうち表面粗さの大きい側壁では、トレンチゲート３０のゲート絶縁膜３４の耐圧及び信頼性が悪化する可能性がある。半導体装置１では、トレンチ４０の側壁のうち表面粗さの大きい側壁に対応したトレンチゲート３０のゲート絶縁膜３４が厚く形成されているので、ゲート絶縁膜３４の耐圧及び信頼性の悪化が抑えられている。
【0026】
（第１実施形態の半導体装置の製造方法）
次に、図７～図１１を参照し、半導体装置１の製造方法のうちトレンチゲートを形成する工程について説明する。図７に製造フローを示し、図８～図１１に製造工程中の要部断面図を模式的に示す。図８～図１１において、（Ａ）が図１のIII-III線の断面図に対応しており、（Ｂ）が図１のIV-IV線の断面図に対応している。なお、半導体装置１の製造するための他の工程については、公知の製造技術を利用することができる。
次に、図７～図１１を参照し、半導体装置１の製造方法のうちトレンチゲートを形成する工程について説明する。図７に製造フローを示し、図８～図１１に製造工程中の要部断面図を模式的に示す。図８～図１１において、（Ａ）が図１のIII-III線の断面図に対応しており、（Ｂ）が図１のIV-IV線の断面図に対応している。なお、半導体装置１の製造するための他の工程については、公知の製造技術を利用することができる。
【0027】
まず、図８に示すように、ｎ＋型の炭化珪素基板であるドレイン領域１２を準備する。次に、特に限定されるものではないが、例えばエピタキシャル成長技術を利用して、ドレイン領域１２の表面から炭化珪素のｎ型のエピ層を成長させ、半導体層１０を形成する。次に、イオン注入技術を利用して、ｐ型不純物イオン及びｎ型不純物イオンを半導体層１０の上層部に注入し、ボディ領域１６とソース領域１８とボディコンタクト領域１９を形成する。
【0028】
次に、図９に示すように、ドライエッチング技術を利用して、半導体層１０の上層部に複数のトレンチ４０を形成する（即ち、図７のステップＳ１）。このトレンチ形成工程では、トレンチ４０の側壁に凹凸が形成される。特に、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２は、トレンチ４０が形成されている領域の最外周に位置し、それよりも外側にトレンチ４０が形成されていない。このため、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２は、単位当たりの表面積が相対的に小さいので、単位面積当たりに供給されるエッチングガスが多くなり、凹凸が相対的に深く形成される。同様に、両端トレンチ４０Ａの長手側壁４４も、単位当たりの表面積が相対的に小さいので、凹凸が相対的に深く形成される。一方、内側トレンチ４０Ｂの中間部（即ち、図１の中間部４６）の長手側壁４４は、トレンチ４０が形成されている領域の最外周から離れており、単位当たりの表面積が相対的に大きいので、凹凸が相対的に浅く形成される。
【0029】
次に、ＣＦ4とＯ2を含むガスを用いたケミカルドライエッチング技術を利用して、トレンチ４０の側壁に形成された凹凸を平坦化し、トレンチ４０の側壁の表面粗さを低下させる（即ち、図７のステップＳ２）。この平坦化工程は、全てのトレンチ４０の側壁の凹凸が実質的に平坦になるまで実施されない。平坦化工程は、図５及び図６に示したように、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４に凹凸が残存し、これら側壁の表面粗さが内側トレンチ４０Ｂの長手側壁４４の表面粗さよりも大きい状態が維持されているときに終了する。例えば、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４の表面粗さが内側トレンチ４０Ｂの長手側壁４４の表面粗さと同等になるまで平坦化工程を継続すると、エッチング量が増加してトレンチ幅が拡大し、隣り合うトレンチ４０間の距離が短くなるという問題がある。本明細書が開示する製造方法では、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４の凹凸を許容することで、隣り合うトレンチ４０間の距離を確保することができる。
【0030】
次に、図１０示すように、減圧ＣＶＤ技術を利用して、トレンチ４０の側壁にゲート絶縁膜３４を成膜する（即ち、図７のステップＳ３）。両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２は、単位当たりの表面積が相対的に小さいので、単位面積当たりに供給される原料ガスが多くなり、被膜するゲート絶縁膜３４の膜厚が相対的に大きく形成される。同様に、両端トレンチ４０Ａの長手側壁４４も、単位当たりの表面積が相対的に小さいので、被膜するゲート絶縁膜３４の膜厚が相対的に大きく形成される。一方、内側トレンチ４０Ｂの長手側壁４４は、単位当たりの表面積が相対的に大きいので、被膜するゲート絶縁膜３４の膜厚が相対的に小さく形成される。このように、トレンチゲート形成工程では、トレンチ４０の側壁のうち表面粗さが相対的に大きい側壁に被膜するゲート絶縁膜３４の膜厚を相対的に大きくなることができる。
【0031】
次に、図１１に示すように、ＣＶＤ技術を利用して、トレンチ４０内にゲート電極３２を充填する（即ち、図７のステップＳ４）。その後、半導体層１０の上面に堆積したゲート電極３２及びゲート絶縁膜３４を除去することにより、トレンチゲート３０を形成することができる。
【0032】
上記製造方法では、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４に表面粗さが相対的に大きい凹凸が残存した状態で平坦化工程を終了する。しかしながら、その後のトレンチゲート形成工程では、表面粗さが相対的に大きい側壁に膜厚が相対的に大きいゲート絶縁膜３４を選択的に成膜することができる。このため、上記製造方法で製造される半導体装置では、ゲート絶縁膜３４の耐圧及び信頼性の悪化が抑えられる。換言すると、上記製造方法は、平坦化工程を短縮してエッチング量を削減しながら、ゲート絶縁膜の耐圧及び信頼性の悪化が抑えられた半導体装置を製造することができる。このため、エッチング量を考慮して隣り合うトレンチ４０間の距離を大きく確保する必要がない。上記製造方法は、トレンチピッが微細化された半導体装置を製造することができる。
【0033】
（第２実施形態）
図１２及び図１３に、第２実施形態の半導体装置２を示す。ここで、図１３に示すように、内側トレンチ４０Ｂの端側壁４２の傾斜角が「θ１」である。なお、図示省略しているが、両端トレンチ４０Ａの端側壁４２の傾斜角も略「θ１」である。さらに、図１２に示すように、両端トレンチ４０Ａの一対の長手側壁４４のうち繰り返し方向（この例では、ｘ方向）の外側の長手側壁４４の傾斜角が「θ２」であり、内側トレンチ４０Ｂの長手側壁４４の傾斜角が「θ３」である。半導体装置２では、θ１＜θ３が成立し、θ２＜θ３が成立している。ここで、トレンチ４０の側壁の傾斜角とは、半導体層１０の上面に平行な面（この例では、ｘｙ平面である）とトレンチ４０の側壁との間で形成される外角である。
図１２及び図１３に、第２実施形態の半導体装置２を示す。ここで、図１３に示すように、内側トレンチ４０Ｂの端側壁４２の傾斜角が「θ１」である。なお、図示省略しているが、両端トレンチ４０Ａの端側壁４２の傾斜角も略「θ１」である。さらに、図１２に示すように、両端トレンチ４０Ａの一対の長手側壁４４のうち繰り返し方向（この例では、ｘ方向）の外側の長手側壁４４の傾斜角が「θ２」であり、内側トレンチ４０Ｂの長手側壁４４の傾斜角が「θ３」である。半導体装置２では、θ１＜θ３が成立し、θ２＜θ３が成立している。ここで、トレンチ４０の側壁の傾斜角とは、半導体層１０の上面に平行な面（この例では、ｘｙ平面である）とトレンチ４０の側壁との間で形成される外角である。
【0034】
傾斜角が相対的に小さい側壁は、ゲート絶縁膜形成工程におけるカバレッジ増加により、ゲート絶縁膜３４の膜厚が相対的に大きくなる。なお、ゲート絶縁膜３４の膜厚Ｗ１,Ｗ２，Ｗ３の相対的な関係は、第１実施形態の半導体装置１と同様である。したがって、半導体装置２では、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４に、膜厚が相対的に大きいゲート絶縁膜３４が被覆している。この結果、半導体装置２では、トレンチ４０の側壁のうち表面粗さの大きい側壁に対応したトレンチゲート３０のゲート絶縁膜３４が厚く形成されているので、ゲート絶縁膜３４の耐圧及び信頼性の悪化が抑えられる。
【0035】
（第２実施形態の半導体装置の製造方法）
次に、図１４～図１７を参照し、半導体装置２の製造方法のうちトレンチゲートを形成する工程について説明する。図１４～図１７において、（Ａ）が図１のIII-III線の断面図に対応しており、（Ｂ）が図１のIV-IV線の断面図に対応している。
次に、図１４～図１７を参照し、半導体装置２の製造方法のうちトレンチゲートを形成する工程について説明する。図１４～図１７において、（Ａ）が図１のIII-III線の断面図に対応しており、（Ｂ）が図１のIV-IV線の断面図に対応している。
【0036】
まず、半導体層１０を準備するまでの工程（図８参照）は、第１実施形態の半導体装置１の製造方法と同様である。次に、図１４に示すように、ＣＶＤ技術を利用して、半導体層１０の上面にマスク５２を成膜する。マスク５２は、特に限定されるものではないが、例えば酸化シリコンであってもよい。次に、フォトリソグラフィー技術を利用して、マスク５２上にレジスト５４をパターニングする。レジスト５４は、トレンチゲート用のトレンチの形成範囲に対応して開口している。
【0037】
次に、図１５に示すように、熱処理技術を利用して、レジスト５４を収縮させる。レジスト５４は、表面積が大きいほど収縮量が大きくなる。このため、レジスト５４の開口部を画定する側面のうち表面積が大きいレジスト５４に隣接する開口部の側面が大きく傾斜する。この例では、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４に対応したレジスト５４の開口部の側面が大きく傾斜する。
【0038】
次に、図１６に示すように、ドライエッチング技術を利用して、レジスト５４の開口部から露出するマスク５２の一部をエッチングし、マスク５２に開口部を形成する。マスク５２に形成される開口部は、レジスト５４の開口部の形状を反映して形成される。
【0039】
次に、図１７に示すように、ドライエッチング技術を利用して、マスク５２の開口部から露出する半導体層１０の上層部をエッチングし、半導体層１０の上層部に複数のトレンチ４０を形成する。半導体層１０の上層部に形成される複数のトレンチ４０の形状は、マスク５２の開口部の形状を反映して形成される。このトレンチ形成工程は、第１実施形態の半導体装置１の製造方法のトレンチ形成工程に対応する（即ち、図７のステップＳ１）。これ以降の工程は、第１実施形態の半導体装置１の製造方法と同様である。これにより、半導体装置２の複数のトレンチゲート３０を形成することができる。上記したように、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４の傾斜角が相対的に小さいので、ゲート絶縁膜形成工程におけるカバレッジ増加により、両端トレンチ４０Ａ及び内側トレンチ４０Ｂの端側壁４２、並びに両端トレンチ４０Ａの長手側壁４４を被覆するゲート絶縁膜３４の膜厚が相対的に大きくなる。
【0040】
（第３実施形態）
トレンチゲート３０の長手方向の両端部に設けられているゲート絶縁膜３４の膜厚を選択的に大きくするために、トレンチ４０の長手方向の両端部のアスペクト比を大きくしてもよい。トレンチ４０のアスペクト比が大きいと、ゲート絶縁膜形成工程におけるカバレッジ増加により、ゲート絶縁膜３４の膜厚が大きくなる。
トレンチゲート３０の長手方向の両端部に設けられているゲート絶縁膜３４の膜厚を選択的に大きくするために、トレンチ４０の長手方向の両端部のアスペクト比を大きくしてもよい。トレンチ４０のアスペクト比が大きいと、ゲート絶縁膜形成工程におけるカバレッジ増加により、ゲート絶縁膜３４の膜厚が大きくなる。
【0041】
図１８の例は、トレンチ４０の長手方向の両端部４８のトレンチ幅Ｗ４８が大きく形成され、平面視したときに、トレンチ４０の長手方向の両端部４８が矩形状に形成された例である。端部４８以外のトレンチ４０のトレンチ幅Ｗ４０は、両端部４８の間に亘って一定である。ここで、トレンチ４０の端部４８は、端側壁４２から長手方向に沿って所定距離だけ延びた範囲として定義される。所定距離は、トレンチ４０のトレンチ幅Ｗ４０以上であり、トレンチ４０のトレンチ幅Ｗ４０の１０倍以下、８倍以下、又は５倍以下であってもよい。また、トレンチ幅は、トレンチ４０の長手方向に直交する方向に沿って計測された長さである。このように、トレンチ４０の両端部４８では、アスペクト比が大きく形成されており、この結果、ゲート絶縁膜形成工程におけるカバレッジ増加により、ゲート絶縁膜３４の膜厚が大きく形成される。
【0042】
図１９の例は、トレンチ４０の長手方向の両端部４８のトレンチ幅Ｗ４８が大きく形成され、平面視したときに、トレンチ４０の長手方向の両端部４８が台形状に形成された例である。トレンチ４０の両端部４８のトレンチ幅Ｗ４８は、トレンチ４０の長手方向に沿って外側に向かって連続的に増加している。この例も同様に、トレンチ４０の両端部４８では、アスペクト比が大きく形成されており、この結果、ゲート絶縁膜形成工程におけるカバレッジ増加により、ゲート絶縁膜３４の膜厚が大きく形成される。
【0043】
図２０の例は、トレンチ４０の長手方向の両端部４８のトレンチ幅Ｗ４８が大きく形成され、平面視したときに、トレンチ４０の長手方向の両端部４８が円形状に形成された例である。この例も同様に、トレンチ４０の両端部４８では、アスペクト比が大きく形成されており、この結果、ゲート絶縁膜形成工程におけるカバレッジ増加により、ゲート絶縁膜３４の膜厚が大きく形成される。
【0044】
【0045】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【0046】
（特徴１）
半導体装置（１，２）であって、
半導体層（１０）と、
前記半導体層に設けられている複数のトレンチゲート（３０）であって、前記複数のトレンチゲートの各々が前記半導体層の上層部に形成されている複数のトレンチ（４０）のうち対応するトレンチ内に設けられている、複数のトレンチゲートと、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きく、
前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、半導体装置。
半導体装置（１，２）であって、
半導体層（１０）と、
前記半導体層に設けられている複数のトレンチゲート（３０）であって、前記複数のトレンチゲートの各々が前記半導体層の上層部に形成されている複数のトレンチ（４０）のうち対応するトレンチ内に設けられている、複数のトレンチゲートと、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きく、
前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、半導体装置。
【0047】
（特徴２）
前記内側トレンチの前記端側壁の傾斜角度が、前記内側トレンチの前記中間部にある前記長手側壁の傾斜角度よりも小さい、特徴１に記載の半導体装置。
前記内側トレンチの前記端側壁の傾斜角度が、前記内側トレンチの前記中間部にある前記長手側壁の傾斜角度よりも小さい、特徴１に記載の半導体装置。
【0048】
（特徴３）
前記トレンチでは、前記第１方向の両端部の各々のトレンチ幅が、前記第１方向の中間部のトレンチ幅よりも大きい、特徴１又は２に記載の半導体装置。
前記トレンチでは、前記第１方向の両端部の各々のトレンチ幅が、前記第１方向の中間部のトレンチ幅よりも大きい、特徴１又は２に記載の半導体装置。
【0049】
（特徴４）
前記両端トレンチの一対の前記長手側壁のうち前記第２方向の外側にある外側長手側壁の表面粗さが、前記内側トレンチの前記中間部にある前記長手側壁の表面粗さよりも大きく、
前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、特徴１～３のいずれか１つに記載の半導体装置。
前記両端トレンチの一対の前記長手側壁のうち前記第２方向の外側にある外側長手側壁の表面粗さが、前記内側トレンチの前記中間部にある前記長手側壁の表面粗さよりも大きく、
前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きい、特徴１～３のいずれか１つに記載の半導体装置。
【0050】
（特徴５）
前記半導体層が炭化珪素である、特徴１～４のいずれか１つに記載の半導体装置。
前記半導体層が炭化珪素である、特徴１～４のいずれか１つに記載の半導体装置。
【0051】
（特徴６）
半導体装置（１，２）の製造方法であって、
半導体層（１０）の上層部に複数のトレンチ（４０）を形成するトレンチ形成工程と、
前記複数のトレンチの各々にトレンチゲート（３０）を形成し、複数のトレンチゲートを形成するトレンチゲート形成工程と、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記トレンチゲート形成工程では、前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きい状態で、前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、半導体装置の製造方法。
半導体装置（１，２）の製造方法であって、
半導体層（１０）の上層部に複数のトレンチ（４０）を形成するトレンチ形成工程と、
前記複数のトレンチの各々にトレンチゲート（３０）を形成し、複数のトレンチゲートを形成するトレンチゲート形成工程と、を備えており、
前記複数のトレンチの各々は、前記半導体層を平面視したときに、少なくとも第１方向に沿って延びており、
前記複数のトレンチは、前記半導体層を平面視したときに、前記第１方向に直交する第２方向に相互に間隔を置いて配置されており、
前記複数のトレンチの各々は、前記第１方向の両端の各々にある端側壁（４２）と、一対の前記端側壁の間を延びている一対の長手側壁（４４）と、を有しており、
前記複数のトレンチは、前記第２方向の両端の各々に配置されている両端トレンチ（４０Ａ）と、一対の前記両端トレンチの間に配置されている内側トレンチ（４０Ｂ）と、に区別され、
前記トレンチゲート形成工程では、前記内側トレンチの前記端側壁の表面粗さが、前記内側トレンチのうち前記第１方向の中間部（４６）にある前記長手側壁の表面粗さよりも大きい状態で、前記内側トレンチの前記端側壁を被覆するゲート絶縁膜（３４）の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、半導体装置の製造方法。
【0052】
（特徴７）
前記トレンチ形成工程では、前記内側トレンチの前記端側壁の傾斜角度が、前記内側トレンチの前記中間部の前記長手側壁の傾斜角度よりも小さくなるように、前記複数のトレンチが形成される、特徴６に記載の半導体装置の製造方法。
前記トレンチ形成工程では、前記内側トレンチの前記端側壁の傾斜角度が、前記内側トレンチの前記中間部の前記長手側壁の傾斜角度よりも小さくなるように、前記複数のトレンチが形成される、特徴６に記載の半導体装置の製造方法。
【0053】
（特徴８）
前記トレンチ形成工程では、前記トレンチの前記第１方向の両端部の各々のトレンチ幅が、前記トレンチの前記第１方向の中間部のトレンチ幅よりも大きくなるように、前記複数のトレンチが形成される、特徴６又は７に記載の半導体装置の製造方法。
前記トレンチ形成工程では、前記トレンチの前記第１方向の両端部の各々のトレンチ幅が、前記トレンチの前記第１方向の中間部のトレンチ幅よりも大きくなるように、前記複数のトレンチが形成される、特徴６又は７に記載の半導体装置の製造方法。
【0054】
（特徴９）
前記トレンチゲート形成工程では、前記両端トレンチの一対の前記長手側壁のうち前記第２方向の外側にある外側長手側壁の表面粗さが、前記内側トレンチの前記中間部にある前記長手側壁の表面粗さよりも大きい状態で、前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、特徴６～８のいずれか１つに記載の半導体装置の製造方法。
前記トレンチゲート形成工程では、前記両端トレンチの一対の前記長手側壁のうち前記第２方向の外側にある外側長手側壁の表面粗さが、前記内側トレンチの前記中間部にある前記長手側壁の表面粗さよりも大きい状態で、前記両端トレンチの前記外側長手側壁を被覆するゲート絶縁膜の膜厚が、前記内側トレンチの前記中間部にある前記長手側壁を被覆するゲート絶縁膜の膜厚よりも大きくなるように、前記複数のトレンチゲートが形成される、特徴６～８のいずれか１つに記載の半導体装置の製造方法。
【0055】
前記半導体層が炭化珪素である、特徴６～９のいずれか１つに記載の半導体装置の製造方法。
【0056】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【0057】
１，２：半導体装置、 １０：半導体層、 ３０：トレンチゲート、 ３０Ａ：両端トレンチゲート、 ３０Ｂ：内側トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜、 ４０：トレンチ、 ４０Ａ：両端トレンチ、 ４０Ｂ：内側トレンチ、 ４２：端側壁、 ４４：長手側壁、 ４６：中間部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】