特開 2024-93916 テンソルネットワーク縮約制御プログラム，テンソルネットワーク縮約制御方法及び情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024093916

(43)【公開日】2024-07-09

(54)【発明の名称】テンソルネットワーク縮約制御プログラム，テンソルネットワーク縮約制御方法及び情報処理装置

(51)【国際特許分類】

   G06N 10/00 20220101AFI20240702BHJP

【ＦＩ】

G06N10/00

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022210565

(22)【出願日】2022-12-27

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110003649

【氏名又は名称】弁理士法人真田特許事務所

(74)【代理人】

【識別番号】100189201

【弁理士】

【氏名又は名称】横田 功

(72)【発明者】

【氏名】中尾 鷹詔

(57)【要約】

【課題】使用可能なメモリ容量の範囲内でテンソルネットワークの縮約演算が可能か否かを迅速に判断する。
【解決手段】テンソルネットワーク縮約制御プログラムは、相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内でテンソルネットワークの縮約を完遂可能か否かについて判断する、処理をコンピュータに実行させる。
【選択図】図６

【特許請求の範囲】

【請求項1】

相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断する、
処理をコンピュータに実行させる、テンソルネットワーク縮約制御プログラム。

【請求項2】

前記エッジ数は、前記テンソルネットワークをそれぞれ１以上のテンソルを含むように分割して得られる複数の群の間を結ぶエッジ数である、
請求項１に記載のテンソルネットワーク縮約制御プログラム。

【請求項3】

前記縮約を完遂可能か否かについて判断する処理において、
前記テンソルネットワークを縮約するために要する推定メモリ量が、基準値以下か否かについて、前記エッジ数に基づいて判断する、
処理をコンピュータに実行させる、請求項２に記載のテンソルネットワーク縮約制御プログラム。

【請求項4】

さらに、前記テンソルネットワークを縮約する順序の算出を開始し、
前記推定メモリ量が前記基準値以下と判断される場合には、前記順序の算出を続行し、前記推定メモリ量が前記基準値よりも大きいと判断される場合には、前記テンソルネットワークの縮約を完遂できない旨を出力し、前記順序の算出を終了する、
処理をコンピュータに実行させる、請求項３に記載のテンソルネットワーク縮約制御プログラム。

【請求項5】

さらに、前記順序の算出をする処理過程において前記テンソルネットワークを分割することによって前記複数の群を得る、
処理を前記コンピュータに実行させる、請求項４に記載のテンソルネットワーク縮約制御プログラム。

【請求項6】

前記テンソルネットワークは、シミュレーションの対象となる量子回路に対応づけられ、
前記推定メモリ量が、前記基準値以下か否かについて前記エッジ数に基づいて判断する処理において、
前記複数の群の間を結ぶ前記エッジ数がｍ本である場合に、前記推定メモリ量を、少なくとも２^２ｍ＋ａ（但し、ａは定数）以上であると算出する、
処理を前記コンピュータに実行させる、請求項３から５のいずれか１項に記載のテンソルネットワーク縮約制御プログラム。

【請求項7】

相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断する、
処理をコンピュータが実行する、テンソルネットワーク縮約制御方法。

【請求項8】

相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断する、
プロセッサを備える、情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、テンソルネットワーク縮約制御プログラム，テンソルネットワーク縮約制御方法及び情報処理装置に関する。

【背景技術】

【0002】

テンソルネットワークは、複数のテンソルが互いに連結されたネットワーク構造を有する。テンソルネットワークは、統計物理及び機械学習などの種々の分野で利用される。近年、テンソルネットワークは、量子コンピュータではないコンピュータ（すなわち、古典コンピュータ）を用いて、量子コンピュータ等の量子回路をシミュレートするためのシミュレータとしても利用される。

【0003】

テンソルネットワークにおいて、エッジと呼ばれる連結線によって互いに連結された複数のテンソルは、縮約することができる。隣り合うテンソルを１つのペアとして縮約する過程を繰り返すことによって、テンソルネットワークに含まれる複数のテンソルを最終的に１つのテンソルに統合することができる。この得られた１つのテンソルが、所望のシミュレーション結果等の演算結果に対応する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２２－００３５０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

縮約を演算するために要するメモリ量が、装置において使用可能なメモリ容量を超えてしまう場合には、テンソルネットワークの縮約の演算を完遂することが難しい。さらに、縮約順序によって縮約演算に要求されるメモリ量は変化する。そこで、従来は、縮約順序を算出した後に、縮約演算に要求されるメモリ量が推定されていた。

【0006】

しかしながら、全ての縮約順序の算出が完了するのを待つのでは、使用可能なメモリ容量の範囲内でテンソルネットワークの縮約演算が可能か否かを判断するのに時間が長くかかるおそれがある。

【0007】

１つの側面では、使用可能なメモリ容量の範囲内でテンソルネットワークの縮約演算が可能か否かを迅速に判断することを目的とする。

【課題を解決するための手段】

【0008】

１つの側面では、テンソルネットワーク縮約制御プログラムは、相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断する、処理をコンピュータに実行させる。

【発明の効果】

【0009】

１つの側面では、使用可能なメモリ容量の範囲内でテンソルネットワークの縮約演算が可能か否かを迅速に判断することができる。

【図面の簡単な説明】

【0010】

【図1】テンソルとテンソルダイアグラムの一例を示す図である。

【図2】テンソルの縮約を説明する図である。

【図3】テンソルネットワークの縮約処理を説明する図である。

【図4】テンソルネットワークの縮約順序の算出処理を説明する図である。

【図5】テンソルネットワークを分割して得られる複数のサブグラフ間を結ぶエッジの一例を示す図である。

【図6】テンソルネットワークを分割して得られる複数のサブグラフ間を結ぶ複数のエッジの他の例を示す図である。

【図7】実施形態に係る情報処理装置の機能構成例を示すブロック図である。

【図8】実施形態に係る情報処理装置の機能を実現するコンピュータのハードウェア（ＨＷ）構成例を示すブロック図である。

【図9】実施形態に係る情報処理装置による動作の一例を示すフローチャートである。

【図10】比較例に係る情報処理装置による動作の一例を示すフローチャートである。

【図11】実施形態に係る情報処理装置において、縮約するために要する推定メモリ量が、基準値以下か否かについての判断処理についての一例を示すフローチャートである。

【発明を実施するための形態】

【0011】

〔Ａ〕テンソル２０１についての説明
図１は、テンソル２０１とテンソルダイアグラムの一例を示す図である。本実施形態の情報処理装置１（図７等を参照）は、テンソルネットワークを処理する。テンソルネットワークは、テンソル２０１を含む。

【0012】

テンソル２０１は多次元配列であってよい。ベクトルを一次元（すなわち、階数が１）の数字の並び、行列を二次元（すなわち、階数が２）の数字の並びと考えて、ｒ次元（すなわち、階数がｒ）に一般化したものがテンソル２０１になる。図１は、三次元（すなわち、階数が３）のテンソル２０１を示す。

【0013】

テンソル２０１を丸等の図形部と当該図形部から延びる線で表現することができる。当該表現はテンソルダイアグラム（換言すれば、テンソル図）と称される。図形部は、テンソル２０１の種類を示す場合がある。線の本数は、次元（すなわち、階数）を示す。図１において、丸と線による表現では、三次元テンソルに対応して、３本の線が設けられている。３本の線には添え字（図１に示す例では右側の線から時計回りに４，３，３）が表記される場合がある。添え字は、それぞれの線で示される軸の要素数（次数、長さという場合がある）を示す。

【0014】

図２は、テンソル２０１の縮約を説明する図である。テンソルダイアグラムにおいて、複数のテンソル２０１ａの線とテンソル２０１ｂの線とがエッジ２０２と呼ばれる連結線で連結される場合がある。エッジ２０２は、隣り合う複数のテンソル２０１ａ、２０１ｂの次元を示す線同士を連結する。図２において、隣り合う複数のテンソル２０１ａ（テンソルＡと表記）、２０１ｂ（テンソルＢと表記）は、縮約の関係にある。縮約は、行列積を一般化したものである。縮約は、有限次元のベクトル空間とその双対空間の間の自然な内積から生じる、一つ以上のテンソル２０１に対する演算である。隣り合う複数のテンソル２０１ａ、２０１ｂを縮約することによって、１つのテンソル２０１ｃ（テンソルＣ）とすることができる。図２においては、テンソル２０１ｃ（テンソルＣ）は、c_ijk＝Σ_l（ａ_ilｂ_ljk）で計算されてよい。但し、ｉ，ｌは、テンソルＡの各要素の添え字であり、ｌ，ｉ，ｋは、テンソルＢの各要素の添え字であり、ｃ_ijkは、テンソルＣの要素である。

【0015】

〔Ｂ〕実施形態
〔Ｂ－１〕テンソルネットワーク２００の縮約制御についての説明
以下、図面を参照して一実施形態が説明される。但し、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。

【0016】

本実施形態の情報処理装置１（図７等を参照）は、テンソルネットワーク縮約制御を実行する。テンソルネットワーク縮約制御は、テンソルネットワーク２００の縮約処理の制御である。図３は、テンソルネットワーク２００の縮約処理を説明する図である。

【0017】

図３には、テンソルネットワーク２００が示される。テンソルネットワーク２００は、複数のテンソル２０１－１～２０１－５（テンソル＃Ｔ１～＃Ｔ５と表示、テンソル２０１と総称する場合がある）を含む。隣り合うテンソル２０１がエッジ２０２－１～２０２－８（図においてａ～ｈで示す。エッジ２０２と総称する場合がある）によって相互に連結される。エッジ２０２によって連結されるテンソル２０１は、縮約の関係にある。テンソルネットワーク２００に含まれる複数のテンソル２０１を縮約して、テンソルネットワーク２００を１つのテンソルで表すことをテンソルネットワーク２００の縮約（あるいは縮約結果）と称する場合がある。

【0018】

本実施形態においては、量子コンピュータをシミュレートするためにテンソルネットワーク２００が用いられる場合を例にとって説明する。この場合、テンソルネットワーク２００は、シミュレーションの対象となる量子回路（一例において、量子コンピュータ）に対応づけられる。量子回路における期待値は、量子回路に対応づけられるテンソルネットワーク２００の縮約結果としてシミュレートされる。対象となる量子回路に基づいて当該量子回路に対応するテンソルネットワーク２００を生成する手法については、従来と同様であるので説明が省略される。

【0019】

なお、テンソルネットワーク２００は、量子回路に対応づけられるものに限られず、統計力学または機械学習等の分野において用いられてもよい。統計力学または機械学習において、所望の演算に対応するテンソルネットワーク２００を生成する手法については、従来と同様であるので説明を省略する。

【0020】

取得されるテンソルネットワーク２００を縮約する場合に、縮約順序が算出される。縮約順序によって、テンソルネットワーク２００を縮約するために要する推定メモリ量が異なる。可能性がある複数通りの縮約順序のなかから適切な縮約順序が算出される。

【0021】

縮約順序は、縮約ツリー２１０として示すことができる。図３においては、第１例、第２例として、縮約ツリー２１０ａ及び縮約ツリー２１０ｂ（縮約ツリー２１０と総称する場合がある）が示される。

【0022】

縮約ツリー２１０ａは、根（＃Ｌ１）、節（＃Ｌ２，＃Ｌ３，＃Ｌ４）、葉（＃Ｔ１，＃Ｔ２，＃Ｔ３，＃Ｔ４，＃Ｔ５）を構成要素として含み、隣り合う構成要素間を結ぶ枝を含むグラフとして表示されてよい。根（＃Ｌ１）は、枝分かれのはじめの部分である。１つの構成要素からみて根側を入力、葉側を出力とすると、根は、入力枝が０で、出力枝が１以上である構成要素である。節は、入力枝が１で出力枝が１以上の構成要素である。葉は、入力枝が１で出力枝が０である構成要素である。

【0023】

二つの葉（第１例では、＃Ｔ５、＃Ｔ４）にそれぞれ１つの枝を介して連結される節（＃Ｌ４）が検索される。そして、この節に連結される二つの葉（＃Ｔ５，＃Ｔ４）が縮約される（処理（１））。葉（＃Ｔ５）は、テンソルネットワーク２００においてエッジ（ｅｇｈ）が連結されるテンソル２０１－５であり、葉（＃Ｔ４）は、テンソルネットワーク２００においてエッジ（ｃｄｈ）が連結されるテンソル２０１－４である。縮約によって共通するエッジｈが消去され、残りのエッジ（ｃｄｅｇ）が連結されるテンソル＃Ｌ４が得られる。テンソル＃Ｌ４は、新たに葉となる。

【0024】

次に、新しく葉になった＃Ｌ４を含む二つの葉（＃Ｌ４，＃Ｔ３）に節を介さずに枝によって連結される節（＃Ｌ３）が検索される。二つの葉（＃Ｌ４，＃Ｔ３）を縮約して、テンソル＃Ｌ３が得られる（処理（２））。＃Ｌ４、＃Ｔ３に共通するエッジｇが消去され、残りのエッジ（ｂｃｄｅｆ）がテンソル＃Ｌ３に連結される。以下、同様に、二つの葉（＃Ｔ２，＃Ｌ３）が縮約され、テンソル＃Ｌ２が得られる（処理（３））。そして、最後に、二つの葉（＃Ｔ１，＃Ｌ２）が縮約されて、テンソル＃Ｌ１が得られる（処理（４））。このようにテンソルネットワーク２００は、１つのテンソル＃Ｌ１に縮約され、この縮約結果が、量子回路における期待値等に対応する。

【0025】

第２例においても、二つの葉（第２例では、＃Ｔ２、＃Ｔ３）に他の節を経ずに枝を介して連結される節が検索される。この節に連結される二つの葉（＃Ｔ２，＃Ｔ３）が縮約される（処理（５））。さらに、この縮約されたテンソルとテンソル＃Ｔ４とが縮約する（処理（６））。そして、処理（６）の結果とテンソル＃Ｔ５とが縮約される（処理（７））。最後に、処理（７）の結果とテンソル＃Ｔ１とが縮約される。このようにテンソルネットワーク２００が、１つのテンソル２０１に縮約され得る。

【0026】

図４は、テンソルネットワーク２００の縮約順序の算出処理を説明する図である。テンソルネットワーク２００の縮約順序の算出は、換言すれば、縮約ツリー２１０の算出を意味する。

【0027】

縮約順序を算出するためには、木（ツリー図）を上側（根）から作っていくトップダウン方式と、下側（葉）から作って行くボトムアップ方式がある。トップダウン方式では複数のテンソル２０１を二分割することを繰り返して木が作成される。本実施形態では、トップダウン方式が採用される。但し、本発明は、トップダウン方式に限定されない。テンソルネットワーク２００が２つの群に分割されて、群間のエッジの数が取得される場合であれば、本発明のテンソルネットワークの縮約制御を利用することができる。

【0028】

複数のテンソル２０１を二分割する順番、分割面の位置を決定するために種々の既存の方法を採用することができるので、詳しい説明を省略する。一例において、Lars Gottesburen等「Advanced Flow-Based Multilevel Hypergraph Partitioning」（www.sea2020.dmi.unict.it/SLIDES/Gottesburen.pdf）に示されるフローカッター（flowcutter）という手法が用いられてよい。但し、本実施形態は、フローカッター以外のアルゴリズムを用いて、複数のテンソル２０１を分割する場合にも適用することができる。

【0029】

図４では、分割面＃Ｐ１によって、テンソルネットワーク２００は、１つのテンソル＃Ｔ１を含む第１サブグラフと、それ以外のテンソル（＃Ｔ２～＃Ｔ５）を含む第２サブグラフとに二分割される。第１サブグラフは、第１の群の一例であり、第２サブグラフは、第２の群の一例である。

【0030】

次に、分割面＃Ｐ２によって、分割可能なサブグラフであるテンソルネットワーク（＃Ｔ２～＃Ｔ５）が１つのテンソル＃Ｔ２を含むサブグラフと残りのテンソルネットワーク（＃Ｔ３～＃Ｔ５）を含むサブグラフとに二分割される。一例において、分割されたサブグラフのうち、１つのテンソル＃Ｔ２を含むサブグラフが第１サブグラフに加えられ、新たな第１サブグラフとして更新されてよい。そして、残りのテンソルネットワークが新たな第２サブグラフとして更新されてよい。この場合、テンソルネットワーク２００は、テンソル＃Ｔ１，＃Ｔ２を含む第１サブグラフと、それ以外の＃Ｔ３～＃Ｔ５を含む第２サブグラフとに二分割される。

【0031】

次に、分割面＃Ｐ３によって、テンソルネットワーク（＃Ｔ３～＃Ｔ５）がテンソル＃Ｔ３と残りのテンソル＃Ｔ４，＃Ｔ５とに二分割される。一例において、テンソル＃Ｔ３が第１サブグラフに加えられる。これにより、テンソルネットワーク２００は、テンソル＃Ｔ１～＃Ｔ３を含む第１サブグラフと、それ以外の＃Ｔ４，＃Ｔ５を含む第２サブグラフとに二分割されてよい。

【0032】

最後に、分割面＃Ｐ４によってテンソル＃Ｔ４，＃Ｔ５がテンソル＃Ｔ４とテンソル＃Ｔ５とに二分割される。一例において、テンソル＃Ｔ４が第１サブグラフに加えられる。これにより、テンソルネットワーク２００は、テンソル＃Ｔ１～＃Ｔ４を第１サブグラフとし、それ以外の＃Ｔ５を第２サブグラフとして、二分割される。この時点において、第２サブグラフは、テンソル２０１（＃Ｔ５）を１つしか含まないので、分割できない。従って、テンソル２０１の縮約順序を算出する処理が終了する。

【0033】

本実施形態においては、情報処理装置１は、テンソルネットワーク２００に含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約を完遂可能か否かについて判断する。

【0034】

例えば、テンソルネットワーク２００を縮約するために要する推定メモリ量が基準値以下に収まるか否かが判断される。一例において、テンソルネットワーク２００をそれぞれ１以上のテンソルを含むように分割して得られる複数の群間を結ぶエッジの数（ｍ）に基づいて、推定メモリ量が基準値以下か否かが判断されてよい。一例において、図４に示したように、縮約順序の算出をする処理過程においてテンソルネットワーク２００が複数の群に分割される。複数の群間のエッジ数（すなわち、ｍ）が特定の値以下か否かに基づいて、推定メモリ量が基準値以下か否かが判断されてよい。

【0035】

図５は、テンソルネットワーク２００をそれぞれ１以上のテンソルを含むように分割して得られる複数のサブグラフ間を結ぶエッジの一例を示す図である。図５は、縮約順序の算出をする処理過程において、分割面＃Ｐ１によって、テンソルネットワーク２００が、テンソル＃Ｔ１を含む第１サブグラフ２２０－１と、それ以外のテンソル（＃Ｔ２～＃Ｔ５）を含む第２サブグラフ２２２－１とに二分割された状態を示す。第１サブグラフ２２０－１と第２サブグラフ２２２－１は、テンソルネットワーク２００をそれぞれ１以上のテンソルを含むように分割して得られる複数の群の一例である。

【0036】

本明細書において、テンソルネットワーク２００の第１サブグラフ２２０－１と第２サブグラフ２２２－１との間を結ぶエッジを群間エッジ２２３と称する。群間エッジ２２３の数は、テンソルネットワーク２００に含まれるエッジ数の一例である。図５において、群間エッジ２２３の数（ｍ）は、エッジａ、ｂ、ｃの３本（ｍ＝３）である。縮約順序の算出が進むにつれて、第１サブグラフ２２０（２２０－１，２２０－２等）に含まれるテンソル２０１の数や連結関係、並びに第２サブグラフ２２２（２２２－１，２２２－２等）に含まれるテンソル２０１の数や連結関係が変化する（図５、図６を参照）。従って、縮約順序の算出が進むにつれて、群間エッジ２２３の数も変化する。

【0037】

群間エッジ２２３の数（ｍ）が、定められた値よりも大きい場合に、テンソルネットワーク２００を縮約するために要する推定メモリ量が基準値より大きいと判断される。この場合、図４において説明した縮約順序を算出する処理が、全ての縮約順序の算出完了を待たずに終了する。

【0038】

一方、群間エッジ２２３の数（ｍ）が予め定められた値以下である場合には、テンソルネットワーク２００を縮約するために要する推定メモリ量が基準値以下であると判断される。この場合、図４において説明した縮約順序を算出する処理が、続行される。

【0039】

例えば、予め定められた値が４である場合を考える。図５に示される時点においては、群間エッジ２２３の数が３であり、予め定められた値４以下であるので、テンソルネットワーク２００を縮約するために要する推定メモリ量が基準値以下であると判断される。この場合、図４において説明した縮約順序を算出する処理が、続行され、次に分割面＃Ｐ２による分割がされる。

【0040】

図６は、テンソルネットワーク２００をそれぞれ１以上のテンソルを含むように分割して得られる複数のサブクラス間を結ぶ複数のエッジの他例を示す図である。図６は、分割面＃Ｐ２によって、テンソルネットワーク２００が、テンソル＃Ｔ１，＃Ｔ２を含む第１サブグラフ２２０－２と、それ以外のテンソル（＃Ｔ３～＃Ｔ５）を含む第２サブグラフ２２２－２とに二分割された状態を示す。換言すれば、図６は、図５に後続する状態を示す。図６に示される時点において、第１サブグラフ２２０－２と第２サブグラフ２２２－２との間を結ぶ群間エッジ２２３の数（ｍ）は、エッジｂ，ｃ，ｄ，ｅ，ｆの５本（ｍ＝５）である。

【0041】

予め定められた値が４である場合には、図６に示される時点においては、群間エッジ２２３の数が５であり、予め定められた値４よりも大きい。従って、テンソルネットワーク２００を縮約するために要する推定メモリ量が基準値よりも大きいと判断される。この場合、縮約順序を算出する処理が終了する。従って、図４において説明した、以後の分割面＃Ｐ３、＃Ｐ４による分割等はされない。

【0042】

テンソルネットワーク２００を縮約するために要する推定メモリ量が基準値よりも大きいと判断された場合には、メモリ容量が足りないために縮約不可である旨が出力される。従って、メモリ容量が足りない場合には、縮約順序の算出を終了するのを待たずに、縮約不可である旨が出力されるので、使用可能なメモリ容量の範囲内でテンソルネットワークの縮約演算が可能か否かを迅速に判断することができる。

【0043】

〔Ｃ〕機能構成例
図７は、実施形態に係る情報処理装置１の機能構成例を示すブロック図である。情報処理装置１は、制御部１００，テンソルネットワーク情報記録部１０２，及びメモリ容量記録部１０４を含む。

【0044】

テンソルネットワーク情報記録部１０２は、テンソルネットワーク２００の情報を取得して記憶する。テンソルネットワーク２００は、一例において、シミュレーションの対象となる量子回路の構成１０３に対応づけられて生成される。

【0045】

メモリ容量記録部１０４は、情報処理装置１が、テンソルネットワーク２００の縮約を実行するために使用可能なハードウェアのメモリ容量の情報を記憶する。使用可能なハードウェアのメモリ容量は、後述する図８に示すメモリ部１２及び記憶装置１４のうちの一方または双方が有する記憶領域の容量であってよい。一例において、使用可能なハードウェアのメモリ容量は、２^ｎバイトであり、１００ＧＢ以上１０ＴＢ以下であってよい。換言すれば、一例において、ｎは、３６以上４４以下である。

【0046】

制御部１００は、図３から図６を用いて説明したテンソルネットワーク縮約制御を実行する。制御部１００は、取得部１１１，テンソルネットワーク分割部１１２，縮約不可判定部１１３，及び終了判定部１１４を含んでよい。

【0047】

取得部１１１は、テンソルネットワーク情報記録部１０２からテンソルネットワーク２００についての情報を取得する。また、取得部１１１は、メモリ容量記録部１０４から、使用可能なハードウェアのメモリ容量の情報を取得する。

【0048】

テンソルネットワーク分割部１１２は、取得したテンソルネットワーク２００を分割して、複数の群、すなわち第１の群及び第２の群である第１サブグラフ２２０及び第２サブグラフ２２２を得る。

【0049】

テンソルネットワーク分割部１１２は、縮約順序の算出をする処理過程においてテンソルネットワーク２００を分割する結果を用いて第１サブグラフ２２０及び第２サブグラフ２２２を得てよい。この場合、テンソルネットワーク分割部１１２は、縮約順序の算出をする処理過程の少なくとも一部を第１サブグラフ２２０（すなわち、第１の群）及び第２サブグラフ２２２（すなわち、第２の群）を得るための分割処理として兼用してよい。

【0050】

縮約順序の算出をする処理過程が進展するにつれて、第１サブグラフ２２０及び第２サブグラフ２２２にそれぞれ含まれるテンソル２０１の数及び内訳は変化する。従って、テンソルネットワーク分割部１１２は、縮約順序を算出する処理が進むのに応じて、適宜に第１サブグラフ２２０及び第２サブグラフ２２２を得る。

【0051】

一例において、図４において説明したとおり、テンソルネットワーク分割部１１２は、分割可能なサブグラフ（一例において第２サブグラフ２２２）を選択する。テンソルネットワーク分割部１１２は、一定のアルゴリズムに従ってサブグラフを二つのサブグラフに分割する。

【0052】

テンソルネットワーク分割部１１２は、分割処理の進展によって、第１サブグラフ２２０と第２サブグラフ２２２のそれぞれの内容を更新してよい。分割の順序及び位置を決定するためには、一例において、上記した既存のフローカッター（flowcutter）等の手法を用いたアルゴリズムが用いられてよい。但し、フローカッター以外の手法を用いたアルゴリズムが用いられてもよい。

【0053】

縮約不可判定部１１３は、使用可能なメモリ容量内で、テンソルネットワーク２００の縮約を完遂可能か否かについて、テンソルネットワークに含まれるエッジ数に基づいて判断する。エッジ数は、テンソルネットワーク分割部１１２によって得られた第１サブグラフ２２０と第２サブグラフ２２２との間を結ぶ群間エッジ２２３の数（すなわち、ｍ）であってよい。

【0054】

縮約不可判定部１１３は、テンソルネットワーク２００を縮約するために要する推定メモリ量が、基準値以下か否かについて、テンソルネットワークに含まれるエッジ数に基づいて判断する。一例において、縮約不可判定部１１３は、推定メモリ量が、基準値以下か否かについて、群間エッジ２２３の数に基づいて判断する。縮約不可判定部１１３は、群間エッジ２２３の数が、特定の値よりも大きい場合に、推定メモリ量が基準値よりも大きいと判断してよい。

【0055】

群間エッジ２２３の数をｍとし、テンソル２０１の各次元（軸）の要素数をｑとすると、２つのサブグループ（すなわち、第１サブグラフ２２０と第２サブグラフ２２２）間を縮約するために必要なメモリ容量は、群間エッジの数ｍの２倍を要素数の指数とした値ｑ^２ｍと、数値表現に必要なメモリ数である２^ａとを積算した値ｑ^２ｍ×２^ａ（バイト）になる。量子回路に対応させて生成したテンソルネットワーク２００においては各テンソル２０１の各次元（軸）の要素数は２となる。この場合、縮約不可判定部１１３は、２つのサブグループ（すなわち、第１サブグラフ２２０と第２サブグラフ２２２）間を縮約するために、２^２ｍ＋ａ(バイト)のメモリ容量を要すると判断する。但し、ａは、計算に使われる数値のバイト数で決まる定数である。一例において、コンピュータの数値表現が倍精度浮動小数ならａ＝８であり、単精度浮動小数点数ならａ＝４である。換言すれば、縮約不可判定部１１３は、テンソルネットワーク２００を縮約するために要する推定メモリ量を少なくとも２^２ｍ＋ａ(バイト)と算出する。

【0056】

２^２ｍ＋ａ＞２^ｎの場合、すなわち、２ｍ＋ａ＞ｎの場合には、第１サブグラフ２２０に含まれるテンソル２０１と第２サブグラフ２２２に含まれるテンソル２０１との間を縮約するためのメモリ容量が確保できないと判断することができる。テンソルネットワーク２００の全体を縮約する方が、第１サブグラフ２２０に含まれるテンソル２０１と第２サブグラフ２２２に含まれるテンソル２０１との間を縮約よりも、多くのメモリ容量が必要となる。従って、縮約不可判定部１１３は、使用可能なメモリ容量内で、テンソルネットワーク２００を縮約できる可能性がないと判断してよい。

【0057】

２ｍ＋ａ＞ｎは、ｍ＞（ｎ－ａ）／２と変形することができる。従って、上記の判断は、ｍが特定の値より大きい場合に、推定メモリ量が基準値より大きいと判断することを意味する。この場合、（ｎ－ａ）／２が、テンソルネットワーク２００の縮約を実行するために使用可能なハードウェアのメモリ容量によって定まる特定の値となる。但し、特定の値は、この場合に限られず、要素数，数値表現，その他の安全率等によって異なってよい。

【0058】

縮約不可判定部１１３は、縮約不可能であると判断された場合に、縮約不可の旨を、図８を用いて後述する表示制御部１３によって表示装置１３０に表示させる。

【0059】

終了判定部１１４は、縮約順序の算出処理を終了すべきか継続すべきかを判定する。終了判定部１１４は、第２サブグラフ２２２が分割可能か否かを判断する。一例において、終了判定部１１４は、第２サブグラフ２２２が含むテンソル２０１が１つであり、それ以上に分割できない場合には、すべての縮約順序の算出処理が完了したと判断する。

【0060】

また、終了判定部１１４は、すべての縮約順序の算出処理が完了する前であっても、推定メモリ量が基準値より大きいと判断される場合には、縮約順序の算出を終了する。終了判定部１１４は、推定メモリ量が基準値以下と判断される場合に、縮約順序の算出を続行する。

【0061】

終了判定部１１４は、群間エッジ２２３の数（すなわち、ｍ）を取得し、ｍが特定の値、例えば、（ｎ－ａ）／２より大きい場合に、縮約順序の処理過程の途中であっても縮約順序の処理を終了してよい。

【0062】

〔Ｄ〕ハードウェア構成例
図８は、実施形態に係る情報処理装置１の機能を実現するコンピュータのハードウェア（ＨＷ）構成例を示すブロック図である。

【0063】

図８に示すように、情報処理装置１は、ＣＰＵ１１，メモリ部１２，表示制御部１３，記憶装置１４，入力ＩＦ１５，外部記録媒体処理部１６及び通信ＩＦ１７を備える。

【0064】

メモリ部１２は、記憶部の一例であり、例示的に、Read Only Memory（ＲＯＭ）及びRandom Access Memory（ＲＡＭ）などである。メモリ部１２のＲＯＭには、Basic Input/Output System（ＢＩＯＳ）等のプログラムが書き込まれてよい。メモリ部１２のソフトウェアプログラムは、ＣＰＵ１１に適宜に読み込まれて実行されてよい。また、メモリ部１２のＲＡＭは、一時記録メモリあるいはワーキングメモリとして利用されてよい。

【0065】

表示制御部１３は、表示装置１３０と接続され、表示装置１３０を制御する。表示装置１３０は、液晶ディスプレイやOrganic Light-Emitting Diode（ＯＬＥＤ）ディスプレイ，Cathode Ray Tube（ＣＲＴ），電子ペーパーディスプレイ等であり、オペレータ等に対する各種情報を表示する。表示装置１３０は、入力装置と組み合わされたものでもよく、例えば、タッチパネルでもよい。

【0066】

記憶装置１４は、高ＩＯ性能の記憶装置であり、例えば、Dynamic Random Access Memory（ＤＲＡＭ）やＳＳＤ，Storage Class Memory（ＳＣＭ），ＨＤＤが用いられてよい。

【0067】

入力ＩＦ１５は、マウス１５０やキーボード１５２等の入力装置と接続され、マウス１５０やキーボード１５２等の入力装置を制御してよい。マウス１５０やキーボード１５２は、入力装置の一例であり、これらの入力装置を介して、オペレータが各種の入力操作を行う。

【0068】

外部記録媒体処理部１６は、記録媒体１６０が装着可能に構成される。外部記録媒体処理部１６は、記録媒体１６０が装着された状態において、記録媒体１６０に記録されている情報を読み取り可能に構成される。本例では、記録媒体１６０は、可搬性を有する。例えば、記録媒体１６０は、フレキシブルディスク、光ディスク、磁気ディスク、光磁気ディスク、または、半導体メモリ等である。

【0069】

通信ＩＦ１７は、外部装置との通信を可能にするためのインタフェースである。

【0070】

ＣＰＵ１１は、プロセッサ（別言すれば、コンピュータ）の一例であり、種々の制御や演算を行う処理装置である。ＣＰＵ１１は、メモリ部１２に読み込まれたOperating System（ＯＳ）やプログラム（テンソルネットワーク縮約制御プログラム）を実行することにより、種々の機能を実現する。なお、ＣＰＵ１１は、複数のＣＰＵを含むマルチプロセッサであってもよいし、複数のＣＰＵコアを有するマルチコアプロセッサであってもよく、或いは、マルチコアプロセッサを複数有する構成であってもよい。

【0071】

情報処理装置１全体の動作を制御するための装置は、ＣＰＵ１１に限定されず、例えば、ＭＰＵやＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのいずれか１つであってもよい。また、情報処理装置１全体の動作を制御するための装置は、ＣＰＵ，ＭＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ及びＦＰＧＡのうちの２種類以上の組み合わせであってもよい。なお、ＭＰＵはMicro Processing Unitの略称であり、ＤＳＰはDigital Signal Processorの略称であり、ＡＳＩＣはApplication Specific Integrated Circuitの略称である。また、ＰＬＤはProgrammable Logic Deviceの略称であり、ＦＰＧＡはField Programmable Gate Arrayの略称である。

【0072】

〔Ｅ〕動作例
図９は、実施形態に係る情報処理装置１による動作の一例を示すフローチャートである。

【0073】

取得部１１１は、テンソルネットワーク情報記録部１０２からテンソルネットワーク２００についての情報を取得する（ステップＳ１０）。

【0074】

取得部１１１は、メモリ容量記録部１０４から、使用可能なハードウェアのメモリ容量の情報を取得する（ステップＳ１１）。

【0075】

テンソルネットワーク分割部１１２は、取得したテンソルネットワーク２００をサブグラフの一覧に追加する（ステップＳ１２）。本実施形態では、テンソルネットワーク２００もサブグラフの一例としてよい。

【0076】

終了判定部１１４は、一覧において分割可能なサブグラフがあるか否かを判断する（ステップＳ１３）。ステップＳ１３，ステップＳ１４，及びステップＳ１６の処理は、縮約順序の算出処理の一部であってよい。従って、ステップＳ１３は、縮約順序の算出処理の開始に対応する。

【0077】

分割可能なサブグラフがある場合には（ステップＳ１３のＹＥＳルート参照）、テンソルネットワーク分割部１１２は、分割可能なサブグラフを選択する（ステップＳ１４）。図４を例にとれば、最初は、テンソルネットワーク２００自体が、サブグラフ（グラフ）として追加される。そして、テンソルネットワーク２００自体が、分割可能なサブグラフ（グラフ）として選択される。

【0078】

一方、分割可能なサブグラフがない場合には（ステップＳ１３のＮＯルート参照）、終了判定部１１４は、縮約順序の算出がすべて完了したと判断する。一例において、テンソル２０１を複数含むサブグラフが存在しない場合には、それ以上分割できないため、終了判定部１１４は、縮約順序の算出がすべて完了したと判断する。この場合、テンソルネットワーク分割部１１２は、縮約順序を示す縮約ツリーを出力する（ステップＳ１５）。

【0079】

テンソルネットワーク分割部１１２は、選択したサブグラフを一定のアルゴリズムに従って二つのサブグラフに分割する（ステップＳ１６）。最初は、テンソルネットワーク２００自体が、分割可能なサブグラフ（グラフ）として選択される。分割面＃Ｐ１によって、テンソルネットワーク２００自体が、テンソル＃Ｔ１を含む第１サブグラフ２２０－１と、それ以外のテンソル（＃Ｔ２～＃Ｔ５）を含む第２サブグラフ２２２－１とに二分割される。

【0080】

使用可能なメモリ容量内で、テンソルネットワーク２００を縮約できる可能性がある場合には（ステップＳ１７のＹＥＳルート参照）、テンソルネットワーク分割部１１２は、分割に応じて（縮約順序を示す）縮約ツリーを更新する（ステップＳ１８）。換言すれば、テンソルネットワーク２００を縮約できる可能性がある場合には（ステップＳ１７のＹＥＳルート参照）、テンソルネットワーク分割部１１２は、縮約順序の算出処理を続行する。

【0081】

一方、使用可能なメモリ容量内で、テンソルネットワーク２００を縮約できる可能性がない場合には（ステップＳ１７のＮＯルート参照）、終了判定部１１４は、縮約順序の算出を終了して、テンソルネットワーク２００の縮約不可を出力する（ステップＳ１９）。そして、制御部１００は、テンソルネットワーク縮約制御を終了する。なお、ステップＳ１７の判定は、縮約不可判定部１１３によって判定されてよい。縮約不可判定部１１３の処理内容については後述される。

【0082】

縮約順序の算出処理が続行される場合には、再び、終了判定部１１４は、分割可能なサブグラフ（あるいはグラフ）があるか否かを判断する（ステップＳ１３）。図４に示した例においては、テンソル＃Ｔ１を含む第１サブグラフ２２０－１と、それ以外のテンソル（＃Ｔ２～＃Ｔ５）を含む第２サブグラフ２２２－１のうち、第２サブグラフ２２２－１は、分割可能である。従って、終了判定部１１４は、分割可能なサブグラフが存在すると判断する（ステップＳ１３のＹＥＳルート参照）。

【0083】

テンソルネットワーク分割部１１２は、選択したサブグラフ（＃Ｔ２～＃Ｔ５）を一定のアルゴリズムに従って、分割面＃Ｐ２によって二つのサブグラフに分割する（ステップＳ１６）。

【0084】

一例において、テンソルネットワーク分割部１１２は、選択したサブグラフ（＃Ｔ２～＃Ｔ５）を、１つのテンソル＃Ｔ２を含む部分と、残りのテンソル（＃Ｔ３～＃Ｔ５）を含む部分とに分割してよい。テンソルネットワーク分割部１１２は、分割によって得られた１つのテンソル＃Ｔ２を含む部分を第１サブグラフ２２０に加えて新たな第１サブグラフ２２０として更新してよい。テンソルネットワーク分割部１１２は、残りのテンソル（＃Ｔ３～＃Ｔ５）を含む部分を新たな第２サブグラフ２２２として更新してよい。

【0085】

使用可能なメモリ容量内で縮約できる可能性がある限り（ステップＳ１７のＹＥＳルート）、テンソルネットワーク分割部１１２は、複数のテンソル２０１を含むサブグラフが無くなるまで、ステップＳ１８，Ｓ１３，Ｓ１４，Ｓ１６の処理を繰り返す。

【0086】

一方、使用可能なメモリ容量内で縮約できる可能性がない場合（ステップＳ１７のＮＯルート）、終了判定部１１４は、複数のテンソル２０１を含むサブグラフがあっても、縮約順序の算出処理を終了する（ステップＳ１９）。また、終了判定部１１４は、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約不可である旨を出力する（ステップＳ１９）。換言すれば、終了判定部１１４は、縮約順序の算出の完了（すなわち、縮約ツリーの完成）を待たずに、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約を完遂可能か否かの情報を出力することができる。

【0087】

図１０は、比較例に係る情報処理装置による動作の一例を示すフローチャートである。比較例の構成は、図７における縮約不可判定部１２０を有しない点を除いて図７に示す構成と同様であってよい。

【0088】

比較例に係る情報処理装置においては、図９のフローチャートのうち、点線で表示したステップＳ１１、Ｓ１７及びＳ１９の処理が省略される。図１０におけるステップＳ２０～２６の処理は、図９のステップS１０、Ｓ１２～Ｓ１６、Ｓ１８における処理と同様である。

【0089】

図１０に示された比較例に係る情報処理装置による場合には、複数のテンソル２０１を含むサブグラフが存在しなくなって、それ以上のサブグラフの分割ができない状態になるまで、縮約順序の算出処理を継続して、縮約順序の算出を完了する。そして、全ての縮約順序の算出が完了することによって、縮約に必要なメモリ容量が確定するのを待って、テンソルネットワーク２００の縮約演算が可能か否かを出力する。

【0090】

一方、図９に示される実施形態に係る情報処理装置１による場合には、全ての縮約順序の算出が完了するのを待つことなく、使用可能なメモリ容量の範囲内でテンソルネットワークの縮約演算が可能か否かについて迅速に出力することができる。

【0091】

図１１は、実施形態に係る情報処理装置１において、縮約するために要する推定メモリ量が、基準値以下か否かについての判断処理についての一例を示すフローチャートである。

【0092】

図１１の処理は、図９における、使用可能なメモリ容量内でテンソルネットワーク２００の縮約を完遂可能か否かについて判断する処理の一例である。

【0093】

縮約不可判定部１１３は、縮約順序を算出する過程において分割されたサブグラフ（図９のステップＳ１６）に基づいて、テンソルネットワーク２００を２分割した群を結ぶ群間エッジ２２３の数を取得する（ステップＳ３０）。群間エッジ２２３の例は、図５及び図６に示される。２分割した群は、第１サブグラフ２２０と第２サブグラフ２２２であってよい。

【0094】

縮約不可判定部１１３は、群間エッジ２２３の数であるｍが、ハードウェアの使用可能なメモリ容量（２^ｎ）によって定まる値、例えば（ｎ－ａ）／２（但し、ａは、計算に使われる数値のバイト数で決まる定数）より大きいかを判定する（ステップＳ３１）。

【0095】

ｍが、当該値より大きい場合（ステップＳ３１のＹＥＳルート参照）、テンソルネットワーク２００の縮約を実行するために要する推定メモリ量が、ハードウェアにおける使用可能なメモリ容量である２^ｎ(バイト)より大きいと判断される（ステップS３２）。推定メモリ量は、少なくとも２^２ｍ＋ａ（バイト）であると算出される。

【0096】

従って、縮約不可判定部１１３は、使用可能なメモリ容量内でテンソルネットワーク２００を縮約できる可能性が低いと推測する。この結果、上述したとおり、終了判定部１１４は、縮約順序の算出を終了し、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約を完遂することが不可能であることを出力する。

【0097】

一方、ｍが、当該値以下である場合（ステップＳ３１のＮＯルート参照）、テンソルネットワーク２００の縮約を実行するために要する推定メモリ量が、ハードウェアにおける使用可能なメモリ容量より明らかに大きいとまでは判断されない（ステップS３３）。従って、縮約不可判定部１１３は、使用可能なメモリ容量内でテンソルネットワーク２００を縮約できる可能性が低いとまでは推測しない（ステップＳ３２）。この結果、テンソルネットワーク分割部１１２は、縮約順序の算出を継続する。
〔Ｆ〕効果
上述した実施形態の一例によれば、例えば、以下の作用効果を奏することができる。

【0098】

制御部１００は、相互に連結された複数のテンソル２０１を含むテンソルネットワーク２００に含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約を完遂可能か否かについて判断する。

【0099】

これにより、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約演算が可能か否かについて、迅速に判断することができる。

【0100】

エッジ数は、テンソルネットワーク２００をそれぞれ１以上のテンソルを含むように分割して得られる複数の群の間を結ぶ群間エッジ２２３の数である。

【0101】

これにより、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約演算が可能か否かを判断するために取得するエッジ２０２の数を限定することができ、判断処理にかかる負荷を軽減することができる。

【0102】

制御部１００は、縮約を完遂可能か否かについて判断する処理において、テンソルネットワーク２００を縮約するために要する推定メモリ量が、基準値以下か否かについて、エッジ数に基づいて判断する。

【0103】

これにより、推定メモリ量が基準値以下か否かについて迅速に判断することができる。

【0104】

制御部１００は、さらに、テンソルネットワーク２００を縮約する順序の算出を開始する。制御部１００は、推定メモリ量が基準値以下と判断される場合には、順序の算出を続行し、推定メモリ量が基準値より大きいと判断される場合には、テンソルネットワークの縮約を完遂できない旨を出力し、順序の算出を終了する。

【0105】

これにより、縮約する順序の算出の途中であっても、使用可能なメモリ容量の範囲内でテンソルネットワーク２００の縮約演算が可能か否かを迅速に判断することができる。さらに、推定メモリ量が基準値以下と判断される場合には、その後の縮約順序の算出を省略することができる。従って、処理負荷を軽減することができる。

【0106】

さらに、制御部１００は、縮約順序の算出をする処理過程においてテンソルネットワーク２００を分割することによって複数の群を得る。

【0107】

これによって、縮約順序の算出をする処理過程において生じる分割処理を、推定メモリ量が基準値以下か否かの判断に利用することができる。従って、縮約順序を算出する処理とは別に分割処理をする場合に比べて、処理負荷を軽減することができる。また、縮約順序の算出処理の進展に応じて、複数の群に含まれるテンソルの数や連結関係を新たに取得することができるので、推定メモリ量が基準値以下となるか否かの判断精度を高めることができる。

【0108】

テンソルネットワーク２００は、シミュレーションの対象となる量子回路に対応づけられる。制御部１００は、推定メモリ量が、基準値以下か否かについてエッジ数に基づいて判断する処理において、複数の群の間を結ぶエッジ数がｍ本である場合に、推定メモリ量を、少なくとも２^２ｍ＋ａ以上であると算出する。但し、ａは、定数である。

【0109】

これにより、縮約する順序の算出の途中であっても、使用可能なメモリ容量として、少なくとも要求される水準を迅速に知ることができる。

【0110】

〔Ｇ〕その他
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。

【0111】

〔Ｈ〕付記
以上の実施形態に関し、さらに以下の付記が開示される。

【0112】

（付記１）
相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断する、処理をコンピュータに実行させる、テンソルネットワーク縮約制御プログラム。

【0113】

（付記２）
前記エッジ数は、前記テンソルネットワークをそれぞれ１以上のテンソルを含むように分割して得られる複数の群の間を結ぶエッジの数である、付記１に記載のテンソルネットワーク縮約制御プログラム。

【0114】

（付記３）
前記縮約を完遂可能か否かについて判断する処理において、
前記テンソルネットワークを縮約するために要する推定メモリ量が、基準値以下か否かについて、前記エッジ数に基づいて判断する、処理をコンピュータに実行させる、付記２に記載のテンソルネットワーク縮約制御プログラム。

【0115】

（付記４）
さらに、前記テンソルネットワークを縮約する順序の算出を開始し、
前記推定メモリ量が前記基準値以下と判断される場合には、前記順序の算出を続行し、前記推定メモリ量が前記基準値より大きいと判断される場合には、前記テンソルネットワークの縮約を完遂できない旨を出力し、前記順序の算出を終了する、処理をコンピュータに実行させる、付記３に記載のテンソルネットワーク縮約制御プログラム。

【0116】

（付記５）
さらに、前記順序の算出をする処理過程において前記テンソルネットワークを分割することによって前記複数の群を得る、処理を前記コンピュータに実行させる、付記４に記載のテンソルネットワーク縮約制御プログラム。

【0117】

（付記６）
前記テンソルネットワークは、シミュレーションの対象となる量子回路に対応づけられ、
前記推定メモリ量が、前記基準値以下か否かについて前記エッジ数に基づいて判断する処理において、
前記複数の群の間を結ぶ前記エッジの数がｍ本である場合に、前記推定メモリ量を、少なくとも２^２ｍ＋ａ（但し、ａは定数）以上であると算出する、処理を前記コンピュータに実行させる、付記３から５のいずれか１項に記載のテンソルネットワーク縮約制御プログラム。

【0118】

（付記７）
相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断する、処理をコンピュータが実行する、テンソルネットワーク縮約制御方法。

【0119】

（付記８）
前記エッジ数は、前記テンソルネットワークをそれぞれ１以上のテンソルを含むように分割して得られる複数の群の間を結ぶエッジの数である、付記７に記載のテンソルネットワーク縮約制御方法。

【0120】

（付記９）
前記縮約を完遂可能か否かについて判断する処理において、
前記テンソルネットワークを縮約するために要する推定メモリ量が、基準値以下か否かについて、前記エッジ数に基づいて判断する、処理をコンピュータが実行する、付記８に記載のテンソルネットワーク縮約制御方法。

【0121】

（付記１０）
さらに、前記テンソルネットワークを縮約する順序の算出を開始し、
前記推定メモリ量が前記基準値以下と判断される場合には、前記順序の算出を続行し、前記推定メモリ量が前記基準値より大きいと判断される場合には、前記テンソルネットワークの縮約を完遂できない旨を出力し、前記順序の算出を終了する、処理をコンピュータが実行する、付記９に記載のテンソルネットワーク縮約制御方法。

【0122】

（付記１１）
さらに、前記順序の算出をする処理過程において前記テンソルネットワークを分割することによって前記複数の群を得る、処理を前記コンピュータが実行する、付記１０に記載のテンソルネットワーク縮約制御方法。

【0123】

（付記１２）
前記テンソルネットワークは、シミュレーションの対象となる量子回路に対応づけられ、
前記推定メモリ量が、前記基準値以下か否かについて前記エッジ数に基づいて判断する処理において、
前記複数の群の間を結ぶ前記エッジの数がｍ本である場合に、前記推定メモリ量を、少なくとも２^２ｍ＋ａ（但し、ａは定数）以上であると算出する、処理を前記コンピュータが実行する、付記９から１１のいずれか１項に記載のテンソルネットワーク縮約制御方法。

【0124】

（付記１３）
相互に連結された複数のテンソルを含むテンソルネットワークに含まれるエッジ数に基づいて、使用可能なメモリ容量の範囲内で前記テンソルネットワークの縮約を完遂可能か否かについて判断するプロセッサを備える、情報処理装置。

【0125】

（付記１４）
前記エッジ数は、前記テンソルネットワークをそれぞれ１以上のテンソルを含むように分割して得られる複数の群の間を結ぶエッジの数である、付記１３に記載の情報処理装置。

【0126】

（付記１５）
前記縮約を完遂可能か否かについて判断する処理は、
前記テンソルネットワークを縮約するために要する推定メモリ量が、基準値以下か否かについて、前記エッジ数に基づいて判断する処理を含む、付記１４に記載の情報処理装置。

【0127】

（付記１６）
前記プロセッサは、さらに、
前記テンソルネットワークを縮約する順序の算出を開始し、
前記推定メモリ量が前記基準値以下と判断される場合には、前記順序の算出を続行し、前記推定メモリ量が前記基準値より大きいと判断される場合には、前記テンソルネットワークの縮約を完遂できない旨を出力し、前記順序の算出を終了する、付記１５に記載の情報処理装置。

【0128】

（付記１７）
前記プロセッサは、さらに、前記順序の算出をする処理過程において前記テンソルネットワークを分割することによって前記複数の群を得る、付記１６に記載の情報処理装置。

【0129】

（付記１８）
前記テンソルネットワークは、シミュレーションの対象となる量子回路に対応づけられ、
前記推定メモリ量が、前記基準値以下か否かについて前記エッジ数に基づいて判断する処理は、前記複数の群の間を結ぶ前記エッジの数がｍ本である場合に、前記推定メモリ量を、少なくとも２^２ｍ＋ａ（但し、ａは定数）以上であると算出する処理を含む、付記１５から１７のいずれか１項に記載の情報処理装置。

【符号の説明】

【0130】

１ ：情報処理装置
１１ ：プロセッサ
１２ ：メモリ部
１３ ：表示制御部
１３０ ：表示装置
１４ ：記憶装置
１５ ：入力ＩＦ
１５０ ：マウス
１５２ ：キーボード
１６ ：外部記録媒体処理部
１６０ ：記録媒体
１７ ：通信ＩＦ
１００ ：制御部
１０２ ：テンソルネットワーク情報記録部
１０３ ：量子回路の構成
１０４ ：メモリ容量記録部
１１１ ：取得部
１１２ ：テンソルネットワーク分割部
１１３ ：縮約不可判定部
１１４ ：終了判定部
２００ ：テンソルネットワーク
２０１ ：テンソル
２０２ ：エッジ
２１０ ：縮約ツリー
２２０ ：第１サブグラフ
２２２ ：第２サブグラフ
２２３ ：群間エッジ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】