知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024094285
(43)【公開日】2024-07-09
(54)【発明の名称】集積回路素子
(51)【国際特許分類】
H01L 21/3205 20060101AFI20240702BHJP
H01L 21/336 20060101ALI20240702BHJP
H01L 21/768 20060101ALI20240702BHJP
【ＦＩ】
H01L21/88 J
H01L29/78 301X
H01L21/90 N
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023216997
(22)【出願日】2023-12-22
(31)【優先権主張番号】10-2022-0186019
(32)【優先日】2022-12-27
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】金 奉 槿
(72)【発明者】
【氏名】盧 明 秀
(72)【発明者】
【氏名】崔 多 云
【テーマコード（参考）】
5F033
5F140
【Ｆターム（参考）】
5F033GG00
5F033GG01
5F033GG02
5F033HH07
5F033HH08
5F033HH11
5F033HH15
5F033HH18
5F033HH19
5F033HH20
5F033HH21
5F033JJ07
5F033JJ08
5F033JJ11
5F033JJ15
5F033JJ18
5F033JJ19
5F033JJ20
5F033JJ21
5F033JJ32
5F033JJ33
5F033JJ34
5F033KK07
5F033KK15
5F033KK18
5F033KK19
5F033KK21
5F033KK32
5F033KK33
5F033MM13
5F033MM30
5F033NN06
5F033NN07
5F033NN13
5F033PP06
5F033PP12
5F033PP26
5F033QQ11
5F033QQ19
5F033QQ25
5F033QQ48
5F033RR01
5F033RR04
5F033RR06
5F033RR08
5F033RR15
5F033RR30
5F033SS04
5F033TT02
5F033TT08
5F033VV04
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA08
5F140BA09
5F140BB05
5F140BB06
5F140BD09
5F140BF01
5F140BF05
5F140BF07
5F140BF10
5F140BH06
5F140BJ08
5F140BJ15
5F140BJ17
5F140BJ20
5F140BJ27
5F140BK18
5F140CB04
5F140CC02
5F140CC03
5F140CC08
5F140CC09
(57)【要約】
【課題】集積度及び電気的信頼性を向上させたパワーレールを含む集積回路素子を提供する。
【解決手段】本発明の集積回路素子は、バックサイド面を有する基板と、バックサイド面の反対側で基板上にトレンチ領域を限定するように基板から突出して第１水平方向に長く延びた一対のフィン型活性領域と、一対のフィン型活性領域のそれぞれの上に１つずつ配置された一対のソース／ドレイン領域と、トレンチ領域で一対のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、一対のフィン型活性領域の間、及び一対のソース／ドレイン領域の間に配置されて素子分離膜を垂直方向に貫通するビアパワーレールと、ビアパワーレールに垂直方向にオーバーラップする位置で基板を垂直方向に貫通してビアパワーレールの一端に連結されるバックサイドパワーレールと、基板とバックサイドパワーレールとの間に介在するエアスペーサと、を備える。
【選択図】図３Ｂ
【解決手段】本発明の集積回路素子は、バックサイド面を有する基板と、バックサイド面の反対側で基板上にトレンチ領域を限定するように基板から突出して第１水平方向に長く延びた一対のフィン型活性領域と、一対のフィン型活性領域のそれぞれの上に１つずつ配置された一対のソース／ドレイン領域と、トレンチ領域で一対のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、一対のフィン型活性領域の間、及び一対のソース／ドレイン領域の間に配置されて素子分離膜を垂直方向に貫通するビアパワーレールと、ビアパワーレールに垂直方向にオーバーラップする位置で基板を垂直方向に貫通してビアパワーレールの一端に連結されるバックサイドパワーレールと、基板とバックサイドパワーレールとの間に介在するエアスペーサと、を備える。
【選択図】図３Ｂ
【特許請求の範囲】
【請求項1】
バックサイド面を有する基板と、
前記バックサイド面の反対側で前記基板上にトレンチ領域を限定するように前記基板から突出して第１水平方向に長く延びた一対のフィン型活性領域と、
前記一対のフィン型活性領域のそれぞれの上に１つずつ配置された一対のソース／ドレイン領域と、
前記トレンチ領域で前記一対のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、
前記一対のフィン型活性領域の間、及び前記一対のソース／ドレイン領域の間に配置されて前記素子分離膜を垂直方向に貫通するビアパワーレールと、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、
前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を備えることを特徴とする集積回路素子。
前記バックサイド面の反対側で前記基板上にトレンチ領域を限定するように前記基板から突出して第１水平方向に長く延びた一対のフィン型活性領域と、
前記一対のフィン型活性領域のそれぞれの上に１つずつ配置された一対のソース／ドレイン領域と、
前記トレンチ領域で前記一対のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、
前記一対のフィン型活性領域の間、及び前記一対のソース／ドレイン領域の間に配置されて前記素子分離膜を垂直方向に貫通するビアパワーレールと、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、
前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を備えることを特徴とする集積回路素子。
【請求項2】
前記エアスペーサで前記基板及び前記素子分離膜が露出することを特徴とする請求項１に記載の集積回路素子。
【請求項3】
前記エアスペーサ内に分散された少なくとも１つの炭粒子を更に含み、
前記少なくとも１つの炭粒子は、前記少なくとも１つの炭粒子の総重量を基準に７０重量％～９０重量％の炭素及び１０重量％～３０重量％の水素を含むことを特徴とする請求項１に記載の集積回路素子。
前記少なくとも１つの炭粒子は、前記少なくとも１つの炭粒子の総重量を基準に７０重量％～９０重量％の炭素及び１０重量％～３０重量％の水素を含むことを特徴とする請求項１に記載の集積回路素子。
【請求項4】
前記バックサイドパワーレールと前記エアスペーサとの間に介在する絶縁ライナーを更に含み、
前記絶縁ライナーは、前記バックサイドパワーレールに接することを特徴とする請求項１に記載の集積回路素子。
前記絶縁ライナーは、前記バックサイドパワーレールに接することを特徴とする請求項１に記載の集積回路素子。
【請求項5】
前記基板は、前記エアスペーサ及び前記バックサイドパワーレールを収容する貫通領域を有し、
前記貫通領域は、前記第１水平方向に交差する第２水平方向において前記エアスペーサで露出する一対の内部側壁を有し、
前記第２水平方向において前記一対の内部側壁間の距離は、前記基板の前記バックサイド面に近くなるほど徐々に縮まることを特徴とする請求項１に記載の集積回路素子。
前記貫通領域は、前記第１水平方向に交差する第２水平方向において前記エアスペーサで露出する一対の内部側壁を有し、
前記第２水平方向において前記一対の内部側壁間の距離は、前記基板の前記バックサイド面に近くなるほど徐々に縮まることを特徴とする請求項１に記載の集積回路素子。
【請求項6】
バックサイド面を有する基板と、
前記バックサイド面の反対側で前記基板上に複数のトレンチ領域を限定するように前記基板から突出して第１水平方向に長く延びた複数のフィン型活性領域と、
前記複数のフィン型活性領域のそれぞれの上に配置された複数のソース／ドレイン領域と、
前記複数のトレンチ領域で前記複数のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、
前記複数のフィン型活性領域、及び前記複数のソース／ドレイン領域から水平方向に離隔されて前記素子分離膜を垂直方向に貫通するビアパワーレールと、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通するバックサイドパワー構造物と、を備え、
前記バックサイドパワー構造物は、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、
前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を含むことを特徴とする集積回路素子。
前記バックサイド面の反対側で前記基板上に複数のトレンチ領域を限定するように前記基板から突出して第１水平方向に長く延びた複数のフィン型活性領域と、
前記複数のフィン型活性領域のそれぞれの上に配置された複数のソース／ドレイン領域と、
前記複数のトレンチ領域で前記複数のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、
前記複数のフィン型活性領域、及び前記複数のソース／ドレイン領域から水平方向に離隔されて前記素子分離膜を垂直方向に貫通するビアパワーレールと、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通するバックサイドパワー構造物と、を備え、
前記バックサイドパワー構造物は、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、
前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を含むことを特徴とする集積回路素子。
【請求項7】
前記バックサイドパワー構造物は、前記バックサイドパワーレールと前記エアスペーサとの間に介在する絶縁ライナーを更に含み、
前記第１水平方向に交差する第２水平方向において、前記エアスペーサの幅は、前記基板及び前記絶縁ライナーによって限定されることを特徴とする請求項６に記載の集積回路素子。
前記第１水平方向に交差する第２水平方向において、前記エアスペーサの幅は、前記基板及び前記絶縁ライナーによって限定されることを特徴とする請求項６に記載の集積回路素子。
【請求項8】
前記バックサイドパワー構造物は、前記エアスペーサ内に分散された少なくとも１つの炭粒子を更に含み、
前記少なくとも１つの炭粒子は、前記少なくとも１つの炭粒子の総重量を基準に７０重量％～９０重量％の炭素及び１０重量％～３０重量％の水素を含むことを特徴とする請求項６に記載の集積回路素子。
前記少なくとも１つの炭粒子は、前記少なくとも１つの炭粒子の総重量を基準に７０重量％～９０重量％の炭素及び１０重量％～３０重量％の水素を含むことを特徴とする請求項６に記載の集積回路素子。
【請求項9】
前記バックサイドパワー構造物は、前記素子分離膜を挟んで前記一対のソース／ドレイン領域から離隔され、前記基板を挟んで前記一対のフィン型活性領域から離隔されることを特徴とする請求項６に記載の集積回路素子。
【請求項10】
バックサイド面を有する基板と、
前記バックサイド面の反対側で前記基板上にトレンチ領域を限定するように前記基板から突出するフィン型活性領域と、
前記フィン型活性領域上に配置されて前記フィン型活性領域のフィン上面から垂直方向に離隔される少なくとも１つのナノシートと、
前記フィン型活性領域上で前記少なくとも１つのナノシートを取り囲んで前記第１水平方向に交差する第２水平方向に長く延びたゲートラインと、
前記フィン型活性領域上で前記ゲートラインに隣接する位置に配置されて前記少なくとも１つのナノシートに隣接するソース／ドレイン領域と、
前記トレンチ領域で前記フィン型活性領域の側壁を覆う素子分離膜と、
前記フィン型活性領域、前記ソース／ドレイン領域、及び前記ゲートラインのそれぞれから前記第２水平方向に離隔されて前記ゲートラインを垂直方向に貫通するビアパワーレールと、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を前記垂直方向に貫通するバックサイドパワー構造物と、を備え、
前記バックサイドパワー構造物は、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を前記垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、
前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を備えることを特徴とする集積回路素子。
前記バックサイド面の反対側で前記基板上にトレンチ領域を限定するように前記基板から突出するフィン型活性領域と、
前記フィン型活性領域上に配置されて前記フィン型活性領域のフィン上面から垂直方向に離隔される少なくとも１つのナノシートと、
前記フィン型活性領域上で前記少なくとも１つのナノシートを取り囲んで前記第１水平方向に交差する第２水平方向に長く延びたゲートラインと、
前記フィン型活性領域上で前記ゲートラインに隣接する位置に配置されて前記少なくとも１つのナノシートに隣接するソース／ドレイン領域と、
前記トレンチ領域で前記フィン型活性領域の側壁を覆う素子分離膜と、
前記フィン型活性領域、前記ソース／ドレイン領域、及び前記ゲートラインのそれぞれから前記第２水平方向に離隔されて前記ゲートラインを垂直方向に貫通するビアパワーレールと、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を前記垂直方向に貫通するバックサイドパワー構造物と、を備え、
前記バックサイドパワー構造物は、
前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を前記垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、
前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を備えることを特徴とする集積回路素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路素子に係り、より詳細には、パワーレールを含む集積回路素子に関する。
【背景技術】
【0002】
電子製品の小型化、多機能化、及び高性能化の要求が高まるにつれ、集積回路素子の高容量化及び高集積化が要求されている。これにより、集積回路素子で要求される機能及び動作速度を確保しながら高集積化を達成するために、配線構造を効率的に設計する必要がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１５－１９０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、集積度及び電気的信頼性を向上させた集積回路素子を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明の一態様による集積回路素子は、バックサイド面を有する基板と、前記バックサイド面の反対側で前記基板上にトレンチ領域を限定するように前記基板から突出して第１水平方向に長く延びた一対のフィン型活性領域と、前記一対のフィン型活性領域のそれぞれの上に１つずつ配置された一対のソース／ドレイン領域と、前記トレンチ領域で前記一対のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、前記一対のフィン型活性領域の間、及び前記一対のソース／ドレイン領域の間に配置されて前記素子分離膜を前記垂直方向に貫通するビアパワーレールと、前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を備える。
【0006】
上記目的を達成するためになされた本発明の他の態様による集積回路素子は、バックサイド面を有する基板と、前記バックサイド面の反対側で前記基板上に複数のトレンチ領域を限定するように前記基板から突出して第１水平方向に長く延びた複数のフィン型活性領域と、前記複数のフィン型活性領域のそれぞれの上に配置された複数のソース／ドレイン領域と、前記複数のトレンチ領域で前記複数のフィン型活性領域のそれぞれの側壁を覆う素子分離膜と、前記複数のフィン型活性領域、及び前記複数のソース／ドレイン領域から水平方向に離隔されて前記素子分離膜を垂直方向に貫通するビアパワーレールと、前記ビアパワーレールに垂直方向にオーバーラップされる位置で前記基板を垂直方向に貫通するバックサイドパワー構造物と、を備え、前記バックサイドパワー構造物は、前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を前記垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を含む。
【0007】
上記目的を達成するためになされた本発明の更に他の態様による集積回路素子は、バックサイド面を有する基板と、前記バックサイド面の反対側で前記基板上にトレンチ領域を限定するように前記基板から突出するフィン型活性領域と、前記フィン型活性領域上に配置されて前記フィン型活性領域のフィン上面から垂直方向に離隔される少なくとも１つのナノシートと、前記フィン型活性領域上で前記少なくとも１つのナノシートを取り囲んで前記第１水平方向に交差する第２水平方向に長く延びたゲートラインと、前記フィン型活性領域上で前記ゲートラインに隣接する位置に配置されて前記少なくとも１つのナノシートに隣接するソース／ドレイン領域と、前記トレンチ領域で前記フィン型活性領域の側壁を覆う素子分離膜と、前記フィン型活性領域、前記ソース／ドレイン領域、及び前記ゲートラインのそれぞれから前記第２水平方向に離隔されて前記ゲートラインを垂直方向に貫通するビアパワーレールと、前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を垂直方向に貫通するバックサイドパワー構造物と、を備え、前記バックサイドパワー構造物は、前記ビアパワーレールに垂直方向にオーバーラップする位置で前記基板を前記垂直方向に貫通して前記ビアパワーレールの一端に連結されるバックサイドパワーレールと、前記基板と前記バックサイドパワーレールとの間に介在するエアスペーサと、を含む。
【発明の効果】
【0008】
本発明の集積回路素子は、基板を貫通するバックサイドパワー構造物を含み、バックサイドパワー構造物は、バックサイドパワーレールと、バックサイドパワーレールの両側壁を覆うエアスペーサと、を含む。従って、基板とバックサイドパワーレールとの間の漏れ電流を抑制して基板とバックサイドパワーレールとの間の短絡可能性を遮断することができる。また、基板とバックサイドパワーレールとの間にエアスペーサが介在することで、基板とバックサイドパワーレールとの間の絶縁距離を減らし、これによりバックサイドパワー構造物のサイズを減少させて集積回路素子の集積度を向上させることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態による集積回路素子のセルブロックの平面レイアウトの一例を示す図である。
【図2】本発明の一実施形態による集積回路素子の第１例を説明するための平面レイアウトダイヤグラムである。
【図4】本発明の一実施形態による集積回路素子の第２例を説明するための断面図である。
【図5】本発明の一実施形態による集積回路素子の第３例を説明するための断面図である。
【図6】本発明の一実施形態による集積回路素子の第４例を説明するための断面図である。
【図7】本発明の他の実施形態による集積回路素子を説明するための断面図である。
【図8】本発明の更に他の実施形態による集積回路素子を説明するための断面図である。
【図29】本発明の他の実施形態による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。
【図30】本発明の他の実施形態による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。
【図31】本発明の他の実施形態による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。
【図32】本発明の他の実施形態による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。
【図33】本発明の他の実施形態による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。
【発明を実施するための形態】
【0010】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面上の同じ構成要素については、同じ参照符号を付し、それらについての重複説明は省略する。
【0011】
図１は、本発明の一実施形態による集積回路素子１０のセルブロック１２の平面レイアウトの一例を示す図である。
【0012】
図１を参照すると、集積回路素子１０のセルブロック１２は、多様な回路を構成するための回路パターンを含む複数のロジックセルＬＣを含む。複数のロジックセルＬＣは、セルブロック１２内で幅方向（Ｘ方向）及び高さ方向（Ｙ方向）に沿ってマトリックス状に配列される。
【0013】
複数のロジックセルＬＣは、少なくとも１つの論理関数を遂行するためにＰｎＲ（Ｐｌａｃｅ ａｎｄ Ｒｏｕｔｅ）技法によって設計されたレイアウトを有する回路パターンを含む。複数のロジックセルＬＣは、多様な論理関数を遂行する機能を有する。一実施形態において、複数のロジックセルＬＣは、複数のスタンダードセル（ｓｔａｎｄａｒｄ ｃｅｌｌ）を含む。一実施形態において、複数のロジックセルＬＣのうちの少なくとも一部は、同じ論理関数を遂行する。他の実施形態において、複数のロジックセルＬＣのうちの少なくとも一部は、それぞれ異なる論理関数を遂行する。
【0014】
複数のロジックセルＬＣは、複数の回路素子（ｃｉｒｃｕｉｔ ｅｌｅｍｅｎｔｓ）を含む多様な種類のロジックセルからなる。例えば、複数のロジックセルＬＣは、それぞれＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ（ｅｘｃｌｕｓｉｖｅ ＯＲ）、ＸＮＯＲ（ｅｘｃｌｕｓｉｖｅ ＮＯＲ）、ＩＮＶ（ｉｎｖｅｒｔｅｒ）、ＡＤＤ （ａｄｄｅｒ）、ＢＵＦ（ｂｕｆｆｅｒ）、ＤＬＹ（ｄｅｌａｙ）、ＦＩＬ（ｆｉｌｔｅｒ）、マルチプレクサ（ＭＸＴ／ＭＸＩＴ）、ＯＡＩ（ＯＲ／ＡＮＤ／ＩＮＶＥＲＴＥＲ）、ＡＯ（ＡＮＤ／ＯＲ）、ＡＯＩ（ＡＮＤ／ＯＲ／ＩＮＶＥＲＴＥＲ）、Ｄフリップフロップ、リセットフリップフロップ、マスタ－スレーブフリップフロップ（ｍａｓｔｅｒ－ｓｌａｖｅ ｆｌｉｐ－ｆｌｏｐ）、ラッチ（ｌａｔｃｈ）、又は、それらの組み合わせからなるが、それらに限定されるものではない。
【0015】
セルブロック１２において、幅方向（Ｘ方向）に沿って１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又は、Ｒ６）をなす複数のロジックセルＬＣのうちの少なくとも一部は、互いに同じ幅を有する。また、１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又はＲ６）をなす複数のロジックセルＬＣのうちの少なくとも一部は、それぞれ同じ高さを有する。しかし、本発明は、図１に例示したものに限定されず、１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又は、Ｒ６）をなす複数のロジックセルＬＣのうちの少なくとも一部が互いに異なる幅及び高さを有し得る。
【0016】
集積回路素子１０のセルブロック１２に含まれる複数のロジックセルＬＣのそれぞれの面積は、セルバウンダリＣＢＤによって限定される。複数のロジックセルＬＣのうちの幅方向（Ｘ方向）又は高さ方向（Ｙ方向）で互いに隣接する２個のロジックセルＬＣ間には、それぞれのセルバウンダリＣＢＤが出合うセル相接部ＣＢＣが含まれる。
【0017】
一実施形態において、１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又は、Ｒ６）をなす複数のロジックセルＬＣにおいて、幅方向に互いに隣接する２個のロジックセルＬＣは、それらの間に離隔距離なしにセル相接部ＣＢＣで互いに隣接する。他の実施形態において、１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又は、Ｒ６）をなす複数のロジックセルＬＣにおいて、幅方向に互いに隣接する２個のロジックセルＬＣは、それらの間に所定の離隔距離を挟んで互いに離隔される。
【0018】
一実施形態において、１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又は、Ｒ６）をなす複数のロジックセルＬＣにおいて、互いに隣接する２個のロジックセルＬＣは、互いに同じ機能を遂行する。その場合、互いに隣接する２個のロジックセルＬＣは、互いに同じ構造を有する。他の実施形態において、１つの行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、又は、Ｒ６）をなす複数のロジックセルＬＣにおいて、互いに隣接する２個のロジックセルＬＣは、互いに異なる機能を遂行する。
【0019】
一実施形態において、集積回路素子１０のセルブロック１２に含まれる複数のロジックセルＬＣのうちから選択されるいずれか１つのロジックセルＬＣと、高さ方向（図１のＹ方向）において選択されたロジックセルＬＣに隣接する他のロジックセルＬＣは、それらの間のセル相接部ＣＢＣを中心に互いに対称構造を有する。例えば、第３行Ｒ３にある基準ロジックセルＬＣ＿Ｒと、第２行Ｒ２にある下部ロジックセルＬＣ＿Ｌとは、それらの間のセル相接部ＣＢＣを中心に互いに対称構造を有する。また、第３行Ｒ３にある基準ロジックセルＬＣ＿Ｒと、第４行Ｒ２にある上部ロジックセルＬＣ＿Ｈとは、それらの間のセル相接部ＣＢＣを中心に互いに対称構造を有する。
【0020】
図１は、６行（Ｒ１、Ｒ２、…、Ｒ６）を含むセルブロック１２を図示しているが、これは一例に過ぎず、セルブロック１２は必要に応じて選択される多様な数の行を含み、１つの行は必要に応じて選択される多様な数のロジックセルを含み得る。
【0021】
幅方向（Ｘ方向）に沿って一列に配置された複数のロジックセルＬＣからなる複数の行（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６）のそれぞれの間には、複数の接地ラインＶＳＳ及び複数の電源ラインＶＤＤのうちから選択される１本が配置される。複数の接地ラインＶＳＳ及び複数の電源ラインＶＤＤは、それぞれ第１水平方向（Ｘ方向）に沿って延び、第２水平方向（Ｙ方向）に沿って互いに離隔され、交互に配置される。これにより、複数の接地ラインＶＳＳ及び複数の電源ラインＶＤＤは、それぞれロジックセルＬＣの第２水平方向Ｙに沿うセルバウンダリＣＢＤにオーバーラップするように配置される。
【0022】
図２は、本発明の一実施形態による集積回路素子１００の第１例を説明するための平面レイアウトダイヤグラムである。図２は、図１において「ＥＸ」で表示した部分の一部構成要素の平面レイアウトを例示する。図３Ａは、図２のＸ１－Ｘ１’線断面図である。図３Ｂは、図２のＹ１－Ｙ１’線断面図である。図３Ｃは、図２のＹ２－Ｙ２’線断面図である。図３Ｄは、図３Ｂにおいて「ＥＸ１」で表示した部分の拡大断面図である。図２及び図３Ａ～図３Ｄを参照して、ナノワイヤ又はナノシート状の活性領域、及び活性領域を取り囲むゲートを含むゲートオールアラウンド（ｇａｔｅ－ａｌｌ－ａｒｏｕｎｄ）構造を有する電界効果トランジスタを含む集積回路素子１００について説明する。集積回路素子１００は、図１に例示した複数のロジックセルＬＣの一部を構成する。
【0023】
図２及び図３Ａ～図３Ｄを参照すると、集積回路素子１００は、ビアパワーレールＶＰＲを挟んで第２水平方向（Ｙ方向）に隣接する２個のロジックセルＬＣを含む。一実施形態において、ビアパワーレールＶＰＲは、図１に例示した接地ラインＶＳＳを構成する。
【0024】
集積回路素子１００は、バックサイド面１０２Ｂを有する、基板１０２、及びバックサイド面１０２Ｂの反対側で基板１０２上に複数のトレンチ領域Ｔ１を限定するように基板１０２から突出する複数のフィン型活性領域Ｆ１を含む。複数のフィン型活性領域Ｆ１は、基板１０２上で第１水平方向（Ｘ方向）に長く延びて互いに平行に延びる。
【0025】
基板１０２は、Ｓｉ又はＧｅのような半導体、或いはＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＰのような化合物半導体を含む。本明細書で使用する用語「ＳｉＧｅ」、「ＳｉＣ」、「ＧａＡｓ」、「ＩｎＡｓ」、「ＩｎＧａＡｓ」、及び「ＩｎＰ」は、それぞれの用語に含まれる元素からなる材料を意味するものであって、化学量論的関係を示す化学式ではない。基板１０２は、導電領域、例えば不純物がドーピングされたウェル（ｗｅｌｌ）、又は不純物がドーピングされた構造物を含む。
【0026】
複数のフィン型活性領域Ｆ１を限定するトレンチ領域Ｔ１には、素子分離膜１１２が配置される。素子分離膜１１２は、複数のトレンチ領域Ｔ１で複数のフィン型活性領域Ｆ１のそれぞれの側壁の一部を覆う。素子分離膜１１２は、シリコン酸化膜からなるが、それに限定されるものではない。
【0027】
図３Ｂ及び図３Ｃに例示したように、複数のフィン型活性領域Ｆ１のうちから選択されて互いに隣接する一対のフィン型活性領域Ｆ１の間、及び一対のフィン型活性領域Ｆ１上に配置された一対のソース／ドレイン領域１３０の間でビアパワーレールＶＰＲが垂直方向（Ｚ方向）に延びる。ビアパワーレールＶＰＲは、素子分離膜１１２を垂直方向（Ｚ方向）に貫通する。
【0028】
ビアパワーレールＶＰＲの側壁は、絶縁スペーサ１９０によって取り囲まれる。一実施形態において、ビアパワーレールＶＰＲは、金属配線層と、金属配線層を取り囲む導電性バリア層とを含む。金属配線層は、Ｒｕ、Ｃｏ、Ｗ、又はそれらの組み合わせからなる。導電性バリア層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、又はそれらの組み合わせからなる。絶縁スペーサ１９０は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、又はそれらの組み合わせからなる。
【0029】
基板１０２のバックサイド面１０２Ｂは、バックサイド絶縁膜１０９で覆われる。バックサイド絶縁膜１０９は、シリコン酸化膜、シリコン窒化膜、シリコン炭化膜、低誘電膜、又はそれらの組み合わせからなる。低誘電膜は、フッ素ドーピングされたシリコン酸化物（ｆｌｕｏｒｉｎｅ－ｄｏｐｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、有機シリケートガラス（ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、炭素ドーピングされた酸化物（ｃａｒｂｏｎ－ｄｏｐｅｄ ｏｘｉｄｅ）、多孔性シリコン酸化物（ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、多孔性有機シリケートガラス（ｐｏｒｏｕｓ ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、スピン－オン有機ポリマー誘電体（ｓｐｉｎ－ｏｎ ｏｒｇａｎｉｃ ｐｏｌｙｍｅｒｉｃ ｄｉｅｌｅｃｔｒｉｃ）、スピンオンシリコン基盤誘電体（ｓｐｉｎ－ｏｎ ｓｉｌｉｃｏｎ ｂａｓｅｄ ｐｏｌｙｍｅｒｉｃ ｄｉｅｌｅｃｔｒｉｃ）、又はそれらの組み合わせからなるが、例示したものに限定されるものではない。
【0030】
図３Ｂ、図３Ｃ、及び図３Ｄに例示したように、基板１０２は、ビアパワーレールＶＰＲに垂直方向（Ｚ方向）にオーバーラップする位置で基板１０２を垂直方向（Ｚ方向）に貫通するバックサイドパワー構造物ＰＷＳを含む。基板１０２は、バックサイドパワー構造物ＰＷＳを収容する貫通領域ＴＨＲを有する。
【0031】
バックサイドパワー構造物ＰＷＳは、バックサイドパワーレールＢＰＷ、バックサイドパワーレールＢＰＷの両側壁を覆う絶縁ライナー１０３、及びエアスペーサＡＧ１を含む。本明細書で使用する用語「エアスペーサ」は、大気又は製造工程中に存在する他のガスを含む空間を意味する。
【0032】
絶縁ライナー１０３は、バックサイドパワーレールＢＰＷとエアスペーサＡＧ１との間に介在する。絶縁ライナー１０３は、バックサイドパワーレールＢＰＷの側壁に接する。エアスペーサＡＧ１は、基板１０２と絶縁ライナー１０３との間に介在する。エアスペーサＡＧ１で、基板１０２、絶縁ライナー１０３、及び素子分離膜１１２が露出する。基板１０２及び絶縁ライナー１０３によってエアスペーサＡＧ１の第２水平方向（Ｙ方向）の幅が限定される。一実施形態において、エアスペーサＡＧ１は、バックサイドパワーレールＢＰＷの一側壁上で第２水平方向（Ｙ方向）に約１ｎｍ～５ｎｍ、例えば約２ｎｍ～４ｎｍの幅を有するが、それに限定されるものではない。素子分離膜１１２及びバックサイド絶縁膜１０９によってエアスペーサＡＧ１の垂直方向（Ｚ方向）の長さが限定される。
【0033】
一実施形態において、絶縁ライナー１０３は、シリコン酸化膜、シリコン窒化膜、又はそれらの組み合わせからなる。一例において、絶縁ライナー１０３は、シリコン酸化膜又はシリコン窒化膜からなる単一物質膜で構成される。他の例において、絶縁ライナー１０３は、シリコン酸化膜及びシリコン窒化膜を含む二重膜構造を有する。更に他の例において、絶縁ライナー１０３は、第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜が順に積層された三重膜構造を有する。しかし、絶縁ライナー１０３の構成が例示したものに限定されるものではなく、絶縁ライナー１０３の構成物質及び構造は、本発明の技術的思想の範囲内で多様に変形可能である。
【0034】
バックサイドパワーレールＢＰＷは、ビアパワーレールＶＰＲに垂直方向（Ｚ方向）にオーバーラップする位置で基板１０２を垂直方向（Ｚ方向）に貫通し、ビアパワーレールＶＰＲの一端に連結される。バックサイドパワーレールＢＰＷのうちの素子分離膜１１２に向かう上面とビアパワーレールＶＰＲのうちの基板１０２に向かう底面とは、互いに接する。
【0035】
一実施形態において、バックサイドパワーレールＢＰＷは、金属配線層、及び金属配線層を取り囲む導電性バリア層を含む。バックサイドパワーレールＢＰＷを構成する金属配線層及び導電性バリア層に関する更に詳細な構成は、ビアパワーレールＶＰＲを構成する金属配線層及び導電性バリア層について説明したものと略同一である。
【0036】
図３Ｄにおいて更に明確に示したように、基板１０２の貫通領域ＴＨＲは、バックサイドパワーレールＢＰＷ、絶縁ライナー１０３、及びエアスペーサＡＧ１を収容する。基板１０２の貫通領域ＴＨＲは、エアスペーサＡＧ１で露出する一対の内部側壁Ｓ１を有する。貫通領域ＴＨＲの一対の内部側壁Ｓ１は、第２水平方向（Ｙ方向）に貫通領域ＴＨＲの幅を限定する。第２水平方向（Ｙ方向）において一対の内部側壁Ｓ１間の距離は、基板１０２のバックサイド面１２０Ｂに近くなるほど徐々に縮まる。即ち、第２水平方向（Ｙ方向）で貫通領域ＴＨＲの幅は、基板１０２のバックサイド面１２０Ｂに近くなるほど徐々に縮まる。
【0037】
バックサイドパワーレールＢＰＷは、基板１０２のバックサイド面１０２Ｂに近くなるほど第２水平方向（Ｙ方向）に徐々に縮まる幅を有する。しかし、絶縁ライナー１０３及びエアスペーサＡＧ１は、それぞれ基板１０２のバックサイド面１０２Ｂからの距離とは無関係に、第２水平方向（Ｙ方向）で略一定幅を有する。
【0038】
図３Ｂに例示したように、バックサイドパワー構造物ＰＷＳは、素子分離膜１１２を挟んでビアパワーレールＶＰＲの両側にある一対のソース／ドレイン領域１３０から離隔され、基板１０２を挟んでビアパワーレールＶＰＲの両側にある一対のフィン型活性領域Ｆ１から離隔される。これにより、バックサイドパワーレールＢＰＷは、素子分離膜１１２を挟んでビアパワーレールＶＰＲの両側にある一対のソース／ドレイン領域１３０から離隔され、基板１０２を挟んでビアパワーレールＶＰＲの両側にある一対のフィン型活性領域Ｆ１から離隔される。第２水平方向（Ｙ方向）で、エアスペーサＡＧ１は、バックサイドパワーレールＢＰＷの両側壁を覆う。バックサイドパワーレールＢＰＷは、絶縁ライナー１０３、エアスペーサＡＧ１、及び基板１０２を挟んでビアパワーレールＶＰＲの両側にある一対のフィン型活性領域Ｆ１から離隔される。
【0039】
図２、図３Ａ、及び図３Ｃに例示したように、複数のフィン型活性領域Ｆ１上に複数のゲートライン１６０が配置される。複数のゲートライン１６０は、それぞれ第１水平方向（Ｘ方向）に交差する第２水平方向（Ｙ方向）に長く延びる。複数のフィン型活性領域Ｆ１と複数のゲートライン１６０とが交差する領域で、複数のフィン型活性領域Ｆ１のそれぞれのフィン上面ＦＴの上部に複数のナノシートスタックＮＳＳが配置される。複数のナノシートスタックＮＳＳは、それぞれフィン型活性領域Ｆ１のフィン上面ＦＴから垂直方向（Ｚ方向）に離隔される位置でフィン上面ＦＴに対面する少なくとも１枚のナノシートを含む。本明細書で使用する用語「ナノシート」は、電流が流れる方向に実質的に垂直な断面を有する導電性構造体を意味する。ナノシートは、ナノワイヤを含むものと理解されなければならない。
【0040】
図３Ａ及び図３Ｃに例示したように、複数のナノシートスタックＮＳＳは、それぞれフィン型活性領域Ｆ１の上で相互に垂直方向（Ｚ方向）にオーバーラップする第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３を含む。第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、フィン型活性領域Ｆ１のフィン上面ＦＴからの垂直距離（Ｚ方向距離）がそれぞれ異なる。複数のゲートライン１６０は、それぞれ垂直方向（Ｚ方向）にオーバーラップするナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３を取り囲む。
【0041】
図２は、ナノシートスタックＮＳＳの平面形状が略方形である場合を例示しているが、それに限定されるものではない。ナノシートスタックＮＳＳは、フィン型活性領域Ｆ１及びゲートライン１６０のそれぞれの平面形状によって多様な平面形状を有し得る。本実施形態では、１個のフィン型活性領域Ｆ１上に複数のナノシートスタックＮＳＳ及び複数のゲートライン１６０が配置され、１個のフィン型活性領域Ｆ１上で複数のナノシートスタックＮＳＳが第１水平方向（Ｘ方向）に沿って一列に配置される構成を例示した。しかし、１個のフィン型活性領域Ｆ１上に配置されるナノシートスタックＮＳＳ及びゲートライン１６０のそれぞれの個数は、特に制限されない。
【0042】
ナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、それぞれチャネル領域として機能する。一実施形態において、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、それぞれ約４ｎｍ～６ｎｍの範囲内で選択される厚さを有するが、それに限定されるものではない。ここで、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のそれぞれの厚さは、垂直方向（Ｚ方向）に沿う大きさを意味する。一実施形態において、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、垂直方向（Ｚ方向）に沿って実質的に同じ厚さを有する。他の実施形態において、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のうちの少なくとも一部は、垂直方向（Ｚ方向）に沿ってそれぞれ異なる厚さを有する。一実施形態において、ナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、それぞれＳｉ層、ＳｉＧｅ層、又はそれらの組み合わせからなる。
【0043】
図３Ａに例示したように、１個のナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、第１水平方向（Ｘ方向）に互いに同一又は類似する大きさを有する。他の実施形態において、図３Ａの例示とは異なって、１個のナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のうちの少なくとも一部は、第１水平方向（Ｘ方向）に互いに異なる大きさを有する。本実施形態において、複数のナノシートスタックＮＳＳがそれぞれ３個のナノシートからなる場合を例示しているが、本発明は、例示したものに限定されない。例えば、ナノシートスタックＮＳＳは少なくとも１枚のナノシートを含み、ナノシートスタックＮＳＳを構成するナノシートの枚数は、特に制限されない。
【0044】
図３Ａ及び図３Ｃに例示したように、複数のゲートライン１６０は、それぞれメインゲート部分１６０Ｍと複数のサブゲート部分１６０Ｓを含む。メインゲート部分１６０Ｍは、ナノシートスタックＮＳＳの上面を覆い、第２水平方向（Ｙ方向）に長く延びる。複数のサブゲート部分１６０Ｓは、メインゲート部分１６０Ｍに一体に連結され、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のそれぞれの間、及び第１ナノシートＮ１とフィン型活性領域Ｆ１との間にそれぞれ１つずつ配置される。垂直方向（Ｚ方向）において、複数のサブゲート部分１６０Ｓのそれぞれの厚さは、メインゲート部分１６０Ｍの厚さよりも更に薄い。
【0045】
図３Ａ及び図３Ｂに例示したように、フィン型活性領域Ｆ１上には、複数のリセスＲ１が形成される。複数のリセスＲ１のそれぞれの最低面の垂直レベルは、フィン型活性領域Ｆ１のフィン上面ＦＴの垂直レベルよりも低い。
【0046】
図３Ａ及び図３Ｂに例示したように、複数のリセスＲ１内には、複数のソース／ドレイン領域１３０が配置される。複数のソース／ドレイン領域１３０は、それぞれ複数のゲートライン１６０のうちから選択される少なくとも１本のゲートライン１６０に隣接する位置に配置される。複数のソース／ドレイン領域１３０は、それぞれ隣接するナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３に対面する表面を有する。複数のソース／ドレイン領域１３０は、それぞれ隣接するナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３に接する。
【0047】
複数のゲートライン１６０は、それぞれ金属、金属窒化物、金属炭化物、又はそれらの組み合わせからなる。金属は、Ｔｉ、Ｗ、Ｒｕ、Ｎｂ、Ｍｏ、Ｈｆ、Ｎｉ、Ｃｏ、Ｐｔ、Ｙｂ、Ｔｂ、Ｄｙ、Ｅｒ、及びＰｄのうちから選択される。金属窒化物は、ＴｉＮ及びＴａＮのうちから選択される。金属炭化物は、ＴｉＡｌＣである。しかし、複数のゲートライン１６０を構成する物質が例示したものに限定されるものではない。
【0048】
ナノシートスタックＮＳＳとゲートライン１６０との間には、ゲート誘電膜１５２が介在する。一実施形態において、ゲート誘電膜１５２はインターフェース誘電膜及び高誘電膜の積層構造からなる。インターフェース誘電膜は誘電率が約９以下の低誘電物質膜であり、例えばシリコン酸化膜、シリコン酸窒化膜、又はそれらの組み合わせからなる。一実施形態において、インターフェース誘電膜は省略される。高誘電膜は、シリコン酸化膜よりも誘電定数が更に大きい物質からなる。例えば、高誘電膜は、約１０～２５の誘電定数を有する。高誘電膜は、ハフニウム酸化物からなるが、それに限定されるものではない。
【0049】
図３Ａ及び図３Ｃに例示したように、ゲート誘電膜１５２及びゲートライン１６０のそれぞれの上面は、キャッピング絶縁パターン１６８で覆われる。キャッピング絶縁パターン１６８は、シリコン窒化膜からなる。ゲートライン１６０及びキャッピング絶縁パターン１６８のそれぞれの両側壁は、外側絶縁スペーサ１１８で覆われる。外側絶縁スペーサ１１８は、複数のナノシートスタックＮＳＳの上面上でメインゲート部分１６０Ｍの両側壁を覆う。外側絶縁スペーサ１１８は、ゲート誘電膜１５２を挟んでゲートライン１６０から離隔される。
【0050】
図３Ｂに例示したように、素子分離膜１１２の上面上には、ソース／ドレイン領域１３０の側壁を覆う複数のリセス側絶縁スペーサ１１９が配置される。一実施形態において、複数のリセス側絶縁スペーサ１１９は、それぞれそれに隣接する外側絶縁スペーサ１１８と一体に連結される。
【0051】
複数の外側絶縁スペーサ１１８及び複数のリセス側絶縁スペーサ１１９は、それぞれシリコン窒化物、シリコン酸化物、ＳｉＣＮ、ＳｉＢＮ、ＳｉＯＮ、ＳｉＯＣＮ、ＳｉＢＣＮ、ＳｉＯＣ、又はそれらの組み合わせからなる。本明細書で使用する用語「ＳｉＣＮ」、「ＳｉＢＮ」、「ＳｉＯＮ」、「ＳｉＯＣＮ」、「ＳｉＢＣＮ」、及び「ＳｉＯＣ」は、それぞれの用語に含まれる元素からなる材料を意味するものであって、化学量論的関係を示す化学式ではない。
【0052】
複数のソース／ドレイン領域１３０のそれぞれの上面には、金属シリサイド膜１７２が形成される。金属シリサイド膜１７２は、Ｔｉ、Ｗ、Ｒｕ、Ｎｂ、Ｍｏ、Ｈｆ、Ｎｉ、Ｃｏ、Ｐｔ、Ｙｂ、Ｔｂ、Ｄｙ、Ｅｒ、又はＰｄからなる金属を含む。例えば、金属シリサイド膜１７２は、チタンシリサイドからなるが、それに限定されるものではない。
【0053】
基板１０２上で複数のソース／ドレイン領域１３０、複数の金属シリサイド膜１７２、及び複数の外側絶縁スペーサ１１８は、絶縁ライナー１４２で覆われる。一実施形態において、絶縁ライナー１４２は、省略可能である。絶縁ライナー１４２上には、ゲート間絶縁膜１４４が配置される。絶縁ライナー１４２が省略された場合、ゲート間絶縁膜１４４は、複数のソース／ドレイン領域１３０に接する。一実施形態において、絶縁ライナー１４２は、シリコン窒化物、ＳｉＣＮ、ＳｉＢＮ、ＳｉＯＮ、ＳｉＯＣＮ、ＳｉＢＣＮ、又はそれらの組み合わせからなるが、それらに限定されるものではない。ゲート間絶縁膜１４４は、シリコン酸化膜からなるが、それに限定されるものではない。
【0054】
複数のゲートライン１６０に含まれる複数のサブゲート部分１６０Ｓのそれぞれの両側壁は、ゲート誘電膜１５２を挟んでソース／ドレイン領域１３０から離隔される。ゲート誘電膜１５２は、ゲートライン１６０に含まれるサブゲート部分１６０Ｓと第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のそれぞれとの間、及びゲートライン１６０に含まれるサブゲート部分１６０Ｓとソース／ドレイン領域１３０との間に介在する。
【0055】
複数のナノシートスタックＮＳＳは、複数のフィン型活性領域Ｆ１と複数のゲートライン１６０とが交差する領域で、複数のフィン型活性領域Ｆ１のそれぞれのフィン上面ＦＴ上に配置され、フィン型活性領域Ｆ１から離隔された位置でフィン型活性領域Ｆ１のフィン上面ＦＴに対面する。基板１０２上で複数のフィン型活性領域Ｆ１と複数のゲートライン１６０とが交差する部分に複数のナノシートトランジスタが形成される。
【0056】
図３Ａ及び図３Ｂに例示したように、複数のソース／ドレイン領域１３０上には、複数のソース／ドレインコンタクトＣＡが配置される。複数のソース／ドレインコンタクトＣＡは、それぞれゲート間絶縁膜１４４及び絶縁ライナー１４２を垂直方向（Ｚ方向）に貫通して金属シリサイド膜１７２に接する。複数のソース／ドレインコンタクトＣＡは、それぞれ金属シリサイド膜１７２を介してソース／ドレイン領域１３０に電気的に連結可能に構成される。複数のソース／ドレインコンタクトＣＡは、それぞれ外側絶縁スペーサ１１８を挟んでメインゲート部分１６０Ｍから第１水平方向（Ｘ方向）に離隔される。
【0057】
複数のソース／ドレインコンタクトＣＡは、ソース／ドレイン領域１３０上に順に積層された導電性バリアパターン１７４及びコンタクトプラグ１７６を含む。導電性バリアパターン１７４は、コンタクトプラグ１７６の底面及び側壁を取り囲み、コンタクトプラグ１７６の底面及び側壁に接する。複数のソース／ドレインコンタクトＣＡは、それぞれゲート間絶縁膜１４４及び絶縁ライナー１４２を貫通して垂直方向（Ｚ方向）に長く延びる。導電性バリアパターン１７４は、金属シリサイド膜１７２とコンタクトプラグ１７６との間に介在する。導電性バリアパターン１７４は、金属シリサイド膜１７２に接する表面、及びコンタクトプラグ１７６に接する表面を有する。一実施形態において、導電性バリアパターン１７４は、金属又は金属窒化物からなる。例えば、導電性バリアパターン１７４は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＷＣＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉＮ、又はそれらの組み合わせからなるが、それらに限定されるものではない。コンタクトプラグ１７６は、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（ＴＡ）、アルミニウム（Ａｌ）、それらの組み合わせ、又はそれらの合金からなるが、それらに限定されるものではない。
【0058】
図３Ｂに例示したように、複数のソース／ドレインコンタクトＣＡのうち、ビアパワーレールＶＰＲに隣接するソース／ドレインコンタクトＣＡは、ビアパワーレールＶＰＲから第２水平方向（Ｙ方向）に離隔される。
【0059】
図３Ａ～図３Ｃに例示したように、複数のソース／ドレインコンタクトＣＡ、複数のキャッピング絶縁パターン１６８、及びゲート間絶縁膜１４４のそれぞれの上面は、上部絶縁構造物１８０で覆われる。上部絶縁構造物１８０は、複数のソース／ドレインコンタクトＣＡ、複数のキャッピング絶縁パターン１６８、及びゲート間絶縁膜１４４のそれぞれの上に順に積層されたエッチング停止膜１８２及び層間絶縁膜１８４を含む。エッチング停止膜１８２は、シリコン炭化物（ＳｉＣ）、ＳｉＮ、窒素－ドーピングされたシリコン炭化物（ＳｉＣ：Ｎ）、ＳｉＯＣ、ＡｌＮ、ＡｌＯＮ、ＡｌＯ、ＡｌＯＣ、又はそれらの組み合わせからなる。層間絶縁膜１８４は、酸化膜、窒化膜、約２．２～２．４の超低誘電定数（ｕｌｔｒａ ｌｏｗ ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ Ｋ）を有するＵＬＫ（ｕｌｔｒａ ｌｏｗ－ｋ）膜、又はそれらの組み合わせからなる。例えば、層間絶縁膜１８４は、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）酸化膜、ＢＰＳＧ（ｂｏｒｏ－ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＦＣＶＤ（ｆｌｏｗａｂｌｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＳｉＯＮ膜、ＳｉＮ膜、ＳｉＯＣ膜、ＳｉＣＯＨ膜、又はそれらの組み合わせからなるが、それらに限定されるものではない。
【0060】
図３Ａ及び図３Ｂに例示したように、複数のソース／ドレインコンタクトＣＡ上に複数のソース／ドレインビアコンタクトＶＡが配置される。複数のソース／ドレインビアコンタクトＶＡは、それぞれ上部絶縁構造物１８０を貫通してソース／ドレインコンタクトＣＡに接する。複数のソース／ドレイン領域１３０は、それぞれ金属シリサイド膜１７２及びソース／ドレインコンタクトＣＡを介してソース／ドレインビアコンタクトＶＡに電気的に連結されるように構成される。複数のソース／ドレインビアコンタクトＶＡのそれぞれの底面は、ソース／ドレインコンタクトＣＡの上面に接する。
【0061】
図２及び図３Ｃに例示したように、ゲートライン１６０上にゲートコンタクトＣＢが配置される。ゲートコンタクトＣＢは、上部絶縁構造物１８０及びキャッピング絶縁パターン１６８を垂直方向（Ｚ方向）に貫通してゲートライン１６０に連結されるように構成される。ゲートコンタクトＣＢの底面は、ゲートライン１６０の上面に接する。
【0062】
複数のソース／ドレインビアコンタクトＶＡ及びゲートコンタクトＣＢは、それぞれモリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（ＴＡ）、アルミニウム（Ａｌ）、それらの組み合わせ、又はそれらの合金からなるコンタクトプラグを含むが、コンタクトプラグの構成物質が例示したものに限定されるものではない。一実施形態において、複数のソース／ドレインビアコンタクトＶＡ及びゲートコンタクトＣＢは、コンタクトプラグの一部を取り囲む導電性バリアパターンを更に含む。複数のソース／ドレインビアコンタクトＶＡ及びゲートコンタクトＣＢに含まれる導電性バリアパターンは、金属又は金属窒化物からなる。例えば、導電性バリアパターンは、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＷＣＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉＮ、又はそれらの組み合わせからなるが、それらに限定されるものではない。
【0063】
ビアパワーレールＶＰＲ及び絶縁スペーサ１９０は、上部絶縁構造物１８０、キャッピング絶縁パターン１６８、ゲートライン１６０、ゲート間絶縁膜１４４、絶縁ライナー１４２、及び素子分離膜１１２を垂直方向（Ｚ方向）に貫通する。ゲートライン１６０でビアパワーレールＶＰＲ及び絶縁スペーサ１９０が垂直方向（Ｚ方向）に貫通する部分は、複数のナノシートスタックＮＳＳのうちの隣接する一対のナノシートスタックＮＳＳ間の領域である。ビアパワーレールＶＰＲは、絶縁スペーサ１９０を挟んでゲートライン１６０から水平方向、例えば第２水平方向（Ｙ方向）に離隔される。ビアパワーレールＶＰＲ及び絶縁スペーサ１９０は、複数のソース／ドレイン領域１３０から水平方向、例えば第２水平方向（Ｙ方向）に離隔される。
【0064】
図３Ｃに例示したように、バックサイドパワーレールＢＰＷ、絶縁ライナー１０３、及びエアスペーサＡＧ１を含むバックサイドパワー構造物ＰＷＳは、垂直方向（Ｚ方向）にゲートライン１６０にオーバーラップする位置に配置される。バックサイドパワー構造物ＰＷＳは、素子分離膜１１２を挟んで複数のナノシートスタックＮＳＳから離隔される。
【0065】
図３Ａ、図３Ｂ、及び図３Ｃに例示したように、上部絶縁構造物１８０、複数のソース／ドレインビアコンタクトＶＡ、及びゲートコンタクトＣＢのそれぞれの上面は、上部絶縁膜１９２で覆われる。上部絶縁膜１９２の構成物質は、層間絶縁膜１８４の構成物質について上述したものと略同一である。
【0066】
複数の上部配線層Ｍ１が上部絶縁膜１９２を貫通するように配置される。複数の上部配線層Ｍ１は、それぞれ下部にある複数のソース／ドレインビアコンタクトＶＡのうちから選択される１つのソース／ドレインビアコンタクトＶＡ、又は複数のゲートコンタクトＣＢ（図２及び図３Ｃ参照）のうちから選択される１つのゲートコンタクトＣＢに連結される。複数の上部配線層Ｍ１は、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（ＴＡ）、アルミニウム（Ａｌ）、それらの組み合わせ、又は、それらの合金からなるが、それらに限定されるものではない。
【0067】
複数の上部配線層Ｍ１は、ビアパワーレールＶＰＲ上でビアパワーレールＶＰＲに連結されるパワー連結導電層ＰＣＬを含む。複数のソース／ドレインビアコンタクトＶＡのうちから選択される１つのソース／ドレインビアコンタクトＶＡは、ビアパワーレールＶＰＲから第２水平方向（Ｙ方向）に離隔された位置でソース／ドレインコンタクトＣＡとパワー連結導電層ＰＣＬとの間に連結される。複数のソース／ドレイン領域１３０のうち、ビアパワーレールＶＰＲに連結されるソース／ドレイン領域１３０は、ソース／ドレインコンタクトＣＡ、ソース／ドレインビアコンタクトＶＡ、及びパワー連結導電層ＰＣＬを介してビアパワーレールＶＰＲに電気的に連結されるように構成される。
【0068】
複数の上部配線層Ｍ１及び上部絶縁膜１９２上には、フロントサイド配線構造物ＦＷＳが配置される。フロントサイド配線構造物ＦＷＳは、複数の配線層ＭＮ１、複数のビアコンタクトＣＴ１、及びそれらを覆う層間絶縁膜１９４を含む。ビアパワーレールＶＰＲは、上部配線層Ｍ１及びビアコンタクトＣＴ１を介して複数の配線層ＭＮ１のうちから選択される１つの配線層ＭＮ１に連結される。複数の配線層ＭＮ１及び複数のビアコンタクトＣＴ１の構成物質は、複数の上部配線層Ｍ１の構成物質について上述したものと略同一である。層間絶縁膜１９４の構成物質は、層間絶縁膜１８４の構成物質について上述したものと略同一である。
【0069】
バックサイド絶縁膜１０９下には、バックサイド配線構造物ＢＷＳが配置される。バックサイド配線構造物ＢＷＳは、複数の配線層ＭＮ２、複数のビアコンタクトＣＴ２、及びそれらを覆う層間絶縁膜１９６を含む。複数のビアコンタクトＣＴ２のうちから選択される１つのビアコンタクトＣＴ２は、バックサイド絶縁膜１０９を貫通してバックサイドパワーレールＢＰＷに隣接する一端、及び複数の配線層ＭＮ２のうちから選択される１層の配線層ＭＮ２に隣接する他端を有する。バックサイドパワーレールＢＰＷは、１つのビアコンタクトＣＴ２を介して複数の配線層ＭＮ２のうちから選択される１層の配線層ＭＮ２に連結される。複数の配線層ＭＮ２及び複数のビアコンタクトＣＴ２の構成物質は、複数の上部配線層Ｍ１の構成物質について上述したものと略同一である。層間絶縁膜１９６の構成物質は、層間絶縁膜１８４の構成物質について上述したものと略同一である。
【0070】
図２及び図３Ａ～図３Ｄを参照して説明したように、集積回路素子１００は基板１０２を貫通するバックサイドパワー構造物ＰＷＳを含み、バックサイドパワー構造物ＰＷＳは、バックサイドパワーレールＢＰＷ、バックサイドパワーレールＢＰＷの両側壁を覆う絶縁ライナー１０３、及びエアスペーサＡＧ１を含む。このように、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ１が介在することで、基板１０２とバックサイドパワーレールＢＰＷとの間の漏れ電流を抑制して、基板１０２とバックサイドパワーレールＢＰＷとの短絡可能性を遮断することができる。また、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ１が介在することで、絶縁ライナー１０３の第２水平方向（Ｙ方向）への厚さを減らし、これによりバックサイドパワー構造物ＰＷＳの第２水平方向（Ｙ方向）へのサイズを減少させることができる。従って、集積回路素子１００の集積度を向上させるのに有利な構造を提供することができる。
【0071】
図４は、本発明の一実施形態による集積回路素子２００の第２例を説明するための断面図である。図４は、集積回路素子２００のうち、図３Ｂにおいて「ＥＸ１」で表示した部分に対応する部分を拡大した断面構成を例示する。集積回路素子２００は、図１に例示した複数のセルブロック１２の一部を構成する。図４において、図２及び図３Ａ～図３Ｄと同じ参照符号は同一部材を示し、ここではそれらについての重複説明を省略する。
【0072】
【0073】
バックサイドパワー構造物ＰＷＳ２は、図３Ｂ～図３Ｄを参照してバックサイドパワー構造物ＰＷＳについて説明したものと略同じ構成を有する。但し、バックサイドパワー構造物ＰＷＳ２は、バックサイドパワーレールＢＰＷ、バックサイドパワーレールＢＰＷの両側壁を覆う絶縁ライナー１０３、エアスペーサＡＧ２、及びエアスペーサＡＧ２内に分散された複数の炭粒子（ｃｈａｒ ｐａｒｔｉｃｌｅｓ）２１５を含む。
【0074】
複数の炭粒子２１５は、炭化水素系ポリマーの炭を含む。一実施形態において、複数の炭粒子２１５は、ビニル系ポリマー（ｖｉｎｙｌ ｐｏｌｙｍｅｒｓ）の炭からなる。例えば、複数の炭粒子２１５は、芳香族炭化水素系ポリマー（ａｒｏｍａｔｉｃ ｈｙｄｒｏｃａｒｂｏｎ ｐｏｌｙｍｅｒ）、（メト）アクリル系ポリマー（（ｍｅｔｈ）ａｃｒｙｌｉｃ ｐｏｌｙｍｅｒ）、ビニルピリジン系ポリマー（ｖｉｎｙｌｐｙｒｉｄｉｎｅ ｐｏｌｙｍｅｒ）、ビニルエステル系ポリマー（ｖｉｎｙｌｅｓｔｅｒ ｐｏｌｙｍｅｒ）、ビニルピロリドン系ポリマー（ｖｉｎｙｌｐｙｒｒｏｌｉｄｏｎｅ ｐｏｌｙｍｅｒ）、オレフィン系ポリマー（ｏｌｅｆｉｎ ｐｏｌｙｍｅｒ）、又はそれらの組み合わせを含む共重合体の炭からなる。複数の炭粒子２１５を形成するのに使用されるポリマーに関する更に具体的な例示は、図１０を参照して後述する。
【0075】
複数の炭粒子２１５は、炭化水素系ポリマーの炭素環が熱分解によって切断されつつ生成される複数種の炭化水素化合物及び／又は固形の炭化物を含む。一実施形態において、複数の炭粒子２１５は、複数の炭粒子２１５の総重量を基準に約７０重量％～９０重量％の炭素、及び約１０重量％～３０重量％の水素を含む炭化水素系ポリマーの炭を含む。例えば、複数の炭粒子２１５は、複数の炭粒子２１５の総重量を基準に約７２～８８重量％、約７５～８５重量％などの多様な炭素含量を有する。又は、複数の炭粒子２１５は、複数の炭粒子２１５の総重量を基準に約６０重量％～９０重量％の炭素、及び約１０重量％～４０重量％の水素を含む。或いは、複数の炭粒子２１５は、複数の炭粒子２１５の総重量を基準に約８０重量％～９５重量％の炭素、及び約５重量％～２０重量％の水素を含む。
【0076】
他の実施形態において、複数の炭粒子２１５は、ハロゲン元素、窒素（Ｎ）、酸素（Ｏ）、硫黄（Ｓ）、リン（Ｐ）、ナトリウム（Ｎａ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、シリコン（Ｓｉ）、鉄（Ｆｅ）、又はそれらの組み合わせを含む付加成分を更に含む。付加成分は、複数の炭粒子２１５を形成するために使用されるポリマーの構成元素に由来するものである。付加成分は、複数の炭粒子２１５の総重量を基準に約０重量％～１０重量％の量で含まれる。一実施形態において、複数の炭粒子２１５は、ポリマーの熱分解産物からなる固相（ｓｏｌｉｄ ｐｈａｓｅ）物質層を含む。固相物質層は、多孔性構造を有する。
【0077】
複数の炭粒子２１５の誘電率は、絶縁ライナー１０３の誘電率よりも更に小さい。一実施形態において、複数の炭粒子２１５の誘電率は、約１．１～３．５であるが、それに限定されるものではない。
【0078】
図４を参照して説明したように、集積回路素子２００は、基板１０２を貫通するバックサイドパワー構造物ＰＷＳ２を含み、バックサイドパワー構造物ＰＷＳ２は、バックサイドパワーレールＢＰＷ、バックサイドパワーレールＢＰＷの両側壁を覆う絶縁ライナー１０３、エアスペーサＡＧ２、及びエアスペーサＡＧ２内に分散された複数の炭粒子２１５を含む。このように、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ２及び複数の炭粒子２１５が介在することで、基板１０２とバックサイドパワーレールＢＰＷとの間の漏れ電流を抑制して、基板１０２とバックサイドパワーレールＢＰＷとの間の短絡可能性を遮断することができる。また、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ２及び複数の炭粒子２１５が介在することで、絶縁ライナー１０３の第２水平方向（Ｙ方向）への厚さを減らし、これにより、集積回路素子２００の集積度を向上させるのに有利な構造を提供することができる。
【0079】
図５は、本発明の一実施形態による集積回路素子３００の第３例を説明するための断面図である。図５は、集積回路素子３００のうち、図３Ｂにおいて「ＥＸ１」で表示した部分に対応する部分を拡大した断面構成を例示する。集積回路素子３００は、図１に例示した複数のセルブロック１２の一部を構成する。図５において、図２及び図３Ａ～図３Ｄと同じ参照符号は同一部材を示し、ここではそれらについての重複説明を省略する。
【0080】
【0081】
バックサイドパワー構造物ＰＷＳ３は、図３Ｂ～図３Ｄを参照してバックサイドパワー構造物ＰＷＳについて説明したものと略同じ構成を有する。但し、バックサイドパワー構造物ＰＷＳ３は、バックサイドパワーレールＢＰＷ、及びバックサイドパワーレールＢＰＷの両側壁を覆うエアスペーサＡＧ３を含む。
【0082】
エアスペーサＡＧ３において、基板１０２、バックサイドパワーレールＢＰＷ、素子分離膜１１２、及びバックサイド絶縁膜１０９が露出する。基板１０２及びバックサイドパワーレールＢＰＷによってエアスペーサＡＧ３の第２水平方向（Ｙ方向）の幅が限定される。一実施形態において、エアスペーサＡＧ３は、バックサイドパワーレールＢＰＷの一側壁上で第２水平方向（Ｙ方向）に約２ｎｍ～１０ｎｍ、例えば約４ｎｍ～８ｎｍの幅を有するが、それに限定されるものではない。素子分離膜１１２及びバックサイド絶縁膜１０９によってエアスペーサＡＧ３の垂直方向（Ｚ方向）の長さが限定される。
【0083】
図５を参照して説明したように、集積回路素子３００は、基板１０２を貫通するバックサイドパワー構造物ＰＷＳ３を含み、バックサイドパワー構造物ＰＷＳ３は、バックサイドパワーレールＢＰＷの両側壁を覆うエアスペーサＡＧ３を含む。このように、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ３が介在することで、基板１０２とバックサイドパワーレールＢＰＷとの間の漏れ電流を抑制して、基板１０２とバックサイドパワーレールＢＰＷとの間の短絡可能性を遮断することができる。また、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ３が介在することで、基板１０２とバックサイドパワーレールＢＰＷとの間の絶縁のための距離を減少させることができるため、集積回路素子３００の集積度を向上させるのに有利な構造を提供することができる。
【0084】
図６は、本発明の一実施形態による集積回路素子４００の第４例を説明するための断面図である。図６は、集積回路素子４００のうち、図３Ｂにおいて「ＥＸ１」で表示した部分に対応する部分を拡大した断面構成を例示する。集積回路素子４００は、図１に例示した複数のセルブロック１２の一部を構成する。図６において、図２及び図３Ａ～図３Ｄと同じ参照符号は同一部材を示し、ここではそれらについての重複説明を省略する。
【0085】
【0086】
バックサイドパワー構造物ＰＷＳ４は、図３Ｂ～図３Ｄを参照してバックサイドパワー構造物ＰＷＳについて説明したものと略同じ構成を有する。但し、バックサイドパワー構造物ＰＷＳ４は、バックサイドパワーレールＢＰＷ、バックサイドパワーレールＢＰＷの両側壁を覆うエアスペーサＡＧ４、及びエアスペーサＡＧ４内に分散された複数の炭粒子４１５を含む。
【0087】
エアスペーサＡＧ４に関する更に詳細な構成は、図５を参照してエアスペーサＡＧ３について説明したものと略同一である。複数の炭粒子４１５に関する更に詳細な構成は、図４を参照して複数の炭粒子２１５について説明したものと略同一である。
【0088】
図６を参照して説明したように、集積回路素子３００は基板１０２を貫通するバックサイドパワー構造物ＰＷＳ４を含み、バックサイドパワー構造物ＰＷＳ４は、バックサイドパワーレールＢＰＷの両側壁を覆うエアスペーサＡＧ４及びエアスペーサＡＧ４内に分散された複数の炭粒子４１５を含む。従って、基板１０２とバックサイドパワーレールＢＰＷとの間の漏れ電流を抑制して、基板１０２とバックサイドパワーレールＢＰＷとの間の短絡可能性を遮断することができる。また、基板１０２とバックサイドパワーレールＢＰＷとの間にエアスペーサＡＧ４及び複数の炭粒子４１５が介在することで、基板１０２とバックサイドパワーレールＢＰＷとの絶縁のための距離を減少させることができるため、集積回路素子４００の集積度を向上させるのに有利な構造を提供することができる。
【0089】
図７は、本発明の他の実施形態による集積回路素子５００を説明するための断面図である。図７は、集積回路素子５００のうち、図２のＹ１－Ｙ１’線断面に対応する部分の断面構成を例示する。図７において、図２及び図３Ａ～図３Ｄと同じ参照符号は同一部材を示し、ここではそれらについての重複説明を省略する。集積回路素子５００は、図１に例示した複数のセルブロック１２の一部を構成する。
【0090】
図７を参照すると、集積回路素子５００は、図２及び図３Ａ～図３Ｄを参照して説明した集積回路素子１００と略同じ構成を有する。但し、集積回路素子５００で複数のソース／ドレイン領域１３０のうち、ビアパワーレールＶＰＲに連結されるソース／ドレイン領域１３０上には、ソース／ドレインコンタクトＣＡ５が形成される。ソース／ドレインコンタクトＣＡ５は、ビアパワーレールＶＰＲに連結されるソース／ドレイン領域１３０とビアパワーレールＶＰＲとの間に連結され、ソース／ドレイン領域１３０とビアパワーレールＶＰＲとを互いに電気的に連結可能な構造にする。ソース／ドレインコンタクトＣＡ５は、複数のソース／ドレイン領域１３０のうち、ビアパワーレールＶＰＲに連結されない他のソース／ドレイン領域１３０上に形成されたソース／ドレインコンタクトＣＡよりも第２水平方向（Ｙ方向）の幅が更に大きくなる。
【0091】
ソース／ドレインコンタクトＣＡ５は、ソース／ドレイン領域１３０上に順に積層された導電性バリアパターン５７４及びコンタクトプラグ５７６を含む。導電性バリアパターン５７４は、金属シリサイド膜１７２に接する部分、及びビアパワーレールＶＰＲに接する部分を含む。導電性バリアパターン５７４及びコンタクトプラグ５７６のそれぞれに関する更に詳細な構成は、図３Ａ及び図３Ｂを参照して導電性バリアパターン１７４及びコンタクトプラグ１７６について説明したものと略同一である。
【0092】
ソース／ドレインビアコンタクトＶＡのうちから選択される１つのソース／ドレインビアコンタクトＶＡは、ソース／ドレインコンタクトＣＡ５とパワー連結導電層ＰＣＬとの間に連結されてソース／ドレインコンタクトＣＡ５が複数の上部配線層Ｍ１の上部に配置されたフロントサイド配線構造物ＦＷＳに電気的に連結可能に構成される。
【0093】
図８は、本発明の更に他の実施形態による集積回路素子６００を説明するための断面図である。図８は、集積回路素子６００のうち、図２のＹ１－Ｙ１’線断面に対応する部分の断面構成を例示する。図８において、図２及び図３Ａ～図３Ｄと同じ参照符号は同一部材を示し、ここではそれらについての重複説明を省略する。集積回路素子６００は、図１に例示した複数のセルブロック１２の一部を構成する。
【0094】
図８を参照すると、集積回路素子６００は、図２及び図３Ａ～図３Ｄを参照して説明した集積回路素子１００と略同じ構成を有する。但し、集積回路素子６００で、複数のソース／ドレインビアコンタクトＶＡは、ビアパワーレールＶＰＲに連結されるパワー連結ビアＰＣＶを含む。
【0095】
複数のソース／ドレイン領域１３０のうち、ビアパワーレールＶＰＲに連結されるソース／ドレイン領域１３０上には、ソース／ドレインコンタクトＣＡ及びパワー連結ビアＰＣＶが順に積層される。ビアパワーレールＶＰＲに連結されるソース／ドレイン領域１３０上に配置されたソース／ドレインコンタクトＣＡは、ビアパワーレールＶＰＲに連結されないソース／ドレイン領域１３０上に配置されたソース／ドレインコンタクトＣＡと略同じ構成を有する。パワー連結ビアＰＣＶは、複数のソース／ドレインビアコンタクトＶＡのうち、ビアパワーレールＶＰＲに連結されない他のソース／ドレインビアコンタクトＶＡよりも第２水平方向（Ｙ方向）の幅が更に大きくなる。パワー連結ビアＰＣＶは、ビアパワーレールＶＰＲに連結されない他のソース／ドレインビアコンタクトＶＡと同じ垂直レベルに配置され、他のソース／ドレインビアコンタクトＶＡと同じ物質からなる。
【0096】
パワー連結ビアＰＣＶは、ビアパワーレールＶＰＲに連結されるソース／ドレイン領域１３０上に配置されたソース／ドレインコンタクトＣＡとビアパワーレールＶＰＲとの間に連結され、ソース／ドレイン領域１３０がソース／ドレインコンタクトＣＡ及びパワー連結ビアＰＣＶを介してビアパワーレールＶＰＲに互いに電気的に連結可能な構造になる。
【0097】
パワー連結ビアＰＣＶは、複数の上部配線層Ｍ１のうちから選択された１つの上部配線層Ｍ１に連結され、選択された１つの上部配線層Ｍ１を介して複数の上部配線層Ｍ１の上部に配置されるフロントサイド配線構造物ＦＷＳに電気的に連結可能に構成される。
【0098】
図７及び図８を参照して説明した集積回路素子（５００、６００）は、図２及び図３Ａ～図３Ｄを参照して説明した集積回路素子１００についての説明と同様に基板１０２を貫通するバックサイドパワー構造物ＰＷＳを含み、バックサイドパワー構造物ＰＷＳは、バックサイドパワーレールＢＰＷ、バックサイドパワーレールＢＰＷの両側壁を覆う絶縁ライナー１０３、及びエアスペーサＡＧ１を含む。従って、基板１０２とバックサイドパワーレールＢＰＷとの間の漏れ電流を抑制して、基板１０２とバックサイドパワーレールＢＰＷとの短絡可能性を遮断することができる。また、バックサイドパワー構造物ＰＷＳの第２水平方向（Ｙ方向）におけるサイズを減少させ、集積回路素子１００の集積度を向上させるのに有利な構造を提供することができる。
【0099】
次いで、本発明の実施形態による集積回路素子の一例の製造方法を説明する。
【0100】
図９～図２８は、本発明の一実施形態による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。更に具体的に、図９～図１６、図１７Ｂ、図１８、図１９Ｂ、図２０～図２２、図２３Ｂ、図２４Ｂ、図２５Ｂ、及び図２６～図２８は、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による断面構造の一例を示す断面図である。図１７Ａ、図１９Ａ、図２３Ａ、図２４Ａ、及び図２５Ａは、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による断面構造の一例を示す断面図である。図１７Ｃ、図１９Ｃ、図２３Ｃ、図２４Ｃ、及び図２５Ｃは、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による断面構造の一例を示す断面図である。図９～図２８Ｄを参照して図２及び図３Ａ～図３Ｄに例示した集積回路素子１００の製造方法を説明する。図９～図２８において、図２及び図３Ａ～図３Ｄと同じ参照符号は同一部材を示し、ここではそれらについての詳細な説明を省略する。
【0101】
図９を参照すると、基板１０２を準備し、基板１０２のフロントサイド面１０２Ｆから基板１０２の一部をエッチングして基板１０２に犠牲トレンチＳＬＴを形成する。犠牲トレンチＳＬＴの底面で基板１０２が露出する。犠牲トレンチＳＬＴの側壁は、基板１０２のフロントサイド面１２０Ｆからバックサイド面１０２Ｂに近くなるにつれて、基板１０２のフロントサイド面１２０Ｆの鉛直方向に対して傾いた方向に延びる。第２水平方向（Ｙ方向）への犠牲トレンチＳＬＴの幅は、基板１０２のフロントサイド面１２０Ｆからバックサイド面１０２Ｂに近くなるにつれて、徐々に縮まる。犠牲トレンチＳＬＴの底側の一部空間は、後続工程でバックサイドパワー構造物ＰＷＳ（図３Ｂ～図３Ｄ参照）が形成される空間を提供する。
【0102】
【0103】
一実施形態において、ポリマーブラシ層ＰＢＬを形成するために次のような一連の工程を遂行する。先ず、アンカー基（ａｎｃｈｏｒｉｎｇ ｇｒｏｕｐ）を有するアンカーポリマーを含むポリマー組成物を犠牲トレンチＳＬＴが形成された基板１０２上にコーティングしてポリマー組成物層ＰＣを形成する。一実施形態において、ポリマー組成物層ＰＣは、同一又は類似の分子量を有するアンカーポリマーのみを含むように形成される。例えば、ポリマー組成物層ＰＣに含まれる全てのアンカーポリマーは、約２，０００～５００，０００の範囲内で選択される数平均分子量（Ｍｎ）を有する。ポリマー組成物層ＰＣに含まれるアンカーポリマーの重量平均分子量（Ｍｗ）と数平均分子量（Ｍｎ）との比である多分散度（Ｍｗ／Ｍｎ）は、約１．５以下、例えば約１．０以下であるが、それに限定されるものではない。
【0104】
その後、ポリマー組成物層ＰＣを熱処理してポリマー組成物層ＰＣに隣接する基板１０２の表面上にアンカーポリマーがグラフトされるようにアンカーポリマーのアンカー基と基板１０２の表面との反応を誘導し、基板１０２上にポリマーブラシ層ＰＢＬを形成する。一実施形態において、基板１０２の洗浄後、基板１０２の表面に残ったヒドロキシ基とアンカーポリマーのアンカー基のヒドロキシ基との縮合反応（ｃｏｎｄｅｎｓａｔｉｏｎ ｒｅａｃｔｉｏｎ）によって、アンカーポリマーが基板１０２の表面にグラフトされる。ポリマーブラシ層ＰＢＬを形成するための熱処理は、約１５０℃～３００℃の範囲内で約６０秒～３００秒間遂行されるが、それに限定されるものではない。一実施形態において、ポリマーブラシ層ＰＢＬは、第２水平方向（Ｙ方向）に約２ｎｍ～１０ｎｍ、例えば約４ｎｍ～８ｎｍの幅を有するが、それに限定されるものではない。
【0105】
ポリマー組成物層ＰＣに含まれるアンカーポリマーは、Ｃ２－Ｃ３０のモノマーに由来するビニル系ポリマーからなる。例えば、アンカーポリマーは、芳香族炭化水素系ポリマー、（メト）アクリル系ポリマー、ビニルピリジン系ポリマー、ビニルエステル系ポリマー、ビニルピロリドン系ポリマー、オレフィン系ポリマー、又はそれらの組み合わせを含むコポリマーからなる。アンカーポリマーがコポリマーからなる場合、コポリマーは、ブロックコポリマー又はランダムコポリマーである。
【0106】
芳香族炭化水素系ポリマーは、スチレン（ｓｔｙｒｅｎｅ）、ｏ－メチルスチレン（ｏ－ｍｅｔｈｙｌｓｔｙｒｅｎｅ）、ｍ－メチルスチレン（ｍ－ｍｅｔｈｙｌｓｔｙｒｅｎｅ）、ｐ－メチルスチレン（ｐ－ｍｅｔｈｙｌｓｔｙｒｅｎｅ）のようなスチレンモノマーから誘導されるモノマーユニットを含む。
【0107】
（メト）アクリレート系ポリマーは、アルキル（メト）アクリレート系モノマー、ヒドロキシアルキル（メト）アクリレート系モノマー、オキシアルキル（メト）アクリレート系モノマー、アミノアルキル（メト）アクリレート系モノマー、フッ素原子含有単官能（メト）アクリレート系モノマー、（メト）アクリルアミド系モノマーなどから誘導されるモノマーユニットを含む。上記例示したモノマーにおいて、アルキル基は、Ｃ１－Ｃ１０アルキル基である。
【0108】
ビニルピリジン系ポリマーは、２－ビニルピリジン、３－ビニルピリジン、４－ビニルピリジンのようなビニルピリジン系モノマー（ｖｉｎｙｌｐｙｒｉｄｉｎｅ ｍｏｎｏｍｅｒｓ）から誘導されるモノマーユニットを含む。
【0109】
ビニルエステル系ポリマーは、酢酸ビニル（ｖｉｎｙｌ ａｃｅｔａｔｅ）から誘導されるモノマーユニットを含む。ビニルピロリドン系ポリマーは、Ｎ－ビニル－２－ピロリドン（Ｎ－ｖｉｎｙｌ－２－ｐｙｒｒｏｌｉｄｏｎｅ）から誘導されるモノマーユニットを含む。
【0110】
オレフィン系ポリマーを構成するモノマーは、エチレン、ブタジエンなどのオレフィン系モノマーから誘導されるモノマーユニットを含む。
【0111】
例えば、アンカーポリマーは、ポリスチレン、ポリジメチルシロキサン、ポリメチルメタクリレート、ポリアクリレート、ポリ酢酸ビニル、ポリ（メチルメタクリレート－ランダム－トリフルオロエチルメタクリレート）（Ｐ（ＭＭＡ－ｒ－ＴＦＥＭＡ））、又はポリ（メチルメタクリレート－ランダム－ドデカフルオロヘプチルメタクリレート）（Ｐ（ＭＭＡ－ｒ－ＤＦＨＭＡ））を含む。
【0112】
ポリマー組成物層ＰＣに含まれるアンカーポリマーにおいて、アンカー基は、基板１０２上でポリマー組成物層ＰＣに隣接する露出表面にアンカーポリマーを定着させる役割をする。一実施形態において、アンカー基は、置換若しくは非置換のヒドロキシ基（ｈｙｄｒｏｘｙｌ ｇｒｏｕｐ）、チオール基（ｔｈｉｏｌ ｇｒｏｕｐ）、アジド基（ａｚｉｄｅ ｇｒｏｕｐ）、カルボン酸基（ｃａｒｂｏｘｙｌｉｃ ａｃｉｄ ｇｒｏｕｐ）、アミド基（ａｍｉｄｅ ｇｒｏｕｐ）、エポキシド基（ｅｐｏｘｉｄｅ ｇｒｏｕｐ）、ビニル基（ｖｉｎｙｌ ｇｒｏｕｐ）、又は卜リクロロシラン基（ｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ ｇｒｏｕｐ）を含む。例えば、アンカーポリマーは、ヒドロキシ基末端ポリスチレン、ヒドロキシ基末端ポリメチルメタクリレートなどのようにヒドロキシ基末端を有するポリマーからなる。
【0113】
【0114】
有機溶媒として、ＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌ ｅｓｔｅｒ ａｃｅｔａｔｅ）、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌ ｅｓｔｅｒ）、ＥＥＰ（ｅｔｈｙｌ－３－ｅｔｈｏｘｙ ｐｒｏｐｉｏｎａｔｅ）、ＥＬ（ｅｔｈｙｌ ｌａｃｔａｔｅ）、ＨＢＭ（ｍｅｔｈｙｌ ２－ｈｙｄｒｏｘｙｂｕｔｙａｔｅ）、ＧＢＬ（ｇａｍｍａ－ｂｕｔｙｒｏ ｌａｃｔｏｎｅ）などを使用することができるが、それらに限定されるものではない。
【0115】
ポリマーブラシ層ＰＢＬは、基板１０２の表面に定着した複数のグラフトポリマーＧＰを含む。複数のグラフトポリマーＧＰのそれぞれの一端は基板１０２の表面に固定され、複数のグラフトポリマーＧＰのそれぞれの他端はどこにも固定されない自由端として構成される。図１０に例示したポリマー組成物層ＰＣに含まれる全てのアンカーポリマーとして同一又は類似の分子量を有するポリマーを使用することで、基板１０２の表面に定着した複数のグラフトポリマーＧＰのそれぞれの長さを略一定にすることができる。その結果、犠牲トレンチＳＬＴの内部及び外部で露出する基板１０２の表面上で略均一な厚さを有するポリマーブラシ層ＰＢＬが得られる。
【0116】
図１２を参照すると、ポリマーブラシ層ＰＢＬ上に絶縁ライナー１０３を形成する。
【0117】
絶縁ライナー１０３は、ポリマーブラシ層ＰＢＬを略均一な厚さにコンフォーマルに覆うように形成される。絶縁ライナー１０３を形成するためにＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を利用する。絶縁ライナー１０３は、シリコン酸化膜、シリコン窒化膜、又はそれらの組み合わせからなる。
【0118】
図１３を参照すると、図１２の結果物において、絶縁ライナー１０３上に残った犠牲トレンチＳＬＴを満たすのに十分な厚さの犠牲膜を形成し、基板１０２のフロントサイド面１０２Ｆが露出するように基板１０２のフロントサイド面１０２Ｆ上にある不要な部分を除去する。その結果、犠牲膜のうち、絶縁ライナー１０３上で犠牲トレンチＳＬＴを満たす部分からなる犠牲パターンＳＰが残る。
【0119】
犠牲パターンＳＰは、シリコン窒化膜、シリコン酸化膜、又はそれらの組み合わせからなる。一実施形態において、犠牲パターンＳＰは、絶縁ライナー１０３とは互いに異なるエッチング特性を有する物質からなる。一例において、絶縁ライナー１０３はシリコン酸化膜からなり、犠牲パターンＳＰはシリコン窒化膜からなる。他の例において、絶縁ライナー１０３はシリコン窒化膜からなり、犠牲パターンＳＰはシリコン酸化膜からなる。しかし、本発明は例示したものに限定されるものではなく、犠牲パターンＳＰの構成物質は、当該技術分野で使用される多様な物質から選択され得る。
【0120】
【0121】
複数の犠牲半導体層１０４と複数のナノシート半導体層ＮＳとは、エッチング選択比が互いに異なる半導体材料からなる。一実施形態において、複数のナノシート半導体層ＮＳはＳｉ層からなり、複数の犠牲半導体層１０４はＳｉＧｅ層からなる。一実施形態において、複数の犠牲半導体層１０４内で、Ｇｅ含量は一定している。複数の犠牲半導体層１０４を構成するＳｉＧｅ層は、約５原子％～６０原子％、例えば約１０原子％～４０原子％の範囲内で選択される一定したＧｅ含量を有する。複数の犠牲半導体層１０４を構成するＳｉＧｅ層内におけるＧｅ含量は、必要に応じて多様に選択される。
【0122】
図１５を参照すると、図１４の結果物上にマスクパターンＭＰを形成した後、マスクパターンＭＰをエッチングマスクとして利用して複数の犠牲半導体層１０４、複数のナノシート半導体層ＮＳ、及び基板１０２の一部をエッチングして基板１０２に複数のフィン型活性領域Ｆ１を形成する。複数のフィン型活性領域Ｆ１によって基板１０２上に複数のトレンチ領域Ｔ１が定義される。一実施形態において、マスクパターンＭＰは、酸化膜パターン及びシリコン窒化膜パターンの積層構造からなる。マスクパターンＭＰは、基板１０２上で第１水平方向（Ｘ方向）に沿って互いに平行に延びる。複数のフィン型活性領域Ｆ１のそれぞれのフィン上面ＦＴ上には、複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳの積層構造が残る。
【0123】
複数のフィン型活性領域Ｆ１を形成するために、基板１０２の一部をエッチングする間に、基板１０２のフロントサイド面１０２Ｆに隣接する部分からポリマーブラシ層ＰＢＬ、絶縁ライナー１０３、及び犠牲パターンＳＰのそれぞれの一部も共にエッチングされてポリマーブラシ層ＰＢＬ、絶縁ライナー１０３、及び犠牲パターンＳＰのそれぞれの上面の垂直レベルが低くなる。ポリマーブラシ層ＰＢＬ、絶縁ライナー１０３、及び犠牲パターンＳＰのそれぞれの上面は、トレンチ領域Ｔ１の一部を限定する。
【0124】
図１６を参照すると、図１５の結果物上に素子分離絶縁膜Ｐ１１２を形成する。素子分離絶縁膜Ｐ１１２は、複数のトレンチ領域Ｔ１を満たすのに十分な厚さに形成される。一実施形態において、素子分離絶縁膜Ｐ１１２は、シリコン酸化膜からなるが、それに限定されるものではない。
【0125】
素子分離絶縁膜Ｐ１１２を形成するために、ＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、ＨＤＰ ＣＶＤ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）、ＩＣＰ ＣＶＤ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ＣＶＤ）、ＣＣＰ ＣＶＤ（ｃａｐａｃｉｔｏｒ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ＣＶＤ）、ＦＣＶＤ（ｆｌｏｗａｂｌｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）工程などを利用する。
【0126】
図１７Ａ、図１７Ｂ、及び図１７Ｃを参照すると、図１６の結果物を平坦化してマスクパターンＭＰの上面を露出させた後、露出したマスクパターンＭＰを除去し、素子分離絶縁膜Ｐ１１２の一部を除去するためのリセス（ｒｅｃｅｓｓ）工程を遂行し、素子分離絶縁膜Ｐ１１２の残りの部分からなる素子分離膜１１２を形成する。その結果、素子分離膜１１２の上面上で複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳ（図１６参照）が突出する。
【0127】
素子分離絶縁膜Ｐ１１２のリセス工程を遂行するために、乾式エッチング、湿式エッチング、又は乾式及び湿式を組み合わせたエッチング工程を利用する。この際、エッチング液としてＮＨ４ＯＨ、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）、ＫＯＨ（ｐｏｔａｓｓｉｕｍ ｈｙｄｒｏｘｉｄｅ）などを利用する湿式エッチング工程、又はＩＣＰ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）、ＴＣＰ（ｔｒａｎｓｆｏｒｍｅｒ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）、ＥＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）のような乾式エッチング工程を利用する。乾式エッチング工程を利用して素子分離絶縁膜Ｐ１１２のリセス工程を遂行する場合、エッチングガスとしてＣＦ４のようなフッ素含有ガス、Ｃｌ２のような塩素含有ガス、ＨＢｒなどを利用する。
【0128】
次いで、複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳの積層構造上に複数のダミゲート構造物ＤＧＳを形成する。複数のダミゲート構造物ＤＧＳは、それぞれ第２水平方向（Ｙ方向）に長く延びるように形成される。複数のダミゲート構造物ＤＧＳは、それぞれ酸化膜Ｄ１２２、ダミゲート層Ｄ１２４、及びキャッピング層Ｄ１２６が順に積層された構造を有する。一実施形態において、酸化膜Ｄ１２２は、複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳ（図１６参照）のそれぞれの表面を酸化させて得られた膜である。ダミゲート層Ｄ１２４はポリシリコンからなり、キャッピング層Ｄ１２６はシリコン窒化膜からなる。
【0129】
複数のダミゲート構造物ＤＧＳのそれぞれの両側壁を覆う複数の外側絶縁スペーサ１１８を形成した後、複数のダミゲート構造物ＤＧＳ及び複数の外側絶縁スペーサ１１８をエッチングマスクとして利用して複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳのそれぞれの一部とフィン型活性領域Ｆ１の一部とをエッチングし、複数のナノシート半導体層ＮＳを、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３をそれぞれ含む複数のナノシートスタックＮＳＳに分割し、フィン型活性領域Ｆ１の上部に複数のリセスＲ１を形成する。複数のリセスＲ１を形成するために、乾式エッチング、湿式エッチング、又はそれらの組み合わせを用いてエッチングする。複数のリセスＲ１が形成された後、フィン型活性領域Ｆ１のそれぞれの両側で素子分離膜１１２上に複数のリセスＲ１に隣接して配置される複数のリセス側絶縁スペーサ１１９が形成される。
【0130】
【0131】
複数のソース／ドレイン領域１３０を形成するために、複数のリセスＲ１の底面で露出するフィン型活性領域Ｆ１の表面と、ナノシートスタックＮＳＳに含まれる第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のそれぞれの側壁から半導体物質をエピタキシャル成長させる。
【0132】
図１９Ａ、図１９Ｂ、及び図１９Ｃを参照すると、図１８の結果物を覆う絶縁ライナー１４２を形成し、絶縁ライナー１４２上にゲート間絶縁膜１４４を形成した後、絶縁ライナー１４２及びゲート間絶縁膜１４４のそれぞれの一部をエッチングして複数のキャッピング層Ｄ１２６の上面を露出させる。その後、複数のキャッピング層Ｄ１２６を除去してダミゲート層Ｄ１２４を露出させ、ゲート間絶縁膜１４４の上面とダミゲート層Ｄ１２４の上面とが略同じレベルになるように絶縁ライナー１４２及びゲート間絶縁膜１４４を一部除去する。
【0133】
図２０を参照すると、図１９Ａ、図１９Ｂ、及び図１９Ｃの結果物から、ダミゲート層Ｄ１２４及びその下部の酸化膜Ｄ１２２を除去してゲート空間ＧＳを設け、ゲート空間ＧＳを介して複数のナノシートスタックＮＳＳを露出させる。その後、フィン型活性領域Ｆ１上に残った複数の犠牲半導体層１０４を、ゲート空間ＧＳを介して除去し、ゲート空間ＧＳを第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のそれぞれの間の空間と、第１ナノシートＮ１とフィン上面ＦＴとの間の空間まで拡張する。一実施形態において、複数の犠牲半導体層１０４を選択的に除去するために、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３と複数の犠牲半導体層１０４とのエッチング選択比差を利用する。
【0134】
複数の犠牲半導体層１０４を選択的に除去するために、液相又は気相のエッチング液を使用する。一実施形態において、複数の犠牲半導体層１０４を選択的に除去するために、ＣＨ３ＣＯＯＨ基盤のエッチング液、例えばＣＨ３ＣＯＯＨ、ＨＮＯ３、及びＨＦの混合物からなるエッチング液、又はＣＨ３ＣＯＯＨ、Ｈ２Ｏ２、及びＨＦの混合物からなるエッチング液を利用するが、例示したものに限定されるものではない。
【0135】
図２１を参照すると、図２０の結果物において、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３、及びフィン型活性領域Ｆ１のそれぞれの露出した表面を覆うゲート誘電膜１５２を形成する。ゲート誘電膜１５２を形成するために、ＡＬＤ工程を利用する。
【0136】
図２２を参照すると、ゲート誘電膜１５２上でゲート空間ＧＳ（図２１参照）を満たしながらゲート間絶縁膜１４４の上面を覆うゲートライン１６０と、ゲート空間ＧＳでゲートライン１６０及びゲート誘電膜１５２のそれぞれの上面を覆うキャッピング絶縁パターン１６８とを形成する。
【0137】
図２３Ａ、図２３Ｂ、及び図２３Ｃを参照すると、図２２の結果物において、絶縁ライナー１４２及びゲート間絶縁膜１４４を含む絶縁構造物を貫通してソース／ドレイン領域１３０を露出させるソース／ドレインコンタクトホールを形成した後、ソース／ドレインコンタクトホールを介してソース／ドレイン領域１３０の一部領域を異方性エッチング工程で除去してソース／ドレインコンタクトホールが基板１０２側に更に長く延びる。その後、ソース／ドレインコンタクトホールのボトム側で露出するソース／ドレイン領域１３０上に金属シリサイド膜１７２を形成する。一実施形態において、金属シリサイド膜１７２を形成するために、ソース／ドレイン領域１３０の露出表面をコンフォーマルに覆う金属ライナー（図示せず）を形成し、熱処理してソース／ドレイン領域１３０と金属ライナーを構成する金属との反応を誘導する工程を含む。金属シリサイド膜１７２が形成された後、金属ライナーの残留部分は除去される。金属シリサイド膜１７２の形成工程時、ソース／ドレイン領域１３０の一部が消耗する。一実施形態において、金属シリサイド膜１７２がチタンシリサイドからなる場合、金属ライナーはＴｉ膜からなる。
【0138】
次いで、金属シリサイド膜１７２上に導電性バリアパターン１７４及びコンタクトプラグ１７６を含むソース／ドレインコンタクトＣＡを形成する。
【0139】
図２４Ａ、図２４Ｂ、及び図２４Ｃを参照すると、図２３Ａ、図２３Ｂ、及び図２３Ｃの結果物において、ゲート間絶縁膜１４４、複数のソース／ドレインコンタクトＣＡ、及び複数のキャッピング絶縁パターン１６８のそれぞれの上面を覆うエッチング停止膜１８２及び層間絶縁膜１８４を順に形成して上部絶縁構造物１８０を形成する。
【0140】
その後、上部絶縁構造物１８０を垂直方向（Ｚ方向）に貫通して複数のソース／ドレインコンタクトＣＡに連結される複数のソース／ドレインビアコンタクトＶＡ、上部絶縁構造物１８０及びキャッピング絶縁パターン１６８を垂直方向（Ｚ方向）に貫通してゲートライン１６０に連結されるゲートコンタクトＣＢ、及びビアパワーレールＶＰＲ及び絶縁スペーサ１９０を含むビアパワーレール構造物を形成する。ソース／ドレインビアコンタクトＶＡ、ゲートコンタクトＣＢ、及びビアパワーレール構造物の形成順序は、特に制限されない。
【0141】
ビアパワーレール構造物を形成するために、上部絶縁構造物１８０、ゲート間絶縁膜１４４、絶縁ライナー１４２、ゲートライン１６０、ゲート誘電膜１５２、及び素子分離膜１１２を垂直方向（Ｚ方向）に貫通する貫通ホールを形成する。この際、貫通ホールを形成するに当たって、犠牲パターンＳＰをエッチング終了点として設定することで、エッチング工程の完了時点を精密に制御することができる。引き続き、貫通ホール内に絶縁スペーサ１９０及びビアパワーレールＶＰＲを順に形成する。
【0142】
図２５Ａ、図２５Ｂ、及び図２５Ｃを参照すると、図２４Ａ、図２４Ｂ、及び図２４Ｃの結果物において、上部絶縁構造物１８０を覆う上部絶縁膜１９２と、上部絶縁膜１９２を貫通してソース／ドレインビアコンタクトＶＡ、ゲートコンタクトＣＢ、及びビアパワーレールＶＰＲに連結される複数の上部配線層Ｍ１とを形成する。複数の上部配線層Ｍ１は、ビアパワーレールＶＰＲ上でビアパワーレールＶＰＲに連結されたパワー連結導電層ＰＣＬを含む。その後、上部絶縁膜１９２及び複数の上部配線層Ｍ１上にフロントサイド配線構造物ＦＷＳを形成する。
【0143】
次いで、基板１０２のバックサイド面１０２Ｂから犠牲パターンＳＰが露出するまで基板１０２の一部を除去する。このために、基板１０２の一部を除去してポリマーブラシ層ＰＢＬを露出させ、基板１０２を更に除去しつつ、露出したポリマーブラシ層ＰＢＬの一部を除去して絶縁ライナー１０３を露出させ、引き続き基板１０２を更に除去しつつ、露出した絶縁ライナー１０３の一部を除去して犠牲パターンＳＰを露出させる。犠牲パターンＳＰが露出するまで基板１０２を除去するために、機械的なグラインディング（ｇｒｉｎｄｉｎｇ）工程、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程、湿式エッチング工程、又はそれらの組み合わせから選択される少なくとも１つの工程を利用する。
【0144】
犠牲パターンＳＰが露出するまで基板１０２の一部を除去する工程で、犠牲パターンＳＰ、絶縁ライナー１０３、及びポリマーブラシ層ＰＢＬのうちの少なくとも１つをエッチング終了点に設定することで、基板１０２の一部を除去する工程の完了時点を精密に制御することができる。犠牲パターンＳＰが露出するまで基板１０２を除去した結果物において、基板１０２のバックサイド面１０２Ｂは、垂直方向（Ｚ方向）にフィン型活性領域Ｆ１に更に近くなる。
【0145】
図２６を参照すると、図２５Ａ、図２５Ｂ、及び図２５Ｃの結果物において、犠牲パターンＳＰをバックサイドパワーレールＢＰＷで置換する。このために、犠牲パターンＳＰを選択的に除去した後、犠牲パターンＳＰが位置していた空間をバックサイドパワーレールＢＰＷで満たす。
【0146】
【0147】
一実施形態において、ポリマーブラシ層ＰＢＬを除去するために、アッシング（ａｓｈｉｎｇ）工程及びストリップ（ｓｔｒｉｐ）工程を利用する。アッシング工程は通常のプラズマ工程に比べて低温で遂行される。従って、ポリマーブラシ層ＰＢＬをアッシング工程で除去することにより、ポリマーブラシ層ＰＢＬ周辺で基板１０２上に残った構造物が比較的高温のプラズマ工程によって損傷することを防止することができる。
【0148】
図２８を参照すると、図２７の結果物において、基板１０２のバックサイド面１０２Ｂ下にバックサイド絶縁膜１０９を形成する。バックサイド絶縁膜１０９は、基板１０２のバックサイド面１０２Ｂ、バックサイドパワーレールＢＰＷ、及び絶縁ライナー１０３を覆い、エアスペーサＡＧ１の垂直方向（Ｚ方向）の長さを限定するように形成される。
【0149】
【0150】
図２９～図３３は、本発明の他の実施形態による集積回路素子の製造方法を説明するために、工程順序によって示す断面図である。図２９～図３３は、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による一例の断面構造を例示する。図２９～図３３を参照して、図２及び図３Ａ～図３Ｄに例示した集積回路素子１００の他の例示的な製造方法を説明する。図２９～図３３において、図２、図３Ａ～図３Ｄ、及び図９～図２８と同じ参照符号は同一部材を示し、ここではそれらについての詳細な説明を省略する。
【0151】
図２９を参照すると、基板１０２を準備し、図１４を参照して説明したものと同様の方法で、基板１０２のフロントサイド面１０２Ｆ上に複数の犠牲半導体層１０４と複数のナノシート半導体層ＮＳとを一層ずつ交互に積層する。
【0152】
図３０を参照すると、図１５の説明と同様の方法によって、図２９の結果物上にマスクパターンＭＰを形成し、マスクパターンＭＰをエッチングマスクとして利用して複数の犠牲半導体層１０４、複数のナノシート半導体層ＮＳ、及び基板１０２の一部をエッチングして基板１０２に複数のフィン型活性領域Ｆ１を形成して基板１０２上に複数のトレンチ領域Ｔ１を定義する。
【0153】
次いで、基板１０２上に複数のフィン型活性領域Ｆ１を覆って基板１０２の一部領域を露出させるマスクパターンＭＰ２を形成し、マスクパターンＭＰ２をエッチングマスクとして利用して基板１０２の露出した部分をエッチングして基板１０２に犠牲トレンチＳＬＴ２を形成する。一実施形態において、マスクパターンＭＰ２は、フォトレジストパターン又はＳＯＨ（ｓｐｉｎ ｏｎ ｈａｒｄｍａｓｋ）パターンからなるが、それらに限定されるものではない。
【0154】
【0155】
【0156】
図３３を参照すると、図３２の結果物において、絶縁ライナー１０３上に残った犠牲トレンチＳＬＴ２を満たすのに十分な厚さの犠牲膜を形成し、犠牲膜、絶縁ライナー１０３、及びポリマーブラシ層ＰＢＬが犠牲トレンチＳＬＴ２内にのみ残るように犠牲膜、絶縁ライナー１０３、及びポリマーブラシ層ＰＢＬのそれぞれの一部をエチバック工程によって除去する。
【0157】
【0158】
以上、図８～図３３を参照して、図２及び図３Ａ～図３Ｄに例示した集積回路素子１００の例示的な製造方法を説明したが、図８～図３３を参照して説明したものから、本発明の範囲内で多様な変形及び変更を加え、図４～図８に例示した集積回路素子（２００、３００、４００、５００、６００）、及びそれらから変形及び変更された多様な構造を有する集積回路素子の製造が可能であるということを、当業者であれば容易に理解するであろう。
【0159】
例えば、図４に例示した集積回路素子２００を製造するために、図９～図２８を参照して説明したものと同様の工程を遂行する。但し、図２７を参照して説明した工程において、ポリマーブラシ層ＰＢＬを除去するためにアッシング工程を遂行した後、アッシングされたポリマーブラシ層ＰＢＬの一部のみを除去する。その結果、ポリマーブラシ層ＰＢＬが位置していた領域は、エアスペーサＡＧ２として残り、エアスペーサＡＧ２内にアッシングされたポリマーブラシ層ＰＢＬの残りの部分からなる複数の炭粒子２１５が分散された結果物が得られる。その後、図２８を参照して説明した工程を遂行する。
【0160】
図５に例示した集積回路素子３００を製造するために、図９～図２８を参照して説明したものと同様の工程を遂行する。但し、図２７を参照して説明した工程で、ポリマーブラシ層ＰＢＬを除去してエアスペーサＡＧ１を形成する工程の前又は後に、絶縁ライナー１０３を除去する工程を更に遂行する。その結果、第２水平方向（Ｙ方向）でエアスペーサＡＧ１よりも拡張された幅を有するエアスペーサＡＧ３を形成する。その後、図２８を参照して説明した工程を遂行する。
【0161】
図６に例示した集積回路素子４００を製造するために、図９～図２８を参照して説明したものと同様の工程を遂行する。但し、図２７を参照して説明した工程でポリマーブラシ層ＰＢＬを除去してエアスペーサＡＧ１を形成する工程の前に、絶縁ライナー１０３を除去する工程を更に遂行する。その後、図２７を参照して説明したものと同様の方法でポリマーブラシ層ＰＢＬを除去する。但し、ポリマーブラシ層ＰＢＬを除去するためにアッシング工程を遂行した後、アッシングされたポリマーブラシ層ＰＢＬの一部のみを除去する。その結果、ポリマーブラシ層ＰＢＬ及び絶縁ライナー１０３が位置していた領域は、エアスペーサＡＧ４として残り、エアスペーサＡＧ４内にアッシングされたポリマーブラシ層ＰＢＬの残りの部分からなる複数の炭粒子４１５が分散された結果物が得られる。その後、図２８を参照して説明した工程を遂行する。
【0162】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0163】
１０、１００、２００、３００、４００、５００、６００ 集積回路素子
１２ セルブロック
１０２ 基板
１０２Ｂ バックサイド面
１０２Ｆ フロントサイド面
１０３ 絶縁ライナー
１０４ 犠牲半導体層
１０９ バックサイド絶縁膜
１１２ 素子分離膜
１１８ 外側絶縁スペーサ
１１９ リセス側絶縁スペーサ
１３０ ソース／ドレイン領域
１４２ 絶縁ライナー
１４４ ゲート間絶縁膜
１５２ ゲート誘電膜
１６０ ゲートライン
１６０Ｍ メインゲート部分
１６０Ｓ サブゲート部分
１６８ キャッピング絶縁パターン
１７２ 金属シリサイド膜
１７４、５７４ 導電性バリアパターン
１７６、５７６ コンタクトプラグ
１８０ 上部絶縁構造物
１８２ エッチング停止膜
１８４、１９４、１９６ 層間絶縁膜
１９０ 絶縁スペーサ
１９２ 上部絶縁膜
２１５、４１５ 炭粒子（ｃｈａｒ ｐａｒｔｉｃｌｅｓ）
ＡＧ１、ＡＧ２、ＡＧ３、ＡＧ４ エアスペーサ
ＢＰＷ バックサイドパワーレール
ＢＷＳ バックサイド配線構造物
ＣＡ、ＣＡ５ ソース／ドレインコンタクト
ＣＢ ゲートコンタクト
ＣＢＣ セル相接部
ＣＢＤ セルバウンダリ
ＣＴ１、ＣＴ２ ビアコンタクト
Ｄ１２２ 酸化膜
Ｄ１２４ ダミゲート層
Ｄ１２６ キャッピング層
ＤＧＳ ダミゲート構造物
Ｆ１ フィン型活性領域
ＦＴ フィン上面
ＦＷＳ フロントサイド配線構造物
ＧＰ グラフトポリマー
ＧＳ ゲート空間
ＬＣ ロジックセル
ＬＣ＿Ｈ 上部ロジックセル
ＬＣ＿Ｌ 下部ロジックセル
ＬＣ＿Ｒ 基準ロジックセル
Ｍ１ 上部配線層
ＭＮ１、ＭＮ２ 配線層
ＭＰ、ＭＰ２ マスクパターン
Ｎ１～Ｎ３ 第１～第３ナノシート
ＮＳ ナノシート半導体層
ＮＳＳ ナノシートスタック
Ｐ１１２ 素子分離絶縁膜
ＰＢＬ ポリマーブラシ層
ＰＣ ポリマー組成物層
ＰＣＬ パワー連結導電層
ＰＣＶ パワー連結ビア
ＰＷＳ、ＰＷＳ２、ＰＷＳ３、ＰＷＳ４ バックサイドパワー構造物
Ｒ１～Ｒ６ 第１～第６行
Ｒ１ リセス
Ｓ１ 内部側壁
ＳＬＴ、ＳＬＴ２ 犠牲トレンチ
ＳＰ 犠牲パターン
Ｔ１ トレンチ領域
ＴＨＲ 貫通領域
ＶＡ ソース／ドレインビアコンタクト
ＶＤＤ 電源ライン
ＶＰＲ ビアパワーレール
ＶＳＳ 接地ライン
１２ セルブロック
１０２ 基板
１０２Ｂ バックサイド面
１０２Ｆ フロントサイド面
１０３ 絶縁ライナー
１０４ 犠牲半導体層
１０９ バックサイド絶縁膜
１１２ 素子分離膜
１１８ 外側絶縁スペーサ
１１９ リセス側絶縁スペーサ
１３０ ソース／ドレイン領域
１４２ 絶縁ライナー
１４４ ゲート間絶縁膜
１５２ ゲート誘電膜
１６０ ゲートライン
１６０Ｍ メインゲート部分
１６０Ｓ サブゲート部分
１６８ キャッピング絶縁パターン
１７２ 金属シリサイド膜
１７４、５７４ 導電性バリアパターン
１７６、５７６ コンタクトプラグ
１８０ 上部絶縁構造物
１８２ エッチング停止膜
１８４、１９４、１９６ 層間絶縁膜
１９０ 絶縁スペーサ
１９２ 上部絶縁膜
２１５、４１５ 炭粒子（ｃｈａｒ ｐａｒｔｉｃｌｅｓ）
ＡＧ１、ＡＧ２、ＡＧ３、ＡＧ４ エアスペーサ
ＢＰＷ バックサイドパワーレール
ＢＷＳ バックサイド配線構造物
ＣＡ、ＣＡ５ ソース／ドレインコンタクト
ＣＢ ゲートコンタクト
ＣＢＣ セル相接部
ＣＢＤ セルバウンダリ
ＣＴ１、ＣＴ２ ビアコンタクト
Ｄ１２２ 酸化膜
Ｄ１２４ ダミゲート層
Ｄ１２６ キャッピング層
ＤＧＳ ダミゲート構造物
Ｆ１ フィン型活性領域
ＦＴ フィン上面
ＦＷＳ フロントサイド配線構造物
ＧＰ グラフトポリマー
ＧＳ ゲート空間
ＬＣ ロジックセル
ＬＣ＿Ｈ 上部ロジックセル
ＬＣ＿Ｌ 下部ロジックセル
ＬＣ＿Ｒ 基準ロジックセル
Ｍ１ 上部配線層
ＭＮ１、ＭＮ２ 配線層
ＭＰ、ＭＰ２ マスクパターン
Ｎ１～Ｎ３ 第１～第３ナノシート
ＮＳ ナノシート半導体層
ＮＳＳ ナノシートスタック
Ｐ１１２ 素子分離絶縁膜
ＰＢＬ ポリマーブラシ層
ＰＣ ポリマー組成物層
ＰＣＬ パワー連結導電層
ＰＣＶ パワー連結ビア
ＰＷＳ、ＰＷＳ２、ＰＷＳ３、ＰＷＳ４ バックサイドパワー構造物
Ｒ１～Ｒ６ 第１～第６行
Ｒ１ リセス
Ｓ１ 内部側壁
ＳＬＴ、ＳＬＴ２ 犠牲トレンチ
ＳＰ 犠牲パターン
Ｔ１ トレンチ領域
ＴＨＲ 貫通領域
ＶＡ ソース／ドレインビアコンタクト
ＶＤＤ 電源ライン
ＶＰＲ ビアパワーレール
ＶＳＳ 接地ライン
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17A】
【図17B】
【図17C】
【図18】
【図19A】
【図19B】
【図19C】
【図20】
【図21】
【図22】
【図23A】
【図23B】
【図23C】
【図24A】
【図24B】
【図24C】
【図25A】
【図25B】
【図25C】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】