特開 2024-94430 超音波イメージングシステムのための合成レンズ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024094430

(43)【公開日】2024-07-09

(54)【発明の名称】超音波イメージングシステムのための合成レンズ

(51)【国際特許分類】

   A61B 8/14 20060101AFI20240702BHJP

【ＦＩ】

A61B8/14

【審査請求】有

【請求項の数】19

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024074865

(22)【出願日】2024-05-02

(62)【分割の表示】P 2021539864の分割

【原出願日】2020-01-14

(31)【優先権主張番号】62/792,821

(32)【優先日】2019-01-15

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】520342725

【氏名又は名称】エコー イメージング，インク．

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(72)【発明者】

【氏名】ハク，ユースフ

(72)【発明者】

【氏名】アッカラジュ，サンディープ

(72)【発明者】

【氏名】ブリゼック，ヤヌシュ

(72)【発明者】

【氏名】チョードゥリー，アンダリブ

(72)【発明者】

【氏名】ギュンター，ドレイク

(57)【要約】

【解決手段】本明細書には、超音波トランスデューサシステムが開示され、該超音波トランスデューサシステムは、複数のｐＭＵＴトランスデューサ素子を含む超音波撮像装置と、複数のトランスデューサ素子に電子的に接続された１つ以上の回路であって、１つ以上の回路は、超音波トランスデューサのためのパルス送信および反射信号の受信と、超音波ビームを仰角方向に集束させることを含む超音波トランスデューサの制御と、を可能にするように構成される、回路と、を含む。
【選択図】図１８Ａ

【特許請求の範囲】

【請求項1】

超音波イメージングシステムであって、該超音波イメージングシステムは、
ａ）複数のｐＭＵＴトランスデューサ素子を含む超音波トランスデューサであって、前記複数のｐＭＵＴトランスデューサ素子の各々が２つ以上の端子を有する、超音波トランスデューサと、
ｂ）前記複数のｐＭＵＴトランスデューサ素子に接続された１つ以上の回路であって、前記１つ以上の回路は、
ｉ）超音波トランスデューサから超音波パルスを送信することと、
ｉｉ）超音波トランスデューサで反射された超音波信号を受信することと、
ｉｉｉ）超音波パルス、または反射された超音波信号を、仰角方向に集束させるために構成された電子制御と、を可能にするために電子的に構成される、回路と、を含む、超音波イメージングシステム。

【請求項2】

前記複数のトランスデューサ素子は、トランスデューサ素子のアレイを含む、請求項１に記載の超音波イメージングシステム。

【請求項3】

前記アレイは、２次元である、請求項２に記載の超音波イメージングシステム。

【請求項4】

前記アレイは、長方形、正方形、環状形状、楕円形、放物線形状、螺旋形状、または任意の形状から選択された形状を含む、請求項３に記載の超音波イメージングシステム。

【請求項5】

前記複数のトランスデューサ素子は、１つ以上の行および１つ以上の列に配置される、請求項１に記載の超音波イメージングシステム。

【請求項6】

列上の各トランスデューサ素子は、前記１つ以上の回路によって生成される多値パルスによって駆動される、請求項６に記載の超音波イメージングシステム。

【請求項7】

列上の各トランスデューサ素子は、前記１つ以上の回路によって生成される多値パルスのシーケンスによって駆動される、請求項６に記載の超音波イメージングシステム。

【請求項8】

前記多値パルスの大きさ、幅、形状、パルス周波数、またはそれらの組み合わせは、電気的にプログラム可能である、請求項６に記載の超音波イメージングシステム。

【請求項9】

パルス開始の遅延は、電気的にプログラム可能である、請求項６または７に記載の超音波イメージングシステム。

【請求項10】

シーケンスのパルス数は、電気的にプログラム可能である、請求項７に記載の超音波イメージングシステム。

【請求項11】

前記多値パルスの形状は、正弦曲線、デジタル正方形、または任意の形状である、請求項６または７に記載の超音波イメージングシステム。

【請求項12】

前記複数のｐＭＵＴトランスデューサ素子の１つ以上の第１の端子は、前記１つ以上の回路に接続され、および第２の、随意に追加端子は、バイアス電圧に接続される、請求項１に記載の超音波イメージングシステム。

【請求項13】

前記複数のｐＭＵＴトランスデューサ素子の１つ以上は、その異なる部分上で２つの方向に分極され、分極の強度は、行上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上の素子の位置に応じて変動し、および前記複数のｐＭＵＴトランスデューサ素子の１つ以上の各々は、少なくとも３つの端子を含む、請求項１に記載の超音波イメージングシステム。

【請求項14】

前記複数のｐＭＵＴトランスデューサ素子の１つ以上は、１つの方向のみに分極され、および前記複数のｐＭＵＴトランスデューサ素子の１つ以上の各々は、２つの端子のみを含む、請求項１に記載の超音波イメージングシステム。

【請求項15】

分極の強度は、中心の行でより強く、外側の行でより弱く、それによって仰角方向にアポダイゼーションが作成される、請求項１３または１４に記載の超音波イメージングシステム。

【請求項16】

前記１つ以上の回路は、送信ドライバ回路、受信増幅器回路、および制御回路の１つ以上を含む、請求項１に記載の超音波イメージングシステム。

【請求項17】

前記送信ドライバ回路は、列上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上を駆動するように構成され、かつ送信チャネルからの信号によって駆動され、前記送信チャネルの信号は、異なる列上の複数のｐＭＵＴトランスデューサ素子の他の１つ以上を駆動する送信チャネルに適用される遅延に関連して電子的に遅延される、請求項１６記載の超音波イメージングシステム。

【請求項18】

列上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上は、実質的に同一の遅延、または異なる遅延で作動する、請求項１７に記載の超音波イメージングシステム。

【請求項19】

前記電子制御は、リアルタイムに行われる、請求項１に記載の超音波イメージングシステム。

【請求項20】

前記複数のトランスデューサ素子の各々は、第１のリードおよび第２のリードを含み、第１のリードは、１つ以上の回路に電子的に接続され、および第２のリードは、前記複数のトランスデューサ素子の他のトランスデューサ素子の対応リードに接続される、請求項１に記載の超音波イメージングシステム。

【請求項21】

前記複数のトランスデューサ素子の上部で配置される外部レンズをさらに含み、前記外部レンズは、仰角方向においてさらなる焦点を提供するように構成される、請求項１に記載の超音波イメージングシステム。

【請求項22】

前記制御回路は、同じ列に位置するトランスデューサ素子のための駆動パルス間の相対的な遅延を電気的に制御するために構成される、請求項１６に記載の超音波イメージングシステム。

【請求項23】

前記送信チャネルおよび追加送信チャネルは、隣接する列間の相対的な遅延を電気的に制御するために構成され、および制御回路は、同じ行にある第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同様の相対的な遅延を共有するように、列上の第１の数のトランスデューサ素子のための相対的な遅延をセットするために構成される、請求項１７に記載の超音波イメージングシステム。

【請求項24】

前記送信チャネルおよび追加送信チャネルは、隣接する列間の相対的な遅延を電子的に制御するために構成され、および制御回路は、同じ行にある第１の数のトランスデューサ素子が、他の列の同じ行の第２の数のトランスデューサ素子と比較して独立した遅延を有するように、列上のトランスデューサ素子の相対的な遅延をセットするために構成される、請求項１７に記載の超音波イメージングシステム。

【請求項25】

前記制御回路は、列の中心行にあるトランスデューサ素子に対して対称的になるように列の相対的な遅延を電気的に制御するために構成される、請求項２３に記載の超音波イメージングシステム。

【請求項26】

前記制御回路は、列内で直線的に増大するように、相対的な遅延を電気的に制御するために構成され、それによって、超音波ビームを仰角方向にを導く、請求項１６に記載の超音波イメージングシステム。

【請求項27】

前記制御回路は、相対的な遅延を電気的に制御するために構成され、それによって、仰角方向にスライス厚を制御する、請求項１６に記載の超音波イメージングシステム。

【請求項28】

前記複数のトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを含み、それらの各々は、パルス送信および反射された超音波信号の受信のための多くの行および多くの列を含み、それらのセクションからのパルス送信および反射された超音波信号の受信は、反射された超音波信号を、第１のビームフォーマーを使用してアジマスに集束させるために使用され、および仰角焦点は、第２のビームフォーマーを使用して達成される、請求項５に記載の超音波イメージングシステム。

【請求項29】

前記セクションからのスキャンラインは、次の列のスキャンに進行する前に全列のスキャンを完成することによって、イメージングされる標的における運動誤差を最小限に抑えるために同期される、請求項２８に記載の超音波イメージングシステム。

【請求項30】

前記仰角方向の焦点距離は、電子的にプログラムされる、請求項２８に記載の超音波イメージングシステム。

【請求項31】

前記上部セクションおよび下部セクションのパルス送信および反射された信号の受信は、同時に実行される、請求項２７に記載の超音波イメージングシステム。

【請求項32】

前記イメージングされる標的における運動誤差は、スキャンラインを現像するために並列のビームフォーミングを実行することによって最小限に抑えられる、請求項２９に記載の超音波イメージングシステム。

【請求項33】

前記仰角焦点および仰角アポダイゼーションは、運動誤差を最小限に抑えるために電子的に実行される、請求項１または３１に記載の超音波イメージングシステム。

【請求項34】

前記多値パルスは、外側の行により低い振幅駆動、および中央の行により高い振幅駆動を使用することによって、アポダイゼーションを電子的に実施するために使用される、請求項６または７に記載の超音波イメージングシステム。

【請求項35】

前記上部セクション、中央セクション、および下部セクションは、１より多くのサブセクションを含み、そのサブセクションの各々は、パルス送信および反射された信号の受信のために多くに行および多くの列を含む、請求項２８に記載の超音波イメージングシステム。

【請求項36】

前記複数のトランスデューサ素子は、５つのセクションを含み、ここで、アジマス角に集束したビームを送受信する２つの外部のセクションは、アジマス角に集束したビームを送受信する２つの内部のセクション、およびアジマス角に集束したビームを送受信する中央のセクションを伴い、第１レベルのビームフォーマーを使用してスキャンラインを形成し、および第２レベルのビームフォーマーを使用して仰角焦点を達成する、請求項５に記載の超音波イメージングシステム。

【請求項37】

前記仰角アポダイゼーションは、仰角方向に電子的に実行される、請求項３３に記載の超音波イメージングシステム。

【請求項38】

超音波トランスデューサは、機械的レンズの欠損によって引き起こされる信号喪失によって物質的に制限されていない帯域幅を示す、請求項１に記載の超音波イメージングシステム。

【請求項39】

前記複数のｐＭＵＴトランスデューサ素子のうちの２つは、ともにアドレスされ、２つの素子は、１つ以上の行の行上で隣接し、および前記複数のトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを含み、そのセクションの各々は、超音波パルス送信および反射された超音波信号の受信のための第１の数の行および第２の数の列を含み、
セクションからの超音波パルス送信および反射された超音波信号の受信は、第１のビームフォーマーを使用して、反射された超音波信号をアジマス方向に集束させるために使用され、および仰角焦点は、第２のビームフォーマーを使用して、達成され、
およびＢモードを使用してイメージングするために、受信チャネルは、上部セクションの２つの素子のうちの１つと、下部セクションの２つの素子のうちのもう一つの行上の２つのトランスデューサ素子に割り当てられ、および、別のチャネルは、中央セクションの２つのトランスデューサ素子に割り当てられる、請求項５に記載の超音波イメージングシステム。

【請求項40】

２Ｎの受信チャネルは、Ｎの列にアドレスするために使用される、請求項３９に記載の超音波イメージングシステム。

【請求項41】

前記複数のトランスデューサ素子のすべては、送信動作において仰角焦点を有する圧力を生成するために作動され、および受信動作における、前記複数のトランスデューサ素子のすべては、アジマス方向および仰角面に集束する画像を復元するために使用される、請求項３９に記載の超音波イメージングシステム。

【請求項42】

送信アポダイゼーションは、仰角面において使用される、請求項３９に記載の超音波イメージングシステム。

【請求項43】

前記仰角焦点は、動的であり、仰角面において導かれる、請求項３９に記載の超音波イメージングシステム。

【請求項44】

機械的レンズは使用されない、請求項３９に記載の超音波イメージングシステム。

【請求項45】

前記ｐＭＵＴトランスデューサ素子の１つ以上は、同時の送受信動作のために構成可能な複数のサブ素子を含む、請求項１に記載の超音波イメージングシステム。

【請求項46】

前記ｐＭＵＴトランスデューサ素子の１つ以上は、複数のサブ素子を含み、ここで、前記複数のサブ素子は、様々な共振周波数応答を有する、請求項１に記載の超音波イメージングシステム。

【請求項47】

前記複数のｐＭＵＴトランスデューサ素子の各々は、少なくとも２つの端子を有する、請求項１３に記載の超音波イメージングシステム。

【請求項48】

前記制御回路は、列上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上のための相対的遅延を決定するために構成され、および制御回路は、相対的遅延のために粗遅延をセットするために構成される粗遅延回路と、相対的遅延のために細密遅延をセットするために構成される細密遅延回路を含む、請求項１８に記載の超音波イメージングシステム。

【請求項49】

ビーム誘導は、粗遅延回路を使用して達成され、および、仰角焦点は、細密遅延回路を使用して達成される、請求項４８に記載の超音波イメージングシステム。

【請求項50】

列の細密遅延は、他の列上の細密遅延に依存しない、請求項４９に記載の超音波イメージングシステム。

【請求項51】

前記制御回路は、相対的遅延を、列で区分線形的に増加するまたは減少するように電気的に制御するように構成され、および区分線形遅延セグメントの数は、２以上の整数である、請求項１６に記載の超音波イメージングシステム。

【請求項52】

前記制御回路は、ＡＳＩＣ上で実行される、請求項１６に記載の超音波イメージングシステム。

【請求項53】

制御回路は、列に沿った相対的遅延を、線形遅延と任意の細密遅延の和となるように電気的に制御するために構成される、請求項１６に記載の超音波イメージングシステム。

【請求項54】

列の線形遅延および任意の細密遅延は、超音波トランスデューサの他の列の他の線形遅延および任意の細密遅延から独立しており、それによって、３つの次元における任意の誘導および集束が可能になる、請求項５３に記載の超音波イメージングシステム。

【請求項55】

前記複数のｐＭＵＴトランスデューサ素子の少なくとも１つは、多数の振動モードを示し、ここで、１つの振動モードは、入力刺激が、前記１つまたは唯一の振動モードに隣接している複数の振動モードの他のものの周波数未満であるように帯域制限されるときに引き起こされる、請求項１に記載の超音波イメージングシステム。

【請求項56】

前記複数のｐＭＵＴトランスデューサ素子は、複数の振動モードを示し、ここで、第１の複数の振動モードから生成された周波数は、第２の複数の振動モードからの周波数と重複する、請求項１に記載の超音波イメージングシステム。

【請求項57】

前記複数のｐＭＵＴトランスデューサ素子は、複数の振動モードの中心周波数を含む広帯域周波数入力によって駆動される時に複数の振動モードを同時に示す、請求項１に記載の超音波イメージングシステム。

【請求項58】

前記１つ以上の回路は、仰角方向へのアポダイゼーションの電子制御を可能にするように電子的に構成される、請求項１に記載の超音波イメージングシステム。

【請求項59】

前記複数のｐＭＵＴトランスデューサ素子の１つ以上は、同じ半導体ウエハ基板上で製造され、かつそれに隣接している回路を感知、駆動、および制御するために接続される、請求項１に記載の超音波イメージングシステム。

【請求項60】

超音波イメージングシステムを使用して、３Ｄイメージングを実行する方法であって、該方法は、
ａ）前記複数のｐＭＵＴトランスデューサ素子によって超音波パルスを送信する工程であって、該工程は、
ｉ）第１の複数の遅延を、同じ列上の複数のｐＭＵＴトランスデューサ素子の１つ以上に適用された第２の複数の遅延によって制御される仰角方向に特定の誘導角度を有する送信のセットに対して、アジマス方向に適用することと、
ｉｉ）ａ）の各反復のために仰角方向にさらなる誘導角度を用いてあらかじめ決められた回数ａ）を繰り返すことと、を含む工程と、
ｂ）前記複数のｐＭＵＴトランスデューサ素子によって反射された超音波信号を受信する工程と、
ｃ）前記複数のｐＭＵＴトランスデューサ素子から受信された反射された超音波信号を使用して、画像を復元する工程と、を含む、方法。

【請求項61】

前記第１の複数の遅延内の遅延の規模は等しく、および第２の複数の遅延内の遅延の規模は等しい、請求項６０に記載の方法。

【請求項62】

前記第１の複数の遅延をアジマス方向に適用することは、
ａ）アジマスに沿った第１の複数の遅延内の１つ以上の遅延の規模を変動させることによってアジマス面に集束させることと、
ｂ）特定の列に沿った複数のｐＭＵＴトランスデューサ素子の１より多くのために第２の複数の遅延内の１つ以上の遅延の規模を変動させることによって、仰角方向にビームを集束させるまたは導くことと、をさらに含む、請求項６０に記載の方法。

【請求項63】

ａ）１つの動作においてアジマス面においてＢモードイメージングを展開する工程であって、送信ビームフォーマーからの遅延は、選択された素子へアジマス方向に適用される、工程と、
ｂ）後の動作において仰角面においてＢモードイメージングを展開する工程であって、送信ビームフォーマーからの遅延は、仰角方向に素子に適用される、工程と、
ｃ）受信アパーチャー技術を使用して、２つの直交軸上で形成される２方向画像を表示する工程と、をさらに含む、請求項６０に記載の方法。

【請求項64】

アジマス面においてイメージングし、列上の素子上に追加遅延を追加することによって仰角焦点を実行し、および仰角面で画像を形成するとき、該方法は、アジマス面においてさらなる焦点を可能にするために、行上の素子上にアジマス軸上で追加遅延を追加する工程をさらに含む、請求項６３に記載の方法。

【請求項65】

前記送信のセットは、特定の焦点を有する、請求項６０に記載の方法。

【請求項66】

画像は、３次元であり、ボリュームを表わす、請求項６０に記載の方法。

【請求項67】

前記第１の複数の遅延内の遅延の規模は、すべて等しいわけではなく、および第２の複数の遅延内の遅延の規模は、すべて等しいわけではない、請求項６０に記載の方法。

【請求項68】

あらかじめ決められた回数は１００未満である、請求項６０に記載の方法。

【請求項69】

あらかじめ決められた回数は１０００より大きい、請求項６０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０１９年１月１５日に出願された、米国仮出願シリアル番号第６２／７９２，８２１号の利益を主張し、本明細書で全体として参照により組み込まれる。

【背景技術】

【0002】

超音波イメージングについては、トランスデューサは、イメージングされる標的へ超音波ビームを送信するために使用され、および反射された波形は、トランスデューサによって受信され、受信された波形は、電気的信号に変換され、さらなる信号処理で、超音波画像が作成される。慣例的に、２次元の（２Ｄ）イメージングについては、超音波トランスデューサは、超音波ビームの発射のために１次元（１Ｄ）トランシーバーアレイを含む。アレイ上に位置する機械的レンズは、超音波波形を仰角面に集束させる。一旦構築されると、構造的特性、および、したがって、アレイおよび機械的レンズの対応する機能的特性は、変更することができない。

【発明の概要】

【0003】

圧電センサは、２０年間以上医療用イメージングに使用されている。これらは、典型的にバルク圧電フィルムを使用して、構築される。これらのフィルムは、アジマス方向に列に沿って配置される圧電素子を形成する。各列は、送信ドライバによって駆動され得る。連続の列上で様々な時間遅延を使用することによって、送信されたビームをアジマス方向に集束させることは可能である。

【0004】

圧電素子のアレイの仰角配置は、アレイのビームが仰角面でナロービームへと電子的に集束されることを可能にすることができる。トランシーバーアレイの圧電素子の単一の行は、２Ｄ超音波画像の仰角または厚さ次元での電子集束を可能にしない。従来の２Ｄ超音波画像は、仰角方向にある厚さを有するアジマス面にある（すなわち、薄い画像スライスにビームを制限するための従来の技術は、ビームを、この次元で圧電素子の輪郭を作るまたは各素子をレンズ効果させること（ｌｅｎｓｉｎｇ）によって、この横また仰角的次元で機械的に集束させるためである）。さらに最近では、この次元で素子の圧電特性の制御によって、仰角的集束を達成することができることは示された。シェ－デッド分極として知られているこの技術では、グレードつけられた強電界は、圧電素子が中心に最も強く分極され、仰角方向における素子の各末端へとより劣った程度に分極されるように、圧電素子の分極を次第に減らすために、各素子に均一に適用される。技術は、各圧電素子の音響透過率を、アレイの縦の中央線に沿ってより大きく、かつ各仰角側面へと少なくなるために形成し得る。この技術の著しい短所は、分極シェーディングの規模およびグラジエントを正確に制御することの困難さである。他の既存の技術は、仰角焦点を達成するためにアレイの一部のためにより小さな電圧駆動が使用されてもよいが、短所も有する。例えば、米国特許第特許２００５／００７５５７２Ａ１は、仰角焦点で促進するために機械的レンズを使用する。

【0005】

他の方法は、トランスデューサを複数の行に整列する。例えば、１．５次元の（１．５Ｄ）、１．７５次元（１．７５Ｄ）のトランスデューサは、複数の送受信を使用し、および受信ビームフォーミングを、例えば、二段階ビームフォーマーを使用して、実行して、仰角焦点上である程度の制御を可能にする場合がある。しかしながら、これらの方法は、複数の送受信の必要性のため、仰角焦点の制限的程度、および画像の低フレームレートのみを可能にし得る。さらに、さらなる計算が必要とされ、それによって、通常電力がバッテリーから供給される低コストのポータブル装置に望ましくない電力およびコストが高まる場合がある。

【0006】

一態様では、本明細書に開示されるのは超音波イメージングシステムであって、該超音波イメージングシステムは、ａ）複数のｐＭＵＴトランスデューサ素子を含む超音波トランスデューサであって、複数のｐＭＵＴトランスデューサ素子の各々が２つ以上の端子を有する、超音波トランスデューサと、ｂ）複数のｐＭＵＴトランスデューサ素子に接続された１つ以上の回路であって、前記１つ以上の回路は、ｉ）超音波トランスデューサから超音波パルスを送信することと、ｉｉ）超音波トランスデューサで反射された超音波信号を受信することと、ｉｉｉ）超音波パルス、または反射された超音波信号を、仰角方向に集束させるために構成された電子制御と、を可能にするために電子的に構成される、回路と、を含む。いくつかの実施形態では、複数のトランスデューサ素子は、トランスデューサ素子のアレイを含む。いくつかの実施形態では、アレイは２次元である。いくつかの実施形態では、アレイは、長方形、正方形、環状形状、楕円形、放物線形状、螺旋形状、または任意の形状から選択された形状を含む。いくつかの実施形態では、複数のトランスデューサ素子は、１つ以上の行および１つ以上の列に配置される。いくつかの実施形態では、列上の各トランスデューサ素子は、１つ以上の回路によって生成される多値パルスによって駆動される。いくつかの実施形態では、列上の各トランスデューサ素子は、前記１つ以上の回路によって生成される多値パルスのシーケンスによって駆動される。いくつかの実施形態では、多値パルスのパルス振幅、幅、形状、パルス周波数、またはそれらの組み合わせは、電気的にプログラム可能である。いくつかの実施形態では、パルス開始の遅延は、電気的にプログラム可能である。いくつかの実施形態では、パルスシーケンスのパルスの１つ以上は、電気的にプログラム可能である。いくつかの実施形態では、多値パルスの形状は、正弦曲線、デジタル正方形、または任意の形状である。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の１つ以上の第１の端子は、前記１つ以上の回路に接続され、および第２の、随意に追加端子は、バイアス電圧に接続される。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の１つ以上は、その異なる部分上で２つの方向に分極され、分極の強度は、列上で前記複数のｐＭＵＴトランスデューサ素子の１つ以上の素子の位置に応じて変動し、および前記複数のｐＭＵＴトランスデューサ素子の１つ以上の各々は、少なくとも３つの端子を含む。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の１つ以上は、１つの方向のみに分極され、および前記複数のｐＭＵＴトランスデューサ素子の１つ以上の各々は、２つの端子のみを含む。いくつかの実施形態では、分極の強度は、中心行のためにより強く、外側行のためにより弱く、それによって仰角方向にアポダイゼーションが作成される。いくつかの実施形態では、１つ以上の回路は、送信駆動回路、受信増幅器回路、および制御回路の１つ以上を含む。いくつかの実施形態では、送信駆動回路は、列上で前記のｐＭＵＴトランスデューサ素子の１つ以上を駆動するように構成され、かつ送信チャネルからの信号によって駆動され、前記送信チャネルの信号は、異なる列上で他のｐＭＵＴトランスデューサ素子の１つを駆動する他の送信チャネルに適用される遅延に関連して電子的に遅延される。いくつかの実施形態では、列上で複数のｐＭＵＴトランスデューサ素子の１つ以上は、実質的に同一の遅延、または異なる遅延で作動する。いくつかの実施形態では、制御は、リアルタイムに行われる。いくつかの実施形態では、複数のトランスデューサ素子の各々は、第１のリードおよび第２のリードを含み、第１のリードは、１つ以上の回路に電子的に接続され、および第２のリードは、前記複数のトランスデューサ素子の他のトランスデューサ素子の対応リードに接続される。いくつかの実施形態では、複数のトランスデューサ素子の上で配置される外部レンズをさらに含み、外部レンズは、仰角方向においてさらなる焦点を提供するように構成される。いくつかの実施形態では、制御回路は、同じ列に位置するトランスデューサ素子のための駆動パルス間の相対的な遅延を電気的に制御するために構成される。いくつかの実施形態では、送信チャネルおよび追加送信チャネルは、隣接列間の相対的な遅延を電気的に制御するために構成され、および制御回路は、同じ行にある第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同様の相対的な遅延を共有するように、列上でトランスデューサ素子の第１の数のための相対的な遅延をセットするために構成される。いくつかの実施形態では、送信チャネルおよび追加送信チャネルは、隣接列間の相対的に電気的に制御するために構成され、および制御回路は、同じ行にある第１の数のトランスデューサ素子が、他の列の同じ行の第２の数のトランスデューサ素子と比較して独立した遅延を有するように、列上でトランスデューサ素子の相対的な遅延をセットするために構成される。いくつかの実施形態では、制御回路は、列の中心行でトランスデューサ素子に対して対称的な列の相対的な遅延を電気的に制御するように構成される。いくつかの実施形態では、制御回路は、相対的な遅延を、それらが列で直線的に増大して、それによって、仰角方向に超音波ビームを導くように、電気的に制御するために構成される。いくつかの実施形態では、制御回路は、相対的な遅延を電気的に制御するために構成され、それによって、仰角方向にスライス厚を制御する。いくつかの実施形態では、複数のトランスデューサ素子は、上部分、中央部分、および下部分を含み、それらの各々は、パルス送信および反射された超音波信号の受信のための行数および列数を含み、それらの部からのパルス送信および反射された超音波信号の受信は、反射された超音波信号を、第１のビームフォーマーを使用してアジマスに集束させるために使用され、および仰角焦点は、第２のビームフォーマーを使用して達成される。いくつかの実施形態では、部分からのスキャンラインは、次の列のスキャンに進行する前に全列のスキャンを完成することによって、イメージングされる標的における運動誤差を最小限に抑えるために同期される。いくつかの実施形態では、仰角方向の焦点距離は電子的にプログラムされる。いくつかの実施形態では、上部セクションおよび下部セクションのパルス送信および反射信号の受信は、同時に実行される。いくつかの実施形態では、イメージングされる対照における運動誤差は、スキャンラインを現像するために並列のビームフォーミングを実行することによって最小限に抑えられる。いくつかの実施形態では、仰角焦点および仰角アポダイゼーションは、運動誤差を最小限に抑えるために電子的に実行される。いくつかの実施形態では、多値パルスは、外部列のためにより低い振幅駆動、および中央列のためにより高い振幅駆動を使用することによって、アポダイゼーションを電子的に実施するために使用される。いくつかの実施形態では、上部セクション、中央セクション、および下部セクションは、１より多くのサブセクションを含み、そのサブセクションの各々は、パルス送信および反射信号の受信のために列数および列数を含む。いくつかの実施形態では、複数のトランスデューサ素子は、５つのセクションを含み、ここで、アジマス角に集束されるビームを送受信する２つの外部のセクションは、アジマス角に集束されるビームを送受信する２つの内部のセクション、およびアジマス角に集束されるビームを送受信する中央セクションに従い、第１レベルのビームフォーマーを使用してスキャンラインを形成し、および第２レベルのビームフォーマーを使用して仰角焦点を達成する。いくつかの実施形態では、アポダイゼーションは、仰角方向に電子的に実施される。いくつかの実施形態では、超音波トランスデューサは、機械的レンズの欠損によって引き起こされる信号欠損によって物質的に制限されていない帯域幅を示す。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子のうちの２つは、ともにアドレスされ、２つの素子は、１つ以上の行の同行上で隣接し、および複数のトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを含み、そのセクションの各々は、超音波パルス送信および反射された超音波信号の受信のために行の第１の数および列の第２の数を含み、セクションからの超音波パルス送信および反射超音波信号の受信は、第１のビームフォーマーを使用して、反射超音波信号をアジマス方向に集束させるために使用され、および仰角焦点は、第２のビームフォーマーを使用して、達成され、およびＢモードを使用してイメージングするために、受信チャネルは、同行上で効率的に組み合わせられる２つのトランスデューサ素子に割り当てられ、ここで、２つの素子が１つの有効な素子として動作し、かつそれらの組み合わせられる素子を含む上と下からの行の一部はともに接続され、および、別のチャネルは、少数の行から成る中央セクションの２つのトランスデューサ素子に割り当てられる。いくつかの実施形態では、２Ｎ受信チャネルは、Ｎ列にアドレスするために使用される。いくつかの実施形態では、複数のトランスデューサ素子のすべては、送信作動における仰角焦点で圧力を生成するために作動され、および受信作動における、前記複数のトランスデューサ素子のすべては、アジマス方向および仰角面に集束することを用いて画像を復元するために使用される。いくつかの実施形態では、送信アポダイゼーションは仰角面において使用される。いくつかの実施形態では、仰角焦点は動的であり、仰角面において導かれる。いくつかの実施形態では、機械的レンズは使用されない。いくつかの実施形態では、ｐＭＵＴトランスデューサ素子の１つ以上は、同時の送受信作動のために構成可能な複数のサブ素子を含む。いくつかの実施形態では、ｐＭＵＴトランスデューサ素子の１つ以上は、複数のサブ素子を含み、ここで、前記複数のサブ素子は、様々な共振周波数応答を有する。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の各々は、少なくとも２つの端子を有する。いくつかの実施形態では、制御回路は、列上でトランスデューサ素子のための相対的遅延を決定するために構成され、およびここで、制御回路は、粗遅延をセットするために構成される粗遅延回路と、細密遅延をセットするために構成される細密遅延回路を含む。いくつかの実施形態では、ビームの導きは、粗遅延回路を使用して達成され、および、仰角焦点は、細密遅延回路を使用して達成される。いくつかの実施形態では、列のための細密遅延は、他の列上の細密遅延に依存しない。いくつかの実施形態では、制御回路は、相対的遅延が、列で区分線形的に増大するまたは減少することを電気的に制御するために構成され、および区分線形遅延セグメントの数は、２以上の整数である。いくつかの実施形態では、制御回路はＡＳＩＣ上で実行される。いくつかの実施形態では、制御回路は、列に沿った相対的遅延を、線形遅延と任意の細密遅延の加重であるように電気的に制御するために構成される。いくつかの実施形態では、列の線形遅延および任意の細密遅延は、超音波トランスデューサの他の列の他の線形遅延および任意の細密遅延から独立しており、それによって、３つの次元における任意の導きおよび集束が可能になる。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の各々は、多数の振動モードを示、ここで、１つの振動モードは、入力刺激が、前記１つまたは唯一の振動モードに隣接している複数の振動モードの他のものの周波数未満であるように帯域制限されるときに引き起こされる。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の各々は、複数の振動モードを示し、ここで、第１の複数の振動モードから生成された周波数は、第２の複数の振動モードからの周波数と重複する。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の各々は、複数の振動モードの中心周波数を含む広帯域周波数入力によって駆動される時に複数の振動モー
ドを同時に示す。いくつかの実施形態では、１つ以上の回路は、仰角方向にアポダイゼーションの電子制御を可能にするために電子的に構成される。いくつかの実施形態では、複数のｐＭＵＴトランスデューサ素子の各々は、同じ半導体ウエハ基板上で製作され、かつそれに隣接中の回路を感知、駆動、および制御するために接続される。

【0007】

いくつかの実施形態では、１つ以上の回路は、１つの作動中にアジマス面におけるＢモードイメージングを開発するために電子的に構成され、ここで、送信ビームフォーマーの遅延は、選択された素子にアジマス方向に適用され、および、受信アパーチャ技術を使用して、２つの直交軸上で形成される２方向画像を表示するために、後の作動中に仰角方向に遅延を調節するために送信ビームフォーマーを使用することによって、直交面におけるＢモードイメージングを開発するために、さらに構成される。いくつかの実施形態では、アジマス面におけるイメージングするとき、列上の素子上に追加遅延を追加することによって仰角焦点が達成され、および仰角面で画像を形成するとき、アジマス面におけるさらなる焦点を可能にために、行上の素子上にアジマス軸上で追加遅延を追加する。

【0008】

他の態様では、本明細書に開示されるのは、本明細書の超音波イメージングシステムを使用して、３Ｄイメージングを実行する方法であって、該方法は、ａ）前記複数のｐＭＵＴトランスデューサ素子によって超音波パルスを送信する工程であって、該工程は、ｉ）第１の複数の遅延を、同じ列上の複数のｐＭＵＴトランスデューサ素子の１つ以上に適用された第２の複数の遅延によって制御される、仰角方向に特定の導きの角度を有する送信のセットのためにアジマス方向に適用することと、ｉｉ）ａ）の各反復のために仰角方向にさらなる導きの角度を用いて設定数回ａ）を繰り返すことと、を含む工程と、ｂ）前記複数のｐＭＵＴトランスデューサ素子によって反射された超音波信号を受信する工程と、ｃ）前記複数のｐＭＵＴトランスデューサ素子からの受信された反射された超音波信号を使用して、画像を復元する工程と、を含む。いくつかの実施形態では、第１の複数の遅延内の遅延の規模は等しく、および第２の複数の遅延内の遅延の規模は等しい。いくつかの実施形態では、第１の複数の遅延を適用することは、ａ）アジマスに沿った第１の複数の遅延内の１つ以上の遅延の規模を変動することによってアジマス面にａ）集束させることと、ｂ）特定の列に沿った複数のｐＭＵＴトランスデューサ素子の１より多くのために第２の複数の遅延内の１つ以上の遅延の規模を変動することによって、仰角方向にビームを集束させるまたは導くことと、をさらに含む。いくつかの実施形態では、送信のセットは特定の焦点を有する。いくつかの実施形態では、画像は３次元であり、容積を表わす。いくつかの実施形態では、第１の複数の遅延内の遅延の規模は、すべて等しくなく、および第２の複数の遅延内の遅延の規模は、すべて等しくない。いくつかの実施形態では、設定数は１００未満である。いくつかの実施形態では、設定数は１０００以上である。

【0009】

引用による組み込み
本明細書で言及される全ての刊行物、特許、及び特許出願は、あたかも個々の刊行物、特許、又は特許出願が引用によって組み込まれるよう具体的且つ個別に示されるかのように、同じ程度まで引用により本明細書に組み込まれる。

【図面の簡単な説明】

【0010】

本主題の特徴と利点のより良い理解は、例証的な実施形態と添付の図面を説明する以下の詳細な記載を参照することによって得られる。

【図1】は、本明細書の超音波システムの例示的な概略図を示し、該システムは、超音波ビームを送受信するために使用されるｐＭＵＴアレイを備えたトランスデューサと、ｐＭＵＴアレイを制御するためのエレクトロニクス、他の計算、制御、および通信エレクトロニクス、ディスプレーユニットおよび記録ユニットを含み、ｐＭＵＴアレイはイメージングされる標的に向けられている。

【図2】は、本明細書の超音波トランスデューサの例示的な概略図を示す。

【図3A】は、２つの伝導体を備えた圧電マイクロマシントランスデューサ（ｐＭＵＴ）素子の例示的な概略図を示す。

【図3B】は、２つのサブ素子を含むｐＭＵＴ素子の例示的な概略図を示し、各サブ素子は、２つ以上の電極を有する。

【図3C】は、２つのサブ素子を含むｐＭＵＴ素子の例示的な概略図を示し、各サブ素子は、２つの電極を有し、ここで、第１のサブ素子の第１の電極は、第２の素子の電極の１つに接続され、および第１の素子の第２の電極は、第２のサブ素子の残りの電極に接続される。

【図4】は、本明細書の超音波トランスデューサシステムのｐＭＵＴアレイの例示的な図を示す。

【図5A】は、本明細書のｐＭＵＴアレイの圧電素子の例示的な断面を示す。

【図5B】は、図５Ａの圧電素子の例示的な象徴的表象を示す。

【図6】は、本明細書の圧電素子における分極されていない状態、および分極中に、および分極後の双極子方向づけを示す。

【図7】は、象徴的な接続構成を有する受信モード中の、低ノイズ増幅器（ＬＮＡ）への本明細書の圧電素子の例示的な接続を示す。

【図8A】は、電気的に調節可能な線トランスデューサのために１つの共通の接地電極またはバイアス電極を有するｐＭＵＴの２Ｄアレイの例示的な実施形態を示し、該トランスデューサの線は、垂直または水平方向にあってもよく、および線のサイズ（例えば、線におけるｐＭＵＴ素子の数）は、電気的にプログラム可能である。

【図8B】は、バイアス電圧に示される接続を有するｐＭＵＴの２Ｄアレイの例示的な実施形態を示し、はおよび／または活溌に駆動される端子。

【図9】は、ｐＭＵＴ素子当たり差別的な分極方向を可能にするために複数の接地電極およびバイアス電極を示す線トランスデューサの例示的な実施形態を示す。

【図10A】は、ピエゾ材料制御膜および１行当たりに異なる分極強度のために異なる分極方向を使用する性能を有する各圧電素子上に複数の膜を備える例示的なｐＭＵＴアレイを示す。

【図10B】は、分極作動後のバイアス接続が示された、図１０Ａの例示的な実施を示す。

【図11A】は、送信と受信のドライバを牽制するＡＳＩＣおよび他の機能への、２つのｐＭＵＴ素子の相互連結の例示的な概略図を示す。

【図11B】は、図１１ＡのＡＳＩＣの例示的な概略図を示し、その概略図では、１つのエレクトロニクスの列は、混成より大きなトランスデューサ素子を構成するためにｐＭＵＴの１列と直接に相互動作する。

【図12A】は、本明細書に開示される仰角方角に集束する超音波トランスデューサの例示的な概略図を示す。

【図12B】は、本明細書に開示される仰角方角に集束する超音波トランスデューサの例示的な概略図を示す。

【図13A】は、超音波トランスデューサの例示的な概略図を示し、そのトランスデューサ素子はＭ行とＮ列の上で整列され、トランスデューサは、行および／または列を含む３つのストリップから成り、ストリップの各々は個別に駆動されるように選択され得、および各ストリップ中の列は送信ドライバによる同じ駆動を共有する。

【図13B】は、行と列に整列されるトランスデューサ素子を有する超音波トランスデューサの例示的な概要を示し、行上の２つの素子は、送受信の目的のために有効的にともに組み合わせられ、トランスデューサは、行および／または列のトランスデューサ素子の３つの部分を含み、トランスデューサの上部および下部の部分は、送信および／または受信作動のために１つのチャネルによって駆動され得る一方、中央部分は、送信および／または受信作動のために異なるチャネルによって駆動され得る。

【図14】は、超音波画像フレームを構築するスキャンライン数の例示的な概略図を示す。

【図15】は、図１４のスキャンラインを取得することの例示的な概略図を示す。

【図16】は、様々なストリップに適用される遅延を使用して、仰角焦点を取得することの例示的な概略図を示す。

【図17A】は、列上で素子に粗遅延を提供する、複数のフリップフロップを有する本明細書の遅延回路の例示的な概略図を示す。

【図17B】は、列上で素子に細密遅延を提供する、本明細書の遅延回路の例示的な概略図を示す。

【図17C】は、列上で素子に粗遅延および／または細密遅延を提供する遅延回路の例示的な概略図を示す。

【図17D】は、図１７Ｃの追加回路の詳細を示す。

【図18A】は、送信チャネルからのアジマス方向での遅延を使用して、アジマス方向でのビーム誘導またはビーム集束を有する図を示す。

【図18B】は、トランスデューサ素子およびそれらの遅延の例示的な概略図を示し、遅延は電子的にプログラムされることができ、トランスデューサ素子の１より多くの列に実質的に類似し得る。

【図19】は、送信駆動パルスの例示的な概略図を示し、トランスデューサ素子の列の遅延は、中央素子のまわりに遅延相称を有する。

【図20】は、様々な列のトランスデューサ素子のための遅延を有する送信駆動パルスの例示的な概略図を示す。

【図21】は、内部カウンター信号を使用して、様々な遅延を生成することの例示的な概略図を示す。

【図22】は、送信駆動パルスとして出力を生成する、２つのデジタル入力を有するパルサーの例示的な概略図を示す。

【図23A】は、０度の外側の誘導（左パネル）および４５度の外側の誘導（右パネル）を有するトランスデューサ素子のシミュレートされた２４ｘ１２８マトリックスアレイの例示的な仰角ビームプロット（ｂｅａｍｐｌｏｔｓ）を示し、それは、仰角方向の集束されないことと比較して、仰角方向に集束を提供することの複数の方法の違いを示す。

【図23B】は、トランスデューサ素子の２４ｘ１２８の２Ｄアレイで送信仰角集束を可能にする例示的なスパース送信スキームを示し、それでは、暗くなった円は、１列当たりのトランスデューサ素子になり得、（仰角対称面に沿って集束することを仮定して）仰角相称は使用されることができる。この送信スキームは、すべての２４ｘ１２８能動素子を使用する場合よりおよそ１／３の少ない圧力を出力することができる。

【図24A】は、本開示の実施形態に係る、イメージングアセンブリの概略図を示す。

【図24B】は、基板に配置されたトランスデューサと、別の基板上でのＡＳＩＣと、相互連結の手段との例示的な実施形態を示す。

【図25】は、本開示の実施形態に係る２および３次元イメージングを実行可能な圧電素子アレイの概略図を示す。

【図26】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図27】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図28】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図29】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図30】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図31】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図32】は、本開示の実施形態に係る圧電素子アレイの概略図を示す。

【図33A】は、本開示の実施形態に係る、列上の圧電素子のための有線接続を有するイメージングシステムの概略図を示す。

【図33B】は、本開示の実施形態に係る、列上の圧電素子のためのプログラム可能な送受信機能を有するイメージングシステムの概略図を示す。

【図34A】は、本開示の実施形態に係る、列上の有線圧電素子を有するイメージングシステムの概略図を示す。

【図34B】は、本開示の実施形態に係る、列上の圧電素子のプログラム可能な送受信機能を有するイメージングシステムの概略図を示す。

【図35A】は、本開示の実施形態に係る、回路素子に結合された圧電素子の実施形態を示す。

【図35B】は、圧電素子が、プログラム可能な送受信機能を有する、本開示の実施形態に係る、回路素子に結合された圧電素子の例示的な実施形態を示す。

【図36】は、本開示の実施形態に係る、複数の圧電素子を制御するための回路を示す。

【図37】は、本開示の実施形態に係る、複数の圧電素子を制御するための回路を示す。

【図38】は、本開示の実施形態に係る、送信駆動信号波形を示す。

【図39A】は、本開示の実施形態に係る、送信駆動信号波形を示す。

【図39B】は、本開示の実施形態に係る、送信駆動信号波形を示し、ここで、ＴｘＢ ＣＬＫは、送信チャネルのためにパルス出力のために生成されるＴｘＡおよびＴｘＢ波形を生成するために使用することができる高速クロックである。

【図40】は、本開示の実施形態に係る、送信駆動信号波形を示す。

【図41】は、本開示の実施形態に係る、イメージングアセンブリにおける様々な回路の入力／出力信号を示す。

【図42A】は、本開示の実施形態に係る、角度の関数として送信圧力波の振幅のプロットを示す。

【図42B】は、本開示の実施形態に係る、アポダイゼーションプロセスのためのウィンドウを示す。

【図43】は、本開示の実施形態に係る、イメージングアセンブリの概略図を示す。

【図44】は、本開示の実施形態に係る、トランスデューサの特定の誘導角度を示す。

【発明を実施するための形態】

【0011】

従来、２Ｄ超音波画像は、Ｆｒｅｄｒｉｋ ＬｉｎｇｖａｌｌＬｉｎｇｖａｌｌ，Ｆ．，２００４．Ｔｉｍｅ－ｄｏｍａｉｎ Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ Ｍｅｔｈｏｄｓ ｆｏｒ Ｕｌｔｒａｓｏｎｉｃ Ａｒｒａｙ Ｉｍａｇｉｎｇ：Ａ Ｓｔａｔｉｓｔｉｃａｌ Ａｐｐｒｏａｃｈによって記載されたものなどの様々なアルゴリズムの使用によって作成することができる。［ｈｔｔｐ：／／ｗｗｗ．ｓｉｇｎａｌ．ｕｕ．ｓｅ／Ｐｕｂｌｉｃａｔｉｏｎｓ／ｐｄｆ／ｆｒｅｄｒｉｋ＿ｔｈｅｓｉｓ．ｐｄｆを参照］この１つの例は、信号を圧電素子の列に沿ってアジマス方向に駆動するために相対的な遅延を使用することである。アジマス方向の様々な列の信号に適用される、電子的にプログラム可能な遅延を変更することによってビームをアジマス方向に電子的に集束させることができる。しかしながら、アジマス方向に垂直の方向（例えば、仰角方向）における焦点は、典型的に機械的レンズの使用によって達成される。機械的レンズは、一度にわずか１つの焦点を可能とすることができ、したがって、様々な仰角焦点には、レンズの様々な設計が必要となる場合がある。さらに、固定された機械的レンズは、３Ｄ超音波イメージングに必要な焦点を提供しない。

【0012】

３Ｄ超音波イメージングは、既存のポータブル超音波イメージングシステムで実施するには、あまりに複雑で、高価であり、大量の電力を消費する。いくつかの実施形態において本明細書に開示されるのは、２Ｄおよび３Ｄの両方の超音波イメージングように低コストで、低電力で、ポータブル高解像度超音波トランスデューサおよび超音波イメージングシステムを実現するために構成されたシステムおよび方法である。これらの低コスト高性能システムの実現は、高量半導体プロセスと同様に、高量および低コストで半導体ウエハ上で製造可能なｐＭＵＴの使用に左右される場合がある。例示的な実施形態では、そのようなｐＭＵＴは、２Ｄアレイに配置され、ここで、アレイにおける各素子は電子回路に接続され、ｐＭＵＴアレイおよび回路アレイは様々なウエハ上で一体的に整列され、かつタイルを形成するために一体的に統合され、各圧電素子は制御回路素子に接続され、各圧電素子は図３Ｂと図３Ｃに示されるように２つ以上の端子を有する。これらのｐＭＵＴは、さらに、高帯域を示すことができ、そうすることで、従来のピエゾ容積トランスデューサと異なり、前述のトランスデューサを広帯域のイメージングに適切なものにする。従来のトランスデューサの帯域幅は、制限されており、様々なトランスデューサを様々な周波数範囲で求められる場合がある。このため、１つのトランスデューサが１ＭＨｚから１２ＭＨｚ以上などの広範囲の周波数をカバーすることで、患者を診察時に、ユーザにとってより大きな利便性を提供することができ、この場合ユーザは、多種多様な周波数を必要とする様々な臓器を検査する際に、異なるトランスデューサに切り替える必要がない場合もある。この結果、コストは削減することができる。広帯域挙動は、少なくとも２つの異なる方法で本開示のｐＭＵＴにおいて達成することができる。いくつかの実施形態では、トランスデューサ素子は、２つ以上のサブ素子を含んでもよく、各サブ素子は、異なる中心周波数で共振する。さらに、複合体として一体化した場合、この合成素子は、より大きな帯域をカバーすることができる（例として図２８を参照）。他の実施形態では、１つの膜において複数の共振モードを支持することができるように、膜を設計することができる。共振は、共振が一定の周波数で生じる初期モードを呈することができる。他の共振、例えば、第２の共振、第３の共振も、膜に存在してもよい。これらの共振は、調和して関連づけられることもまたは関連づけられないこともある。これらの共振のまわりの帯域幅は、他の共振のまわりの帯域幅と重複する場合があり、それによって、全体的な広帯域幅を可能にする。ｐＭＵＴへの入力信号が、例えば、１つの共振に帯域制限されると、他の共振は生じない場合がある。トランスデューサ素子は、様々な共振の中心周波数を含む広帯域周波数入力によって駆動されると、複数の振動モードを同時に呈することができる。

【0013】

加えて、仰角集束に機械的レンズを利用する既存のトランスデューサは、さらにレンズにおける減衰欠損という問題を抱える場合があり、それによって、画質が低下する。本明細書の例示的な合成レンズでは、機械的レンズは不要である。時に、深焦点でわずかに曲線した弱いレンズを使用してもよく、または代わりに、トランスデューサの上部に平らで薄いインピーダンス整合層が使用することができる。これにより、減衰欠損は大幅に改善することができる。

【0014】

固定された機械的レンズを使用する代わりに、本明細書に開示されるイメージングシステムは、固定された焦点距離を有する機械的レンズを構築する必要性を都合よく排除する電子レンズを使用する。さらに、本明細書に開示される電子レンズは、仰角面における焦点距離を変更可能な大きな適応性を可能にするとともに、および深さに応じた動的な焦点を可能にする。さらに、アポダイゼーションにより、仰角方向にあるサイドローブを、抑制することができ、これにより仰角スライス厚みの良好な調節が可能となる。仰角制御におけるアポダイゼーションの電子リアルタイム制御により、仰角方向でのサイドローブの電子的な抑制を都合よく可能にする場合がある。

【0015】

本明細書に開示されるのは、いくつかの実施形態では、仰角方向に集束するように構成可能な超音波イメージングシステムである。本明細書に開示されるのは、いくつかの実施形態では、列および／または行に沿ったプログラム可能な遅延による電子仰角制御を可能にするように構成可能な超音波イメージングシステムである。いくつかの実施形態では、電子制御は、プログラム可能な遅延が、列上で個々の素子を駆動する送信駆動回路に挿入されるときに生じる。

【0016】

本明細書に開示されるのは、いくつかの実施形態では、トランスデューサ素子（例えば、ｐＭＵＴ素子）であり、したがって、トランスデューサ素子の圧電素子は、２つの次元で複数の行（各行はアジマス方向に沿っている）および列（各列は仰角方向に沿っている）へと整列される。いくつかの実施形態では、行の中央セクションのまわりに１つまたは複数の行を含むセクションが、アジマス方向に沿って集束される場合がある。１回の送受信で、このセクションから生成したデータをアジマス方向に集束させて、中間データを生成することができる。さらなる送受信では、複数のセクションのデータを、仰角方向に集束させることができる。このプロセスにより、仰角方向におけるスライス厚みを改善することができる。いくつかの実施形態では、超音波パルスのアポダイゼーションの適用ことでそのようなプロセスを補助することができる。

【0017】

特定の定義
特に定義されていない限り、本明細書で使用されるすべての専門用語、本発明特定事項が属する技術の通常の当業者によって一般に理解されるものと同じ意味を有する。

【0018】

本明細書で使用されるように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明確に指定していない限り、複数の基準を含む。「または」への任意の言及は、別段の定めがない限り、「および／または」を包含することを意図している。

【0019】

本明細書で使用されるように、「約」との用語は、その増分を含む、約１０％、５％、または１％によって明示される量に近い量を指す。

【0020】

いくつかの実施形態では、本明細書の撮像装置（本明細書では「トランスデューサ」と交換可能）は、Ａスキャンとして知られている１Ｄイメージング、Ｂスキャンとして知られている２Ｄイメージング、１．５Ｄイメージング、１．７５Ｄイメージング、３Ｄおよびドップラーイメージングを実行するために使用することができるが、これらの実行に限定されるものではない。さらに、本明細書中の撮像装置は、あらかじめプログラムされる様々なイメージングモードに切り替えることができる。さらに、本明細書のトランスデューサを使用して２方向イメージングモードを実行してもよい。

【0021】

いくつかの実施形態では、本明細書のトランスデューサ素子（例えば、ｐＭＵＴ素子）は、トランシーバー素子、圧電素子およびピエゾ素子と交換可能である。いくつかの実施形態では、本明細書のトランスデューサ素子は、基板、基板上にある膜、膜に配置される下部電極、下部電極に配置される圧電層、および、は圧電層に配置される１つ以上の上部電極、のうち１つ以上を含む。

【0022】

図１は、本明細書に開示される超音波イメージングシステム（１００）の例示的な実施形態を示す。この実施形態では、画像システムは、ポータブルデバイス（１０１）、ディスプレーユニット（１１２）を有するポータブルデバイス（１０１）、通信インターフェースによりネットワーク（１２０）との接続を可能とされるデータ記録ユニット（１１４）、および電子カルテなどの外部データベース（１２２）を含む。そのように外部データソースへの接続することで、医療費請求、データ交換、問い合わせ、または他の医療用関連情報通信が容易になる場合がある。この実施形態では、システム（１００）は、超音波撮像装置アセンブリ（本明細書では「タイルアセンブリ」として交換可能）（１０８）を含む超音波撮像装置（本明細書では「プローブ」として交換可能）プローブ（１２６）を含み、ここで、超音波タイルは、基板上に作り上げられたｐＭＵＴアレイ（１０２）を有する。ｐＭＵＴアレイ（１０２）は、電子制御ユニット、例えば、撮像装置上に位置する特定用途向け集積回路（ＡＳＩＣ）（１０６）および他の制御ユニット（１１０）の下で超音波の波形を放射し受け取るように構成される。

【0023】

この特定の実施形態では、ディスプレーユニット（１１２）および／または、少なくとも電子通信制御ユニット（１１０）の一部は、アセンブリ（１０８）に位置され得る。いくつかの実施形態では、制御ユニット（１１０）のディスプレーまたは部分は、撮像装置の外部にあるが、超音波撮像装置アセンブリ（１０８）およびその内の素子と有線通信インターフェースおよび／または無線通信インターフェース（１２４）で接続され得る。いくつかの実施形態では、ディスプレー（１１２）は、ユーザ相互動作を単純化するために、入力装置、例えば、タッチスクリーン、ユーザフレンドリーなインターフェース、例えば、グラフィカルユーザインターフェース（ＧＵＩ）を有してもよい。

【0024】

同じ実施形態では、ｐＭＵＴアレイ（１０２）は、別の基板に、およびｐＭＵＴアレイ（１０２）に近接して位置する特定用途向け集積回路（ＡＳＩＣ）（１０６）に結合される。アレイは、ｐＭＵＴアレイ上に置かれることができる様々なインピーダンス材料および／またはインピーダンス整合材料（１０４）にも結合されてもよい。いくつかの実施形態では、撮像装置（１２６）は、再充電可能な電源（１２７）および／または外部電源との接続インターフェース（１２８）を含み、例えば、ＵＳＢ２またはＵＳＢ３などの他のＵＳＢ基準のシグナリングプロトコルと適合するＵＳＢＰｏｗｅｒ Ｄｅｌｉｖｅｒｙインターフェースを使用する。いくつかの実施形態では、再充電方法はワイヤレスである。いくつかの実施形態では、撮像装置（１２６）は、スキャンをＥＣＧパルスと同期させるためにＥＣＧ信号のための入力インターフェース（１２９）を含む。いくつかの実施形態では、撮像装置（１２６）は、ユーザガイダンスを支援するために慣性センサ（１３０）を備えている。

【0025】

矢印（１１４）は、身体部分（１１６）およびボリュームエレメント（１１８）のイメージングを標的とする撮像装置アセンブリ（１０８）からの超音波送信ビームを示す。送信ビームは、イメージングされている標的によって反射され、矢印（１１４）によって示されるように撮像装置アセンブリ（１０８）に入る。ＡＳＩＣ（１０６）に加えて、イメージングシステム（１００）は、他の電子制御、通信および計算の回路（１１０）を含み得る。超音波撮像装置（１０８）は、図１に示されるような１つの内蔵ユニットであり得、または、それは、電子制御ユニット（１１０）の一部などの物理的に別個だが電気的にまたは無線で接続された素子を含み得ることは理解されるであろう。この例は、図２に示される。

【0026】

図２は、本開示の実施形態に係る撮像装置（１２６）の概略図を示す。図２に描かれるように、撮像装置（１２６）は、圧力波を送受信するためのトランシーバータイル（２１０ａ）と、圧力波の伝搬方向を導く、および／または圧力波を集束させるためのレンズとして作動する、またはトランシーバーアレイと人体との間のインピーダンスインターフェースとしても機能するコーティング層（２１２ａ）であって、レンズ（２１２）は、トランスデューサを出る、さらにトランスデューサに入る信号の減衰をさらに引き起こす場合があり、したがって、これを最小限に抑えることはさらに望ましく、仰角制御が電子の場合、このレンズは必要とされなくてもよく、欠損が最小限のみである、薄い保護インピーダンス整合層のみと取り替えられることができる、コーティング層と、トランシーバータイル（２１０ａ）を制御するために突起によってトランシーバータイル（２１０ａ）に連結したＡＳＩＣチップ（または、短縮してＡＳＩＣ）などの制御ユニット（２０２ａ）と、を含んでもよい。それに接続されたＡＳＩＣを有するトランシーバーアレイの組み合わせは、タイルと呼ばれる。撮像装置（１２６）の成分を制御するためのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）（２１４ａ）、信号の処理／コンディショニングのためのアナログ・フロント・エンド（ＡＦＥ）などの回路（２１５ａ）、トランシーバータイル（２１０ａ）によって生成され、回路（２１５ａ）の方へ伝搬する波を吸収するための音響吸収層（２０３）と、ある実施形態では、音響吸収層はトランスデューサとＡＳＩＣの間に位置し、ある実施形態では、これらの音響吸収層は不要であり、１つ以上のポート（２１６ａ）を通じて装置（１０１）等の外部装置とデータを通信するための通信ユニット（２０８ａ）と、データを記憶するためのメモリ（２１８ａ）と、撮像装置の構成部分に電力を供給するためのバッテリー（２０６ａ）と、そして随意に、標的器官の画像を表示するためのディスプレイ（２１７ａ）と、を備えていてもよい。

【0027】

作動中に、ユーザは、インターフェース材料（１０４）に覆われるｐＭＵＴ（１０２）表面に、超音波がイメージングされる標的（１１８）の方へ送信される身体部分領域と接触させてもよい。撮像装置は、イメージング標的から反射された超音波ビームを受信し、それらを処理し、または画像処理および／または再構成のために外部処理装置に、およびその後、画像を表示するためにポータブルデバイス（１０１）に送信する。他のデータも、収集され、計算され、引き出されることがあり、およびユーザにディスプレー上に表示されてもよい。

【0028】

図１は、画像プローブ（本明細書にトランスデューサとして交換可能）（１２６）を含む本明細書のポータブルな超音波イメージングシステム（１００）の例示的な実施形態を示す。プローブは、電子ユニット、例えば、図２の制御ユニット（２０２ａ）に接続されるｐＭＵＴ撮像装置アセンブリ（１０８）を含んでもよい。プローブ（１０２）は、通信インターフェースおよび手段（１２４）を使用して、外部ディスプレーユニット（２０４）と通信する。

【0029】

この通信手段は、ケーブルまたは無線接続になり得る。有線接続部のために、ＵＳＢ２、ライトニングおよびその他などのデータ交換のためのプロトコルの多くが使用され得る。同様に、無線通信のために、８０２．１１または他のプロトコルなどの一般的に使用されるプロトコルが使用され得る。同様に、データ記録ユニット（１１４）は、さらにプローブの外部に存在し得、無線通信または有線通信手段を使用して、プローブ（１２６）とさらに通信し得る。

【0030】

撮像装置を使用するとき、例えば、ヒトまたは動物の身体部分をイメージングするために、送信された超音波波形は標的へと方向付けられる。身体との接触は、一般的にゲルが身体に適用され、および撮像装置がゲル上に置かれた後で撮像装置を身体の隣接に抱えることによって達成され、それは、超音波の優れたインターフェースが身体に入るために放射され、および超音波の波形が撮像装置を再び入れるために標的から反射されることを可能にし、反射された信号は、身体部分の画像を作成するために使用され、および結果は、様々なフォーマットの身体部分の画像を有して、またはその画像なしで示されるグラフ、プロット、統計を含んでスクリーンに表示される。

【0031】

プローブ（１２６）は、物理的に分離して、かつケーブルを通って、または無線で接続される特定の部分を有して開発され得ることが注目されるべきである。例として、この特定の実施形態では、ｐＭＵＴ集合体とＡＳＩＣと制御および通信関連のエレクトロニクスは、しばしばプローブと呼ばれるユニット中に存在することができた。身体部分と接触する装置の部分またはプローブは、ｐＭＵＴ集合体を含有する。

【0032】

図３Ａは、従来の圧電素子（２１４）の概略図の断面を示す。この実施形態では、圧電素子は、２つの電極を有しており、第１の電極（２１６）は、信号伝導体（２１５）に接続され、および第２の電極（２１８）は、第２の伝導体（２１７）に接続され、共通的に接地または他の直流電位に接続され得る。

【0033】

圧電素子は、超音医療医用イメージングのために数十年間使用されている。しかしながら、圧電素子は、例えば、約１００μｍに接近して、厚くなり得、典型的に医療用イメージングを可能にする十分な強度の超音波の圧力波を作成するために、＋１００Ｖ～－１００Ｖの交流（ＡＣ）がそれを横切って駆動することを必要とする場合がある。このＡＣ駆動信号の周波数は、圧電気構造の共振周波数のまわりであってもよく、医療用イメージング適用のために１ＭＨｚ以上であり得る。

【0034】

いくつかの実施形態では、圧電素子を駆動中に消散された電力は、Ｃ＊Ｖ^２に比例し、ここで、Ｃがピエゾ素子の静電容量であり、Ｖが圧電層にわたる最大電圧である。送信するとき、多数の圧電素子は、ビームを集束させるまたはビームを導くために、多少異なる遅延とともに駆動され得る。多数の素子の同時駆動は、素子の表面で温度を上昇させる場合がある。イメージングされている被験体を傷つけないために、閾値温度を超過しないことが非常に望ましいまたは要求される。したがって、この閾値温度は、駆動され得る素子の数、およびそれらが駆動され得る期間を制限する。

【0035】

本明細書に開示される、いくつかの実施形態では、圧電素子は、従来のバルクピエゾ素子の１００のμｍ厚さと比較して、大分薄く、典型的にほぼ５μｍまたはそれ以下の厚さである。そのような厚さの大規模な減少は、従来の素子と同様の電界の強さを維持するために圧電素子に低電圧駆動信号の使用を可能にし得る。例えば、本明細書に開示される圧電素子は、ピークとピークの間の約５Ｖ～４０Ｖ電圧を駆動してもよい。

【0036】

ピエゾ素子の静電容量は、特定の圧電材料の厚さの縮小によって増大させられる場合がある。したがって、例として、ｘ１０倍薄いフィルムを駆動する際に、駆動電圧が１００Ｖから１０Ｖになると、静電容量は、より薄い圧電材料にはｘ１０倍に増大し得、電力消散は１０の因数で減少され得る。この電力消散の減少は、さらにイメージングプローブ中の発熱および温度上昇を低減することができる。したがって、より低い駆動電圧を使用すると、ｐＭＵＴ表面の温度は低下され得る。

【0037】

いくつかの実施形態では、所与の温度には、低電圧ｐＭＵＴを使用する場合、より多くのｐＭＵＴ素子がより大きな領域を照らすために駆動され得る。これは、特に画像を形成するために全体の標的をスキャンするために複数の放射が必要な場合、標的をより速くスキャンすることを可能にする。しばしば、標的領域は、様々な操縦角を使用して、複数の放射でスキャンされてもよく、および画像データは、より高い画質を取得するために組み合わせられる。

【0038】

高いフレームレートでイメージングすることも望ましい場合がある。フレームレートは、標的が１分当たり何回イメージングされるか測定する。画像ぶれなしで標的が移動していることを観察するために、組織運動が関与されている場合、高いフレームレートでイメージングすることは望ましい。いくつかの実施形態では、より多くの圧電素子を駆動する性能は、１つの放射当たりのトランスデューサアパーチャのより多くの適用範囲を可能にし得、それによって全体アパーチャをカバーするために必要とされる放射数を最小限に抑えられ、したがって、フレームレートを増大させられる。

【0039】

いくつかの実施形態では、画質は、複数の画像フレームを、結果として生じた１つのより低いノイズのフレームへと混成することによって改善され得る。しかしながら、これはフレームレートを減少し得る。従来のピエゾフィルムのフレームレートと比較して、より高いフレームレートの低電力のｐＭＵＴを使用する場合、ｐＭＵＴ温度の所与の上昇には、この平均法は、より低い電力を有する低電圧ｐＭＵＴのために使用することができ、したがって、本質的により高い開始フレームレートを可能にする。いくつかの実施形態では、超音波イメージングの開口合成法は、画像の混成を可能にするために使用され得る。

【0040】

いくつかの実施形態では、一度により多くの圧電素子を駆動する性能は、信号対ノイズ比（ＳＮＲ）を改善し、再構成像のより良い画質を可能にする。

【0041】

さらに、図１に示されるように、ＡＳＩＣ（１０６）は、ｐＭＵＴ（１０２）に結合される。ＡＳＩＣは低ノイズ増幅器（ＬＮＡ）を含み得る。ｐＭＵＴは、スイッチを通して受信モードにおけるＬＮＡに接続される。ＬＮＡは、反射された超音波ビームがｐＭＵＴに対する発揮する圧力によって生成されたｐＭＵＴでの電荷を、低ノイズの増幅された電圧信号に変換する。受信信号の信号対ノイズ比は、再構成されている画像の画質を決定する主要因の一つであり得る。したがって、ＬＮＡ自体における本来の雑音を減少させることは望ましい。これは、ＬＮＡの入力段階の相互コンダクタンスを増大させることによって達成することができる。これは、例えば、入力段階でより多くの電流を使用することによって達成することができる。より多くの電流は、電力消散および熱の増強を引き起こし得る。しかしながら、隣接中のＡＳＩＣでは、低電圧ｐＭＵＴが使用される場合、低電圧ｐＭＵＴによって節約された電力は、高電圧で作動しているトランスデューサと比較された時許容できる所与の合計温度上昇にＬＮＡにおける雑音を低下させるために利用することができる。

【0042】

図３Ｂは、本明細書に開示されるｐＭＵＴ素子（２２０）の概略図を示す。この実施形態では、ｐＭＵＴ素子（２２０）は、２つのサブ素子（２２０ａ）、（２２０ｂ）を含む。いくつかの実施形態では、各ｐＭＵＴ素子は、それぞれ１つ以上のサブ素子を含む。各サブ素子は、この実施形態では、第１の伝導体（２２２）に接続された第１の電極（２２３）、および第２の伝導体（２２７）に接続された第２の電極（２２５）、および第３の伝導体（２２６）に接続された第３の電極（２２４）を有する圧電層（２２１）を有しており、すべてのサブ素子の第１の伝導体はともに接続され、およびすべてのサブ素子の第２の伝導体はともに結ばれたコネクタであり、およびすべてのサブ素子のすべての第３の伝導体はともに接続される。

【0043】

ある実施形態では、ｐＭＵＴ素子（２２０）は、各ｐＭＵＴ素子が２つの端子を有する２つのサブ素子（２２０ａ）、（２２０ｂ）を含む。例えば、（２２０ａ）は、第１の伝導体（２２２）に接続された第１の電極（２２３）、および第２の端子（２２７）に接続された第２の電極（２２５）を有しており、および（２２０ｂ）は、第１の伝導体（２２２）に接続された第１の電極（２２３）、および第２の端子（２２７）に接続された第２の電極（２２５）を有する。

【0044】

ある実施形態では、各ｐＭＵＴ素子が２つの端子が有する、ｐＭＵＴ素子（２２０）は１つのサブ素子（２２０ａ）を含む。例えば、（２２０ａ）は、第１の伝導体（２２２）に接続された第１の電極（２２３）、および第２の端子（２２７）に接続された第２の電極（２２５）を有する。

【0045】

いくつかの実施形態では、サブ素子（２２０ａ）は、複数のサブ素子を有し得、サブ素子は２つの電極を有し、すべての第１の電極は、第１の伝導体に接続され、すべての第２の電極は、第２の伝導体に接続される。

【0046】

図３Ｃは、２つのサブ素子（２２８ａ）、（２２８ｂ）を有するｐＭＵＴ素子（２２８）の概略図である。いくつかの実施形態では、各ｐＭＵＴ素子は、１つ以上のサブ素子を含む。各サブ素子は、この実施形態では、第１の伝導体（２２９）に接続された第１の電極（２３０）、および、第２の伝導体（２３３）に接続された第２の電極（２３２）を有する圧電層（２３１）を有しており、ここで、すべてのサブ素子の第１の伝導体はともに接続され、およびすべてのサブ素子の第２の伝導体がともに結ばれたコネクタである。

【0047】

いくつかの実施形態では、サブ素子（２２８ａ）、（２２８ｂ）は、複数のサブ素子を有することができ、素子に２つのサブ素子がある場合、各サブ素子は２つの電極を有しており、第１のサブ素子の第１の電極は、伝導体を有する第２のサブ素子の別の電極に接続され、および第１のサブ素子の第２の電極は、第２のサブ素子の残りの電極に接続される。

【0048】

図４は、複数の圧電マイクロマシン超音波トランスデューサ（ｐＭＵＴ）アレイ素子（２３９）が、その上で配置される基板（２３８）を示す。この実施形態では、１つ以上のアレイ素子は、トランシーバーアレイ（２４０）を形成し、および１より多くのトランシーバーアレイは、基板（２３８）上に含まれる。

【0049】

従来のトランスデューサアレイは、個々のピエゾ素子を形成するために、圧電材料、例えば、バルクＰＺＴのブロックをダイシングすることによって形成されたジルコン酸チタン酸鉛（ＰＺＴ）を使用する。これらは、高価になりがちである。これに対して、本明細書に開示されるｐＭＵＴアレイは、基板（例えば、ウエハ）上で配置される。ウエハは、様々な形状および／またはサイズであり得る。例として、本明細書のウエハは、集積回路の構築のために使用される半導体プロセスでのウエハのサイズおよび形状になり得る。そのようなウエハは、高い容量、および低コストで産生することができる。例示的なウエハサイズは、直径６、８および１２インチである。

【0050】

いくつかの実施形態では、多数のｐＭＵＴアレイが低コストでバッチ製造され得る。さらに、集積回路は、典型的に、ｐＭＵＴと通信するために必要とされる接続が、互いに整列させるように、およびｐＭＵＴアレイ（図１の１０２）が、整合集積回路（１０６）に隣接で、典型的に垂直に下、または例えば、約２５μｍ～１００μｍの距離でアレイに隣接して接続することができるように、寸法を有するために設計され得る。いくつかの実施形態では、図１に示されるように、１０２、１０４と１０６との組み合わせは、画像化アセンブリ（１０８）またはタイルとして参照される。例えば、アセンブリ（１０８）の１つの例示的な実施形態は、１０２４の圧電素子のために送受信機能の適切な数を有する整合ＡＳＩＣに接続される、１０２４のｐＭＵＴ素子を有してもよい。いくつかの実施形態では、アレイサイズは１０２４に制限されていない。それは更に小さく、または更に大きくなり得る。ｐＭＵＴ素子のより大きなサイズは、複数の整合ＡＳＩＣ（１０６）に加えて、複数のｐＭＵＴアレイ（１０２）を使用し、それらを互いに隣接して組み立て、およびそれらをインピーダンス整合材料（１０４）の適切な量でカバーすることによって達成することができる。交互に、単一のアレイは、ｐＭＵＴ素子の数が１０００未満～１０，０００に範囲内にある、長方形アレイまたは他の形状に配置されるｐＭＵＴ素子の多数を有し得る。ｐＭＵＴアレイおよび複数のｐＭＵＴ素子は、整合ＡＳＩＣに接続され得る。

【0051】

図５Ａは、圧電素子（２４７）の例示的な実施形態の断面図を示す。この実施形態では、素子（２４７）は、基板（２５２）に配置される薄い圧電フィルム（２４１）を有する。圧電フィルムは、信号伝導体（２４６）に接続される、第１の電極（２４４）を有する。この電極は、典型的にＳｉＯ２が成長する基板に配置される。ＰＺＴが跳ね飛ばされる、または、ＰＺＴゾルゲルが適用される、プラチナが後に配置されるＴｉＯ２の層は、圧電フィルム（２４１）としてＰＺＴの薄層を発達させる。これおよび第１の金属電極は、所望の形状に腐食動作によってパターン化される。信号伝導体（２４６）は、第１の電極に接続される。第２の電極（２４０）は、薄フィルム（２４１）上に成長し、第２の伝導体（２５０）に接続される。第３の電極（２４２）は、第２の電極に隣接しているが、電気的に単離されるように成長させられる。第３の伝導体（２４８）は、第３の電極に接続される。示された電極の実際のレイアウトは、電極が別のものを囲む、正方形から長方形、楕円その他までの隣接電極、または環状電極に変動することができる。圧電フィルムは、様々な形状を有し得、基板および空洞上である部分で存在し得る。

【0052】

図５Ｂは、図５Ａの圧電素子の象徴的表示である。いくつかの実施形態では、第１の伝導体（２４６）は、第１の電極（２４４）に電気的に接続される。そのような接続は、金属、ビア、層間絶縁膜（ＩＬＤ）を使用してもよく、それらは簡潔性のために示されない。第１の電極は、圧電層（２４１）と接する。第２の伝導体は、第１の電極に関して、圧電層の反対側に堆積させられる、または成長させられる。第２の電極（２４８）は、第２の伝導体（２４２）に接続される。第３の電極（２４０）は、電極（２４８）に隣接して位置し、第３の伝導体（２５０）がそれに接続する。第１の電極（２４４）は、「Ｏ」電極としても呼ばれる。第２の電極は、「Ｘ」の電極と呼ばれ、第３の電極は「Ｔ」電極と呼ばれる。簡易性のために、ビア、層間絶縁膜（ＩＬＤ）および他の金属層の使用などの電極に導体を接続する接続手段は、すべての図で示されない、または詳細に説明されないことが理解されるであろう。これらの詳細は、最先端技術に熟達したものに公知である。さらに、根本的な膜を示すことなどの他の詳細は示されない。

【0053】

ＰＺＴの結晶構造の非相称のため、電気的分極性が電気双極子を作成して発達する。巨視的結晶構造では、双極子は、図６の左側に示されるように、デフォルトでランダムに配向されると認められる。材料が機械的ストレスにさらされるとき、各双極子は、その本来の配向から双極子に蓄積された全体的な電気的および力学的エネルギーを最小限に抑える方向へと回転することができる。すべての双極子が最初にランダムに配向される（すなわち、零点のネット分極）場合、それらの回転は、材料の巨視的ネット分極を大幅に変更することなく、従って、示された圧電効果は無視可能であり得る。したがって、ほとんどの双極子が多少同じ方向に配向され得るように、材料における初期状態を作成することは重要である。そのような初期状態は、材料を分極することによって材料に与えることができる。双極子が整列する方向は、分極方向として知られる。分極中の、および分極の後の双極子の配向は、図６（中間パネルと右パネル）に示される。

【0054】

したがって、圧電の薄フィルムは、使用される前に最初に分極される必要があるかもしれない。これは、典型的に高温（例えば、１７５°Ｃ）で暫くの間（例えば、１－２分以上）フィルムにわたって高電圧をかけることによって行うことができる。図３のピエゾ素子では、ｐＭＵＴは、２つの端子を備えて構築されることができ、高電圧は、例えば、（２１６）と（２１８）にわたってかけることができる。この高電圧は、１μｍの厚さのピエゾフィルム用に約１５Ｖであり得る。そのような電圧は、分極に十分である。

【0055】

典型的に従来ｐＭＵＴまたはバルクＰＺＴからの他のピエゾ素子は２つの電極を有する。本明細書に開示されるように、圧電素子は２つ（図３において）、または図５Ａおよび図５Ｂに示されるように、２つ以上の電極を有してもよい。図５Ａおよび図５Ｂでは、分極中に第１の伝導体は、接地電位に結び付けられることができる一方、第２の伝導体は、負電位に、１μｍの厚さのＰＺＴ膜のために－１５Ｖと言い、結び付けられ、および第３の電極は＋１５Ｖで高温でしばらくの間結び付けられる。これは、ＰＺＴ膜にわたって、第１と第２の伝導体間のフィルム対第１と第３の伝導体間のピエゾフィルムのために反対の２つの分極方向を作成することができる。分極が完了した後、送信または受信作動中に、第２および第３の伝導体は、接地またはバイアス電圧に接続され得る一方、第１の伝導体は、送信作動中に送信ドライバによって駆動されるためにＡＳＩＣに接続されるか、または受信作動中にスイッチを通してＬＮＡに接続される。第２および第３の伝導体は、０でないＤＣバイアスに結び付けることができ、バイアス値は異なることができる。

【0056】

例示的な実施形態での圧電素子は、横歪を利用し、それによって膜の動作を作成する、または膜の動作を電荷に変換するためにＰＺＴ横歪定数ｄ３１、圧電率、を利用する。送信作動中でフィルムへの直交分極方向を有する図５Ａおよび図５ＢのＰＺＴ素子は、図３Ａおよび図３Ｃで示されるフィルムのために唯一の分極方向を有する構造と比較して、所与の駆動には膜の動作を増幅させる。したがって、送信感度は、改善され得、適用された送信駆動の１ボルト当たり膜のより大きな動作を可能にする。

【0057】

受信モードでは、直交分極方向は、ＬＮＡによってより多くの電荷が感知される状況を作成してもよい。ＬＮＡ接続は、図７に象徴的に示される。ＬＮＡにピエゾ素子を接続する経路中のすべての素子は、簡易さのために示されるとは限らない。圧電素子（２６０）は、ある実施形態では、伝導体（２６２）によって接続されるＬＮＡ（２６８）連続してスイッチに接続される第１の電極を有する。（２６０）の第２の電極は、（２６６）であり、０Ｖ（接地）を含むＤＣバイアスに接続されてもよい。（２７０）は、ｐＭＵＴ素子（２６０）を突き当り、および電極（２６６）と（２７４）をわたって電荷を作成する、反射された超音波ビームを表わす。ＬＮＡは、電圧または電荷モードで作動するために設計され得ることが注目されるべきである。ｐＭＵＴは、大きな静電容量を有する傾向があり得、電荷の所定量のために、トランスデューサ上で電圧が増幅される場合、電圧感知が使用されると、トランスデューサにわたって、はるかに小さな静電容量を有するＰＺＴバルク素子のためよりも低電圧を作成するで。ＬＮＡの入力での電圧が小さいので、出力はより騒々しい。電荷増幅は、特にｐＭＵＴが受信モードにおける所与の入力圧力のためにより多くの電荷出力を生成する時、電圧モード作動と比較して、ｐＭＵＴ素子の高容量のため、ＬＮＡの出力で改善した信号対ノイズ比を提供することができる。これは、Ｃｔによって受信された任意の電荷は、はるかに小さなキャパシターＣｆにわたって転送され、ＬＮＡの出力でより大きな電圧を作成することが、図７に説明される。これらのＬＮＡは、それらが迅速に（例えば、１μｓｅｃ未満で）電力を上げるまたは電力を落とすように、設計することができる。

【0058】

従来の２Ｄイメージングは、高い長方形形状で設計されている素子の列を使用して行われる。交互に、これは列で配置された多くのより小さな素子を使用することによって達成され得る。個々のアレイ素子は、列を作るために、単一のより大きな１Ｄアレイ素子として動作するために組み合わせられ得る。これは、１つの信号伝導体および共通接地伝導体を有するより大きな素子を作成するために、これらの個々の素子を配線で接続することによって達成される。駆動を送信する、感知と制御を受信することは、この１つの組み合わせられるより大きな２リードのｐＭＵＴのために実施される。

【0059】

図８Ａは、本明細書のトランスデューサの超音波イメージングアレイ（３００）の例示的な実施形態の概略図を示す。アレイは、実例の目的で３つの行と３つの列、または３対３に配置される、９つのｐＭＵＴ素子を有して示される。実際上、アレイサイズが、より大きなまたはより小さな様々なサイズになりえることは理解されるであろう。サイズの非限定的な例は、３２対３２、３２対６４、３２対１９４、１２対１２８、２４対１２８、３２対１２８、６４対１２８、６４対３２、６４対１９４を（列対行または行対裂）を含む。

【0060】

図５Ｂで使用されるような象徴的表示は、ここでこのｐＭＵＴのアレイに使用される。各圧電素子の伝導体は、図８Ｂで電極に接続され、Ｏｘｙと指名され、ｘが１～３の範囲内であり、ｙが１～３の範囲内である。各圧電素子の第１の伝導体は、第１の電極に接続され、Ｏ１１と指名される。さらに、電子的に設定可能な撮像装置のためのすべての素子は、別のウエハに位置する対応するエレクトロニクスに接続されるそれらのＯリードを有する。Ｘと呼ばれる各素子の第２の電極はすべて、伝導体（３０２）によって他の素子のための他のＸ電極に接続される。伝導体Ｏは、信号伝導体である一方、Ｘは接地またはバイアスの線である。図８Ｂで示されるこの実施形態では、Ｏ電極は、ｐＭＵＴが配置される基板に近接でＡＳＩＣに接続される。３２対３２のｐＭＵＴのアレイがある例示的な場合では、１０２４のピエゾ素子がある。ｐＭＵＴダイス以下に典型的に位置したＡＳＩＣへの１０２４の「Ｏ」鉛接続部がある場合がある。これらの１０２４Ｏ線の各々は、送信作動中に送信ドライバに、および受信作動中にＬＮＡの入力に接続され、送信ドライバは受信モードにおけるハイインピーダンス状態になる。

【0061】

図９は、３ｘ３素子を備えるトランスデューサアレイの例示的な実施形態を示し、各素子は、３つのリード／ノード、すなわち、Ｏ、Ｘ、Ｔを有する。Ｏノードは、Ｏｘｙとして示され、ｘは１～３の範囲内であり、およびＹは１～３範囲内である。これらのＯノードは、ＡＳＩＣでエレクトロニクスを駆動し感知するために接続され得、ここで、Ｘノードは、バイアス電源または接地にともに接続され得、およびＴノードは、別のバイアス電源または接地にともに接続され得る。

【0062】

図１０Ａは、各ｐＭＵＴ素子が３つの端子を有する例示的なｐＭＵＴアレイを示す。この実施形態では、アレイは、２４行を有し、各行は、１２８の素子から構成される。同様に、同じ実施形態では、各列は、２４の素子から構成され得、すべての素子は、Ｏ、ＸとＴという名の３つの端子を有し得る。例えば、低左角の素子のＯ電極は、Ｏ_{０，１２７}と標識される。この素子は、２つの他の電極、すなわちＸとＴを有し得る。行上のすべての素子は、伝導体Ｘ０に接続され得、すべてのＴ端子は、Ｔ０に接続され得る、と注目されるであろう。分極作動中に、すべてのＯ端子は、０Ｖに接続されることができ、すべてのＸ端子は、負電位－Ｖ０に接続されることができ、および、すべてのＴ端子は、陽電位＋Ｖ０に接続されることができる。次の行のために、行１の電位は、最大電圧が電圧Ｖ１１、－Ｖ１１で行Ｒ１１に適用されるまでに、Ｘ１により高い－Ｖ１、およびＴ１により高い＋Ｖ１になり得る。行の上部半分の電圧は、下部半分に対称的になり得る。これらのバイアス条件下では、回路は、約１７５Ｃの高温で分極されてもよい。図１０Ｂは、イメージング使用のための分極の後、すべてのＸ端子は、ともに接続され、バイアス電圧に接続されてもよく、さらにすべてのＴ端子のためにも同様であることを示す。ＸとＴのためのバイアス電圧は異なり得ることに注目されるであろう。本構成では、列に沿った差別的な分極のため、アポダイゼーションは、サイドローブ漏出が仰角面で最小限に抑えられ手もよい、仰角方向に達成されることができる。いくつかの実施形態では、トランスデューサアレイは、さらに素子当たり２つの端子のみを含み得る、例えば、Ｘ端子とＯ端子、Ｔ端子は使用されない場合がある。

【0063】

図１１Ａは、２つのトランスデューサ素子のＡＳＩＣ（５００）への相互連結の略図である。ある実施形態では、２つのトランスデューサ素子（５０２）は、１つの基板（５０４）上に存在し、送受信および他の機能を含む別の基板（５１２）上のＡＳＩＣにある。ＬＮＡ（５１６）の入力は、それをトランスデューサの信号の伝導体に接続するリード（５１０）、Ｏリードにスイッチ（５１４）によって接続される。いくつかの実施形態では、バイアス伝導体（５０６）は、ＡＳＩＣへと接続され、後で接地または他のバイアス電圧に接続するためにＡＳＩＣから出て来る。これらはトランスデューサのＸリードであり、トランスデューサおよびＡＳＩＣで他のＸリードとともに接続されてもよい。（５２０）によって示されるように、送信ドライバ（５１８）は、基板（５１２）上でＡＳＩＣの外部の通信によって制御される場合がある。さらに、それは、送信モードにおけるスイッチ接続を示す、スイッチ（５１４）に接続される場合がある。図１１Ａを示されるように、ＬＮＡの出力および送信ドライバの入力は、２つの異なるリードを必要とする場合がある。（５１４）に類似するマルチプレクサースイッチの使用によって、１つのリードを使用することは可能である。いくつかの実施形態では、ＬＮＡ出力への接続は、受信モードにおける外部のエレクトロニクスに提供され得、送信ドライバへの入力は送信モードで提供され得る。

【0064】

図１１Ｂは、エレクトロニクスの１列のＡＳＩＣにおける機能のうちのいくつかの略図を示す。機能的に、エレクトロニクスの１列は、混成のより大きな線素子に構成するために、ｐＭＵＴの１列へ直接接続してもよい。ＡＳＩＣが、他の行または列のための回路を含んでもよく、示されていない他のサポート回路を含んでもよいことは理解されるであろう。最先端技術に熟知している当業者にとって明白であると考えられる、異なる回路トポロジーで望まれる実際の機能を達成することができることはさらに理解されるであろう。示された描写は、単に観念自体を説明することである。

【0065】

図１１Ｂは、ＡＳＩＣ（６００）の１列の例示的な概略図を示す。ある実施形態では、伝導体（６０８）は、図８Ａ－８Ｂの、Ｏ３１のｐＭＵＴアレイでの素子のための対応信号伝導体に接続される。同様に、図８Ａ－８ＢのＯ２１は、図１１Ｂの（６２８）に接続される。送信ドライバ（６０６）は、図１１Ｂの伝導体（６０８）に接続され得る。このドライバ６０６はその入力にスイッチ６０２を接続することがあり、６１６（線素子のための信号の伝導体）をリードするために接続する、それは他のものの入力に接続する、その列上のスイッチを通してその列のドライバを送信する。スイッチは、制御ユニット（６２４）によって制御され得、制御ユニットは、どのスイッチを付けるべきか外部制御装置との通信によって決定すてもよい。信号伝導体（６１６）は、さらにエレクトロニクスに接続し、送信ビームフォーマーを実行する場合がある。Ｏ伝導体（６０８）は、さらにスイッチ（６０４）に接続され得、スイッチ（６０４）の反対側は、その列（例えば、（６２２））の同様のスイッチに接続する場合がある。線（６１４）は、低ノイズ増幅器（ＬＮＡ）（６１８）の入力に接続する場合がある。各線素子（または列）のために、１つのＬＮＡのみが必要とされる場合がある。ＬＮＡは、受信モードにおける制御ユニット（６２４）によって活性化され得、該制御ユニットは、他のスイッチ（例えば、（６０２））を止める際に、さらにスイッチ（例えば、（６０４））を付ける。これは、ｐＭＵＴの信号電極を（接続（６０８）を通して）ＬＮＡに接続する場合があり、ＬＮＡは、受信される信号を増幅し、低付加雑音を有する電圧出力（６２０）へ変換する場合がある。受信モードにおける、制御装置は、送信ドライバを、受信信号を妨げないように、それらの出力インピーダンスが非常に高くなる無効モードにさらに行かせる場合がある。送信モードにおける、ピエゾ素子が送信することになっていないとき、スイッチ（６１０）は、正味０ボルトが、送信モード中に信号を送信することになっていない素子のためにｐＭＵＴ信号とバイアス電極にわたって駆動することを確保するために、スイッチ（６０２）および（６０４）が止めた状態で、付けられ得る。Ｘ線もＡＳＩＣに接続される。図８Ａ－８Ｂでは、１つのみのバイアス電極Ｘが示されることに注目されるべきである。しかし、複数のバイアス電極は存在し得る。例えば、図９は、ＸおよびＴの２つのバイアス電極での実施を示す。原則として、全アレイには、ＴおよびＸの電極に接続するために２つの接続のみが必要であるが、高品質イメージングを達成するためにさらに多くのを有することは望ましい。ＡＳＩＣとｐＭＵＴと間のＴおよびＸのための接続数を増大させることは、接地またはバイアス源と平行して接続されるとき、ＸおよびＴの伝導体におけるインピーダンスを減少させ、それは、クロストークを減少させる。クロストークは、干渉および画質低下を引き起こす、イメージング素子から別の素子まで信号の結合である。偽の電気的結合は、ＸおよびＴの線で流れる電流に起因していずれかの電圧降下が、その電圧に理想的にさらされるべきでないピエゾ素子にわたって現われるときに引き起こされ得る。ピエゾ素子が電子制御下で送信していないまたは受信していないとき、Ｘ、ＴおよびＯ電極は局部的に短絡される。

【0066】

簡単性のため、図１１Ｂは、２つのバイアス伝導体のうちの１つ（図８Ａおよび８ＢのＸ）のみとの接続を示す。しかし、ＸおよびＴ端子の両方を接続するための手段が、図９に示されるものと類似のｐＭＵＴアレイを支持するために、さらに存在することは理解されるであろう。

【0067】

いくつかの実施形態では、図１１Ｂの伝導体（６１２）は、図８Ｂの（３０２）、Ｘに接続され得る。いくつかの実施形態では、図１１Ｂの伝導体（６１３）も、Ｘ（３０２）に、ただし（６１３）に近い位置で、接続され得る。これらの追加相互連結（６１３）および（６１５）は、不可欠ではない一方、少なくとも１つの接続（（６１２）、（６１３）または（６１５）のいずれか）が必要であることに注目して頂きたい。図１１Ｂは、図９のＴ電極に接続するために必要とされる回路も示さない。必要とされる回路は、Ｘ電極への接続のために使用されるものに類似し得る。

【0068】

図１１Ｂは、受信出力（６２０）および送信入力（６１６）が、２つのリードを必要とし得ることを示す。しかし、マルチプレクサを使用すると、１つのリードもこの目的に使用され得る。

【0069】

本明細書の線撮像装置は、複数のピエゾ素子列を含んでもよく、各列は、少なくとも信号およびバイアスリードによって制御装置に接続される。適切な周波数のパルスは、線を駆動する。他の線は、このパルスの遅延されたバージョンで駆動される。特定の線のための遅延の量は、ビームフォーミングとして知られている作動で、結果として生じた送信されたビームを角度で操縦されるか、または特定の深さで集束されるように可能にするものである。

【0070】

図８および図９の線撮像装置は、電子的に設定可能である。１つの方向に２４の素子、および直交方向（この例のためにアジマス方向）に６４の素子を有して配置されるピエゾ素子のアレイの例を使用すると、各線が最大２４の素子からなる、６４線撮像装置を構築することができる。しかしながら、サイズは、任意の線のために０～２４の素子に電子的に調節することができ、アジマスで最大６４線の任意の数も活性化することができる。

【0071】

２Ｄまたは３Ｄの撮像装置における、図１２Ａ及および図１２Ｂに示されるように、仰角面の薄いスライスをイメージングすることは望ましい。この特定の実施形態では、仰角方向は左パネル上のｙａ軸にある。仰角面（１２０１）は、ｙａ－ｚａ面内にある。同じ実施形態では、アジマス面（１２０２）は、本明細書のスキャニング面でも、仰角面に対して直交である。図１２Ｂを参照して、機械的レンズは、ビームを仰角面に集束させ、ビームを、仰角面におけるより厚いスライスを形成するために追い払い続け、受信信号の一部になる望まれない反射を有するより厚い仰角スライスで他の対象を打ち、信号に散乱（ｃｌｕｔｔｅｒｉｎｇ）を加え、画質を低下させる。

【0072】

ビームが意図されたスライス厚を越えて広がると、それは場合によって所望の範囲外の標的を打ち得、それらの反射は再構成画像に散乱を引き起こす。トランスデューサ表面上で形成される機械的レンズは、図１２Ｂで見られるように、仰角面のビームを固定された仰角スライス厚まで集束させることができ、ここで、厚さは、図１２Ｂで見られるように、仰角焦点ポイントで最小限であり、および仰角面焦点ポイントとして図１２Ａの上でさらに示される。２Ｄイメージングのための電子焦点は、時間関数としての動的受信焦点によって、仰角面の改善された焦点を可能にする。ここで、仰角での焦点距離は、ビームが標的へと下がりより優れた画像をもたらすとともに、変動される。３Ｄ画像化については、その特定の仰角切片を導くことができないか、所望の量以上掃くことができないので、固定された機械的レンズは働かない。したがって、電子的に制御される仰角焦点は望ましい。

【0073】

いくつかの実施形態では、これはトランスデューサを多くの様々なストリップに分割することによって達成される。図１３Ａを参照して、特定の実施形態では、複数のトランスデューサ素子を有するトランスデューサは、Ｎ列で整列され、ここで、各列は、トランシーバー素子の最大Ｍ行を有する。素子の行は、第１の数の行を含むＡストリップであって、ストリップＡは最大Ｎ列を有する、ストリップＡと、行の中央セクションにある第２の数の行を含むストリップＢであって、各行は、最大Ｎ列を有する、ストリップＢと、最大Ｎ列の行の下部セクションを含むストリップＣと、に分割することができる。いくつかの実施形態では、各ストリップは、個別に駆動されるために、および各ストリップの列が送信ドライバによって同じ駆動を共有するように、選択され得る。ストリップＡ、ＢおよびＣは、隣接するストリップと重複しないことになり得る。代替的に、ストリップは、その隣接するストリップと多くの行および列に重複する場合がある。いくつかの実施形態では、ストリップは、ともにトランスデューサ素子のすべてのＮ列とＭ行をカバーする。いくつかの実施形態では、電気的にプログラムされた時、ストリップのすべては、トランスデューサのＭ対Ｎアレイの一部のみをカバーする場合がある。

【0074】

いくつかの実施形態では、上部セクションＡは、そのセクションのすべての素子が、素子がある列に意図される送信ドライバによって駆動されるように、構成される。この実施形態では、送信動作では、Ｎ混成列各混成列は、ストリップＡまたはＢまたはＣの行の素子を含んでもよいを駆動する特有の遅延を有するＮ送信ドライバは、超音波ビームをアジマス面（１２０２）に集束させるために使用される。受信動作中に、セクションＡに衝突する反射された信号は、図１４に示されるように、スキャンラインＡ１、Ａ２、Ａ３などを作成するためにビーム形成される。図１４を参照して、ＰＭＵＴの３つのストリッップは、Ａ、ＢおよびＣとして標識される。これらのストリップは、列上の素子が共通送信ドライバによって駆動されるＰＭＵＴの行を含む場合、Ｎ列のためにＮドライバ（すなわち、Ｎ列の各々のために異なるドライバ）を有する。スキャンラインＡ１、Ａ２等は、ストリップＡを使用して送信と受信によって形成することができる。スキャンラインＢ１、Ｂ２等は、セクションＢから形成され、およびスキャンラインＣ１、Ｃ２等は、セクションＣから形成される。そうすると、３つのセクションのスキャンデータを使用して、別の焦点、今度仰角方向では、列ドライバに沿った遅延を使用してビームをアジマス面に集束させるために前に使用された同様の方法で、セクションＡ、ＢおよびＣのデータに特有の遅延を使用して実行される。このプロセスは、２段階ビームフォーマーと見なされてもよく、ここで、第１の段階は、Ａ、Ｂ、Ｃのスキャンラインの現像からなり、第２の段階は、そのデータを仰角面で焦点を展開するために使用する。仰角の焦点は、遅延をデジタル方式で適用することによって受信器で達成される。この技術は、仰角面で焦点を可能にするのみならず、焦点が動的であることを可能にする。この場合、焦点距離は、仰角焦点が超音波ビームとともに移動することを可能にするために、時間の関数として調節されることができる。

【0075】

図１３Ａと図１４に記載されるプロセスは、３つの送受信を必要としても、セクションＡおよびＣからの第１と第２の送受信は、１つの動作に組み合わせられ得る。いくつかの実施形態では、トランスデューサの上部および下部の両方の送信は、同時に実施されることができ、ここで、列の上部および下部の上の遅延は同一である。第２の送信は、第１のおよび／または第２の送信に使用されるものとは異なる遅延を有する中央部からである。

【0076】

いくつかの実施形態では、上部セクション、中央セクション、および／または下部セクションは１つ以上のサブセクションに分割されることができ、その各サブセクションは、パルス送信および信号受信のための多くの行を含む。いくつかの実施形態では、各サブセクションは、本明細書に開示されるものと類似した複数のスキャンラインを形成するために使用され得る。

【0077】

いくつかの実施形態では、トランスデューサ素子アレイは、３つ以上のストリップ、例えば、４、５、６、７などに分割され得る。いくつかの実施形態では、各ストリップのスキャンラインは、順次にまたは同時に実行され得る。いくつかの実施形態では、同時送信では、中央ストリップに対称的なストリップのスキャンラインは取得される。いくつかの実施形態では、同じ列の素子の遅延は、同時に動作されるセクションのものと同一である。

【0078】

仰角焦点は、トランスデューサの残存部分に対してトランスデューサの２つの外側のセクションの一部の電圧のより低い振幅をさらに使用することによって促進され得る。

【0079】

いくつかの実施形態では、仰角方向に沿った特有のプログラム可能な遅延は、すべての列の各素子のために実施される。すべてのＮ列が、互いに対して遅延される駆動信号を受信すると仮定する。さらなる遅延は、列素子に沿ったさらなる遅延を追加するために生成され得、列に沿った各素子は、同じ列上のその隣接素子に対する異なって遅延されることができる。遅延プロフィールの例は、図１８Ｂで示される。仰角方向に沿ったすべての列素子の遅延は類似し得る。１つの実施形態では、遅延は対称的であり、中心素子で仰角面の焦点のために最大である。外側および中央の素子間の遅延差の量は、焦点距離を決定する。

【0080】

いくつかの実施形態では、遅延プロフィールは、図１８Ｂに示され、ここで、列の端素子での相対的な遅延は、０ｘＲＤまたは０ｎｓであってもよい。行１およびＲ２２の上の素子については、行０での遅延に対する遅延は、対称な遅延が中央素子のまわりで望ましい場合、図１８Ｂで示されるように、アルファ１ｘＲＤなどでありえる。遅延ＲＤは、アルファ１、アルファ２等と同様にプログラム可能である。したがって、遅延プロフィールは、列に沿って構築され得、ここで、遅延は、列の端にある遅延に相対的であり得る。相対的な遅延プロフィールは、他の列の素子のために同一である得ることが注目されるべきである。他の実施形態では、遅延プロフィールは、中央素子のまわりで対称的でない場合があり、任意にプログラムされ得る。いくつかの実施形態では、遅延は、２５ｎｓ～１０００ｎｓの範囲内である。いくつかの実施形態では、遅延は、１０ｎｓ～５０００ｎｓの様々な範囲を有し、プログラム可能である。いくつかの実施形態では、遅延は、５０ｎｓ～５００ｎｓの範囲内である。

【0081】

いくつかの実施形態では、本明細書のシステムおよび方法を使用して、スキャンラインを取得する手順は、図１５に示される。いくつかの実施形態では、反射された信号は、トランスデューサによって受信され、信号は、電圧に変換され、アナログ・デジタル・コンバーター（ＡＤＣ）によって増幅され、デジタル化される。これらの受信信号は、ＲＦ信号としても知られている。これらのＲＦ信号は、τｎ（例えば、τ１、τ２、τ３、τ４…）によって遅延され、図１４のスキャンライン、例えば、Ａ１、Ａ２などを形成するために合計化され得る。いくつかの実施形態では、信号は、遅延されてそして係数で重み付けされ、その後、スキャンラインを形成するために合計化される。

【0082】

いくつかの実施形態では、受信方向にビームを集束させることは、アジマス方向（Ｙ）に沿って１つを超えるＲＦ信号、例えば、Ｓ１、Ｓ２などを利用し、それらはＲＦ信号として知られているデジタル化された出力サンプルである。いくつかの実施形態では、ＲＦサンプルは、例えば、Ｙ方向に沿った遅延プロフィールで遅延され、結果として生じる信号は、スキャンラインを形成するために重み付けられ、合計化され得る。

【0083】

図１４に示されるように、連続の送受信イベントで、スキャンラインＡ１、Ａ２および追加スキャンラインは、セクションＡを使用して取得され得る。いくつかの実施形態では、画像フレームは、イメージングされる標的領域の細密スキャンを達成するために１００またはそれ以上などの多くのスキャンラインを含んでもよい。同様の手順は、セクションＢおよびセクションＣを使用してスキャンラインを取得するために使用され得る。セクションＡ、ＢおよびＣのスキャンラインは、第１のレベルビームフォーマーを使用して展開され、ビームフォーマーは、アルゴリズムを使用して、スキャンラインを作成し、記載された実施形態では、アルゴリズムがすでに記載された信号遅延および合計化の方法を使用した。合成アパーチャ、第２のレベルのビームフォーマーは、その後、図１６で示されるように、仰角面において集束を達成するために使用される。いくつかの実施形態では、これらの送信は、単一の仰角角度（０度、１０度、２０度、３０度など）に集束され、それによって、仰角面内にない面散乱を減少させ、改善された画像を取得する。

【0084】

特定の実施形態では、図１６を参照して、２段の集束／ビームフォーマーは、Ａ１、Ｂ１およびＣ１、Ａ２、Ｂ２およびＣ２、Ａ３、Ｂ３およびＣ３等からのビームデータ（すなわち、スキャンラインデータ）を使用し、それは、最終ビーム出力を形成するために、遅延され、重み付けされ、合計化され、仰角面集束を可能にする。この実施形態では、Ｘは仰角軸である。

【0085】

機械的レンズと異なり、合成レンズについて本明細書に開示されるように、焦点距離は、ビームフォーマーに電子的にプログラムされ得る。いくつかの実施形態では、そのプロセスは、トランスデューサの任意のセクション、例えば（Ａ、ＢおよびＣセクション）からスキャンラインを形成するために多くの送受信（例えば、スキャンラインＡ１を形成するためにＮラインから１つの送受信）を必要とする場合がある。フレームを形成するために、Ｒスキャンラインはイメージングされる全領域をスキャンすることが必要とされる。さらに、この場合、３つの別個のフレームＡ、ＢおよびＣが必要である。いくつかの実施形態では、画像に高いフレームレートを有することは望ましい。フレームは、多くのスキャンラインを含んでもよい。しかしながら、同数のスキャンラインを展開させることができる一方で送受信の数を減少することができれば、フレームレートが増加するであろう。いくつかの実施形態では、増加したフレームレートは、２つのセクション（例えば、ＡとＣ）からの送受信を組み合わせることによって達成することができる。これらの領域は中央領域に対して対称的であるので、例えば、図１５に示されるような必要とされる遅延は、領域ＡおよびＣには同一であり得る。これらの２つの領域を、信号を送受信するために組み合わせられた１つの領域に組み合わせることによって、フレームレートは、１５０％増加し得る。中央部分Ｂは、領域ＡおよびＣのための第１の送信で使用された遅延と異なる遅延を必要とする場合がある。いくつかの実施形態では、スキャンラインＡ１、Ｂ１、Ｃ１などはアジマス面に沿って形成される。第２のビームフォーミング動作は、第１レベルのビームフォーマーからのデータを使用し得、および図１５および図１６で示されるような同様の技術を使用して集束は仰角面において達成され得る。いくつかの実施形態では、２Ｄスキャンはストリップの片側、例えば、Ｎ列からスタートすることができ、もう一方の末端、例えば、列１で完成する。したがって、フレームＡは、ビームＡ１、Ａ２、ＡＮ…のために順番でスキャンすることによって取得することができる。フレームＡに対する時間のシーケンスフレームであるフレームＢのこのシーケンスを追従することによって、標的は移動したかもしれない。運動アーチファクトの影響を最小限に抑えるために、ビームフォーミングは、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２などの様々なフレームのためにスキャンラインをインターリーブすることによって行うことができる。ＡとＣは、送信および受信がともになされ得るように組み合わせられると、組み合わせられたＡ、Ｃ領域は、Ｄとして指定され得、およびスキャンラインはＤ１、Ｄ２などとして指定され得る。非限定的な例示的スキャンシーケンスは、Ｄ１、Ｂ１、Ｄ２、Ｂ２などになり得る。これは、イメージングされている標的の運動に対する感度を最小限に抑えることを可能にし得る。

【0086】

いくつかの実施形態では、Ａ、Ｂ、Ｃを形成するために使用される列の数はプログラム可能である。列の数は、イメージングされている解剖学的構造に応じて調整され得、および、例えば、解剖学的構造または患者情報に基づいて事前セットを使用してユーザインタフェースで設定することができる。

【0087】

いくつかの実施形態では、電子合成レンズは、動的集束および動的アパーチャを提示する。例えば、近距離場では、ＡとＣのための重みは、最小限で、深度に応じて徐々に増加することができ、アパーチャの変化を引き起こす。

【0088】

いくつかの実施形態では、セクション（例えば、ＡおよびＣ）は、送受信中にアポダイズされる。アポダイゼーションは、送信（Ｔｘ）駆動波形のパルス幅変調（ＰＷＭ）によって達成され得る。アポダイズされないパルス駆動は、標準パルス幅を有する。パルス幅が変更される、例えば、減少させられる場合、ｐＭＵＴからの圧力出力は減少され得る。いくつかの実施形態では、アポダイゼーションは、素子がトランスデューサの中心から端に行くにつれて、素子のために重みを先細りさせる。これはサイドローブを減少させ、より高画質の画像を作成することができる。記載された手順にアポダイゼーションを適用することによって、信号の仰角面の外側への漏れを減少させ得る。図１０Ａ－図１０Ｂは、ｐＭＵＴアレイを用いた仰角方向のアポダイゼーション実装の例示的な実施形態を示す。アレイにおける各ｐＭＵＴは、３つの端子を有する。この実施形態では、ｐＭＵＴは、変更する分極強度でプログラムされ得る。例えば、図１０Ａにおける、ｐＭＵＴアレイは、膜および１行当たりの様々な分極強度を制御するピエゾ材料のために様々な分極方向を使用して分極される場合がある。図１０Ｂは、分極動作後のアレイの例示的なバイアス接続を示す。いくつかの実施形態では、本明細書の同じ原理は、２つの端子のみ、例えば、Ｏ端子およびＸ端子を使用するｐＭＵＴに当てはまる。

【0089】

いくつかの実施形態では、アポダイゼーションは、マルチレベル送信駆動、例えば、３、５または７レベルを使用することによって達成され得る。この駆動信号の様々なレベルを選ぶことによって、アポダイゼーションは、トランスデューサの中心より端に近い素子のためにより低い振幅の送信駆動信号を変化させる振幅を適用することによって作成され得る。この例では、中央の行と比較して外側の行上のすべての素子は、より低い駆動電圧を有し得、およびデジタル復号および選択によって特定の駆動レベルは、マルチレベル出力を形成するために利用可能であり得る。３レベルの復号の例は、図２２に示される。

【0090】

いくつかの実施形態では、アポダイゼーションは、トランスデューサアパーチャの中心のそれと比較して端でより小さなサイズの圧電素子を使用することによって実施される。

【0091】

いくつかの実施形態では、トランスデューサ素子は、図１３Ａで示されるように、上部セクション、Ａ、下部セクション、Ｃ、および中間セクション、Ｂで、配置される。図１３Ｂで示されるように、これらの各セクション、すなわち、セクションＡ、ＢおよびＣでは、行上の２つの隣接する素子は、送信および／または受信動作において電気的に一体化して接続され、Ｎライン（本明細書では列に等しい）トランスデューサをＮ／２ライントランスデューサに本質的に変換する。送信動作中に、各ラインの上部および下部のセクションは、チャネルに接続され得、および中間セクションは、別のチャネルに接続され得る。したがって、Ｎチャネルは、Ｎ／２ラインを処理するのに必要とされる。送信動作中に、すべての素子がオンに操作され得、そしてトランスデューサですべての素子を利用することによって最大の送信圧力を生成することができる。アジマス方向に集束することは、ラインまたは列の間の相対的遅延を変更する送信チャネルによって達成され得る。受信動作中に、素子は、図１３Ｂで示されるように接続され得、アジマス方向に集束され得る。仰角集束は、図１３Ａで議論されるように、第１レベルのビームフォーマーの結果を使用して、ビームフォーミングを使用して実行され得る。図１３Ｂで示されるように接続されているトランスデューサ素子を使用する送受信の動作は、最大の信号対ノイズ比および速いフレームレートのために、トランスデューサ全体を使用して１つの送受信動作という利点を有し得る。信号対ノイズ比は、図１３Ａで示されるような場合より高くなり得、その場合では、各ストリップは個別に駆動されるために選択され得、およびすべてのトランスデューサ素子が使用されるので、各ストリップの列は、送信ドライバによる同じ駆動を共有する。さらに、運動アーチファクトは、図１３Ａで示されるようなトランスデューサを使用するより、図１３Ｂで示されるようなトランスデューサを使用して減少され得る。

【0092】

いくつかの実施形態では、プログラム可能な遅延は、１つ以上の列に仰角方向に沿って生成され得る。いくつかの実施形態では、すべてのＮ列が、互いに対して遅延される駆動信号を受信する場合、追加遅延は、同じ列に沿った素子のためにさらなる遅延を加えるために生成され得る。いくつかの実施形態では、列に沿った各素子は、同じ列上のその隣接する素子に対して異なって遅延され得る。遅延プロフィール例は、図１８Ｂで示される。アレイ素子ｅｌｅ_ｉ，ｊのための有効な遅延は、以下のように、グループ列遅延、τ_ｊ、および個々の行遅延、τ_ｉ、の和であり得る：

【0093】

【数1】

【0094】

ここで、いくつかの実施形態では、遅延τ_ｊ、τ_ｉは、以下によって決定され得る：

【0095】

【数2】

【0096】

【数3】

【0097】

等式（１）－（３）では、送信時の焦点は、位置（ｘ、ｙ、ｚ）にあり、遅延は、位置ｘ_ｊ、ｙ_ｉでの素子のために独立して計算され得る。可変数ｃは、伝搬媒質における仮定の音速である。完全で分離不可能集束の場合、トランスデューサ素子、ｅｌｅ_ｉ，ｊ、のための遅延は、以下のように計算され得る。

【0098】

【数4】

【0099】

いくつかの実施形態では、アジマスおよび仰角における遅延の可分性仮定は、完全ではなく、遅延プロフィールにおける最大の誤差は、集束アパーチャの外側の素子上で生じることに注目されたい。しかしながら、小さな誘導角度および／または大きなｆ／数（ここで、ｆ／数はアパーチャ直径対焦点距離の比である）を有する実施形態については、この可分性仮定は、満足な結果を提供し得、電子実施を容易にし得る。

【0100】

仰角（例えば、同じ行）に沿ったすべての列素子のための遅延は、類似し得る。遅延は、仰角面の集束のために中心に最大を有して対称的になり得る。遅延の量は、焦点距離を決定してもよい。

【0101】

いくつかの実施形態では、すべての列のための仰角方向に沿ったプログラム可能な遅延が、実施されてもよい。すべてのＮ列は、互いに遅延される駆動信号を受信すると仮定する。追加遅延は、列素子に沿ったさらなる遅延を追加するために生成され得、ここで、列に沿った各素子は、同じ列上のその隣接する素子に対して異なって遅延され得る。列上の中央素子に関する非対称的な遅延も達成され得る。ある実施形態では、仰角面においてビームを導くことは望ましく、および列上の素子のための遅延は、列の各素子がその隣接素子に対して固定された遅延インクリメントを有するように、生成される。

【0102】

いくつかの実施形態では、仰角方向に沿ったプログラム可能な遅延が、実施され得、ここで、仰角遅延は、２つの遅延、例えば、粗線形遅延、および細密で任意の遅延の和になり得る。列に沿った素子のための粗線形遅延は、ビーム誘導のためにも有用であり得る。ビームを傾けるために、列の下部の素子は、列の上部の素子から横方向の遅延を有してもよく、ここで、その間の素子は、直線的に補極される遅延を有する。遅延は、より大きな誘導角度が大きくなればより大きくなる。さらに、列の素子に沿った細密遅延は、仰角方向にビームを集束させるのに有用であり得る。例えば、遅延がラインの中央素子でより大きく、かつ遅延が、中央素子の両側で対称的に減少する場合、ビームは集束し得る。小さな遅延値は、より大きな焦点距離（例えば、何十ｎｓ）を有するビームという結果をもたらし、および大きな遅延値は、より短い焦点距離（例えば、数百ｎｓｅｃ～μｓｅｃ）を有するビームという結果をもたらす。いくつかの実施形態では、すべてＮ列が互いに遅延される駆動信号を受信する場合、仰角遅延は、列素子に沿ったさらなる遅延を追加するために生成され得、ここで、列に沿った各素子は、２つの遅延、例えば粗遅延および細密遅延によって遅延され得、ここで、粗遅延は、隣接する素子間で線形的になり得、細密遅延は、隣接する素子間で任意であり得る。列素子に沿った線形的遅延は、列によって異なり得ると同様に、列素子に沿った細密遅延は列によって異なり得る。したがって、アレイ素子ｅｌｅ_ｉ，ｊのための有効な遅延は、以下のように、グループ列遅延、τ_ｊ、線形的粗行遅延（ｌｉｎｅａｒ ｃｏａｒｓｅ ｒｏｗ ｄｅｌａｙ）、τ_{ｉ、ｃｏａｒｓｅ}、と細密行遅延（ｆｉｎｅ ｒｏｗ ｄｅｌａｙ）、τ_{ｉ、ｆｉｎｅ}の和でありえる：

【0103】

【数5】

【0104】

ここで、τ_ｊ、τ_{ｉ、ｃｏａｒｓｅ}、および、τ_{ｉ、ｆｉｎｅ}は、以下のように計算され得る：

【0105】

【数6】

【0106】

【数7】

【0107】

等式（５）－（７）では、送信時の焦点は、位置（ｘ、ｙ、ｚ）にあり、遅延は、位置ｘ_ｊ、ｙ_ｉでの素子のために独立して計算され得る。変数ｃは、伝搬媒質における仮定の音速である。等式（６）では、ｙ_ｍｉｎパラメータは、２Ｄトランスデューサ面上に、焦点（ｘ、ｙ、ｚ）を投影すること、および投影された焦点への最小距離を有するトランスデューサ行位置を計算することによって計算され得る。粗遅延（Δτ）のスロープは、細密遅延が、完全な２Ｄ遅延の十分な近似値を与えるために使用され得るように計算され得る。

【0108】

遅延を計算するための上記の方法は、前述されたＸ－Ｙの分離可能な遅延と比較して、等式（４）の２Ｄの焦点の遅延にはるかに良い近似値を与え得ることは当業者に明白であろう。改善された遅延計算は、列ベースで列上の様々な遅延を実施するために、粗遅延クロック、細密遅延クロック、およびさらなるいくつかのレジスタービットを必要とすることになり得る。しかしながら、この方法は、細密クロック遅延および個々の素子ルーティングでの２次元における完全な任意の遅延よりも、集積回路中で実施するのに簡単である。

【0109】

いくつかの実施形態では、カスケード化された一連のフリップフロップは、適切な遅延を有するＴｘビームフォーマーからの列に到達クロックをゲート制御する。その後、この遅延は、異なるクロックによって列において伝播され得、この異なるクロックの周波数はプログラム可能であるが、様々な列ドライバのためのドライバのための遅延を生成したＴｘクロックに同期される。列上の中央素子のまわりの対称的な遅延については、遅延を生成するフリップフロップチェーンは、列の中央素子で停止し、ここで、遅延プロフィールが、図１９に示されるように、中心のまわりで対称的になり得る。フリップフロップによって生成された遅延は、行０の素子が最後の行上の素子と同じ遅延を有し、第２の行上の素子は、上側で最後から２番目の行上の素子と類似の遅延を有するように、適切な位置へ送られることができる。

【0110】

いくつかの実施形態では、列の隣接する素子間の遅延は、線形的であり得る。表１の結果および図２３Ａでの仰角ビームプロット（ｂｅａｍｐｌｏｔ）は、放物線のプロフィールと比較して、仰角における線形的遅延プロフィールを使用する効果を示す。表１の結果は、図２３Ａの一方向のビームプロットのビーム幅（－３ｄＢおよび－１０ｄＢ）を定量化する。図２３Ａで示されるように、特定の実施形態では、仰角集束の５つの異なる実施：１）仰角集束なし、２）完全な２Ｄ集束、３）線形的遅延、４）区分上線形的遅延、５）スパースアポダイゼーションが、２ｄトランスデューサアレイのために調査される。線形的遅延の例については、列に沿った隣接する素子間の遅延は、互いに固定され得、この条件は必須ではないが、仰角遅延プロフィールは、アレイの中心のまわりで対称的であり得る。区分上線形的遅延については、遅延プロフィールは、少なくとも３つのセグメントに分離され得、所与のセグメントの隣接する素子は、互いに固定された遅延を有する。この方法は、複数の線形的遅延セグメントを含むことによって放物線の遅延プロフィールのよりよい近似値を可能にし得る。スパースアポダイゼーション方法は、他の方法と比較して、アレイを送信時に１．５Ｄアレイと同様に動作させるために、素子をオンおよびオフすることによって、能動素子の数を減少させることができる。このスパースアポダイゼーション方法の１つの例は、図２３Ｂで示される。このアプローチでは、完全なアパーチャと比較して、出力圧力が減少され得ることに注目されたい。トランスデューサの様々な誘導角度の例は、図４４に示される。

【0111】

表１の結果は、アジマスにおける０度の誘導を有する仰角ビームプロットの－３ｄＢおよび－１０ｄＢのビーム幅を示す。結果は、線形的遅延方法が仰角集束を使用しない場合よりも良く、完全な２Ｄ集束法に類似し得ることを示す。区分上線形的遅延方法は、線形的方法よりさらに良いビーム幅性能を予想通りに達成する。スパースアポダイゼーション方法は、達成可能なビーム幅の観点から仰角集束がない場合よりもよいが、線形的方法ほど良好ではない。スパースアポダイゼーション方法が標準以下である理由は、スパースアレイの「行」に沿ったピッチが、他の方法と比較して減少されているという事実のために最も可能性がある。図２３Ａの仰角ビームプロットの結果は、線形的および区分上線形的遅延ビームプロットが－１５ｄＢまで２Ｄ集束ビームプロットと同様であることを示す。スパースアポダイゼーション方法は、行の横方向のオフセットにより非対称的なビームプロットを有し、この方法はさらに調査されたすべての方法の中で最大のサイドローブを示す。方法はさらにオフ軸（図２３Ａの右パネル）から離れて横方向に導くときに安定性を示す。これらの結果は、前述の電子仰角遅延方法が、低コストの、バッテリーで動作される超音波システムにおける位相アレイおよび線形的アレイイメージングに対する適切な代替手段であることを示唆する。

【0112】

【表1】

【0113】

表１は、様々な遅延プロフィールを使用し、または集束を使用せずに、仰角集束の影響を示す。これらの結果は、図２３Ａの０度のアジマスの誘導ビームプロットの結果を定量化する。いくつかの実施形態では、列上の各素子は、専用の送信ドライバを有する。いくつかの実施形態では、各素子ドライブは、クロック、例えば、ＴｘＢＣｌｋによって駆動されるデジタル遅延回路を含む。１つの実施形態の遅延回路は、図１７Ａで示されるように複数のフリップフロップを含む。フリップフロップ（例えば、ＤＦＦ１、ＤＦＦ２、ＤＦＦ３、ＤＦＦ４等）は、列の下部、例えば、列０からスタートするデジタル入力を有する。いくつかの実施形態では、ＴｘＡは、送信ビームフォーマーから生成されたデジタルビットである。送信ビームフォーマーは、１つのチャネル当たり複数のデジタルビットを提供する回路を含んでもよい。図１７Ａで示されるように、１つのチャネル当たり２つのビットが使用される。ＴｘＡは１つのデジタルビットであり得る。ＴｘＢは別のビットであり得る。例えば、図１７Ａのような、ＴｘＡに取り付けられたものと同一の回路は、ＴｘＢまたは任意の追加ビットのために使用され得る。これらの２つのビットは、図３９Ｂで示されるように、送信ドライバのための電圧駆動レベルを決定するために復号され得る。ここで、ＴｘＡおよびＴＸｂは、Ｔｘドライバの出力レベルを決定するために復号され得るデジタル信号である。例えば、ＴｘＡ、ＴｘＢは両方とも０である、または、出力レベルは共通である、または時に、信号グラウンドの場合；ＴｘＡ＝１ならば、ＴｘＢ＝０、その出力はＨＩである。これは、５Ｖまたは１０Ｖまたは求められるような他の値の正電圧であり得る。ＴｘＡ＝０の場合、ＴｘＢ＝１、例えば、共通が０Ｖである場合、出力は、ＬＯまたは－５Ｖ ０５－１０Ｖになる。ＴｘＡおよびＴｘＢは、ＴｘＢＣＬＫと呼ばれる高速クロックを使用して、Ｔｘビームフォーマーにおいて作成され得る。好ましい例では、これは２００ＭＨｚのクロックにおいてあり得る。Ｔｘパルサー出力の遅延された出力信号は、図１８Ａで示されるように超音波ビームを導く、または集束させるために使用され得る。ここで、ライン撮像装置は、同じ遅延を共有するライン上のすべての素子と仮定される。各ライン素子は、Ｔｘビームフォーマーによって２つのビット（例えば、ＴｘＡ、ＴｘＢ）を送ることができる。次のラインのビットは、異なり、ビームを導くまたは集束させる必要に応じて遅延され得る。Ｔｘビームフォーマーによって適用されるこれらの遅延は、アジマス軸に沿ってあり得、アキシアル方向でビームを導くまたは集束させることができる。しかしながら、遅延は、仰角面においてビームを導くまたは集束させるために、仰角方向に沿っても必要になり得る。これは、列上の素子のために分離された遅延を必要とする場合がある。図１７Ａは例示的な実施形態を示す。ＴｘＡ、ＴｘＢビットは、列でＴｘビームフォーマーから到着する。Ｎが１～１６または３２あるいは求められるように大きい場合、フリップフロップＤＦＦ１－ＤＦＦＮは、各行に位置する。ＤＦＦ１の入力ピン１は、ＴＸＡまたはＴｘＢに接続することができる。フリップフロップのピン１は、ｃｌｋ＿ｈｉという名のクロックに接続することができ、それはその入力としてＴｘＢクロックでデジタルディバイダーによって生成される。分割はＭによるものであり、ここで、Ｄｉｖ Ｃｏｎｔｒｏｌと標識されたデジタル入力バスは、非限定的な例として８ビットのバスとしてここで示され、Ｍ値を決定するために使用され得る。フリップフロップＤＦＦ１－ＤＦＦＮ、ＴｘＡ／ＴｘＢ入力信号の作成された遅延は、図１７Ａで示される通りであり、ここで、Ａ、Ｂ、Ｃ、は、ＴｘＡ、ＴｘＢの遅延されたバージョンである。これらの出力は、これらの入力のうちの１つを自分の出力として選択するＭＵＸに接続され得、選択は、これらがＦビットを含むことができる、ＳＥＬ０、ＳＥＬ１などによって制御されたＤＥＣＯＤＥＲを使用して、行われることができる。例えば、行０については、Ｆビットがすべて０である場合、１と標識されたポート上の入力はＭＵＸの出力であるように選択されている。その場合、ＴｘＡは出力であるように選択される。Ｆの値は二元性の１だった場合、１と標識されたポートは選択され、およびＡはＭＵＸの出力に接続されるであろう。これらのデジタル出力、この場合に素子当たり２つは、図２２に示されるように、その後、復号され得、パルサー出力を駆動するために使用される。この回路は、列上の素子のためにＴｘＡ、ＴｘＢビット上の入力の遅延に対して細密遅延を提供し得る。さらに、これらの遅延は、列上の素子のために特有のものであり得る。図１７Ｂは、列上の素子に粗遅延を追加し得る例示的な実施形態を示す。ここで、Ｎによって分割する、別のディバイダーは含まれ得る。ＭがＮより小さく、または等しい、および整数である入力ｃｌｋＴｘＢは含まれ得る。このディバイダーの出力、ｃｌｋ＿ｌｏは、図１７Ｂで示されるＤＦＦのｃｌｋ入力に接続されてもよい。ここで、ＴｘＡまたはＤＦＦの出力（それはＴｘＡの遅延されたバージョンである）は、ＭＵＸに接続され得、遅延されないバージョンが選ばれる場合、それは行０の素子に適用される。その後、これは、行１のＤＦＦのピン２に接続され得る。行１素子が遅延を必要とする場合、遅延されたバージョン（ＤＦＦのピン３出力）は、行１のＭＵＸによって選択され得る。これは次の素子のために反復され得る。ここで、遅延は、行０上の素子を除いて、列上のすべての素子に追加され得る。列上の素子に適用されたこの線形的遅延は、ビームを導くように支援する場合がある。図１７Ａおよび図１７Ｂの回路は、列上のすべての素子に細密遅延および粗遅延を与えるために組み合わせられることができる。例えば、これは、回路をＩＮＴ＿ＴＸＡ＠Ｒｏｗ０および他の列上の同様のノードに追加することによって行うことができ、ここで、図１７Ａの細密遅延回路は、粗遅延生成器によって既に遅延されていたこれらの出力に細密遅延を追加するために挿入され得る。図１７Ｃは、列上の各素子に粗遅延および細密遅延を実施するために好ましい実施形態を示す。ＴｘＡまたはＴｘＢのビットは、ＴｘＡ／Ｂがｍｕｘ１のピン１に接続するところで示される。この入力がＵＰによって示される制御によって選択されている場合、ＴｘＡ／Ｂがｍｕｘ１の出力に現われる。その後、この信号は、ｃｌｋ＿ｌｏを使用するＤＦＦによって遅延され得る。その後、フリップフロップの出力は、ｍｕｘ２に利用可能になってもよく、この入力がｍｕｘ２（ｎｏ＿ｌｉｎ＿ｄｅｌａｙ制御を使用して）によって選択されている場合、その後、ｍｕｘ２の出力は、図１７Ａのものと類似するＤＦＦ１－Ｎに接続する。この回路は、細密遅延を提供してもよい。ＤＦＦ ａの出力に続き、ｍｕｘ１と同様であるが、次の行のためのｍｕｘに行く。その後、この信号は、それに接続されたＤＦＦにより遅延され得る。同じプロセスは、他の行に垂直に進行して反復され得る。これは、列上の素子を直線的に、例えば、行０から他の行まで、上る信号を遅延させ得る。各行上では、ＤＦＦ１－Ｎは、希望に応じて、列上のすべての素子に細密遅延を追加してもよい。ｍｕｘ１の第２の入力およびすべての行の同様のｍｕｘは、上部の最小の遅延および下部の遅延（行０）から始めて、信号を直線的に遅延させるために使用し得る。これのＴｘＡ／Ｂは、さらに最後の行上のｍｕｘ１のクローンのピン２に接続してもよい。このように、ＭＵＸ１上のＵＰ制御（および他の行上のその等価物）を使用して、遅延は、下部から上部まで増加し得、またはその逆でもあり得る。

【0114】

図２１は、パルサー波形を示し、すなわち、遅延および仰角焦点のための復号後の送信ドライバ出力は、Ｐ１が、１つの遅延単位を有する素子１の送信ドライバの出力を表わし、Ｐ２が、素子２に適用された２つの遅延単位であり、およびＰ４が、４つの遅延を有する送信ドライバ素子４の出力であるとき、完了する。この場合、この図面で、列上の粗遅延のみが示され、細密遅延は示されない。

【0115】

図１８Ｂは、列上の素子の相対的な遅延を示す。いくつかの実施形態では、遅延の量は焦点距離を決定する。いくつかの実施形態では、すべての列の開始遅延は、アジマス軸に沿って集束する必要性に応じてセットされ、異なることができる。仰角軸に沿った遅延は任意であり得る。例えば、遅延は、下部行からトランスデューサの上部の行に行って直線的に増加し得る。この場合、ビームは、仰角方向に導かれることができる。遅延が中央素子のまわりで対称的である場合、焦点は仰角面にある。他の様々な遅延プロフィールも可能であり、仰角スライスの焦点および誘導を可能にし得る。

【0116】

図１９は、トランスデューサの列に沿った圧電素子に適用される送信ドライバパルスの非限定的、例示的な波形を示す。この実施形態では、トランスデューサは、列上で２４の圧電素子を有する。Ｐ０は、行０上で特定の列（例えば、列１、２、３、４、５、６、７、８、９、１０、１１など）上の圧電素子であり、Ｐ１は、Ｐ０と同じ列だが、行１上の圧電素子である、Ｐ１１は、同じ列だが、行１１上の、Ｐ２２は行２２上の、Ｐ２３は行２３上のものである。この実施形態では、素子Ｐ０に特定の周波数の１つのパルスが適用される。同じパルスは、素子Ｐ１に適用されるが、Ｐ０に対してｔ０１によって遅延される。同様に、同じパルスは、遅延ｔ０１より長い遅延ｔ０１１を有してＰ１１に到着する。この実施形態では、遅延は、中央素子Ｐ１１のまわりで対称性を有する。これは、図１９に示されるように、Ｐ２３とＰ０でのパルスタイミングは実質的に同一であり、Ｐ１、Ｐ２２のパルスタイミングは実質的に同一であるなどのことを意味する。いくつかの実施形態では、本明細書のパルス（幅、規模、形状、および／または周波数）は、同じ列のすべての素子に対して同じである。いくつかの実施形態では、本明細書のパルス相対的遅延および周波数は、列の２つの行上のすべての素子に対して同じであり、列上の第１の素子上の初期の遅延は、異なる列上の同様の素子と異なることができる。いくつかの実施形態では、本明細書のパルスは、様々な形状を有し、波形は複数のパルスを有してもよい。パルスの非限定的、例示的な形状は、方形状パルス、ガウスのパルス、および正弦波パルスの１つ以上を含む。いくつかの実施形態では、遅延、例えば、ｔ０１、ｔ０２、ｔ０３、…、ｔ０１１は、すべての選択された列上のすべての素子のために電子的にプログラムされ、制御される。

【0117】

図２０は、列間の遅延関係を示す。この特定の実施形態では、遅延は、送信ビームフォーマーチャネル遅延によって決定される。例えば、ｔ１０は、列０上の素子０と列１０上の素子０との間の遅延である。これらの遅延は、送信ビームフォーマーにおいてプログラムされ、図１２Ａのｘａ－ｚａ面で示されるように、アジマス面においてビームを集束させることを促進するために電気的に調節可能である。いくつかの実施形態では、列上の素子間の遅延は、図１２Ａのｘａ－ｚａ面で示されるように、仰角面においてビームを集束させる、またはビームを傾けるために別々にプログラムされる。ｔ０１は、同じ列上の素子（例えば、列０の素子０および１と、列１０上の素子０および１）間の例示的な遅延である。いくつかの実施形態では、列上の素子の遅延は、そのチャネルのために送信ビームフォーマーによって決定される、開始遅延に対するものである。いくつかの実施形態では、開始遅延は、送信ビームフォーマーによって予め決められてもよく、または送信ビームフォーマーによって調整可能であってもよい。

【0118】

特定の実施形態では、図２２を参照して、パルサー機能の一例が示される。この実施形態では、２つのデジタル入力、すなわち、ＩＮ１（例えば、図１７Ａ－１７ＤのＴｘＡ）、ＩＮ２（例えば、図１７Ａ－１７ＤのＴｘＢ）は、パルサーの電圧出力レベルを制御する。これらの２つの入力のロジックレベルに基づいて、ＨＶＰ０が正高電圧であり、ＨＶＭ０は負低電圧であり、およびＸＤＣＲは有効な接地レベルまたは０Ｖである、３レベルの出力結果は生成され得る。この実施形態では、同一のパルス波形の５つのサイクルは、出力結果として生成される。いくつかの実施形態では、ＩＮ１、ＩＮ２のパターンおよび／またはパターンの周波数の変更によって、出力結果のパターン、周波数、および／またはパルス数は変更され得る。いくつかの実施形態では、本明細書のロジックレベルまたはロジックコード化は、１つ以上入力のデジタル論理動作を含み得る。いくつかの実施形態では、論理動作は、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＡＮＤ、ＸＯＲ、ＮＯＲ、ＸＮＯＲから選択される１つ以上の論理オペレーター、または１つ以上の入力、または任意の他の論理動作を使用することを含む。

【0119】

いくつかの実施形態では、フリップフロップのカスケードにされたシリーズ／チェーンは、適切な予め定義された、または予めプログラムされた遅延を有する、その列のための送信ドライバから１つ以上の列に到着する送信クロックをゲート制御する。いくつかの実施形態では、この遅延は、その後、その周波数がプログラム可能である異なるクロックによって列で広められるが、様々な列ドライバのためのドライバに遅延を生成する送信クロックと同期される。いくつかの実施形態では、遅延を生成するフリップフロップチェーンは、列の中央素子で止まり、ここで遅延プロフィールは図１９のように中心のまわりで対称的である。フリップフロップによって生成される遅延は、したがって、行０の素子は、最後の行上に素子と同じ遅延を有し、第２の行上の素子は、上部の側から２番目の素子と同様の遅延を有するように、１つ以上の列の適切な位置に転送され得る。

【0120】

実施形態では、仰角焦点は様々な遅延プロフィールを使用して達成される。遅延が列の下から上へ単調に増加するまたは減少するように、仰角方向において線形的遅延プロフィールを使用することは、仰角方向にビームを導く場合がある。その上に、曲率が列の末端に０である、ビームへのさらなる曲率は、ビーム誘導に加えて集束を可能にする場合がある。理論的な遅延の線形的近似値は、誘導および集束を提供し、かつ本明細書の実施形態に記載される経済的実施を可能にするために十分に正確であり得る。

【0121】

図２４Ａは、本明細書の超音波イメージングシステム（１８００）を示す。描写されているように、イメージングシステムは、トランシーバー基板（１８０２）と、トランシーバー基板に電気的に結合されるＡＳＩＣチップ（１８０４）と、を含んでもよい。実施形態では、トランシーバー基板（１８０２）は、１つ以上の圧電素子（１８０６）を含んでもよく、各圧電素子は１つ以上の膜で配置されてもよい。実施形態では、１より多くの圧電素子は、１つの膜で配置されてもよい。

【0122】

実施形態では、圧電素子（１８０６ａ）－（１８０６ｎ）の各々は、２つ以上の電極を有してもよく、これらの電極は、ＡＳＩＣチップ（１８０４）に収容される駆動／受信エレクトロニクスに接続されてもよい。実施形態では、各圧電素子（例えば、（１８０６ａ））は、伝導体（Ｏ）（例えば、（１８１４ａ））に電気的に接続される上部伝導体、および伝導体（Ｘ、Ｔ）（例えば、（１８１０ａ）と（１８１２ａ））に電気的に接続される２つの下部電極を含んでもよい。実施形態では、伝導体（１８１０ａ）は、ＤＣバイアス（Ｘ）（１８３２ａ）、または接地に電気的に結合されてもよく、伝導体（Ｔ）（１８１２ａ）は、ＤＣバイアス（Ｔ）（１８３４ａ）または接地に結合されてもよい。

【0123】

実施形態では、ＡＳＩＣチップ（１８０４）は、１つ以上の回路（１８４２ａ）－（１８４２ｎ）であって、それらの各々は、１つ以上の圧電素子（１８０６ａ）－（１８０６ｎ）に電気的に結合される回路と、回路（１８４２ａ）－（１８４２ｎ）を制御するための１つの制御ユニット（１８４０）と、を含んでもよい。実施形態では、各回路（例えば、（１８４２ａ））は、送信ドライバ（１８１３ａ）、受信増幅器（例えば、（１８１１ａ））、伝導体（Ｏ）（１８１４ａ）に電気的に結合されるスイッチ（例えば、（１８１６ａ））、および結合された１つの端子、および送信ドライバ（１８１３ａ）と増幅器（１８１１ａ）に結合される２つの伝導体間に切り替える別の端子を含んでもよい。送信（Ｔｘ）モード／プロセス中に、スイッチ（１８１６ａ）は、信号が圧電素子（１８０６ａ）の上部電極に送信されるように、圧電素子（１８０６ａ）に送信ドライバ（１８１３ａ）を接続してもよい。受信（Ｒｘ）モード／プロセス中に、スイッチ（１８１６ａ）は、信号が圧電素子（１８０６ａ）の上部電極から増幅器（１８１１ａ）に送信されるように、増幅器（１８１１ａ）を圧電素子（１８０６ａ）に接続してもよい。

【0124】

いくつかの実施形態では、送信ドライバ（１８１３ａ）は様々な電気コンポーネントを含んでもよい。しかしながら、簡潔さのため、送信ドライバ（１８１３ａ）は、１つのドライバによって表わされる。しかし、それは、送信ドライバが多くの機能を有するより複雑なドライバを含む場合があるということは、当業者に明白であるはずである。たとえ図２４Ａで１つの増幅器（１８１１ａ）のみが示されても、受信される信号を処理するための電気コンポーネントは、増幅器（１８１１ａ）に接続される場合がある。実施形態では、増幅器（１８１１ａ）は、低ノイズ増幅器（ＬＮＡ）であってもよい。実施形態では、回路（１８４２ｎ）は、回路（１８４２ａ）と同じまたは類似の構造であってもよい。実施形態では、ＤＣバイアス（Ｘ）（１８３２ａ）－（１８３２ｎ）のすべては、同じＤＣバイアスまたは接地に接続されてもよく、すなわち、伝導体（Ｘ）（１８１０ａ）－（１８１０ｎ）のすべては、単一のＤＣバイアスまたは接地に接続されてもよい。

【0125】

同様に、ＤＣバイアス（Ｘ）（１８３４ａ）－（１８３４ｎ）のすべては、同じＤＣバイアスまたは異なるＤＣバイアスに接続されてもよく、すなわち、伝導体（Ｔ）（１８１２ａ）－（１８１２ｎ）のすべては、単一のＤＣバイアスまたは接地に接続されてもよい。

【0126】

実施形態では、伝導体（Ｘ、ＴおよびＯ）（１８１０）、（１８１２）および（１８１４）は、相互接続技術－例えば、銅柱相互に連結接続、または突起（図２４Ｂの（１８８２）などの）を使用して、矢印（１８８０）によって示されるように、ＡＳＩＣ（１８０４）に接続される場合がある。実施形態では、ＡＳＩＣチップ（１８０４）の回路部品は、相互接続（１８３０）を使用して、ＡＳＩＣチップ（１８０４）の外側で通信する場合がある。実施形態では、相互接続（（１８３０）は、ＡＳＩＣチップ（１８０４）上のパッドからＡＳＩＣチップの外側の別のパッドまでのボンディングワイヤーを使用して実行される場合がある。実施形態では、ＡＳＩＣチップ（１８０４）上の突起パッドまたは再分布突起などの相互接続の他のタイプは、ワイヤー結合されたパッドに加えて使用されてもよい。

【0127】

実施形態では、回路（１８４２）に含まれるＬＮＡ（１８１１）は、受信アナログフロントエンド（ＡＦＥ）の一部などの、ＡＳＩＣチップ（１８０４）の外側で実施される場合がある。実施形態では、ＬＮＡは、ＡＳＩＣチップ（１８０４）および別のＬＮＡに呈してもよく、プログラム可能な利得増幅器（ＰＧＡ）は、ＡＦＥに呈してもよい。各ＬＮＡ（１８１１）の利得は、リアルタイムでプログラムされてもよく、それによって、ＬＮＡが撮像装置に必要とされる時間利得補償機能（ＴＧＣ）になることができる。

【0128】

実施形態では、ＬＮＡ（１８１１）は、低電圧トランジスター技術を使用して、構築されてもよく、それによって、それらが従来のトランスデューサが必要とする高電圧にさらされると、破損される場合がある。したがって、従来システムでは、高電圧伝送／受信スイッチは、高送信電圧を、低電圧受信回路から離間するために使用される。そのようなスイッチは、大きくて高価であり、高電圧（ＨＶ）プロセスを使用し、ＬＮＡに送られる信号を劣化させる場合がある。これに対して、実施形態では、低電圧が使用されてもよく、これによって、従来システムの高電圧コンポーネントは不要になる場合がある。さらに、実施形態では、従来のＨＶスイッチの除去により、従来のＨＶスイッチによって引き起こされる性能劣化が回避される場合がある。

【0129】

実施形態では、圧電素子（１８０６）は、スイッチ（１８１６）によって受信モード中にＬＮＡ（１８１１）に接続されてもよい。ＬＮＡ（１８１１）は、圧電素子に発揮する圧力を振る反射圧によって生成された圧電素子（１８０６）の電荷を、低ノイズを有する増幅された電圧信号に変換する場合がある。受信される信号の信号対ノイズ比は、改造される画像の画質を決定する主要因の一つになる場合がある。したがって、ＬＮＡ自体の内部ノイズを減少させることは望ましい。実施形態では、ノイズを、入力段階でより多くの電流の使用などの、ＬＮＡ（１８１１）の入力段階のトランスコンダクタンスを増加させることによって減少させてもよい。電流の増加は、動力消散および熱を上昇させる場合がある。実施形態では、ｐＭＵＴ（１８０６）は、低電圧で動作され、ＡＳＩＣチップ（１８０４）に近接する場合があり、これによって、低電圧ｐＭＵＴ（１８０６）によって節約される電力は、ＬＮＡ（１８１１）におけるノイズを、所与の合計温度が、高電圧で動作される従来のトランスデューサと比較して、容認可能なように上昇するために、低下させるために利用されてもよい。

【0130】

図２４Ｂは、本開示の実施形態のイメージングアセンブリ（１８５０）の概略図を示す。実施形態では、トランシーバー基板（１８５２）およびＡＳＩＣチップ（１８５４）は、トランシーバー基板（１８０２）およびＡＳＩＣチップ（１８０４）のそれぞれに類似する場合がある。従来システムでは、圧電トランスデューサを駆動するためのエレクトロニクスは、典型的に圧電トランスデューサからはるかに遠く位置し、かつ同軸ケーブルを使用して、圧電トランスデューサに接続される。一般的に、同軸ケーブルは、エレクトロニクスへさらなる付加容量などの寄生負荷を増加させ、および付加容量は、ノイズの増大および信号電力の損失などの重大なパフォーマンスパラメータの損害を引き起こす。これに対して、図２４Ｂで描かれるように、送信ドライバまたはドライバ（または等価に回路）（１８６２ａ）－（１８６２ｎ）は、Ｃｕピラーまたはハンダバンプ（１８８２）またはウエハボンディングまたは、同様のアプローチ、またはそのような技術の組み合わせなどの低いインピーダンス３次元（３Ｄ）相互接続メカニズムを使用して（矢印（１８８０）によって示されるように）、圧電素子（または等価にピクセル）（１８５６ａ）－（１８５６ｎ＋ｉ）に直接接続される場合がある。実施形態では、トランシーバー基板（１８５２）をＡＳＩＣチップ（１８５４）へ統合させる際、回路（１８６２）は、圧電素子（１８５６）から１００μｍ未満の垂直に（またはその程度）遠ざけて位置してもよい。実施形態では、ドライバ回路（１８６２）と圧電素子（１８５６）間のインピーダンス整合のための任意の従来の機器は不要とされる場合があり、それによって、イメージングアセンブリ（１８００）の設計はさらに簡易化され、および電力効率は増加する。回路（１８６２）のインピーダンスは、圧電素子（１８５６）の要件を満たすように設計されてもよい。

【0131】

実施形態では、図２４Ａでは、圧電素子（１８０６ａ）－（１８０６ｎ）の各々は、ＡＳＩＣチップ（１８０４）に位置する対応する回路（１８４２ａ）－（１８４２ｎ）の１つに電気的に接続されてもよい。送信ドライバ（１８１３ａ）－（１８１３ｎ）の入力の信号は、例えば、図１７Ａ－Ｄで示されるが、図２４Ａおよび図２４Ｂで明白に示されていない回路を使用して、生成され得る。実施形態では、この配置により、撮像装置は３次元画像を生成することができる。同様に、図２４Ｂでは、圧電素子（１８５６ａ）－（１８５６ｍ）の各々は、Ｘ、ＴおよびＯに表示される３つのリードを有してもよい。各圧電素子のリードは、相互接続手段（１８８２）によってＡＳＩＣチップ（１８５４）に位置する、対応する回路（１８６２ａ）－（１８６２ｍ）の１つに電気的に接続される場合がある。加えて、実施形態では、（１８５６ｎ）－（１８５６ｎ＋ｉ）などの圧電素子のラインは、１つの共通回路（１８６２ｎ）に電気的に結合される場合がある。実施形態では、送信ドライバ回路（１８６２ｎ）は、１つの送信ドライバで実施される場合がある。代替的な実施形態では、送信ドライバ回路（１８６２ｎ）は、様々なイメージングモードを促進するために多層ドライバで実施される場合がある。

【0132】

ＡＳＩＣチップ（１８５４）が、回路（１８６２ｎ）に類似する回路の任意の適切な数を有してもよいことは、当業者に明白であろう。実施形態では、制御ユニット（１８９２）は、圧電素子を２次元のピクセルアレイに水平または垂直に構成し、それらの長さを構成し、およびそれらを送信モード、または受信モード、または分極モード、またはアイドルモードに置く性能を有する。実施形態では、送信ドライバ回路（１８１３）は、図２２および図３９で示されるように、多層ドライブで実施される場合があり、ここで、送信ドライバ出力は、２を上回る出力レベルを有する場合がある。図３９Ａは、出力レベルが０Ｖまたは６Ｖ、または１２Ｖであってもよい実施形態を示す。これらの電圧が、様々で、例えば、－５Ｖ、０Ｖおよび＋５Ｖであり得ることは理解されるであろう。送信ドライバは、さらに、図３８に示されるように、駆動信号を有する２レベルのドライバになり得る。

【0133】

実施形態では、リードライン（１８８２ａ）－（１８８２ｎ）は、圧電素子（１８５６）の電極（Ｏ）にパルスを適用するために使用される信号伝導体であってもよい。同様に、リードライン（１８８４ａ）－（１８８４ｎ）、（１８８６ａ）－（１８８６ｎ）および（１８８８ａ）－（１８８８ｎ）は、信号を圧電素子（１８５６ａ）－（１８５６ｎ＋ｉ）と通信させるために使用されてもよい。他の適切な数のリードラインが、信号／データをイメージングアセンブリ（１８００）と通信させるために、使用されてもよいことは注目されたい。

【0134】

実施形態では、リードライン（Ｘ）（１８８６）およびリードライン（Ｔ）（１８８８）の各々は、接地またはＤＣバイアス端子に接続されてもよい。実施形態では、デジタル制御リード（１８９４）は、デジタル制御バスであってもよく、イメージングアセンブリ（１８５０）での様々な機能を制御し取り組むために必要な１つ以上のリードを含んでもよい。これらのリードは、例えば、シリアル・ペリフェラル・インタフェース（ＳＰＩ）または他のプロトコルなどの通信プロトコルを使用して、ＡＳＩＣチップ（１８５４）のプログラム可能性を可能にする場合がある。

【0135】

実施形態では、圧電素子（１８０６）（または（１８５６））および制御エレクトロニクス／回路（１８４２）（または（１８６２））は、同じ半導体ウエハ上で展開される場合がある。代替的な実施形態では、トランシーバー基板（１８０２）（または（１８５２））およびＡＳＩＣチップ（１８０４）（または（１８５４））は、個別に製造され、突起（１８８２）を使用する金属相互接続技術などの３Ｄ相互接続技術によって互いに組み合わせられる場合がある。実施形態では、相互接続技術は、製造コストを低下させ、かつ成分の収率を独立して最大化するために低収率増加効果を除去する場合がる。

【0136】

実施形態では、リードライン（１８６２ａ）－（１８６２ｎ）は、圧電素子（１８０６）の電極（Ｏ）にパルスを適用するために使用される信号伝導体であってもよい。同様に、リードライン（１８６４ａ）－（１８６４ｎ）、（１８６６ａ）－（１８６６ｎ）および（１８６８ａ）－（１８６８ｎ）は、信号を圧電素子（１８０６ａ）－（１８０６ｎ）と通信させるために利用されてもよい。他の適切な数のリードラインが、信号／データをイメージングアセンブリ（１８００）と通信させるために使用されてもよいことは注目されたい。

【0137】

上に議論されるように、ＬＮＡ（１８１１）は、電荷感知モードで動作してもよく、および各々は、利得代償を提供するためにリアルタイムで構成されてもよいプログラム可能な利得を有する。

【0138】

図２５は、本開示の実施形態に係る、圧電素子（２００２－１１）－（２００２－ｍｎ）のｍ×ｎアレイ（２０００）の概略図を示す。描写されているように、各圧電素子は、（図３Ａの圧電素子（２１４）などの）２端子圧電素子であってもよく、伝導体（Ｏ）（例えば、２００４－１１）に電気的に結合される電極（Ｏ）（例えば、２００３－１１）、および共通伝導体（Ｘ）（２００６）を介して接地またはＤＣバイアス電圧に電気的に接続される電極（Ｘ）を有してもよい。実施形態では、各信号伝導体（Ｏ）は、回路素子によって独立して管理されてもよい。実施形態では、各伝導体（Ｏ）（例えば、（２００４－ｍｎ））は、回路素子の送信ドライバに電気的に結合されてもよい一方、圧電素子アレイのＸ電極（（２００６－１１）－（２００６－ｍｎ））のすべては、共通伝導体（Ｘ）（２００６）に接続されてもよい。実施形態では、アレイ（２０００）は、トランシーバー基板に配置され、ｍ×ｎ＋１突起などの相互接続メカニズムによってＡＳＩＣチップに電気的に結合されてもよい。より具体的には、ｍ×ｎ伝導体（Ｏ）（２００４－１１）－（２００４－ｍｎ）は、ｍ×ｎ突起によってＡＳＩＣチップのｍ×ｎドライバに結合されてもよく、および共通伝導体（Ｘ）（２００６）は、１つの突起によってＡＳＩＣチップに結合されてもよい。実施形態では、ここで記載されるような例示的な構成は、３Ｄイメージングを実施するために使用され、ここで、少なくとも１つのサブ圧電素子を含む各圧電素子は、アレイにおける特有の情報を提供することができる。実施形態では、各圧電素子は、１つ以上の膜を備えてもよく、膜の複数のモードおよび周波数で振動してもよい。実施形態では、各圧電素子（２００２）は、図３８および図３９の電圧プロファイル（３３００）および（３４００）を有するパルスによって駆動されてもよい。

【0139】

実施形態では、各列のＯ電極（例えば、（２００３－１１）－（２００３－ｍ１））は、共通伝導体に電気的に結合されてもよい。例えば、各列のＯ電極が互いに電気的に結合されるように、ＡＳＩＣチップの回路素子は、電子的に制御されてもよい。そのような構成では、各列のＯ電極は、共通送信ドライバによって、または送信モード中に同一の電気的駆動信号を有する複数のドライバにつき同じ電気パルスを受信する場合がある。同様に、各列のＯ電極は、受信モード中に共通増幅器に同時に電荷を送信する場合がある。言い換えれば、各列の圧電素子は、ラインユニット（または等価にライン素子）として動作される場合がある。

【0140】

図２６は、本開示の実施形態に係る、圧電素子（２１０２－１１）－（２０１２－ｍｎ）のｎ×ｎアレイ（２１００）の概略図を示す。描写されているように、各圧電素子は、３端子圧電素子であってもよく、電極Ｏ、ＸおよびＴを含んでもよい。実施形態では、Ｘ電極（例えば、Ｘ１１、Ｘ２１、…、Ｘｍ１）は、連続的に列方向に接続されてもよく、Ｘ電極（Ｘ１１～Ｘｍｎ）のすべては、共通伝導体（Ｘ）（２１０６）に電気的に結合されてもよい。実施形態では、Ｔ電極（例えば、Ｔ１１、Ｔ２１、…、Ｔｍ１）は、連続的に列方向に接続されてもよく、Ｔ電極（Ｔ１１～Ｔｍｎ）のすべては、共通伝導体（Ｔ）（２１０８）に電気的に結合されてもよい。（２１０２－１１）、（２１０２－２１）－（２１０２－ｍ１）などの素子の列は、実施形態に記載されるように一体的に接続される時に、ライン素子または列を構築する。実施形態では、Ｏ電極（２１０３－１１）－（２１０３－ｍｎ）の各々は、伝導体（Ｏ１１）－（Ｏｍｎ）のうちの１つを介してＡＳＩＣチップの対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態では、アレイ（２１００）は、トランシーバー基板に配置され、ｍ×ｎ＋１突起などの相互接続メカニズムによってＡＳＩＣチップに電気的に結合されてもよい。ＡＳＩＣでは、Ｏ電極に接続される送信ドライバは、図２２に示されるように、多層出力を作成するために復号されるパルスを受信することができる。これらのパルスは、（図１７Ａ－１７Ｄで示されたように）列に沿った素子のために遅延されてもよい。さらに、遅延は、（例えば、図１９で例示されるように）列に沿って作成され得る。

【0141】

実施形態では、各列のＯ電極（例えば、（２００３－１１）－（２１０３－ｍ１））は、共通伝導体に電気的に結合されてもよい。そのような配置では、各列のＯ電極は、送信モード中に共通送信ドライバを通じて同じ電気パルスを受信してもよい。同様に、各列のＯ電極は、受信モード中に共通増幅器に同時に電荷を送信する場合がある。言い換えれば、各列の圧電素子はラインユニットとして動作される。実施形態では、列のＯ電極の各々は、専用送信ドライバに接続されてもよく、ここで、列のすべての素子のための送信ドライバの入力信号は同一であり、したがって、送信動作中にすべての圧電素子に現われるために実質的に同一の送信ドライブ出力を作成する。そのようなライン素子は、各素子が特有の送信ドライバを有するため、素子当たりのベースで電子的に制御される。これは、大きな容量性ライン素子を駆動することにおいて有益であり、ここで、各素子はより小さな容量を有し、タイミングの遅延は、列上の素子のために最小限に抑えられることができる。実施形態では、受信モード中に、列のすべての素子の電荷は、２Ｄイメージングによって行われるように、ＬＮＡにそれを接続することによって感知されることができる。３Ｄイメージングでは、各素子の電荷は、受信モード動作中にＬＮＡに各素子のＯ電極を接続することによって感知される。

【0142】

図２７は、本開示の実施形態に係る、圧電素子（２００２－１１）－（２２０２－ｍｎ）のｍ×ｎアレイ（２２００）の概略図を示す。描写されているように、アレイ（２２００）は、アレイ（２１００）に類似してもよいが、列のＸ電極（例えば、（Ｘ１２）－（Ｘｍ２））が共通伝導体（例えば、（２２０６－１））に接続され、および列のＴ電極（例えば、（Ｔ１２）－（Ｔｍ２））は、共通伝導体（例えば、（２２０８－１））に接続されてもよいという違いを有する。したがって、同じ列のＸ電極（またはＴ電極）は、動作中に同じ電位を有する場合がある。実施形態では、Ｏ電極の各々は、伝導体（Ｏ１１）－（Ｏｍｎ）のうちの１つを介してＡＳＩＣチップの対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態では、アレイ（２２００）は、トランシーバー基板に配置され、ｍ×ｎ＋２ｎ突起などの相互接続メカニズムによってＡＳＩＣチップに電気的に結合されてもよい。

【0143】

アレイ（２１００）と比較して、アレイ（２２００）は、ＡＳＩＣチップにＴ電極およびＸ電極を接続するためにより多くの突起を使用する場合がある。一般的に、ＡＳＩＣチップと圧電アレイとの間のＴおよびＸの接続数の増加は、接地またはＤＣバイアス源と平行して接続される時、Ｘ伝導体およびＴ伝導体におけるインピーダンスを減少させ、クロストークを減少させる場合がある。クロストークは、イメージング素子から別の素子までの信号の結合を指し、干渉を引き起こし、画質を低下させる場合がある。ＸおよびＴのラインを流れる電流によるいずれかの電圧降下は、その電圧に理想的にさらされるべきでない圧電素子をわたって現われる際に、偽性の電気的結合が作成される場合がある。実施形態では、圧電素子が電子制御の下で送信または受信していない場合、Ｘ、ＴおよびＯ電極は、所局的に短絡される場合がある。代替的に、アイドル電極は、Ｏ電極をアースさせ、Ｘ電極をアレイの他のＸ電極に接続し、Ｔ電極をアレイの他のＴ電極に接続する。

【0144】

図２８は、本開示の実施形態に係る、圧電素子（２３０２－１１）－（２３０２－ｍｎ）のｍ×ｎアレイ（２３００）の概略図を示す。描写されているように、アレイ（２３００）は、アレイ（２１００）に類似してもよいが、各圧電素子が、５端子圧電素子であってもよく、すなわち、各圧電素子は、１つの下部電極（Ｏ）および４つの上部電極（２つのＸ電極および２つのＴ電極）を含んでもよい。実施形態では、各圧電素子の２つのＸ電極は、連続的に列方向に接続されてもよく、２ｍ×ｎのＸ電極のすべては、共通伝導体（Ｘ）（２３０６）に電気的に結合されてもよい。同様に、各圧電素子の２つのＴ電極は、連続的に列方向に接続されてもよく、２ｍ×ｎのＸ電極のすべては、共通伝導体（Ｔ）（２３０８）に電気的に結合されてもよい。実施形態では、Ｏ電極の各々は、伝導体（Ｏ１１）－（Ｏｍｎ）のうちの１つを介してＡＳＩＣチップの対応する回路素子の送信ドライバに電気的に結合されてもよい。ＡＳＩＣは、Ｏノードに接続する送信ドライバを含んでもよく、送信ドライバへの入力は、本明細書で例えば、図１７Ａ－Ｄで議論される技術および回路を使用して遅延されてもよい。実施形態では、アレイ（２３００）は、トランシーバー基板に配置され、ｍ×ｎ＋２突起などの相互接続メカニズムによってＡＳＩＣチップに電気的に結合されてもよい。

【0145】

図２８を参照して、この例示的な実施形態では、２つのサブ素子はＸ電極に接続され、他の２つのサブ素子はＴ電極に接続される。Ｘ電極およびＴ電極は、ＤＣ電圧源に接続されるバイアス電極になり得る。Ｘ電極に接続される２つの素子は、様々な共振周波数で挙動する。これらの２つのサブ素子は、一体として、単独で各サブ素子より幅広い帯域幅を示す場合がある。Ｔ電極に接続される１つの端子を有する２つのサブ素子は、両方とも、素子がＸ電極に接続されると同様の共振周波数挙動を示す。例えば、Ｘ電極に接続される１つのサブ素子、およびＴ電極に接続される１つのサブ素子は、２ＭＨｚの共振周波数または中心周波数を有してもよく、残りのサブ素子は、４ＭＨｚの中心周波数を示してもよい。これらの２つのサブ素子を組み合わせることにより、合成素子の帯域幅はより広くなる。Ｘ電極およびＴ電極の使用は、さらにサブ素子において様々な分極方向を可能にし、素子の感度を増大させることができる。しかしながら、原則として、広帯域素子は、図３０に示されるように、Ｘ電極またはＴ電極のみを使用して設計されることもできる。

【0146】

図３２に示される別の例示的な実施形態では、素子は、まだ２つのサブ素子を使用するが、この場合、サブ素子の各々は２つの「Ｏ」端子有する場合がある。各サブ素子は、様々な挙動を示すことができ、および各サブ素子は特有の制御可能な駆動端子、Ｏ電極を有するので、それらは電子的に独立して駆動されることができる。

【0147】

図２９は、本開示の実施形態に係る、圧電素子（２４０２－１１）－（２４０２－ｍｎ）のｍ×ｎアレイ（２４００）の概略図を示す。描写されているように、アレイ（２４００）は、アレイ（２２００）に類似してもよいが、各圧電素子が、５端子圧電素子であってもよく、１つの下部電極（Ｏ）および４つの上部電極（２つのＸ電極および２つのＴ電極）をであってもよい。実施形態では、各圧電素子の２つのＸ電極は、列方向に伝導体（例えば、（２４０６－１））に電気的に接続されてもよく、および各圧電素子の２つＴ電極は、列方向に共通伝導体（例えば、（２４０８－１））に電気的に接続されてもよい。実施形態では、Ｏ電極の各々は、伝導体（Ｏ１１）－（Ｏｍｎ）のうちの１つを介してＡＳＩＣチップの対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態では、アレイ（２４００）は、トランシーバー基板に配置され、ｍ×ｎ＋２ｎ突起などの相互接続メカニズムによってＡＳＩＣチップに電気的に結合されてもよい。

【0148】

図３０は、本開示の実施形態に係る、圧電素子（２５０２－１１）－（２５０２－ｍｎ）のｍ×ｎアレイ（２５００）の概略図を示す。描写されるように、アレイ（２５００）は、各圧電素子が１つの下部電極（Ｏ）および２つの上部電極（Ｔ）を有するアレイ（２１００）に類似してもよいが、列に沿った圧電素子（例えば、（２５０２－１１）－（２５０２－ｍ１））の２つの上部電極（Ｔ）のすべてが、共通伝導体（例えば、（２５０８－１））に電気的に接続されてもよいという相違点がある。実施形態では、Ｏ電極の各々は、伝導体（Ｏ１１）－（Ｏｍｎ）のうちの１つを介してＡＳＩＣチップの対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態では、アレイ（２５００）は、トランシーバー基板に配置され、ｍ×ｎ＋ｎ突起などの相互接続メカニズムによってＡＳＩＣチップに電気的に結合されてもよい。

【0149】

図３１は、本開示の実施形態に係る圧電素子（２６０２－１１）－（２６０２－ｍｎ）のｍ×ｎアレイ（２６００）の概略図を示す。描写されるように、アレイ（２６００）は、アレイ（２１００）と同様の電気的接続を有していてもよく、つまり、圧電素子のＸ電極の全ては、共通の伝導体（２６０６）に電気的に結合されていてもよく、そして圧電素子のＴ電極の全ては、共通の伝導体（２６０８）に電気的に結合されていてもよい。アレイ（２６００）は、１つの圧電素子（例えば（２６０２－１１））の上部の電極（Ｘ、Ｔ）が、別の圧電素子（例えば（２６０２－２１））の上部の電極（Ｘ、Ｔ）と同じ、または異なる幾何学的形状を有し得る点で、アレイ（２１００）とは異なるかもしれない。

【0150】

圧電素子アレイ（２０００）－（２５００）については、各圧電素子アレイの圧電素子は互いに同じ、または異なっていてもよい。例えば、１つの圧電素子（２２０２－１１）の２つの上部の電極の投影領域は、別の圧電素子（２２０２－ｎ１）の２つの上部の電極の投影領域と同じ、または異なる形状を有していてもよい。

【0151】

図３２は、本開示の実施形態に係る圧電素子（２７０２－１１）－（２７０２－ｍｎ）のｍ×ｎアレイ（２７００）の概略図を示す。描写されるように、各圧電素子は、２つの信号電極（Ｏ）と、１つの共通の電極（Ｘ）とを含んでいてもよい。実施形態では、各信号電極（Ｏ）は、ＡＳＩＣチップの対応する回路素子の送信ドライバに、電気的に結合されていてもよい。例えば、圧電素子（２７０２－１１）は、ＡＳＩＣチップの２つの回路素子にそれぞれ電気的に結合され得る、２つのシグナル伝導体（Ｏ１１１）と（Ｏ１１２）とを含んでいてもよく、ここで、各信号電極は、受信モード中に電荷を展開してもよい。実施形態では、アレイ（２７００）は、トランシーバー基板上に配置されていてもよく、そして、２ｍ×ｎ＋１突起などの相互接続メカニズムによって、ＡＳＩＣチップに電気的に結合されてもよい。実施形態では、アレイ（２７００）のＴ電極の全ては、共通の伝導体（Ｔ）（２７０８）を介して、接地、またはＤＣバイアス電圧に電気的に結合されていてもよい。

【0152】

実施形態では、例えば、図２５－３２の、アレイの信号伝導体（Ｏ）は、回路素子に電気的に結合されていてもよく、ここで、回路は、図２４Ａのスイッチ（１８１６）に類似するトランジスタスイッチを含んでいてもよく、つまり、該スイッチは、送信モード中と受信モード中に送信ドライバと増幅器との間でそれぞれ切り替わってもよく、その結果、Ｏ電極は送信モード中に圧力波を生成し、かつ受信モード中に電荷を展開してもよい。

【0153】

図３３Ａは、本開示の実施形態に係る、イメージングシステム（２８００）の例示的な実施形態を示す。描写されるように、イメージングシステム（２８００）は、圧電素子のアレイ（２８０２－１１）－（２８０２－ｍｎ）と、アレイを制御する／アレイと通信するための回路素子とを含んでいてもよい。実施形態では、圧電素子（２８０２－１１）－（２８０２－ｍｎ）の各々は、３つの電極、第１の信号Ｏ電極と第２の信号Ｏ電極、およびＴ電極、を含んでいてもよい。（説明を目的として、各圧電素子の第１のＯ電極と第２のＯ電極とは、図３３の中の各圧電素子の左のＯ電極と右のＯ電極とを指す。）実施形態では、アレイ（２８００）のＴ電極の全ては、伝導体（Ｔ）（２８０８）を介して、接地、またはＤＣバイアス電圧に電気的に結合されていてもよい。実施形態では、列の圧電素子の第１のＯ電極は共通の伝導体（例えばＯ１１）に電気的に結合されていてもよく、そして、同じ列の圧電素子の第２のＯ電極は別の共通の伝導体（例えばＯ１２）に電気的に結合されていてもよい。この実施形態では、電子的な仰角の誘導は可能ではないかもしれない、というのは、例えば、（２８０２－１１）から（２８０２－ｍ１）のための全ての右のＯ電極は、Ｏ１２を使用して一緒に接続されているかもしれず、そしてその後に１つのＴｘドライバ、またはＲｘ受信器に接続されてもよい（２８１６－１）と（２８１４－１）。Ｏ１２を使用して列の各素子のＯノードをハード接続する代わりに、その列上の各Ｏノードを対応するＴｘドライバに接続することができ、そしてその後に、送信された信号の遅延を、列上の素子が異なる遅延を有するように制御することができ、そのようにして、電子集束がこの列の仰角軸において達成されてもよい。このことは図３３Ｂに示され、この実施形態では、スイッチ（２８１２－１１）は、ｐＭＵＴ素子（２８０２－２１）に接続し、そしてスイッチ（２８１２－１ｍ）が（２８０２－ｍ１）のＯ端子に接続する。Ｔｘドライバ（２８１６）の入力は、図１７Ａ－１７Ｄに示されるように、素子間の望ましい遅延を作り出す回路に接続される。個別のＴｘドライバ、増幅器、および／またはスイッチは、電子集束が望ましい場合に、素子のあらゆるＯ電極のために必要とされるかもしれない。この例では、合成の仰角集束を必要とする他のｐＭＵＴ素子はまた、個別の送信エレクトロニクスと受信エレクトロニクスと共に示される。それらの表示は、図３３Ｂに簡易形態で示されるが、信号を送受信するための機能的必要性を表わすように意図されている。この例では、（Ｏ１１）－（Ｏｎ１）上の素子が電子集束を必要としない場合、それらは、示されるように有線接続することができる。実施形態では、受信モード中に、第１の信号Ｏ電極と第２の信号Ｏ電極の各々は、対応する回路によって処理され得る電荷を展開してもよい。

【0154】

実施形態では、図３３Ａに示されるように、伝導体の第１のセット（Ｏ１１）、（Ｏ２１）、…、（Ｏｎ１）は、増幅器（２８１０－１）－（２８１０－ｎ）にそれぞれ電気的に結合されていてもよく、ここで、第１のＯ電極の列において展開された電荷は、Ｏ伝導体の１つを介して、対応する増幅器に伝えられてもよい。実施形態では、伝導体の第２のセット（Ｏ１２）、（Ｏ２２）、…、（Ｏｎ２）は、仰角軸に沿った電子集束が必要無いと仮定して、スイッチ（２８１２－１）－（２８１２－ｎ）にそれぞれ電気的に結合されていてもよい。そうでなければ、（Ｏ１１）、（Ｏｎ２）上の各素子は、図３３Ｂに示されるように、スイッチを通じて各素子に接続され得るＴｘドライバとＲｘアンプとを有する。実施形態では、各スイッチは、送信モード／プロセス中は送信ドライバに接続されていてもよく、それによって、信号パルスが圧電素子の第２のＯ電極の列に送信され得ることになる。実施形態では、各スイッチ（例えば（２８１２－１））は、受信モード／プロセス中は信号増幅器（例えば（２８１４－１））に接続されていてもよく、それによって、圧電素子（例えば（２８０１－１１）－（２８０２－ｍ１））の第２のＯ電極の列において展開された電荷が、増幅器に送信され得ることになる。実施形態では、圧電素子（２８０２－１１）－（２８０２－ｍｎ）は、トランシーバー基板に配置されてもよく、一方で、スイッチ（２８１２－１）－（２８１２－ｎ）と、送信ドライバ（２８１６－１）－（２８１６－ｎ）と、増幅器（２８１０－１）－（２８１０－ｎ）および（２８１４－１）－（２８１４－ｎ）とは、ＡＳＩＣチップに配置されていてもよく、ここで、トランシーバー基板は、２ｎ＋１突起によって、ＡＳＩＣチップに電気的に結合されていてもよい。先の説明は図３３Ａを指すが、各Ｏ電極がスイッチを通じて対応するＴｘドライバとＲｘ増幅器とに接続される延長が、図３３Ｂに示されるように、仰角集束を電子的に達成するために使用され得ることが理解される。

【0155】

実施形態では、送信ドライバ（例えば（２８１６－１））は、伝導体（Ｏ１２）を介して、圧電素子（例えば（２８０２－１１）－（２８０２－ｍ１））の列に信号を送信してもよく、そして同時に、増幅器（例えば（２８１０－１））は、圧電素子（例えば（２８０２－１１）－（２８０２－ｍ１））の同じ列から電荷信号を受信してもよい。そのような場合では、列の各圧電素子（例えば（２８０２－１１））は、１つの伝導体（例えば（Ｏ１２））を通じて、送信ドライバ（例えば（２８１６－１））から信号を受信してもよく、そして同時に、他の伝導体（例えば（Ｏ１１））を介して、増幅器（例えば（２８１０－１））に電荷信号を送信してもよく、つまり、イメージングシステム（２８００）は、送信モードと受信モードを同時に実行してもよい。送信モードと受信モードのこの同時動作は、パルスドップラーイメージングと比較して、血流の高い速度が撮像され得る連続モードのドップラーイメージングにおいて非常に有利であり得る。

【0156】

実施形態では、共通の伝導体に電気的に結合されるＯ電極の列を指すラインユニットは、送信ユニットまたは受信ユニットまたはその両方として動作してもよい。例えば、電気信号は、伝導体（Ｏ１２）、（Ｏ２２）、…、（Ｏｎ２）に連続して送信されてもよく、その結果、ライン素子は送信モード中に連続して圧力波を生成し、そして、反射された圧力波は受信モード中に標的器官の２次元画像を生成するために処理され、そして組み合わされてもよい。別の例では、電気駆動信号は、送信モード中に、伝導体（Ｏ１２）、（Ｏ２２）、…、（Ｏｎ２）に同時に送信されてもよく、そして、反射された圧力波は、伝導体（Ｏ１１）、（Ｏ１２）、（Ｏｎ１）から生成された電荷を使用して同時に処理されもよく、その結果超音波を同時に送受信して、２次元画像を作り出す。伝導体（Ｏ１２）－（Ｏｎ２）はまた、動作の受信モードで、圧電性のライン素子から電荷を受け取るために使用されてもよい。

【0157】

図３４Ａは、本開示の実施形態に係る、イメージングシステム（２９００）の例示的な実施形態を示す。描写されるように、イメージングシステム（２９００）は、圧電素子（２９０２－１１）－（２９０２－ｍｎ）のアレイを含み、そして、各圧電素子は、第１の（Ｏ）電極と第２の（Ｏ）電極、およびＴ電極を含んでいてもよい。実施形態では、アレイにおけるＴ電極の全てが、１つの共通の伝導体（Ｔ）（２９０８）に電気的に結合されていてもよく、第１のＯ電極の各行は、伝導体Ｏ１－Ｏｍの１つに電気的に接続されていてもよい。合成レンズ無しのライン撮像装置が望ましい場合、機械的なレンズで十分かもしれない。しかし、同じ機能は、図３４Ａに示されるように、列上のすべてのＯノードを短絡させることによって達成することができる。代わりに、各Ｏノードはドライバによって駆動することができ、そして、列上の素子の全ての駆動信号が同じ遅延を有する場合、図３４Ａに示される同じ挙動を達成することができる。しかし、図３４Ｂに示されるように、これを実装する電子的方法で、異なる遅延が、列上の素子のために生成されてもよく、そして仰角面においてより良い集束性能を達成してもよく、そしてまた、信号が標的の中へと移動するとともに深度に応じて変化する、動的な仰角集束を有してもよい。図３４Ａに示される実施形態では、スイッチ（２９１２－１）－（２９１２－ｎ）の各々は、送信ドライバ（例えば（２９１６－１））と増幅器（例えば（２９１４－１））との間で切り替わってもよく、これは低ノイズ増幅器であってもよい。実施形態では、伝導体（Ｏ１）－（Ｏｎ）の各々は、増幅器（２９１０－１）－（２９１０－ｍ）の１つに接続されてもよく、それは低ノイズ増幅器であってもよい。

【0158】

実施形態では、送信モード中に、信号は、圧電素子の列がラインユニットとして圧力波を生成することができるように、送信ドライバ（例えば（２９１６－１））から第２のＯ電極の列に、伝導体（例えばＯ１２）を介して送信されてもよい。送信モード中に、各スイッチ（例えば（２９１２－１））は、対応する送信ドライバ（例えば（２９１６－１））に切り替えられてもよい。

【0159】

実施形態では、イメージングシステム（２９００）は、２つの異なる方法で、反射された圧力波を処理してもよい。第１の方法では、増幅器（２９１０－１）－（２９１０－ｎ）は、第１のＯ電極から電荷信号を受信してもよく、つまり、各増幅器は、第１のＯ電極の行から信号を受信してもよい。この方法は２方向のイメージング／モードを可能にし、ここで２方向の画像は、２次元画像のために、直交的始点を提供してもよい。また、この方法は、２を上回る次元のイメージング性能を提供してもよい。２方向のイメージングは、生検などの、多くの用途に有用であるかもしれない。この方法では、送信モードと受信モードとが、同時に実行されてもよいことに留意されたい。第２の方法では、スイッチ（２９１２）は、各増幅器が第２のＯ電極の対応する列から電荷信号を受信し、そして処理し得るように、増幅器（２９１４）に切り替えられてもよい。

【0160】

２方向のイメージングは、最初に、列上の、選択された素子に遅延を適用することによって、アジマス軸に画像を作り出すことによって、実行されてもよい。仰角集束も、追加的遅延を、列上の素子に追加することによって達成されてもよい。後の動作では、第２の画像は、直交軸上に作り出される。今回は、画像は、行上の、選択された素子に遅延を適用することによって、仰角面上に展開される。追加的な遅延が、アジマス方向のスライス厚み制御を得るために、行上の素子に追加されてもよい。２つの画像は、その後、２つの直交平面における表示画像に合成的に追加される。

【0161】

実施形態では、Ｏ伝導体に電気的に結合されるＯ電極の列（または行）を指すラインユニットは、送信ユニットまたは受信ユニットまたはその両方として動作してもよい。実施形態では、たとえ伝導体（Ｏ１）－（Ｏｍ）が直交方向で伝導体（Ｏ１２）－（Ｏｎ２）に配置されていても、該方向は、電子的にプログラムされ得、そして電子的に調整可能であり得る。例えば、増幅器（２９１０）と（２９１４）のゲインは、電子的に調整可能であってもよく、ここではゲイン制御リードが増幅器に実装されている。実施形態では、各ライン素子の長さ（つまり、各ライン素子の圧電素子の数）も、電子的に調節されてもよい。実施形態では、このことは、あらゆる圧電素子の全ての信号電極を、ＡＳＩＣチップの対応するノードに接続することによって達成されてもよく、そしてここで、ＡＳＩＣは、互いに接続される素子の信号電極、送信ドライバ、または増幅器の間の接続を必要に応じてプログラムする。

【0162】

図３５Ａは、本開示の実施形態に係る、回路素子（３００１）に結合された圧電素子（３０００）の実施形態を示す。描写されるように、圧電素子（３０００）は、第１のサブ圧電素子（３０２１－１）と、第２のサブ圧電素子（３０２１－２）とを含んでいてもよい。圧電素子（３０００）は、第１のサブ圧電素子と第２のサブ圧電素子とによって共有され、そして伝導体（Ｘ）（３００６）に結合されている下部電極（Ｘ）（３００２）を含んでいてもよい。実施形態では、第１のサブ圧電素子（３０２１－１）は、伝導体（３００８）を介して増幅器（３０１０）に電気的に結合されている、信号（Ｏ）電極（３００３）を含んでいてもよい。実施形態では、第２のサブ圧電素子（３０２１－２）は、伝導体（３０１２）を介してスイッチ（３０１４）に電気的に結合されている、信号（Ｏ）電極（３００４）を含んでいてもよい。

【0163】

実施形態では、回路素子（３００１）は、圧電素子（３０００）に電気的に結合されていてもよく、そして、低ノイズ増幅器などの２つの増幅器（３０１０）および（３０１６）と、送信ドライバ（３０１８）とを含む。実施形態では、スイッチ（３０１４）は、伝導体（３０１２）を通じてＯ電極（３００４）に接続される一方の端部と、受信モードのための増幅器（３０１６）と送信モードのための送信ドライバ（３０１８）との間で切り替わり得るもう一方の端部とを有していてもよい。実施形態では、増幅器がエレクトロニクスを象徴的に表すために使用されている場合でも、増幅器（３０１６）を他のエレクトロニクスに接続して、受信信号をさらに増幅、フィルタリング、およびデジタル化してもよい。送信ドライバ（３０１８）は、多段式のドライブであってもよく、２以上のレベルの信号伝達を有する出力を生成してもよい。該信号伝達は、単極または双極であり得る。実施形態では、送信ドライバ（３０１８）は、ドライバの入力と出力とを、ドライブの電子制御下で相互接続するスイッチを含んでいてもよいが、これは図３５Ａに明示的に示されていない。また、ドライバ（３０１８）への入力信号も示されていないが、これは図１７Ａ－１７Ｄに示されるように、同じ列上の別の素子のためのそのような信号に対して、遅延されてもよい。同様に、異なる列に位置する素子に対しての遅延もまた、実装されてもよく、それによってアジマス軸に沿った電子集束が可能になり、仰角面に沿った電子集束が可能になる。

【0164】

実施形態では、送信ドライバ（３０１８）の信号は、変調されたパルス幅（ＰＷＭ）であってもよく、ここで、１素子ベースでパルス幅を制御することによって、重み関数が送信された超音波信号上に作り出されてもよい。このことは、例えば窓関数を実行してもよく、ここで送信信号が窓関数によって重み付けされる。実施形態では、重み付け係数は、ＰＷＭ信号伝達中で行われるように、送信信号のデューティーサイクルを変化させることによって達成されてもよい。この種の動作は、送信アポダイゼーション（ｔｒａｎｓｍｉｔ ａｐｏｄｉｚａｔｉｏｎ）を可能にし、ここで、放射信号のサイドローブが著しく減衰されて、高品質な画像を可能にする。

【0165】

実施形態では、トランシーバーアレイは、トランシーバー基板内に配置され、かつ圧電素子（３０００）のｎ×ｎアレイを含んでもよく、そして回路素子（３００１）のｎ×ｎアレイはＡＳＩＣチップに配置されていてもよく、ここで、各圧電素子（３０００）は、回路素子（３００１）のｎ×ｎアレイの対応する１つに電気的に結合されていてもよい。そのような場合、トランシーバー基板は、３ｎ^２突起によって、ＡＳＩＣチップに相互接続されてもよい。実施形態では、圧電素子アレイの各列（または各行）は、図と同様に３３Ａと３３Ｂ、ならびに３４Ａと３３Ｂに関して議論される通り、ラインユニット操作されてもよい。例えば、同じパルスは、圧電素子の列が圧力波を同時に生成し得るように、圧電素子の列に同時に適用されてもよい。圧電素子のｎ×ｎアレイの各圧電素子（３０００）は、回路素子のｎ×ｎアレイの対応する１つの回路素子（３００１）と結合されてもよいことに、留意されたい。あるいは、列上の各素子は、素子のＯノードを専用のＴｘドライバと、さらに専用の受信増幅器とに接続することによって、個々に制御されてもよい。ＬＮＡからの送信ドライバと受信信号上の遅延を制御することによって、仰角集束は、送信方向と受信方向の両方で達成することができる。

【0166】

実施形態では、サブ圧電素子（３０２１－１）は、動作期間全体にわたって、受信モードであってもよく、一方で、サブ圧電素子（３０２１－２）は、送信モードまたは受信モードのいずれかであってもよい。実施形態では、送信モードと受信モードの同時動作は、連続モードのドップラーイメージングを可能にする。

【0167】

実施形態では、送信ドライバ（３０１８）が電極（３００４）に信号を送信する時、サブ圧電素子（３０２１－２）によって生成された圧力波の電力レベルは、パルス幅変調（ＰＷＭ）信号伝達を使用することによって変更されてもよい。このことは重要であり、例えば、Ｂモードからドップラーモードイメージングに切り替わる時、人体の中へ送信される信号電力が長くなるかもしれず、もし電力レベルが低下されなければ、組織損傷が起こり得る。一般に、従来のシステムでは、異なる高速整定電力供給装置（ｄｉｆｆｅｒｅｎｔ ｆａｓｔ ｓｅｔｔｌｉｎｇ ｐｏｗｅｒ ｓｕｐｐｌｉｅｓ）が、Ｂモードおよび様々なドップラーモードイメージングに使用されて、送信駆動電圧が２つの場合で異なることを可能にし、例えばドップラーモードで過剰電力を作り出さない様にしていた。従来システムと異なり、実施形態では、電力レベルは、従来の高速整定電力供給装置無しで、送信時にＰＷＭ信号を使用することによって変更されてもよい。実施形態では、ドップラーイメージングとＢモードイメージングとの間の迅速な切り替えが、これらのモードを共同撮像する（ｃｏ－ｉｍａｇｅ）のに望ましい。実施形態では、圧電素子の接地電極はまた、互いから分離され、そして別々に接地接続されてもよい。実施形態では、この独立接地は、ノイズを低下させ、かつより迅速な整定時間をもたらす結果となり得る。実施形態では、送信電力も、電子制御下の送信列の高さを低下させることによって、低下されてもよい。このこともまた、ドップラーとＢモードの両方に対する同じ電源の使用と、各モードの電力送信要件の充足とを促す。このことはまた、共同撮像を可能にする。

【0168】

図３６は、本開示の実施形態に係る、複数の圧電素子を制御するための回路（３１００）を示す。実施形態では、回路（３１００）は、ＡＳＩＣチップに配置されていてもよく、ここで、トランシーバー基板とＡＳＩＣチップとに配置されている圧電素子のアレイ（行と列で配置されている）は、突起によってトランシーバー基板に相互接続されてもよく、ここで、ｐＭＵＴ素子は、図３５Ｂに示されるように、スイッチを通じて、関連するＴｘドライバと受信回路とに接続されてもよく、Ｏ電極はスイッチ（３０１４）に接続する。描写されるように、回路（３１００）は、回路素子（３１４０－１）－（３１４０－ｎ）のアレイを含んでもいてもよく、ここで、各回路素子は、対応する圧電素子のＯ電極とＸ電極とに信号を伝達してもよい。

【0169】

図３６に描写されるように、各回路素子（例えば３１４０－１）は、第１のスイッチ（例えば（３１０２－１））、第２のスイッチ（例えば（３１０４－１））、第３のスイッチ（例えば（３１０６－１））、および送信ドライバ（例えば（３１０８－１））を含んでいてもよい。送信ドライバ（例えば３１０８－１）からの出力は、伝導体（例えば（３１１０－１））を介して圧電素子のＯ電極に送信されてもよい。送信モード中に、各回路素子は、伝導体（３１２２）を通じて送信ドライバ（駆動）信号（３１２４）を受信してもよい。トランジスタスイッチであるかもしれず、また制御ユニット（３１５０）によって制御されているかもしれない、各第２のスイッチ（例えば３１０４－１）は、オンにされて、信号（３１２４）を送信ドライバ（例えば（３１０８－１））に送信してもよい。（制御ユニット（３１５０）と、回路（３１００）中の他のコンポーネントとの間の電気的接続は、図３６には示されていない。）送信ドライバ（例えば（３１０８－１））は、ロジックによる復号やレベルシフトを実行してもよく、入力信号をバッファリングしてもよく、および伝導体（例えば（３１１０－１））を介してＯ電極に送信信号を送信してもよい。実施形態では、送信モード中に、第１のスイッチ（例えば（３１０２－１））はオフにされてもよい。

【0170】

実施形態では、制御ユニット（３１５０）は、送信モード中にどの圧電素子がオンにされる必要があるのかを決定してもよい。制御ユニット（３１５０）が、第２の圧電素子をオンにしないと決定する場合、第１のスイッチ（例えば（３１０２－２））と第２スイッチ（例えば（３１０４－２））とがオフにされてもよく、一方で、第３のスイッチ（例えば（３１０６－２））は、Ｏ電極とＸ電極が同じ電位（つまり、圧電層にわたって正味０ボルトの駆動）を有するように、オンにされてもよい。実施形態では、第３のスイッチ（３１０６）は任意であってもよい。

【0171】

実施形態では、受信モード中に、第１のスイッチ（例えば（３１０２－１））がオンにされてもよく、それによって、Ｏ電極で展開された電荷が、伝導体（３１１０－１）と（３１２０）とを通じて増幅器（３１２８）に伝達されてもよい。その後、増幅器（３１２８）は、電荷信号（または等価にセンサ信号）（３１２６）を受信し、そしてセンサ信号を増幅してもよく、ここで増幅信号は、画像を生成するためにさらに処理されてもよい。受信モード中に、第２のスイッチ（例えば（３１０４－１））と第３のスイッチ（例えば（３１０６－１））とはオフにされてもよく、それによって受信信号が妨げられないかもしれない。回路素子（３１４０－１）－（３１４０－ｎ）のアレイ全体は、共通の増幅器（３１２８）を共有して、回路（３１００）の設計を簡素化してもよい。実施形態では、圧電素子のＸ電極は、伝導体（３１１２－１）－（３１１２－ｎ）を介して、接地またはＤＣバイアス電圧に、電気的に結合されていてもよく、ここで伝導体（３１１２－１）－（３１１２－ｎ）は、共通の伝導体（３１５２）に電気的に結合されていてもよい。

【0172】

実施形態では、回路（３１００）は、図２５の圧電素子（例えば（２００２－１１）－（２００２－ｎ１））の列に結合されていてもよい。実施形態では、回路（３１００）に類似する複数の回路は、図３０のアレイ中の圧電素子の複数の列と結合されていてもよく、そして、伝導体（３１５２）は、（図２５の（２００６）などの）共通の伝導体に結合されていてもよい。実施形態では、回路（３１００）は、図２５－３２の圧電素子の列を制御してもよい。

【0173】

図３７は、本開示の実施形態に係る、複数の圧電素子を制御するための回路（３２００）を示す。実施形態では、回路（３２００）は、ＡＳＩＣチップに配置されていてもよく、ここで、トランシーバー基板とＡＳＩＣチップとに配置されている圧電素子のライン（列または行のいずれか）は、突起によってトランシーバー基板に相互接続されてもよく、描写されるように、回路（３２００）は、回路素子（３１４０－１）－（３２４０－ｎ）のアレイを含んでもいてもよく、ここで、各回路素子は、対応する圧電素子のＯ電極とＸ電極とＴ電極とに信号を伝達してもよい。

【0174】

図３７に描写されるように、各回路素子（例えば（３２４０－１））は、第１のスイッチ（例えば（３２０２－１））、第２のスイッチ（例えば（３２０４－１））、第３のスイッチ（例えば（３２０６－１）、第４のスイッチ（例えば（３２０７－１））、および送信ドライバ（例えば（３１０８－１））を含んでいてもよい。送信ドライバ（例えば（３２０８－１））からの出力は、伝導体（例えば（３２１０－１））を介して圧電素子のＯ電極に送信されてもよい。送信モード中に、各回路素子は、伝導体（３２２２）を通じて送信ドライバ（または駆動）信号（３２２４）を受信してもよい。トランジスタスイッチであるかもしれず、また制御ユニット（３２５０）によって制御されているかもしれない、各第２のスイッチ（例えば３２０４－１）は、オンにされて、信号（３２２４）を送信ドライバ（例えば（３２０８－１））に送信してもよい。（制御ユニット（３２５０）と、回路（３２００）中の他のコンポーネントとの間の電気的接続は、図３７には示されていない。）送信ドライバ（例えば（３２０８－１））は、信号をロジックによって復号してもよく、それをレベルシフトさせてもよく、そして出力信号をバッファリングしてもよく、および伝導体（例えば（３２１０－１））を介してＯ電極に送信出力信号を送信してもよい。

【0175】

実施形態では、送信モード中、第１のスイッチ（例えば（３１０２－１））はオフにされてもよい。実施形態では、制御ユニット（３２５０）は、送信モード中にどの圧電素子がオンにされる必要があるのかを決定してもよい。制御ユニット（３２５０）が、第２の圧電素子をオンにしないと決定する場合、第１のスイッチ（例えば（３１０２－２））と第２スイッチ（例えば（３１０４－２））とがオフにされてもよく、一方で、第３のスイッチ（例えば（３１０６－２）と第４のスイッチ（３２０７－２）は、Ｏ電極とＸ電極が同じ電位（つまり、圧電層にわたって正味０ボルトの駆動）を有するように、オンにされてもよい。実施形態では、第３のスイッチと第４のスイッチ（例えば（３２０６－２）と（３２０７－２））とは任意であってもよい。３つのレベルの信号伝達とそれを実行する送信ドライバは、明示的に示されていないことを理解されたい。同様に、Ｘ伝導体、Ｔ伝導体や（３２０６－２）、（３２０７－２）のようなスイッチへの接続は、単純化された方法で示される。

【0176】

実施形態では、受信モード中に、第１のスイッチ（例えば（３２０２－１））がオンにされてもよく、それによって、Ｏ電極で展開された電荷が、伝導体（３２１０－１）と（３２２０）とを通じて増幅器（３２２８）に伝達されてもよい。その後、増幅器（３２２８）は、電荷（またはセンサ）信号（３２２６）を増幅してもよく、ここで増幅信号は、画像を生成するためにさらに処理されてもよい。受信モード中、第２のスイッチ（例えば（３２０４－１））、第３のスイッチ（例えば（３２０６－１）、および第４のスイッチ（例えば（３２０７－１）は、オフにされてもよく、それによって受信信号は妨げられないかもしれない。

【0177】

回路素子（３２４０－１）－（３２４０－ｎ）のアレイ全体は、共通の増幅器（３２２８）を共有して、回路（３２００）の設計を簡素化してもよい。実施形態では、圧電素子のＸ電極は、伝導体（３２１２－１）－（３２１２－ｎ）を介して、接地またはＤＣバイアス電圧に、電気的に結合されていてもよく、ここで伝導体（３２１２－１）－（３２１２－ｎ）は、共通の伝導体（３２５２）に電気的に結合されていてもよい。実施形態では、圧電素子のＴ電極は、伝導体（３２１３－１）－（３２１３－ｎ）を介して、接地またはＤＣバイアス電圧に、電気的に結合されていてもよく、ここで伝導体（３２１３－１）－（３２１３－ｎ）は、共通の伝導体（３２５４）に電気的に結合されていてもよい。

【0178】

実施形態では、回路（３２００）は、図２６の圧電素子（例えば（２１０２－１１）－（２１０２－ｎ１））の列に結合されていてもよい。実施形態では、回路（３２００）に類似する複数の回路は、図２６のアレイ中の圧電素子の複数の列と結合されていてもよく、そして、伝導体（３２５２）は、（図２６の（２１０６）などの）共通の伝導体に結合されていてもよい。同様に、実施形態では、伝導体（３２５４）は、（図２６の（２１０８）などの）共通の伝導体に結合されていてもよい。実施形態では、回路（３２００）は、図２５－３２の圧電素子の列を制御してもよい。

【0179】

図２７－３７では、伝導体が、電極を他の電極に電気的に結合させるために使用される。例えば、電極（２００６－１１）－（２００６－ｍ１）は、伝導体（２００６）に電気的に結合されている。実施形態では、図２７－３７の伝導体は、圧電素子が配置されている基板上、または基板に接続されているＡＳＩＣなどの異なる基板上に、堆積され、そしてパターン化された金属相互接続層などの、様々な方法で実装されてもよい。

【0180】

図３８と３９は、本発明の実施形態に係る、送信モード中に圧電素子を駆動するための例示的な波形（３３００）と（３４００）とを示す。一般に、圧電材料は、誘電経時変化によって引き起こされる損傷に脆弱であるかもしれず、そして、経時変化は、単極の駆動信号を使用することによって遅延する、または回避することができるかもしれない。波形（３３００）と（３４００）は、Ｏ電極とＸ電極との間、および／または、Ｏ電極とＴ電極との間の電位を表わす。描写されるように、波形は、本質的に単極であってもよく、そして、２レベルのステップ波形（３３００）（つまり、（２８１２）、（２９１２）、（３０１８）、（３１０８）、（３２０８）などの送信ドライバは単極の送信ドライバである）、あるいは、（３レベルなどの）複数のレベルのステップ波形（３４００）であってもよい。実際の電圧振幅は、一般に１．８Ｖから１２．６Ｖまで変化してもよい。実施形態では、多段ステップ波形（３４００）またはそれ以上の段数を有するステップ波形は、圧電素子の加熱を低減するかもしれず、ドップラーイメージングまたはハーモニックイメージング（ｈａｒｍｏｎｉｃ ｉｍａｇｉｎｇ）などの特定のイメージングモード中の使用に対して利点を有するかもしれない。

【0181】

実施形態では、波形（３３００）と（３４００）のパルスにおける周波数は、必要とされる信号の性質に依存して変化してもよく、そして、ｐＭＵＴの下層にある膜が応答する周波数を含む必要がある。実施形態では、波形はまた、線形または非線形の周波数変調チャープ信号などの複素信号（ｃｏｍｐｌｅｘ ｓｉｇｎａｌ）であってもよく、あるいはゴレイ符号を使用する他のコード化された信号であってもよい。

【0182】

実施形態では、圧電素子を駆動するための回路は、下層にある膜からの送信出力が形状的に対称的となり得るように、さらに設計されていてもよい。実施形態では、波形（３３００）（または（３４００））の各信号パルスについては、パルスの立上りエッジは、パルスの中心について、パルスの立下がりエッジと実質的に対称的であってもよい。この対称性は、送信信号の高調波成分、特に２次の高調波と他の偶数次の高調波信号の高調波成分を低下させる。実施形態では、波形（３３００）（または（３４００））の信号パルスは、変調されたパルス幅（ＰＷＭ）信号であってもよい。

【0183】

図４０は、本開示の実施形態に係る、送信駆動信号波形を示す。描写されるように、送信ドライバからの信号（３５００）は、対称的かつ双極であってもよく、つまり、ピーク最大電圧の規模（ｍａｇｎｉｔｕｄｅ）（Ｈ１）と幅（Ｗ１）がピーク最小電圧の規模（Ｈ２）と幅（Ｗ２）と同じである。また、立上りエッジ（３５０２）の傾斜は、立下がりエッジ（３５０４）の傾斜と同じである。さらに、立上り時間（Ｗ３）は、立下り時間（Ｗ４）と同じであり、ここで立下り時間（Ｗ４）は、立下りの始点と基準電圧との間の時間間隔を指す。さらに、立上りエッジ（３５０６）は、立上りエッジ（３５０２）と同じ傾斜を有する。

【0184】

送信動作中は、送信ドライブ（例えば図３５の（３０１８））は、図３８と３９に示されるように、電気的な波形によって駆動されてもよい。図４１は、本開示の実施形態に係る、イメージングアセンブリにおける様々な回路の出力信号を示す。実施形態では、波形（３６０２）は、送信ドライバ、例えば（３０１８）からの出力信号であってもよく、そして圧電素子、例えば（３０００）に送信されてもよい。実施形態では、圧電素子が固有の帯域幅を有し得るので、共振周波数で正弦波出力（３６０４）を出力し得る。圧電素子のＯ電極に接続された送信ドライバの出力が、非常にゆっくりと立上る場合、電極を望ましい最終値まで充電することができないかもしれず、そしてそのため、波形（３６０６）に示されるように、低出力信号を引き起こすかもしれず、ここで最終振幅は（３６０２）よりも小さくなる。他方、送信ドライバの出力信号が非常に素早く落ち着く場合、送信ドライバの出力信号は、圧電素子の帯域幅制限よりも大きな帯域幅を有し、したがって、余分なエネルギーは熱に放散されてもよい。したがって、実施形態では、波形（３６０８）に示されるように、圧電素子は、完全に充電されるが、あまりに素早く充電されないような速度で充電されてもよい。実施形態では、上部電極と下部電極との間の電圧電位を時間の関数として表わす波形（３６０８）は、形状的にはトランスデューサの出力により近く、そして、形状的な差が小さいために、入力信号帯域幅と出力信号帯域幅とがより整合して、熱によるエネルギー損失がより小さくなる。実施形態では、送信ドライバの駆動インピーダンスは、エネルギー損失を小さくするように最適化される。別の表現にすると、送信ドライバのインピーダンスは、目標時間期間内に、適切な電圧に落ち着くのに必要な放散定数と時定数に関して、圧電素子を最適に駆動するように設計されている。

【0185】

実施形態では、撮像装置（１２６）は、ハーモニックイメージング技術を使用してもよく、ハーモニックイメージングは、膜の基本周波数上で圧力波を送信し、かつ、膜の２次の高調波周波数またはそれ以上の高調波周波数で、反射された圧力波を受信することを指す。一般に、２次の高調波周波数またはそれ以上の高調波周波数の反射波に基づく画像は、基本周波数の反射波に基づく画像よりも高品質である。送信波形の対称性は、送信波における２次の高調波成分またはそれ以上高調波成分を抑え、それによって、これらの成分の、反射波の２次の高調波またはそれ以上の高調波との干渉が低下されるかもしれず、ハーモニックイメージング技術の画像品質を増強し得る。実施形態では、送信波における２次の高調波またはそれ以上の高調波を低下させるために、波形（３３００）は、５０％のデューティーサイクルを有していてもよい。

【0186】

図２５－３４では、アレイは、複数のラインユニットを含んでいてもよく、ここで各ラインユニットは、互いに電気的に結合された複数の圧電素子を含む。実施形態では、ラインユニットは、位相差（または等価に遅延）を有する複数のパルスで駆動されてもよい。位相を調節することによって、結果として生じる圧力波は、ビームフォーミングと呼ばれる角度で導かれてもよい。

【0187】

図４２Ａは、本開示の実施形態に従って、送信圧力波の振幅のプロットを、トランスデューサのアジマス軸に沿った空間的位置の関数として示す。アレイ中の圧電素子が２次元で配置され、そしてＹ方向の列上の圧電素子が接続され、かつＸ方向に沿って多くの列を有している場合、Ｘ方向はアジマス方向として知られ、そしてＹ方向は仰角方向として知られる。図３７Ａに描写されるように、送信圧力波は、メインローブと複数のサイドローブを含む。メインローブは、組織標的をスキャンし、そして高圧振幅を有するために使用されてもよい。サイドローブは、より低い振幅を有してはいるが画像の品質を下げ、したがって、それらの振幅を低下させることが望ましい。

【0188】

いくつかの実施形態では、本明細書におけるアポダイゼーションは、例えば、超音波パルスのエッジの近くでより低い重みを、そして超音波パルスの中央部分の近くでより多くの重みを有する、可変電圧ドライブを使用することを含む。アポダイゼーションはまた、各列または各行に沿った素子の数を変更することによって、単独で、または本明細書に開示される他の方法との組み合わせで実装されてもよい。

【0189】

図４２Ｂは、本開示の実施形態に係る、アポダイゼーションプロセスのためのウィンドウの様々なタイプを示す。図４２Ｂでは、ｘ－軸は、アクティブウィンドウの中心の圧電素子に対する、圧電素子の位置を表わし、そしてｙ－軸は、振幅（または圧電素子に適用された重み）を表わす。描写されるように、長方形ウィンドウ（３７２０）については、送信ラインのいずれにも重み付けはなされておらず、つまり、それらの振幅は一様（つまり記号的に表わされた１）である。他方、ハミングウィンドウ（Ｈａｍｍｉｎｇ ｗｉｎｄｏｗ）（３７２２）によって描写されるように、重み関数が実装される場合には、中心のラインは、エッジで１を上回る重みを得る。例えば、トランスデューサタイルにハミングウィンドウ（３７２２）を適用するためには、（図４２Ｂで－Ｎとして示される）最左列の圧電素子と、（図４２ＢでＮとして示される）最右列の圧電素子とは、最も低い重みを有していてもよく、一方で、中央列の圧電素子は最も高い重みを有していてもよい。このプロセスは、アポダイゼーションとして知られている。実施形態では、示されたハミングウィンドウ（３７２２）は１例にすぎないことが意図されているが、様々なタイプのウィンドウの重み付けが適用されてもよい。実施形態では、アポダイゼーションは、送信ドライバの出力ドライブレベルを様々なラインに併せて様々にスケーリングすることによって、デジタル－アナログ変換器（ＤＡＣ）を利用することによって、または同じドライブレベルを維持するがライン上のピクセルの数を低下させることによってなど、様々な手段によって実装されてもよい。正味の効果は、サイドローブのレベルがアポダイゼーションの使用によって低下され得ることであり、ここで、送信ドライブの重み付けは、特定のラインが通電される送信アパーチャ内のどこに位置するかに基づいて変化する。

【0190】

実施形態では、パルスまたは波形の電圧の低下は、トランスデューサ表面の温度を低下させるかもしれない。あるいは、既定の最大の許容可能なトランスデューサ表面温度については、低電圧で動作するトランスデューサは、より良いプローブ性能をもたらし、より良い品質の画像をもたらす結果となる。例えば、電力消費を低下させる圧電素子を具備するプローブ（１９２）については、送信圧力波は、プローブの一部（つまり圧電素子のサブセット）のみを使用することによって、そして残りの素子を、マルチプレクサを使用して時間的に連続してスキャンすることによって、生成されてもよい。したがって、どの時点においても、従来システムでは、温度上昇を制限するためにトランスデューサ素子の一部のみが使用されてもよい。対照的に、実施形態では、より低い電圧プローブは、より多くの圧電素子が同時に指定されることを可能にしてもよく、それによって、画像のフレームレートの上昇と、画像品質の向上とを可能にし得る。かなりの電力はまた、受信信号がＬＮＡを使用して増幅される受信経路において消費される。イメージングシステムは一般に、多くの受信チャネルを使用し、１つの受信器チャネルに１つの増幅器を具備する。実施形態では、温度データを使用して、多くの受信器チャネルが、電力を節約し、そして温度を低下させるためにオフにされ得る。

【0191】

実施形態では、アポダイゼーションは、ウィンドウ機能に従って、各ラインユニットの圧電素子の数を変更させることによって達成されてもよい。実施形態では、そのようなウィンドウの概算は、ライン上の圧電素子の数を電子的に制御することによって、または必要な素子数を有するトランスデューサを有線接続することによって、達成されてもよい。アポダイゼーションはまた、固定数の素子を使用することによって、しかしこれらの素子を様々な送信駆動電圧で駆動することによって、作り出すことができる。例えば、仰角方向のアポダイゼーションについては、最大駆動は列上の中央の素子に適用され、そしてより低いドライバレベルは、列上の中央素子の周りの、列の両サイドにおける外側素子（ｏｕｔｅｒ ｅｌｅｍｅｎｔ）に適用される。アポダイゼーションはまた、列上の位置に基づいて、素子の分極強度（ｐｏｌｉｎｇ ｓｔｒｅｎｇｔｈ）を変化させることによって達成することができる。

【0192】

一般に、プローブによって発生した熱は、送信パルス／波形中のパルス幅の関数であってもよい。一般に、より良い信号対ノイズ比（ＳＮＲ）で圧力波を標的に深く侵入するさせるために、圧電素子は、長いパルス列を必要とする。しかし、このことはまた、軸方向分解能を低下させ、そしてさらに、圧電素子中により多くの熱を発生させる。したがって、従来システムでは、放出されるパルスの数は小さく、時に１または２である。より長いパルスはより多くの熱エネルギーを作り出す可能性があるため、従来システムにおいては、使用には非実用的とされている。対照的に、実施形態では、パルスおよび波形（３３００）と（３４００）は、著しく低いピーク値を有していてもよく、そのことによって、長いパルス列、チャープ信号、または他のコード化された信号伝達の使用が可能になり得る。実施形態では、より長いパルス列が軸方向分解能を低下させることはない、というのは、受信器において、整合フィルタリングが実行されて波形を圧縮し、分解能を回復するためである。この技術は、より良い信号対ノイズ比を可能にし、そして、信号が体内へより深く侵入することを可能にし、体の深部の標的について、高品質なイメージングを可能にする。

【0193】

実施形態では、ポリジメチルシロキサン（ＰＤＭＳ）または他のインピーダンス整合材料の層は、トランスデューサ素子上で糸状に加工されてもよい。該層は、トランスデューサ素子と人体との間のインピーダンス整合を改善してもよく、それによって、トランスデューサ素子と人体との間のインターフェースにおける圧力波の反射または損失が、低下され得る。

【0194】

図２５－３４では、１を上回るラインユニットが、ピクセルをｙ－方向（またはｘ－方向）に接続することによって作り出されてもよく、ここで１つのラインユニット（または等価にライン素子）は、互いに電気的に接続された複数の圧電素子を指す。実施形態では、１以上のラインユニットはまた、圧電素子をｘ－方向に沿って接続することによって作り出されてもよい。実施形態では、ラインユニットの圧電素子は、有線接続されてもよい。

【0195】

図２４Ａに関連して議論される通り、各圧電素子（１８０６）は、回路（１８４２）に電気的に結合されていてもよく、つまり、トランシーバー基板（１８０２）中の圧電素子の数は、ＡＳＩＣチップ（１８０４）中の回路（１８４２）の数と同じである。そのような場合、各列（または行）の圧電素子の電気的接続は、電子的に実行されてもよく、つまり、列（または行）で電極を接続するための、有線接続された伝導体（例えば（２００６））は、電子スイッチに置き換えられる。別の表現にすると、ライン撮像装置／ユニット中の圧電素子は、互いに電子的に接続されてもよい。電子的に制御されたライン撮像装置については、ライン撮像装置／ユニットは、２次元のマトリクスアレイの各圧電素子を、制御回路の２次元のアレイの、（１８４２などの）対応する制御回路に接続することによって作られてもよく、ここで、制御回路は空間的にピクセルに接近して位置する。ライン素子を作り出すために、ピクセルの列（または行）を制御するドライバの多重度が、電子的にオンにされてもよい。実施形態では、各々のライン撮像装置／ユニットのドライバの数は、プログラム制御下で電気的に修正することができ、そして電子的に調節可能であり得る。

【0196】

実施形態では、各ピクセルのより小さな容量は、分散型の駆動回路によって、ドライバとピクセルとの間に他の均等化素子を有することなく効率的に駆動されてもよく、非常に大きなライン容量を駆動するという難しさを排除し得る。実施形態では、ドライバの最適化は、立上りエッジと立下がりエッジにおける対称性を可能にしてもよく、送信出力のより良い線形性を可能にし得、ハーモニックイメージングを可能にし得る。（対称性は図３８と３９に関連して記載されている。）実施形態では、電子制御は、プログラム可能なアパーチャサイズ、送信アポダイゼーション、および水平または垂直の誘導制御を可能にしてもよく、それらの全てが画像品質を向上させてもよい。実施形態では、電子制御下で構成可能なライン撮像装置／ユニットは、プログラム制御下で電気的に修正されてもよい。例えば、より少数の接続素子がｙ－方向で望ましい場合、その数はソフトウェア制御によって調節されてもよく、そして制御電子回路または圧電アレイを糸状に再加工する必要は無い。

【0197】

実施形態では、各ラインユニットは、各サブユニット用の個別制御を有する、いくつかのサブユニットから成るように設計されてもよい。これらのサブユニットの利点は、それらが、ラインユニット用の大容量荷重を、単一の外部送信ドライバを使用して駆動するという難しさを緩和し得ることである。例えば、２つのラインユニットが、列の圧電素子全体を含む１つのラインユニットの場所に作り出される場合、２つの異なる（（２８１６）などの）送信ドライバが利用されてもよく、そして、各送信ドライバが、全体的なラインユニットの荷重の半分を制御してもよい。また、１つのドライバが使用される場合であっても、ラインユニットの前半分とラインユニットの後半分を別々に駆動すると、ラインユニットの両端部への低い抵抗接続によって、駆動状況が改善するかもしれない。

【0198】

実施形態では、ラインユニットの長さと配向の両方が、制御されてもよい。例えば、図２５－３４では、ラインユニットはｘ方向とｙ方向の両方に配置されてもよい。例として、図３５で、列に沿ったＯ電極（例えば（２００３－１１）－（２００３－ｎ１））が電気的に結合されて、１つのラインユニットを形成してもよく、そして、他の列のＯ電極が電気的に結合されて、ｘ－方向に沿って延在するｎ個の数のラインユニットを形成してもよい。より具体的には、ｘ－方向に沿って延在するラインユニットは、ｎ個の数のＯ電極（（２００３－１２）－（２００３－１ｎ））、…、（（２００３－ｎ２）－（２００３－ｎｎ））を含む。実施形態では、直交方向に沿ったラインユニットの配置は、ＡＳＩＣチップの電気回路を制御することによって可能になるかもしれない。

【0199】

図２５－３５では、各圧電素子は、２つ以上の上部の（ＸとＴ）電極を含んでもよい。実施形態では、これらの上部電極下の圧電層は、同じ方向または反対の方向に分極されてもよい。複数の分極方向は、適切な信号付与電界と組み合わされると、トランスデューサの送信感度と受信感度に改善をもたらすかもしれず、そしてまた、さらに広い帯域幅を可能にする追加的な共振をもたらすかもしれない。

【0200】

図２５－３５では、各アレイは、圧電素子下に配置された１以上の膜を有していてもよい。実施形態では、膜は、複数の振動モードを有していてもよい。実施形態では、１つの膜は、ある特定の周波数で基本モードで振動するかもしれず、一方で、他の膜は、膜の設計と、異なる分極方向を有する電極の相対配置とによって決定される、異なる周波数で振動するかもしれない。実施形態では、複数の膜は、同じ電極セットによって駆動されてもよく、そして各膜は、異なる基本周波数を有していてもよい。実施形態では、各膜は、その帯域幅を増加させて、幅広い範囲の周波数に応答してもよい。また、異なる分極方向を有するそのようなトランスデューサは、送信感度と受信感度を上昇させ、それと同時に高帯域幅トランスデューサを可能にするのに役立ち得る。

【0201】

いくつかの実施形態では、列のＸ（またはＴ）電極は、伝導体に電気的に結合されていてもよい。実施形態では、これらの伝導体は、１つの共通の伝導体に電気的に結合されていてもよい。例えば、伝導体は、１つ共通の伝導体ラインに電気的に結合されていてもよく、それによって、アレイ中のＴ電極の全てが、接地または共通のＤＣバイアス電圧に接続されていてもよい。

【0202】

いくつかの実施形態では、各アレイは、２次元アレイ（例えば図２５－３４）に配置されている圧電素子を含んでもよく、ここで、ｘ－方向の素子の数は、ｙ－方向の素子の数と同じであってもよい。しかし、ｘ－方向の素子の数がｙ－方向の素子の数と異なり得ることは、当業者には明らかであろう。

【0203】

実施形態では、（１８０２などの）トランスデューサ基板に結合された（１８０４などの）ＡＳＩＣチップは、動作中に人体に面するイメージング装置（１２０）の表面温度を測定する、温度センサを含んでもよい。実施形態では、最大許容温度は調節されてもよく、そして、温度は許容可能上限を超えて上昇するべきではないため、この調節がイメージング装置の機能性を制限するかもしれない。実施形態では、この温度情報は、画像品質を改善するために使用されてもよい。例えば、温度が最大許容上限を下回っている場合、増幅器で追加的電力を消費して、改善品質の画像のために、ノイズを低下させ、そしてシステムの信号対ノイズ比（ＳＮＲ）を改善させてもよい。

【0204】

実施形態では、同時に駆動されるラインユニットの数が増加するにつれて、イメージング装置（１２６）によって消費される電力は増加する。イメージング装置（１２６）中の全てのラインユニットは、全アパーチャからの圧力波の送信を完了するために駆動される必要があるかもしれない。少数のラインユニットのみが、一度に圧力波を送信し、待機し、そして反射エコーを受信するために駆動される場合、全アパーチャのためにラインユニット全体を駆動する１サイクルを完了するにはより多くの時間がかかり、１秒間に画像が撮影され得る速度（フレームレート）を低下させるであろう。この速度を改善するためには、一度により多くのラインユニットを駆動する必要がある。実施形態では、温度の情報は、イメージング装置（１２０）がより多くのラインを駆動することを可能にして、フレームレートを改善してもよい。

【0205】

いくつかの実施形態では、各圧電素子は、１つの下部電極（Ｏ）と１以上の上部電極（ＸとＴ）を有していてもよく、そして、１を上回る共振周波数を有していてもよい。例えば、図３０の各圧電素子（２５０２）は、１つの下部電極（Ｏ）と２つの上部電極とを有していてもよく、ここで、第１の上部電極と下部電極（Ｏ）は、第１の周波数ｆ１に応答してもよく、一方で、第２の上部電極と下部電極（Ｏ）は、ｆ１とは異なり得る第２の周波数ｆ２に応答してもよい。

【0206】

実施形態では、受信モード中に展開された電荷は、（１８１１）、（２８１０）、（２８１４）、（２９１０）、（２９１４）、（３０１０）、（３０１６）、（３１２８）、および（３２２８）などの増幅器に伝達される。その後、増幅信号は、様々な電気コンポーネントによってさらに処理されてもよい。そのため、増幅器（１８１１）、（２８１０）、（２８１４）、（２９１０）、（２９１４）、（３０１０）、（３０１６）、（３１２８）、および（３２２８）の各々が集合的に、電荷信号を処理する１以上の電気コンポーネント／回路を指すこと、つまり、各増幅器が象徴的に、電荷信号を処理するための１以上の電気コンポーネント／回路を表わすことは、当業者には明らかであろう。

【0207】

図４３は、本開示の実施形態に係る、イメージングアセンブリ（３８００）の概略図を示す。描写されるように、イメージングアセンブリ（３８００）は、圧電素子（図３８には図示されず）を有するトランシーバー基板（３８０１）と、該トランシーバー基板（３８０１）に電気的に結合されるＡＳＩＣチップ（３８０２）と、該ＡＳＩＣチップ（３８０２）に電気的に結合される受信器マルチプレクサ（３８２０）と、受信器アナログフロントエンド（ＡＦＥ）（３８３０）と、該ＡＳＩＣチップ（３８０２）に電気的に結合される送信器マルチプレクサ（３８２４）と、第２のマルチプレクサ（３８２４）に電気的に結合される送信ビームフォーマー（３８３４）とを含んでもよい。実施形態では、ＡＳＩＣチップ（３８０２）は、トランシーバー基板（３８０１）中の複数の圧電素子に接続され、そしてそれを駆動するように構成された複数の回路（３８０４）を含んでもよい。実施形態では、各回路（３８０４）は、ＬＮＡなどの受信器増幅器（または短く増幅器）（３８０６）と、信号を圧電素子に送信するための送信ドライバ（３８０８）と、増幅器（３８０６）と送信ドライバ（３８０８）との間で切り替わるスイッチ（３８１０）と、を含んでもよい。増幅器は、プログラム可能なゲインと、増幅器を、感知される必要がある圧電素子に接続する手段とを含んでもよい。送信ドライバは、それらのインピーダンスを最適化する手段と、駆動されるべき圧電素子に接続される手段とを有する。

【0208】

実施形態では、受信器マルチプレクサ（３８２０）は、複数のスイッチ（３８２２）を含んでいてもよく、受信器ＡＦＥ（３８３０）は、複数の増幅器（３８３２）を含んでいてもよい。実施形態では、スイッチ（３８２２）の各々は、回路（３８０４）を、増幅器（３８３２）へ／から電気的に接続／切断してもよい。実施形態では、送信機マルチプレクサ（３８２４）は、複数のスイッチ（３８２６）を含んでいてもよく、そして送信ビームフォーマー（３８３４）は、複数の送信ドライバ（３８３６）と、様々なドライバの送信ドライバ波形間の相対遅延を制御するための示されていない他の回路と、送信ドライバの各々の周波数と数とを制御する示されていない他の回路とを含んでもよい。実施形態では、スイッチ（３８２６）の各々は、送信動作中にオンになり、そして回路（３８０４）に接続し、一方で、スイッチ（３８２２）はオフになり、その時スイッチ（３８１０）は送信ドライバ（３８０８）に接続する。同様に、受信動作中に、スイッチ（３８２６）はオフになり、一方で、スイッチ（３８２２）はオンになり、その時スイッチ（３８１０）は増幅器（３８０６）に接続する。

【0209】

実施形態では、スイッチ（３８１０）は、送信モード中に送信ドライバ（３８０８）に切り替えられてもよく、受信モード中に増幅器（３８０６）に切り替えられてもよい。実施形態では、スイッチ（３８２２）の一部が閉じられてもよく、それによって、対応する回路（３８０４）が受信モードに設定されてもよい。同様に、スイッチ（３８２６）の一部が閉じられてもよく、それによって、対応する回路（３８０４）が送信モードに設定されてもよい。スイッチ（３８２２）の一部とスイッチ（３８２６）の一部は同時に閉じられてもよく、撮像装置アセンブリは、送信モードと受信モードの両方で、同時に操作されてもよい。また、受信器マルチプレクサ（３８２０）と送信機マルチプレクサ（３８２４）は、ＡＳＩＣピンの数を減らす。実施形態では、受信器マルチプレクサ（３８２０）、受信器ＡＦＥ（３８３０）、送信機マルチプレクサ（３８２４）、および送信機ビームフォーマー（３８３４）は、回路（２０２ａ）中に含まれていてもよく、または、一部はさらに、図１Ｂの（２１５ａ）中に存在してもよい。

【0210】

実施形態では、各圧電素子は、２を上回る電極を有していてもよく、ここで、一方の電極は圧力波を生成するために送信モードであってもよく、この時、他方の電極は、電荷を展開するために、同時に受信モードであってもよい。送信モードと受信モードのこの同時動作は、より良いドップラーイメージングを可能にする。

【0211】

撮像される標的における動きは、結果として得られる画像にエラーを引き起こすかもしれず、そして、これらのエラーを低減することが望ましいかもしれない。動きの一例は、心臓組織が動いている場において心臓イメージングを実行する場合である。高いフレームレートは、動きの影響を低減させるのに望ましいものであり得る。したがって、電子アジマスと仰角集束とアポダイゼーションとを維持しながら、フレームレートを改善することが重要であり得る。このことは、画像におけるぶれを低下させるだけでなく、深度の関数としてアジマスと電子集束とを電子的に変更することによる、受信器における動的集束を使用しながら、より良い画像を可能にし得る。フレームレート改善は、図１６に示される２段ビームフォーマーにおいて、上部セクションと下部セクションを一緒に同時に動作させることによって達成することができ、動作の数を低減する。さらに、１つの完全な列、例えば図１４のＡ１、Ｂ１、Ｃ１のスキャンを、Ａ２、Ｂ２、Ｃ２を生成する前に完了することによって、ラインへの動きの影響を最小化するのに役立つ。さらに、１つのスキャンラインは、操作されるセクションにおける、全ての行と列の送信と受信を使用することによって作り出すことができる。しかし、平行ビームフォーマー技術［Ｈｉｇｈ ｆｒａｍｅ ｒａｔｅ ｕｌｔｒａｓｏｕｎｄ ｉｍａｇｉｎｇ ｕｓｉｎｇ ｐａｒａｌｌｅｌ ｂｅａｍｆｏｒｍｉｎｇ，Ｔｏｒｅ Ｇｒｕｅｎｅｒ Ｂｊａａｓｔａｄ，Ｔｈｅｓｉｓ ｆｏｒ ｔｈｅ ｄｅｇｒｅｅ ｏｆ Ｐｈｉｌｏｓｏｐｈｉａｅ Ｄｏｃｔｏｒ Ｔｒｏｎｄｈｅｉｍ，Ｊａｎｕａｒｙ ２００９ Ｎｏｒｗｅｇｉａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ］を使用して、複数のビーム、例えば４つ、を作り出すことができる。このことは、フレームレートをさらに上げるのに役立ち得、そして、動きの影響を低減させる。これらの技術はまた、収差を作り出すかもしれないが、それらを修正する既知の電子方法が存在する。

【0212】

いくつかの実施形態では、本明細書の図に示される個別の素子間の電子または電気的接続は、有線接続されているか、または物理的接続であるが、異なるデジタル接続が使用され、そのため、プログラム可能でよりフレキシブルなデジタル通信を可能にしてもよい。いくつかの実施形態で、そのようなデジタル接続は、スイッチ、プラグ、ゲート、コネクタ等を含んでもよいが、これらに限定されない。

【0213】

いくつかの実施形態で、３Ｄイメージングは、本明細書に開示されるトランスデューサ素子の２Ｄアレイを使用して、実行されてもよい。アジマス面は、列素子の遅延を制御することによって指定されてもよい。この遅延制御は、Ｂモードイメージングに使用されるものと類似していてもよい。３Ｄイメージングは、３Ｄスペースにボリュームを作り出してもよく、そしてそのため、仰角面が指定される必要があるかもしれない。例示的な実施形態では、トランスデューサアレイ全体からの送信のために、超音波ビームを仰角面に導くことができる。この場合、ビームは、アジマス方向の遅延を制御することによって、アジマス面で集束される。仰角制御は、仰角面上のビームの誘導と一致して列上の素子の遅延を制御することによって達成されてもよく、例えば、全ての列の全ての列素子について同様に達成されてもよい。この例示的な実施形態では、アジマス面内の１つのスキャンラインは、複数の列、例えば１２８列から送信することによって得られ、各列素子の下部素子は、アジマス面にビームを集束させるために、必要に応じて、類似の別の列に対して変化する。同じ実施形態では、列上の素子は、行０上の素子から開始して、仰角面のビームの誘導と一致するように増加する一定の遅延を有していてもよい。これらの工程は、その後、アジマス面にビームを集束させる異なる領域を取りながら、複数回、例えば１００回繰り返すことができるが、同じ仰角遅延を維持して、仰角方向における同じビーム誘導を維持する。これによって、その後、１００のスキャンラインを仰角角度で生成することができる。この後、同様のアジマス集束で１００の送信イベントが続いてもよいが、仰角誘導は、列上の素子に対して異なる遅延を使用してなされ、結果として異なる誘導角度をもたらす。多くの異なる誘導角度が、ボリュームをスキャンするために実行されてもよい。異なる誘導角度が、図４４に示される。結果として生じるエコー信号がトランスデューサで受信されてもよく、そして、画像が再構成されてもよい。１秒あたりのフレーム数の速度を上げるために、平行ビームフォーミングが実行されてもよく、そして、位相収差が高品質画像のために修正されてもよい。特定の実施形態および実施例が既述の説明に提供されているが、本発明の主題は、具体的に開示された実施形態を超えて、他の代替の実施形態および／または使用、ならびにその改変および同等物にまで及ぶ。そのため、ここに添付される特許請求の範囲は、下記に記載される詳細な実施形態のいずれによっても限定されない。例えば、本明細書に開示される任意の方法またはプロセスにおいて、方法またはプロセスの行為または操作は、任意の適切な順序で実行されてもよく、そして必ずしも特定の開示された順序に限定されない。様々な操作は、順番に複数の個別の操作として、特定の実施形態を理解するのに役立ち得る方法で、説明することができる。しかし、説明の順序は、これらの操作が順序に依存することを意味するとみなされるべきでない。さらに、本明細書に記載される構造、システム、および／または装置は、統合コンポーネントとして、または個別コンポーネントとして具体化されてもよい。

【0214】

様々な実施形態を比較する目的で、これらの実施形態の特定の態様と利点が説明されている。必ずしも全てのそのような態様または利点が、特定の実施形態によって達成されるわけではない。そのため、例えば、様々な実施形態は、本明細書で教示または示唆され得るような、他の態様または利点を必ずしも達成することなく、本明細書で教示される１つの利点または利点の群を達成または最適化する方法で遂行され得る。

【0215】

本明細書で使用されるように、Ａおよび／またはＢは、ＡまたはＢの１以上、およびＡとＢなどのその組み合わせを包含する。「第１の」、「第２の」、「第３の」などの用語は、本明細書では、様々な要素、構成要素、領域、および／またはセクションを説明するために使用されてもよく、これらの要素、構成要素、領域、および／またはセクションはこれらの用語によって限定されるべきではないと、理解される。これらの用語は単に、１つの要素、構成要素、領域、またはセクションを、別の要素、構成要素、領域、またはセクションから区別するために使用される。したがって、以下に議論される第１の要素、構成要素、領域、またはセクションは、本開示の教示から逸脱することなく、第２の要素、構成要素、領域、またはセクションと称される可能性がある。

【0216】

本明細書で使用される術語は、特定の実施形態のみを説明する目的のためにあり、本開示を限定することを意図していない。本明細書に使用される時、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が他に明白に示していない限り、複数形をも含むように意図される。用語「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、または「含む（ｉｎｃｌｕｄｅｓ）」および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用される時は、言及された特徴、領域、整数、工程、動作、要素、および／または構成素子の存在を特定するが、１以上の他の特徴、領域、整数、工程、動作、素子、構成素子、および／またはそれらの群の存在または追加を除外しないことが、さらに理解される。

【0217】

本明細書および特許請求の範囲で使用される時、多に言及が無い限り、「約（ａｂｏｕｔ）」および「凡そ（ａｐｐｒｏｘｉｍａｔｅｌｙ）」または「実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）」の用語は、実施形態に応じた数値の、＋／－０．１％、＋／－１％、＋／－２％、＋／－３％、＋／－４％、＋／－５％、＋／－６％、＋／－７％、＋／－８％、＋／－９％、＋／－１０％、＋／－１１％、＋／－１２％、＋／－１４％、＋／－１５％、または＋／－２０％より少ないまたはそれらに等しい変分を指す。非限定的な例として、約１００メートルは、実施形態に応じて、９５メートから１０５メートル（つまり、１００メートルの＋／－５％）、９０メートルから１１０メートル（つまり、１００メートルの＋／－１０％）、８５メートルから１１５メートル（つまり、メートルの＋／－１５％）を表わす。

【0218】

好ましい実施形態が本明細書に示され記載されてきたが、こうした実施形態がほんの一例として提供されていることは当業者には明らかであろう。多数の変形、変更、及び置換えは、本開示の範囲から逸脱することなく、当業者によって現在想到されるものである。本明細書に記載される実施形態の様々な代替案が、実践され得ることを理解されたい。本明細書に記載さる実施形態の多数の異なる組み合わせが可能性であり、そして、そのような組み合わせは本開示の一部と考えられる。加えて、本明細書の任意の１つの実施形態に関して議論される全ての特徴は、本明細書の他の実施形態における使用に対して容易に適用され得る。以下の特許請求の範囲は本開示の範囲を定義するものであり、ならびに、この特許請求の範囲およびその同等物の範囲内の方法および構造はそれによって包含されることが、意図されている。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図4】

【図5A】

【図5B】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10A】

【図10B】

【図11A】

【図11B】

【図12A】

【図12B】

【図13A】

【図13B】

【図14】

【図15】

【図16】

【図17A】

【図17B】

【図17C】

【図17D】

【図18A】

【図18B】

【図19】

【図20】

【図21】

【図22】

【図23A】

【図23B】

【図24A】

【図24B】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33A】

【図33B】

【図34A】

【図34B】

【図35A】

【図35B】

【図36】

【図37】

【図38】

【図39A】

【図39B】

【図40】

【図41】

【図42A】

【図42B】

【図43】

【図44】

【手続補正書】

【提出日】2024-05-08

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

超音波イメージングシステムであって、該超音波イメージングシステムは、
ａ）複数のｐＭＵＴトランスデューサ素子を含む超音波トランスデューサであって、前記複数のトランスデューサ素子は、１つ以上の行および１つ以上の列に配置され、前記複数のトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを有し、前記複数のｐＭＵＴトランスデューサ素子のうちの２つは、共通にアドレスされ、前記２つのｐＭＵＴトランスデューサ素子は、１つ以上の行の行上で隣接する、超音波トランスデューサと、
ｂ）前記複数のｐＭＵＴトランスデューサ素子に接続された１つ以上の回路であって、前記１つ以上の回路は、
ｉ）超音波トランスデューサから超音波パルスを送信することと、
ｉｉ）超音波トランスデューサで反射された超音波信号を受信することと、
ｉｉｉ）超音波パルス、または反射された超音波信号を、仰角方向に集束させるために構成された電子制御と、を可能にするために電子的に構成される、回路と、
を含む、超音波イメージングシステムにおいて、
Ｂモードを使用してイメージングするために、受信チャネルは、前記１つ以上の行の行上で隣接する２つの素子に割り当てられ、前記隣接する２つのｐＭＵＴトランスデューサ素子の一方は、前記行の上部セクションのものであり、前記隣接する２つのｐＭＵＴトランスデューサ素子の他方は、前記行の下部セクションのものであり、別のチャネルは、前記行の中央セクションの２つのｐＭＵＴトランスデューサ素子に割り当てられる、
超音波イメージングシステム。

【請求項2】

前記２つのｐＭＵＴトランスデューサ素子は共通にアドレスされ、前記１つ以上の行の同じ行上で隣接する、請求項１に記載の超音波イメージングシステム。

【請求項3】

２Ｎの受信チャネルは、Ｎの列にアドレスするために使用される、請求項１に記載の超音波イメージングシステム。

【請求項4】

前記複数のｐＭＵＴトランスデューサ素子のすべては、送信動作において仰角焦点を有する圧力を生成するために作動され、
前記複数のｐＭＵＴトランスデューサ素子のすべては、受信動作において、アジマス方向および仰角面に集束する画像を復元するために使用される、
請求項１に記載の超音波イメージングシステム。

【請求項5】

送信アポダイゼーションは、仰角面において使用される、請求項１に記載の超音波イメージングシステム。

【請求項6】

前記仰角焦点は、動的であり、仰角面において導かれる、請求項１に記載の超音波イメージングシステム。

【請求項7】

前記複数のｐＭＵＴトランスデューサ素子は、ｐＭＵＴトランスデューサ素子の２次元アレイを含み、
前記複数のｐＭＵＴトランスデューサ素子の１つ以上は、その異なる部分上で２つの方向に分極され、分極の強度は、行上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上の素子の位置に応じて変動し、および前記複数のｐＭＵＴトランスデューサ素子の１つ以上の各々は、少なくとも３つの端子を含む、
請求項１に記載の超音波イメージングシステム。

【請求項8】

列上の各ｐＭＵＴトランスデューサ素子は、前記１つ以上の回路によって生成される多値パルスによって駆動される、請求項１に記載の超音波イメージングシステム。

【請求項9】

前記多値パルスの大きさ、幅、形状、パルス周波数、またはそれらの組み合わせは、電気的にプログラム可能である、請求項８に記載の超音波イメージングシステム。

【請求項10】

パルス開始の遅延は、電気的にプログラム可能である、請求項８に記載の超音波イメージングシステム。

【請求項11】

分極の強度は、中心の行でより強く、外側の行でより弱く、それによって仰角方向にアポダイゼーションが作成される、請求項１に記載の超音波イメージングシステム。

【請求項12】

前記電子制御は、リアルタイムに行われる、請求項１に記載の超音波イメージングシステム。

【請求項13】

前記複数のｐＭＵＴトランスデューサ素子の上部で配置される外部レンズをさらに含み、前記外部レンズは、仰角方向においてさらなる焦点を提供するように構成される、請求項１に記載の超音波イメージングシステム。

【請求項14】

前記１つ以上の回路は、仰角方向へのアポダイゼーションの電子制御を可能にするように電子的に構成され、
前記仰角焦点および仰角アポダイゼーションは、運動誤差を最小限に抑えるために電子的に実行される、
請求項１に記載の超音波イメージングシステム。

【請求項15】

前記１つ以上の回路は、送信ドライバ回路、受信増幅器回路、および制御回路の１つ以上を含み、
前記送信ドライバ回路は、列上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上を駆動するように構成され、かつ送信チャネルからの信号によって駆動され、前記送信チャネルの信号は、異なる列上の複数のｐＭＵＴトランスデューサ素子の他の１つ以上を駆動する送信チャネルに適用される遅延に関連して電子的に遅延される、
請求項１に記載の超音波イメージングシステム。

【請求項16】

列上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上は、実質的に同一の遅延、または異なる遅延で作動する、請求項１５に記載の超音波イメージングシステム。

【請求項17】

前記制御回路は、列上の前記複数のｐＭＵＴトランスデューサ素子の１つ以上のための相対的遅延を決定するために構成され、
前記制御回路は、相対的遅延のために粗遅延をセットするために構成される粗遅延回路と、相対的遅延のために細密遅延をセットするために構成される細密遅延回路を含む、
請求項１６に記載の超音波イメージングシステム。

【請求項18】

前記送信チャネルおよび追加送信チャネルは、隣接する列間の相対的な遅延を電気的に制御するために構成され、
前記制御回路は、
同じ行にある第１の数のｐＭＵＴトランスデューサ素子が、開始行の第２の数のｐＭＵＴトランスデューサ素子と実質的に同様の相対的な遅延を共有するように、列上の第１の数のｐＭＵＴトランスデューサ素子のための相対的な遅延をセットするために構成される、または、
同じ行にある第１の数のｐＭＵＴトランスデューサ素子が、他の列の同じ行の第２の数のｐＭＵＴトランスデューサ素子と比較して独立した遅延を有するように、列上のｐＭＵＴトランスデューサ素子の相対的な遅延をセットするために構成される、
請求項１７に記載の超音波イメージングシステム。

【請求項19】

前記制御回路は、
列の中心行にあるｐＭＵＴトランスデューサ素子に対して対称的になるように列の相対的な遅延を電気的に制御するために構成される、
列内で直線的に増大するように、相対的な遅延を電気的に制御し、それによって、超音波ビームを仰角方向に導くように構成される、
相対的な遅延を電気的に制御し、それによって、仰角方向にスライス厚を制御するように構成される、
相対的遅延を、列で区分線形的に増加するまたは減少するように電気的に制御するように構成され、区分線形遅延セグメントの数は、２以上の整数である、または、
列に沿った相対的遅延を、線形遅延と任意の細密遅延の和となるように電気的に制御するために構成される、
請求項１に記載の超音波イメージングシステム。

【外国語明細書】