特開 2024-94612 半導体装置及び電気機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024094612

(43)【公開日】2024-07-10

(54)【発明の名称】半導体装置及び電気機器

(51)【国際特許分類】

   H02M 3/07 20060101AFI20240703BHJP

【ＦＩ】

H02M3/07

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022211266

(22)【出願日】2022-12-28

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】福成 航采

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS01

5H730AS04

5H730BB02

5H730BB57

5H730DD04

5H730EE59

5H730EE60

5H730FD01

(57)【要約】

【課題】電源電圧が大きい場合でも低消費電力化を図ることができる半導体装置を提供する。
【解決手段】半導体装置（１Ｂ）は、電源電圧に応じた周波数の第１クロック信号を生成するように構成された第１発振器（１５）と、前記第１クロック信号に基づき動作し、前記電源電圧を昇圧した出力電圧を生成するように構成されたチャージポンプ回路（１３）と、を備える。
【選択図】図３

【特許請求の範囲】

【請求項1】

電源電圧に応じた周波数の第１クロック信号を生成するように構成された第１発振器と、
前記第１クロック信号に基づき動作し、前記電源電圧を昇圧した出力電圧を生成するように構成されたチャージポンプ回路と、
を備える、半導体装置。

【請求項2】

前記電源電圧が第１範囲であるときの前記第１クロック信号の周波数は、前記電源電圧が前記第１範囲より低い第２範囲であるときの前記第１クロック信号の周波数より低い、請求項１に記載の半導体装置。

【請求項3】

前記電源電圧が前記第２範囲より低い第３範囲であるときの前記第１クロック信号の周波数は、前記電源電圧が前記第２範囲であるときの前記第１クロック信号の周波数より高い、請求項２に記載の半導体装置。

【請求項4】

固定周波数の第２クロック信号を生成するように構成された第２発振器を備え、
前記チャージポンプ回路は、
起動から前記出力電圧が所定値に達する迄の期間、前記第１クロック信号に基づき動作するように構成され、
前記出力電圧が前記所定値に達してから後、前記第２クロック信号に基づき動作するように構成されている、請求項１に記載の半導体装置。

【請求項5】

前記第１クロック信号と前記第２クロック信号とを択一的に選択するように構成されたセレクタを備える、請求項４に記載の半導体装置。

【請求項6】

前記第１発振器はバッファを備え、
前記バッファは、前記電源電圧を受け取るように構成された電源端子を有する、請求項１に記載の半導体装置。

【請求項7】

前記第１発振器は、前記バッファを複数備え、定電流で駆動されるように構成されたインバータを複数備え、前記バッファと前記インバータとが交互に配置されるリングオシレータである、請求項６に記載の半導体装置。

【請求項8】

前記出力電圧を用いてデータの書き込みが行われるように構成されたメモリ部を備える、請求項１～７のいずれか一項に記載の半導体装置。

【請求項9】

請求項８に記載の半導体装置と、
前記半導体装置に接続され、前記半導体装置に対してデータの書き込み又は読み出しを指示するコマンドを出力するように構成された信号処理装置と、を備える、電気機器。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、チャージポンプ回路を利用した半導体装置及び電気機器に関する。

【背景技術】

【0002】

チャージポンプ回路は、電源電圧Ｖｃｃを昇圧することで電源電圧Ｖｃｃよりも高い電圧を出力電圧Ｖｐｐとして生成する（例えば特許文献１を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１２４０７８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来、電源電圧Ｖｃｃが大きい場合、出力電圧Ｖｐｐの立ち上がりタイミングでチャージポンプ回路の消費電流が大きくなり、チャージポンプ回路を備える半導体装置の低消費電力化が困難であった。

【課題を解決するための手段】

【0005】

本明細書中に開示されている半導体装置は、電源電圧に応じた周波数の第１クロック信号を生成するように構成された第１発振器と、前記第１クロック信号に基づき動作し、前記電源電圧を昇圧した出力電圧を生成するように構成されたチャージポンプ回路と、を備える。

【0006】

本明細書中に開示されている電気機器は、前記出力電圧を用いてデータの書き込みが行われるように構成されたメモリ部をさらに備える上記構成の半導体装置と、前記半導体装置に接続され、前記半導体装置に対してデータの書き込み又は読み出しを指示するコマンドを出力するように構成された信号処理装置と、を備える。

【発明の効果】

【0007】

本明細書中に開示されている発明によれば、電源電圧が大きい場合でも低消費電力化を図ることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、比較例に係る半導体装置の構成を示す図である。

【図2】図２は、比較例に係る半導体装置の各部電圧波形等を示すタイミングチャートである。

【図3】図３は、実施形態に係る半導体装置の構成を示す図である。

【図4】図４は、実施形態に係る半導体装置の外観斜視図である。

【図5】図５は、発振器の構成例を示す図である。

【図6】図６は、発振器の構成例を示す図である。

【図7】図７は、実施形態に係る半導体装置の各部電圧波形等を示すタイミングチャートである。

【図8】図８は、実施形態に係る半導体装置の各部電圧波形等を示すタイミングチャートである。

【図9】図９は、車両の外観斜視図である。

【図10】図１０は、エアバックシステムのブロック図である。

【発明を実施するための形態】

【0009】

＜比較例に係る半導体装置＞
図１は、比較例に係る半導体装置１Ａの構成（＝後出の実施形態と対比される一般的な構成）を示す図である。

【0010】

図１に示す比較例に係る半導体装置１Ａは、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）である。図１には、比較例に係る半導体装置１Ａに接続される信号処理装置の例であるＭＰＵ（Micro Processing Unit）２も示されている。比較例に係る半導体装置１Ａは、電源部１０Ａと、電圧選択部２０と、メモリ部３０と、制御部４０と、電源入力端子ＶＣＣと、グランド端子ＧＮＤと、通信用端子ＣＯＭと、を備える。比較例に係る半導体装置１Ａを形成する各回路が半導体にて集積化されて半導体集積回路が構成される。

【0011】

電源部１０Ａは、電源電圧Ｖｃｃを昇圧することで電源電圧Ｖｃｃよりも高い電圧を出力電圧Ｖｐｐとして生成する。電源入力端子ＶＣＣに対し、比較例に係る半導体装置１Ａの外部から正の直流電圧である電源電圧Ｖｃｃが入力される。例えば１．６Ｖ以上且つ５．５以下の範囲内の電圧が電源電圧Ｖｃｃとして入力される。これに対し、出力電圧Ｖｐｐの目標となる基準電圧Ｖｔｇは例えば１５Ｖ～２０Ｖ程度に設定される。グランド端子ＧＮＤはグランドに接続される。

【0012】

電圧選択部２０は、制御部４０による制御の下、電源電圧Ｖｃｃ及び電源部１０Ａの出力電圧Ｖｐｐの内、何れか一方をメモリ駆動電圧Ｖｍとしてメモリ部３０に供給する。

【0013】

メモリ部３０は、マトリクス状に配置される複数のメモリセルから構成されたメモリアレイを含む。各メモリセルにて１ビット分のデータが記憶される。メモリ部３０は、電源入力端子ＶＣＣに対する電源電圧Ｖｃｃの供給が途絶えても、各メモリセルでの記憶内容を保持できる不揮発性メモリである。メモリ部３０において多数のアドレスから成るアドレス空間が定義され、各アドレスに８ビット分のデータを記憶することができる。

【0014】

制御部４０は、制御ロジック、アドレスレジスタ、アドレスデコーダ及びデータレジスタなどを含み、ＭＰＵ２から受信したコマンドに基づき、電源部１０Ａ及び電圧選択部２０の動作を制御すると共にメモリ部３０に対するデータの読み書きを実行する。

【0015】

ＭＰＵ２がＥＥＰＲＯＭに対して送信するコマンドには、比較例に係る半導体装置１Ａに対してデータの書き込みを指示するライトコマンド、及び、比較例に係る半導体装置１Ａに対してデータの読み出しを指示するリードコマンドが含まれる。ＭＰＵ２が比較例に係る半導体装置１Ａに対して送信するコマンドに、ライトコマンド及びリードコマンド以外のコマンドが更に含まれ得る。

【0016】

比較例に係る半導体装置１Ａにてリードコマンドが受信されたとき、制御部４０は、以下のリード処理を実行する。リード処理において、制御部４０は、メモリ駆動電圧Ｖｍとして電源電圧Ｖｃｃがメモリ部３０に供給されるよう電圧選択部２０を制御した状態で、リードコマンドにて指定されるアドレス内のデータをメモリ部３０から読み出し、読み出したデータを通信用端子ＣＯＭを介してＭＰＵ２に送信する。

【0017】

比較例に係る半導体装置１Ａにてライトコマンドを受信したとき、制御部４０は、以下のライト処理を実行する。ライト処理において、制御部４０は、メモリ駆動電圧Ｖｍとして出力電圧Ｖｐｐがメモリ部３０に供給されるよう電圧選択部２０を制御した状態で、ライトコマンドにて指定されるメモリ部３０内のアドレスに対しライトコマンドにて指定されるデータを書き込む。比較例に係る半導体装置１Ａにおいてメモリ部３０内のデータを消去するイレース処理も実行可能であるが、イレース処理は規定の値（例えば“０”の値）をメモリ部３０に書き込むことに相当するため、以下ではイレース処理もライト処理の一種であると考える。

【0018】

電源部１０Ａが行う動作であって、且つ、電源電圧Ｖｃｃを昇圧することで電源電圧Ｖｃｃよりも高い電圧を出力電圧Ｖｐｐとして生成する動作を昇圧動作と称する。昇圧動作の実行時において、出力電圧Ｖｐｐは、出力電圧Ｖｐｐに対して予め設定された目標電圧である基準電圧Ｖｔｇ（所定値）にて安定化される。ここにおける安定化とは、出力電圧Ｖｐｐが概ね基準電圧Ｖｔｇ近辺に保たれることを意味し、一時的に出力電圧Ｖｐｐが基準電圧Ｖｔｇを多少上回ることもあるし、基準電圧Ｖｔｇを多少下回ることもある。

【0019】

制御部４０は、チャージポンプ回路１３による昇圧動作の実行、非実行を制御する機能を備える。具体的には、制御部４０は、ライト処理が行われる区間においてチャージポンプ回路１３に昇圧動作を実行させ、それ以外の区間においてチャージポンプ回路１３による昇圧動作を停止させる。相対的に高い電圧（Ｖｐｐ）はデータの書き込みの際にのみ必要となるからである。従って、リード処理が行われる区間を含め、ライト処理が行われない区間では昇圧動作は停止せしめられる。尚、昇圧動作を開始してから或る程度時間が経過しないと出力電圧Ｖｐｐが基準電圧Ｖｔｇに達さないが、メモリ部３０における実際のデータの書き込みは、昇圧動作の開始後、出力電圧Ｖｐｐが基準電圧Ｖｔｇに達してから実行される。

【0020】

電源部１０Ａは、発振器１１と、クロックドライバ１２と、チャージポンプ回路１３と、電圧検出回路１４と、を備える。

【0021】

発振器１１は、固定周波数（例えば５ＭＨｚ）の基準クロック信号ＰＣＬＫ１を生成及び出力する。発振器１１は、必要なときにのみ基準クロック信号ＰＣＬＫ１の生成を行う回路である。即ち、発振器１１は、比較例に係る半導体装置１Ａにてライトコマンドが受信されたことに応答して基準クロック信号ＰＣＬＫ１の生成及び出力を開始し、ライト処理の完了に応答して基準クロック信号ＰＣＬＫ１の生成を停止する。リード処理が行われる区間を含め、ライト処理が行われない区間では基準クロック信号ＰＣＬＫ１の生成は停止される。但し、発振器１１にて基準クロック信号ＰＣＬＫ１が常時生成されるようにしても構わない。

【0022】

クロックドライバ１２は、発振器１１から出力される基準クロック信号ＰＣＬＫ１と同相のクロック信号ＣＬＫ１を出力すると共に、発振器１１から出力される基準クロック信号ＰＣＬＫ１と逆相のクロック信号ＣＬＫ２を出力する。

【0023】

チャージポンプ回路１３は、基準クロック信号ＰＣＬＫ１に基づき動作し、より詳細にはクロック信号ＣＬＫ１及びＣＬＫ２に基づき動作し、電源電圧Ｖｃｃを昇圧した出力電圧Ｖｐｐを生成する。チャージポンプ回路１３としては、例えばディクソン型のチャージポンプ回路を用いることができる。但し、ディクソン型と異なるトポロジーであるチャージポンプ回路が用いられても良い。

【0024】

電圧検出回路１４は、出力電圧Ｖｐｐが基準電圧Ｖｔｇ以上となると、“０”の論理値を有するイネーブル信号ＣＰＥＮをクロックドライバ１２に出力し、これを受けてクロック信号ＣＬＫ１及びＣＬＫ２の出力が停止される。その後、負荷での電力消費により出力電圧Ｖｐｐが基準電圧Ｖｔｇを下回ると、“１”の論理値を有するイネーブル信号ＣＰＥＮの生成を通じ、クロック信号ＣＬＫ１及びＣＬＫ２の出力が再開される。これらの動作の繰り返しにより、出力電圧Ｖｐｐが基準電圧Ｖｔｇ近辺にて安定化される。

【0025】

図２は、比較例に係る半導体装置１Ａの各部電圧波形等を示すタイミングチャートである。出力電圧Ｖｐｐが電源電圧Ｖｃｃから基準電圧Ｖｔｇに昇圧しきるまでの期間Ｔ１は、チャージポンプ回路１３の消費電流Ｉｃｐが過渡的に大きくなる。特に、電源電圧Ｖｃｃが大きい場合に、消費電流Ｉｃｐの増大が顕著になり、チャージポンプ回路１３の消費電力の増大も顕著になる。なお、出力電圧Ｖｐｐが基準電圧Ｖｔｇにまで昇圧した後は、イネーブル信号ＣＰＥＮによってチャージポンプ回路１３が間欠的に動作することになるため、チャージポンプ回路１３の消費電力は少なくなる。なお、図２並びに後述する図７及び図８では、期間Ｔ１の後、出力電圧Ｖｐｐは基準電圧Ｖｔｇと等しいように図示されているが、実際には負荷での電力消費により出力電圧Ｖｐｐは変動する。

【0026】

上記の考察に鑑み、以下では、電源電圧が大きい場合でも低消費電力化を図ることができる新規な実施形態を提案する。

【0027】

＜実施形態に係る半導体装置＞
図３は、実施形態に係る半導体装置１Ｂの構成を示す図である。図３に示す実施形態に係る半導体装置１Ｂは、ＥＥＰＲＯＭである。図３には、実施形態に係る半導体装置１Ｂに接続される信号処理装置の例であるＭＰＵ２も示されている。実施形態に係る半導体装置１Ｂは、比較例に係る半導体装置１Ａにおいて電源部１０Ａが電源部１０Ｂに置換された構成である。実施形態に係る半導体装置１Ｂを形成する各回路が半導体にて集積化されて半導体集積回路が構成される。

【0028】

図３に示す実施形態に係る半導体装置１Ｂに関する説明において、図１に示す比較例に係る半導体装置１Ａに関する説明と重複する部分については適宜説明を省略する。

【0029】

図４は、実施形態に係る半導体装置１Ｂの外観斜視図である。実施形態に係る半導体装置１Ｂは、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。実施形態に係る半導体装置１Ｂの筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図３に示される電源入力端子ＶＣＣ、グランド端子ＧＮＤ及び通信用端子ＣＯＭを含む。

【0030】

電源部１０Ｂは、発振器１１と、クロックドライバ１２と、チャージポンプ回路１３と、電圧検出回路１４と、発振器１５と、セレクタ１６と、を備える。

【0031】

発振器１１は、固定周波数（例えば５ＭＨｚ）の基準クロック信号ＰＣＬＫ１を生成及び出力する。

【0032】

図５は、発振器１１の構成例を示す図である。図５に示す構成例の発振器１１は、定電流源ＣＳ１～ＣＳ３と、Ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタＱ１～Ｑ３と、キャパシタＣ１～Ｃ３と、インバータＩＮＶ１と、を備える。

【0033】

定電流源ＣＳ１及びＭＯＳ電界効果トランジスタＱ１は１段目のインバータを構成している。１段目のインバータは後段のインバータと共にリングオシレータの一部を構成している。定電流源ＣＳ１は、定電流をＭＯＳ電界効果トランジスタＱ１に供給する。１段目のインバータの出力即ちＭＯＳ電界効果トランジスタＱ１のドレインと接地電位との間にはキャパシタＣ１が設けられている。キャパシタＣ１によって１段目のインバータの遅延時間が調整され、遅延時間の設定によってリングオシレータ全体の発振周波数が設定されている。

【0034】

定電流源ＣＳ２及びＭＯＳ電界効果トランジスタＱ２は２段目のインバータを構成している。２段目のインバータも前段及び後段のインバータと共にリングオシレータの一部を構成している。定電流源ＣＳ２は、定電流をＭＯＳ電界効果トランジスタＱ２に供給する。ＭＯＳ電界効果トランジスタＱ２のゲートは１段目のインバータの出力であるＭＯＳ電界効果トランジスタＱ１のドレインに接続されている。ＭＯＳ電界効果トランジスタＱ２のドレインと接地電位との間にはキャパシタＣ２が設けられている。キャパシタＣ２によって２段目のインバータの遅延時間が調整され、１段目のインバータの遅延時間と共にリングオシレータの発振周波数が設定されている。

【0035】

定電流源ＣＳ３及びＭＯＳ電界効果トランジスタＱ３は３段目のインバータを構成している。３段目のインバータは前段の２段目、１段目と共にリングオシレータの一部を構成している。定電流源ＣＳ３は、定電流をＭＯＳ電界効果トランジスタＱ３に供給する。ＭＯＳ電界効果トランジスタＱ３のゲートは２段目のインバータの出力であるＭＯＳ電界効果トランジスタＱ２のドレインに接続されている。ＭＯＳ電界効果トランジスタＱ３のドレインと接地電位との間にはキャパシタＣ３が設けられている。キャパシタＣ３によって３段目のインバータの遅延時間が調整され、前段の２段目及び１段目のインバータの遅延時間と共にリングオシレータの発振周波数が設定されている。

【0036】

ＭＯＳ電界効果トランジスタＱ３の出力即ちドレインはＭＯＳ電界効果トランジスタＱ１の入力即ちゲートに結合されている。即ち、３段目のインバータの出力が１段目のインバータの入力に接続されインバータ全体に正帰還がかかるように回路構成が施されている。良く知られたことではあるがインバータでリングオシレータを構成するには奇数段のインバータを用意し、最終段のインバータの出力を初段のインバータの入力側に帰還することで得られる。本発明ではリングオシレータを３段のインバータで構成したが、５段、７段等で構成してもよい。なお、遅延時間を調整するために用意したキャパシタＣ１～Ｃ３は所定の発振周波数に調整するために用意したものであるので不可欠な回路要素ではない。

【0037】

ＭＯＳ電界効果トランジスタＱ３から出力される信号は、インバータＩＮＶ１によって反転されて基準クロック信号ＰＣＬＫ１となる。

【0038】

発振器１５は、電源電圧Ｖｃｃに応じた周波数の基準クロック信号ＰＣＬＫ２を生成及び出力する。発振器１５は、必要なときにのみ基準クロック信号ＰＣＬＫ２の生成を行う回路である。即ち、発振器１５は、実施形態に係る半導体装置１Ｂにてライトコマンドが受信されたことに応答して基準クロック信号ＰＣＬＫ２の生成及び出力を開始し、ライト処理の完了に応答して基準クロック信号ＰＣＬＫ２の生成を停止する。リード処理が行われる区間を含め、ライト処理が行われない区間では基準クロック信号ＰＣＬＫ２の生成は停止される。但し、発振器１５にて基準クロック信号ＰＣＬＫ２が常時生成されるようにしても構わない。

【0039】

図６は、発振器１５の構成例を示す図である。図６に示す構成例の発振器１５は、定電流源ＣＳ１１～ＣＳ１３と、Ｎチャネル型のＭＯＳ電界効果トランジスタＱ１１～Ｑ１３と、キャパシタＣ１１～Ｃ１３と、バッファＢ１～Ｂ３と、インバータＩＮＶ１と、を備える。バッファＢ１～Ｂ３はそれぞれ、電源電圧Ｖｃｃを受け取るように構成された電源端子と、接地電位に接続されるように構成されたグランド端子と、を有する。バッファＢ１～Ｂ３はそれぞれ、入力端子に供給される電圧が電源電圧Ｖｃｃの１／２以上になると、入力端子に供給された電圧と同じ値の電圧を出力端子から出力する。即ち、バッファＢ１～Ｂ３はそれぞれ、入力端子に供給される電圧が電源電圧Ｖｃｃの１／２以上になると、オン状態となる。

【0040】

定電流源ＣＳ１１及びＭＯＳ電界効果トランジスタＱ１１は１段目のインバータを構成している。１段目のインバータは後段のインバータと共にリングオシレータの一部を構成している。定電流源ＣＳ１１は、定電流をＭＯＳ電界効果トランジスタＱ１１に供給する。１段目のインバータの出力即ちＭＯＳ電界効果トランジスタＱ１のドレインと接地電位との間にはキャパシタＣ１１が設けられている。キャパシタＣ１１によって１段目のインバータの遅延時間が調整され、遅延時間の設定によってリングオシレータ全体の発振周波数が設定されている。

【0041】

定電流源ＣＳ１２及びＭＯＳ電界効果トランジスタＱ１２は２段目のインバータを構成している。２段目のインバータも前段及び後段のインバータと共にリングオシレータの一部を構成している。定電流源ＣＳ１２は、定電流をＭＯＳ電界効果トランジスタＱ１２に供給する。ＭＯＳ電界効果トランジスタＱ２のゲートは、バッファＢ２を介して、１段目のインバータの出力であるＭＯＳ電界効果トランジスタＱ１のドレインに接続されている。ＭＯＳ電界効果トランジスタＱ２のドレインと接地電位との間にはキャパシタＣ１２が設けられている。キャパシタＣ１２によって２段目のインバータの遅延時間が調整され、１段目のインバータの遅延時間及びバッファＢ２の電源端子に供給される電源電圧Ｖｃｃの値と共にリングオシレータの発振周波数が設定されている。

【0042】

定電流源ＣＳ１３及びＭＯＳ電界効果トランジスタＱ１３は３段目のインバータを構成している。３段目のインバータは前段の２段目、１段目と共にリングオシレータの一部を構成している。定電流源ＣＳ１３は、定電流をＭＯＳ電界効果トランジスタＱ１３に供給する。ＭＯＳ電界効果トランジスタＱ１３のゲートは、バッファＢ３を介して、２段目のインバータの出力であるＭＯＳ電界効果トランジスタＱ１２のドレインに接続されている。ＭＯＳ電界効果トランジスタＱ１３のドレインと接地電位との間にはキャパシタＣ１３が設けられている。キャパシタＣ１３によって３段目のインバータの遅延時間が調整され、前段の２段目及び１段目のインバータの遅延時間並びにバッファＢ２及びＢ３の電源端子に供給される電源電圧Ｖｃｃの値と共にリングオシレータの発振周波数が設定されている。

【0043】

ＭＯＳ電界効果トランジスタＱ１３の出力即ちドレインは、バッファＢ１を介して、ＭＯＳ電界効果トランジスタＱ１１の入力即ちゲートに結合されている。即ち、３段目のインバータの出力が１段目のインバータの入力に接続されインバータ全体に正帰還がかかるように回路構成が施されている。良く知られたことではあるがインバータでリングオシレータを構成するには奇数段のインバータを用意し、最終段のインバータの出力を初段のインバータの入力側に帰還することで得られる。本発明ではリングオシレータを３段のインバータで構成したが、５段、７段等で構成してもよい。なお、遅延時間を調整するために用意したキャパシタＣ１１～Ｃ１３は所定の発振周波数に調整するために用意したものであるので不可欠な回路要素ではない。

【0044】

ＭＯＳ電界効果トランジスタＱ１３から出力される信号は、インバータＩＮＶ１１によって反転されて基準クロック信号ＰＣＬＫ２となる。

【0045】

電源電圧Ｖｃｃが小さいほどバッファＢ１～Ｂ３は早くオン状態になるため、電源電圧Ｖｃｃが小さいほど基準クロック信号ＰＣＬＫ２の周波数は高くなる。したがって、電源電圧Ｖｃｃが第１範囲（過電）であるときの基準クロック信号ＰＣＬＫ２の周波数は、電源電圧Ｖｃｃが第１範囲（過電）より低い第２範囲（通常範囲）であるときの基準クロック信号ＰＣＬＫ２より低くなる。また、電源電圧Ｖｃｃが第２範囲（通常範囲）より低い第３範囲（減電）であるときの基準クロック信号ＰＣＬＫ２の周波数は、電源電圧Ｖｃｃが第２範囲（通常範囲）であるときの基準クロック信号ＰＣＬＫ２の周波数より高くなる。

【0046】

セレクタ１６は、基準クロック信号ＰＣＬＫ１と基準クロック信号ＰＣＬＫ２とを択一的に選択し、選択した信号を基準クロック信号ＰＣＬＫとしてクロックドライバ１２に出力する。

【0047】

クロックドライバ１２は、セレクタ１６から出力される基準クロック信号ＰＣＬＫと同相のクロック信号ＣＬＫ１を出力すると共に、セレクタ１６から出力される基準クロック信号ＰＣＬＫと逆相のクロック信号ＣＬＫ２を出力する。

【0048】

チャージポンプ回路１３は、基準クロック信号ＰＣＬＫ１又はＰＣＬＫ２に基づき動作し、より詳細にはクロック信号ＣＬＫ１及びＣＬＫ２に基づき動作し、電源電圧Ｖｃｃを昇圧した出力電圧Ｖｐｐを生成する。

【0049】

電圧検出回路１４は、出力電圧Ｖｐｐが基準電圧Ｖｔｇ以上となると、“０”の論理値を有するイネーブル信号ＣＰＥＮをクロックドライバ１２に出力し、これを受けてクロック信号ＣＬＫ１及びＣＬＫ２の出力が停止される。その後、負荷での電力消費により出力電圧Ｖｐｐが基準電圧Ｖｔｇを下回ると、“１”の論理値を有するイネーブル信号ＣＰＥＮの生成を通じ、クロック信号ＣＬＫ１及びＣＬＫ２の出力が再開される。これらの動作の繰り返しにより、出力電圧Ｖｐｐが基準電圧Ｖｔｇ近辺にて安定化される。

【0050】

本実施形態では、電圧検出回路１４は、クロックドライバ１２のみならず、セレクタ１６も制御する。電圧検出回路１４の制御に従って、セレクタ１６は、半導体装置１Ｂの起動から出力電圧Ｖｐｐが基準電圧Ｖｔｇに達するまで基準クロック信号ＰＣＬＫ２を選択する。そして、電圧検出回路１４の制御に従って、セレクタ１６は、出力電圧Ｖｐｐが基準電圧Ｖｔｇに達した後、出力電圧Ｖｐｐが電源電圧Ｖｃｃに下がるまで基準クロック信号ＰＣＬＫ１を選択する。電圧検出回路１４の制御に従って、セレクタ１６は、出力電圧Ｖｐｐが電源電圧Ｖｃｃに下がった後、出力電圧Ｖｐｐが再度基準電圧Ｖｔｇに達するまで基準クロック信号ＰＣＬＫ２を選択する。

【0051】

図７は、電源電圧Ｖｃｃが第１範囲（過電）に含まれる５．５［Ｖ］であるときの、実施形態に係る半導体装置１Ｂの各部電圧波形等を示すタイミングチャートである。なお、図７において、破線で示された消費電流Ｉｃｐは、比較例に係る半導体装置１Ａでのチャージポンプ回路１３の消費電流である。

【0052】

電源電圧Ｖｃｃが第１範囲（過電）である場合、出力電圧Ｖｐｐが電源電圧Ｖｃｃから基準電圧Ｖｔｇに昇圧しきるまでの期間Ｔ１においてクロック信号ＣＬＫ１及びＣＬＫ２の周波数が低くなり、チャージポンプ回路１３でのスイッチング頻度が低くなる。これにより、電源電圧Ｖｃｃが第１範囲（過電）である場合でも、出力電圧Ｖｐｐが電源電圧Ｖｃｃから基準電圧Ｖｔｇに昇圧しきるまでの期間Ｔ１におけるチャージポンプ回路１３の消費電流が小さくなり、低消費電力化を図ることができる。

【0053】

図８は、電源電圧Ｖｃｃが第３範囲（減電）に含まれる１．６［Ｖ］であるときの、実施形態に係る半導体装置１Ｂの各部電圧波形等を示すタイミングチャートである。なお、図８において、破線で示された消費電流Ｉｃｐは、比較例に係る半導体装置１Ａでのチャージポンプ回路１３の消費電流である。

【0054】

電源電圧Ｖｃｃが第３範囲（減電）である場合、出力電圧Ｖｐｐが電源電圧Ｖｃｃから基準電圧Ｖｔｇに昇圧しきるまでの期間Ｔ１においてクロック信号ＣＬＫ１及びＣＬＫ２の周波数が高くなる。これにより、出力電圧Ｖｐｐが電源電圧Ｖｃｃから基準電圧Ｖｔｇに昇圧しきるまでの期間Ｔ１におけるチャージポンプ回路１３の消費電流が若干増えるものの、チャージポンプ回路１３の昇圧効率を高めることができるので、チャージポンプ回路１３の回路サイズを小さくしたままで、電源電圧Ｖｃｃの減電に対処することができる。半導体装置１Ｂではチャージポンプ回路１３の回路サイズを小さくすることができるので、半導体装置１Ｂは、回路サイズ低減によるコスト低減も可能となる。

【0055】

＜用途＞
実施形態に係る半導体装置１Ｂは、任意の電気機器に搭載される。電気機器は一般に電子機器に分類される機器を含み、以下の説明における電気機器を電子機器と読み替えても良い。実施形態に係る半導体装置１Ｂが搭載される電気機器は、例えば、情報端末、携帯電話機（スマートホンに分類される携帯電話機を含む）、パーソナルコンピュータ、テレビ受信機、洗濯機、空調機を含む他、車載用の電気機器であっても良い。

【0056】

図９は、自動車である車両ＣＲの外観図の例を示す図である。車両ＣＲは、図示されないバッテリと、バッテリの出力電圧に基づく駆動電圧の供給を受けて動作する電気機器Ｅ１１～Ｅ１８と、を搭載している。尚、図９に示される電気機器Ｅ１１～Ｅ１８の搭載位置は例に過ぎず、それらの搭載位置は様々に変更され得る。実施形態に係る半導体装置１Ｂを電気機器Ｅ１１～Ｅ１８の何れに対しても組み込むことが可能である。

【0057】

電気機器Ｅ１１は、車両ＣＲのエンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御及びオートクルーズ制御など）を行うエンジンコントロールユニットである。電気機器Ｅ１２は、車両ＣＲに設けられたＨＩＤ（high intensity discharged lamp）及びＤＲＬ（daytime running lamp）などの点灯制御及び消灯制御を行うランプコントロールユニットである。電気機器Ｅ１３は、車両ＣＲのトランスミッションに関連する制御を行うトランスミッションコントロールユニットである。電気機器Ｅ１４は、車両ＣＲの運動に関連する制御、例えば、ＡＢＳ（anti-lock brake system）制御、ＥＰＳ（electric power steering）制御及び電子サスペンション制御などを行うボディコントロールユニットである。

【0058】

電気機器Ｅ１５は、車両ＣＲのドアロック、防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。電気機器Ｅ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ及び電動シートなど、標準装備品又はメーカーオプション品として、車両ＣＲの工場出荷段階で車両ＣＲに組み込まれる電気機器である。電気機器Ｅ１７は、車載Ａ／Ｖ（audio/visual）機器、カーナビゲーションシステム及びＥＴＣ（electronic toll collection system）用機器など、ユーザオプション品として任意で車両ＣＲに装着される電気機器である。電気機器Ｅ１８は、車両ＣＲにおけるブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電気機器である。

【0059】

図１０は、車両ＣＲに搭載可能なエアバッグシステム１００の例を示す図である。図１０に示すエアバッグシステム１００は、ＥＣＵ（Electronic Control Unit）１１０、衝突検知センサ１２０、着火装置（スクイブ）１３０及びエアバッグ１４０を備えている。ＥＣＵ１１０は、ＭＰＵ１１１、点火回路１１２及びＥＥＰＲＯＭ１１３を含んで構成される。ＥＥＰＲＯＭ１１３として、実施形態に係る半導体装置１Ｂを用いることができ、ＭＰＵ１１１は図３のＭＰＵ２として機能する。

【0060】

衝突検知センサ１２０は、車両ＣＲの前方及び側方からの衝撃を検出する。ＭＰＵ１１１は、衝突検知センサ１２０の検知結果に基づいて衝撃評価値を演算し、演算された衝撃評価値が所定の衝突判定値を超える場合に点火回路１１２を作動させる。これにより、着火装置１３０に電流が流れてエアバッグ１４０が展開される。ＥＥＰＲＯＭ１１３は、エアバッグシステム１００の動作状況についてのデータを格納することができる。当該データは、故障診断により故障が検知された場合などにＥＥＰＲＯＭ１１３に書き込まれて良い。書き込まれたデータは故障原因の解析等に有益となる。

【0061】

＜その他＞
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。これまでに説明してきた各種の実施形態は、矛盾のない範囲で適宜組み合わせて実施してもよい。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。

【0062】

例えば、実施形態に係る半導体装置１Ｂにおいて、発振器１１及びセレクタ１６が取り除かれてもよい。

【0063】

また例えば、チャージポンプ回路１３の出力電圧Ｖｐｐは、メモリ部３０へのデータ書き込み以外の用途で用いられても良い。

【0064】

また例えば、図５に示す構成例では、電源電圧Ｖｃｃの値に応じて基準クロック信号ＰＣＬＫ２の周波数が連続的に変化するが、基準クロック信号ＰＣＬＫ２の周波数は電源電圧Ｖｃｃの値に応じて離散的に（段階的に）変化しても良い。

【0065】

＜付記＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。

【0066】

本開示の半導体装置（１Ｂ）は、電源電圧に応じた周波数の第１クロック信号を生成するように構成された第１発振器（１５）と、前記第１クロック信号に基づき動作し、前記電源電圧を昇圧した出力電圧を生成するように構成されたチャージポンプ回路（１３）と、を備える構成（第１の構成）である。

【0067】

上記第１の構成の半導体装置において、前記電源電圧が第１範囲であるときの前記第１クロック信号の周波数は、前記電源電圧が前記第１範囲より低い第２範囲であるときの前記第１クロック信号の周波数より低い構成（第２の構成）であってもよい。

【0068】

上記第２の構成の半導体装置において、前記電源電圧が前記第２範囲より低い第３範囲であるときの前記第１クロック信号の周波数は、前記電源電圧が前記第２範囲であるときの前記第１クロック信号の周波数より高い構成（第３の構成）であってもよい。

【0069】

上記第１～第３いずれかの構成の半導体装置において、固定周波数の第２クロック信号を生成するように構成された第２発振器（１１）を備え、前記チャージポンプ回路は、起動から前記出力電圧が所定値に達する迄の期間、前記第１クロック信号に基づき動作するように構成され、前記出力電圧が前記所定値に達してから後、前記第２クロック信号に基づき動作するように構成されている構成（第４の構成）であってもよい。

【0070】

上記第４の構成の半導体装置において、前記第１クロック信号と前記第２クロック信号とを択一的に選択するように構成されたセレクタ（１６）を備える構成（第５の構成）であってもよい。

【0071】

上記第１～第５いずれかの構成の半導体装置において、前記第１発振器はバッファ（Ｂ１～Ｂ３）を備え、前記バッファは、前記電源電圧を受け取るように構成された電源端子を有する構成（第６の構成）であってもよい。

【0072】

上記第６の構成の半導体装置において、前記第１発振器は、前記バッファを複数備え、定電流で駆動されるように構成されたインバータ（ＣＳ１１～ＣＳ１１、Ｑ１１～Ｑ１３）を複数備え、前記バッファと前記インバータとが交互に配置されるリングオシレータである構成（第７の構成）であってもよい。

【0073】

上記第１～第７いずれかの構成の半導体装置において、前記出力電圧を用いてデータの書き込みが行われるように構成されたメモリ部（３０）を備える構成（第８の構成）であってもよい。

【0074】

本開示の電気機器（Ｅ１１～Ｅ１８）は、上記第８の構成の半導体装置と、前記半導体装置に接続され、前記半導体装置に対してデータの書き込み又は読み出しを指示するコマンドを出力するように構成された信号処理装置（２）と、を備える構成（第９の構成）である。

【符号の説明】

【0075】

１Ａ 比較例に係る半導体装置
１Ｂ 実施形態に係る半導体装置
２、１１１ ＭＰＵ
１０Ａ、１０Ｂ 電源部
１１、１５ 発振器
１２ クロックドライバ
１３ チャージポンプ回路
１４ 電圧検出回路
１６ セレクタ
２０ 電圧選択部
３０ メモリ部
４０ 制御部
１００ エアバッグシステム
１１０ ＥＣＵ
１１２ 点火装置
１１３ ＥＥＰＲＯＭ
１２０ 衝突検知センサ
１３０ 着火装置
１４０ エアバッグ
Ｂ１～Ｂ３ バッファ
Ｃ１～Ｃ３、Ｃ１１～Ｃ１３ キャパシタ
ＣＯＭ 通信用端子
ＣＲ 車両
ＣＳ１～ＣＳ３、ＣＳ１１～ＣＳ１３ 定電流源
Ｅ１１～Ｅ１８ 電気機器
ＧＮＤ グランド端子
ＩＮＶ１、ＩＮＶ１１ インバータ
Ｑ１～Ｑ３、Ｑ１１～Ｑ１３ ＭＯＳ電界効果トランジスタ
ＶＣＣ 電源入力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】