知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024094783
(43)【公開日】2024-07-10
(54)【発明の名称】スイッチング電源装置及び制御装置
(51)【国際特許分類】
H02M 3/00 20060101AFI20240703BHJP
H02M 7/48 20070101ALI20240703BHJP
【ＦＩ】
H02M3/00 H
H02M7/48 E
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022211558
(22)【出願日】2022-12-28
(71)【出願人】
【識別番号】000002945
【氏名又は名称】オムロン株式会社
(74)【代理人】
【識別番号】110002860
【氏名又は名称】弁理士法人秀和特許事務所
(72)【発明者】
【氏名】上松 武
【テーマコード（参考）】
5H730
5H770
【Ｆターム（参考）】
5H730AA14
5H730DD04
5H730EE51
5H730EE59
5H730FD01
5H730FD31
5H770AA24
5H770DA01
5H770DA03
5H770DA41
5H770HA02Y
5H770KA01Z
(57)【要約】
【課題】本願は、スイッチング電源装置の出力電圧を安定化可能な技術を開示する。
【解決手段】本発明は、スイッチング電源装置であって、パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路と、少なくともスイッチ回路の出力側に並列のコンデンサを配置する平滑回路と、平滑回路の出力電圧が所定の出力目標電圧となるようにパルス駆動信号を生成する制御装置と、を備え、制御装置は、出力目標電圧に対する出力電圧の差分を抑制するように、パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部と、平滑回路の所定箇所における検出電流に基づいて制御値を補正する電流補償部と、コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を出力電圧から演算し、電流補償部に入力される制御値を補正する仮想キャパシタンス部と、を有する。
【選択図】図２
【解決手段】本発明は、スイッチング電源装置であって、パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路と、少なくともスイッチ回路の出力側に並列のコンデンサを配置する平滑回路と、平滑回路の出力電圧が所定の出力目標電圧となるようにパルス駆動信号を生成する制御装置と、を備え、制御装置は、出力目標電圧に対する出力電圧の差分を抑制するように、パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部と、平滑回路の所定箇所における検出電流に基づいて制御値を補正する電流補償部と、コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を出力電圧から演算し、電流補償部に入力される制御値を補正する仮想キャパシタンス部と、を有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路と、
少なくとも前記スイッチ回路の出力側に並列のコンデンサを配置する平滑回路と、
前記平滑回路の出力電圧が所定の出力目標電圧となるように前記パルス駆動信号を生成する制御装置と、を備え、
前記制御装置は、
前記出力目標電圧に対する前記出力電圧の差分を抑制するように、前記パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部と、
前記平滑回路の所定箇所における検出電流に基づいて前記制御値を補正する電流補償部と、
前記コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を前記出力電圧から演算し、前記電流補償部に入力される前記制御値を補正する仮想キャパシタンス部と、を有する、
スイッチング電源装置。
少なくとも前記スイッチ回路の出力側に並列のコンデンサを配置する平滑回路と、
前記平滑回路の出力電圧が所定の出力目標電圧となるように前記パルス駆動信号を生成する制御装置と、を備え、
前記制御装置は、
前記出力目標電圧に対する前記出力電圧の差分を抑制するように、前記パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部と、
前記平滑回路の所定箇所における検出電流に基づいて前記制御値を補正する電流補償部と、
前記コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を前記出力電圧から演算し、前記電流補償部に入力される前記制御値を補正する仮想キャパシタンス部と、を有する、
スイッチング電源装置。
【請求項2】
前記仮想の並列素子は、前記コンデンサと並列な仮想コンデンサ及び仮想抵抗を含む、
請求項１に記載のスイッチング電源装置。
請求項１に記載のスイッチング電源装置。
【請求項3】
前記仮想キャパシタンス部が前記制御値の補正に用いる仮想のアドミッタンスには、高周波域のゲインを低減するフィルタが含まれる、
請求項１又は２に記載のスイッチング電源装置。
請求項１又は２に記載のスイッチング電源装置。
【請求項4】
前記平滑回路は、前記スイッチ回路に繋がるインダクタを含み、
前記制御装置は、前記インダクタと直列な仮想の直列素子が生成する仮想インダクタンスによる電圧補正量を前記検出電流から演算し、前記電圧補償部に入力される前記出力目標電圧を補正する仮想インダクタンス部を更に有する、
請求項１に記載のスイッチング電源装置。
前記制御装置は、前記インダクタと直列な仮想の直列素子が生成する仮想インダクタンスによる電圧補正量を前記検出電流から演算し、前記電圧補償部に入力される前記出力目標電圧を補正する仮想インダクタンス部を更に有する、
請求項１に記載のスイッチング電源装置。
【請求項5】
前記仮想の直列素子は、前記インダクタと直列な仮想インダクタ及び仮想抵抗を含む、
請求項４に記載のスイッチング電源装置。
請求項４に記載のスイッチング電源装置。
【請求項6】
前記仮想インダクタンス部が前記制御値の補正に用いる仮想のインピーダンスには、高周波域のゲインを低減するフィルタが含まれる、
請求項４又は５に記載のスイッチング電源装置。
請求項４又は５に記載のスイッチング電源装置。
【請求項7】
前記電流補償部は、電流を平均化するフィルタによって平均化された前記検出電流に基づいて前記制御値を補正する、
請求項１に記載のスイッチング電源装置。
請求項１に記載のスイッチング電源装置。
【請求項8】
前記スイッチ回路と前記平滑回路は、単相又は三相のインバータ回路を形成する、
請求項１に記載のスイッチング電源装置。
請求項１に記載のスイッチング電源装置。
【請求項9】
パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路と、少なくとも前記スイッチ回路の出力側に並列のコンデンサを配置する平滑回路と、を有するスイッチング電源装置用の制御装置であって、
前記平滑回路の出力電圧が所定の出力目標電圧となるように前記パルス駆動信号を生成する制御部を備え、
前記制御部は、
前記出力目標電圧に対する前記出力電圧の差分を抑制するように、前記パルス駆動信
号の時比率を変化させる制御値を生成する電圧補償部と、
前記平滑回路の所定箇所における検出電流に基づいて前記制御値を補正する電流補償部と、
前記コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を前記出力電圧から演算し、前記電流補償部に入力される前記制御値を補正する仮想キャパシタンス部と、を有する、
スイッチング電源装置用の制御装置。
前記平滑回路の出力電圧が所定の出力目標電圧となるように前記パルス駆動信号を生成する制御部を備え、
前記制御部は、
前記出力目標電圧に対する前記出力電圧の差分を抑制するように、前記パルス駆動信
号の時比率を変化させる制御値を生成する電圧補償部と、
前記平滑回路の所定箇所における検出電流に基づいて前記制御値を補正する電流補償部と、
前記コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を前記出力電圧から演算し、前記電流補償部に入力される前記制御値を補正する仮想キャパシタンス部と、を有する、
スイッチング電源装置用の制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング電源装置及び制御装置に関する。
【背景技術】
【0002】
近年、各種のスイッチング電源が提案されている（例えば、特許文献１～３及び非特許文献１を参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１１－２５４６４５号公報
【特許文献2】特開２０１７－２００４１９号公報
【特許文献3】特開２０２２－９１１８９号公報
【非特許文献】
【0004】
【非特許文献1】横尾真志，近藤圭一郎，“直流電気鉄道車両におけるベクトル制御された誘導電動機駆動システムのダンピング制御系設計法”，電気学会論文誌Ｄ，一般社団法人電気学会，２０１５年６月１日，第１３５巻，第６号，ｐ．６２２－６３１
【発明の概要】
【発明が解決しようとする課題】
【0005】
スイッチング電源装置の小型化や高効率化を図りたい場合、方策の一つとして、回路を構成する素子に小型で低損失のものを採用することが考えられる。しかし、このような素子をスイッチング電源装置の平滑回路に用いると、減衰能の低下により、例えば、負荷変動時に出力電圧の波形が振動的になりやすい場合がある。
【0006】
そこで、本願は、スイッチング電源装置の出力電圧を安定化可能な技術を開示する。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明では、平滑回路に仮想の並列素子を設けた場合の当該仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を出力電圧から演算し、パルス駆動信号の時比率を変化させる制御値を補正することにした。
【0008】
詳細には、本発明は、スイッチング電源装置であって、パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路と、少なくともスイッチ回路の出力側に並列のコンデンサを配置する平滑回路と、平滑回路の出力電圧が所定の出力目標電圧となるようにパルス駆動信号を生成する制御装置と、を備え、制御装置は、出力目標電圧に対する出力電圧の差分を抑制するように、パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部と、平滑回路の所定箇所における検出電流に基づいて制御値を補正する電流補償部と、コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を出力電圧から演算し、電流補償部に入力される制御値を補正する仮想キャパシタンス部と、を有する。
【0009】
このようなスイッチング電源装置であれば、パルス駆動信号の時比率を変化させる制御値が、平滑回路には実在しない仮想の並列素子が生成する仮想キャパシタンスを含むように補正される。よって、平滑回路に実在させるコンデンサに小型で低損失のものを採用しても、減衰能を低下させずに出力電圧を安定化可能である。
【0010】
なお、仮想の並列素子は、コンデンサと並列な仮想コンデンサ及び仮想抵抗を含んでもよい。このような仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を出力電圧から演算し、電流補償部に入力される制御値を補正すれば、出力電圧を安定化可能である。
【0011】
また、仮想キャパシタンス部が制御値の補正に用いる仮想のアドミッタンスには、高周波域のゲインを低減するフィルタが含まれていてもよい。このようなフィルタが含まれていれば、制御値の補正を適正に行うことが可能となる。
【0012】
また、平滑回路は、スイッチ回路に繋がるインダクタを含み、制御装置は、インダクタと直列な仮想の直列素子が生成する仮想インダクタンスによる電圧補正量を検出電流から演算し、電圧補償部に入力される出力目標電圧を補正する仮想インダクタンス部を更に有していてもよい。このようなスイッチング電源装置であれば、パルス駆動信号の時比率を変化させる制御値が、平滑回路には実在しない仮想の直列素子が生成する仮想インダクタンスを含むように補正される。よって、平滑回路に実在させるインダクタに小型で低損失のものを採用しても、減衰能を低下させずに出力電圧を安定化可能である。
【0013】
また、仮想の直列素子は、インダクタと直列な仮想インダクタ及び仮想抵抗を含んでもよい。このような仮想の並列素子が生成する仮想インダクタンスによる電圧補正量を出力電圧から演算し、電圧補償部に入力される出力目標電圧を補正すれば、出力電圧を安定化可能である。
【0014】
また、仮想インダクタンス部が制御値の補正に用いる仮想のインピーダンスには、高周波域のゲインを低減するフィルタが含まれていてもよい。このようなフィルタが含まれていれば、制御値の補正を適正に行うことが可能となる。
【0015】
また、電流補償部は、電流を平均化するフィルタによって平均化された検出電流に基づいて制御値を補正してもよい。このような電流補償部であれば、検出電流のノイズに対する耐性が向上する。
【0016】
また、スイッチ回路と平滑回路は、単相又は三相のインバータ回路を形成してもよい。このようなインバータ回路をスイッチ回路と平滑回路が形成するスイッチング電源装置であれば、負荷へ出力される出力電圧を安定化可能である。
【0017】
また、本発明は、スイッチング電源装置用の制御装置の側面から捉えることもできる。本発明は、例えば、パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路と、スイッチ回路の出力側に直列のインダクタ及び並列のコンデンサを配置する平滑回路と、を有するスイッチング電源装置用の制御装置であって、平滑回路の出力電圧が所定の出力目標電圧となるようにパルス駆動信号を生成する制御部を備え、制御部は、出力目標電圧に対する出力電圧の差分を抑制するように、パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部と、平滑回路の所定箇所における検出電流に基づいて制御値を補正する電流補償部と、コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を出力電圧から演算し、電流補償部に入力される制御値を補正する仮想キャパシタンス部と、を有する、スイッチング電源装置用の制御装置であってもよい。
【発明の効果】
【0018】
上記のスイッチング電源装置及び制御装置であれば、スイッチング電源装置の出力電圧を安定化可能である。
【図面の簡単な説明】
【0019】
【発明を実施するための形態】
【0020】
＜適用例＞
図１は、適用例に係るスイッチング電源装置で実現される回路構成のイメージ図である。本適用例に係るスイッチング電源装置１は、スイッチ回路２と平滑回路３と制御装置６を備えたコンバータであり、スイッチング電源装置１の入力電力の電圧を変換して出力する。スイッチ回路２は、制御装置６が生成するパルス駆動信号に応じたスイッチングにより入力電力を変圧する。平滑回路３は、スイッチ回路２の出力側に直列のインダクタ４及び並列のコンデンサ５を配置する回路であり、スイッチ回路２の出力電流をインダクタ４とコンデンサ５で平滑化することにより、スイッチ回路２の出力電流に含まれる高調波成分の除去等を行う。
図１は、適用例に係るスイッチング電源装置で実現される回路構成のイメージ図である。本適用例に係るスイッチング電源装置１は、スイッチ回路２と平滑回路３と制御装置６を備えたコンバータであり、スイッチング電源装置１の入力電力の電圧を変換して出力する。スイッチ回路２は、制御装置６が生成するパルス駆動信号に応じたスイッチングにより入力電力を変圧する。平滑回路３は、スイッチ回路２の出力側に直列のインダクタ４及び並列のコンデンサ５を配置する回路であり、スイッチ回路２の出力電流をインダクタ４とコンデンサ５で平滑化することにより、スイッチ回路２の出力電流に含まれる高調波成分の除去等を行う。
【0021】
また、本適用例のスイッチング電源装置では、制御装置６における演算処理により、図１に示されるように、仮想抵抗Ｖ１、仮想インダクタＶ２、仮想コンデンサＶ３、仮想ＥＳＲＶ４（ＥＳＲ：等価直列抵抗）、仮想ダミー抵抗Ｖ５が仮想的に形成される。インダクタ４とコンデンサ５が実在する部品の素子であるのに対し、仮想抵抗Ｖ１、仮想インダクタＶ２、仮想コンデンサＶ３、仮想ＥＳＲＶ４、仮想ダミー抵抗Ｖ５は、何れも実在する部品の素子ではない。仮想抵抗Ｖ１、仮想インダクタＶ２、仮想コンデンサＶ３、仮想ＥＳＲＶ４は、スイッチ回路２のスイッチングを制御する制御装置６における演算において仮想的に実現される素子である。よって、実在する部品と実在しない部品との区別を容易にするため、図１では、インダクタ４とコンデンサ５で構成される部位を実部品ＲＰとし、仮想抵抗Ｖ１と仮想インダクタＶ２で構成される部位を仮想インダクタンスＶＬＲとし、仮想コンデンサＶ３と仮想ＥＳＲＶ４と仮想ダミー抵抗Ｖ５で構成される部位を仮想キャパシタンスＶＣＲとする。
【0022】
図２は、スイッチング電源装置１の制御系のブロック線図である。図２に示すブロック線図は、制御装置６による制御動作によって実現される。制御対象Ｂ１は、スイッチ回路２と平滑回路３の全体を表す。制御装置６は、スイッチング電源装置１の出力電圧が所定の出力目標電圧となるようにスイッチ回路２のパルス駆動信号を生成する。また、スイッチング電源装置１の制御系では、平滑回路３を流れる電流を用いることで、電流モード制御を実現する。
【0023】
更に、スイッチング電源装置１の制御系には、図１に示した仮想インダクタンスＶＬＲを実現するための仮想インダクタンス部Ｂ９が設けられている。仮想インダクタンス部Ｂ９は、フィルタＢ４と減算器Ｂ６を有する。スイッチング電源装置１の制御系には、このような仮想インダクタンス部Ｂ９が設けられているため、実在しないにも関わらず、仮想抵抗Ｖ１と仮想インダクタＶ２による仮想インダクタンスＶＬＲが実在するかのような制
御値が算出され、パルス駆動信号の時比率の変化に反映される。よって、平滑回路３に実装するインダクタ４として容量の比較的小さい素子を用いても、それによる減衰能の低下を仮想インダクタンス部Ｂ９で補うことが可能である。
御値が算出され、パルス駆動信号の時比率の変化に反映される。よって、平滑回路３に実装するインダクタ４として容量の比較的小さい素子を用いても、それによる減衰能の低下を仮想インダクタンス部Ｂ９で補うことが可能である。
【0024】
また、スイッチング電源装置１の制御系には、図１に示した仮想キャパシタンスＶＣＲを実現するための仮想キャパシタンス部Ｂ１０が設けられている。仮想キャパシタンス部Ｂ１０は、フィルタＢ５と減算器Ｂ８を有する。スイッチング電源装置１の制御系には、このような仮想キャパシタンス部Ｂ１０が設けられているため、実在しないにも関わらず、仮想コンデンサＶ３と仮想ＥＳＲＶ４と仮想ダミー抵抗Ｖ５による仮想キャパシタンスＶＣＲが実在するかのような制御値が算出され、パルス駆動信号の時比率の変化に反映される。よって、平滑回路３に実装するコンデンサ５として容量の比較的小さい素子を用いても、それによる減衰能の低下を仮想キャパシタンス部Ｂ１０で補うことが可能である。
【0025】
本適用例に係るスイッチング電源装置１によれば、平滑回路３に実装する素子に小型で低損失のものを採用しても、制御装置６における演算により、平滑回路３に仮想インダクタンスＶＬＲと仮想キャパシタンスＶＣＲが実在するかのような制御値が算出され、スイッチ回路２のパルス駆動信号の時比率の変化に反映される。このため、スイッチング電源装置１の小型化や高効率化を図るために、平滑回路３を構成するインダクタ４やコンデンサ５に小型で低損失のものを採用しても、負荷変動時に出力電圧ｅｏの波形が振動的になることを抑制できる。よって、出力電圧波形に重畳する高周波振動を防ぐことが可能である。
【0026】
なお、本適用例では、制御系に仮想インダクタンス部Ｂ９と仮想キャパシタンス部Ｂ１０を設けて、平滑回路３に仮想インダクタンスＶＬＲと仮想キャパシタンスＶＣＲを再現する形態を例示したが、スイッチング電源装置１は、このような形態に限定されるものではない。スイッチング電源装置１は、例えば、制御系から仮想インダクタンス部Ｂ９を省略し、平滑回路３には仮想インダクタンスＶＬＲを再現せずに仮想キャパシタンスＶＣＲのみを再現する形態であってもよい。
【0027】
＜実施形態＞
以下、実施形態について説明する。以下に示す実施形態は、本願の一態様であり、本願の技術的範囲を限定するものではない。
以下、実施形態について説明する。以下に示す実施形態は、本願の一態様であり、本願の技術的範囲を限定するものではない。
【0028】
本実施形態に係るスイッチング電源装置の回路構成について、上記適用例の説明に用いた図１を参照しながら説明する。本実施形態に係るスイッチング電源装置１は、上記適用例で説明したようにスイッチ回路２と平滑回路３と制御装置６を備えたコンバータであり、スイッチング電源装置１の入力電力の電圧を変換して出力する。スイッチ回路２は、制御装置６が生成するパルス駆動信号に応じたスイッチングにより入力電力を変圧する。平滑回路３は、スイッチ回路２の出力側に直列のインダクタ４及び並列のコンデンサ５を配置する回路であり、スイッチ回路２の出力電流をインダクタ４とコンデンサ５で平滑化することにより、スイッチ回路２の出力電流に含まれる高調波成分等を除去する。本実施形態のスイッチング電源装置では、適用例でも述べた通り、仮想抵抗Ｖ１、仮想インダクタＶ２、仮想コンデンサＶ３、仮想ＥＳＲＶ４、仮想ダミー抵抗Ｖ５が仮想的に形成される。
【0029】
次に、本実施形態に係るスイッチング電源装置１の制御系について、上記適用例の説明に用いた図２を参照しながら説明する。本実施形態に係るスイッチング電源装置１において、制御装置６は、スイッチング電源装置１の出力電圧ｅｏが所定の出力目標電圧ｅｏｒｅｆとなるようにスイッチ回路２のパルス駆動信号を生成する。すなわち、制御装置６は、スイッチング電源装置１の出力端子間の電圧を検出する電圧計によって得られる出力電
圧ｅｏと所定の出力目標電圧ｅｏｒｅｆとの差分を減算器Ｂ７で算出する。そして、制御装置６は、減算器Ｂ７で算出された差分を電圧補償器Ｂ２で処理し、差分を補正する。この補正された差分がスイッチ回路２のパルス駆動信号の生成に用いられることで、スイッチング電源装置１の出力電圧ｅｏを所定の出力目標電圧ｅｏｒｅｆにするという基本的な制御系が実現される。
圧ｅｏと所定の出力目標電圧ｅｏｒｅｆとの差分を減算器Ｂ７で算出する。そして、制御装置６は、減算器Ｂ７で算出された差分を電圧補償器Ｂ２で処理し、差分を補正する。この補正された差分がスイッチ回路２のパルス駆動信号の生成に用いられることで、スイッチング電源装置１の出力電圧ｅｏを所定の出力目標電圧ｅｏｒｅｆにするという基本的な制御系が実現される。
【0030】
また、本実施形態に係るスイッチング電源装置１の制御系では、平滑回路３を流れる電流を検出する電流計によって得られる出力電流ｉｏを用いることで、電流モード制御を実現している。具体的には、電圧補償器Ｂ２から出力される差分と出力電流ｉｏとの差分を減算器Ｂ８で算出する。そして、制御装置６は、減算器Ｂ８で算出された差分を電流補償器Ｂ３で処理し、差分を補正する。この補正された差分が、パルス駆動信号の時比率を変化させる制御値に用いられることで、出力電流ｉｏを用いた電流モード制御が実現される。これにより、ラインレギュレーションに優れ、位相補償も容易な制御系が実現される。なお、電流モード制御に用いる電流として、ここではスイッチング電源装置１の出力電流ｉｏを例示したが、スイッチング電源装置１の出力電流に代えて、例えば、インダクタ４の電流を用いてもよい。
【0031】
また、本実施形態に係るスイッチング電源装置１の制御系には、適用例でも説明したように、図１に示した仮想インダクタンスＶＬＲを実現するための仮想インダクタンス部Ｂ９が設けられている。仮想インダクタンス部Ｂ９は、フィルタＢ４と減算器Ｂ６を有する。フィルタＢ４は、出力電流ｉｏを補正する。フィルタＢ４は、スイッチ回路２の出力に直列接続する仮想インダクタンスＶＬＲを再現するので、仮想インダクタンスＶＬＲの仮想インピーダンスはＺｖｌ、仮想インダクタンスＶＬＲの仮想インダクタＶ２はインダクタンスＬＶとＥＳＲｒｖｌ、仮想インダクタンスＶＬＲの仮想抵抗Ｖ１はＲｄｐとおくと、以下の数式１で表される。以下の数式１において、ｆｖｌは高周波域のゲイン低減を目的とするフィルタであり、Ｒｄｐは電圧垂下である。
【数1】
【0032】
減算器Ｂ６は、出力目標電圧ｅｏｒｅｆとフィルタＢ４の出力との差分を算出し、補正情報ｅｄｒｐを生成する。上述では理解を容易にするため、減算器Ｂ７は出力電圧ｅｏと所定の出力目標電圧ｅｏｒｅｆとの差分を算出すると説明したが、より正確には、減算器Ｂ７は、出力電圧ｅｏと補正情報ｅｄｒｐとの差分を算出する。そして、減算器Ｂ７で算出された差分が電圧補償器Ｂ２に入力される。スイッチング電源装置１の制御系には、このような仮想インダクタンス部Ｂ９が設けられているため、実際には存在しないにも関わらず、仮想抵抗Ｖ１と仮想インダクタＶ２による仮想インダクタンスＶＬＲが実在するかのような制御値が算出され、パルス駆動信号の時比率の変化に反映される。よって、平滑回路３に実装するインダクタ４として容量の比較的小さい素子を用いても、それによる減衰能の低下を仮想インダクタンス部Ｂ９で補うことが可能である。
【0033】
また、本実施形態に係るスイッチング電源装置１の制御系には、適用例でも説明したように、図１に示した仮想キャパシタンスＶＣＲを実現するための仮想キャパシタンス部Ｂ１０が設けられている。仮想キャパシタンス部Ｂ１０は、フィルタＢ５と減算器Ｂ８を有する。フィルタＢ５は、出力電圧ｅｏを補正する。フィルタＢ５は、スイッチ回路２の出力に並列接続する仮想キャパシタンスＶＣＲを再現するので、仮想キャパシタンスＶＣＲの仮想アドミッタンスはＹＶＣ、仮想キャパシタンスＶＣＲの仮想コンデンサＶ３はキャ
パシタンスＣＶ、仮想キャパシタンスＶＣＲの仮想ＥＳＲＶ４はｒｖｃ、仮想キャパシタンスＶＣＲの仮想ダミー抵抗Ｖ５はＲｄｍとおくと、以下の数式２で表される。以下の数式２において、ｆｖｃは高周波域のゲイン低減を目的とするフィルタであり、Ｒｄｍはダンピングファクタを改善する。
パシタンスＣＶ、仮想キャパシタンスＶＣＲの仮想ＥＳＲＶ４はｒｖｃ、仮想キャパシタンスＶＣＲの仮想ダミー抵抗Ｖ５はＲｄｍとおくと、以下の数式２で表される。以下の数式２において、ｆｖｃは高周波域のゲイン低減を目的とするフィルタであり、Ｒｄｍはダンピングファクタを改善する。
【数2】
【0034】
減算器Ｂ８は、電圧補償器Ｂ２の出力から出力電流ｉｏとフィルタＢ５の出力を差し引いた差分を算出する。そして、減算器Ｂ８で算出された差分が電流補償器Ｂ３に入力される。スイッチング電源装置１の制御系には、このような仮想キャパシタンス部Ｂ１０が設けられているため、実際には存在しないにも関わらず、仮想コンデンサＶ３と仮想ＥＳＲＶ４と仮想ダミー抵抗Ｖ５による仮想キャパシタンスＶＣＲが実在するかのような制御値が算出され、パルス駆動信号の時比率の変化に反映される。よって、平滑回路３に実装するコンデンサ５として容量の比較的小さい素子を用いても、それによる減衰能の低下を仮想キャパシタンス部Ｂ１０で補うことが可能である。
【0035】
本実施形態に係るスイッチング電源装置１によれば、平滑回路３に実装する素子に小型で低損失のものを採用しても、制御装置６における演算により、平滑回路３に仮想インダクタンスＶＬＲと仮想キャパシタンスＶＣＲが実在するかのような制御値が算出され、スイッチ回路２のパルス駆動信号の時比率の変化に反映される。このため、スイッチング電源装置１の小型化や高効率化を図るために、平滑回路３を構成するインダクタ４やコンデンサ５に小型で低損失のものを採用しても、負荷変動時に出力電圧ｅｏの波形が振動的になりやすくなることが無い。よって、出力電圧波形に重畳する高周波振動を抑制可能である。
【0036】
なお、本実施形態に係るスイッチング電源装置１は、適用例でも説明したように、例えば、制御系から仮想インダクタンス部Ｂ９を省略し、平滑回路３には仮想インダクタンスＶＬＲを再現せずに仮想キャパシタンスＶＣＲのみを再現する形態であってもよい。
【0037】
＜実施例１＞
以下、上記実施形態における仮想キャパシタンスＶＣＲを三相インバータの電圧制御に適用した場合の実施例について説明する。
以下、上記実施形態における仮想キャパシタンスＶＣＲを三相インバータの電圧制御に適用した場合の実施例について説明する。
【0038】
図３は、三相インバータの回路構成図である。図３に示す三相インバータへの上記実施形態の適用について、以下に検討する。三相インバータは、図３に示すように、Ｕ相、Ｖ相、Ｗ相の各相でスイッチングを行うための計６つのスイッチを有するスイッチ回路と、各相それぞれに設けられる平滑回路とを有する。抵抗Ｒは負荷である。図４は、三相インバータにおけるｄｑ変換後の一般的なプラントモデルである。図４に示すように、三相インバータにおけるｄｑ変換後の一般的なプラントモデルは、電圧モード制御であり、このプラントモデルでは上記実施形態を適用できない。そこで、上記実施形態を三相インバータに適用するために、三相インバータの電流モード制御を検討する。
【0039】
図５は、三相インバータに負荷を設けた場合のプラントモデルである。図５に示すプラントモデルは、モータの考え方を用いて表現したものである。図５に示すプラントモデルでは、電流モード制御のモデルには不向きであるため、これを電流モード制御のモデルに好適な形に変更する。図５に示すプラントモデルにおいて、Ｖｃｄ、Ｖｃｑ、ｉｄ及びｉｑを状態変数とした状態方程式は、以下の数式３で表される。
【数3】
【0040】
この場合、特性方程式はｓの４次関数となり、解析が困難である。そこで、この数式３について、モータと同様な考え方でｄｑ軸の非干渉化を行う。すなわち、この数式３を以下の数式４に変形する。
【数4】
【0041】
この数式４の右辺第３項を外乱と考え、フィードフォワードで打ち消すと、以下の２つの数式５と数式６に示すように、ｄｑ軸が非干渉化される。
【数5】
【数6】
【0042】
また、出力方程式は、以下の数式７で表される。
【数7】
【0043】
ところで、αを制御入力とした場合、入出力の関係は以下の数式８に規定される。
【数8】
【0044】
数式５と数式６のそれぞれの右辺第３項はフィードフォワードで打ち消す項であり、外乱と考える。この外乱項以外は、降圧形コンバータと同じ状態方程式となっている。そこで、数式５と数式７より、ｄ軸の小信号モデルを導出すると、下記の数式９と数式１０が得られる。
【数9】
【数10】
【0045】
但し、上記数式の各係数は以下のとおりである。
【数11】
【0046】
同様に、ｑ軸の小信号モデルを導出すると、下記の数式１２と数式１３が得られる。
【数12】
【数13】
【0047】
数式９と数式１０、数式１２と数式１３を見比べると判るように、添え字のｄとｑを入れ替えれば両者は同じ式であり、制御系の構成も当然同じになる。よって、ｄ軸のみに着
目した三相インバータの小信号モデルを示すことにする。図６は、三相インバータにおけるｄ軸の小信号モデルを示した図である。
目した三相インバータの小信号モデルを示すことにする。図６は、三相インバータにおけるｄ軸の小信号モデルを示した図である。
【0048】
本実施例１では、電流モード制御を基本構成とするこのようなモデルの制御系に、上記実施形態における仮想キャパシタンスＶＣＲを再現する仮想キャパシタンス部Ｂ１０を適用する。図７は、電流モード制御の基本構成に、実施形態における仮想キャパシタンス部Ｂ１０を適用した制御系のブロック線図である。基本的な構成は図２と同様であるが、本実施例１では実システムに即して平均電流モード制御を用いることから、電流平均化フィルタＦｉが備わっている。これにより、検出電流のノイズに対する耐性が向上する。図７において、Ｃｖは上記実施形態における電圧補償器Ｂ２に相当し、Ｃｉは上記実施形態における電流補償器Ｂ３に相当し、ＹＶＣは上記実施形態におけるフィルタＢ５に相当する。電流平均化フィルタＦｉは下記の数式１４で表され、Ｃｉは下記の数式１５で表され、Ｃｖは下記の数式１６で表される。
【数14】
【数15】
【数16】
【0049】
図８は、三相インバータにおける検証結果を示した図である。本検証では、三相インバータの制御方式として、電流モード制御に仮想キャパシタンスＶＣＲを組み合わせた本実施例１の他に、比較例として、電圧モード制御の比較例１と電流モード制御の比較例２を用意し、抵抗負荷を１００％から１％へ急変させた場合及び整流器負荷時のそれぞれの挙動に関するシミュレーションを行った。三相インバータの仕様は２００Ｖａｃ／１０ｋＶＡ（定格負荷抵抗Ｒｒａｔｅ：４．０８Ω）であり、図３に示した各記号の回路パラメータ等は以下の通りである。
入力電圧：４００Ｖ
出力線間電圧：２００Ｖｒｍｓ
スイッチング周波数ｆｓｗ：２０ｋＨｚ
基準周波数ｆ：５０Ｈｚ
Ｌ＝２５０［μＨ］
ｒｌ＝５０［ｍΩ］
Ｃ＝３６［μＦ］（スター結線）
ｒｃ＝１０［ｍΩ］
サンプリング周波数：４０ｋＨｚ
入力電圧：４００Ｖ
出力線間電圧：２００Ｖｒｍｓ
スイッチング周波数ｆｓｗ：２０ｋＨｚ
基準周波数ｆ：５０Ｈｚ
Ｌ＝２５０［μＨ］
ｒｌ＝５０［ｍΩ］
Ｃ＝３６［μＦ］（スター結線）
ｒｃ＝１０［ｍΩ］
サンプリング周波数：４０ｋＨｚ
【0050】
図８の波形を見比べると判るように、本実施例１は、比較例１や比較例２に比べて、負荷が急変した際に振動が速やかに減衰し、出力が安定的であることが判る。また、整流器負荷時においても出力が安定的であることが判る。よって、本検証結果より、上記実施形態を三相インバータに適用すると、平滑回路を構成する素子に小型で低損失のものを採用しても、一般的な電圧モード制御や電流モード制御の場合に比べて、出力電圧を安定化可能であることが判る。したがって、需要家の構内電気設備に本実施例１を用いれば、例えば、電力系統の停電等により外部電源が喪失し、蓄電池等で構内に電力を供給する自立運転時において、構内の電気的な負荷が急変したような場合においても、構内に電力を安定した電圧で供給し続けることができる。
【0051】
＜実施例２＞
図９は、単相インバータにおける検証結果を示した図である。上記実施形態は、実施例１として示した三相インバータのみならず、例えば、単相インバータにも適用可能である。プラントモデルの検討やシミュレーションの条件等の詳細については割愛するが、本検証では、上記実施形態における仮想キャパシタンスＶＣＲを単相インバータの電圧制御に適用したものを実施例２、上記実施形態を適用しない通常の電流モード制御の単相インバータを比較例３とし、シミュレーションを行った。
図９は、単相インバータにおける検証結果を示した図である。上記実施形態は、実施例１として示した三相インバータのみならず、例えば、単相インバータにも適用可能である。プラントモデルの検討やシミュレーションの条件等の詳細については割愛するが、本検証では、上記実施形態における仮想キャパシタンスＶＣＲを単相インバータの電圧制御に適用したものを実施例２、上記実施形態を適用しない通常の電流モード制御の単相インバータを比較例３とし、シミュレーションを行った。
【0052】
図９の波形を見比べると判るように、本実施例２は、比較例３に比べて、負荷が急変した際に振動が速やかに減衰し、出力が安定的であることが判る。また、整流器負荷時においても出力が安定的であることが判る。よって、本検証結果より、上記実施形態を単相インバータに適用すると、上記の実施例１と同様、出力電圧を安定化可能であることが判る。したがって、本実施例２においても実施例１と同様、例えば、電力系統の停電等により外部電源が喪失し、蓄電池等で構内に電力を供給する自立運転時において、構内の電気的な負荷が急変したような場合においても、構内に電力を安定した電圧で供給し続けることができる。
【0053】
＜その他の変形例＞
上記実施形態は、実施例１の三相インバータや実施例２の単相インバータの他にも、各種電子機器に組み込まれるＤＣ－ＤＣコンバータや、各種の駆動源を制御するインバータ等、多種多様な電源装置に適用可能である。
上記実施形態は、実施例１の三相インバータや実施例２の単相インバータの他にも、各種電子機器に組み込まれるＤＣ－ＤＣコンバータや、各種の駆動源を制御するインバータ等、多種多様な電源装置に適用可能である。
【0054】
その他、上記実施形態は、本願で開示する要旨を変更しない範囲で適宜変形可能である。例えば、上記では、スイッチ回路２の出力側に直列のインダクタ４及び並列のコンデンサ５を配置する平滑回路３を有する降圧形コンバータの回路構成を例示していたが、上記実施形態は、例えば、スイッチ回路の出力側に並列のインダクタ及び並列のコンデンサを配置する平滑回路を有する昇降圧形コンバータや、スイッチ回路のスイッチ素子よりも電源側にインダクタを配置し且つスイッチ回路の出力側にコンデンサを並列に配置する平滑回路を有する昇圧型コンバータに変形してもよい。
【0055】
なお、本願は、以下の付記的事項を含む。
＜付記１＞
パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路（２）と、
少なくとも前記スイッチ回路の出力側に並列のコンデンサを配置する平滑回路（３）と、
前記平滑回路の出力電圧が所定の出力目標電圧となるように前記パルス駆動信号を生成
する制御装置（６）と、を備え、
前記制御装置は、
前記出力目標電圧に対する前記出力電圧の差分を抑制するように、前記パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部（Ｂ２）と、
前記平滑回路の所定箇所における検出電流に基づいて前記制御値を補正する電流補償部（Ｂ３）と、
前記コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を前記出力電圧から演算し、前記電流補償部に入力される前記制御値を補正する仮想キャパシタンス部（Ｂ１０）と、を有する、
スイッチング電源装置。
＜付記１＞
パルス駆動信号に応じたスイッチングにより入力電力を変圧するスイッチ回路（２）と、
少なくとも前記スイッチ回路の出力側に並列のコンデンサを配置する平滑回路（３）と、
前記平滑回路の出力電圧が所定の出力目標電圧となるように前記パルス駆動信号を生成
する制御装置（６）と、を備え、
前記制御装置は、
前記出力目標電圧に対する前記出力電圧の差分を抑制するように、前記パルス駆動信号の時比率を変化させる制御値を生成する電圧補償部（Ｂ２）と、
前記平滑回路の所定箇所における検出電流に基づいて前記制御値を補正する電流補償部（Ｂ３）と、
前記コンデンサと並列な仮想の並列素子が生成する仮想キャパシタンスによる電流補正量を前記出力電圧から演算し、前記電流補償部に入力される前記制御値を補正する仮想キャパシタンス部（Ｂ１０）と、を有する、
スイッチング電源装置。
【符号の説明】
【0056】
１・・スイッチング電源装置
２・・スイッチ回路
３・・平滑回路
４・・インダクタ
５・・コンデンサ
６・・制御装置
Ｂ１・・制御対象
Ｂ２・・電圧補償器
Ｂ３・・電流補償器
Ｂ４・・フィルタ
Ｂ５・・フィルタ
Ｂ６・・減算器
Ｂ７・・減算器
Ｂ８・・減算器
Ｂ９・・仮想インダクタンス部
Ｂ１０・・仮想キャパシタンス部
Ｖ１・・仮想抵抗
Ｖ２・・仮想インダクタ
Ｖ３・・仮想コンデンサ
Ｖ４・・仮想ＥＳＲ
Ｖ５・・仮想ダミー抵抗
ＲＰ・・実部品
ＶＬＲ・・仮想インダクタンス
ＶＣＲ・・仮想キャパシタンス
２・・スイッチ回路
３・・平滑回路
４・・インダクタ
５・・コンデンサ
６・・制御装置
Ｂ１・・制御対象
Ｂ２・・電圧補償器
Ｂ３・・電流補償器
Ｂ４・・フィルタ
Ｂ５・・フィルタ
Ｂ６・・減算器
Ｂ７・・減算器
Ｂ８・・減算器
Ｂ９・・仮想インダクタンス部
Ｂ１０・・仮想キャパシタンス部
Ｖ１・・仮想抵抗
Ｖ２・・仮想インダクタ
Ｖ３・・仮想コンデンサ
Ｖ４・・仮想ＥＳＲ
Ｖ５・・仮想ダミー抵抗
ＲＰ・・実部品
ＶＬＲ・・仮想インダクタンス
ＶＣＲ・・仮想キャパシタンス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】