(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024095371
(43)【公開日】2024-07-10
(54)【発明の名称】高周波電力供給システム
(51)【国際特許分類】
H05H 1/46 20060101AFI20240703BHJP
【ＦＩ】
H05H1/46 R
H05H1/46 L
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2022212631
(22)【出願日】2022-12-28
(71)【出願人】
【識別番号】000000262
【氏名又は名称】株式会社ダイヘン
(72)【発明者】
【氏名】長谷川 雄一
(72)【発明者】
【氏名】上野 雄也
【テーマコード（参考）】
2G084
【Ｆターム（参考）】
2G084CC12
2G084DD02
2G084DD15
2G084DD24
2G084DD38
2G084DD55
2G084HH05
2G084HH08
2G084HH22
2G084HH23
2G084HH24
2G084HH25
2G084HH27
2G084HH28
2G084HH29
2G084HH52
(57)【要約】
【課題】第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方の期間において第１電源側の反射波電力の電力値を小さくする。
【解決手段】本開示に係る高周波電力供給システムは、第１電源と第２電源と第１整合器と第２整合器とを有する。第２電源は、第２進行波電圧を出力するＯＮ動作と第２進行波電圧を出力しないＯＦＦ動作とを繰り返すパルス変調を行う。第１電源は、第２電源ＯＮ期間では周波数変調制御を行い、第２電源ＯＦＦ期間では、基本周波数Ｆ１にオフセット周波数を加えた基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力する周波数オフセット制御を行う。
【選択図】図１６
【解決手段】本開示に係る高周波電力供給システムは、第１電源と第２電源と第１整合器と第２整合器とを有する。第２電源は、第２進行波電圧を出力するＯＮ動作と第２進行波電圧を出力しないＯＦＦ動作とを繰り返すパルス変調を行う。第１電源は、第２電源ＯＮ期間では周波数変調制御を行い、第２電源ＯＦＦ期間では、基本周波数Ｆ１にオフセット周波数を加えた基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力する周波数オフセット制御を行う。
【選択図】図１６
【特許請求の範囲】
【請求項1】
第１基本周波数を有する第１進行波電圧を出力可能である第１電源と、
前記第１基本周波数より低い第２基本周波数を有する第２進行波電圧を出力可能である第２電源と、
前記第１電源と負荷との間に接続された第１整合器と、
前記第２電源と前記負荷との間に接続された第２整合器と、
を備え、
前記第２電源は、前記第２進行波電圧を出力するＯＮ動作と前記第２進行波電圧を出力しないＯＦＦ動作とを繰り返すパルス変調を行い、
前記第１電源は、前記ＯＮ動作が行われる第２電源ＯＮ期間では周波数変調制御を行い、前記ＯＦＦ動作が行われる第２電源ＯＦＦ期間では、前記第１基本周波数を有する第１進行波電圧を出力する
高周波電力供給システム。
前記第１基本周波数より低い第２基本周波数を有する第２進行波電圧を出力可能である第２電源と、
前記第１電源と負荷との間に接続された第１整合器と、
前記第２電源と前記負荷との間に接続された第２整合器と、
を備え、
前記第２電源は、前記第２進行波電圧を出力するＯＮ動作と前記第２進行波電圧を出力しないＯＦＦ動作とを繰り返すパルス変調を行い、
前記第１電源は、前記ＯＮ動作が行われる第２電源ＯＮ期間では周波数変調制御を行い、前記ＯＦＦ動作が行われる第２電源ＯＦＦ期間では、前記第１基本周波数を有する第１進行波電圧を出力する
高周波電力供給システム。
【請求項2】
前記周波数変調制御は、前記第１進行波電圧を前記第２基本周波数と同じ周波数を有する変調信号で周波数変調させることによって行われる、
請求項１に記載の高周波電力供給システム。
請求項１に記載の高周波電力供給システム。
【請求項3】
前記変調信号は、初期位相、周波数偏移及びオフセット周波数を調整パラメータとし、
前記初期位相及び前記周波数偏移を調整することによって、前記第２電源ＯＮ期間に算出される前記第１電源の出力端における反射係数絶対値又は反射波電力の電力値を小さくし、
オフセット周波数を調整することによって、前記第２電源ＯＮ期間に算出される前記第１電源の出力端における反射係数絶対値又は反射波電力の電力値を小さくする
請求項２に記載の高周波電力供給システム。
前記初期位相及び前記周波数偏移を調整することによって、前記第２電源ＯＮ期間に算出される前記第１電源の出力端における反射係数絶対値又は反射波電力の電力値を小さくし、
オフセット周波数を調整することによって、前記第２電源ＯＮ期間に算出される前記第１電源の出力端における反射係数絶対値又は反射波電力の電力値を小さくする
請求項２に記載の高周波電力供給システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、高周波電力供給システムに関する。
【背景技術】
【0002】
例えば、プラズマ処理装置に用いられる高周波電力供給システムは、２台の高周波電源（第１電源と第２電源）を有しており、それぞれの電源から負荷に向けて基本周波数（基本波の周波数）が異なる高周波電圧（進行波電圧）を出力している。例えば、第１電源１は、プラズマの生成に適した基本周波数Ｆ１を有する高周波電圧（進行波電圧ＶＦ１）を出力することにより高周波電力（第１進行波電力）を負荷に供給する。第２電源は、イオンの加速に適した基本周波数Ｆ２（基本周波数Ｆ１＞基本周波数Ｆ２）を有する高周波電圧（進行波電圧ＶＦ２）を出力することにより高周波電力（第２進行波電力）を負荷に供給する。（特許文献１～３参照）。
【0003】
また、第１電源と負荷との間には、第１整合器が設けられ、第１電源の出力端（第１整合器の入力端）における反射波電力の電力値が小さくなるように、内部の可変素子の値（例えば、可変キャパシタの容量値）を調整することによって、第１電源側のインピーダンス整合を行っている。また、第２電源と負荷との間には、第２整合器が設けられ、内部の可変素子の値（例えば、可変キャパシタの容量値）を調整することによって、第２電源の出力端（第２整合器の入力端）における反射波電力の電力値が小さくなるように、第２電源側のインピーダンス整合を行っている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特表２０１８－５３６２９５号公報
【特許文献2】特開２０１７－１８８４３４号公報
【特許文献3】米国特許第１０３０４６６９号明細書
【特許文献4】特開２０２２－１０２６８８号公報
【特許文献5】特許第６３１２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記のような構成では、相互変調歪（以下、ＩＭＤ：ＩｎｔｅｒＭｏｄｕｌａｔｉｏｎ Ｄｉｓｔｏｒｔｉｏｎ）が発生する。その影響で、第１電源側において、反射波電力が基本周波数Ｆ２の周期に応じて変動する現象が発生する。このＩＭＤに起因する反射波電力の電力値を小さくするために、第１電源が周波数変調制御を行う技術が知られている。
【0006】
しかし、この技術は、ＩＭＤが発生しているときに反射波電力の電力値を小さくする技術である。そのため、第１電源が進行波電圧ＶＦ１を出力しているときに、第２電源が、進行波電圧ＶＦ２を出力するＯＮ動作と進行波電圧ＶＦ２を出力しないＯＦＦ動作とを繰り返すパルス変調を行う場合には、反射波電力の電力値を十分に小さくすることが出来ない。
すなわち、第２電源がＯＮ動作を行う第２電源ＯＮ期間では、ＩＭＤが発生するので、周波数変調制御を行うことによって反射波電力の電力値を小さくできる。しかし、第２電源がＯＦＦ動作を行う第２電源ＯＦＦ期間では、進行波電圧ＶＦ２が出力されないのでＩＭＤが発生しない。そのため、第２電源ＯＦＦ期間でも第１電源の出力を周波数変調させると、かえって反射波電力の電力値を増大させてしまう。
すなわち、第２電源がＯＮ動作を行う第２電源ＯＮ期間では、ＩＭＤが発生するので、周波数変調制御を行うことによって反射波電力の電力値を小さくできる。しかし、第２電源がＯＦＦ動作を行う第２電源ＯＦＦ期間では、進行波電圧ＶＦ２が出力されないのでＩＭＤが発生しない。そのため、第２電源ＯＦＦ期間でも第１電源の出力を周波数変調させると、かえって反射波電力の電力値を増大させてしまう。
【0007】
また、第２電源ＯＮ期間と第２電源ＯＦＦ期間とでは、第２電源の出力状態が大きく異なるので、第１整合器３の整合動作だけでは、第２電源ＯＮ期間と第２電源ＯＦＦ期間の両方の期間で、第１電源側の反射波電力の電力値を小さくできない。なぜならば、第１整合器３の整合動作にかかる時間がパルス変調の周期時間よりも長いためである。
【0008】
本発明は、上記に鑑みてなされたものであって、第１電源が進行波電圧ＶＦ１を出力しているときに、第２電源が、進行波電圧ＶＦ２を出力するＯＮ動作と進行波電圧ＶＦ２を出力しないＯＦＦ動作とを繰り返すパルス変調を行う場合に、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方の期間において、第１電源側の反射波電力の電力値を小さくする高周波電力供給システム９０を提供することを目的とする。
【課題を解決するための手段】
【0009】
本開示に係る高周波電力供給システムは、
第１基本周波数を有する第１進行波電圧を出力可能である第１電源と、
前記第１基本周波数より低い第２基本周波数を有する第２進行波電圧を出力可能である第２電源と、
前記第１電源と負荷との間に接続された第１整合器と、
前記第２電源と前記負荷との間に接続された第２整合器と、
を備え、
前記第２電源は、前記第２進行波電圧を出力するＯＮ動作と前記第２進行波電圧を出力しないＯＦＦ動作とを繰り返すパルス変調を行い、
前記第１電源は、前記ＯＮ動作が行われる第２電源ＯＮ期間では周波数変調制御を行い、前記ＯＦＦ動作が行われる第２電源ＯＦＦ期間では、前記第１基本周波数を有する第１進行波電圧を出力する。
第１基本周波数を有する第１進行波電圧を出力可能である第１電源と、
前記第１基本周波数より低い第２基本周波数を有する第２進行波電圧を出力可能である第２電源と、
前記第１電源と負荷との間に接続された第１整合器と、
前記第２電源と前記負荷との間に接続された第２整合器と、
を備え、
前記第２電源は、前記第２進行波電圧を出力するＯＮ動作と前記第２進行波電圧を出力しないＯＦＦ動作とを繰り返すパルス変調を行い、
前記第１電源は、前記ＯＮ動作が行われる第２電源ＯＮ期間では周波数変調制御を行い、前記ＯＦＦ動作が行われる第２電源ＯＦＦ期間では、前記第１基本周波数を有する第１進行波電圧を出力する。
【発明の効果】
【0010】
本発明の高周波電力供給システムによれば、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方の期間において第１電源側の反射波電力の電力値を小さくできる。すなわち、第１電源側の反射係数の絶対値を小さくできる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下、図面を参照しながら、本開示に係る高周波電力供給システム９０の実施形態について説明する。
【0013】
図１は、高周波電力供給システム９０の構成を示す図である。
高周波電力供給システム９０は、ＲＦ帯（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）の周波数の高周波電圧を出力することにより高周波電力を負荷（例えばプラズマ処理装置ＰＡ）に供給する装置である。
このような高周波電力供給システム９０は、例えば、第１電源１、第２電源２及び重畳整合器５を有する。また、重畳整合器５は、第１整合器３、第２整合器４及び出力部５１を備えている。そして、第１電源１及び第２電源２のそれぞれから負荷に向けて基本周波数（基本波の周波数）が異なる高周波電圧を出力している。
なお、本明細書では、第１電源１の基本周波数を基本周波数Ｆ１（第１基本周波数の一例）、第２電源２の基本周波数を基本周波数Ｆ２（第２基本周波数の一例）、基本周波数Ｆ１にオフセット周波数を加えた周波数を基本周波数Ｆ３（第３基本周波数の一例）とする。
高周波電力供給システム９０は、ＲＦ帯（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）の周波数の高周波電圧を出力することにより高周波電力を負荷（例えばプラズマ処理装置ＰＡ）に供給する装置である。
このような高周波電力供給システム９０は、例えば、第１電源１、第２電源２及び重畳整合器５を有する。また、重畳整合器５は、第１整合器３、第２整合器４及び出力部５１を備えている。そして、第１電源１及び第２電源２のそれぞれから負荷に向けて基本周波数（基本波の周波数）が異なる高周波電圧を出力している。
なお、本明細書では、第１電源１の基本周波数を基本周波数Ｆ１（第１基本周波数の一例）、第２電源２の基本周波数を基本周波数Ｆ２（第２基本周波数の一例）、基本周波数Ｆ１にオフセット周波数を加えた周波数を基本周波数Ｆ３（第３基本周波数の一例）とする。
【0014】
また、第１電源１から出力されて負荷に向かう高周波電圧を進行波電圧ＶＦ１（第１進行波電圧の一例）、負荷側から反射されて第１電源１に戻ってくる高周波電圧を反射波電圧ＶＲ１、第１電源１から出力されて負荷に向かう高周波電力を進行波電力ＰＦ１、負荷側から反射されて第１電源１に戻ってくる高周波電力を反射波電力ＰＲ１とする。
また、第２電源２から出力されて負荷に向かう高周波電圧を進行波電圧ＶＦ２（第２進行波電圧の一例）、負荷側から反射されて第２電源２に戻ってくる高周波電圧を反射波電圧ＶＲ２、第２電源２から出力されて負荷に向かう高周波電力を進行波電力ＰＦ２、負荷側から反射されて第２電源２に戻ってくる高周波電力を反射波電力ＰＲ２とする。
また、第２電源２から出力されて負荷に向かう高周波電圧を進行波電圧ＶＦ２（第２進行波電圧の一例）、負荷側から反射されて第２電源２に戻ってくる高周波電圧を反射波電圧ＶＲ２、第２電源２から出力されて負荷に向かう高周波電力を進行波電力ＰＦ２、負荷側から反射されて第２電源２に戻ってくる高周波電力を反射波電力ＰＲ２とする。
【0015】
また、進行波電力ＰＦ１の電力値を進行波電力値ｐｆ１、反射波電力ＰＲ１の電力値を反射波電力値ｐｒ１、進行波電力値ｐｆ１から反射波電力値ｐｒ１を減算した電力値を負荷側電力値ｐｌ１（図略）、進行波電力ＰＦ２の電力値を進行波電力値ｐｆ２、反射波電力ＰＲ２の電力値を反射波電力値ｐｒ２、進行波電力値ｐｆ２から反射波電力値ｐｒ２を減算した電力値を負荷側電力値ｐｌ２（図略）とする。
【0016】
また、本明細書では、進行波電圧に対する反射波電圧の比（反射波電圧／進行波電圧）で表される反射係数をρとし、反射係数ρの絶対値（大きさ）をΓとする。
また、必要に応じて添え字を用いて、対応する箇所を表している。例えば、第１電源１及び第１整合器３の系統では「１」、第２電源２及び第２整合器４の系統では「２」、第１電源１に関するものは「ｇ」、第１整合器３に関するものは「ｍ」を用いている。
また、必要に応じて添え字を用いて、対応する箇所を表している。例えば、第１電源１及び第１整合器３の系統では「１」、第２電源２及び第２整合器４の系統では「２」、第１電源１に関するものは「ｇ」、第１整合器３に関するものは「ｍ」を用いている。
【0017】
第１電源１は、基本周波数Ｆ１を有する進行波電圧ＶＦ１を出力することにより進行波電力ＰＦ１を負荷に供給する。この際、進行波電力値ｐｆ１が目標電力値ｐ０となるようにフィードバック制御される。なお、負荷側電力値ｐｌ１が目標電力値ｐ０となるようにフィードバック制御することも可能であるが、以下では説明を省略する。
【0018】
進行波電圧ＶＦ１は、プラズマの生成に適した比較的高い基本周波数Ｆ１を有する。基本周波数Ｆ１は、例えば、４０．６８ＭＨｚである。もちろん、基本周波数Ｆ１は、４０．６８ＭＨｚに限定されるものではなく、例えば１３．５６ＭＨｚ、２７．１２ＭＨｚ等の工業用のＲＦ帯の周波数であってもよい。また、後述するように、第１電源１は、周波数変調制御及び周波数オフセット制御を行うように構成されている。
【0019】
第２電源２は、基本周波数Ｆ１より低い基本周波数Ｆ２を有する進行波電圧ＶＦ２を出力することにより第２進行波電力を負荷に供給する。この際、進行波電力値ｐｆ２が目標電力値となるようにフィードバック制御される。なお、負荷側電力値ｐｌ２が目標電力値となるようにフィードバック制御される場合もあるが、以下では説明を省略する。
進行波電圧ＶＦ２は、イオンの加速に適した比較的低い基本周波数Ｆ２を有する。基本周波数Ｆ２は、例えば４００ｋＨｚである。もちろん、基本周波数Ｆ２は、４００ｋＨｚに限定されるものではなく、他の周波数であってもよい。
第２電源２は、予め定められた周期で、進行波電圧ＶＦ２を出力するＯＮ動作と進行波電圧ＶＦ２を出力しないＯＦＦ動作とを繰り返すパルス変調を行うように構成されている。ここで、第２電源２がＯＮ動作を行う期間を第２電源ＯＮ期間とし、ＯＦＦ動作を行う期間を第２電源ＯＦＦ期間とする。
進行波電圧ＶＦ２は、イオンの加速に適した比較的低い基本周波数Ｆ２を有する。基本周波数Ｆ２は、例えば４００ｋＨｚである。もちろん、基本周波数Ｆ２は、４００ｋＨｚに限定されるものではなく、他の周波数であってもよい。
第２電源２は、予め定められた周期で、進行波電圧ＶＦ２を出力するＯＮ動作と進行波電圧ＶＦ２を出力しないＯＦＦ動作とを繰り返すパルス変調を行うように構成されている。ここで、第２電源２がＯＮ動作を行う期間を第２電源ＯＮ期間とし、ＯＦＦ動作を行う期間を第２電源ＯＦＦ期間とする。
【0020】
第２電源ＯＮ期間では、第１電源１から進行波電圧ＶＦ１が出力され、第２電源２から進行波電圧ＶＦ２が出力されるので、ＩＭＤが発生する。しかし、第２電源ＯＦＦ期間では、第１電源１から進行波電圧ＶＦ１が出力されているが、第２電源２から進行波電圧ＶＦ２が出力されていないので、ＩＭＤは発生しない。
第２電源２におけるＯＮ動作とＯＦＦ動作との切り替えは、例えば、同期信号に基づいて行う。同期信号は、第２電源ＯＮ期間及び第２電源ＯＦＦ期間にそれぞれ対応した制御を行うためのものである。
なお、第２電源２は、同期信号を入力することなく、ＯＮ動作とＯＦＦ動作とを繰り返すパルス変調を行ってもよい。その場合は、第２電源２が同期パルス信号に相当する同期信号を生成し、第１電源１及び重畳整合器５に出力すればよい。また、重畳整合器５の第２整合器４において同期信号を生成することができる。この場合は、第２整合器４が同期パルス信号に相当する同期信号を生成し、第１電源１に出力すればよい。
第２電源２におけるＯＮ動作とＯＦＦ動作との切り替えは、例えば、同期信号に基づいて行う。同期信号は、第２電源ＯＮ期間及び第２電源ＯＦＦ期間にそれぞれ対応した制御を行うためのものである。
なお、第２電源２は、同期信号を入力することなく、ＯＮ動作とＯＦＦ動作とを繰り返すパルス変調を行ってもよい。その場合は、第２電源２が同期パルス信号に相当する同期信号を生成し、第１電源１及び重畳整合器５に出力すればよい。また、重畳整合器５の第２整合器４において同期信号を生成することができる。この場合は、第２整合器４が同期パルス信号に相当する同期信号を生成し、第１電源１に出力すればよい。
【0021】
重畳整合器５は、例えば、第１電源１及び第２電源２とプラズマ処理装置ＰＡ（負荷の一例）の下部電極ＥＬ１との間に電気的に接続される。また、重畳整合器５は、第１整合器３、第２整合器４及び出力部５１を備えている。
【0022】
負荷の一例であるプラズマ処理装置ＰＡは、例えば平行平板型であり、チャンバーＣＨ内で下部電極ＥＬ１及び上部電極ＥＬ２が互いに対向する。下部電極ＥＬ１上には、処理対象となる基板ＳＢが載置され得る。第１電源１及び第２電源２は、重畳整合器５を介して下部電極ＥＬ１に電気的に接続される。上部電極ＥＬ２は、グランド電位に電気的に接続される。チャンバーＣＨは、給気管を介してガス供給装置（図示せず）に接続され、排気管を介して真空装置（図示せず）に接続される。
【0023】
外部制御装置６１は、例えば、高周波電力供給システム９０に各種の指令（電源ＯＮ等）や、目標電力値等の条件を与える装置である。また、例えば、第１電源１で算出した進行波電力値ｐｆ１等のデータを取得してモニタする等の機能を有している。
同期パルス生成部６２は、同期信号の一例としての同期パルス信号生成し、第１電源１、第２電源２および重畳整合器５に供給する。同期パルス信号は、後述する図２に示すように、第２電源２のパルス変調周期に対応した２レベルの矩形波状のパルス信号である。例えば、同期パルス信号が第１レベルのときを第２電源ＯＮ期間とし、同期パルス信号が第２レベルのときを第２電源ＯＦＦ期間とすればよい。通常は、第１レベル＞第２レベルである。例えば、第１レベルが「１」、第２レベルが「０」である。
同期パルス生成部６２は、同期信号の一例としての同期パルス信号生成し、第１電源１、第２電源２および重畳整合器５に供給する。同期パルス信号は、後述する図２に示すように、第２電源２のパルス変調周期に対応した２レベルの矩形波状のパルス信号である。例えば、同期パルス信号が第１レベルのときを第２電源ＯＮ期間とし、同期パルス信号が第２レベルのときを第２電源ＯＦＦ期間とすればよい。通常は、第１レベル＞第２レベルである。例えば、第１レベルが「１」、第２レベルが「０」である。
【0024】
同期信号の一例として、上記のように同期パルス生成部６２が出力した同期パルス信号を用いた例を示したが、他の同期信号を用いても良い。例えば、第２電源２又は第２整合器４が生成した同期信号を用いることができる。なぜならば、第２電源２は、自身のパルス変調周期が分かっているので、同期信号を生成ることができるからである。また、第２整合器４は、第２整合器４で検出する進行波電圧ＶＦ２の情報に基づいて、第２電源２のパルス変調周期を取得できるからである。
また、同期信号は、第２電源ＯＮ期間及び第２電源ＯＦＦ期間にそれぞれ対応する信号でなくてもよい。例えば、第２電源ＯＮ期間の開始時に対応したパルス信号等であってもよい。この場合、第２電源ＯＦＦ期間に対応する信号はないが、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の時間が分かっているので、第２電源ＯＦＦ期間の開始タイミングを認識することができる。
また、同期信号は、第２電源ＯＮ期間及び第２電源ＯＦＦ期間にそれぞれ対応する信号でなくてもよい。例えば、第２電源ＯＮ期間の開始時に対応したパルス信号等であってもよい。この場合、第２電源ＯＦＦ期間に対応する信号はないが、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の時間が分かっているので、第２電源ＯＦＦ期間の開始タイミングを認識することができる。
【0025】
＜高周波電力供給システム９０の概略動作説明＞
第１電源１から出力された進行波電圧ＶＦ１は、第１整合器３及び出力部５１を介してプラズマ処理装置ＰＡの下部電極ＥＬ１に供給される。第２電源２から出力された進行波電圧ＶＦ２は、第２整合器４及び出力部５１を介してプラズマ処理装置ＰＡの下部電極ＥＬ１に供給される。すなわち、本実施形態では、重畳整合器５内部の出力部５１において進行波電圧ＶＦ１と進行波電圧ＶＦ２とを重畳させて下部電極ＥＬ１に供給している。これにより、プラズマ処理装置ＰＡは、下部電極ＥＬ１と上部電極ＥＬ２との間にプラズマＰＬを発生させる。また、重畳整合器５は、第１整合器３において第１電源１側のインピーダンスと負荷側のインピーダンスとを整合させる第１整合動作を実行するとともに、第２整合器４において第２電源２側のインピーダンスと負荷側のインピーダンスとを整合させる第２整合動作を実行する。
第１電源１から出力された進行波電圧ＶＦ１は、第１整合器３及び出力部５１を介してプラズマ処理装置ＰＡの下部電極ＥＬ１に供給される。第２電源２から出力された進行波電圧ＶＦ２は、第２整合器４及び出力部５１を介してプラズマ処理装置ＰＡの下部電極ＥＬ１に供給される。すなわち、本実施形態では、重畳整合器５内部の出力部５１において進行波電圧ＶＦ１と進行波電圧ＶＦ２とを重畳させて下部電極ＥＬ１に供給している。これにより、プラズマ処理装置ＰＡは、下部電極ＥＬ１と上部電極ＥＬ２との間にプラズマＰＬを発生させる。また、重畳整合器５は、第１整合器３において第１電源１側のインピーダンスと負荷側のインピーダンスとを整合させる第１整合動作を実行するとともに、第２整合器４において第２電源２側のインピーダンスと負荷側のインピーダンスとを整合させる第２整合動作を実行する。
【0026】
なお、高周波電力供給システム９０及びプラズマ処理装置ＰＡは、図１の構成に限定されない。例えば、重畳整合器５に進行波電圧ＶＦ１と進行波電圧ＶＦ２とを重畳させる出力部５１がなく、第１電源１から出力される進行波電圧ＶＦ１が第１整合器３を介して上部電極ＥＬ２（この場合、図１と異なりグランド電位に電気的に接続されていない）に供給され、第２電源２から出力される進行波電圧ＶＦ２が第２整合器４を介して下部電極ＥＬ１に供給されるような構成等、様々な構成がある。このような他の構成にも本実施形態の高周波電力供給システム９０を用いることが可能である。
【0027】
上述したように、第１電源１及び第２電源２から基本周波数に高低差のある複数の進行波電圧を負荷に供給すると、ＩＭＤの影響で、第１電源１側において検出される反射波電力値ｐｒ１が第２電源２側の基本周期（基本波の周期）に応じて変動する現象が発生する。この際の反射波電力値ｐｒ１は比較的大きい。そのため、第１電源１側における反射係数絶対値Γ１又を小さくするために、第１電源１が周波数変調制御及び周波数オフセット制御を行うとともに、第１整合器３が第１電源１側のインピーダンスと負荷側のインピーダンスとを整合させる整合動作を実行する。
【0028】
図２は、同期パルス信号に対する進行波電圧ＶＦ２と進行波電圧ＶＦ１との関係を示す図である。
図２（ａ）は、同期パルス信号の一例であり、図２（ｂ）は、進行波電圧ＶＦ２の一例であり、図２（ｃ）は、進行波電圧ＶＦ１の一例である。
図２（ａ）は、同期パルス信号の一例であり、図２（ｂ）は、進行波電圧ＶＦ２の一例であり、図２（ｃ）は、進行波電圧ＶＦ１の一例である。
【0029】
図２（ａ）に示すように、同期パルス信号は、第１レベルと第２レベルとを繰り返す矩形波状のパルス信号である。図２（ｂ）に示すように、第２電源２は、同期パルス信号が第１レベルのときにＯＮ動作を行うので、進行波電圧ＶＦ２を出力する。また、第２電源２は、同期パルス信号が第２レベルのときにＯＦＦ動作を行うので、進行波電圧ＶＦ２を出力しない。
【0030】
上述したように、第２電源２がＯＮ動作を行うときが第２電源ＯＮ期間であり、第２電源２がＯＦＦ動作を行うときが第２電源ＯＦＦ期間であるので、第２電源ＯＮ期間にはＩＭＤが発生するが、第２電源ＯＦＦ期間にはＩＭＤが発生しない。そのため、第１電源１は、第２電源ＯＮ期間に周波数変調制御を行い、第２電源ＯＦＦ期間に周波数オフセット制御を行うので、第１電源１の進行波電圧ＶＦ１の基本周波数は、図２（ｃ）に示すように、第２電源ＯＮ期間と第２電源ＯＦＦ期間とで異なる。しかし、図２（ｃ）に示すように、第１電源１の進行波電圧ＶＦ１の振幅は、第２電源ＯＮ期間と第２電源ＯＦＦ期間とで同じである。
【0031】
なお、図２（ｃ）は、後述する周波数変調制御の変調パラメータ探索工程及び周波数オフセット制御のオフセット周波数探索工程が完了した後の進行波電圧ＶＦ１の一例である。また、図２（ｃ）では、周波数変調していることが分かるように、第２電源ＯＮ期間の最初と最後の部分の周波数を高くし、中央部分の周波数を低くしているが、これに限定されない。
【0032】
＜第１電源１の詳細＞
第１電源１は、第２電源ＯＮ期間において進行波電圧ＶＦ１を第２基本周波数と同じ周波数Ｆ２を有する変調信号で周波数変調させる周波数変調制御を行う。また、第１電源１は、第２電源ＯＦＦ期間において、基本周波数Ｆ１にオフセット周波数を加えた基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力する周波数オフセット制御を行う。
なお、周波数オフセット制御の一態様としてオフセット周波数が０Ｈｚであってもよい。すなわち、実質的に周波数オフセット制御を行わないでもよい。この場合でも、第２電源ＯＦＦ期間に周波数変調制御を行うことによる悪影響が生じないので効果がある。例えば、オフセット周波数が０Ｈｚでよいことが分かっていれば、オフセット周波数探索工程も行う必要はない。
第１電源１は、第２電源ＯＮ期間において進行波電圧ＶＦ１を第２基本周波数と同じ周波数Ｆ２を有する変調信号で周波数変調させる周波数変調制御を行う。また、第１電源１は、第２電源ＯＦＦ期間において、基本周波数Ｆ１にオフセット周波数を加えた基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力する周波数オフセット制御を行う。
なお、周波数オフセット制御の一態様としてオフセット周波数が０Ｈｚであってもよい。すなわち、実質的に周波数オフセット制御を行わないでもよい。この場合でも、第２電源ＯＦＦ期間に周波数変調制御を行うことによる悪影響が生じないので効果がある。例えば、オフセット周波数が０Ｈｚでよいことが分かっていれば、オフセット周波数探索工程も行う必要はない。
【0033】
以下、図１を参照して、第１電源１の構成を説明する。
第１電源１は、第１電源１用通信部１１、変調信号生成部１０、被変調信号生成部１２、振幅調整部１３、増幅部１４、第１電源１用センサ１５、電力情報算出部１６、反射係数絶対値算出部１７、目標電力設定部１８、減算部１９及び電力制御部２０を有する。
なお、第１電源１において、算出処理、信号処理を行う部分は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、メモリ等の記憶媒体等によって構成することができる。また、予めＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、算出、時間の計測等の処理を行うことができる。また、第１電源１には、図示しない基本クロック生成部が備わっており、基本クロック生成部から出力されるクロック信号に基づいて制御周期毎に処理が実行される。
第１電源１は、第１電源１用通信部１１、変調信号生成部１０、被変調信号生成部１２、振幅調整部１３、増幅部１４、第１電源１用センサ１５、電力情報算出部１６、反射係数絶対値算出部１７、目標電力設定部１８、減算部１９及び電力制御部２０を有する。
なお、第１電源１において、算出処理、信号処理を行う部分は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、メモリ等の記憶媒体等によって構成することができる。また、予めＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、算出、時間の計測等の処理を行うことができる。また、第１電源１には、図示しない基本クロック生成部が備わっており、基本クロック生成部から出力されるクロック信号に基づいて制御周期毎に処理が実行される。
【0034】
第１電源１用通信部１１は、同期信号として同期パルス生成部６２が出力した同期パルス信号を入力し、変調信号生成部１０、電力情報算出部１６及び目標電力設定部１８に向けて出力する。また、第１整合器３及び第２整合器４と通信を行うことができる。例えば、第１整合器３から初期位相探索指令を受信することができる。
【0035】
また、第１電源１用通信部１１は、外部制御装置６１との通信も可能である。例えば、外部制御装置６１から目標電力値ｐ０等の情報を入力し、目標電力設定部１８に向けて出力することができる。また、例えば、電力情報算出部１６で算出した進行波電力値ｐｆ１、反射波電力値ｐｒ１を外部制御装置６１に向けて出力することができる。外部制御装置６１では、入力した情報をモニタする等の活用ができる。その他、第１整合器３及び第２整合器４と送受信することが可能であるが、説明を省略する。
【0036】
変調信号生成部１０は、基本周波数Ｆ２と同じ周波数を有する変調信号を生成し、被変調信号生成部１２に向けて出力する。変調信号は、第１電源１から出力する進行波電圧ＶＦ１の周波数を定めるための信号であり、第２電源２におけるＯＮ動作とＯＦＦ動作にそれぞれ対応した波形情報を有している。この変調信号については後述する。なお、変調信号生成部１０は、第１電源１用通信部１１から出力された同期信号に基づいて第２電源ＯＮ期間及び第２電源ＯＦＦ期間を認識することができる。
【0037】
被変調信号生成部１２は、変調信号が示す周波数情報に基づいて、初期位相α、周波数偏移及びオフセット周波数が調整された被変調信号を出力する。被変調信号生成部１２は、例えば、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）を用いることができる。
【0038】
被変調信号は、図２（ｃ）と同様の波形を有しており、周波数変調する期間と周波数が一定の期間とを繰り返す波形となっている。すなわち、被変調信号は、振幅が一定であるが、第２電源ＯＮ期間では変調信号によって周波数変調されており、第２電源ＯＦＦ期間では変調信号によって周波数がオフセットされた波形信号となっている。なお、被変調信号は、図２（ｃ）の進行波電圧ＶＦ１と同様の波形なので、アナログの波形信号のように表しているが、実際にはデジタルデータとなっており、制御周期毎にデータが生成されて出力される。
【0039】
振幅調整部１３は、被変調信号生成部１２から出力された被変調信号と電力制御部２０から出力された振幅調整信号を入力する。そして、被変調信号の振幅を振幅調整信号に基づいて調整し、進行波電圧初期信号ＶＦ１ｉｎｉとして増幅部１４に向けて出力する。これにより、第１電源１（増幅部１４）から出力される第１進行波電力ＰＦの電力値である進行波電力値ｐｆ１が後述する目標電力設定部１８で設定された目標電力値ｐ０になるように進行波電圧ＶＦ１の振幅が変更される。
なお、振幅調整部１３から出力される進行波電圧初期信号ＶＦ１ｉｎｉは、実際にはデジタルデータとなっており、制御周期毎にデータが生成されて出力される。
また、振幅調整部１３と増幅部１４との間には、図示しないＤ／Ａ変換器が設けられている。
なお、振幅調整部１３から出力される進行波電圧初期信号ＶＦ１ｉｎｉは、実際にはデジタルデータとなっており、制御周期毎にデータが生成されて出力される。
また、振幅調整部１３と増幅部１４との間には、図示しないＤ／Ａ変換器が設けられている。
【0040】
増幅部１４は、振幅調整部１３から出力された進行波電圧初期信号ＶＦ１ｉｎｉを増幅して、進行波電圧ＶＦ１として出力する。この進行波電圧ＶＦ１の波形は、被変調信号生成部１２から出力される被変調信号と同様の波形を有している。もちろん被変調信号と進行波電圧ＶＦ１との振幅は異なるが、周波数は同じである。
すなわち、第１電源１は、第２電源ＯＮ期間において、進行波電圧ＶＦ１を基本周波数Ｆ２と同じ周波数（本実施形態では４００ｋＨｚ）を有する変調信号で変調させる周波数変調制御を行い、第２電源ＯＦＦ期間において、基本周波数Ｆ１にオフセット周波数を加えた基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力する周波数オフセット制御を行っていると言える。また、増幅部１４の前段に、高調波成分等を除去するフィルタを設けてもよい。また、増幅部１４の後段に、高調波成分等を除去するフィルタを設けてもよい。
すなわち、第１電源１は、第２電源ＯＮ期間において、進行波電圧ＶＦ１を基本周波数Ｆ２と同じ周波数（本実施形態では４００ｋＨｚ）を有する変調信号で変調させる周波数変調制御を行い、第２電源ＯＦＦ期間において、基本周波数Ｆ１にオフセット周波数を加えた基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力する周波数オフセット制御を行っていると言える。また、増幅部１４の前段に、高調波成分等を除去するフィルタを設けてもよい。また、増幅部１４の後段に、高調波成分等を除去するフィルタを設けてもよい。
【0041】
第１電源１用センサ１５は、第１電源１の出力端に設けられており、増幅部１４から出力された進行波電圧ＶＦ１を通過させて重畳整合器５の第１整合器３に向けて出力する。また、増幅部１４から出力された進行波電圧ＶＦ１を検出し、その検出信号である進行波電圧検出信号ｖｆ１ｇを電力情報算出部１６に向けて出力する。また、負荷側から反射されて第１電源１に戻ってくる反射波電圧ＶＲ１を検出し、その検出信号である反射波電圧検出信号ｖｒ１ｇを電力情報算出部１６に向けて出力する。
なお、第１電源１用センサ１５と電力情報算出部１６との間には、図示しないＡ／Ｄ変換器が設けられている。
なお、第１電源１用センサ１５と電力情報算出部１６との間には、図示しないＡ／Ｄ変換器が設けられている。
【0042】
電力情報算出部１６は、第１電源１用センサ１５から出力された進行波電圧検出信号ｖｆ１ｇと反射波電圧検出信号ｖｒ１ｇを入力し、入力した信号に基づいて、進行波電力値ｐｆ１及び反射波電力値ｐｒ１を算出する。
【0043】
（１）進行波電力値ｐｆ１
電力情報算出部１６は、入力した進行波電圧検出信号ｖｆ１ｇに基づいて進行波電力値ｐｆ１を算出する。例えば、入力した進行波電圧検出信号ｖｆ１ｇを二乗し、その後、所望の成分を抽出するローパスフィルタ（例えばＩＩＲフィルタ等）によって不要な周波数成分の情報をカットし、更に、進行波電力値ｐｆ１に変換するための定数を乗算して、進行波電力値ｐｆ１を算出する。進行波電力値ｐｆ１は、例えば、進行波電圧検出信号ｖｆ１ｇ＾２／Ｒ（Ｒ：抵抗値に相当するゲイン）によって算出することができる。算出した進行波電力値ｐｆ１は、反射係数絶対値算出部１７及び減算部１９に向けて出力される。
電力情報算出部１６は、入力した進行波電圧検出信号ｖｆ１ｇに基づいて進行波電力値ｐｆ１を算出する。例えば、入力した進行波電圧検出信号ｖｆ１ｇを二乗し、その後、所望の成分を抽出するローパスフィルタ（例えばＩＩＲフィルタ等）によって不要な周波数成分の情報をカットし、更に、進行波電力値ｐｆ１に変換するための定数を乗算して、進行波電力値ｐｆ１を算出する。進行波電力値ｐｆ１は、例えば、進行波電圧検出信号ｖｆ１ｇ＾２／Ｒ（Ｒ：抵抗値に相当するゲイン）によって算出することができる。算出した進行波電力値ｐｆ１は、反射係数絶対値算出部１７及び減算部１９に向けて出力される。
【0044】
もちろん、算出方法は、上記に限定されるものではない。例えば、所定の期間の移動平均値にしてもよい。また、所定の期間の平均値にしてもよい。要するに、進行波電力値ｐｆ１に関する情報を算出すればよい。以降の説明では、移動平均値や平均値を算出する等の処理を行う場合も含めて、単に進行波電力値ｐｆ１と表記する。
【0045】
また、第２電源ＯＮ期間に検出した進行波電圧検出信号ｖｆ１ｇに基づいて算出した進行波電力値ｐｆ１を進行波電力値ｐｆ１１とし、第２電源ＯＦＦ期間に検出した進行波電圧検出信号ｖｆ１ｇに基づいて算出した進行波電力値ｐｆ１を進行波電力値ｐｆ１２とし、
第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で検出した進行波電圧検出信号ｖｆ１ｇに基づいて算出した進行波電力値ｐｆ１を進行波電力値ｐｆ１３とする。
第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で検出した進行波電圧検出信号ｖｆ１ｇに基づいて算出した進行波電力値ｐｆ１を進行波電力値ｐｆ１３とする。
【0046】
また、進行波電力値ｐｆ１は、後述する反射係数絶対値算出部１７と減算部１９とに向けて出力されるが、両者は異なっていてもよい。例えば、ローパスフィルタの条件が異なってもよい。
【0047】
（２）反射波電力値ｐｒ１
電力情報算出部１６は、入力した反射波電圧検出信号ｖｒ１ｇに基づいて反射波電力値ｐｒ１を算出する。例えば、入力した反射波電圧検出信号ｖｒ１ｇを二乗し、その後、所望の成分を抽出するローパスフィルタ（例えばＩＩＲフィルタ等）によって不要な周波数成分の情報をカットし、更に、反射波電力値ｐｒ１に変換するための定数を乗算して、反射波電力値ｐｒ１を算出する。反射波電力値ｐｒ１は、例えば、反射波電圧検出信号ｖｒ１ｇ＾２／Ｒ（Ｒ：抵抗値に相当するゲイン）によって算出することができる。算出した反射波電力値ｐｒ１は、反射係数絶対値算出部１７に向けて出力される。
電力情報算出部１６は、入力した反射波電圧検出信号ｖｒ１ｇに基づいて反射波電力値ｐｒ１を算出する。例えば、入力した反射波電圧検出信号ｖｒ１ｇを二乗し、その後、所望の成分を抽出するローパスフィルタ（例えばＩＩＲフィルタ等）によって不要な周波数成分の情報をカットし、更に、反射波電力値ｐｒ１に変換するための定数を乗算して、反射波電力値ｐｒ１を算出する。反射波電力値ｐｒ１は、例えば、反射波電圧検出信号ｖｒ１ｇ＾２／Ｒ（Ｒ：抵抗値に相当するゲイン）によって算出することができる。算出した反射波電力値ｐｒ１は、反射係数絶対値算出部１７に向けて出力される。
【0048】
もちろん、算出方法は、上記に限定されるものではない。例えば、所定の期間の移動平均値にしてもよい。また、所定の期間の平均値にしてもよい。要するに、反射波電力値ｐｒ１に関する情報を算出すればよい。以降の説明では、移動平均値や平均値を算出する等の処理を行う場合も含めて、単に反射波電力値ｐｒ１と表記する。
【0049】
また、第２電源ＯＮ期間に検出した反射波電圧検出信号ｖｒ１ｇに基づいて算出した反射波電力値ｐｒ１を反射波電力値ｐｒ１１とし、第２電源ＯＦＦ期間に検出した反射波電圧検出信号ｖｒ１ｇに基づいて算出した反射波電力値ｐｒ１を反射波電力値ｐｒ１２とし、
第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で検出した反射波電圧検出信号ｖｒ１ｇに基づいて算出した反射波電力値ｐｒ１を反射波電力値ｐｒ１３とする。
第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で検出した反射波電圧検出信号ｖｒ１ｇに基づいて算出した反射波電力値ｐｒ１を反射波電力値ｐｒ１３とする。
【0050】
反射係数絶対値算出部１７は、進行波電力値ｐｆ１及び反射波電力値ｐｒ１に基づいて、反射係数絶対値Γ１を算出する。反射係数絶対値Γ１は、例えば、√（反射波電力値ｐｒ１／進行波電力値ｐｆ１）によって算出することができる。算出した反射係数絶対値Γ１は、変調信号生成部１０に向けて出力される。
もちろん、算出方法は、上記に限定されるものではない。例えば、所定の期間の移動平均値にしてもよい。また、所定の期間の平均値にしてもよい。要するに、反射係数絶対値Γ１に関する情報を算出すればよい。以降の説明では、移動平均値や平均値を算出する等の処理を行う場合も含めて、単に反射係数絶対値Γ１と表記する。
もちろん、算出方法は、上記に限定されるものではない。例えば、所定の期間の移動平均値にしてもよい。また、所定の期間の平均値にしてもよい。要するに、反射係数絶対値Γ１に関する情報を算出すればよい。以降の説明では、移動平均値や平均値を算出する等の処理を行う場合も含めて、単に反射係数絶対値Γ１と表記する。
【0051】
また、第２電源ＯＮ期間に検出した進行波電力値ｐｆ１及び反射波電力値ｐｒ１に基づいて算出した反射係数絶対値Γ１を反射係数絶対値Γ１１とし、
第２電源ＯＦＦ期間に検出した進行波電力値ｐｆ１及び反射波電力値ｐｒ１に基づいて算出した反射係数絶対値Γ１を反射係数絶対値Γ１２とし、
第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で検出した進行波電力値ｐｆ１及び反射波電力値ｐｒ１に基づいて算出した反射係数絶対値Γ１を反射係数絶対値Γ１３とする。
第２電源ＯＦＦ期間に検出した進行波電力値ｐｆ１及び反射波電力値ｐｒ１に基づいて算出した反射係数絶対値Γ１を反射係数絶対値Γ１２とし、
第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で検出した進行波電力値ｐｆ１及び反射波電力値ｐｒ１に基づいて算出した反射係数絶対値Γ１を反射係数絶対値Γ１３とする。
【0052】
目標電力設定部１８は、進行波電力値ｐｆ１の目標値として、目標電力値ｐ０が予め設定されている。目標電力設定部１８は、目標電力値ｐ０を減算部１９に向けて出力する。
【0053】
減算部１９は、目標電力値ｐ０から進行波電力値ｐｆ１を減算し、減算結果を誤差情報Δｐｆとして電力制御部２０に向けて出力する。
【0054】
電力制御部２０は、誤差情報Δｐｆに応じて進行波電圧初期信号ＶＦ１ｉｎｉの振幅を制御するための振幅調整信号を生成して振幅調整部１３に向けて出力する。これにより、進行波電圧初期信号ＶＦ１ｉｎｉの振幅を定めることができる。すなわち、振幅調整信号の大きさを調整することによって進行波電圧ＶＦ１の振幅を調整でき、ひいては、進行波電力値ｐｆ１を調整することができる。
例えば、目標電力値ｐ０が１，０００［Ｗ］であり、進行波電力値ｐｆ１が９５０［Ｗ］であれば、目標電力値ｐ０に対して５０［Ｗ］不足しているので、電力制御部２０は、負荷に供給する進行波電力値ｐｆ１を５０［Ｗ］大きくするように振幅調整信号の大きさを定めて出力する。このような進行波電圧初期信号ＶＦ１ｉｎｉの振幅の制御には、例えば、ＰＩ制御やＰＩＤ制御等の公知の手法を用いることができる。
なお、上述したように、目標電力設定部１８が、第２電源ＯＮ期間用の目標電力値ｐ０１と第２電源ＯＦＦ期間用の目標電力値ｐ０２とを出力するので、第２電源ＯＮ期間と第２電源ＯＦＦ期間とを区別して電力値の制御を行うことができる。
例えば、目標電力値ｐ０が１，０００［Ｗ］であり、進行波電力値ｐｆ１が９５０［Ｗ］であれば、目標電力値ｐ０に対して５０［Ｗ］不足しているので、電力制御部２０は、負荷に供給する進行波電力値ｐｆ１を５０［Ｗ］大きくするように振幅調整信号の大きさを定めて出力する。このような進行波電圧初期信号ＶＦ１ｉｎｉの振幅の制御には、例えば、ＰＩ制御やＰＩＤ制御等の公知の手法を用いることができる。
なお、上述したように、目標電力設定部１８が、第２電源ＯＮ期間用の目標電力値ｐ０１と第２電源ＯＦＦ期間用の目標電力値ｐ０２とを出力するので、第２電源ＯＮ期間と第２電源ＯＦＦ期間とを区別して電力値の制御を行うことができる。
【0055】
＜重畳整合器５の詳細＞
重畳整合器５は、第１整合器３、第２整合器４及び出力部５１を有する。第１整合器３は、例えば、第１電源１と下部電極ＥＬ１との間に電気的に接続される。第２整合器４は、例えば、第２電源２と下部電極ＥＬ１との間に電気的に接続される。第１整合器３は、第１整合動作を実行し、第２整合器４は、第２整合動作を実行する。
重畳整合器５は、第１整合器３、第２整合器４及び出力部５１を有する。第１整合器３は、例えば、第１電源１と下部電極ＥＬ１との間に電気的に接続される。第２整合器４は、例えば、第２電源２と下部電極ＥＬ１との間に電気的に接続される。第１整合器３は、第１整合動作を実行し、第２整合器４は、第２整合動作を実行する。
【0056】
＜第１整合器３＞
第１整合器３は、第１側通信部３１、第１側センサ３２、第１側整合回路３３、第１側算出部３４及び第１側制御部３５を有する。
なお、第１整合器３において、算出処理、信号処理を行う部分は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、メモリ等の記憶媒体等によって構成することができる。また、予めＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、算出、時間の計測等の処理を行うことができる。また、第１整合器３には、図示しない基本クロック生成部が備わっており、基本クロック生成部から出力されるクロック信号に基づいた制御周期毎に処理が実行される。
第１整合器３は、第１側通信部３１、第１側センサ３２、第１側整合回路３３、第１側算出部３４及び第１側制御部３５を有する。
なお、第１整合器３において、算出処理、信号処理を行う部分は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、メモリ等の記憶媒体等によって構成することができる。また、予めＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、算出、時間の計測等の処理を行うことができる。また、第１整合器３には、図示しない基本クロック生成部が備わっており、基本クロック生成部から出力されるクロック信号に基づいた制御周期毎に処理が実行される。
【0057】
第１側通信部３１は、同期信号として同期パルス生成部６２が出力した同期パルス信号を入力し、第１側算出部３４及び第１側制御部３５に向けて出力する。また、第１側通信部３１は、第１電源１及び第２整合器４と通信を行うことができる。例えば、第１整合器３で算出した反射係数ρ１を第１電源１に向けて出力することができる。
【0058】
第１側センサ３２は、第１整合器３の入力端に設けられており、第１整合器３の入力端（第１電源１の出力端と同等）から負荷側を見た負荷側インピーダンスＺ１を算出するための情報、又は、第１整合器３の入力端における反射係数ρ１を算出するための情報を検出する。負荷側インピーダンスＺ１と反射係数ρ１とは、相互に変換可能であるため、どちらを検出してもよい。
【0059】
負荷側インピーダンスＺ１を算出する場合は、例えば、第１側センサ３２として電圧検出器及び電流検出器が用いられる。この場合、第１整合器３の入力端における電圧を電圧検出器で検出し、その検出信号として電圧検出信号ｖ１を出力する。また、第１整合器３の入力端における電流を電流検出器で検出し、その検出信号として電流検出信号ｉ１を出力する。電圧検出信号ｖ１及び電流検出信号ｉ１は、第１側算出部３４に向けて出力される。
【0060】
第１整合器３の入力端における反射係数ρ１を算出する場合は、例えば、第１側センサ３２として方向性結合器が用いられる。この場合、第１電源１から出力される進行波電圧ＶＦ１を検出し、その検出信号として進行波電圧検出信号ｖｆ１ｍを出力するとともに、負荷側から反射されて戻ってくる反射波電圧ＶＲ１を検出し、その検出信号として反射波電圧検出信号ｖｒ１ｍを出力する。進行波電圧検出信号ｖｆ１ｍ及び反射波電圧検出信号ｖｒ１ｍは、第１側算出部３４に向けて出力される。
なお、第１側センサ３２と第１側算出部３４との間には、図示しないＡ／Ｄ変換器が設けられている。
なお、第１側センサ３２と第１側算出部３４との間には、図示しないＡ／Ｄ変換器が設けられている。
【0061】
第１側整合回路３３は、第１側センサ３２と出力部５１との間に設けられている。この第１側整合回路３３は、内部に、例えば、容量（キャパシタンス）を変更できる可変キャパシタ（可変コンデンサともいう）等の可変素子を備えており、後述する第１側制御部３５からの指令によって可変素子の可変値（可変キャパシタの場合は容量、可変インダクタの場合はインダクタンス）を変更し、第１整合器３の入力端から負荷側を見た負荷側インピーダンスＺ１を調整できるようになっている。可変素子として可変インダクタが備わっている場合もある。また、第１側制御部３５からの指令によって可変素子の容量を変更するために、図示しない駆動回路を備えている。
また、可変素子以外にもインダクタンスが固定値のインダクタが備わっている場合が多い。また、容量（キャパシタンス）が固定値のキャパシタが備わっている場合がある。
このような第１側整合回路３３は、所謂、逆Ｌ型（Ｌ型ともいう）、π型等の整合回路が用いられることが多い。
なお、可変キャパシタは、様々なタイプがある。例えば、電極間の距離を変更することによって容量を変更するタイプの可変キャパシタがある。また、スイッチと直列接続したキャパシタを複数個並列接続するとともにスイッチの状態（ＯＮ／ＯＦＦ）を変更することによって全体の容量を変更するタイプの可変キャパシタがある。このように、可変キャパシタのタイプは限定されない。
また、可変素子以外にもインダクタンスが固定値のインダクタが備わっている場合が多い。また、容量（キャパシタンス）が固定値のキャパシタが備わっている場合がある。
このような第１側整合回路３３は、所謂、逆Ｌ型（Ｌ型ともいう）、π型等の整合回路が用いられることが多い。
なお、可変キャパシタは、様々なタイプがある。例えば、電極間の距離を変更することによって容量を変更するタイプの可変キャパシタがある。また、スイッチと直列接続したキャパシタを複数個並列接続するとともにスイッチの状態（ＯＮ／ＯＦＦ）を変更することによって全体の容量を変更するタイプの可変キャパシタがある。このように、可変キャパシタのタイプは限定されない。
【0062】
第１側算出部３４は、第１側センサ３２から出力された情報に基づいて、反射係数ρ１又は負荷側インピーダンスＺ１を算出し、第１側負荷情報として第１側制御部３５に向けて出力する。このような反射係数ρ１と負荷側インピーダンスＺ１とは、負荷の状態を表す情報である。なお、第１側算出部３４は、入力側に、不要な信号成分（例えば高調波成分）を除去するためのフィルタを備えていてもよい。この際、フィルタの方式は適宜選択すればよい。
【0063】
反射係数ρ１は、例えば、反射波電圧検出信号ｖｒ１ｍ／進行波電圧検出信号ｖｆ１ｍによって算出できる。また、負荷側インピーダンスＺ１は、例えば、電圧検出信号ｖ１／電流検出信号ｉ１によって算出できる。また、負荷側インピーダンスＺ１は、例えば、電圧検出信号ｖ１の大きさ、電流検出信号ｉ１の大きさ及び電圧検出信号ｖ１と電流検出信号ｉ１との位相差θに基づいて算出することができる。このような反射係数ρ１と負荷側インピーダンスＺ１との算出方法は周知であるので、説明を省略する。
【0064】
また、反射係数ρ１と負荷側インピーダンスＺ１とは、相互に変換可能なので、説明を簡略化するために、以下では、第１側算出部３４が、反射係数ρ１又は負荷側インピーダンスＺ１のいずれかについてだけ説明する場合がある。
また、第２電源ＯＮ期間に、第１側センサ３２で検出した情報に基づいて算出した反射係数ρ１を反射係数ρ１１とし、第２電源ＯＮ期間に第１側センサ３２で検出した情報に基づいて算出した負荷側インピーダンスＺ１を負荷側インピーダンスＺ１１とする。
また、第２電源ＯＦＦ期間に、第１側センサ３２で検出した情報に基づいて算出した反射係数ρ１を反射係数ρ１２とし、第２電源ＯＮ期間に第１側センサ３２で検出した情報に基づいて算出した負荷側インピーダンスＺ１を負荷側インピーダンスＺ１２とする。
また、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で、第１側センサ３２で検出した情報に基づいて算出した反射係数ρ１を反射係数ρ１３とし、第２電源ＯＮ期間に第１側センサ３２で検出した情報に基づいて算出した負荷側インピーダンスＺ１を負荷側インピーダンスＺ１３とする。
また、第２電源ＯＮ期間に、第１側センサ３２で検出した情報に基づいて算出した反射係数ρ１を反射係数ρ１１とし、第２電源ＯＮ期間に第１側センサ３２で検出した情報に基づいて算出した負荷側インピーダンスＺ１を負荷側インピーダンスＺ１１とする。
また、第２電源ＯＦＦ期間に、第１側センサ３２で検出した情報に基づいて算出した反射係数ρ１を反射係数ρ１２とし、第２電源ＯＮ期間に第１側センサ３２で検出した情報に基づいて算出した負荷側インピーダンスＺ１を負荷側インピーダンスＺ１２とする。
また、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方で、第１側センサ３２で検出した情報に基づいて算出した反射係数ρ１を反射係数ρ１３とし、第２電源ＯＮ期間に第１側センサ３２で検出した情報に基づいて算出した負荷側インピーダンスＺ１を負荷側インピーダンスＺ１３とする。
【0065】
第１側制御部３５は、第１側算出部３４から出力された第１側負荷情報を用いて、反射係数ρ１の絶対値Γ１が目標反射係数絶対値Γ０（通常は０）に近づくように第１側整合回路３３内部の可変素子の可変値を制御するための指令信号を出力する。換言すれば、負荷側インピーダンスＺ１が第１電源１の出力インピーダンスＺ０の複素共役となるように、第１側整合回路３３内部の可変素子の可変値を制御するための指令信号を出力する。例えば、第１側整合回路３３に備わっている可変素子が可変キャパシタの場合、容量を制御するための指令信号を出力する。より具体的には、例えば、反射係数ρ１の絶対値Γ１が目標反射係数絶対値Γ０に一番近くなると予測される可変キャパシタの容量を算出し、その容量になるように、可変キャパシタを駆動させる駆動回路に指令信号を出力する。
【0066】
第１側制御部３５は、このような制御を繰り返し行う。その結果、反射係数ρ１の絶対値Γ１が予め定めた閾値以下になった場合には、第１整合動作が完了したと見なして、第１側通信部３１を介して、第１整合動作が完了した旨の完了通知を第１電源１に向けて出力することができる。このような整合動作は、例えば、特許第３１８３９１４号公報、特許第４９７５２９１号公報、特許第６０８４４１７号公報、特許第６１７７０１２号公報、特許第６３１２４０５号公報、特許第７１０５１８５号公報、特許第７１０５１８４号公報、特許第７１１２９５２号公報、特許第６８９８３３８号公報、特許第６７７３２８３号公報等に開示された多数の方式があるので、適した制御方式を選択すればよい。
【0067】
第２整合器４は、第２側通信部４１、第２側センサ４２、第２側整合回路４３、第２側算出部４４、第２側制御部４５及び位相リセット信号生成部４６を有する。位相リセット信号生成部４６以外は、適用周波数等が異なるが、それぞれ、第１整合器３の第１側通信部３１、第１側センサ３２、第１側整合回路３３、第１側算出部３４及び第１側制御部３５と同様の機能を有しているので説明を省略する。
【0068】
なお、第２側算出部４４は、第１側算出部３４と同様に、第２側センサ４２から出力された情報（反射波電圧検出信号ｖｒ２ｍ及び進行波電圧検出信号ｖｆ２ｍ、又は、電圧検出信号ｖ２及び電流検出信号ｉ２）に基づいて、反射係数ρ２又は負荷側インピーダンスＺ２を算出し、第２側負荷情報として第２側制御部４５に向けて出力する。
【0069】
図３は、位相リセット信号生成部４６の構成例である。
図４は、位相リセット信号の生成方法を説明するための図である。
位相リセット信号生成部４６は、パルス変換部４６１と分周処理部４６２とを備えている。
パルス変換部４６１は、コンパレータを有しており、コンパレータを用いて第２電源ＯＮ期間における正弦波状の進行波電圧検出信号ｖｆ２ｍを矩形信号に変換する。例えば、図４（ａ）に示すように、進行波電圧検出信号ｖｆ２ｍの振幅が、振幅中心を超えたらＨｉｇｈレベルとし、振幅中心を下回ればＬｏｗレベルとすることで、図４（ｂ）に示すように、進行波電圧検出信号ｖｆ２ｍに対応したパルス信号を生成することができる。
図４は、位相リセット信号の生成方法を説明するための図である。
位相リセット信号生成部４６は、パルス変換部４６１と分周処理部４６２とを備えている。
パルス変換部４６１は、コンパレータを有しており、コンパレータを用いて第２電源ＯＮ期間における正弦波状の進行波電圧検出信号ｖｆ２ｍを矩形信号に変換する。例えば、図４（ａ）に示すように、進行波電圧検出信号ｖｆ２ｍの振幅が、振幅中心を超えたらＨｉｇｈレベルとし、振幅中心を下回ればＬｏｗレベルとすることで、図４（ｂ）に示すように、進行波電圧検出信号ｖｆ２ｍに対応したパルス信号を生成することができる。
【0070】
なお、進行波電圧検出信号ｖｆ２ｍは、例えば、タイミングｔ０～ｔ１の期間、タイミングｔ１～ｔ２の期間、・・・、タイミングｔ７～ｔ８の期間が、それぞれ、第２電源２の基本周期に対応する１周期である。また、タイミングｔ０～ｔ８の期間及びタイミングｔ１６～ｔ２４の期間は、第２電源ＯＮ期間であるので、進行波電圧検出信号ｖｆ２ｍを検出できるが、タイミングｔ８～ｔ１６の期間、及びタイミングｔ２４～ｔ３２の期間は、第２電源ＯＦＦ期間なので、進行波電圧検出信号ｖｆ２ｍを検出できない。
【0071】
分周処理部４６２は、基本周波数Ｆ２を有するパルス信号をＮ分周（Ｎは２以上の整数）し、Ｆ２／Ｎのパルス周波数を有する位相リセット信号を生成する。第２側算出部４４は、生成した位相リセット信号を、第２側通信部４１を介して、第１電源１に向けて出力する。
本実施形態では、基本周波数Ｆ２が４００ｋＨｚなので、図４（ｃ）に示すように、Ｎ＝８の場合、パルス周波数Ｆ２／Ｎ＝４００ｋＨｚ／８＝５０ｋＨｚになる。
この位相リセット信号は、実際の進行波電圧ＶＦ２に基づいて生成された信号であるため、進行波電圧ＶＦ２に同期した信号となる。
本実施形態では、基本周波数Ｆ２が４００ｋＨｚなので、図４（ｃ）に示すように、Ｎ＝８の場合、パルス周波数Ｆ２／Ｎ＝４００ｋＨｚ／８＝５０ｋＨｚになる。
この位相リセット信号は、実際の進行波電圧ＶＦ２に基づいて生成された信号であるため、進行波電圧ＶＦ２に同期した信号となる。
【0072】
＜変調信号について＞
図５は、変調信号の元となる基本変調信号のイメージ図である。
図５では、横軸が時間、縦軸が周波数である。この図５に示すように、変調信号生成部１０は、まず基本周波数Ｆ２と同じ周波数を有する正弦波信号を基本変調信号として生成する。この際、後述するように初期位相αが考慮されて、初期位相αだけ時間軸方向に波形がシフトする。なお、周波数偏移を示す振幅は、例えば±１である。これは、この後の工程で、振幅が設定されるとともに、波形が調整されるからである。このような基本変調信号は、例えば、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）によって生成することができる。
図５は、変調信号の元となる基本変調信号のイメージ図である。
図５では、横軸が時間、縦軸が周波数である。この図５に示すように、変調信号生成部１０は、まず基本周波数Ｆ２と同じ周波数を有する正弦波信号を基本変調信号として生成する。この際、後述するように初期位相αが考慮されて、初期位相αだけ時間軸方向に波形がシフトする。なお、周波数偏移を示す振幅は、例えば±１である。これは、この後の工程で、振幅が設定されるとともに、波形が調整されるからである。このような基本変調信号は、例えば、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）によって生成することができる。
【0073】
図６は、変調信号のイメージ図である。
図６では、横軸が時間、縦軸が周波数であり、第２電源ＯＮ期間及び第２電源ＯＦＦ期間における第１電源１の基本周波数の変化を表している。なお、図６では、変調信号をアナログの波形信号のように表しているが、実際には、デジタルデータとなっており、制御周期毎に周波数情報を示すデータが生成されて出力される。
図６では、横軸が時間、縦軸が周波数であり、第２電源ＯＮ期間及び第２電源ＯＦＦ期間における第１電源１の基本周波数の変化を表している。なお、図６では、変調信号をアナログの波形信号のように表しているが、実際には、デジタルデータとなっており、制御周期毎に周波数情報を示すデータが生成されて出力される。
【0074】
図７は、変調信号と進行波電圧ＶＦ１との関係を示す図である。
図７（ａ）は、第２電源ＯＮ期間中の変調信号の１周期の波形であり、図７（ｂ）は、変調信号に対応する期間に第１電源１から出力される進行波電圧ＶＦ１の波形を示している。
図６の例では、パルス変調のデューティ比が５０％（第２電源ＯＮ期間の時間と第２電源ＯＦＦ期間の時間とが同じ）であり、第２電源ＯＮ期間の時間及び第２電源ＯＦＦ期間の時間がともに２０μ秒となっている。すなわち、パルス変調の周波数は、１／４０μ秒＝２５ｋＨｚとなっている。なお、変調信号の時間軸に対する周波数は、基本周波数Ｆ２と同じ周波数（本実施形態では４００ｋＨｚ）となっている。
図７（ａ）は、第２電源ＯＮ期間中の変調信号の１周期の波形であり、図７（ｂ）は、変調信号に対応する期間に第１電源１から出力される進行波電圧ＶＦ１の波形を示している。
図６の例では、パルス変調のデューティ比が５０％（第２電源ＯＮ期間の時間と第２電源ＯＦＦ期間の時間とが同じ）であり、第２電源ＯＮ期間の時間及び第２電源ＯＦＦ期間の時間がともに２０μ秒となっている。すなわち、パルス変調の周波数は、１／４０μ秒＝２５ｋＨｚとなっている。なお、変調信号の時間軸に対する周波数は、基本周波数Ｆ２と同じ周波数（本実施形態では４００ｋＨｚ）となっている。
【0075】
また、図６の例では、第２電源ＯＮ期間における第１電源１の基本周波数Ｆ１が４０．６８ＭＨｚであり、周波数偏移が±１．２ＭＨｚである場合を例示している。そのため、第２電源ＯＮ期間では、基本周波数Ｆ１は４０．６８ＭＨｚを中心に、±１．２ＭＨｚの範囲で変動している。なお、図６の例では、周波数偏移を±１．２ＭＨｚとしているが、これに限定されるものではなく、第１電源１の仕様範囲内で調整可能である。
この周波数偏移を調整することによって、反射係数絶対値Γ１を小さくできる。すなわち、反射波電力値ｐｒ１を小さくできる。このように、反射係数絶対値Γ１が小さくなれば、反射波電力値ｐｒ１も小さくなるので、反射係数絶対値Γ１又は反射波電力値ｐｒ１のいずれかに基づいて制御を行えばよい。
この周波数偏移を調整することによって、反射係数絶対値Γ１を小さくできる。すなわち、反射波電力値ｐｒ１を小さくできる。このように、反射係数絶対値Γ１が小さくなれば、反射波電力値ｐｒ１も小さくなるので、反射係数絶対値Γ１又は反射波電力値ｐｒ１のいずれかに基づいて制御を行えばよい。
【0076】
また、図６の例では、第２電源ＯＮ期間の全てにおいて周波数偏移を±１．２ＭＨｚとするのではなく、第２電源ＯＮ期間の開始時には周波数偏移を小さくし、時間の経過とともに周波数偏移を徐々に大きくし、最終的に周波数偏移を±１．２ＭＨｚにしている。反対に、第２電源ＯＮ期間の終了時には周波数偏移を徐々に小さくしている。しかし、これに限定されるわけではなく、例えば、第２電源ＯＮ期間の全てにおいて周波数偏移を±１．２ＭＨｚにしてもよい。このように、周波数偏移の設定は、状況に応じて設定することが可能である。
【0077】
また、図７の例では、変調信号の１周期の開始時の位相（以下、初期位相αという）が０度である場合に、変調信号に対応する期間に第１電源１から出力される進行波電圧ＶＦ１の波形を示している。図７のような対応関係がある場合、変調信号の１周期の０度での進行波電圧ＶＦ１の周波数が高く、変調信号の１周期の１８０度での進行波電圧ＶＦ１の周波数が低く、変調信号の１周期の３６０度での進行波電圧ＶＦ１の周波数が高い。
しかし、初期位相αの値を変更することにより、時間軸方向に波形をシフトできるので、対応関係を変更することができる。例えば、初期位相αを１８０度に設定すると、変調信号の１周期の０度での進行波電圧ＶＦ１の周波数が低く、変調信号の１周期の１８０度での進行波電圧ＶＦ１の周波数が高く、変調信号の１周期の３６０度での進行波電圧ＶＦ１の周波数が低いという対応関係に変更することができる。実際には、図５で説明した基本変調信号を生成する段階で初期位相αが用いられて、時間軸方向に波形がシフトする。
そして、この初期位相αを調整することによっても、反射係数絶対値Γ１を小さくできる。
しかし、初期位相αの値を変更することにより、時間軸方向に波形をシフトできるので、対応関係を変更することができる。例えば、初期位相αを１８０度に設定すると、変調信号の１周期の０度での進行波電圧ＶＦ１の周波数が低く、変調信号の１周期の１８０度での進行波電圧ＶＦ１の周波数が高く、変調信号の１周期の３６０度での進行波電圧ＶＦ１の周波数が低いという対応関係に変更することができる。実際には、図５で説明した基本変調信号を生成する段階で初期位相αが用いられて、時間軸方向に波形がシフトする。
そして、この初期位相αを調整することによっても、反射係数絶対値Γ１を小さくできる。
【0078】
すなわち、第２電源ＯＮ期間では初期位相α及び周波数偏移を調整することによって、反射係数絶対値Γ１を小さくできる。そのため、反射係数絶対値Γ１又は反射波電力値ｐｒ１に基づいて、初期位相αの最適値と周波数偏移の最適値とを探索する変調パラメータ探索工程を設けている。そして、この変調パラメータ探索工程で得られた初期位相αの最適値と周波数偏移の最適値とを用いて、第２電源ＯＮ期間において周波数変調制御が行われる。
【0079】
上記の変調パラメータ探索工程については、例えば、特許文献４（特開２０２２－１０２６８８号公報）に示されているように、初期位相α（特許文献４では、「変調開始位相θ」）を０～３６０度の範囲で変化させたときに、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さくなる初期位相αを探索すればよい。すなわち初期位相αの最適値を探索すればよい。以降、このような工程を初期位相探索工程という。
また、周波数偏移（特許文献４では、「変調量ゲインＡ」）を変化させたときに、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さくなる周波数偏移を探索すればよい。すなわち、周波数偏移の最適値を探索すればよい。以降、このような工程を周波数偏移探索工程又は周波数偏移ゲイン探索工程という。
また、周波数偏移（特許文献４では、「変調量ゲインＡ」）を変化させたときに、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さくなる周波数偏移を探索すればよい。すなわち、周波数偏移の最適値を探索すればよい。以降、このような工程を周波数偏移探索工程又は周波数偏移ゲイン探索工程という。
【0080】
一方、第２電源ＯＦＦ期間では、第１電源１の基本周波数が４０．１２ＭＨｚ一定になっている。この４０．１２ＭＨｚは、基本周波数Ｆ１である４０．６８ＭＨｚにオフセット周波数の－０．５ＭＨｚを加算した周波数（基本周波数Ｆ３の一例）である。上記のように、第２電源ＯＦＦ期間ではＩＭＤが発生しないので、第２電源ＯＮ期間のような周波数変調制御を行わない代わりに、周波数オフセット制御を行い、反射係数絶対値Γ１又は反射波電力値ｐｒ１を小さくさせている。図６の例では、オフセット周波数の－０．５ＭＨｚとしたが、最適なオフセット周波数は状況によって異なるため、反射係数絶対値Γ１又は反射波電力値ｐｒ１に基づいてオフセット周波数の最適値を探索するオフセット周波数探索工程を設けている。そして、このオフセット周波数探索工程で得られたオフセット周波数の最適値を用いて、周波数オフセット制御が行われる。
【0081】
なお、変調パラメータ探索工程及びオフセット周波数探索工程において、反射波電力値ｐｒ１を用いる場合は、反射係数絶対値算出部１７は不要となり、電力情報算出部１６から出力された反射波電力値ｐｒ１が変調信号生成部１０に入力されることになる。
【0082】
次に、図８を用いて変調信号生成部１０の構成等について説明する。
図８は、変調信号生成部１０の構成例を示す図である。
図８に示すように、変調信号生成部１０は、基本変調信号生成部１０２、周波数情報出力部１０３、初期位相出力部１０４、周波数偏移ゲイン出力部１０５、乗算部１０６、オフセット周波数出力部１１０及び第２電源ＯＦＦ期間波形調整部１２０を備えている。変調信号生成部１０にも、クロック信号が入力されており、クロック信号に基づいて制御周期毎に処理が実行される。
図８は、変調信号生成部１０の構成例を示す図である。
図８に示すように、変調信号生成部１０は、基本変調信号生成部１０２、周波数情報出力部１０３、初期位相出力部１０４、周波数偏移ゲイン出力部１０５、乗算部１０６、オフセット周波数出力部１１０及び第２電源ＯＦＦ期間波形調整部１２０を備えている。変調信号生成部１０にも、クロック信号が入力されており、クロック信号に基づいて制御周期毎に処理が実行される。
【0083】
基本変調信号生成部１０２は、変調信号の基本波である基本変調信号を生成する電子回路である。この基本変調信号生成部１０２は、例えば、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）を用いることができ、クロック信号、位相リセット信号、周波数情報、及び初期位相αが入力される。これにより、基本変調信号生成部１０２は、制御周期毎に、所望の正弦波信号を基本変調信号として出力する。
【0084】
周波数情報は、基本変調信号の周波数を示す情報である。基本変調信号の周波数は、進行波電圧ＶＦ２の基本周波数Ｆ２と同じ周波数である。本実施形態の場合、基本変調信号の周波数は４００ｋＨｚである。また、位相リセット信号は、第２整合器４から出力される。
基本変調信号生成部１０２は、位相リセット信号が入力されたタイミングで、基本変調信号の初期位相を初期位相出力部１０４から出力された初期位相αにリセットし、周波数情報が示す周波数（４００ｋＨｚ）の正弦波信号を基本変調信号（図５参照）として出力する。
基本変調信号生成部１０２は、位相リセット信号が入力されたタイミングで、基本変調信号の初期位相を初期位相出力部１０４から出力された初期位相αにリセットし、周波数情報が示す周波数（４００ｋＨｚ）の正弦波信号を基本変調信号（図５参照）として出力する。
【0085】
なお、基本変調信号生成部１０２から出力される基本変調信号の位相間隔は、第１電源１の制御周期によって異なる。例えば、第１電源１が１００ＭＨｚの制御周期で動作していれば、２５０分割（１００ＭＨｚ／４００ｋＨｚ）されるので、１．４４度（３６０度／２５０）の位相間隔毎の周波数情報が制御周期毎に出力される。第１電源１が５００ＭＨｚの制御周期で動作していれば、１２５０分割（５００ＭＨｚ／４００ｋＨｚ）されるので、０．２８８度（３６０度／１２５０）の位相間隔毎の周波数情報が制御周期毎に出力される。制御周期は、図示しないシステムクロックから出力されるクロック信号に基づいて設定される。
【0086】
＜位相リセット信号の目的＞
第１電源１と第２電源２とは別の機器であるため、別のクロック信号に基づいて制御周期が定まっている。別のクロック信号では、僅かであるがクロック信号の周期時間が異なるので、第１電源１が認識する時間と第２電源２が認識する時間とにズレが生じる。そのため、処理を実行する毎に、第１電源１が認識する時間と第２電源２が認識する時間とのズレが蓄積し、増大していく。このズレは、大きくなりすぎないうちに解消するのが好ましい。
具体的には、クロック信号の相違によって、第１電源１が認識する第２電源ＯＮ期間の開始タイミングからの経過時間と、第２電源２が認識する第２電源ＯＮ期間の開始タイミングからの経過時間とにズレが生じていく。そうなると、精度のよい制御ができなくなる。
そこで、所定のタイミングで位相リセット信号を第１電源１の基本変調信号生成部１０２に入力することによって、上記のズレの解消を図っている。
第１電源１と第２電源２とは別の機器であるため、別のクロック信号に基づいて制御周期が定まっている。別のクロック信号では、僅かであるがクロック信号の周期時間が異なるので、第１電源１が認識する時間と第２電源２が認識する時間とにズレが生じる。そのため、処理を実行する毎に、第１電源１が認識する時間と第２電源２が認識する時間とのズレが蓄積し、増大していく。このズレは、大きくなりすぎないうちに解消するのが好ましい。
具体的には、クロック信号の相違によって、第１電源１が認識する第２電源ＯＮ期間の開始タイミングからの経過時間と、第２電源２が認識する第２電源ＯＮ期間の開始タイミングからの経過時間とにズレが生じていく。そうなると、精度のよい制御ができなくなる。
そこで、所定のタイミングで位相リセット信号を第１電源１の基本変調信号生成部１０２に入力することによって、上記のズレの解消を図っている。
【0087】
位相リセット信号は、上述したように、第２整合器４で検出された進行波電圧ＶＦ２の検出信号に基づいて生成されているので、上記のようなズレの蓄積が生じない。したがって、第２整合器４で検出された進行波電圧ＶＦ２の検出信号に基づいて生成した位相リセット信号を用いると、精度のよい制御を行うことができ、周波数変調制御を行った際の反射波電力の低減効果を高めることができる。
基本変調信号生成部１０２は、少なくとも第２電源ＯＮ期間の開始タイミングに、位相リセット信号を入力し、ズレの解消を図るのが好ましい。
基本変調信号生成部１０２は、少なくとも第２電源ＯＮ期間の開始タイミングに、位相リセット信号を入力し、ズレの解消を図るのが好ましい。
【0088】
初期位相出力部１０４は、基本変調信号における変調を開始すべき初期位相αが設定されており、この初期位相αを基本変調信号生成部１０２に向けて出力する。なお、初期位相αは、基準位相（例えば０度）からの位相差である。
また、初期位相出力部１０４は、初期位相探索指令が入力されたときに、初期位相探索工程を実行する。この初期位相探索工程によって探索した初期位相αの最適値を新たな初期位相αとして設定する。
初期位相出力部１０４は、初期位相探索工程を実行するために、反射係数絶対値Γ１に関する情報又は反射波電力値ｐｒ１に関する情報を入力する。そして、初期位相αを順次変更していき、反射係数絶対値Γ１に関する情報又は反射波電力値ｐｒ１が一番小さい初期位相αを選定する。
また、初期位相出力部１０４は、初期位相探索指令が入力されたときに、初期位相探索工程を実行する。この初期位相探索工程によって探索した初期位相αの最適値を新たな初期位相αとして設定する。
初期位相出力部１０４は、初期位相探索工程を実行するために、反射係数絶対値Γ１に関する情報又は反射波電力値ｐｒ１に関する情報を入力する。そして、初期位相αを順次変更していき、反射係数絶対値Γ１に関する情報又は反射波電力値ｐｒ１が一番小さい初期位相αを選定する。
【0089】
周波数偏移ゲイン出力部１０５は、基本変調信号の周波数偏移を増減させるための周波数偏移ゲインが設定されており、設定された周波数偏移ゲインが乗算部１０６に向けて出力される。
周波数偏移は、第１電源１の基本周波数Ｆ１の周波数変調における周波数変化の幅であり、第１電源１の仕様に基づいて設定範囲が定められる。
例えば、第１電源１の周波数偏移の仕様が、基本周波数Ｆ１に対して最大±１．２ＭＨｚであれば、後述する乗算部１０６での処理結果が、上記範囲内になるように周波数偏移ゲインが設定される。本実施形態では、図５に例示したように、基本変調信号の周波数偏移が±１ＭＨｚに設定されているので、この±１ＭＨｚに対する倍率で周波数偏移ゲインを設定する。例えば、第１電源１の基本周波数Ｆ１の周波数変調範囲を±１．２ＭＨｚに設定する場合は、周波数偏移ゲインを１．２に設定すればよい。
周波数偏移は、第１電源１の基本周波数Ｆ１の周波数変調における周波数変化の幅であり、第１電源１の仕様に基づいて設定範囲が定められる。
例えば、第１電源１の周波数偏移の仕様が、基本周波数Ｆ１に対して最大±１．２ＭＨｚであれば、後述する乗算部１０６での処理結果が、上記範囲内になるように周波数偏移ゲインが設定される。本実施形態では、図５に例示したように、基本変調信号の周波数偏移が±１ＭＨｚに設定されているので、この±１ＭＨｚに対する倍率で周波数偏移ゲインを設定する。例えば、第１電源１の基本周波数Ｆ１の周波数変調範囲を±１．２ＭＨｚに設定する場合は、周波数偏移ゲインを１．２に設定すればよい。
【0090】
また、周波数偏移ゲイン出力部１０５は、周波数偏移ゲイン探索指令が入力されたときに、周波数偏移ゲイン探索工程を実行する。この周波数偏移ゲイン探索工程によって探索した周波数偏移ゲインの最適値を新たな周波数偏移ゲインとして設定する。
周波数偏移ゲイン出力部１０５は、周波数偏移ゲイン探索工程を実行するために、反射係数絶対値Γ１又は反射波電力値ｐｒ１を入力する。そして、初期位相αを順次変更していき、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さい周波数偏移ゲインを選定する。
周波数偏移ゲイン出力部１０５は、周波数偏移ゲイン探索工程を実行するために、反射係数絶対値Γ１又は反射波電力値ｐｒ１を入力する。そして、初期位相αを順次変更していき、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さい周波数偏移ゲインを選定する。
【0091】
【0092】
乗算部１０６は、制御周期毎に、基本変調信号が示す周波数情報と周波数偏移ゲインとを乗算し、その乗算結果を制御周期毎に調整変調信号として第２電源ＯＮ期間波形調整部１２０に向けて出力する。この乗算部１０６での処理によって、第１電源１の基本周波数Ｆ１の周波数偏移が定まる。
【0093】
オフセット周波数出力部１１０は、第２電源ＯＦＦ期間における周波数情報をオフセットさせるためのオフセット周波数の情報が設定されている。このオフセット周波数の情報は、第２電源ＯＦＦ期間波形調整部１２０に向けて出力される。本実施形態では、図６に例示したように、オフセット周波数が－０．５ＭＨｚに設定されている。
【0094】
また、オフセット周波数出力部１１０は、オフセット周波数探索指令が入力されたときに、オフセット周波数探索工程を実行する。このオフセット周波数探索工程によって探索したオフセット周波数の最適値を新たなオフセット周波数として設定する。
オフセット周波数出力部１１０は、オフセット周波数探索工程を実行するために、反射係数絶対値Γ１又は反射波電力値ｐｒ１を入力する。そして、オフセット周波数を順次変更していき、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さいオフセット周波数を選定する。
オフセット周波数出力部１１０は、オフセット周波数探索工程を実行するために、反射係数絶対値Γ１又は反射波電力値ｐｒ１を入力する。そして、オフセット周波数を順次変更していき、反射係数絶対値Γ１又は反射波電力値ｐｒ１が一番小さいオフセット周波数を選定する。
【0095】
第２電源ＯＦＦ期間波形調整部１２０は、制御周期毎に、調整変調信号が示す周波数情報、同期パルス信号及びオフセット周波数出力部１１０から出力されたオフセット周波数の情報を入力する。調整変調信号は、図５に示す基本変調信号に対して初期位相αと周波数偏移とを適用した信号であるが、第２電源ＯＮ期間と第２電源ＯＦＦ期間との区別がなく、またオフセット周波数が適用されていない。そこで、同期パルス信号とオフセット周波数の情報とを用いて、第２電源ＯＮ期間と第２電源ＯＦＦ期間とを区別するとともに、オフセット周波数を適用させる。これにより、図６に示した変調信号を生成することができる。
【0096】
＜フローチャート＞
以下、第１電源１の周波数変調制御及び周波数オフセット制御について、フローチャートを用いて更に説明する。
以下、第１電源１の周波数変調制御及び周波数オフセット制御について、フローチャートを用いて更に説明する。
【0097】
図９～図１２は、周波数変調制御及び周波数オフセット制御を行う際のフローチャートの一例である。なお、図９～図１２は、一連の工程を４つに分けて図示している。また、各図では左側から順に、第２電源２、第２整合器４、第１整合器３、第１電源１の順番で、上から下に向かって工程が示されている。また、第２電源ＯＮ期間と第２電源ＯＦＦ期間とは同じ時間であるとする。
【0098】
ステップＳ１では、第１電源１、第２電源２、第１整合器３及び第２整合器４は、それぞれ初期値で待機している。
【0099】
ステップＳ２では、第１電源１から負荷に進行波電力ＰＦ１の供給を開始するとともに、第２電源２から進行波電力ＰＦ２を負荷に供給開始する。この電力供給は、その後も継続される。これにより、第１整合器３で第１整合動作が開始され、第２整合器４で第２整合動作が開始される。この際、第１整合器３では、第２電源ＯＮ期間と第２電源ＯＦＦ期間の両方における負荷側インピーダンスＺ１３又は反射係数ρ１３に基づいて第１整合動作を行う。すなわち、加重平均による整合動作が行われる。
【0100】
第１整合器３及び第２整合器４は、それぞれで整合動作を行い、最大限に反射波電力を低減させようとする。その結果、ステップＳ３に示すように、それぞれの整合動作が完了する。
図１３（ａ）は、ステップＳ３完了時点での負荷側インピーダンスＺ１又は反射係数ρ１の軌跡８０及びその中心８１の一例をスミスチャート上に示したものである。この例に示すように、負荷側インピーダンスＺ１又は反射係数ρ１は、ある程度の範囲で変動する。そのため、負荷側インピーダンスＺ１の軌跡８０の中心８１を代表値として考え、中心８１がスミスチャートの中心に近づくように制御される。
また、図１３（ａ）に示すように、この段階では負荷側インピーダンスＺ１３又は反射係数ρ１３の変動範囲が広く、且つ、軌跡８０の中心８１はスミスチャートの中心から離れている。
図１３（ａ）は、ステップＳ３完了時点での負荷側インピーダンスＺ１又は反射係数ρ１の軌跡８０及びその中心８１の一例をスミスチャート上に示したものである。この例に示すように、負荷側インピーダンスＺ１又は反射係数ρ１は、ある程度の範囲で変動する。そのため、負荷側インピーダンスＺ１の軌跡８０の中心８１を代表値として考え、中心８１がスミスチャートの中心に近づくように制御される。
また、図１３（ａ）に示すように、この段階では負荷側インピーダンスＺ１３又は反射係数ρ１３の変動範囲が広く、且つ、軌跡８０の中心８１はスミスチャートの中心から離れている。
【0101】
第２電源２は、予め定められた周期で、進行波電圧ＶＦ２を出力するＯＮ動作と進行波電圧ＶＦ２を出力しないＯＦＦ動作とを繰り返すパルス変調を行うように構成されているので、第２電源ＯＮ期間ではＩＭＤが発生し、第１電源１側での反射波電力ＰＲ１が大きくなる。
【0102】
そのため、ステップＳ４に示すように、第１整合器３はＩＭＤ状態を検出する。これにより、ステップＳ５に示すように、第１整合器３は第１整合動作を開始する。この際、第１整合器３は、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１に基づいて第１整合動作を行う。
第１整合器３は、最大限に反射波電力を低減させたようとする。その結果、ステップＳ６に示すように、整合動作が完了する。このとき、図１３（ｂ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の変動範囲が広いが、軌跡８０の中心８１は、スミスチャートの中心付近に移動する。
第１整合器３は、最大限に反射波電力を低減させたようとする。その結果、ステップＳ６に示すように、整合動作が完了する。このとき、図１３（ｂ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の変動範囲が広いが、軌跡８０の中心８１は、スミスチャートの中心付近に移動する。
【0103】
しかし、この時点では、周波数変調制御が行われておらず、且つ、初期位相α、周波数偏移（周波数偏移ゲインで設定）及びオフセット周波数が適切でない。そのため、これらのパラメータの最適値を求めるために、変調パラメータ探索工程及びオフセット周波数探索工程を実行する。なお、変調パラメータ探索工程は、初期位相探索工程と周波数偏移ゲイン探索工程とを含んでいる。
【0104】
ステップＳ７に示すように、第１整合器３における第１整合動作を停止する。これにより、第１整合器３は、前記可変素子の可変値を変更することなく維持する。また、ステップＳ８に示すように、周波数変調の開始を決定する。
その後、ステップＳ９に示すように、第１整合器３は、第１電源１に対して初期位相探索工程の開始を指令する。
その後、ステップＳ９に示すように、第１整合器３は、第１電源１に対して初期位相探索工程の開始を指令する。
【0105】
ステップＳ１０に示すように、第１電源１はこの指令を受信した後、ステップＳ１１に示すように、初期位相αの最適値を探索する動作を行う。この際、第１電源１は、第２電源ＯＮ期間における反射係数絶対値Γ１１又は反射波電力値ｐｒ１１に基づいて初期位相探索工程を実行する。
【0106】
ステップＳ１２に示すように、初期位相αの最適値の探索が完了すると、第１電源１は、初期位相αの最適値を新たな初期位相αとして設定する。それとともに、第１電源１は、第１整合器３に対して初期位相探索工程が完了したことを通知する。
このとき、図１４（ａ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心から離れる。
このとき、図１４（ａ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心から離れる。
【0107】
ステップＳ１３に示すように、第１整合器３が完了通知を受信すると、ステップＳ１４に示すように、第１整合器３は第１整合動作を開始する。この際、第１整合器３は、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１に基づいて第１整合動作を行う。
第１整合器３は、最大限に反射波電力を低減させたようとする。その結果、ステップＳ１５に示すように、整合動作が完了する。このとき、図１４（ｂ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心付近に移動する。
第１整合器３は、最大限に反射波電力を低減させたようとする。その結果、ステップＳ１５に示すように、整合動作が完了する。このとき、図１４（ｂ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心付近に移動する。
【0108】
次に、ステップＳ１６に示すように、第１整合器３における第１整合動作を停止する。これにより、第１整合器３は、前記可変素子の可変値を変更することなく維持する。その後、ステップＳ１７に示すように、第１整合器３は、第１電源１に対して周波数偏移ゲイン探索工程の開始を指令する。
【0109】
ステップＳ１８に示すように、第１電源１はこの指令を受信した後、ステップＳ１９に示すように、周波数偏移ゲインの最適値を探索する動作を行う。この際、第１電源１は、第２電源ＯＮ期間における反射係数絶対値Γ１１又は反射波電力値ｐｒ１１に基づいて周波数偏移ゲイン探索工程を実行する。
【0110】
ステップＳ２０に示すように、周波数偏移ゲインの最適値の探索が完了すると、第１電源１は、周波数偏移ゲインの最適値を新たな周波数偏移ゲインとして設定する。それとともに、第１電源１は、第１整合器３に対して周波数偏移ゲイン探索工程が完了したことを通知する。このとき、図１５（ａ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心から離れるが、負荷側インピーダンスＺ１１又は反射係数ρ１１の変動範囲は狭くなっている。
【0111】
ステップＳ２１に示すように、第１整合器３が完了通知を受信すると、ステップＳ２２に示すように、第１整合器３は第１整合動作を開始する。この際、第１整合器３は、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１に基づいて第１整合動作を行う。第１整合器３は、最大限に反射波電力を低減させたようとする。その結果、ステップＳ２３に示すように、整合動作が完了する。このとき、図１５（ｂ）に示すように、負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心付近に移動する。
【0112】
次に、ステップＳ２４に示すように、第１整合器３における第１整合動作を停止する。これにより、第１整合器３は、前記可変素子の可変値を変更することなく維持する。その後、ステップＳ２５に示すように、第１整合器３は、第１電源１に対してオフセット周波数探索工程の開始を指令する。
【0113】
ステップＳ２６に示すように、第１電源１はこの指令を受信した後、ステップＳ２７に示すように、オフセット周波数の最適値を探索する動作を行う。この際、第１電源１は、第２電源ＯＦＦ期間における反射係数絶対値Γ１２又は反射波電力値ｐｒ１２に基づいてオフセット周波数探索工程を実行する。
【0114】
ステップＳ２８に示すように、オフセット周波数の最適値の探索が完了すると、第１電源１は、オフセット周波数の最適値を新たなオフセット周波数として設定する。それとともに、第１電源１は、第１整合器３に対してオフセット周波数探索工程が完了したことを通知する。なお、第１電源１は、負荷に対する進行波電力ＰＦ１の供給を継続する。
【0115】
ステップＳ２９に示すように、第１整合器３が完了通知を受信すると、ステップＳ３０に示すように、第１整合器３は第１整合動作を開始する。この際、第１整合器３では、第２電源ＯＮ期間と第２電源ＯＦＦ期間の両方における負荷側インピーダンスＺ１３又は反射係数ρ１３に基づいて第１整合動作を行う。すなわち、加重平均による整合動作を行う。
【0116】
第１整合器３は、最大限に反射波電力を低減させたようとする。その結果、ステップＳ３１に示すように、整合動作が完了する。なお、第１整合器３は、第１整合動作を継続し、負荷側インピーダンスＺ１３又は反射係数ρ１３から算出できる反射係数絶対値が予め定めた閾値よりも大きくなった場合に、反射波電力を低減させる動作を行う。
【0117】
なお、第１整合器３は、第２電源ＯＦＦ期間では、第２電源ＯＮ期間における第１整合動作によって調整された可変素子の可変値を変更することなく維持するのが好ましい。このようにすれば、周波数オフセット制御を安定して行うことができる。
【0118】
ここで、上記のオフセット周波数探索工程について更に説明する。
図１６は、オフセット周波数探索工程を説明するための図である。
オフセット周波数探索工程が開始された時点で、第２電源ＯＦＦ期間において第１電源１から進行波電圧ＶＦ１を出力すると、負荷側インピーダンスＺ１２又は反射係数ρ１２は、例えば、図１６の「Ｆ１」に示すようになる。しかし、これでは反射係数ρ１２の大きさが大きいので、オフセット周波数探索工程を実行して、負荷側インピーダンスＺ１２又は反射係数ρ１２がスミスチャートの中心に一番近くなるオフセット周波数を探索する。
図１６は、オフセット周波数探索工程を説明するための図である。
オフセット周波数探索工程が開始された時点で、第２電源ＯＦＦ期間において第１電源１から進行波電圧ＶＦ１を出力すると、負荷側インピーダンスＺ１２又は反射係数ρ１２は、例えば、図１６の「Ｆ１」に示すようになる。しかし、これでは反射係数ρ１２の大きさが大きいので、オフセット周波数探索工程を実行して、負荷側インピーダンスＺ１２又は反射係数ρ１２がスミスチャートの中心に一番近くなるオフセット周波数を探索する。
【0119】
図１６において、ｆ１、ｆ２、ｆ３、ｆ４及びｆ５はオフセット周波数の候補の一例である。また、Ｆ１、Ｆ１＋ｆ１、Ｆ１＋ｆ２、Ｆ１＋ｆ３、Ｆ１＋ｆ４及びＦ１＋ｆ５は、基本周波数Ｆ１にオフセット周波数の候補を加算した基本周波数Ｆ３を示している。なお、図１６におけるＦ１は、オフセット周波数がない場合（０ＭＨｚの場合）の基本周波数Ｆ３となる。
【0120】
このような条件で、第２電源ＯＦＦ期間において、基本周波数Ｆ３として、Ｆ１、Ｆ１＋ｆ１、Ｆ１＋ｆ２、Ｆ１＋ｆ３、Ｆ１＋ｆ４及びＦ１＋ｆ５を順次設定する。そして、第１電源１から基本周波数Ｆ３を有する進行波電圧ＶＦ３を出力すると、基本周波数Ｆ３の変化にともない第２電源ＯＦＦ期間における負荷側インピーダンスＺ１２又は反射係数ρ１２は、図１６に示すように変化していく。
【0121】
図１６に示した例では、基本周波数Ｆ３がＦ１＋ｆ２のとき、すなわち、オフセット周波数がｆ２のときの負荷側インピーダンスＺ１２又は反射係数ρ１２がスミスチャートの中心に一番近い。そのため、ｆ２をオフセット周波数として採用すればよい。
【0122】
ここで、オフセット周波数探索工程の趣旨を説明する。
オフセット周波数探索工程の目的は、第２電源ＯＦＦ期間における反射波電力を低減させるためのオフセット周波数を探索することであるが、第２電源ＯＦＦ期間だけで考えるのではなく、第２電源ＯＮ期間との関係も考慮する必要がある。
具体的には、周波数変調パラメータ探索工程及びオフセット周波数探索工程の完了後には、これらの工程で定めた初期位相α、周波数偏移（周波数偏移ゲイン）及びオフセット周波数を用いた処理がされる。この際、ステップＳ３０に示すように、第１整合器３は、加重平均による整合動作を行う。そのため、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１と、第２電源ＯＦＦ期間における負荷側インピーダンスＺ１２又は反射係数ρ１２との差異が小さい方が望ましい。
オフセット周波数探索工程の目的は、第２電源ＯＦＦ期間における反射波電力を低減させるためのオフセット周波数を探索することであるが、第２電源ＯＦＦ期間だけで考えるのではなく、第２電源ＯＮ期間との関係も考慮する必要がある。
具体的には、周波数変調パラメータ探索工程及びオフセット周波数探索工程の完了後には、これらの工程で定めた初期位相α、周波数偏移（周波数偏移ゲイン）及びオフセット周波数を用いた処理がされる。この際、ステップＳ３０に示すように、第１整合器３は、加重平均による整合動作を行う。そのため、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１と、第２電源ＯＦＦ期間における負荷側インピーダンスＺ１２又は反射係数ρ１２との差異が小さい方が望ましい。
【0123】
本実施形態の場合、図１６に示した軌跡８０の中心８１に対応する負荷側インピーダンスＺ１１又は反射係数ρ１１と、基本周波数Ｆ３がＦ１＋ｆ２のときの負荷側インピーダンスＺ１２又は反射係数ρ１２との差異が小さい方が望ましい。
このような趣旨からすると、本来であれば、第１電源１において、負荷側インピーダンスＺ１又は反射係数ρ１を算出する必要がある。すなわち、第１電源１用センサ１５は、第１整合器３の第１側センサ３２と同様の構成にし、且つ、電力情報算出部１６は、第１整合器３の第１側算出部３４と同様の算出機能を備える必要が生じる。そうなると、第１電源１の構成を変更する必要があるだけでなく、演算負荷が大きくなる。
このような趣旨からすると、本来であれば、第１電源１において、負荷側インピーダンスＺ１又は反射係数ρ１を算出する必要がある。すなわち、第１電源１用センサ１５は、第１整合器３の第１側センサ３２と同様の構成にし、且つ、電力情報算出部１６は、第１整合器３の第１側算出部３４と同様の算出機能を備える必要が生じる。そうなると、第１電源１の構成を変更する必要があるだけでなく、演算負荷が大きくなる。
【0124】
これに対して本実施形態では、反射係数絶対値Γ１又は反射波電力値ｐｒ１を算出できればよい。具体的には、第２電源ＯＦＦ期間には、反射係数絶対値Γ１１又は反射波電力値ｐｒ１１を算出し、第２電源ＯＦＦ期間には、反射係数絶対値Γ１２又は反射波電力値ｐｒ１２を算出できればよい。
なぜならば、図１４に示すように、ステップＳ２３完了時点での第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心付近に位置するからである。
なぜならば、図１４に示すように、ステップＳ２３完了時点での第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１は、スミスチャートの中心付近に位置するからである。
【0125】
そのため、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１がスミスチャートの中心であると仮定したとしても誤差は小さい。そのため、第２電源ＯＦＦ期間に、反射係数絶対値Γ１２又は反射波電力値ｐｒ１２しか算出しなくても、上記の趣旨に沿った処理を行うことができる。なぜならば、その反射係数絶対値Γ１２は、第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１と、第２電源ＯＦＦ期間における負荷側インピーダンスＺ１２又は反射係数ρ１２との差異に相当するからである。そして、反射係数絶対値Γ１２が小さい程、上記の差異が小さいことを意味するので、反射係数絶対値Γ１２が最小となるオフセット周波数を探索すればよい。
反射波電力値ｐｒ１２についても、同様の考えができ、反射波電力値ｐｒ１２が小さい程、上記の差異が小さいことを意味するので、反射波電力値ｐｒ１２が最小となるオフセット周波数を探索すればよい。
反射波電力値ｐｒ１２についても、同様の考えができ、反射波電力値ｐｒ１２が小さい程、上記の差異が小さいことを意味するので、反射波電力値ｐｒ１２が最小となるオフセット周波数を探索すればよい。
【0126】
もちろん、ステップＳ２３完了時点での第２電源ＯＮ期間における負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心８１が、スミスチャートの中心付近からずれると、そのずれ量に応じて、周波数オフセット制御の精度が低下していく。しかし、軌跡８０の中心８１は、通常は許容範囲（例えば、Γ＜０．０３）に収まるので、実用上は問題とならない。
【0127】
図１７は、オフセット周波数探索工程の完了後に、第１整合動作を実行したときの負荷インピーダンスの一例である。
図１７において「●」は負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心であり、「■」は負荷側インピーダンスＺ１２又は反射係数ρ１２であり、「▲」は負荷側インピーダンスＺ１３又は反射係数ρ１３である。
なお、この時点では、初期位相α、周波数偏移ゲイン及びオフセット周波数の最適値が適用されているので、第２電源ＯＮ期間では周波数変調制御が精度良く行われ、第２電源ＯＦＦ期間では周波数オフセット制御が精度よく行われる。
また、この段階では加重平均による整合動作が行われる。本実施形態では、第２電源ＯＮ期間と第２電源ＯＦＦ期間とは同じ時間であるので、図１７に示した負荷側インピーダンスＺ１３を示す「▲」がスミスチャートの中心位置になるように制御される。
図１７において「●」は負荷側インピーダンスＺ１１又は反射係数ρ１１の軌跡８０の中心であり、「■」は負荷側インピーダンスＺ１２又は反射係数ρ１２であり、「▲」は負荷側インピーダンスＺ１３又は反射係数ρ１３である。
なお、この時点では、初期位相α、周波数偏移ゲイン及びオフセット周波数の最適値が適用されているので、第２電源ＯＮ期間では周波数変調制御が精度良く行われ、第２電源ＯＦＦ期間では周波数オフセット制御が精度よく行われる。
また、この段階では加重平均による整合動作が行われる。本実施形態では、第２電源ＯＮ期間と第２電源ＯＦＦ期間とは同じ時間であるので、図１７に示した負荷側インピーダンスＺ１３を示す「▲」がスミスチャートの中心位置になるように制御される。
【0128】
以上のように周波数変調制御に必要な初期位相α及び周波数偏移ゲイン、オフセット周波数制御に必要なオフセット周波数の最適値を取得し、これらのパラメータを適用することによって、反射波電力を最大限低減させることができる。
【0129】
本実施形態の高周波電力供給システム９０によれば、例えば、周波数変調制御によって、第２電源２がＯＮ動作を行う第２電源ＯＮ期間における第１電源１側の反射波電力の電力値を小さくできる。すなわち、第１電源１側の反射係数の絶対値を小さくできる。また、第２電源２がＯＦＦ動作を行う第２電源ＯＦＦ期間では、第１進行波電圧を出力するので、周波数変調制御による悪影響がない。そのため、第２電源ＯＮ期間及び第２電源ＯＦＦ期間の両方の期間において第１電源１側の反射波電力の電力値を小さくできる。すなわち、第１電源１側の反射係数の絶対値を小さくできる。
【0130】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0131】
１ 第１電源
１１ 第１電源１用通信部
１０ 変調信号生成部
１２ 被変調信号生成部
１３ 振幅調整部
１４ 増幅部
１５ 第１電源１用センサ
１６ 電力情報算出部
１７ 反射係数絶対値算出部
１８ 目標電力設定部
１９ 減算部
２０ 電力制御部
２ 第２電源
３ 第１整合器
３１ 第１側通信部
３２ 第１側センサ
３３ 第１側整合回路
３４ 第１側算出部
３５ 第１側制御部
４ 第２整合器
４１ 第２側通信部
４２ 第２側センサ
４３ 第２側整合回路
４４ 第２側算出部
４５ 第２側制御部
４６ 位相リセット信号生成部
１１ 第１電源１用通信部
１０ 変調信号生成部
１２ 被変調信号生成部
１３ 振幅調整部
１４ 増幅部
１５ 第１電源１用センサ
１６ 電力情報算出部
１７ 反射係数絶対値算出部
１８ 目標電力設定部
１９ 減算部
２０ 電力制御部
２ 第２電源
３ 第１整合器
３１ 第１側通信部
３２ 第１側センサ
３３ 第１側整合回路
３４ 第１側算出部
３５ 第１側制御部
４ 第２整合器
４１ 第２側通信部
４２ 第２側センサ
４３ 第２側整合回路
４４ 第２側算出部
４５ 第２側制御部
４６ 位相リセット信号生成部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
