知財求人 - 知財ポータルサイト「IP Force」
特開2024-95502ニューロモルフィックコンピューティング回路、及び、制御方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024095502
(43)【公開日】2024-07-10
(54)【発明の名称】ニューロモルフィックコンピューティング回路、及び、制御方法
(51)【国際特許分類】
G06N 3/049 20230101AFI20240703BHJP
G06N 3/063 20230101ALI20240703BHJP
【ＦＩ】
G06N3/049
G06N3/063
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023113112
(22)【出願日】2023-07-10
(31)【優先権主張番号】P 2022211945
(32)【優先日】2022-12-28
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110003649
【氏名又は名称】弁理士法人真田特許事務所
(74)【代理人】
【識別番号】100189201
【弁理士】
【氏名又は名称】横田 功
(72)【発明者】
【氏名】高野 茂幸
(57)【要約】
【課題】ニューロモルフィックコンピューティングのハードウェアの拡張性を向上させる。
【解決手段】スパイクの存在時間に関するカウンタを含むスパイクを発生させる複数のノード１１と、複数のノード間を相互に接続し、スパイクの伝送経路を形成する伝送アレイ２とを備え、伝送アレイは、スパイクに応じた伝送経路上の１以上の伝送回路によりスパイクを転送する複数の伝送回路３，４を備える。各伝送回路は、スパイクを転送する際に、スパイクのカウンタの値を更新し、第１ノードから第２ノードに送信される第１スパイクと、第２ノードから第１ノードに送信される第２スパイクとの合流を検出した場合に、第１及び第２スパイクの各々のカウンタの値に基づき算出した時差を、転送する第１スパイクにセットする。
【選択図】図１２
【解決手段】スパイクの存在時間に関するカウンタを含むスパイクを発生させる複数のノード１１と、複数のノード間を相互に接続し、スパイクの伝送経路を形成する伝送アレイ２とを備え、伝送アレイは、スパイクに応じた伝送経路上の１以上の伝送回路によりスパイクを転送する複数の伝送回路３，４を備える。各伝送回路は、スパイクを転送する際に、スパイクのカウンタの値を更新し、第１ノードから第２ノードに送信される第１スパイクと、第２ノードから第１ノードに送信される第２スパイクとの合流を検出した場合に、第１及び第２スパイクの各々のカウンタの値に基づき算出した時差を、転送する第１スパイクにセットする。
【選択図】図１２
【特許請求の範囲】
【請求項1】
スパイクの存在時間に関するカウンタを含む前記スパイクを発生させる複数のノードと、
前記複数のノード間を相互に接続し、前記スパイクの伝送経路を形成する伝送アレイと、を備え、
前記伝送アレイは、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する、複数の伝送回路を備え、
前記複数の伝送回路の各々は、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
ニューロモルフィックコンピューティング回路。
前記複数のノード間を相互に接続し、前記スパイクの伝送経路を形成する伝送アレイと、を備え、
前記伝送アレイは、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する、複数の伝送回路を備え、
前記複数の伝送回路の各々は、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
ニューロモルフィックコンピューティング回路。
【請求項2】
前記複数の伝送回路の各々は、前記第２スパイクの前記カウンタの値から前記第１スパイクの前記カウンタの値を減じることで前記時差を算出する、
請求項１に記載のニューロモルフィックコンピューティング回路。
請求項１に記載のニューロモルフィックコンピューティング回路。
【請求項3】
前記複数の伝送回路の各々は、前記スパイクが１つの伝送回路を移動する時間区間であるクロック内で、前記第１スパイクと、前記第２スパイクとを自身の前記伝送回路が受信した場合に、前記合流を検出する、
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
【請求項4】
前記第２ノードは、前記伝送アレイから受信した前記第１スパイクにセットされた前記時差に基づき、前記第２ノードと前記第１ノードとの間の結合強度を更新する、
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
【請求項5】
前記スパイクは、合流有無を示す合流情報を含み、
前記伝送回路は、前記第１スパイクと前記第２スパイクとの合流を検出した場合に、前記第１スパイクの前記合流情報を初期値とは異なる値に更新し、
前記第２ノードは、受信した前記第１スパイクの前記合流情報の値が前記初期値とは異なる場合に、前記第１スパイクにセットされた前記時差に基づき、前記結合強度を更新する、
請求項４に記載のニューロモルフィックコンピューティング回路。
前記伝送回路は、前記第１スパイクと前記第２スパイクとの合流を検出した場合に、前記第１スパイクの前記合流情報を初期値とは異なる値に更新し、
前記第２ノードは、受信した前記第１スパイクの前記合流情報の値が前記初期値とは異なる場合に、前記第１スパイクにセットされた前記時差に基づき、前記結合強度を更新する、
請求項４に記載のニューロモルフィックコンピューティング回路。
【請求項6】
前記第２ノードは、前記伝送アレイから受信した前記第１スパイクの前記合流情報の値が前記初期値である場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第１スパイクの前記カウンタの値を更新し、
前記第２ノードが前記第２スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき前記時差を算出し、
前記時差に基づき、前記結合強度を更新する、
請求項５に記載のニューロモルフィックコンピューティング回路。
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第１スパイクの前記カウンタの値を更新し、
前記第２ノードが前記第２スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき前記時差を算出し、
前記時差に基づき、前記結合強度を更新する、
請求項５に記載のニューロモルフィックコンピューティング回路。
【請求項7】
前記第１ノードは、前記伝送アレイから前記第２スパイクを受信した場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第２スパイクの前記カウンタの値を更新し、
前記第１ノードが前記第１スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した前記時差を前記第１スパイクにセットし、
前記第１スパイクの前記合流情報を前記初期値とは異なる値に更新し、
前記第１スパイクを前記伝送アレイに送信する、
請求項５に記載のニューロモルフィックコンピューティング回路。
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第２スパイクの前記カウンタの値を更新し、
前記第１ノードが前記第１スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した前記時差を前記第１スパイクにセットし、
前記第１スパイクの前記合流情報を前記初期値とは異なる値に更新し、
前記第１スパイクを前記伝送アレイに送信する、
請求項５に記載のニューロモルフィックコンピューティング回路。
【請求項8】
前記複数の伝送回路の各々は、前記合流を検出し、前記時差を算出した場合に、前記第２スパイクを破棄する、
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
【請求項9】
前記伝送アレイは、前記複数の伝送回路を二次元又は三次元のメッシュ状に配置し、次元順のルーティングにより前記スパイクに応じた前記伝送経路を形成する、
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
【請求項10】
複数のノードと、前記複数のノード間を相互に接続する伝送アレイとを備えるニューロモルフィックコンピューティング回路の制御方法であって、
前記複数のノードの各々が、スパイクの存在時間に関するカウンタを含む前記スパイクを発生させ、
前記伝送アレイに備えられる、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する複数の伝送回路の各々が、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
制御方法。
前記複数のノードの各々が、スパイクの存在時間に関するカウンタを含む前記スパイクを発生させ、
前記伝送アレイに備えられる、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する複数の伝送回路の各々が、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ニューロモルフィックコンピューティング回路、及び、制御方法に関する。
【背景技術】
【0002】
自然言語処理又は汎用ＡＩ（Artificial Intelligence）等の大規模ニューラルネットワーク（Neural Network）では、ＣＰＵ（Central Processing Unit）又はＧＰＵ（Graphical Processing Unit）等のハードウェアを用いて非常に多くの計算が行なわれる。これらのハードウェアを機械学習に用いる場合、ハードウェアの拡張性（スケーラビリティ）の制限とハードウェアを拡張する際の消費電力の増加とが懸念される。
【0003】
これらの懸念に対する別のアプローチとして、脳の機能及び構造を模倣したニューロモルフィックコンピューティング（Neuromorphic Computing：以下、ＮＣと表記する場合がある）が知られている。
【0004】
ＮＣは、神経細胞（ニューロン：Neuron）どうしをシナプスにより接続することで形成される神経回路網（脳神経網）における、スパイクの発火（Fire）の仕組みを模倣する計算モデルであり、ハードウェア（回路）によって実装される。
【0005】
スパイクの発火とは、或るニューロンにおいて、先行するニューロンから流入したイオン分子が閾値を超えると、スパイクと呼ばれる高い電位を、スパイクの伝送路である軸索（Axon）を介して前後のニューロンに発する事象をいう。
【0006】
発火と、それにより発生するスパイクの伝送とにより、神経回路網が機能する。神経回路網における一連のニューロンは、入力の特徴を捉え全体として何らかの意味を形成する。スパイクは、意味形成上の通信情報に相当する。
【0007】
ＮＣの学習則の１つとして、スパイクタイミング依存可塑性（Spike-Timing Dependent Plasticity：以下、ＳＴＤＰと表記する場合がある）モデルが知られている。ＳＴＤＰとは、或るニューロンにおける発火によるスパイクがそのシナプスに到着する時刻と、先行接続しているニューロンにおける発火によるスパイクがそのシナプスに到着する時刻との差により決まる可塑性を意味する。
【0008】
例えば、ＮＣは、ニューロンが発火したスパイクを転送し、複数のスパイクをシナプスで合流させるように動作する。各スパイクの発火からこれらのスパイクのシナプスでの合流までの時間差（時差）は、シナプスにおけるニューロン間の結合の度合い（結合強度Ｗ）を変化させる。シナプスの結合強度Ｗは、シナプスからニューロンに流入するイオン分子（イオン化合物電流，イオン電流）の電流量を変化させ、それにより、ニューロンにおいてスパイクを発火するための電流量も変化する。すなわち、スパイクの伝送は、ニューロン間のシナプスにおける結合強度Ｗの影響を受ける。結合強度Ｗは、深層学習におけるパラメータ（重み）に相当する。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】米国特許出願公開第２０１７／０２８６８２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【0010】
機械学習及び推論を実行可能なＮＣのハードウェアをデジタル回路によって実現（デジタル実装）する際、ＮＣのハードウェアのスケーラビリティに制約が存在するため、ハードウェアの大規模化が阻害されることがある。
【0011】
ＮＣのハードウェアのスケーラビリティの制約の一例として、ニューロン当たりの最大スパイク数の制約が挙げられる。デジタル実装でのＳＴＤＰによる上述したスパイクどうしの合流の時差の計算（時差計算）には、タイムスタンプとしてグローバルカウンタが使用される。
【0012】
しかし、グローバルカウンタの取り得る最大値は、最大のスパイク出現数に等しい。グローバルカウンタのサイズにより、定義できる時間範囲が決まるため、時差計算を行なうことのできるニューロン当たりの最大スパイク数に制約が発生する。これにより、最大スパイク数を増加させるようなハードウェアのスケーリングが阻害され得る。
【0013】
１つの側面では、本発明は、ニューロモルフィックコンピューティングのハードウェアの拡張性を向上させることを目的の１つとする。
【課題を解決するための手段】
【0014】
１つの側面では、ニューロモルフィックコンピューティング回路は、スパイクの存在時間に関するカウンタを含む前記スパイクを発生させる複数のノードと、前記複数のノード間を相互に接続し、前記スパイクの伝送経路を形成する伝送アレイと、を備えてよい。前記伝送アレイは、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する、複数の伝送回路を備えてよい。前記複数の伝送回路の各々は、前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新してよい。また、前記複数の伝送回路の各々は、前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットしてよい。
【発明の効果】
【0015】
１つの側面では、本発明は、ニューロモルフィックコンピューティングのハードウェアの拡張性を向上させることができる。
【図面の簡単な説明】
【0016】
【図1】ニューロンの一例を説明するための図である。
【図2】形式ニューロンモデルの一例を示す図である。
【図3】ＳＴＤＰモデルの一例を示す図である。
【図4】脳神経の測定結果の一例を示す図である。
【図5】グローバルカウンタを用いた時差計算の一例を説明するための図である。
【図6】推論用のスケジューラの実装例を説明するための図である。
【図7】ニューロンの神経接続例を示す図である。
【図8】ＮＣの推論用のハードウェアの実装例を説明するための図である。
【図9】制約（ａ）～（ｃ）を課される場合の実現可能なハードウェアスケールの一例を示す図である。
【図10】形式ニューロンモデルの配置時の物理距離に関する不都合を説明するための図である。
【図11】一実施形態に係るＮＣのネットワークモデルの一例を示す図である。
【図12】一実施形態に係るニューロモルフィックコンピューティングハードウェアの構成例を示すブロック図である。
【図13】一実施形態に係るスパイクのデータ構造の一例を示す図である。
【図14】発火ノードのハードウェア構成例を示すブロック図である。
【図15】時差計算回路及びルータのハードウェア実装例を示すブロック図である。
【図16】ルータのハードウェア構成例を示すブロック図である。
【図17】時差計算回路のハードウェア構成例を示すブロック図である。
【図18】比較器の一例を示す図である。
【図19】一実施形態に係る時差計算回路及びルータによる時差計算処理の一例を説明するフローチャートである。
【図20】スパイク（時差）の伝送例を説明するための図である。
【図21】スパイク（時差）の伝送例を説明するための図である。
【図22】スパイク（時差）の伝送例を説明するための図である。
【図23】スパイク（時差）の伝送例を説明するための図である。
【発明を実施するための形態】
【0017】
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形又は技術の適用を排除する意図はない。例えば、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。なお、以下の説明で用いる図面において、同一符号を付した部分は、特に断らない限り、同一若しくは同様の部分を表す。
【0018】
〔Ａ〕ニューロモルフィックコンピューティングの説明
図１は、ニューロン１００の一例を説明するための図である。図１に例示するように、ニューロン１００は、シナプス（Synapse）１１０，樹状突起（Dendrite）１２０及び軸索（Axon）１３０と呼ばれる部位を含む。
図１は、ニューロン１００の一例を説明するための図である。図１に例示するように、ニューロン１００は、シナプス（Synapse）１１０，樹状突起（Dendrite）１２０及び軸索（Axon）１３０と呼ばれる部位を含む。
【0019】
シナプス１１０は、ニューロン１００間を接続する部位である。シナプス１１０は、イオン分子（イオン化合物電流）であるスパイクを先方のニューロン１００から受け取る。シナプス１１０が受け取るイオン分子の量は、シナプス１１０における結合強度Ｗに依存する。樹状突起１２０は、複数のシナプス１１０をまとめた部位である。軸索１３０は、複数の後続ニューロン１００のシナプス１１０に接続され、接続されるニューロン１００へのスパイク伝送路となる部位である。
【0020】
図１において、発火（Fire）は、ニューロン１００に流入したイオン分子の量（電位）が閾値を超えるとスパイクと呼ばれる高い電位を発する事象である。スパイク伝送は、ニューロン１００間のシナプス１１０における結合強度Ｗの影響を受ける。発火と、それにより発生するスパイクの伝送とにより、複数のニューロン１００により形成される神経回路網が機能する。
【0021】
【0022】
形式ニューロンモデル２００は、ニューロンを数理モデルとして表現する際に使用される形式モデルである。図２に示すように、形式ニューロンモデル２００は、結合強度を持ったシナプス２１０の集合である樹状突起（Dendrite）と、発火（Fire）との機能を持ち、各シナプス２１０の結合強度を発火機能により定義する。
【0023】
ＳＴＤＰモデル３００は、形式ニューロンモデル２００の一例であり、脳のシナプス可塑性についての法則であるヘブ（Hebb）則に基づく学習則の１つである。以下、ＮＣでは、学習則としてＳＴＤＰモデル３００が適用されるものとする。
【0024】
図３には、ＳＴＤＰモデル３００において、ニューロン３０１及び３０２（それぞれ「Neuron-i」及び「Neuron-j」と表記）がシナプス３１０経由で接続される例を示す。ＳＴＤＰモデル３００は、シナプス３００と、ニューロン３０１及び３０２がスパイクを発火するための条件とに基づき設計される。図３に示すように、ニューロン３０１及び３０２の各々が発火してスパイクを軸索路（Axon Path）又は樹状突起路（Dendrite Path）経由で転送し、シナプス３１０でスパイクが合流する。形式ニューロンモデル２００に基づくＳＴＤＰモデル３００では、スパイクの伝播遅延は考慮されなくてもよい。
【0025】
合流したスパイクの時差は、シナプス３１０の結合強度Ｗを変化させる。これにより、ニューロン３０１及び３０２にそれぞれ流入する電流量が変わり、発火するための電流量も変わる。このように、ニューロン３０１及び３０２にそれぞれ流入するイオン化合物電流に対して、シナプス３１０の結合強度Ｗは、抵抗値に相当する。
【0026】
なお、ニューロン３０２は、ニューロン３０１から入力されるスパイク（preスパイク）又は他のニューロンから入力されるスパイクに応じて（入力を条件として）、スパイク（postスパイク）を発火する。すなわち、postスパイクの発火は、preスパイクの発火と相関があるといえる。
【0027】
図４は、脳神経の測定結果の一例を示す図である。図４のグラフにおいて、横軸はスパイクタイミング、すなわちスパイクの到着時間差（時差）Δｔ［ｍｓ］を示し、縦軸は結合強度Ｗの変化量Δｗ（Δｔ）［％］を示す。グラフにおける白抜きの丸及び網掛けの四角の各プロットは、互いに異なる測定者又は測定手法による測定結果であることを示す。グラフ中のpreは或るシナプス３１０（図３参照）に先行するニューロン（例えば図３のニューロン３０１）を示し、postは自身のニューロン（例えば図３のニューロン３０２）を示す。
【0028】
或る時刻（タイミング）ｔにおけるシナプス３１０の結合強度Ｗｔは、下記式（１）により表される。
結合強度Ｗｔ＝Ｗｔ－１＋Δｗ（Δｔ） （１）
結合強度Ｗｔ＝Ｗｔ－１＋Δｗ（Δｔ） （１）
【0029】
上記式（１）に示すように、結合強度Ｗｔは、ニューロン３０１（pre）からシナプス３１０に到着するスパイクのタイミングと、ニューロン３０２（post）からシナプス３１０に到着するスパイクのタイミングとの時差Δｔに応じて変化する。このことは、シナプス３１０における結合強度Ｗの変化が機械学習に寄与することを意味する。
【0030】
上記式（１）において、変化量Δｗ（Δｔ）は、Δｔの正負に応じて、下記式（２）又は（３）により表される。なお、下記式（２）に示すＡ，Ｂと、下記式（３）に示すＤ，Ｅとは、それぞれ定数である。
変化量Δｗ（Δｔ）＝ＡｅＢΔｔ （Δｔ＞０） （２）
変化量Δｗ（Δｔ）＝－ＤｅＥ（－Δｔ） （Δｔ＜０） （３）
変化量Δｗ（Δｔ）＝ＡｅＢΔｔ （Δｔ＞０） （２）
変化量Δｗ（Δｔ）＝－ＤｅＥ（－Δｔ） （Δｔ＜０） （３）
【0031】
上記式（２）及び（３）から、スパイクタイミング依存可塑性（ＳＴＤＰ）により、時差Δｔが小さいと、シナプス３１０の結合強度が急峻に変化することがわかる。ＳＴＤＰモデル３００では、上記式（１）に従い、時差Δｔを用いて機械学習が行なわれる。
【0032】
ここで、機械学習及び推論を同時に実行可能な（例えば推論後に再び機械学習を実行可能な）ＮＣを、デジタル回路により実装する場合を考える。ＮＣのハードウェアの規模を大きく（スケーリング）するほど、色々な推論が行なえるようになるため、ＮＣのハードウェアをできるだけスケーリングすることが期待される。しかし、ＮＣのハードウェアのスケーラビリティには、以下の（ａ）～（ｃ）に示す制約が存在する。
【0033】
（ａ）グローバルカウンタの取り得る最大値が最大発火数に等しい。
図５は、グローバルカウンタを用いた時差計算の一例を説明するための図である。シナプス３１０（図３参照）では、図５に示すように、グローバルカウンタの値（０～８）の参照により、ニューロン３０２（post）からのスパイクのタイミング（ｔ＝２）と、ニューロン３０１（pre）のスパイクのタイミング（ｔ＝６）との間の時差Δｔが算出される。図５の例では、時差Δｔは、２－６＝－４となる。
図５は、グローバルカウンタを用いた時差計算の一例を説明するための図である。シナプス３１０（図３参照）では、図５に示すように、グローバルカウンタの値（０～８）の参照により、ニューロン３０２（post）からのスパイクのタイミング（ｔ＝２）と、ニューロン３０１（pre）のスパイクのタイミング（ｔ＝６）との間の時差Δｔが算出される。図５の例では、時差Δｔは、２－６＝－４となる。
【0034】
図５から、ニューロン当たりのスパイクの最大数は、グローバルカウンタの最大値＋１となる。このように、グローバルカウンタの取り得る値が最大のスパイク出現数に等しい。グローバルカウンタのサイズにより、定義できる時間範囲が決まるため、時差計算を行なうことのできるニューロン当たりの最大スパイク数に制約が発生する。これにより、最大スパイク数を増加させるようなハードウェアのスケーリングが阻害され得る。
【0035】
（ｂ）バッファサイズがタイミング調整可能な最大スパイク数に等しい。
図６は、推論用のスケジューラ４００の実装例を説明するための図である。図６に示すように、ＮＣの推論用のハードウェアは、スパイクのタイミング調整を行なうスケジューラ４００を備える。タイミング調整の手法としては、例えば、ＡＥＲ（Address-Event Representation）が挙げられる。
図６は、推論用のスケジューラ４００の実装例を説明するための図である。図６に示すように、ＮＣの推論用のハードウェアは、スパイクのタイミング調整を行なうスケジューラ４００を備える。タイミング調整の手法としては、例えば、ＡＥＲ（Address-Event Representation）が挙げられる。
【0036】
図６の例では、ニューロンＡ，Ｃ，Ｂの順でスパイクが発生した場合を示す。スパイクは、自身の送信先及び送信元のアドレス情報、例えばニューロンＩＤ（Identifier）を有する。図６では、ニューロンＡ，Ｃ，Ｂからそれぞれ出力されるスパイクが有するアドレス情報を「Addr-A」，「Addr-C」，「Addr-B」と表記する。
【0037】
スケジューラ４００は、循環バッファ４１０を備える。スケジューラ４００は、スパイクを循環バッファ４１０に挿入（格納）し、末尾ポインタTAIL及び先頭ポインタHEADERを用いてスパイクを管理することで、スパイクの順番を保証する。
【0038】
スケジューラ４００は、アドレス情報（アドレス値）に基づき、出力するリードラインを決定する。循環バッファ４１０では、末尾ポインタTAILのアドレスからスロットが消費される。図６では、これらのスパイクが、ニューロンＡ，Ｃ，Ｂの順で循環バッファ４１０の記憶領域であるスロット４１１～４１３に格納される例を示す。
【0039】
スケジューラ４００では、循環バッファ４１０のサイズによって、タイミング調整可能な最大スパイク数に制約が課される。これにより、最大スパイク数を増加させるようなハードウェアのスケーリングが阻害され得る。
【0040】
（ｃ）シナプスとして機能するオンチップメモリセル数、又は、クロスバのクロスポイント数は、ニューロンの最大接続数に等しい。
図７は、ニューロンの神経接続例を示す図であり、図８は、ＮＣ６００の推論用のハードウェアの実装例を説明するための図である。
図７は、ニューロンの神経接続例を示す図であり、図８は、ＮＣ６００の推論用のハードウェアの実装例を説明するための図である。
【0041】
図７には、複数の細胞体（Cell Body）５１０，５３１，５３２，５３３を示す。なお、便宜上、個々の「細胞体」を「ニューロン」と表記する場合がある。ニューロン５１０はスパイクを出力（Fan-out）し、ニューロン５３１～５３３の各々にはスパイクが入力（Fan-in）されるものとする。また、図７には、ニューロン間のシナプスの重み５２１～５２３を示す。重み５２１は、ニューロン５１０及び５３１間のシナプスの結合強度Ｗであり、重み５２２は、ニューロン５１０及び５３２間のシナプスの結合強度Ｗであり、重み５２３は、ニューロン５１０及び５３３間のシナプスの結合強度Ｗである。
【0042】
【0043】
図８に示すように、ＮＣ６００は、ＡＥＲデコーダ（AER Decoder）６１０，クロスバ６２０，オフセットメモリ（Offset Memory）６３０，複数のニューロン（細胞体）６４０及びＡＥＲエンコーダ（AER Encoder）６５０を備える。
【0044】
クロスバ６２０は、複数のスイッチを行列状に配置したクロスバスイッチである。各スイッチ（クロスポイント）は、シナプス６２１に相当する。図８において四角で囲った複数のシナプス６２１の列は、当該列の延長上に位置するニューロン６４０に備えられる樹状突起６２２に相当する。すなわち、ＮＣ６００では、シナプス６２１及び樹状突起６２２がクロスバ６２０により実装される。クロスバ６２０が備えるシナプス６２１の数は、ニューロン６４０への接続数であり、最大のFan-in（入力）数である。また、クロスバ６２０が備える樹状突起６２２の数は、スパイクの送信先のニューロン６４０の数であり、最大のFan-out（出力）数である。
【0045】
このように、ＮＣ６００では、シナプス６２１として機能するクロスバ６２０のクロスポイント数はニューロン（細胞体）６４０の最大接続数に等しくなる。これにより、ニューロン（細胞体）６４０の最大接続数を増加させるようなハードウェアのスケーリングが阻害され得る。
【0046】
なお、図８に示すＮＣ６００では、ＡＥＲデコーダ６１０が外部（他のニューロンの集合におけるＡＥＲエンコーダ６５０）からスパイクを受け取り、タイミング調整（図６参照）を行なう。以下、ＡＥＲデコーダ６１０から読み出されるスパイク６１１が図７のニューロン５１０からのスパイクであると仮定する。
【0047】
この場合、スパイク６１１は、クロスバ６２０において、破線で示す経路により、紙面上水平（右）方向に伝播し、網掛けの丸で示すシナプス６２１において紙面上垂直（下）方向に切り替えられて伝播する。クロスポイントの切り替えは、スイッチのオフからオンへの切り替えに相当する。
【0048】
そして、スパイク６１１は、機械学習の結果として得られた重みを格納するオフセットメモリ６３０から読み出された重み（図７の重み５２１～５２３）とともにニューロン６４０に流入する。スパイク６１１及び重みは、ニューロン６４０において累和される。図８において、網掛けの四角で示すニューロン６４０は、それぞれ、図７に示すニューロン５３１～５３３に相当する。
【0049】
スパイク６１１及び重みが流入したニューロン６４０が発火すると、発火に伴うスパイクがＡＥＲエンコーダ６５０に入力される。ＡＥＲエンコーダ６５０は、送信先に応じて、当該スパイクをＡＥＲデコーダ６１０又は外部に出力する。
【0050】
図９は、上述した制約（ａ）～（ｃ）を課される場合の実現可能なハードウェアスケールの一例を示す図である。図９に示すように、制約（ａ）～（ｃ）の各々が課されることにより、実際に実現可能なハードウェアスケールは、ＮＣの理論上のスケールから大きく減少する。すなわち、制約（ａ）～（ｃ）によって、ＮＣのハードウェアスケーラビリティが阻害される。
【0051】
そこで、一実施形態では、ＮＣのハードウェアスケーラビリティを向上させるための手法を説明する。例えば、一実施形態では、グローバルカウンタの使用を省略可能な構成をＮＣに採用することで、少なくとも上述した制約（ａ）を解消でき、ハードウェアスケーラビリティを向上させることができる。
【0052】
ところで、グローバルカウンタを時差Δｔの算出に使用することは、形式ニューロンモデルの配置時の物理距離に関する下記（ｉ）～（iii）の不都合の解決に寄与する。
【0053】
（ｉ）ニューロン間の物理的距離はニューロンの配置に依存する。
図１０は、形式ニューロンモデルの配置時の物理距離に関する不都合を説明するための図である。図１０の軸索路（Axon Path）及び樹状突起路（Dendrite Path）の長さ（物理距離）を、便宜上、ニューロン間の物理的距離という。当該物理的距離は、ニューロンの配置に依存することになる。
図１０は、形式ニューロンモデルの配置時の物理距離に関する不都合を説明するための図である。図１０の軸索路（Axon Path）及び樹状突起路（Dendrite Path）の長さ（物理距離）を、便宜上、ニューロン間の物理的距離という。当該物理的距離は、ニューロンの配置に依存することになる。
【0054】
（ii）シナプスとニューロンとの間の物理的距離はニューロン（発火機構：Fire）の配置に依存する。
シナプスとニューロンとの間の物理的距離は、発火機構の配置に依存する。図１０に示すように、発火機構（Fire）は、ニューロン内のどの位置に配置されるか不明である。
シナプスとニューロンとの間の物理的距離は、発火機構の配置に依存する。図１０に示すように、発火機構（Fire）は、ニューロン内のどの位置に配置されるか不明である。
【0055】
（iii）送信元から送信先までの実際の距離と転送時間とが様々である。
【0056】
従って、時差Δｔの算出に用いられるグローバルカウンタの使用を省略する場合、上述した（ｉ）～（iii）の不都合が生じることになる。一実施形態では、グローバルカウンタの使用を省略する場合に生じる上述した（ｉ）～（iii）の不都合についても解消する手法を説明する。
【0057】
〔Ｂ〕一実施形態の構成例
図１１は、一実施形態に係るＮＣのネットワークモデル１０の一例を示す図であり、図１２は、一実施形態に係るニューロモルフィックコンピューティングハードウェア１（以下、単にＮＣ１と表記する場合がある）の構成例を示すブロック図である。
図１１は、一実施形態に係るＮＣのネットワークモデル１０の一例を示す図であり、図１２は、一実施形態に係るニューロモルフィックコンピューティングハードウェア１（以下、単にＮＣ１と表記する場合がある）の構成例を示すブロック図である。
【0058】
【0059】
発火ノード１１は、スパイクを発火可能なノードであり、例えば、細胞体（Cell Body）或いはニューロンの計算モデルである。発火ノード１１は、例えば、スパイクの転送元及び転送先の一方又は双方として動作してよい。
【0060】
図１１では、ネットワークモデル１０における発火ノード１１間の接続を有向グラフで示す。有向グラフの矢印の元の発火ノード１１は、スパイクの転送元（pre）であり、矢印の先の発火ノード１１は、スパイクの転送先（post）である。
【0061】
ネットワークモデル１０では、発火ノード１１の浅い階層（矢印の元側）から深い階層（矢印の先側）に向かって階層ごとに、昇順にグラフレベルが設定される。図１１の例では、ノードｄ及びｅにグラフレベル１が設定され、ノードｂ及びｃにグラフレベル２が設定され、ノードａにグラフレベル３が設定される。
【0062】
【0063】
時差計算回路アレイ２は、複数の発火ノード１１間を相互に接続し、スパイクの伝送経路を形成する伝送アレイの一例である。例えば、時差計算回路アレイ２は、機械学習において使用する重みを計算するための時差を算出する。
【0064】
図１２に例示するように、時差計算回路アレイ２は、複数の時差計算回路３と、時差計算回路３間を相互に通信可能に接続する複数のルータ４とを備えてよい。ルータ４は、例えば、時差計算回路３とＩＣ（Integrated Circuit）チップ上に形成されたオンチップルータであってもよい。
【0065】
時差計算回路アレイ２は、pre及びpostのスパイクが合流した時差計算回路３で時差Δｔを算出する。時差計算は、時差計算回路３において行なわれてよいが、発火ノード１１においても行なわれてよい。時差計算回路アレイ２による時差計算により、以下の（Ｉ）～（III）が実現される。
【0066】
（Ｉ）グローバルカウンタを使用せずに、時差計算を可能とする。
時差計算回路３は、グローバルカウンタを使用せず、後述する手法により時差計算を行なう。これにより、スパイクの最大発火数の制約（ａ）を解消できる。
時差計算回路３は、グローバルカウンタを使用せず、後述する手法により時差計算を行なう。これにより、スパイクの最大発火数の制約（ａ）を解消できる。
【0067】
また、時差計算回路アレイ２は、ＳＴＤＰを学習則として適用した形式ニューロンモデルを前提としているため、物理的距離を表現しない。物理的距離を表現しないということは、発火ノード１１の配置を自由に行なうことができる。
【0068】
さらに、時差計算回路アレイ２上の経路は、発火時刻情報を扱わず、論理的に時間を含まない。その代わりに、時差計算回路アレイ２上の経路は、理論上の単位時間を用いて、発火のタイミングを使用する。
【0069】
（II）時差計算を並列分散処理とすることで、待ち合わせ（スケジューラ）を不要にする。
時差計算回路アレイ２は、複数の時差計算回路３及びルータ４を二次元又は三次元のメッシュ状に配置し、次元順のルーティングによりスパイク５に応じた伝送経路を形成してよい。図１２の例では、時差計算回路アレイ２は、複数の時差計算回路３及びルータ４を二次元のメッシュ状に配置し、Ｘ－Ｙ又はＹ－Ｘルーティングを前提としている。
時差計算回路アレイ２は、複数の時差計算回路３及びルータ４を二次元又は三次元のメッシュ状に配置し、次元順のルーティングによりスパイク５に応じた伝送経路を形成してよい。図１２の例では、時差計算回路アレイ２は、複数の時差計算回路３及びルータ４を二次元のメッシュ状に配置し、Ｘ－Ｙ又はＹ－Ｘルーティングを前提としている。
【0070】
図１２において、紙面横方向をＸ軸、縦方向をＹ軸とすると、奇数のグラフレベルのノードａ，ｄ及びｅは、Ｙ軸方向に配置され、Ｘ軸方向に向かって時差計算回路アレイ２の時差計算回路３にそれぞれ接続される。また、偶数のグラフレベルのノードｂ及びｃは、Ｘ軸方向に配置され、Ｙ軸方向に向かって時差計算回路アレイ２の時差計算回路３にそれぞれ接続される。
【0071】
例えば、Ｘ－Ｙルーティングであれば、スパイクは、奇数のグラフレベルのノードａ，ｄ又はｅからＸ軸方向に移動後に、Ｙ軸方向に移動し、偶数のグラフレベルのノードｂ又はｃに流入する。このように、時差計算回路アレイ２では、スパイクの伝送（伝播）経路が固定されるため、スパイクの合流順番が保証される。これにより、スケジューラによる待ち合わせを不要としつつ、タイミング調整可能なスパイク最大数の制約（ｂ）を解消できる。
【0072】
また、Ｘ－Ｙ又はＹ－Ｘルーティングのアルゴリズムにより、スパイクのデッドロックを回避することができる。
【0073】
なお、時差計算回路アレイ２におけるルーティング手法は、Ｘ－Ｙ又はＹ－Ｘルーティングに限定されるものではなく、種々のルーティング手法が適用されてもよい。
【0074】
（III）シナプス（時差計算後の結合強度更新）の機能を発火機構内に配置することで、メモリセルアレイやクロスポイントアレイを不要にする。
例えば、時差計算回路アレイ２では、発火ノード１１に対して全結合網相当であるため、Fan-in／Fan-outの数の制約がない。これにより、ニューロンへのシナプスの最大接続数の制約（ｃ）を解消（例えば緩和）できる。例えば、時差計算回路アレイ２では、時差計算回路３の数だけ同時に時差計算を行なうことができる。
例えば、時差計算回路アレイ２では、発火ノード１１に対して全結合網相当であるため、Fan-in／Fan-outの数の制約がない。これにより、ニューロンへのシナプスの最大接続数の制約（ｃ）を解消（例えば緩和）できる。例えば、時差計算回路アレイ２では、時差計算回路３の数だけ同時に時差計算を行なうことができる。
【0075】
また、時差計算回路アレイ２では、発火ノード１１に対して全結合網相当であることから、発火ノード１１間の全てのスパイク出現を保証することができる。従って、上述した（Ｉ）との組み合わせによって、グローバルカウンタの使用を省略可能としつつ、上述した（ｉ）～（iii）の不都合を解消できる。
【0076】
以上のように、時差計算回路アレイ２によれば、時差計算の工夫により、時差計算に起因する制約（ａ）～（ｃ）及び不都合（ｉ）～（iii）を解決することができる。
【0077】
なお、時差計算回路アレイ２は、機械学習に使用されるネットワークモデル１０の構造に応じて、段数等が適宜決定されてよい。図１２に示す例では、時差計算回路アレイ２は、４×４のアレイであるが、大規模な推論を行なう場合には、アレイの規模を大きくして（段数を増加させて）時差計算可能な時差計算回路３の数を増加させたり、発火ノード１１の数を増加させたりしてよい。
【0078】
〔Ｂ－１〕スパイクのデータ構造例
次に、一実施形態に係るスパイク５のデータ構造例について説明する。
次に、一実施形態に係るスパイク５のデータ構造例について説明する。
【0079】
図１３は、一実施形態に係るスパイク５のデータ構造の一例を示す図である。図１３に例示するように、スパイク５は、「スパイク属性フラグ」，「カウンタＪ」，「カウンタＣ」，「Δｔ」，「送信元アドレス」及び「送信先アドレス」の項目（フィールド）を含んでよい。スパイク５が有するこれらのデータは、スカラデータであってよい。また、図１３の例では、時差計算回路アレイ２がＸ－Ｙ又はＹ－Ｘルーティングを行なうことを前提としている。
【0080】
「スパイク属性フラグ」は、スパイク５がpre及びpostのいずれであるのかを区別可能な情報である。例えば、スパイク属性フラグは、スパイク５が発火する場所（例えば発火ノード１１）でスパイク５に付加されてよい。preは送信元を表し、postは送信先を表す。例えば、図１１に示す有向グラフの矢印の元の発火ノード１１は、スパイク５を出力する際に、スパイク属性フラグにpreを示すフラグをセットしてよい。図１１に示す有向グラフの矢印の先の発火ノード１１は、スパイク５を出力する際に、スパイク属性フラグにpostを示すフラグをセットしてよい。
【0081】
以下、スパイク属性フラグにpreを示すフラグがセットされたスパイク５を「preスパイク５」と表記し、スパイク属性フラグにpostを示すフラグがセットされたスパイク５を「postスパイク５」と表記する場合がある。
【0082】
preスパイク５は、複数の発火ノード１１のうちの第１発火ノード１１から第２発火ノード１１に送信される第１スパイク５の一例である。postスパイク５は、第２発火ノード１１から第１発火ノード１１に送信される第２スパイク５の一例である。
【0083】
「カウンタＪ」は、合流有無を示す合流情報の一例であり、合流回数を示すカウンタである。カウンタＪの初期値は0であり、他のスパイク５と合流したときにインクリメント（1が加算）される。なお、カウンタＪは、例えば、初期値が「未合流」を示し、初期値以外の値が「合流済み」を示すことができれば、カウンタ以外の種々の情報であってもよい。
【0084】
「カウンタＣ」は、スパイク５の存在時間に関するカウンタの一例であり、“存在”時間情報を保持するカウンタである。カウンタＣの初期値は0であり、クロックでインクリメント（1が加算）されることで更新される。なお、カウンタＣは、1以外の値の加算によって更新されてもよい。
【0085】
また、ＮＣ１において許容される最大の時差Δｔが決まっている場合には、カウンタＣは、初期値を当該最大の時差Δｔに応じた値とし、クロックでデクリメント（1を減算）されることで更新されてもよい。或いは、この場合、カウンタＣは、1以外の値の減算によって更新されてもよい。
【0086】
カウンタＪ及びＣの更新は、時差計算回路３並びに送信元及び送信先発火ノード１１で行なわれてよい。なお、カウンタＪ及びＣは、preスパイク５及びpostスパイク５の双方にセットされてよい。
【0087】
「Δｔ」は、postスパイク５とpreスパイク５とが合流した時差計算回路３又は発火ノード１１において、各スパイク５のカウンタＣの値に基づき算出され、送信元発火ノード１１からのpreスパイク５にセットされる時差Δｔである。例えば、時差Δｔは、下記式（４）に示すように、postスパイク５のカウンタＣの値（Ｃｐｏｓｔと表記）と、preスパイク５のカウンタＣの値（Ｃｐｒｅと表記）との差分として算出されてよい。
時差Δｔ＝Ｃｐｏｓｔ－Ｃｐｒｅ （４）
時差Δｔ＝Ｃｐｏｓｔ－Ｃｐｒｅ （４）
【0088】
このように、時差計算回路アレイ２は、送信元発火ノード１１から送信先発火ノード１１に転送するpreスパイク５に、preスパイク５とpostスパイク５とが合流した時差計算回路３で算出された時差Δｔの情報を持たせて転送するのである。
【0089】
「送信元アドレス」は、スパイク５の送信元の発火ノード１１のアドレスであり、「送信先アドレス」は、スパイク５の送信先の発火ノード１１のアドレスである。
【0090】
上述したスパイク５は、時差計算回路アレイ２において、Ｘ－Ｙ又はＹ－Ｘルーティングにより送信元アドレスから送信先アドレスに転送される。その際に、スパイク５は、発火ノード１１又は時差計算回路３において、クロックごとにカウンタＣの値が更新（インクリメント）されるとともに、以下の条件に該当する場合、更新又は破棄されてよい。
【0091】
・送信先又は送信元発火ノード１１は、スパイク５の到着後、カウンタＪの値（合流回数）が0の場合に、カウンタＣの値を更新（インクリメント）する。
【0092】
・送信先又は送信元発火ノード１１は、スパイク５の到着後、カウンタＪの値（合流回数）が0以外の場合に、スパイク５を破棄する。カウンタＪの値（合流回数）が0以外であるということは、当該スパイク５は、既にここまでの経路（時差計算回路３）で他のスパイク５と合流済みであることを意味するからである。
【0093】
・時差計算回路３は、自身の時差計算回路３でスパイク５が合流した場合、合流したスパイク５のうちの送信先発火ノード１１からのpostスパイク５を破棄する。当該postスパイク５のカウンタＪの値（合流回数）が0以外となるためである。
【0094】
postスパイク５を破棄する理由としては、時差計算回路アレイ２が時差Δｔの算出を目的としてスパイク５を転送しており、時差Δｔが算出できた場合、当該算出に用いた逆方向のpostスパイク５はもはや不要になるからである。
【0095】
なお、クロックとは、スパイク５が、１つの時差計算回路３を移動する時間区間、換言すれば、互いに隣接する時差計算回路３間の伝送路（１ホップ：1-hop）を移動する時間区間、を意味してよい。なお、ＮＣ１が形式ニューロンモデルであるため、伝送路は物理的距離を表現するものではない。
【0096】
スパイク５の送信元ニューロンと、スパイク５の送信先ニューロンとの間の１以上の伝送路（時差計算回路アレイ２上の経路）は、送信元及び送信先のニューロン間の１つのシナプスに対応してよい。例えば、図１１に有向グラフで示す発火ノードｄと発火ノードｃとの間のシナプスは、図１２において、発火ノードｄから発火ノードｃへの破線矢印で示す経路、すなわち、時差計算回路アレイ２においてスパイク５が通過する複数の時差計算回路３及びルータ４により表現される。
【0097】
〔Ｂ－２〕発火ノードのハードウェア構成例
図１４は、発火ノード１１のハードウェア構成例を示すブロック図である。図１４に例示するように、発火ノード１１は、入力バッファ１１ａ，結合強度機構１１ｂ及び発火機構１１ｃを備えてよい。
図１４は、発火ノード１１のハードウェア構成例を示すブロック図である。図１４に例示するように、発火ノード１１は、入力バッファ１１ａ，結合強度機構１１ｂ及び発火機構１１ｃを備えてよい。
【0098】
入力バッファ１１ａは、隣接する時差計算回路３から、送信先アドレスに自身の発火ノード１１のアドレスがセットされたスパイク５を受信すると、受信したスパイク５にセットされた時差Δｔ及び送信元アドレスを結合強度機構１１ｂに出力する。
【0099】
なお、例えば、入力バッファ１１ａは、スパイク５にセットされたカウンタＪの値が0の場合には、スパイク５にセットされたカウンタＣの値をインクリメントしてよい。また、入力バッファ１１ａは、スパイク５にセットされたカウンタＪの値が0以外の場合には、スパイク５を破棄してよい。
【0100】
また、入力バッファ１１ａは、発火機構１１ｃから結合強度機構１１ｂを介してＮａｃｋ（Negative acknowledgement）を取得すると、当該Ｎａｃｋをスパイク５の送信元アドレス（発火ノード１１）に送信（返信）する。Ｎａｃｋは、例えば、発火ノード１１内のバッファが不足した等の場合に出力される。
【0101】
結合強度機構１１ｂは、受信したスパイク５にセットされた送信元アドレスに対応する発火ノード１１と自身の発火ノード１１との間の結合強度Ｗを、時差Δｔに基づき算出（更新）し、時差Δｔと結合強度Ｗとを発火機構１１ｃに出力する。
【0102】
例えば、結合強度機構１１ｂは、結合強度Ｗを格納する結合強度メモリ１１ｄを備えてよい。結合強度機構１１ｂは、送信元アドレスに対応する結合強度Ｗを結合強度メモリ１１ｄから読み出し、当該結合強度Ｗと時差Δｔとに基づき更新した結合強度Ｗを、結合強度メモリ１１ｄに書き戻してよい。
【0103】
発火機構１１ｃは、結合強度機構１１ｂから入力される時差Δｔ及び結合強度Ｗに基づき、自身の発火ノード１１からスパイク５を発火するか否かを判定し、発火すると判定した場合に、スパイク５を送信する。
【0104】
このように、一実施形態に係るＮＣ１は、シナプス（時差計算後の結合強度更新）の機能を発火ノード１１（結合強度機構１１ｂ）内に設けることで、メモリセルアレイやクロスポイントアレイを不要にすることができる。
【0105】
〔Ｂ－３〕時差計算回路アレイのハードウェア構成例
図１５は、時差計算回路３及びルータ４のハードウェア実装例を示すブロック図である。図１５に例示するように、時差計算回路３と、当該時差計算回路３に対するスパイク５の伝送を行なうルータ４とは、ＩＣ等のチップ６に実装されてよい。
図１５は、時差計算回路３及びルータ４のハードウェア実装例を示すブロック図である。図１５に例示するように、時差計算回路３と、当該時差計算回路３に対するスパイク５の伝送を行なうルータ４とは、ＩＣ等のチップ６に実装されてよい。
【0106】
一実施形態では、時差計算回路アレイ２は、Ｘ－Ｙ又はＹ－Ｘルーティングを前提としている。図１５に例示する１組の時差計算回路３及びルータ４は、１つの伝送回路の一例であり、隣接する他の時差計算回路３及びルータ４の組との間で、ルータ４どうしが結合することにより、相互に通信可能に接続されてよい。例えば、ルータ４は、図１２の紙面上の上下左右の各方向に対応付けた北（North），南（South），西（West），東（East）のうちの少なくとも１つに隣接するルータ４と、相互に通信可能に接続されてよい。
【0107】
このように、時差計算回路アレイ２は、スパイク５に応じた伝送経路上の１以上の伝送回路によりスパイク５を転送する、複数の伝送回路（時差計算回路３及びルータ４）を備えるのである。
【0108】
図１６は、ルータ４のハードウェア構成例を示すブロック図である。図１６に例示するように、ルータ４は、ＦＩＦＯ（First-In First-Out）４１ａ～４１ｅ，クロスバ（Crossbar）４２，制御部（Controller）４３，調停部（Arbiter）４４，出力部（Out）４５ｉ～４５ｅを備えてよい。
【0109】
ＦＩＦＯ４１ａ～４１ｅは、ＦＩＦＯ（先入れ先出し）方式の入力バッファ（メモリ）である。以下、ＦＩＦＯ４１ａ～４１ｅを区別しない場合には、単にＦＩＦＯ４１と表記する場合がある。
【0110】
ＦＩＦＯ４１ａ～４１ｄは、それぞれ、North，East，West，Southの隣接するルータ４から受信したスパイク５を格納し、当該スパイク５をクロスバ４２に出力する。このとき、ＦＩＦＯ４１ａ～４１ｄは、スパイク５にセットされたカウンタＣの値を更新（インクリメント）してよい。なお、カウンタＣの値の更新は、ＦＩＦＯ４１ａ～４１ｄに代えて、出力部４５ｅ又は時差計算回路３で行なわれてもよい。
【0111】
ＦＩＦＯ４１ｅは、時差計算回路３から受信したスパイク５を格納し、当該スパイク５をクロスバ４２に出力する。
【0112】
クロスバ４２は、制御部４３及び調停部４４による制御に応じて、ＦＩＦＯ４１から入力されるスパイク５を、出力部４５ａ～４５ｅのうちのいずれかに送信する。
【0113】
制御部４３は、クロスバ４２の経路の切り替えを制御する。例えば、制御部４３は、ＦＩＦＯ４１ａ～４１ｄに格納されたスパイク５を、出力部４５ｅに出力するように、クロスバ４２を切り替えてよい。また、制御部４３は、ＦＩＦＯ４１ｅに格納された時差計算回路３からのスパイク５を、当該スパイク５にセットされた送信先アドレスに応じた出力部４５ａ～４５ｄに出力するように、クロスバ４２を切り替えてよい。
【0114】
なお、制御部４３は、２つ以上（例えば偶数個）のＦＩＦＯ４１ａ～４１ｄにスパイク５が格納されている場合、これらの２つ以上のスパイク５を同時に（同じクロックで）出力部４５ｅに出力するように、クロスバ４２を切り替えてよい。２つ以上のスパイク５とは、例えば、当該時差計算回路３において合流したpreスパイク５及びpostスパイク５である。
【0115】
調停部４４は、制御部４３によるクロスバ４２の切り替えの調停（例えばタイミングの調整等）を行なう。
【0116】
出力部４５ａ～４５ｄは、クロスバ４２から入力されるスパイク５を、それぞれ、North，East，West，Southの隣接するルータ４に送信する。出力部４５ｅは、クロスバ４２から入力されるスパイク５を、時差計算回路３に送信する。
【0117】
このように、ルータ４は、ＦＩＦＯ４１ａ～４１ｄで受信したスパイク５を、カウンタＣの値をインクリメントした上で、出力部４５ｅから時差計算回路３に出力する。また、ルータ４は、時差計算回路３から入力されたスパイク５を、ＦＩＦＯ４１ｅから、転送先となる出力部４５ａ～４５ｄのいずれかに出力する。
【0118】
図１７は、時差計算回路３のハードウェア構成例を示すブロック図である。図１７に例示するように、時差計算回路３は、比較器アレイ３１，選択値生成回路３２，複数（図１７の例では２つ）の選択回路３３並びに複数（図１７の例では２つ）の計算部（「Δｔ計算」及び「J+=1」と表記）３４を備えてよい。
【0119】
比較器アレイ３１は、時差計算回路３に入力される、postスパイク５の送信元アドレスと、preスパイク５の送信先アドレスとを比較し、比較結果が一致を示す場合に、これらのスパイク５が合流したことを示す合流情報を、選択値生成回路３２に出力する。なお、時差計算回路３は、例えば、スパイク５にセットされたスパイク属性フラグに基づき、preスパイク５及びpostスパイク５を識別してよい。
【0120】
図１７に示す例では、時差計算回路アレイ２が二次元メッシュ（図１２参照）であり、時差計算回路３が４入力，４出力に対応するため、比較器アレイ３１は、合計で４つのスパイク５（preスパイク５及びpostスパイク５のペア×２）に対応できる。
【0121】
図１７に示すように、比較器アレイ３１は、複数（図１７の例では１２個）の比較器３１ａを備えてよい。各比較器３１ａは、ＦＩＦＯ４１ａ～４１ｄ（図１７ではそれぞれＮ，Ｅ，Ｗ，Ｓと表記）から入力されるスパイク５のうち、postスパイク５の送信元アドレスとpreスパイク５の送信先アドレスとを比較する。このために、比較器アレイ３１は、Ｎ，Ｅ，Ｗ，Ｓ別にpostスパイク５の送信元アドレスを伝送する信号線と、Ｎ，Ｅ，Ｗ，Ｓ別にpreスパイク５の送信先アドレスを伝送する信号線とを交差させ、各々の信号線の交点となる位置に、アドレス値を比較する比較器３１ａを設ける。
【0122】
図１８は、比較器３１ａの一例を示す図である。図１８に示すように、比較器３１ａは、postスパイク５の送信元アドレスと、preスパイク５の送信先アドレスとを比較する。比較結果が一致する場合、postスパイク５とpreスパイク５とが時差計算回路３で合流していることを意味する。比較結果が一致する場合、比較器３１ａは、当該postスパイク５とpreスパイク５とのペアが合流したことを示すペア情報（合流情報）、一例として、自身が比較する２本の信号線に対応するＦＩＦＯ４１ａ～４１ｄのうちのいずれか２つのペアを特定する情報を、選択値生成回路３２に出力する。
【0123】
選択値生成回路３２は、比較器アレイ３１から通知されるペア情報に応じて、postスパイク５にセットされたカウンタＣ及びＪと、preスパイク５にセットされたカウンタＣ及びＪとを選択するための選択値を生成し、選択回路３３に出力する。なお、選択値生成回路３２は、２つの比較器３１ａからそれぞれペア情報を通知されると、各選択回路３３に別々のペア情報を出力してよい。
【0124】
選択回路３３は、選択値に基づき、postスパイク５にセットされたカウンタＣ及びＪと、preスパイク５にセットされたカウンタＣ及びＪとを選択し、計算部３４に出力する。
【0125】
計算部３４は、上記式（４）に従い、選択回路３３から取得したカウンタＣｐｏｓｔ及びＣｐｒｅの差分を算出することで、時差Δｔを算出する。また、計算部３４は、preスパイク５のカウンタＪの値をインクリメントする。
【0126】
そして、計算部３４は、算出した時差Δｔと、値をインクリメントしたカウンタＪとをセットすることにより更新されたpreスパイク５を、ルータ４（ＦＩＦＯ４１ｅ）に出力する。
【0127】
なお、時差計算回路３は、スパイク５の送信がストールする場合、そのストールサイクル数分をカウンタＣへ加算して時差Δｔを計算してよい。すなわち、この場合、仮想的に伝送路分のクロックを時差Δｔの算出に加味してよい。例えば、カウンタＣへのストールサイクル数分の加算は、クロックごとにカウンタＣをカウントアップすることで実装可能である。
【0128】
また、上述したように、時差計算回路３でpreスパイク５と合流したpostスパイク５は、当該時差計算回路３において破棄されてよい。例えば、計算部３４は、postスパイク５については、時差Δｔ及びカウンタＪの更新を抑制するとともに、postスパイク５の出力を抑制（例えばpostスパイク５を破棄）してもよい。
【0129】
さらに、時差計算回路３においてスパイク５の合流が発生しない場合、例えば、或るクロックにおいて、ペアにならない１つのスパイク５が時差計算回路３に入力される場合、このスパイク５は、時差計算回路３を通過するスパイク５である。時差計算回路３は、合流を伴わないスパイク５については、比較器アレイ３１を通過した後に、ルータ４（ＦＩＦＯ４１ｅ）に出力してよい。この場合、当該スパイク５は、時差Δｔ及びカウンタＪの更新が行なわれない。なお、当該スパイク５のカウンタＣの値は、当該スパイク５がルータ４に流入した際に、ＦＩＦＯ４１においてインクリメントされる。
【0130】
以上のように、時差計算回路３は、preスパイク５とpostスパイク５との合流を検出した場合に、preスパイク５及びpostスパイク５の各々のカウンタＣの値に基づき算出した時差Δｔを、転送するpreスパイク５にセットするのである。また、時差計算回路３は、当該合流を検出した場合に、preスパイク５のカウンタＪを初期値とは異なる値に更新するのである。
【0131】
〔Ｃ〕動作例
次に、一実施形態に係るＮＣ１の動作例を説明する。
次に、一実施形態に係るＮＣ１の動作例を説明する。
【0132】
〔Ｃ－１〕時差計算回路及びルータの動作例
まず、時差計算回路３及びルータ４における時差計算アルゴリズムの一例を説明する。図１９は、一実施形態に係る時差計算回路３及びルータ４による時差計算処理の一例を説明するフローチャートである。
まず、時差計算回路３及びルータ４における時差計算アルゴリズムの一例を説明する。図１９は、一実施形態に係る時差計算回路３及びルータ４による時差計算処理の一例を説明するフローチャートである。
【0133】
図１９に例示するように、ルータ４（又は時差計算回路３）は、到着したスパイク５のカウンタＣの値をインクリメントする（処理Ｓ１）。
【0134】
時差計算回路３にpostスパイク５が到着し（処理Ｓ２でＹＥＳ）、且つ、preスパイク５が到着した場合（処理Ｓ３でＹＥＳ）、時差計算回路３により合流の判定が行なわれる（処理Ｓ４）。一方、postスパイク５が到着しない場合（処理Ｓ２でＮＯ）又はpreスパイク５が到着しない場合（処理Ｓ３でＮＯ）、処理Ｓ８に移行する。
【0135】
処理Ｓ４において、時差計算回路３は、比較器アレイ３１により、preスパイク５の送信元アドレスとpostスパイク５の送信先アドレスとが一致するか否かを判定する。一致しない場合（処理Ｓ４でＮＯ）、処理Ｓ８に移行する。
【0136】
preスパイク５の送信元アドレスとpostスパイク５の送信先アドレスとが一致する場合（処理Ｓ４でＹＥＳ）、計算部３４は、preスパイク５及びpostスパイク５の各々のカウンタＣの値と、上記式（４）とに基づき、時差Δｔを計算する（処理Ｓ５）。
【0137】
次いで、計算部３４は、preスパイク５のカウンタＪの値をインクリメントする（処理Ｓ６）。また、計算部３４は、postスパイク５を破棄する（処理Ｓ７）。
【0138】
処理Ｓ８では、ルータ４は、更新されたpreスパイク５（処理Ｓ５～Ｓ７参照）、又は、合流しなかったスパイク５（処理Ｓ２～Ｓ４の各ＮＯルート参照）を隣接するルータ４に転送し、処理が終了する。
【0139】
〔Ｃ－２〕スパイク（時差）の伝送例
図２０～図２３は、スパイク５（時差Δｔ）の伝送例を説明するための図である。図２０～図２３の例では、送信元ニューロン（例えば第１発火ノード１１）と送信先ニューロン（例えば第２発火ノード１１）との間の経路を一次元で表記する。例えば、図２０の紙面左上に示すように、送信元ニューロンと、送信先ニューロンとの間の経路は、時差計算回路アレイ２における発火ノード１１間の複数のポイント（時差計算回路３及びルータ４の組）により形成される。
図２０～図２３は、スパイク５（時差Δｔ）の伝送例を説明するための図である。図２０～図２３の例では、送信元ニューロン（例えば第１発火ノード１１）と送信先ニューロン（例えば第２発火ノード１１）との間の経路を一次元で表記する。例えば、図２０の紙面左上に示すように、送信元ニューロンと、送信先ニューロンとの間の経路は、時差計算回路アレイ２における発火ノード１１間の複数のポイント（時差計算回路３及びルータ４の組）により形成される。
【0140】
図２０～図２３において、送信元ニューロンと送信先ニューロンとの間の複数ホップの経路（時差計算回路アレイ２）は、送信元ニューロンと送信先ニューロンとの間の１つのシナプスを表現する。上述したように、ＮＣ１は形式ニューロンモデルのため、複数ホップの経路は、物理的距離を表現するものではない。
【0141】
なお、便宜上、図２０～図２３の説明では、時差計算回路３及びルータ４の組を「ポイント」と表記し、白抜きの丸又は網掛けの四角で示す。また、ポイント間（ルータ４間）を接続する部分を「伝送路」と表記する。また、図２０～図２３に示すステップ（Step）の添字の数字は、１を起点として、スパイク５がクロックごとに経路を１ホップずつ進んだ（伝送された）状態を示す。
【0142】
図２０には、送信元ニューロンと送信先ニューロンとの間のポイント上でスパイク５が合流する場合の伝送例を示す。
【0143】
ステップＡ１において、（pre）スパイク５ａが送信元ニューロンから送出され、左から１つ目のポイントに到着する。スパイク５ａのカウンタＣの値が1に更新される。
【0144】
ステップＡ２において、スパイク５ａが左から２つ目のポイントに到着する。スパイク５ａのカウンタＣの値が2に更新される。
【0145】
ステップＡ３において、スパイク５ａが左から３つ目のポイントに到着する。スパイク５ａのカウンタＣの値が3に更新される。また、（post）スパイク５ｂが送信先ニューロンから送出され、右から１つ目のポイントに到着する。スパイク５ｂのカウンタＣの値が1に更新される。
【0146】
ステップＡ４において、スパイク５ａが左から４つ目のポイントに到着する。スパイク５ａのカウンタＣの値が4に更新される。また、スパイク５ｂが右から２つ目のポイントに到着する。スパイク５ｂのカウンタＣの値が2に更新される。
【0147】
ステップＡ５において、スパイク５ａ及び５ｂが、左から５つ目（右から３つ目）のポイントで合流する。スパイク５ａのカウンタＣの値が5に更新される。また、スパイク５ｂのカウンタＣの値が3に更新される。当該ポイントの時差計算回路３は、postスパイク５ｂのカウンタＣの値（2）と、preスパイク５ａのカウンタＣの値（5）との差分を計算することで時差Δｔ（-3）を算出し、時差Δｔと、値をインクリメントしたカウンタＪとをセットしたpreスパイク５ａを伝送する。また、時差計算回路３は、postスパイク５ｂを破棄する。
【0148】
ステップＡ６において、時差Δｔがセットされたスパイク５ａが左から６つ目のポイントに到着する。スパイク５ａのカウンタＣの値は、更新されなくてよい。また、（pre）スパイク５ｃが送信元ニューロンから送出され、左から１つ目のポイントに到着する。スパイク５ｃのカウンタＣの値が1に更新される。
【0149】
このように、時差計算回路アレイ２は、postスパイク５ｂの発火タイミングとpreスパイク５ａの発火タイミングとの時差（図２０の例ではステップＡ３とステップＡ１との時差）Δｔを、これらのスパイク５が合流した時差計算回路３において計算する。また、時差Δｔの計算に用いるカウンタＣや、計算した時差Δｔは、スパイク５にセットされて伝送される。従って、時差Δｔの計算及び伝送に関し、メモリ等の記憶領域を確保する必要がなく、簡素な構成及びロジック、且つ、スケーラブルな構成によって、時差Δｔの計算及び伝送を可能とすることができる。
【0150】
なお、送信先ニューロン（例えば第２発火ノード１１）は、時差計算回路アレイ２から受信したスパイク５ａにセットされた時差Δｔに基づき、送信先ニューロンと送信元ニューロンとの間の結合強度Ｗを更新する。
【0151】
図２１には、送信元ニューロンからのpreスパイク５ｄが送信先ニューロンに到着するまでの間に、postスパイク５ｅと合流しない場合（送信先ニューロンでスパイク５ｄ及び５ｅが合流する場合）の伝送例を示す。
【0152】
ステップＢ１において、（pre）スパイク５ｄが送信元ニューロンから送出され、左から１つ目のポイントに到着する。スパイク５ｄのカウンタＣの値が1に更新される。
【0153】
ステップＢ２～Ｂ７の各々では、スパイク５ｄがポイントを１つずつ紙面右側に進むとともに、スパイク５ｄのカウンタＣの値が1つずつ加算される。
【0154】
ステップＢ８において、スパイク５ｄが送信先ニューロンに到着する。スパイク５ｄのカウンタＣの値が8に更新される。スパイク５ｄのカウンタＪの値は初期値（0）のままであるため、送信先ニューロンではスパイク５ｄが保持される。
【0155】
ステップＢ９において、スパイク５ｄのカウンタＣの値が9に更新される。また、スパイク５ｅが送信先ニューロンで発生する。送信先ニューロンは、時差計算回路３と同様の手法によって、スパイク５ｅを発生させたクロックにおいて、スパイク５ｅのカウンタＣの値（0）とスパイク５ｄのカウンタＣの値（9）との差分の計算により時差Δｔ（-9）を算出する。送信先ニューロンは、時差Δｔの取得後、スパイク５ｄ及び５ｅを破棄する。また、送信先ニューロンは、取得した時差Δｔに基づき、結合強度Ｗを更新する。
【0156】
このように、スパイク５ｄは、送信先ニューロンに到着しても他のスパイク５と合流しない場合、ステップごとにカウンタＣの値がインクリメントされるとともに、合流まで保持される。これにより、時差計算回路アレイ２は、postスパイク５ｅの発火タイミングとpreスパイク５ｄの発火タイミングとの時差（図２１の例ではステップＢ９とステップＢ１との時差）Δｔを適切に計算及び取得することができる。
【0157】
図２２には、送信先ニューロンからのpostスパイク５ｆが送信元ニューロンに到着するまでの間に、preスパイク５ｇと合流しない場合（送信元ニューロンでスパイク５ｆ及び５ｇが合流する場合）の伝送例を示す。
【0158】
ステップＣ１において、（post）スパイク５ｆが送信先ニューロンから送出され、右から１つ目のポイントに到着する。スパイク５ｆのカウンタＣの値が1に更新される。
【0159】
ステップＣ２～Ｃ７の各々では、スパイク５ｆがポイントを１つずつ紙面左側に進むとともに、スパイク５ｆのカウンタＣの値が1つずつ加算される。
【0160】
ステップＣ８において、スパイク５ｆが送信元ニューロンに到着する。スパイク５ｆのカウンタＣの値が8に更新される。スパイク５ｆのカウンタＪの値は初期値（0）のままであるため、送信元ニューロンではスパイク５ｆが保持される。
【0161】
ステップＣ９において、スパイク５ｆのカウンタＣの値が9に更新される。また、スパイク５ｇが送信元ニューロンで発生する。送信元ニューロンは、時差計算回路３と同様の手法によって、スパイク５ｇを発生させたクロックにおいて、スパイク５ｆのカウンタＣの値（9）とスパイク５ｇのカウンタＣの値（0）との差分の計算により時差Δｔ（+9）を算出する。送信元ニューロンは、時差Δｔの計算後、postスパイク５ｆを破棄するとともに、時差Δｔと、値をインクリメントしたカウンタＪとをセットした更新後のpreスパイク５ｇを時差計算回路アレイ２に送信する。
【0162】
ステップＣ１０において、preスパイク５ｇが左から１つ目のポイントに到着する。このとき、当該ポイントのルータ４及び時差計算回路３は、スパイク５ｇのカウンタＪが1（0以外）であるため、スパイク５ｇのカウンタＣの値の更新を抑制してよい。ステップＣ１０以降、preスパイク５ｇは、ステップごとに１つずつ紙面右側のポイントに進み、送信先ニューロンに到着後（送信先ニューロンが時差Δｔを取得後）に、破棄される。
【0163】
このように、スパイク５ｆは、送信元ニューロンに到着しても他のスパイク５と合流しない場合、ステップごとにカウンタＣの値がインクリメントされるとともに、合流まで保持される。これにより、時差計算回路アレイ２は、postスパイク５ｆの発火タイミングとpreスパイク５ｇの発火タイミングとの時差（図２２の例ではステップＣ９とステップＣ１との時差）Δｔを正確に計算及び取得することができる。
【0164】
なお、送信元ニューロン及び送信先ニューロンの間のホップ数や、時差Δｔの値が偶数か奇数か（各スパイク５の発火タイミング）、という要因により、スパイク５の合流がポイント（時差計算回路３及びルータ４）で発生するか、伝送路（ルータ４間）で発生するかが決まる。これは、時差計算回路アレイ２でのルーティング方法に依存するため、ルーティング方法によって、スパイク５の合流がポイント（時差計算回路３及びルータ４）で発生するように制御することも可能である。
【0165】
或いは、時差計算回路アレイ２は、例えば、スパイク５の合流が伝送路（ルータ４間）で発生する場合にも時差Δｔを計算できるように設計されてもよい。
【0166】
一例として、時差計算回路３は、合流しないpostスパイク５を受信し、隣接するポイントに転送する際に、少なくとも１クロックの間は、当該スパイク５の複製を保持してもよい。このとき、時差計算回路３は、クロック（ステップ）の増加に応じて、当該スパイク５の複製のカウンタＣの値をインクリメントしてよい。時差計算回路３は、postスパイク５を送信してから１クロックの間にpostスパイク５の送信方向（Ｎ，Ｅ，Ｗ，Ｓ）からpreスパイク５を受信した場合、当該preスパイク５と、postスパイク５の複製との合流判定、及び、合流した場合の時差計算を行なってよい。
【0167】
これにより、時差計算回路３は、スパイク５の合流場所が隣接する伝送路上である場合にも、時差Δｔを計算でき、preスパイク５に時差Δｔ（及びカウンタＪ）をセットして送信先ニューロンに送信できる。
【0168】
図２３には、送信元ニューロン及び送信先ニューロンの各々から、複数のスパイク５が送出される場合の動作例を示す。
【0169】
ステップＤ１において、（pre）スパイク５ｈが送信元ニューロンから送出され、左から１つ目の伝送路上に存在する。スパイク５ｈのカウンタＣの値は、初期値（0）のままである。
【0170】
ステップＤ２において、スパイク５ｈが左から２つ目の伝送路上に存在する。スパイク５ｈのカウンタＣの値は、左から１つ目のポイントで1に更新されている。
【0171】
ステップＤ３において、スパイク５ｈが左から３つ目の伝送路上に存在する。スパイク５ｈのカウンタＣの値は、左から２つ目のポイントで2に更新されている。また、（pre）スパイク５ｉが送信元ニューロンから送出され、左から１つ目の伝送路上に存在する。スパイク５ｉのカウンタＣの値は、初期値（0）のままである。さらに、（post）スパイク５ｊが送信先ニューロンから送出され、右から１つ目の伝送路上に存在する。スパイク５ｊのカウンタＣの値は、初期値（0）のままである。
【0172】
ステップＤ４において、スパイク５ｈ及び５ｊが左から４つ目（右から２つ目）の伝送路上で合流する。スパイク５ｈのカウンタＣの値は、左から３つ目のポイントで3に更新されている。スパイク５ｊのカウンタＣの値は、右から１つ目のポイントで1に更新されている。また、スパイク５ｉが左から２つ目の伝送路上に存在する。さらに、（pre）スパイク５ｋが送信元ニューロンから送出され、左から１つ目の伝送路上に存在する。スパイク５ｉ及び５ｋの各々のカウンタＣの値は、初期値（0）のままである。
【0173】
ステップＤ５において、preスパイク５ｈが左から５つ目の伝送路上に存在する。スパイク５ｈには、左から４つ目のポイントで計算された時差Δｔ＿ｈ（-2）と、値がインクリメントされたカウンタＪ（1）とがセットされている。なお、postスパイク５ｊは、廃棄されている。
【0174】
ステップＤ６において、時差Δｔ＿ｈがセットされたpreスパイク５ｈが送信先ニューロンに到着する。送信先ニューロンは、時差Δｔ＿ｈの取得後、スパイク５ｈを破棄する。また、スパイク５ｉが左から４つ目の伝送路上に存在する。スパイク５ｉのカウンタＣの値は、左から３つ目のポイントで3に更新されている。さらに、スパイク５ｋが左から３つ目の伝送路上に存在する。スパイク５ｋのカウンタＣの値は、左から２つ目のポイントで2に更新されている。また、スパイク５ｌが送信先ニューロンから送出され、右から１つ目の伝送路上に存在する。スパイク５ｌのカウンタＣの値は、初期値（0）のままである。
【0175】
ステップＤ６及びＤ７の間において、スパイク５ｉ及び５ｌが左から４つ目（右から１つ目）のポイントで合流する。preスパイク５ｉには、当該ポイントで計算された時差Δｔ＿ｉ（-3）と、値がインクリメントされたカウンタＪ（1）とがセットされる。なお、postスパイク５ｌは、廃棄される。
【0176】
ステップＤ７において、時差Δｔ＿ｉがセットされたpreスパイク５ｉが左から５つ目の伝送路上に存在する。また、スパイク５ｋが左から４つ目の伝送路上に存在する。スパイク５ｋのカウンタＣの値は、左から３つ目のポイントで3に更新されている。さらに、スパイク５ｍが送信元ニューロンから送出され、左から１つ目の伝送路上に存在する。また、スパイク５ｎが送信先ニューロンから送出され、右から１つ目の伝送路上に存在する。スパイク５ｍ及び５ｎの各々のカウンタＣの値は、初期値（0）のままである。
【0177】
ステップＤ７及びＤ８の間において、スパイク５ｋ及び５ｎが左から４つ目（右から１つ目）のポイントで合流する。preスパイク５ｋには、当該ポイントで計算された時差Δｔ＿ｋ（-3）と、値がインクリメントされたカウンタＪ（1）とがセットされる。なお、postスパイク５ｎは、廃棄される。
【0178】
ステップＤ８において、スパイク５ｉが送信先ニューロンに到着する。送信先ニューロンは、時差Δｔ＿ｉの取得後、スパイク５ｉを破棄する。また、時差Δｔ＿ｋがセットされたpreスパイク５ｋが左から５つ目の伝送路上に存在する。スパイク５ｋのカウンタＣの値は、左から４つ目のポイントで4に更新されている。また、スパイク５ｍが左から２つ目の伝送路上に存在する。スパイク５ｍのカウンタＣの値は、左から１つ目のポイントで1に更新されている。
【0179】
このように、伝送路上で合流するスパイク５ｈ及び５ｊについても、時差計算回路アレイ２は、postスパイク５ｊの発火タイミングとpreスパイク５ｈの発火タイミングとの時差（図２３の例ではステップＤ３とステップＤ１との時差）Δｔを適切に計算及び取得することができる。
【0180】
〔Ｄ〕その他
上述した実施形態に係る技術は、以下のように変形、変更して実施することができる。
上述した実施形態に係る技術は、以下のように変形、変更して実施することができる。
【0181】
例えば、一実施形態に係るスパイク５にセットされるカウンタＪ及びＣの初期値は、それぞれ0に限定されるものではなく、ＮＣ１において共通に定義されていれば、種々の値が用いられてもよい。
【0182】
【0183】
〔Ｅ〕付記
以上の実施形態に関し、さらに以下の付記を開示する。
以上の実施形態に関し、さらに以下の付記を開示する。
【0184】
（付記１）
スパイクの存在時間に関するカウンタを含む前記スパイクを発生させる複数のノードと、
前記複数のノード間を相互に接続し、前記スパイクの伝送経路を形成する伝送アレイと、を備え、
前記伝送アレイは、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する、複数の伝送回路を備え、
前記複数の伝送回路の各々は、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
ニューロモルフィックコンピューティング回路。
スパイクの存在時間に関するカウンタを含む前記スパイクを発生させる複数のノードと、
前記複数のノード間を相互に接続し、前記スパイクの伝送経路を形成する伝送アレイと、を備え、
前記伝送アレイは、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する、複数の伝送回路を備え、
前記複数の伝送回路の各々は、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
ニューロモルフィックコンピューティング回路。
【0185】
（付記２）
前記複数の伝送回路の各々は、前記第２スパイクの前記カウンタの値から前記第１スパイクの前記カウンタの値を減じることで前記時差を算出する、
付記１に記載のニューロモルフィックコンピューティング回路。
前記複数の伝送回路の各々は、前記第２スパイクの前記カウンタの値から前記第１スパイクの前記カウンタの値を減じることで前記時差を算出する、
付記１に記載のニューロモルフィックコンピューティング回路。
【0186】
（付記３）
前記複数の伝送回路の各々は、前記スパイクが１つの伝送回路を移動する時間区間であるクロック内で、前記第１スパイクと、前記第２スパイクとを自身の前記伝送回路が受信した場合に、前記合流を検出する、
付記１又は付記２に記載のニューロモルフィックコンピューティング回路。
前記複数の伝送回路の各々は、前記スパイクが１つの伝送回路を移動する時間区間であるクロック内で、前記第１スパイクと、前記第２スパイクとを自身の前記伝送回路が受信した場合に、前記合流を検出する、
付記１又は付記２に記載のニューロモルフィックコンピューティング回路。
【0187】
（付記４）
前記第２ノードは、前記伝送アレイから受信した前記第１スパイクにセットされた前記時差に基づき、前記第２ノードと前記第１ノードとの間の結合強度を更新する、
付記１～付記３のいずれか１項に記載のニューロモルフィックコンピューティング回路。
前記第２ノードは、前記伝送アレイから受信した前記第１スパイクにセットされた前記時差に基づき、前記第２ノードと前記第１ノードとの間の結合強度を更新する、
付記１～付記３のいずれか１項に記載のニューロモルフィックコンピューティング回路。
【0188】
（付記５）
前記スパイクは、合流有無を示す合流情報を含み、
前記伝送回路は、前記第１スパイクと前記第２スパイクとの合流を検出した場合に、前記第１スパイクの前記合流情報を初期値とは異なる値に更新し、
前記第２ノードは、受信した前記第１スパイクの前記合流情報の値が前記初期値とは異なる場合に、前記第１スパイクにセットされた前記時差に基づき、前記結合強度を更新する、
付記４に記載のニューロモルフィックコンピューティング回路。
前記スパイクは、合流有無を示す合流情報を含み、
前記伝送回路は、前記第１スパイクと前記第２スパイクとの合流を検出した場合に、前記第１スパイクの前記合流情報を初期値とは異なる値に更新し、
前記第２ノードは、受信した前記第１スパイクの前記合流情報の値が前記初期値とは異なる場合に、前記第１スパイクにセットされた前記時差に基づき、前記結合強度を更新する、
付記４に記載のニューロモルフィックコンピューティング回路。
【0189】
（付記６）
前記第２ノードは、前記伝送アレイから受信した前記第１スパイクの前記合流情報の値が前記初期値である場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第１スパイクの前記カウンタの値を更新し、
前記第２ノードが前記第２スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき前記時差を算出し、
前記時差に基づき、前記結合強度を更新する、
付記５に記載のニューロモルフィックコンピューティング回路。
前記第２ノードは、前記伝送アレイから受信した前記第１スパイクの前記合流情報の値が前記初期値である場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第１スパイクの前記カウンタの値を更新し、
前記第２ノードが前記第２スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき前記時差を算出し、
前記時差に基づき、前記結合強度を更新する、
付記５に記載のニューロモルフィックコンピューティング回路。
【0190】
（付記７）
前記第１ノードは、前記伝送アレイから前記第２スパイクを受信した場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第２スパイクの前記カウンタの値を更新し、
前記第１ノードが前記第１スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した前記時差を前記第１スパイクにセットし、
前記第１スパイクの前記合流情報を前記初期値とは異なる値に更新し、
前記第１スパイクを前記伝送アレイに送信する、
付記５又は付記６に記載のニューロモルフィックコンピューティング回路。
前記第１ノードは、前記伝送アレイから前記第２スパイクを受信した場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第２スパイクの前記カウンタの値を更新し、
前記第１ノードが前記第１スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した前記時差を前記第１スパイクにセットし、
前記第１スパイクの前記合流情報を前記初期値とは異なる値に更新し、
前記第１スパイクを前記伝送アレイに送信する、
付記５又は付記６に記載のニューロモルフィックコンピューティング回路。
【0191】
（付記８）
前記複数の伝送回路の各々は、前記合流を検出し、前記時差を算出した場合に、前記第２スパイクを破棄する、
付記１～付記７のいずれか１項に記載のニューロモルフィックコンピューティング回路。
前記複数の伝送回路の各々は、前記合流を検出し、前記時差を算出した場合に、前記第２スパイクを破棄する、
付記１～付記７のいずれか１項に記載のニューロモルフィックコンピューティング回路。
【0192】
（付記９）
前記伝送アレイは、前記複数の伝送回路を二次元又は三次元のメッシュ状に配置し、次元順のルーティングにより前記スパイクに応じた前記伝送経路を形成する、
付記１～付記８のいずれか１項に記載のニューロモルフィックコンピューティング回路。
前記伝送アレイは、前記複数の伝送回路を二次元又は三次元のメッシュ状に配置し、次元順のルーティングにより前記スパイクに応じた前記伝送経路を形成する、
付記１～付記８のいずれか１項に記載のニューロモルフィックコンピューティング回路。
【0193】
（付記１０）
複数のノードと、前記複数のノード間を相互に接続する伝送アレイとを備えるニューロモルフィックコンピューティング回路の制御方法であって、
前記複数のノードの各々が、スパイクの存在時間に関するカウンタを含む前記スパイクを発生させ、
前記伝送アレイに備えられる、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する複数の伝送回路の各々が、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
制御方法。
複数のノードと、前記複数のノード間を相互に接続する伝送アレイとを備えるニューロモルフィックコンピューティング回路の制御方法であって、
前記複数のノードの各々が、スパイクの存在時間に関するカウンタを含む前記スパイクを発生させ、
前記伝送アレイに備えられる、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する複数の伝送回路の各々が、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットする、
制御方法。
【0194】
（付記１１）
前記複数の伝送回路の各々が、前記第２スパイクの前記カウンタの値から前記第１スパイクの前記カウンタの値を減じることで前記時差を算出する、
付記１０に記載の制御方法。
前記複数の伝送回路の各々が、前記第２スパイクの前記カウンタの値から前記第１スパイクの前記カウンタの値を減じることで前記時差を算出する、
付記１０に記載の制御方法。
【0195】
（付記１２）
前記複数の伝送回路の各々が、前記スパイクが１つの伝送回路を移動する時間区間であるクロック内で、前記第１スパイクと、前記第２スパイクとを自身の前記伝送回路が受信した場合に、前記合流を検出する、
付記１０又は付記１１に記載の制御方法。
前記複数の伝送回路の各々が、前記スパイクが１つの伝送回路を移動する時間区間であるクロック内で、前記第１スパイクと、前記第２スパイクとを自身の前記伝送回路が受信した場合に、前記合流を検出する、
付記１０又は付記１１に記載の制御方法。
【0196】
（付記１３）
前記第２ノードが、前記伝送アレイから受信した前記第１スパイクにセットされた前記時差に基づき、前記第２ノードと前記第１ノードとの間の結合強度を更新する、
付記１０～付記１２のいずれか１項に記載の制御方法。
前記第２ノードが、前記伝送アレイから受信した前記第１スパイクにセットされた前記時差に基づき、前記第２ノードと前記第１ノードとの間の結合強度を更新する、
付記１０～付記１２のいずれか１項に記載の制御方法。
【0197】
（付記１４）
前記スパイクは、合流有無を示す合流情報を含み、
前記伝送回路が、前記第１スパイクと前記第２スパイクとの合流を検出した場合に、前記第１スパイクの前記合流情報を初期値とは異なる値に更新し、
前記第２ノードが、受信した前記第１スパイクの前記合流情報の値が前記初期値とは異なる場合に、前記第１スパイクにセットされた前記時差に基づき、前記結合強度を更新する、
付記１３に記載の制御方法。
前記スパイクは、合流有無を示す合流情報を含み、
前記伝送回路が、前記第１スパイクと前記第２スパイクとの合流を検出した場合に、前記第１スパイクの前記合流情報を初期値とは異なる値に更新し、
前記第２ノードが、受信した前記第１スパイクの前記合流情報の値が前記初期値とは異なる場合に、前記第１スパイクにセットされた前記時差に基づき、前記結合強度を更新する、
付記１３に記載の制御方法。
【0198】
（付記１５）
前記第２ノードが、前記伝送アレイから受信した前記第１スパイクの前記合流情報の値が前記初期値である場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第１スパイクの前記カウンタの値を更新し、
前記第２ノードが前記第２スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき前記時差を算出し、
前記時差に基づき、前記結合強度を更新する、
付記１４に記載の制御方法。
前記第２ノードが、前記伝送アレイから受信した前記第１スパイクの前記合流情報の値が前記初期値である場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第１スパイクの前記カウンタの値を更新し、
前記第２ノードが前記第２スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき前記時差を算出し、
前記時差に基づき、前記結合強度を更新する、
付記１４に記載の制御方法。
【0199】
（付記１６）
前記第１ノードが、前記伝送アレイから前記第２スパイクを受信した場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第２スパイクの前記カウンタの値を更新し、
前記第１ノードが前記第１スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した前記時差を前記第１スパイクにセットし、
前記第１スパイクの前記合流情報を前記初期値とは異なる値に更新し、
前記第１スパイクを前記伝送アレイに送信する、
付記１４又は付記１５に記載の制御方法。
前記第１ノードが、前記伝送アレイから前記第２スパイクを受信した場合に、
前記スパイクが１つの伝送回路を移動する時間区間であるクロックごとに、前記第２スパイクの前記カウンタの値を更新し、
前記第１ノードが前記第１スパイクを発生させたクロックにおいて、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した前記時差を前記第１スパイクにセットし、
前記第１スパイクの前記合流情報を前記初期値とは異なる値に更新し、
前記第１スパイクを前記伝送アレイに送信する、
付記１４又は付記１５に記載の制御方法。
【0200】
（付記１７）
前記複数の伝送回路の各々が、前記合流を検出し、前記時差を算出した場合に、前記第２スパイクを破棄する、
付記１０～付記１６のいずれか１項に記載の制御方法。
前記複数の伝送回路の各々が、前記合流を検出し、前記時差を算出した場合に、前記第２スパイクを破棄する、
付記１０～付記１６のいずれか１項に記載の制御方法。
【0201】
（付記１８）
前記伝送アレイが、前記複数の伝送回路を二次元又は三次元のメッシュ状に配置し、次元順のルーティングにより前記スパイクに応じた前記伝送経路を形成する、
付記１０～付記１７のいずれか１項に記載の制御方法。
前記伝送アレイが、前記複数の伝送回路を二次元又は三次元のメッシュ状に配置し、次元順のルーティングにより前記スパイクに応じた前記伝送経路を形成する、
付記１０～付記１７のいずれか１項に記載の制御方法。
【符号の説明】
【0202】
１ ニューロモルフィックコンピューティングハードウェア（ＮＣ）
１０ ネットワークモデル
１１ 発火ノード
１１ａ 入力バッファ
１１ｂ 結合強度機構
１１ｃ 発火機構
１１ｄ 結合強度メモリ
２ 時差計算回路アレイ
３ 時差計算回路
３１ 比較器アレイ
３１ａ 比較器
３２ 選択値生成回路
３３ 選択回路
３４ 計算部
４ ルータ
４１，４１ａ～４１ｅ ＦＩＦＯ
４２ クロスバ
４３ 制御部
４４ 調停部
４５，４５ａ～４５ｅ 出力部
５，５ａ～５ｎ スパイク
６ チップ
１０ ネットワークモデル
１１ 発火ノード
１１ａ 入力バッファ
１１ｂ 結合強度機構
１１ｃ 発火機構
１１ｄ 結合強度メモリ
２ 時差計算回路アレイ
３ 時差計算回路
３１ 比較器アレイ
３１ａ 比較器
３２ 選択値生成回路
３３ 選択回路
３４ 計算部
４ ルータ
４１，４１ａ～４１ｅ ＦＩＦＯ
４２ クロスバ
４３ 制御部
４４ 調停部
４５，４５ａ～４５ｅ 出力部
５，５ａ～５ｎ スパイク
６ チップ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】