特開 2024-95936 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024095936

(43)【公開日】2024-07-11

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240704BHJP

【ＦＩ】

H01G4/30 201N

H01G4/30 201L

H01G4/30 201K

H01G4/30 515

H01G4/30 512

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023103676

(22)【出願日】2023-06-23

(31)【優先権主張番号】10-2022-0188725

(32)【優先日】2022-12-29

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リー、エウン ジュン

(72)【発明者】

【氏名】チャエ、ヒュン シク

(72)【発明者】

【氏名】キム、スン ミ

(72)【発明者】

【氏名】ジュン、ドン ジュン

(72)【発明者】

【氏名】リー、ジョン ホ

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC09

5E001AD02

5E001AE01

5E001AE02

5E001AE03

5E001AF06

5E082AA01

5E082AB03

5E082BC33

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082GG10

5E082GG11

5E082JJ03

5E082JJ12

(57)【要約】

【課題】積層型電子部品の信頼性を向上させることができ、サイドマージン部のクラック発生及びクラック伝播を抑制することができる積層型電子部品を提供する。
【解決手段】本発明の一実施形態による積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に交互に配置される第１及び第２内部電極を含み、上記第１方向に対向する第１及び第２面、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面、上記第１面から第４面と連結され、第３方向に対向する第５及び第６面を含む本体と、上記第５及び第６面に配置されるサイドマージン部と、上記第３及び第４面に配置される外部電極と、を含み、上記サイドマージン部は上記内部電極に隣接した第１領域及び上記サイドマージン部の外側に隣接した第２領域を含み、上記第１領域のＳｎ含量は上記第２領域のＳｎ含量よりも低く、上記第１領域のＳｎ含量は上記内部電極から上記第２領域に向かうにつれて次第に増加することができる。
【選択図】図６

【特許請求の範囲】

【請求項1】

誘電体層及び前記誘電体層を間に挟んで第１方向に交互に配置される第１及び第２内部電極を含み、前記第１方向に対向する第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に対向する第３面及び第４面、前記第１面から前記第４面と連結され、第３方向に対向する第５面及び第６面を含む本体と、
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、を含み、
前記サイドマージン部は前記内部電極に隣接した第１領域及び前記サイドマージン部の外側に隣接した第２領域を含み、
前記第１領域のＳｎ平均含量は前記第２領域のＳｎ平均含量よりも低く、
前記第１領域のＳｎ含量は前記内部電極から前記第２領域に向かうにつれて次第に増加する、積層型電子部品。

【請求項2】

前記第１領域の平均Ｓｎ含量をＣｓ１、前記第２領域の平均Ｓｎ含量をＣｓ２としたとき、
３≦Ｃｓ２／Ｃｓ１≦５を満たす、請求項１に記載の積層型電子部品。

【請求項3】

前記第１領域の平均Ｓｎ含量をＣｓ１、前記第２領域の平均Ｓｎ含量をＣｓ２としたとき、前記Ｃｓ１は０．２５ａｔ％以上０．７ａｔ％以下であり、前記Ｃｓ２は０．７５ａｔ％以上４．０ａｔ％以下である、請求項１に記載の積層型電子部品。

【請求項4】

前記第１領域の第３方向サイズは４μｍ以上１０μｍ以下である、請求項１に記載の積層型電子部品。

【請求項5】

前記第１領域のＳｎ含量は前記内部電極から前記第２領域方向に１μｍ当たり０．１ａｔ％以上増加する、請求項１に記載の積層型電子部品。

【請求項6】

前記第１領域において本体と接する領域のＳｎ含量と前記第２領域に接する領域のＳｎ含量との差は０．５ａｔ％以上である、請求項１に記載の積層型電子部品。

【請求項7】

前記第２領域の前記第３方向の平均サイズは６μｍ以上１５μｍ以下である、請求項１に記載の積層型電子部品。

【請求項8】

前記第２領域のＳｎ含量は前記第１領域から前記サイドマージン部の外側方向に１μｍ当たり０．１ａｔ％未満増加する、請求項１に記載の積層型電子部品。

【請求項9】

前記第２領域において第１領域と接する領域のＳｎ含量と前記サイドマージン部の外側に接する領域のＳｎ含量との差は０．３ａｔ％以下である、請求項１に記載の積層型電子部品。

【請求項10】

前記第１領域の結晶粒平均サイズは前記第２領域の結晶粒平均サイズよりも５０ｎｍ以上大きい、請求項１に記載の積層型電子部品。

【請求項11】

前記第１領域の結晶粒平均サイズは２００ｎｍ以上４００ｎｍ以下であり、
前記第２領域の結晶粒平均サイズは１５０ｎｍ以上３００ｎｍ以下である、請求項１に記載の積層型電子部品。

【請求項12】

前記第１領域及び前記第２領域はＳｉを含み、
前記第１領域のＳｉ平均含量は前記第２領域のＳｉ平均含量よりも低い、請求項１に記載の積層型電子部品。

【請求項13】

前記第１内部電極は前記第３面、前記第５面及び前記第６面と連結され、
前記第２内部電極は前記第４面、前記第５面及び前記第６面と連結される、請求項１に記載の積層型電子部品。

【請求項14】

前記第１内部電極の前記第３方向の両端の少なくとも一部及び前記第２内部電極の前記第３方向の両端の少なくとも一部にはＳｉ二次相を含む、請求項１３に記載の積層型電子部品。

【請求項15】

前記第１領域及び前記第２領域はＳｉ二次相を含み、
前記第１領域に配置されたＳｉ二次相の面積比率は前記第２領域に配置されたＳｉ二次相の面積比率よりも小さい、請求項１から１４のいずれか一項に記載の積層型電子部品。

【請求項16】

前記本体は前記誘電体層を間に挟んで前記第１方向に交互に配置される第１内部電極及び第２内部電極を含む容量形成部を含み、
前記容量形成部の誘電体層はＳｎを含む、請求項１から１４のいずれか一項に記載の積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関する。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充電又は放電させる役割を果たすチップ形態のコンデンサである。

【0003】

かかる積層セラミックキャパシタは、小型でありながら高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として使用されることができる。コンピュータ、モバイル機器などの各種電子機器が小型化及び高出力化するにつれて、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大しつつある。

【0004】

また、近年では、自動車用電装部品に対する業界の関心が高まり、積層セラミックキャパシタに対しても自動車若しくはインフォテインメントシステムに使用されるために高信頼性及び高強度特性が要求されている。

【0005】

積層セラミックキャパシタの小型及び高容量化のためには、電極有効面積の極大化（容量実現に必要な有効体積分率を増加）が要求される。

【0006】

上記のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにあたって、内部電極を本体の幅方向に露出させることで、マージンのない設計を介して内部電極の幅方向面積を極大化し、且つかかるチップを製作してから焼成する前の段階において、チップの幅方向の電極露出面にサイドマージン部を別に付着して完成する方法が適用されている。

【0007】

サイドマージン部を別に付着する方法によってキャパシタの単位体積当たりの容量は向上させることができるものの、サイドマージン部の厚さ減少などによって信頼性が低下するという問題点があった。具体的には、サイドマージン部の厚さが減少するにつれて、外部衝撃によるクラック（ｃｒａｃｋ）が発生し易くなり、サイドマージン部の外側に発生したクラックが本体まで伝播し易くなるため、信頼性が低下する恐れがあった。

【0008】

したがって、サイドマージン部のクラック発生及びクラック伝播を抑制することができる構造を有する積層型電子部品に対する開発が要求される。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の様々な目的の一つは、積層型電子部品の信頼性を向上させるためである。

【0010】

本発明の様々な目的の一つは、サイドマージン部のクラック発生及びクラック伝播を抑制するためである。

【0011】

但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【課題を解決するための手段】

【0012】

本発明の一実施形態による積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に交互に配置される第１及び第２内部電極を含み、上記第１方向に対向する第１及び第２面、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面、上記第１面から第４面と連結され、第３方向に対向する第５及び第６面を含む本体と、上記第５及び第６面に配置されるサイドマージン部と、上記第３及び第４面に配置される外部電極と、を含み、上記サイドマージン部は上記内部電極に隣接した第１領域及び上記サイドマージン部の外側に隣接した第２領域を含み、上記第１領域のＳｎ含量は上記第２領域のＳｎ含量よりも低く、上記第１領域のＳｎ含量は上記内部電極から上記第２領域に向かうにつれて次第に増加することができる。

【発明の効果】

【0013】

本発明の様々な効果の一つとして、サイドマージン部の位置別Ｓｎ含量を制御することで、積層型電子部品の信頼性を向上させることができる。

【0014】

本発明の様々な効果の一つとして、サイドマージン部の位置別Ｓｎ含量を制御することで、サイドマージン部のクラック発生及びクラック伝播を抑制することができる。

【0015】

本発明の様々な効果の一つとして、サイドマージン部のクラック発生及びクラック伝播を抑制することで、積層型電子部品の耐湿信頼性を向上させることができる。

【0016】

但し、本発明の多様且つ有益な長所及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【図面の簡単な説明】

【0017】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示した図面である。

【図2】図１の積層型電子部品から外部電極を除外して示した斜視図である。

【図3】図１の積層型電子部品から外部電極及びサイドマージン部を除外して示した斜視図である。

【図4】図１のＩ－Ｉ'に沿った断面図である。

【図5】図４のＰ領域を拡大した図面である。

【図6】発明例のサイドマージン部の第１及び第３方向断面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ，走査透過電子顕微鏡）でスキャンしたイメージである。

【図7】図６のＬ１に沿ってラインプロファイル（ｌｉｎｅ ｐｒｏｆｉｌｅ）した結果である。

【図8】図６の領域をＳＴＥＭ－ＥＤＳでＳｎ元素マッピング（ｍａｐｐｉｎｇ）した結果である。

【図9】図６の領域をＳＴＥＭ－ＥＤＳでＳｉ元素マッピング（ｍａｐｐｉｎｇ）した結果である。

【図10】第１領域を５万倍率の走査透過電子顕微鏡（ＳＴＥＭ）でスキャンしたイメージである。

【図11】第２領域を５万倍率の走査透過電子顕微鏡（ＳＴＥＭ）でスキャンしたイメージである。

【発明を実施するための形態】

【0018】

以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0019】

なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、図面で示された各構成の大きさ及び厚さは説明の便宜のために任意に示したため、本発明が必ずしも図示されたものに限定されるのではない。また、同一思想の範囲内において機能が同一である構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含むことができることを意味する。

【0020】

図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

【0021】

［積層型電子部品］
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示した図面である。

【0022】

図２は、図１の積層型電子部品から外部電極を除外して示した斜視図である。

【0023】

図３は、図１の積層型電子部品から外部電極及びサイドマージン部を除外して示した斜視図である。

【0024】

図４は、図１のＩ－Ｉ'に沿った断面図である。

【0025】

図５は、図４のＰ領域を拡大した図面である。

【0026】

以下、図１から図５を参照して、本発明の一実施形態による積層型電子部品について詳細に説明する。

【0027】

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１及び上記誘電体層を間に挟んで第１方向に交互に配置される第１及び第２内部電極１２１、１２２を含み、上記第１方向に対向する第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面３、４、上記第１面から第４面と連結され、第３方向に対向する第５及び第６面５、６を含む本体１１０と、上記第５及び第６面に配置されるサイドマージン部１１４、１１５と、上記第３及び第４面に配置される外部電極１３１、１３２と、を含み、上記サイドマージン部１１４、１１５は、上記内部電極に隣接した第１領域１１４ａ、１１５ａ及び上記サイドマージン部の外側に隣接した第２領域１１４ｂ、１１５ｂを含み、上記第１領域１１４ａ、１１５ａのＳｎ含量は上記第２領域１１４ｂ、１１５ｂのＳｎ含量よりも低く、上記第１領域１１４ａ、１１５ａのＳｎ含量は上記内部電極１２１、１２２から上記第２領域１１４ｂ、１１５ｂに向かうにつれて次第に増加することができる。

【0028】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が相互に積層されている。

【0029】

本体１１０の具体的な形状に特に制限はないが、図示されたように、本体１１０は六面体状やこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。

【0030】

本体１１０は、第１方向に互いに対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に互いに対向する第３及び第４面３、４、及び第１及び第２面１、２と連結され且つ第３及び第４面３、４と連結され、第３方向に互いに対向する第５及び第６面５、６を有することができる。

【0031】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0032】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料、又はチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３、又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などが挙げられる。

【0033】

上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて、種々のセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。

【0034】

一方、誘電体層１１１の厚さは特に限定する必要はない。

【0035】

但し、積層型電子部品の小型化及び高容量化をさらに容易に達成するために一般的に誘電体層を０．６μｍ未満の厚さで薄く形成する場合、特に、誘電体層の厚さが０．３５μｍ以下である場合には、信頼性が低下する恐れがある。

【0036】

本発明の一実施形態によると、サイドマージン部１１４、１１５の位置別Ｓｎ含量を制御することで、サイドマージン部１１４、１１５のクラック発生及びクラック伝播を抑制することができることから、複数の誘電体層１１１のうち少なくとも一つの平均厚さｔｄが０．３５μｍ以下であっても、優れた信頼性を確保することができる。

【0037】

したがって、複数の誘電体層１１１のうち少なくとも一つの平均厚さｔｄが０．３５μｍ以下である場合に、本発明による信頼性向上効果がより顕著になり得る。

【0038】

上記誘電体層１１１の平均厚さｔｄは、上記第１及び第２内部電極１２１、１２２の間に配置される誘電体層１１１の第１方向平均サイズを意味することができる。

【0039】

誘電体層１１１の平均厚さは、本体１１０の長さ及び厚さ方向Ｌ－Ｔ断面を１万倍率の走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的には、スキャンしたイメージから抽出した任意の誘電体層に対して、長さ方向に等間隔である３０個の地点においてその厚さを測定して平均値を求めることができる。上記等間隔である３０個の地点は、容量形成部Ａｃで指定されることができる。また、このような平均値の測定を１０個の誘電体層に拡張して求めると、誘電体層の平均厚さをさらに一般化することができる。

【0040】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向上部及び下部に形成されたカバー部１１２、１１３と、を含むことができる。

【0041】

また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。

【0042】

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0043】

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。即ち、上記上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0044】

一方、カバー部１１２、１１３の厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をさらに容易に達成するためには、カバー部１１２、１１３の厚さｔｐが２０μｍ以下であってもよい。

【0045】

ここで、カバー部１１２、１１３の厚さｔｃは、カバー部１１２、１１３の第１方向サイズを意味することができる。また、カバー部１１２、１１３の厚さｔｃは、カバー部１１２、１１３の平均厚さｔｃを意味することができ、カバー部１１２、１１３の第１方向平均サイズを意味することができる。

【0046】

カバー部１１２、１１３の第１方向平均サイズは、本体１１０の第１及び第２方向断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を１万倍率の走査電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的には、スキャンしたイメージから抽出した任意のカバー部を第２方向に等間隔である３０個の地点において第１方向サイズを測定した平均値であることができる。上記等間隔である３０個の地点は、上部カバー部１１２で指定されることができる。また、このような平均値の測定を下部カバー部１１３に拡張して求めると、カバー部１１２、１１３の第１方向平均サイズをさらに一般化することができる。

【0047】

内部電極１２１、１２２は、誘電体層１１１と交互に配置されることができる。

【0048】

内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

【0049】

図３を参照すると、第１内部電極１２１は、第４面４と離隔して第３面３に露出し、第２内部電極１２２は、第３面３と離隔して第４面４に露出することができる。また、第１内部電極１２１は、第３、第５及び第６面３、５、６に露出することができ、第２内部電極１２２は、第４、第５及び第６面４、５、６に露出することができる。

【0050】

このとき、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１により互いに電気的に分離されることができる。

【0051】

内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上を含むことができる。

【0052】

一方、内部電極１２１、１２２の厚さは、特に限定する必要はない。

【0053】

但し、一般的に内部電極を０．６μｍ未満の厚さで薄く形成する場合、特に、内部電極の厚さが０．３５μｍ以下であると、信頼性が低下する恐れがあった。

【0054】

本発明の一実施形態によると、サイドマージン部１１４、１１５の位置別Ｓｎ含量を制御することで、サイドマージン部１１４、１１５のクラック発生及びクラック伝播を抑制することができることから、複数の内部電極１２１、１２２のうち少なくとも一つの平均厚さｔｅが０．３５μｍ以下であっても、優れた信頼性を確保することができる。

【0055】

したがって、複数の内部電極１２１、１２２のうち少なくとも一つの平均厚さｔｅが０．３５μｍ以下である場合に、本発明による効果がより顕著になり、積層型電子部品の小型化及び高容量化をさらに容易に達成することができる。

【0056】

上記内部電極１２１、１２２の平均厚さｔｅは、内部電極１２１、１２２の第１方向平均サイズを意味することができる。

【0057】

内部電極１２１、１２２の平均厚さは、本体１１０の長さ及び厚さ方向Ｌ－Ｔ断面を１万倍率の走査電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的には、スキャンしたイメージから抽出した任意の内部電極に対して、長さ方向に等間隔である３０個の地点においてその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、容量形成部Ａｃで指定されることができる。また、このような平均値の測定を１０個の内部電極に拡張して求めると、内部電極の平均厚さをさらに一般化することができる。

【0058】

本体１１０の第５及び第６面５、６には、サイドマージン部１１４、１１５が配置されることができる。

【0059】

サイドマージン部１１４、１１５は、本体１１０の第５面５に配置された第１サイドマージン部１１４と、第５面５に配置された第２サイドマージン部１１５と、を含むことができる。即ち、マージン部１１４、１１５は、本体１１０の第３方向両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。サイドマージン部１１４、１１５は、容量形成部Ａｃの第３方向両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されて第１及び第２内部電極１２１、１２２と連結されることができる。

【0060】

サイドマージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0061】

サイドマージン部１１４、１１５は、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの第３方向両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に第３方向に積層して形成することができる。

【0062】

小型及び高容量の積層セラミックキャパシタを実現する方法として、積層セラミックキャパシタを製造するにあたって、内部電極を本体の幅方向に露出させることで、マージのない設計を介して内部電極の幅方向面積を極大化し、且つかかるチップを製作してから焼成する前の段階において、チップの幅方向の電極露出面にサイドマージン部を別に付着して完成する方法が適用されている。サイドマージン部を別に付着する方法によってキャパシタの単位体積当たりの容量は向上させることができるが、サイドマージン部の厚さ減少などによって信頼性が低下するという問題点があった。具体的には、サイドマージン部の厚さが減少するにつれて、外部衝撃によるクラック（ｃｒａｃｋ）が発生し易くなり、サイドマージン部の外側に発生したクラックが本体まで伝播し易くなるため、信頼性が低下する恐れがあった。

【0063】

本発明の一実施形態によるサイドマージン部１１４、１１５は、内部電極１２１、１２２に隣接した第１領域１１４ａ、１１５ａ及び上記サイドマージン部の外側に隣接した第２領域１１４ｂ、１１５ｂを含み、上記第１領域１１４ａ、１１５ａのＳｎ含量は上記第２領域１１４ｂ、１１５ｂのＳｎ含量よりも低く、上記第１領域１１４ａ、１１５ａのＳｎ含量は上記内部電極１２１、１２２から上記第２領域１１４ｂ、１１５ｂに向かうにつれて次第に増加することができる。これによって、第２領域１１４ｂ、１１５ｂにクラックが発生することを抑制することができ、さらに、第１領域１１４ａ、１１５ａが第２領域１１４ｂ、１１５ｂに発生したクラックが本体１１０に伝播することを抑制し、信頼性を向上させることができる。

【0064】

積層型電子部品１００の外部から加えられる衝撃、応力などに直接的に影響を受ける第２領域１１４ｂ、１１５ｂは、Ｓｎ含量を増加させてクラックが発生することを抑制し、外部から加えられる衝撃、応力などに直接的に影響を受けない第１領域１１４ａ、１１５ａは、Ｓｎ含量を減少させてクラックが伝播することを抑制することができる。また、第１領域１１４ａ、１１５ａのＳｎ含量は、上記内部電極１２１、１２２から上記第２領域１１４ｂ、１１５ｂに向かうにつれて次第に増加する濃度勾配を有することから、本体１１０との組成差及び第２領域１１４ｂ、１１５ｂとの組成差によるデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）を防止することができ、第２領域１１４ｂ、１１５ｂにクラックが発生しても、クラックが本体１１０に伝播することを効果的に抑制することができる。

【0065】

以下、第１サイドマージン部１１４の断面を拡大した図面である図４を参照して第１サイドマージン部１１４を中心に説明するが、第２サイドマージン部１１５は、第１サイドマージン部１１４と第３方向に対称な関係にあるため、第１サイドマージン部１１４に対する説明は第３方向に対称であることを考慮して第２サイドマージン部１１５に適用されることができる。

【0066】

一実施形態において、第１領域１１４ａ、１１５ａの平均Ｓｎ含量をＣｓ１、第２領域１１４ｂ、１１５ｂの平均Ｓｎ含量をＣｓ２としたとき、３≦Ｃｓ２／Ｃｓ１≦５を満たすことができる。これによって、クラック発生抑制効果及びクラック伝播抑制効果をさらに向上させることができる。

【0067】

Ｃｓ２／Ｃｓ１が３未満であると、クラック発生抑制効果及びクラック伝播抑制効果が十分でない恐れがあり、５を超えると、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）が発生する恐れがある。

【0068】

Ｃｓ１及びＣｓ２のそれぞれの含量は特に限定する必要はない。但し、好ましい一例として、第１領域１１４ａ、１１５ａの平均Ｓｎ含量をＣｓ１、第２領域１１４ｂ、１１５ｂの平均Ｓｎ含量をＣｓ２としたとき、上記Ｃｓ１は０．２５ａｔ％以上０．７ａｔ％以下であり、上記Ｃｓ２は０．７ａｔ％以上４．０ａｔ％以下であることができるが、これに制限されるものではない。

【0069】

一実施形態において、第１領域１１４ａの第３方向平均サイズｗｍａは、４μｍ以上１０μｍ以下であることができる。これによって、クラック伝播抑制効果をさらに向上させることができ、積層型電子部品１００の単位体積当たりの容量を向上させることができる。

【0070】

第１領域１１４ａの第３方向平均サイズｗｍａが４μｍ未満であると、クラック伝播抑制効果のさらなる向上が困難であり、１０μｍであると、単位体積当たりの容量が増加する恐れがある。

【0071】

一実施形態において、第１領域１１４ａ、１１５ａのＳｎ含量は、内部電極１２１、１２２から上記第２領域１１４ｂ、１１５ｂ方向に１μｍ当たり０．１ａｔ％以上増加することができる。これによって、クラック伝播抑制効果をさらに向上させることができる。

【0072】

第１領域１１４ａ、１１５ａのＳｎ含量増加量が１μｍ当たり０．１ａｔ％未満であると、クラック伝播抑制効果のさらなる向上が困難な場合もある。

【0073】

一実施形態において、第１領域１１４ａ、１１５ａにおいて本体１１０と接する領域のＳｎ含量と第２領域１１４ｂ、１１５ｂに接する領域のＳｎ含量との差は０．５ａｔ％以上であることができる。これによって、クラック伝播抑制効果をさらに向上させることができる。

【0074】

一実施形態において、第２領域１１４ｂの第３方向平均サイズｗｍｂは６μｍ以上１５μｍ以下であることができる。これによって、クラック発生抑制効果をさらに向上させることができ、積層型電子部品１００の単位体積当たりの容量を向上させることができる。

【0075】

第２領域１１４ｂの第３方向平均サイズｗｍｂが６μｍ未満であると、クラック発生抑制効果のさらなる向上が困難であり、１５μｍを超えると、単位体積当たりの容量が増加する恐れがある。

【0076】

一方、サイドマージン部１１４、１１５の幅は、特に限定する必要はない。ここで、サイドマージン部１１４、１１５の幅とは、サイドマージン部１１４、１１５の第３方向サイズを意味することができる。但し、積層型電子部品の小型化及び高容量化をさらに容易に達成するためには、第１サイドマージン部１１４の第３方向平均サイズｗｍが２０μｍ以下であることができる。

【0077】

上述したｗｍ、ｗｍａ及びｗｍｂは、本体１１０の第２方向中央で切断した第１及び第３方向断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を１万倍率の走査電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的には、上記イメージにおいて第１方向に等間隔である１０個の地点で第３方向サイズを測定した値の平均値であることができる。

【0078】

一実施形態において、第２領域１１４ｂ、１１５ｂのＳｎ含量は、第１領域１１４ａ、１１５ａからサイドマージン部１１４、１１５の外側方向に１μｍ当たり０．１ａｔ％未満増加することができる。これによって、クラック発生抑制効果をさらに向上させることができる。即ち、第２領域１１４ｂ、１１５ｂは、位置別Ｓｎ含量がほぼ一定であることができ、第１領域１１４ａ、１１５ａとは異なり、実質的にＳｎ含量の濃度勾配を有さなくてもよい。

【0079】

一実施形態において、第２領域１１４ｂ、１１５ｂにおいて第１領域１１４ａ、１１５ａと接する領域のＳｎ含量と、上記サイドマージン部１１４、１１５の外側に接する領域のＳｎ含量との差は、０．３ａｔ％以下であることができる。これによって、クラック発生抑制効果をさらに向上させることができる。即ち、第２領域１１４ｂ、１１５ｂは、位置別Ｓｎ含量がほぼ一定であることができ、第１領域１１４ａ、１１５ａとは異なり、実質的にＳｎ含量の濃度勾配を有さなくてもよい。

【0080】

一実施形態において、第１領域１１４ａ、１１５ａの結晶粒平均サイズｄａは、上記第２領域１１４ｂ、１１５ｂの結晶粒平均サイズｄｂよりも５０ｎｍ以上大きいことがある。これによって、第２領域１１４ｂ、１１５ｂは、より効果的にクラック発生を抑制することができ、第１領域１１４ａ、１１５ａは、より効果的にクラック伝播を抑制することができる。サイドマージン部に含まれたＳｎは結晶粒の成長を抑制する役割を果たすことができ、第１領域１１４ａ、１１５ａの結晶粒平均サイズｄａと第２領域１１４ｂ、１１５ｂの結晶粒平均サイズｄｂとの差は、各領域に含まれたＳｎ含量差によるものであってもよい。

【0081】

第１領域の結晶粒平均サイズｄａ及び第２領域の結晶粒平均サイズｄｂは、特に限定する必要はない。但し、好ましい一例として、第１領域の結晶粒平均サイズｄａは２００ｎｍ以上４００ｎｍ以下であり、上記第２領域の結晶粒平均サイズｄｂは１５０ｎｍ以上３００ｎｍ以下であることができるが、これに制限されるものではない。

【0082】

一方、上述した第１領域及び第２領域に含まれた元素含量分析は、本体１１０の第２方向中央で切断した第１及び第３方向断面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ，走査透過電子顕微鏡）でスキャンしたイメージから分析したものであることができる。具体的に図６及び図７を参照すると、上記イメージにおいて第１領域に隣接した内部電極から第２領域の一部まで任意のラインＬ１を設定し、上記Ｌ１に沿ってラインプロファイル（ｌｉｎｅ ｐｒｏｆｉｌｅ）を行うことで第１領域及び第２領域に含まれた元素含量を分析することができる。また、第１方向に均等な間隔を有する５個のラインを設定した後、上記５個のラインに対するそれぞれのラインプロファイルから得られた値の平均値を求めることで、さらに一般化することができる。

【0083】

また、第１領域及び第２領域に含まれた結晶粒の平均サイズｄａ、ｄｂは、本体１１０の第２方向中央で切断した第１及び第３方向断面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ，走査透過電子顕微鏡）を用いて５万倍率でスキャンしたイメージから測定したものであることができる。また、上記イメージは、サイドマージン部の第１方向中央領域をスキャンしたものであることができ、結晶粒のサイズとは、結晶粒の長径及び短径の平均値であることができ、結晶粒の平均サイズとは、最小１００個以上の結晶粒のサイズを平均した値であることができる。

【0084】

一方、第１領域１１４ａ、１１５ａ及び第２領域１１４ｂ、１１５ｂのＳｎ含量を調整する方法は、特に限定する必要はない。好ましい一例として、Ｓｎが含まれたサイドマージン部用シートを本体の第３方向両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に第３方向に付着した後、焼成条件を制御することによってサイドマージン部用シートに含まれたＳｎの拡散を誘導し、第１領域１１４ａ、１１５ａ及び第２領域１１４ｂ、１１５ｂのＳｎ含量を調整することができる。また、第１領域１１４ａ、１１５ａを構成するサイドマージン部用シートに含まれたＳｎ含量が、第２領域１１４ｂ、１１５ｂを構成するサイドマージン部用シートに含まれたＳｎ含量よりも低くなるように第１領域及び第２領域のＳｎ含量を調整してもよい。

【0085】

一実施形態において、第１領域１１４ａ、１１５ａ及び第２領域１１４ｂ、１１５ｂはＳｉを含み、第１領域１１４ａ、１１５ａのＳｉ平均含量は上記第２領域のＳｉ平均含量よりも低いことがある。これによって、サイドマージン部１１４、１１５の強度を向上させることができ、クラック発生抑制効果及びクラック伝播抑制効果をさらに向上させることができる。また、本発明の一実施形態によると、サイドマージン部１１４、１１５にＳｎとＳｉが同時に含まれ、融点が低く拡散しやすいＳｎが拡散することによって、ＳｉもＳｎと共に容易に拡散が可能となり、第１領域１１４ａ、１１５ａのＳｉ平均含量が第２領域１１４ｂ、１１５ｂのＳｉ平均含量よりも低くなるように容易に制御することができる。また、第２領域１１４ｂ、１１５ｂにおいて第１領域に隣接した領域よりも第２領域１１４ｂ、１１５ｂにおいてサイドマージン部の外表面に隣接した領域でのＳｉ含量がさらに高いことがある。

【0086】

このとき、Ｓｉは、焼成後にＳｉ二次相形態で析出されることができ、これによって、第１及び第２領域はＳｉ二次相を含み、上記第１領域に配置されたＳｉ二次相の面積率は、上記第２領域に配置されたＳｉ二次相の面積率よりも小さいことがある。

【0087】

一実施形態において、第１内部電極１２１は本体１１０の第３、第５及び第６面と連結され、第２内部電極１２２は本体１１０の第４、第５及び第６面と連結されることができる。このとき、第１内部電極１２１の第３方向両端の少なくとも一部及び第２内部電極１２２の第３方向両端の少なくとも一部にはＳｉ二次相を含むことができる。

【0088】

サイドマージン部を別に付着する方式であると、第１及び第２内部電極１２１、１２２が本体１１０の第３方向両端面に露出するようになるため、一般的に、第１内部電極１２１の第３方向両端の少なくとも一部及び第２内部電極１２２の第３方向両端の少なくとも一部には気孔などの欠陥が発生しやすく、これによって、耐湿信頼性や絶縁抵抗が低下する恐れがある。一方、本発明の一実施形態によると、第１内部電極１２１の第３方向両端の少なくとも一部及び第２内部電極１２２の第３方向両端の少なくとも一部には、Ｓｉ二次相が含まれるようにして耐湿信頼性及び絶縁抵抗を向上させることができる。また、本発明の一実施形態によると、サイドマージン部１１４、１１５にＳｎとＳｉが同時に含まれ、融点が低く拡散しやすいＳｎが拡散することによって、ＳｉもＳｎと共に容易に拡散が可能となり、第１内部電極１２１の第３方向両端の少なくとも一部及び第２内部電極１２２の第３方向両端の少なくとも一部にＳｉ二次相を容易に形成することができる。

【0089】

このとき、第１及び第２内部電極１２１、１２２に含まれたＳｉ二次相の平均サイズは、上記第１領域１１４ａ、１１５ａ及び第２領域１１４ｂ、１１５ｂに含まれたＳｉ二次相の平均サイズよりも大きくなることができる。また、第１領域１１４ａ、１１５ａに含まれたＳｉ二次相の平均サイズは、第２領域１１４ｂ、１１５ｂに含まれたＳｉ二次相の平均サイズよりも大きくなることができる。

【0090】

一実施形態において、本体１１０は、誘電体層１１１を間に挟んで第１方向に交互に配置される第１及び第２内部電極１２１、１２２を含む容量形成部Ａｃを含み、上記容量形成部Ａｃの誘電体層１１１はＳｎを含むことができる。このとき、容量形成部Ａｃの誘電体層１１１に含まれたＳｎは、誘電体層を形成するセラミックグリーンシートに添加剤として含まれたものであるか、又は、サイドマージン部から拡散したものであることができる。

【0091】

また、容量形成部Ａｃの誘電体層１１１に含まれたＳｎ平均含量は、第１領域１１４ａ、１１５ａに含まれたＳｎ平均含量よりも低くなることができる。これによって、第１領域１１４ａ、１１５ａのＳｎ含量が内部電極１２１、１２２から第２領域１１４ｂ、１１５ｂに向かうにつれて次第に増加する濃度勾配を有する構造を容易に実現することができる。

【0092】

外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。

【0093】

外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。

【0094】

図１を参照すると、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向両端面を覆うように配置されることができる。

【0095】

本実施形態では、積層型電子部品１００が２個の外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変わることができる。

【0096】

一実施形態において、外部電極１３１、１３２は、本体１１０の第３面に配置される第１外部電極１３１及び本体１１０の第４面に配置される第２外部電極１３２を含み、内部電極１２１、１２２は、第１外部電極１３１と接触する第１内部電極１２１及び第２外部電極１３２と接触する第２内部電極１２２を含み、第１及び第２内部電極１２１、１２２の第３方向羊端部はサイドマージン部１１４、１１５と接触することができる。

【0097】

一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。

【0098】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層、及び上記電極層上に形成されためっき層を含むことができる。

【0099】

上記電極層１３１ａ、１３２ａに対してより具体的な例を挙げると、電極層は、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、又は、導電性金属及び樹脂を含む樹脂系電極であることができる。

【0100】

また、上記電極層は、本体上に焼成電極及び樹脂系電極が順に形成された形態であることができる。また、上記電極層は、本体上に導電性金属を含むシートを転写する方式によって形成されるか、又は、焼成電極上に導電性金属を含むシートを転写する方式によって形成されたものであることができる。

【0101】

上記電極層に含まれる導電性金属としては、電気伝導性に優れた材料を用いることができるが、特に限定しない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びこれらの合金のうち一つであることができる。

【0102】

上記めっき層は、実装特性を向上させる役割を果たす。上記めっき層の種類は特に限定しないが、Ｎｉ、Ｓｎ、Ｐｄ、及びこれらの合金のうち一つ以上を含むめっき層であることができ、複数の層で形成されることができる。

【0103】

上記めっき層に対するより具体的な例を挙げると、上記めっき層は、Ｎｉめっき層又はＳｎめっき層であることができ、上記電極層上にＮｉめっき層及びＳｎめっき層が順に形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層、及びＳｎめっき層が順に形成された形態であることができる。また、上記めっき層は複数のＮｉめっき層及び／又は複数のＳｎめっき層を含んでもよい。

【0104】

積層型電子部品１００のサイズは、特に限定する必要はない。

【0105】

但し、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）以下のサイズを有する積層型電子部品１００の場合、本発明による信頼性向上効果がより顕著になり得る。

【0106】

したがって、製造誤差、外部電極のサイズなどを考慮すると、積層型電子部品１００の長さが１．１ｍｍ以下で、幅が０．５５ｍｍ以下である場合、本発明による信頼性向上効果がより顕著になり得る。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向最大サイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向最大サイズを意味することができる。

【0107】

以下、実験例を通じて本発明をさらに詳細に説明するが、これは発明の具体的な理解を助けるためであり、本発明の範囲が実験例によって限定されるものではない。

【0108】

（実験例）
セラミックグリーンシート上に内部電極用導電性ペーストを塗布し、第１方向に積層及びチップ単位体に切断して本体を設けた後、上記本体の第３方向両端面にサイドマージン部用セラミックグリーンシートを第３方向に積層して焼成した後、外部電極を形成することでサンプルチップを作製した。

【0109】

比較例では、サイドマージン部用セラミックグリーンシートにＳｎを添加していない。発明例では、サイドマージン部用セラミックグリーンシートにＳｎを添加し、焼成過程でＳｎ拡散が起こるように焼成条件を制御した。

【0110】

比較例及び発明例の耐湿信頼性、クラック発生の有無を評価して、下記表１に記載した。

【0111】

耐湿信頼性の評価は、比較例及び発明例の各２０個のサンプルに対して合計３段階の条件を連続的に適用して行った。１段階は、温度条件４０℃、相対湿度０％、電圧条件７．５６Ｖの条件で１時間行い、２段階は、温度条件８５℃、相対湿度０％、電圧条件７．５６Ｖの条件で１時間行い、３段階は、８５℃、相対湿度６０％、電圧条件４．４１Ｖの条件で２時間行った。３段階の過程を経た後、ＩＲ Ｌｏｗが発生したサンプルの数及びＩＲ Ｆａｉｌが発生したサンプルの数を下記表１に記載した。３段階の過程を経た後に測定した絶縁抵抗が初期絶縁抵抗と対比して１／１００未満減少した場合にＩＲ Ｌｏｗが発生したと判断し、３段階の過程を経た後に測定した絶縁抵抗が１０^６Ω以下である場合にＩＲ Ｆａｉｌが発生したと判断した。

【0112】

クラック発生の有無は、２０個のサンプルチップを第２方向中央までポリッシングして第１及び第３方向断面を露出させた後、光学顕微鏡を用いて目視でサイドマージン部のクラック発生の有無を観察してクラックが発生したサンプルの数を記載した。

【0113】

【表1】

【0114】

上記表１を参考すると、比較例の場合、５個のサンプルでクラックが発生し、４個のサンプルでＩＲ Ｌｏｗが発生し、そのうち２個のサンプルは絶縁抵抗が１０^６Ω以下となりＩＲ Ｆａｉｌが発生した。

【0115】

一方、発明例の場合、クラックが発生したサンプルはなく、ＩＲ Ｌｏｗ及びＩＲ Ｆａｉｌが発生したサンプルもなかったことから、信頼性が顕著に優れたことが確認できる。

【0116】

図６は、発明例のサイドマージン部の第１及び第３方向断面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ，走査透過電子顕微鏡）でスキャンしたイメージである。図７は、図６のＬ１に沿ってラインプロファイル（ｌｉｎｅ ｐｒｏｆｉｌｅ）した結果である。

【0117】

図６及び図７を参照すると、第１領域のＳｎ含量は第２領域のＳｎ含量よりも低く、第１領域のＳｎ含量は内部電極から第２領域に向かうにつれて次第に増加することが確認できる。これに対し、第２領域ではＳｎ含量がほとんど増加せず、実質的に一定の含量を示した。

【0118】

一方、図７において第１領域の第３方向サイズは５．５μｍであり、第１領域において本体と接する領域のＳｎ含量と第２領域に接する領域のＳｎ含量との差は６．０ａｔ％であることから、第１領域のＳｎ含量は内部電極から第２領域方向に１μｍ当たり０．１ａｔ％以上増加することが確認できる。

【0119】

また、上記図６の領域をＳＴＥＭ－ＥＤＳでＳｎ元素マッピング（ｍａｐｐｉｎｇ）した結果である図８を参照すると、第１領域及び第２領域全体に渡ってＳｎ含量が上記ラインプロファイル結果のように変化することが確認できる。

【0120】

一方、図６及び上記図６の領域をＳＴＥＭ－ＥＤＳでＳｉ元素マッピング（ｍａｐｐｉｎｇ）した結果である図９を参照すると、第２領域でＳｉ含量が高く、第１領域でＳｉ含量が低いことが確認できる。但し、Ｓｉの場合、一部領域で集まっていることが観察され、これは、焼成過程でＳｉが析出して二次相を形成したためと考えられる。また、内部電極の端部に大きいＳｉ二次相が析出していることが確認できる。

【0121】

Ｓｎ含量による結晶粒径の差を確認するために、第１領域及び第２領域をより拡大して観察した。図１０は、第１領域を５万倍率の走査透過電子顕微鏡（ＳＴＥＭ）でスキャンしたイメージであり、図１１は、第２領域を５万倍率の走査透過電子顕微鏡（ＳＴＥＭ）でスキャンしたイメージである。

【0122】

図１０及び図１１を参照すると、第１領域の結晶粒径が第２領域の結晶粒径よりも大きいことが確認でき、特に、本体に隣接した第１領域に粒径の大きい結晶粒が配置されることが確認できる。

【0123】

以上では、本発明の実施形態について詳細に説明したが、本発明は上述した実施形態及び添付図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野の通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。

【符号の説明】

【0124】

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：サイドマージン部
１１４ａ、１１５ａ：第１領域
１１４ｂ、１１５ｂ：第２領域
１２１、１２２：内部電極
１３１、１３２：外部電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】