特開 2024-95939 積層型電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024095939

(43)【公開日】2024-07-11

(54)【発明の名称】積層型電子部品及びその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240704BHJP

【ＦＩ】

H01G4/30 201D

H01G4/30 201C

H01G4/30 311D

H01G4/30 513

H01G4/30 516

H01G4/30 517

【審査請求】未請求

【請求項の数】41

【出願形態】ＯＬ

(21)【出願番号】P 2023104448

(22)【出願日】2023-06-26

(31)【優先権主張番号】10-2022-0189617

(32)【優先日】2022-12-29

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2023-0031805

(32)【優先日】2023-03-10

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】羅 元竣

(72)【発明者】

【氏名】康 崙盛

(72)【発明者】

【氏名】鄭 會▲チョル▼

(72)【発明者】

【氏名】金 善花

(72)【発明者】

【氏名】朴 柄圭

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC09

5E001AH03

5E001AJ01

5E082AA01

5E082AB03

5E082EE23

5E082EE37

5E082FF05

5E082GG10

(57)【要約】

【課題】積層型電子部品の小型化及び高容量化を達成し、内部電極の厚さを薄層化し、内部電極の連結性及び均一性を向上させ、誘電体結晶粒のサイズを制御する。
【解決手段】本発明の一実施形態による積層型電子部品は、複数の誘電体層及び複数の内部電極を含む本体と、上記本体上に配置される外部電極と、を含み、上記内部電極はＮｉ、Ｓｒ及びＲｕを含み、（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は０ｗｔ％超８．４０ｗｔ％未満であることができる。
【選択図】図５

【特許請求の範囲】

【請求項1】

複数の誘電体層及び複数の内部電極を含む本体と、
前記本体上に配置される外部電極と、を含み、
前記内部電極は、Ｎｉ、Ｓｒ及びＲｕを含み、（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は０ｗｔ％超８．４０ｗｔ％未満である、積層型電子部品。

【請求項2】

前記（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超３．６１ｗｔ％以下である、請求項１に記載の積層型電子部品。

【請求項3】

前記（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、１．５５ｗｔ％以上３．６１ｗｔ％以下である、請求項２に記載の積層型電子部品。

【請求項4】

前記内部電極のＳｒ／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は０ｗｔ％超１．１８ｗｔ％以下である、請求項１に記載の積層型電子部品。

【請求項5】

前記内部電極のＲｕ／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超２．４３ｗｔ％以下である、請求項１に記載の積層型電子部品。

【請求項6】

前記複数の内部電極のうち少なくとも１つの平均厚さは０．３μｍ以下である、請求項１に記載の積層型電子部品。

【請求項7】

前記複数の内部電極のうち少なくとも１つの平均厚さは０．２２μｍ以下である、請求項６に記載の積層型電子部品。

【請求項8】

前記複数の内部電極のうち少なくとも１つは、前記内部電極の平均厚さに対する内部電極の厚さ標準偏差の割合である変動係数の百分率（ＣＶ％）が４３％以下である、請求項１に記載の積層型電子部品。

【請求項9】

前記複数の内部電極のうち少なくとも１つは、前記内部電極の平均厚さに対する内部電極の厚さ標準偏差の割合である変動係数の百分率（ＣＶ％）が３０％以下である、請求項８に記載の積層型電子部品。

【請求項10】

前記内部電極は、導電性物質が含まれた電極領域及び導電性物質を含まない切れ領域を含み、
前記内部電極の全長に対する前記電極領域の長さの合計の割合を内部電極の連結性（Ｃ）と定義するとき、
前記複数の内部電極のうち少なくとも１つは９０％≦Ｃを満たす、請求項１に記載の積層型電子部品。

【請求項11】

前記内部電極に含まれたＲｕの平均含有量は、前記誘電体層に含まれたＲｕの平均含有量よりも高い、請求項１に記載の積層型電子部品。

【請求項12】

前記内部電極は複数の金属結晶粒を含み、隣接した金属結晶粒同士の間には金属結晶粒界が配置され、前記金属結晶粒界にはＲｕが配置される、請求項１に記載の積層型電子部品。

【請求項13】

前記内部電極は、Ｓｒ及びＲｕのうち少なくとも１つの元素を含む酸化物を含む、請求項１に記載の積層型電子部品。

【請求項14】

前記内部電極は、Ｎｉ‐Ｓｒ合金及びＮｉ‐Ｒｕ合金のうち少なくとも１つを含む、請求項１に記載の積層型電子部品。

【請求項15】

前記誘電体層は、複数の誘電体結晶粒を含み、
前記誘電体結晶粒の平均サイズは５０ｎｍ以上３００ｎｍ以下である、請求項１に記載の積層型電子部品。

【請求項16】

前記誘電体層は、複数の誘電体結晶粒を含み、
前記複数の誘電体結晶粒の平均サイズに対する誘電体結晶粒のサイズ標準偏差の割合である変動係数の百分率（ＣＶ％）は３８％以下である、請求項１に記載の積層型電子部品。

【請求項17】

前記誘電体結晶粒の平均サイズに対する誘電体結晶粒のサイズ標準偏差の割合である変動係数の百分率（ＣＶ％）は２２％以下である、請求項１６に記載の積層型電子部品。

【請求項18】

前記誘電体層はＳｒを含む、請求項１に記載の積層型電子部品。

【請求項19】

前記誘電体層は複数の誘電体結晶粒を含み、隣接する誘電体結晶粒同士の間には誘電体結晶粒界が配置され、前記誘電体結晶粒界にはＳｒが配置される、請求項１８に記載の積層型電子部品。

【請求項20】

前記複数の誘電体層のうち少なくとも１つの平均厚さは１．０μｍ以下である、請求項１に記載の積層型電子部品。

【請求項21】

前記複数の内部電極のうち少なくとも１つの平均厚さは、前記複数の誘電体層のうち少なくとも１つの平均厚さよりも小さい、請求項１に記載の積層型電子部品。

【請求項22】

複数の内部電極パターンが形成された複数のセラミックグリーンシートを積層して切断して積層本体を形成する段階と、
前記積層本体を焼成する段階と、
前記焼成された積層本体上に外部電極を形成する段階と、を含み、
前記内部電極パターンはスパッタリング法を用いてＮｉ及びＳｒＲｕＯ_３を堆積して形成され、
前記ＳｒＲｕＯ_３の含有量は、Ｎｉ１００重量部に対して０重量部超１０．０重量部未満である、積層型電子部品の製造方法。

【請求項23】

前記ＳｒＲｕＯ_３の含有量は、Ｎｉ１００重量部に対して０重量部超５．０重量部以下である、請求項２２に記載の積層型電子部品の製造方法。

【請求項24】

前記ＳｒＲｕＯ_３の含有量は、Ｎｉ１００重量部に対して２．５重量部以上５．０重量部以下である、請求項２３に記載の積層型電子部品の製造方法。

【請求項25】

前記スパッタリング法は、第１スパッタガンを用いてＮｉを堆積し、第２スパッタガンを用いてＳｒＲｕＯ_３を堆積する、請求項２２に記載の積層型電子部品の製造方法。

【請求項26】

前記スパッタリング法は、Ｎｉ及びＳｒＲｕＯ_３を同時に堆積する、請求項２５に記載の積層型電子部品の製造方法。

【請求項27】

前記セラミックグリーンシートはＳｒＲｕＯ_３を含まない、請求項２２に記載の積層型電子部品の製造方法。

【請求項28】

前記複数の内部電極パターンのうち少なくとも一つの平均厚さは０．３μｍ以下である、請求項２２に記載の積層型電子部品の製造方法。

【請求項29】

前記スパッタリング法は、マスクを用いて前記内部電極パターンを形成する、請求項２２に記載の積層型電子部品の製造方法。

【請求項30】

前記積層本体を焼成する段階は、水素濃度０．１ｖｏｌ％以上の還元雰囲気で行われる、請求項２２に記載の積層型電子部品の製造方法。

【請求項31】

前記積層本体を焼成する段階は、１１５０℃以上１３００℃以下の温度で行われる、請求項２２に記載の積層型電子部品の製造方法。

【請求項32】

前記スパッタリング法は、１０^－５ｔｏｒｒ以上の圧力条件で行われる、請求項２２に記載の積層型電子部品の製造方法。

【請求項33】

前記内部電極パターンの厚さは、スパッタリングの堆積時間に比例する、請求項２２に記載の積層型電子部品の製造方法。

【請求項34】

前記複数のセラミックグリーンシートのうち少なくとも１つの平均厚さは１．０μｍ以下である、請求項２２に記載の積層型電子部品の製造方法。

【請求項35】

多層電子部品を製造する方法であって、
複数のセラミックグリーンシートを積層し、複数のセラミックグリーンシートのうち少なくとも１つに内部電極パターンを配置し、内部電極パターンはＮｉおよびＳｒＲｕＯ_３を含み、前記ＳｒＲｕＯ_３の含有量は、Ｎｉ１００重量部に対して０重量部超１０．０重量部未満である、方法。

【請求項36】

前記ＳｒＲｕＯ_３の含有量は、Ｎｉ１００重量部に対して、０重量部超５．０重量部未満である、請求項３５に記載の方法。

【請求項37】

ＳｒＲｕＯ_３の含有量が、Ｎｉ１００重量部に対して２．５重量部以上５．０重量部以下である、請求項３５に記載の方法。

【請求項38】

前記複数のセラミックグリーンシートのうち少なくとも１つは、ＳｒＲｕＯ_３を含まない、請求項３５に記載の方法。

【請求項39】

スパッタリング法を使用して、前記複数のセラミックグリーンシートのうち少なくとも１つにＮｉおよびＳｒＲｕＯ_３を堆積することをさらに含む請求項３５に記載の方法。

【請求項40】

前記スパッタリング法は、第１のスパッタリングガンを使用してＮｉを堆積しと、第２のスパッタリングガンを使用してＳｒＲｕＯ_３を堆積する、請求項３９に記載の方法。

【請求項41】

前記スパッタリング法は、ＮｉとＳｒＲｕＯ_３を同時に堆積する、請求項３９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品及びその製造方法に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。

【0003】

このような積層セラミックキャパシタは、小型でありながらも高容量が保証され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。コンピュータ、モバイル機器など、各種電子機器が小型化、高出力化され、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。

【0004】

積層セラミックキャパシタの小型化および高容量化のための方案の一つとして、内部電極を薄層化する方法がある。しかしながら、導電性ペーストを印刷または塗布する方法で内部電極を形成する場合、内部電極厚さの均一性を確保することが困難であり、位置別に厚さが異なる問題が発生することがあり、超薄層化に限界がある。

【0005】

内部電極の超薄層化を実現するためには、内部電極材料の微粒化技術開発が先行されなければならず、材料が微粒化してナノサイズになると金属粉末間にネッキング（ｎｅｃｋｉｎｇ）開始温度や融点が減少するようになり、これは熱収縮開始温度の減少をもたらす。金属材料の場合、サイズの減少による熱収縮開始温度の低下がセラミック材料よりもさらに高く、誘電体層と内部電極の熱収縮温度において差が生じるようになる。誘電体層と内部電極の熱収縮温度差が大きいほど、焼成過程中の内部電極の連結性の低下、すなわち内部電極の切れ領域が多くなり、電気的容量の低下と信頼性劣化の問題点が発生する可能性があり、内部電極の積層数が増加するにつれて段差を発生させる原因となり得る。

【0006】

現在、誘電体層と内部電極との間の熱収縮温度差を減らすために、内部電極に微細なサイズのチタン酸バリウム（ＢａＴｉＯ_３）を添加する方式を用いているが、内部電極の薄層化を達成するためにチタン酸バリウムを多量添加する場合、これによって内部電極の膜密度が減少し、チタン酸バリウムが誘電体層に吸収されて誘電体層の厚さが厚くなって、容量が減少するという副効果が発生する可能性がある。これに伴い、チタン酸バリウムより熱安定性が高い物質を添加しているが、様々な変数を考慮した最適添加含有量の設計が求められている状況である。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開第２０１３－２２９５８２号公報

【特許文献2】韓国公開特許第１０－２０１３－０１３６２４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明が解決しようとする様々な課題の一つは、積層型電子部品の小型化及び高容量化を達成することである。

【0009】

本発明が解決しようとする様々な課題の一つは、内部電極の厚さを薄層化することである。

【0010】

本発明が解決しようとする様々な課題の一つは、内部電極の連結性を向上させることである。

【0011】

本発明が解決しようとする様々な課題の一つは、内部電極の均一性を向上させることである。

【0012】

本発明が解決しようとする様々な課題の一つは、誘電体結晶粒のサイズを制御することである。

【0013】

但し、本発明が解決しようとする様々な課題は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0014】

本発明の一実施形態による積層型電子部品は、複数の誘電体層及び複数の内部電極を含む本体と、上記本体上に配置される外部電極と、を含み、上記内部電極はＮｉ、Ｓｒ及びＲｕを含み、（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超８．４０ｗｔ％未満であることができる。

【0015】

本発明の他の実施形態による積層型電子部品の製造方法は、複数の内部電極パターンが形成された複数のセラミックグリーンシートを積層して切断して積層本体を形成する段階と、上記積層本体を焼成する段階と、上記焼成された積層本体上に外部電極を形成する段階と、を含み、上記内部電極パターンは、スパッタリング法を用いてＮｉ及びＳｒＲｕＯ_３を堆積して形成され、上記ＳｒＲｕＯ_３の含有量は、上記Ｎｉ１００重量部に対して０重量部超１０．０重量部未満であることができる。

【発明の効果】

【0016】

本発明の様々な効果の一つは、積層型電子部品の小型化及び高容量化を達成することである。

【0017】

本発明の様々な効果の一つは、内部電極の厚さを薄層化したことである。

【0018】

本発明の様々な効果の一つは、内部電極の連結性を向上させることである。

【0019】

本発明の様々な効果の一つは、内部電極の均一性を向上させることである。

【0020】

本発明の様々な効果の一つは、誘電体結晶粒の均一性を向上させることである。

【0021】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。

【図面の簡単な説明】

【0022】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。

【図2】内部電極の積層構造を示した分離斜視図を概略的に示したものである。

【図3】図１のＩ－Ｉ’線に沿った断面図を概略的に示したものである。

【図4】図１のＩＩ－ＩＩ’線に沿った断面図を概略的に示したものである。

【図5】図３のＰ領域の拡大図を概略的に示したものである。

【図6】容量形成部の拡大図を概略的に示したものである。

【図7】本発明の比較例及び実施形態の容量形成部をＳＥＭを介して撮影したイメージである。

【図8】（ａ）は、本発明の一実施形態の容量形成部をＳＥＭを介して撮影したイメージであり、（ｂ）～（ｄ）は、ＳＥＭ‐ＥＤＳを介して特定元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。

【図9】（ａ）は、本発明の一実施形態の容量形成部をＳＥＭを介して撮影したイメージであり、（ｂ）～（ｄ）は、ＳＥＭ‐ＥＤＳを介して特定元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。

【発明を実施するための形態】

【0023】

以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。

【0024】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成のサイズ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0025】

図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。

【0026】

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は、内部電極の積層構造を示した分離斜視図を概略的に示したものであり、図３は、図１のＩ－Ｉ’線に沿った断面図を概略的に示したものであり、図４は、図１のＩＩ－ＩＩ’線に沿った断面図を概略的に示したものであり、図５は、図３のＰ領域の拡大図を概略的に示したものであり、図６は、容量形成部の拡大図を概略的に示したものである。

【0027】

以下、図１～図６を参照して、本発明の一実施形態による積層型電子部品について詳細に説明する。但し、積層型電子部品の一例として積層セラミックキャパシタについて説明するが、本発明は誘電体組成物を利用する様々な電子製品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用することができる。

【0028】

本発明の一実施形態による積層型電子部品１００は、複数の誘電体層１１１及び複数の内部電極１２１、１２２を含む本体１１０と、上記本体１１０上に配置される外部電極１３１、１３２と、を含み、上記内部電極１２１、１２２はＮｉ、Ｓｒ及びＲｕを含み、（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超８．４０ｗｔ％未満であることができる。

【0029】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。

【0030】

より具体的には、本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに向かい合うように交互に配置される第１内部電極１２１及び第２内部電極１２２を含んで容量を形成する容量形成部（Ａｃ）を含むことができる。

【0031】

本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体状やこれと類似した形状からなることができる。焼成過程における本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではなく、実質的に六面体状を有することができる。

【0032】

本体１１０は、第１方向に互いに向かい合う第１面１及び第２面２、第１面１及び第２面２と連結され、第２方向に互いに向かい合う第３面３及び第４面４、第１～第４面（１、２、３、４）と連結され、第３方向に互いに向かい合う第５面５及び第６面６を有することができる。

【0033】

本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層１１１同士の間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0034】

誘電体層１１１を形成する原料は、十分な静電容量が得られる限り制限されない。一般的には、ペロブスカイト（ＡＢＯ_３）系材料を用いることができ、例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム系材料などを用いることができる。チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、セラミック粉末の例示としてＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）などが挙げられる。

【0035】

また、誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。

【0036】

誘電体層１１１の厚さ（ｔｄ）は、特に限定する必要はない。

【0037】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために誘電体層１１１の厚さは０．６μｍ以下であることができ、より好ましくは０．４μｍ以下であることができる。

【0038】

ここで、誘電体層１１１の厚さ（ｔｄ）は、第１及び第２内部電極１２１、１２２の間に配置される誘電体層１１１の厚さ（ｔｄ）を意味することができる。

【0039】

一方、誘電体層１１１の厚さ（ｔｄ）は、誘電体層１１１の第１方向のサイズを意味することができる。なお、誘電体層１１１の厚さ（ｔｄ）は、誘電体層１１１の平均厚さ（ｔｄ）を意味することができ、誘電体層１１１の第１方向の平均サイズを意味することができる。

【0040】

誘電体層１１１の第１方向の平均サイズは、本体１１０の第１及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ）を用いてイメージをスキャンして測定することができる。より具体的には、１つの誘電体層１１１の第１方向の平均サイズは、スキャンされたイメージにおいて１つの誘電体層１１１を第２方向に等間隔の５つの地点で第１方向のサイズを測定して計算した平均値を意味することができる。上記等間隔の５つの地点は、容量形成部（Ａｃ）で指定されることができる。また、このような平均値測定を１０つの誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の第１方向の平均サイズをさらに一般化することができる。

【0041】

以下では、図５を参照して、本発明において誘電体層の平均厚さと誘電体層の平均厚さの測定方法の一例についてより具体的に説明する。

【0042】

図５は、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）において、容量形成部の一部を拡大した図面であり、より具体的には本体１１０の第３方向の１／２地点で切断した第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）において容量形成部（Ａｃ）を第１方向に５等分した後、中央に位置する領域に含まれた任意の内部電極１２１、１２２及び誘電体層１１１の一部を拡大した図面を概略的に示したものである。

【0043】

誘電体層１１１の平均厚さ（ｔｄ）は、図５の領域において第２方向に等間隔の５つ以上の地点（Ａ線）で測定した誘電体層１１１の第１方向のサイズ（ｔｄ１、ｔｄ２、ｔｄ３、ｔｄ４、ｔｄ５、…）を平均した値に該当することができる。このような平均値測定を１０個以上の誘電体層１１１に拡張する場合、誘電体層１１１の第１方向の平均サイズをさらに一般化することができる。

【0044】

本発明の一実施形態において、誘電体層１１１は複数の誘電体結晶粒を含むことができ、隣接した結晶粒間の境界である誘電体結晶粒界（ｇｒａｉｎ）にストロンチウム（Ｓｒ）が配置されることができる。また、３つ以上の誘電体結晶粒界が接するところには、三重点（ｔｒｉｐｌｅ ｐｏｉｎｔ）が位置することができ、誘電体結晶粒の三重点にはストロンチウム（Ｓｒ）が配置されることができる。

【0045】

また、誘電体結晶粒の平均サイズ（ＧＤ）は、５０ｎｍ以上３００ｎｍ以下であることができる。

【0046】

誘電体結晶粒の平均サイズ（ＧＤ）が５０ｎｍ以上３００ｎｍ以下である場合、目標とする絶縁抵抗特性及び誘電特性を達成することができる。

【0047】

誘電体結晶粒の平均サイズ（ＧＤ）が５０ｎｍ未満の場合、誘電特性が低下するおそれがあり、誘電体結晶粒の平均サイズ（ＧＤ）が３００ｎｍ超である場合、絶縁抵抗特性が低下するおそれがある。

【0048】

以下では、誘電体結晶粒の平均サイズ（ＧＤ）を測定する方法の一例について説明するが、これに特に制限されるものではない。

【0049】

誘電体結晶粒の平均サイズは、本体１１０の第３方向のサイズの１／２地点において第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を基準に容量形成部（Ａｃ）の中央領域に含まれた誘電体結晶粒の平均サイズを測定して求めることができる。例えば、容量形成部（Ａｃ）の中央領域に含まれた内部電極及び誘電体層を含む任意の５μｍ×５μｍ領域をＳＥＭを介して撮影したイメージにおいて、イメージプログラムを介して誘電体結晶粒を抽出する。抽出された誘電体結晶粒のうち、誘電体結晶粒の中心を通る最も長い直線のサイズを誘電体結晶粒のサイズと定義することができ、測定した誘電体結晶粒のサイズを平均した値を誘電体結晶粒の平均サイズと定義することができる。

【0050】

例えば、任意の領域に含まれた５つ以上の誘電体結晶粒のサイズ（ＧＤ１、ＧＤ２、ＧＤ３、ＧＤ４、ＧＤ５、…）を測定し、測定した値を平均した値を誘電体結晶粒の平均サイズ（ＧＤ）を計算することができる。

【0051】

本発明の一実施形態において、複数の誘電体結晶粒の平均サイズ（ＧＤ）に対する誘電体結晶粒のサイズ標準偏差（σＧＤ）の割合（σＧＤ／ＧＤ）である誘電体結晶粒のサイズ変動係数の百分率（ＣＶ％）は、３８％以下であることができ、好ましくは２２％以下であることができる。

【0052】

誘電体結晶粒のサイズ標準偏差（σＧＤ）は、任意の領域で測定された５個以上の誘電体結晶粒のサイズ（ＧＤ１、ＧＤ２、ＧＤ３、ＧＤ４、ＧＤ５、…）と、上述の方法で測定した誘電体結晶粒の平均サイズ（ＧＤ）の差（ＧＤ－ＧＤ１、ＧＤ－ＧＤ２、ＧＤ－ＧＤ３、ＧＤ－ＧＤ４、ＧＤ－ＧＤ５、…）を二乗した値を合算した後、測定した誘電体結晶粒の個数で割った値に自乗根をとって求めることができる。

【0053】

このとき、誘電体結晶粒の平均サイズ（ＧＤ）に対する誘電体結晶粒のサイズ標準偏差（σＧＤ）に関する割合（σＧＤ／ＧＤ）を誘電体結晶粒のサイズ変動係数（ＣＶ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｖａｒｉａｔｉｏｎ）とすることができる。

【0054】

誘電体結晶粒のサイズ変動係数の百分率（ＣＶ％）が３８％超である場合、均一なサイズの誘電体結晶粒を実現することが難しく、誘電体結晶粒のサイズ散布制御が容易ではなく、絶縁抵抗特性及び耐電圧特性が劣化するおそれがある。

【0055】

内部電極１２１、１２２は誘電体層１１１と交互に積層されることができる。

【0056】

内部電極１２１、１２２は第１内部電極１２１及び第２内部電極１２２を含むことができ、第１内部電極１２１及び第２内部電極１２２は本体１１０を構成する誘電体層１１１を挟んで互いに向かい合うように交互に配置され、本体１１０の第３面３及び第４面４にそれぞれ露出することができる。

【0057】

より具体的には、第１内部電極１２１は第４面４と離隔し、第３面３を介して露出することができ、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。本体１１０の第３面３には第１外部電極１３１が配置されて第１内部電極１２１と連結され、本体１１０の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。

【0058】

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されずに第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されずに第２外部電極１３２と連結されることができる。このとき、第１内部電極１２１及び第２内部電極１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

【0059】

一方、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートを交互に積層した後、焼成して形成されることができる。

【0060】

内部電極１２１、１２２を形成する材料は特に制限されず、電気導電性に優れた材料を用いることができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上を含むことができる。

【0061】

一方、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。

【0062】

しかしながら、導電性ペーストを印刷または塗布する方法で内部電極を形成する場合、内部電極の超薄層化、例えば０．３μｍ以下の内部電極を形成することに限界がある場合がある。換言すると、連結性に優れながらも均一性が確保された超薄層の内部電極は実現し難いことがある。

【0063】

内部電極の超薄層化を実現するためには、内部電極材料の微粒化技術開発が先行されなければならず、材料が微粒化してナノサイズになると、内部電極の金属粉末間にネッキング（ｎｅｃｋｉｎｇ）開始温度や融点が減少するようになるが、これは熱収縮開始温度の減少をもたらす。金属材料の場合、微粒金属粉末サイズの減少による熱収縮開始温度の低下がセラミック材料よりもさらに大きくて、誘電体層と内部電極の熱収縮温度において差が発生するようになる。誘電体層と内部電極の熱収縮温度差が大きいほど、焼成過程中の内部電極の連結性の低下、すなわち内部電極の切れ領域が多くなり、電気的容量の低下と信頼性劣化の問題点が発生することがあり、内部電極の積層数が増加することによって段差が発生する原因になり得る。

【0064】

現在、誘電体層と内部電極との間の熱収縮温度差を減らすために、内部電極に微細なサイズのチタン酸バリウム（ＢａＴｉＯ_３）を添加する方式を用いているが、内部電極の薄層化を達成するために、チタン酸バリウムを多量添加するようになる場合、これによって内部電極の膜密度が減少し、チタン酸バリウムが誘電体層に吸収されて誘電体層の厚さが厚くなり、容量が減少するようになるという副作用が発生する可能性がある。

【0065】

したがって、本発明の一実施形態は、内部電極１２１、１２２をスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ）、または真空蒸着法（Ｖａｃｕｕｍ Ｄｅｐｏｓｉｔｉｏｎ）、物理的気相堆積法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）及び化学的気相堆積法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの薄膜堆積法（Ｔｈｉｎ ｆｉｌｍ Ｄｅｐｏｓｉｔｉｏｎ）を用いて内部電極の超薄膜化、例えば０．３μｍ以下、好ましくは０．２５μｍ、より好ましくは０．２２μｍ以下の厚さを達成するとともに、内部電極の連結性及び均一性を向上させることができるという効果がある。また、内部電極の形成時にストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を添加して内部電極の熱収縮開始温度を増加させて、誘電体層と内部電極との間の熱収縮温度差を減らすことによって、内部電極の連結性を向上させることができる。

【0066】

本発明において、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）は、誘電体層と内部電極との間の熱収縮温度差を減らす役割を果たすことができる。すなわち、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）が従来の共材の役割を果たすことができる。但し、本発明においてチタン酸バリウム（ＢａＴｉＯ_３）などのセラミック粒子を含む他の共材添加を除外するものではない。

【0067】

これによって、内部電極１２１、１２２は、ニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）及びルテニウム（Ｒｕ）を含むことができる。このとき、内部電極１２１、１２２に含まれた（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超８．４０ｗｔ％未満であることができる。

【0068】

ここで、各元素の含有量に関する割合（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）は、内部電極１２１、１２２でＥＤＳ分析を介して検出されたニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）及びルテニウム（Ｒｕ）元素の質量百分率（ｗｔ％）の合計に対するストロンチウム（Ｓｒ）及びルテニウム（Ｒｕ）元素の質量百分率（ｗｔ％）の合計を意味することができる。このとき、ニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）及びルテニウム（Ｒｕ）を除いた他の元素の質量百分率（ｗｔ％）値は除いて、ニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）及びルテニウム（Ｒｕ）元素の質量百分率（重量％）の合計を１００ｗｔ％に計算または換算することが好ましい場合がある。

【0069】

例えば、任意の内部電極にＰｏｉｎｔ‐ＥＤＳを介して元素を検出した場合、ニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）、及びルテニウム（Ｒｕ）元素の質量百分率（ｗｔ％）の合計を１００ｗｔ％に換算した後、換算した結果がニッケル（Ｎｉ）９８．４５ｗｔ％、ストロンチウム（Ｓｒ）０．４０ｗｔ％、ルテニウム（Ｒｕ）１．１５ｗｔ％の場合、（Ｓｒ＋Ｒｕ）の値は１．５５ｗｔ％であり、（Ｎｉ＋Ｓｒ＋Ｒｕ）の値は、１００ｗｔ％に該当し、結果的に（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の値は１．５５（ｗｔ％）に該当する。

【0070】

ＥＤＳ分析装置は、例えば、ＳＥＭ‐ＥＤＳ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ‐Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ‐ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ）、ＴＥＭ‐ＥＤＳ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ‐Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ‐ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ）、又はＳＴＥＭ‐ＥＤＳ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ‐Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ‐ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ）分析装置を利用することができるが、特にこれに制限されるものではない。

【0071】

一方、誘電体層１１１または内部電極１２１、１２２に含まれる元素の種類と含有量を測定する方法は特に制限されない。一例として、ＳＥＭ‐ＥＤＳ、ＴＥＭ‐ＥＤＳ、またはＳＴＥＭ‐ＥＤＳを用いて観察した画像イメージから算出したものであることができる。より具体的には、本体１１０を第３方向の１／２地点まで研磨して第１及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を露出させた後、容量形成部（Ａｃ）の中央領域に配置された誘電体層１１１または内部電極１２１、１２２をＥＤＳを用いて誘電体層１１１及び内部電極１２１、１２２に含まれた各元素の種類と含有量（ｗｔ％、ａｔ％、ｍｏｌ％）を測定して求めることができる。

【0072】

ＥＤＳ分析によって検出された元素の平均含有量（ｗｔ％、ａｔ％、ｍｏｌ％）を測定する方法は、例えば、以下のとおりであることができるが、特にこれに制限されるものではない。

【0073】

まず、上述の方法を用いて、本体１１０の第３方向の１／２地点における第１及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を基準に、中央領域に位置した任意の内部電極の５層を選定する。この後、選定された各内部電極の中央領域にＰｏｉｎｔ‐ＥＤＳ分析を行い、このとき、検出された各元素の含有量（ｗｔ％、ａｔ％、ｍｏｌ％）を平均して計算した値が各元素の平均含有量（ｗｔ％、ａｔ％、ｍｏｌ％）に該当することができる。

【0074】

内部電極１２１、１２２に含まれた（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量が０ｗｔ％超８．４０ｗｔ％未満の場合、内部電極１２１、１２２の連結性を向上させることができ、均一な厚さで形成することができる。

【0075】

内部電極１２１、１２２に含まれた（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超８．４０ｗｔ％未満であることができる。

【0076】

ここで、好ましい上限は、７．０ｗｔ％以下、５．０ｗｔ％以下、または３．６１ｗｔ％以下であることができ、好ましい下限は、０．１ｗｔ％以上、０．５ｗｔ％以上、１．０ｗｔ％以上、または１．５５ｗｔ％以上であることができる。

【0077】

内部電極１２１、１２２に含まれた（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量が８．４０ｗｔ％以上である場合、焼成が完了されないか、誘電特性が低下するおそれがある。

【0078】

内部電極１２１、１２２に含まれたストロンチウム（Ｓｒ）元素は、焼成過程が進行される間、誘電体層１１１に拡散することができるが、内部電極１２１、１２２にストロンチウム（Ｓｒ）元素が過量添加される場合、誘電体層１１１に拡散する量が増加するにつれて、誘電体粒子の表面に吸着して焼結を遅延させ、焼成が完了されることを抑制して誘電特性が低下したり、誘電特性が実現されなくなったりすることがある。

【0079】

少量のストロンチウム（Ｓｒ）は誘電体粒子の粒成長を促進するが、過量のストロンチウム（Ｓｒ）は誘電体粒子の粒成長を抑制し得るため、適正含有量のストロンチウム（Ｓｒ）を投入することで誘電体粒子の粒成長を制御することができる。

【0080】

よって、内部電極１２１、１２２に含まれたＳｒ／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超１．１８ｗｔ％以下であることが好ましい。

【0081】

また、内部電極１２１、１２２に含まれたＲｕ／（Ｎｉ＋Ｓｒ＋Ｒｕ）の平均含有量は、０ｗｔ％超２．４３ｗｔ％以下であることが好ましい。

【0082】

ルテニウム（Ｒｕ）の融点は約２，３３４℃であり、ニッケル（Ｎｉ）の融点である約１，４５５℃より約８７９℃高い。高い融点により、ルテニウム（Ｒｕ）は焼成過程が進行される間、ニッケル（Ｎｉ）とほとんど反応しない可能性があり、ニッケル（Ｎｉ）金属粒子間のネッキングが発生することを抑制して熱収縮開始温度を高める役割を果たすことができる。

【0083】

ルテニウム（Ｒｕ）は、焼成が進行される間、誘電体層１１１への拡散が抑制されることができる。換言すると、内部電極１２１、１２２に含まれたルテニウム（Ｒｕ）の平均含有量は、誘電体層１１１に含まれたルテニウム（Ｒｕ）の平均含有量より高いことがある。

【0084】

また、ルテニウム（Ｒｕ）は、ニッケル（Ｎｉ）金属の結晶粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）あるいは三重点（ｔｒｉｐｌｅ ｐｏｉｎｔ）に配置され、ニッケル（Ｎｉ）の粒成長を抑制する役割を果たすことができる。

【0085】

より具体的には、内部電極１２１、１２２は複数の金属結晶粒を含むことができ、隣接した上記金属結晶粒間の境界である金属の結晶粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）にルテニウム（Ｒｕ）が配置されることができる。また、３つ以上の金属の結晶粒界が接するところには三重点（ｔｒｉｐｌｅ ｐｏｉｎｔ）が位置することができ、金属結晶粒界の三重点にはルテニウム（Ｒｕ）が配置されることができる。

【0086】

そして、内部電極１２１、１２２は、ストロンチウム（Ｓｒ）及びルテニウム（Ｒｕ）の少なくとも一つの元素を含む酸化物を含むことができる。

【0087】

例えば、内部電極１２１、１２２は、ストロンチウム酸化物（ＳｒＯ_２）、ルテニウム酸化物（ＲｕＯ_２）、及びストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の少なくとも１つを含むことができるが、特にこれに制限されるものではない。これは、内部電極１２１、１２２の形成時に添加したストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）が焼成過程を経る間、一部が分解されるにつれて、ストロンチウム酸化物（ＳｒＯ_２）とルテニウム酸化物（ＲｕＯ_２）に分解された結果であることができ、分解されていないストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）が残存した結果であることができ、これらの二次相（ｓｅｃｏｎｄ‐ｐｈａｓｅ）が析出した結果であることができる。

【0088】

さらに、内部電極１２１、１２２は、ニッケル（Ｎｉ）‐ストロンチウム（Ｓｒ）合金及びニッケル（Ｎｉ）‐ルテニウム（Ｒｕ）合金の少なくとも１つを含むことができる。

【0089】

これは、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）が焼成過程を経る間、一部がニッケル（Ｎｉ）と反応してニッケル（Ｎｉ）‐ストロンチウム（Ｓｒ）合金またはニッケル（Ｎｉ）‐ルテニウム（Ｒｕ）合金を形成した結果である場合がある。

【0090】

一方、内部電極１２１、１２２の厚さ（ｔｅ）は特に限定する必要はない。

【0091】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために内部電極１２１、１２２の厚さは０．４μｍ以下であることができ、好ましくは０．３μｍ以下、より好ましくは０．２２μｍ以下であることができる。

【0092】

ここで、０．３μｍ以下の厚さは、上述したスパッタリング法または蒸着法などを用いて形成することが好ましい。スパッタリング法などを用いて内部電極を形成する場合、均一な厚さで形成することができる。

【0093】

スパッタリング法を用いて内部電極を堆積する場合、熱収縮開始温度を増加させる物質、例えばストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）をともに堆積することができ、これにより内部電極の金属粒子間の焼結開始温度を増加させて内部電極の連結性をより向上させることができる。このとき、内部電極金属粒子と熱収縮開始温度を増加させる物質をスパッタリング法を用いて同時に堆積する場合、内部電極の連結性をさらに向上させることができる。

【0094】

内部電極１２１、１２２の厚さ（ｔｅ）は、内部電極１２１、１２２の第１方向のサイズを意味することができる。また、内部電極１２１、１２２の厚さ（ｔｅ）は、内部電極１２１、１２２の平均厚さ（ｔｅ）を意味することができ、内部電極１２１、１２２の第１方向の平均サイズを意味することができる。

【0095】

内部電極１２１、１２２の第１方向の平均サイズは、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ）を用いてイメージをスキャンして測定することができる。より具体的には、１つの内部電極の第１方向の平均サイズは、スキャンされたイメージにおいて１つの内部電極を第２方向に等間隔の３０つの地点で第１方向のサイズを測定して計算した平均値であることができる。上記等間隔の３０つの地点は容量形成部（Ａｃ）で指定されることができる。また、このような平均値測定を１０個の内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の第１方向の平均サイズをさらに一般化することができる。

【0096】

本発明の一実施形態において、複数の内部電極１２１、１２２の少なくとも１つの平均厚さ（ｔｅ）は、複数の誘電体層１１１の少なくとも１つの平均厚さ（ｔｄ）よりも小さいことができ、好ましくは内部電極の平均厚さ（ｔｅ）は誘電体層の平均厚さ（ｔｄ）より小さいことができる。

【0097】

したがって、内部電極の平均厚さ（ｔｅ）を薄層化して積層型電子部品１００の小型化及び高容量化を達成することができ、誘電体層１１１を十分に厚く形成することで誘電特性、絶縁抵抗特性及び耐電圧特性をさらに向上させることができる。特に、本発明の一実施形態においては、内部電極１２１、１２２がニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）、及びルテニウム（Ｒｕ）を含むため、内部電極１２１、１２２をさらに薄層化することができるため、絶縁抵抗特性及び耐電圧特性の向上効果はさらに顕著になることができる。

【0098】

以下では、図５を参照して、本発明において内部電極の平均厚さ、内部電極の厚さの標準偏差の意味及び測定方法の一例示についてより具体的に説明する。

【0099】

例えば、第１内部電極１２１の平均厚さ（ｔｅ）は、図５の領域において第２方向に等間隔の５つ以上の地点（Ａ線）で測定した第１内部電極１２１の第１方向のサイズ（ｔｅ１、ｔｅ２、ｔｅ３、ｔｅ４、ｔｅ５、…）を平均した値に該当することができる。このような平均値測定を１０個以上の内部電極１２１、１２２に拡張する場合、内部電極１２１、１２２の第１方向の平均サイズをさらに一般化することができる。

【0100】

第１内部電極の厚さ標準偏差（σｔｅ）は、第２方向に等間隔の５つ以上の地点（Ａ線）で測定した第１内部電極１２１の第１方向のサイズ（ｔｅ１、ｔｅ２、ｔｅ３、ｔｅ４、ｔｅ５、…）と、上述した方法で測定した第１内部電極１２１の平均厚さ（ｔｅ）の差（ｔｅ－ｔｅ１、ｔｅ－ｔｅ２、ｔｅ－ｔｅ３、ｔｅ－ｔｅ４、ｔｅ－ｔｅ５、…）を二乗した値を合計した後、測定した位置の個数で割った値に自乗根をとって求めることができる。

【0101】

このとき、内部電極の平均厚さ（ｔｅ）に対する内部電極の厚さ標準偏差（σｔｅ）に関する割合（σｔｅ／ｔｅ）を内部電極の厚さ変動係数（ＣＶ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｖａｒｉａｔｉｏｎ）とすることができる。

【0102】

本発明の一実施形態において、内部電極の少なくとも１つは、内部電極の平均厚さ（ｔｅ）に対する内部電極の厚さ標準偏差（σｔｅ）の比率（σｔｅ／ｔｅ）である内部電極の厚さ変動係数の百分率（ＣＶ％）は４３％以下であることができ、好ましくは３０％以下であることができる。

【0103】

内部電極の厚さ変動係数の百分率が４３％以下である場合、内部電極厚さの均一性が向上することができる。

【0104】

内部電極の厚さ変動係数の百分率が４３％超である場合、内部電極厚さの均一性が悪化して、隣接する誘電体層１１１との界面接合性が劣化し、内部電極と誘電体層との間の剥離（ｄｅｌａｍｉｎａｔｉｏｎ）が発生したり、積層数の増加による段差が発生したりするおそれがある。

【0105】

図６は、本発明の一実施形態による積層型電子部品の第１及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）において容量形成部（Ａｃ）の一部を拡大した様子を示したものである。

【0106】

本発明の一実施形態において、内部電極１２１、１２２は、導電性物質が含まれた電極領域１２１ａ、１２２ａ及び導電性物質が含まれていない切れ（ｄｉｓｃｏｎｎｅｃｔｅｄ）領域１２１ｂ、１２２ｂを含み、上記内部電極の全長（Ｌ）に対する上記電極領域の長さの合計の割合（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋…）を内部電極の連結性（Ｃ）と定義するとき、上記複数の内部電極の少なくとも１つは９０％≦Ｃを満たすことができ、より好ましくは９５％≦Ｃを満たすことができる。

【0107】

ここで、内部電極の全長（Ｌ）は、内部電極１２１、１２２の任意の一つの層において電極領域１２１ａ、１２２ａ及び切れ領域１２１ｂ、１２２ｂを含んだ第２方向のサイズを意味することができ、電極領域の長さ（Ｌ１、Ｌ２、Ｌ３、Ｌ４、…）は、切れ領域１２１ｂ、１２２ｂを除いた電極領域１２１ａ、１２２ａの第２方向のサイズを意味することができる。内部電極の連結性（Ｃ）は、１０個以上の内部電極１２１、１２２に拡張してさらに一般化することができる。

【0108】

電極領域１２１ａ、１２２ａと切れ領域１２１ｂ、１２２ｂは走査型電子顕微鏡を用いて１万倍以上の倍率で観察したイメージで明暗の差で区分することができ、イメージプログラムを介してこのような明暗の差をさらに明確に区分することができる。

【0109】

内部電極の連結性（Ｃ）が９０％以上である場合、静電容量の向上効果により優れることができ、積層数の増加に伴う段差発生をより抑制することができる。

【0110】

このような内部電極の連結性（Ｃ）の向上効果は、内部電極の平均厚さ（ｔｅ）が０．３μｍ以下である場合、より優れることができる。

【0111】

一方、本体１１０は、容量形成部（Ａｃ）の第１方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）上に配置されたカバー部１１２、１１３を含むことができる。

【0112】

より具体的には、容量形成部（Ａｃ）の第１方向の上部に配置される上部カバー部１１２及び容量形成部（Ａｃ）の第１方向の下部に配置される下部カバー部１１３を含むことができる。

【0113】

上部カバー部１１２及び下部カバー部１１３は、単一誘電体層１１１又は２つ以上の誘電体層１１１を容量形成部（Ａｃ）の上下面にそれぞれ第１方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

【0114】

上部カバー部１１２及び下部カバー部１１３は、内部電極１２１、１２２を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0115】

一方、カバー部１１２、１１３の厚さ（ｔｃ）は特に限定する必要はない。

【0116】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さ（ｔｃ）は１００μｍ以下であることができ、好ましくは３０μｍ以下であることができ、超小型製品ではより好ましく２０μｍ以下であることができる。

【0117】

ここで、カバー部１１２、１１３の厚さ（ｔｃ）は、カバー部１１２、１１３の第１方向のサイズを意味することができる。また、カバー部１１２、１１３の厚さ（ｔｃ）は、カバー部１１２、１１３の平均厚さ（ｔｃ）を意味することができ、カバー部１１２、１１３の第１方向の平均サイズを意味することができる。

【0118】

カバー部１１２、１１３の第１方向の平均サイズは、本体１１０の第１及び第２方向の断面を１万倍率の走査型電子顕微鏡（ＳＥＭ）を用いてイメージをスキャンして測定することができる。より具体的には、１つのカバー部をスキャンしたイメージにおいて第２方向に等間隔の３０つの地点で第１方向のサイズを測定して算出した平均値であることができる。

【0119】

なお、上述した方法で測定したカバー部の第１方向の平均サイズは、本体１１０の第１及び第３方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）において、カバー部の第１方向の平均サイズと実質的に同じサイズを有することができる。

【0120】

一方、本体１１０の第３方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）上にはサイドマージン部１１４、１１５が配置されることができる。

【0121】

より具体的には、サイドマージン部１１４、１１５は、本体１１０の第５面５に配置された第１サイドマージン部１１４及び第６面６に配置された第２サイドマージン部１１５を含むことができる。すなわち、サイドマージン部１１４、１１５は、本体１１０の第３方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）に配置されることができる。

【0122】

サイドマージン部１１４、１１５は、図示のように、本体１１０の第１方向及び第３方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を基準に、第１内部電極１２１及び第２内部電極１２２の第３方向の両端と本体１１０の境界面との間の領域を意味することができる。

【0123】

サイドマージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

【0124】

サイドマージン部１１４、１１５は、セラミックグリーンシート上にサイドマージン部１１４、１１５が形成されるところを除いて導電性ペーストを塗布して内部電極１２１、１２２を形成し、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極１２１、１２２が本体１１０の第５面５及び第６面６に露出するように切断した後、単一誘電体層１１１又は２つ以上の誘電体層１１１を容量形成部（Ａｃ）の第３方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）に第３方向に積層して形成することもできる。

【0125】

第１サイドマージン部１１４及び第２サイドマージン部１１５は、内部電極１２１、１２２を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、第１サイドマージン部１１４及び第２サイドマージン部１１５はセラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0126】

一方、第１サイドマージン部１１４及び第２サイドマージン部１１５の幅（ｗｍ）は特に限定する必要はない。

【0127】

但し、積層型電子部品１００の小型化及び高容量化をより容易に達成するために、第１及び第２サイドマージン部１１４、１１５の幅（ｗｍ）は１００μｍ以下であることができ、好ましくは３０μｍ以下であることができ、超小型製品では、より好ましくは２０μｍ以下であることができる。

【0128】

ここで、サイドマージン部１１４、１１５の幅（ｗｍ）は、サイドマージン部１１４、１１５のそれぞれの第３方向のサイズを意味することができる。また、サイドマージン部１１４、１１５の幅（ｗｍ）は、サイドマージン部１１４、１１５の平均幅（ｗｍ）を意味することができ、サイドマージン部１１４、１１５の第３方向の平均サイズを意味することができる。

【0129】

サイドマージン部１１４、１１５の第３方向の平均サイズは、本体１１０の第１及び第３方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ）を用いてイメージをスキャンして測定することができる。より具体的には、１つのサイドマージン部をスキャンしたイメージにおいて、第１方向に等間隔の１０つの地点で第３方向のサイズを測定して計算した平均値を意味することができる。

【0130】

本発明の一実施形態では、セラミック電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0131】

外部電極１３１、１３２は本体１１０上に配置され、内部電極１２１、１２２と連結されることができる。

【0132】

より具体的には、外部電極１３１、１３２は、本体１１０の第３面３及び第４面４にそれぞれ配置され、第１内部電極１２１及び第２内部電極１２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含むことができる。すなわち、第１外部電極１３１は本体の第３面３に配置され、第１内部電極１２１と連結されることができ、第２外部電極１３２は本体の第４面４に配置されて第２内部電極１２２と連結されることができる。

【0133】

外部電極１３１、１３２は、金属などのような導電性を有するものであれば、どのような物質を用いても形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。

【0134】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に配置されるめっき層１３１ｂ、１３２ｂを含むことができる。

【0135】

電極層１３１ａ、１３２ａに対するより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。

【0136】

また、電極層１３１ａ、１３２ａは、本体１１０上に焼成電極及び樹脂系電極が順次形成された形態であることができる。

【0137】

また、電極層１３１ａ、１３２ａは、本体１１０上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであることができる。

【0138】

電極層１３１ａ、１３２ａに用いられる導電性金属は、静電容量形成のために上記内部電極１２１、１２２と電気的に連結されることができる材質であれば特に制限されず、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金からなる群から選択された１つ以上を含むことができる。電極層１３１ａ、１３２ａは、上記導電性金属粉末にガラスフリットを添加して設けられた導電性ペーストを塗布した後、焼成することで形成されることができる。

【0139】

めっき層１３１ｂ、１３２ｂは、実装特性を向上させる役割を果たすことができる。

【0140】

めっき層１３１ｂ、１３２ｂの種類は特に限定されず、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、及びこれらの合金のうち１つ以上を含む単一層のめっき層１３１ｂ、１３２ｂであることができ、複数層で形成されることができる。

【0141】

めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次形成された形態であることができる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0142】

積層型電子部品１００のサイズは特に限定する必要はない。

【0143】

但し、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）又は０６０３（長さ×幅、１．０ｍｍ×０．５ｍｍ）以下のサイズを有する積層型電子部品１００において、本発明による効果がより優れることができる。

【0144】

積層型電子部品の製造方法
以下では、本発明の他の一実施形態に係る積層型電子部品の製造方法について説明するが、積層セラミックキャパシタを一例示として説明するが、特にこれに制限されるものではない。なお、本発明の一実施形態である積層型電子部品の製造方法に関する説明のうち、上述した積層型電子部品と重複する説明は省略する。

【0145】

本発明の他の一実施形態による積層型電子部品の製造方法は、複数の内部電極パターンが形成された複数のセラミックグリーンシートを積層して切断して積層本体を形成する段階と、上記積層本体を焼成する段階と、上記焼成された積層本体上に外部電極を形成する段階と、を含み、上記内部電極パターンは、スパッタリング法を用いてＮｉ及びＳｒＲｕＯ_３を堆積して形成され、上記ＳｒＲｕＯ_３の含有量は、上記Ｎｉ１００重量部に対して０重量部超１０．０重量部未満であることができる。

【0146】

まず、複数の内部電極パターンが形成された複数のセラミックグリーンシートを積層して切断して積層本体を形成する段階を行うことができる。

【0147】

より具体的には、セラミックグリーンシート上に所定の間隔を置いて複数個のストライプ状の第１内部電極パターンを形成する。上記複数個のストライプ状の第１内部電極パターンは互いに平行に形成されることができ、第１内部電極パターンが形成されるセラミックグリーンシートを第１セラミックグリーンシートと定義することができる。さらに、また他のセラミックグリーンシート上に所定の間隔を置いて複数個のストライプ状の第２内部電極パターンを形成することができ、第２内部電極パターンが形成されるセラミックグリーンシートを第２セラミックグリーンシートと定義することができる。

【0148】

セラミックグリーンシートは、セラミック物質、有機溶媒、及び有機バインダーを含むセラミックスラリーを含むことができる。セラミック物質は高い誘電率を有する物質であり、その物質の種類は特に制限されないが、ペロブスカイト（ＡＢＯ_３）系材料を用いることができ、例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを用いることができる。チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）などが挙げられる。

【0149】

内部電極パターンは、セラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法などを用いて内部電極用ペーストを塗布して形成することができるが、これに限定されるものではない。

【0150】

内部電極パターンの超薄層化、例えば０．３μｍ以下の厚さで形成するとき、スクリーン印刷法では目標とする内部電極の連結性と均一性を達成するのに限界がある場合がある。このとき、上述したスパッタリング法、蒸着法などを用いる場合、内部電極の超薄層化を達成するとともに、連結性と均一性を向上させることができる効果がある。

【0151】

本発明の一実施形態において、内部電極パターンは、スパッタリング法を用いてニッケル（Ｎｉ）及びストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を堆積して形成されることができる。

【0152】

ここで、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）は、内部電極の連結性のために添加される共材としての役割を果たすために内部電極パターンのみに添加され、セラミックグリーンシートには含まれないことができるが、特にこれに制限されるものではない。

【0153】

本発明では、内部電極パターンの形成のための導電性金属としてニッケル（Ｎｉ）を一例として説明したが、特にこれに制限されるものではなく、内部電極１２１、１２２を形成することができる電気導電性に優れた材料であれば、いずれを用いても良い。

【0154】

スパッタリング法は、第１スパッタガンを用いてニッケル（Ｎｉ）を堆積し、第２スパッタガンを用いてストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を堆積することができる。

【0155】

互いに異なるスパッタガンを用いてニッケル（Ｎｉ）とストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を堆積する場合、ニッケル（Ｎｉ）金属粒子間にストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を均一に分布させることができ、ニッケル（Ｎｉ）金属粒子間のネッキング現象または内部電極のムラ現象を抑制し、内部電極の連結性をより効果的に向上させることができる。

【0156】

この際、第１及び第２スパッタガンを用いて、ニッケル（Ｎｉ）及びストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を同時に堆積する場合、ニッケル（Ｎｉ）金属粒子間のネッキング現象又は内部電極のムラ現象をさらに効果的に防止することができ、熱収縮開始温度を増加させて、内部電極の連結性をより向上させることができる。

【0157】

スパッタリング法は以下の条件または方法を用いることができるが、特にこれに制限されるものではなく、スパッタリング法を適用することができる様々な条件であればいずれも用いることができる。

【0158】

まず、２つ以上のターゲットガンが設けられたスパッタ設備を用いてセラミックグリーンシート上に内部電極パターンを堆積する。このとき、内部電極パターン形成のためにセラミックグリーンシート上にＳＵＳ（Ｓｔｅｅｌ Ｕｓｅ Ｓｔａｉｎｌｅｓｓ）マスクを載せた後、スパッタ設備を用いて製作しようとする内部電極パターンを堆積する。このとき、圧力条件１０^－５ｔｏｒｒ以上の真空度を維持した状態でニッケル（Ｎｉ）とストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を同時に堆積することができる。

【0159】

内部電極パターンの厚さは堆積時間に比例することができる。すなわち、堆積時間を調節して内部電極パターンの厚さを調節することができる。堆積時間を介して内部電極の厚さを調節するということは、例えば、堆積時間を増加する場合、内部電極パターンの厚さも増加し、堆積時間を減らす場合、内部電極パターンの厚さも減少することを意味することができる。但し、ここで比例するということの意味は、正比例のみを意味するものではない。

【0160】

ニッケル（Ｎｉ）とストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の堆積割合は、各材料の出力別の堆積速度を確認した後、出力値を介して制御することができる。

【0161】

このとき、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の含有量は、ニッケル（Ｎｉ）１００重量部に対して０重量部超１０．０重量部未満であることができる。

【0162】

ここで、好ましい上限は８．５重量部以下、７．０重量部以下、または５．０重量部以下であることができ、好ましい下限は０．１重量部以上、０．５重量部以上、１．５重量部以上、または２．５重量部以上であることができる。

【0163】

重量部とは、ある物質の基準含有量に対する相対的な含有量を意味することができる。例えば、ニッケル（Ｎｉ）１００重量部に対してストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）５．０重量部は、ニッケル（Ｎｉ）１００ｇ当たりのストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の５．０ｇを意味することができる。

【0164】

ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の含有量が上記ニッケル（Ｎｉ）１００重量部に対して０重量部超１０．０重量部未満である場合、内部電極１２１、１２２の連結性を向上させるとともに均一な厚さで形成することができる。

【0165】

ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の含有量がニッケル（Ｎｉ）１００重量部に対して１０．０重量部以上である場合、焼成が完了しないか、誘電特性が低下するおそれがある。したがって、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の含有量は、ニッケル（Ｎｉ）１００重量部に対して１０．０重量部未満であることが好ましく、より好ましくは５．０重量部未満であることができる。

【0166】

ストライプ状の第１内部電極パターンとストライプ状の第２内部電極パターンが交差積層されるように、第１セラミックグリーンシート及び第２セラミックグリーンシートを交互に積層することができる。

【0167】

このとき、セラミックグリーンシート及び内部電極パターンを第１方向に積層して容量を形成する部分をグリーン容量形成部と定義することができ、グリーン容量形成部の第１方向の両端面上にカバー部グリーンシートを配置することができる。より具体的には、カバー部グリーンシートは、グリーン容量形成部の第１方向の上部に配置される第１カバー部グリーンシート及びグリーン容量形成部の第１方向の下部に配置される第２カバー部グリーンシートを含むことができる。

【0168】

この後、焼成過程を経て、ストライプ状の第１内部電極パターンは第１内部電極１２１になることができ、ストライプ状の第２内部電極パターンは第２内部電極１２２になることができる。また、第１カバー部グリーンシートは第１カバー部１１２になることができ、第２カバー部グリーンシートは第２カバー部１１３になることができる。

【0169】

第１及び第２セラミックグリーンシートの厚さは特に限定する必要はない。

【0170】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、第１セラミックグリーンシート及び第２セラミックグリーンシートの厚さは０．６μｍ以下であることができ、より好ましくは０．４μｍ以下であることができる。

【0171】

ここで、第１セラミックグリーンシート及び第２セラミックグリーンシートの厚さは、第１セラミックグリーンシート及び第２セラミックグリーンシートの第１方向のサイズを意味することができる。

【0172】

第１内部電極パターン及び第２内部電極パターンの厚さは特に限定する必要はない。

【0173】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、第１内部電極パターン及び第２内部電極パターンの厚さは０．４μｍ以下であることができ、好ましくは０．３μｍ以下、より好ましくは０．１５μｍ以下であることができる。

【0174】

複数個の平行なストライプ状の第１内部電極パターンが印刷された第１セラミックグリーンシートと、複数個の平行なストライプ状の第２内部電極パターンが印刷された第２セラミックグリーンシートは、互いに交互に積層されて、セラミックグリーンシート積層本体を形成することができる。

【0175】

より具体的には、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターンの中央部と、第２セラミックグリーンシートに印刷されたストライプ状の第２内部電極パターンとの間の間隔が重なるように積層されることができる。ここで、第１内部電極パターンと第２内部電極パターンとの間の間隔が重なる領域がグリーン容量形成部に該当することができる。

【0176】

セラミックグリーンシート積層本体は、複数個のストライプ状の第１内部電極パターン及びストライプ状の第２内部電極パターンを横切るように切断されることができる。すなわち、セラミックグリーンシート積層本体は、互いに直交する切断線に沿って切断されたセラミックグリーンシート積層本体になることができる。

【0177】

本発明において、切断されたセラミックグリーンシート積層本体は積層本体と表現することができ、通常の技術者であれば本発明の説明を介して特段の困難なしに理解することができる。

【0178】

より具体的には、ストライプ状の第１内部電極パターン及びストライプ状の第２内部電極パターンは第２方向に切断して一定の第３方向のサイズを有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンと共に複数個に切断されて複数個の積層本体を設けることができる。一方、切断されたセラミックグリーンシートと切断された内部電極パターンの第３方向のサイズは同じであることができる。

【0179】

また、別の切断線に沿って個別的な本体サイズに適合に切断することができる。すなわち、後述するマージン部グリーンシートを付着する前に、棒状のセラミックグリーンシート積層本体を切断線に沿って個別のセラミック本体サイズに切断して複数個の積層本体を形成することができる。

【0180】

すなわち、棒状のセラミックグリーンシート積層本体を重ねた第１内部電極の中心部と第２内部電極との間に形成された所定の間隔が同じ切断線によって切断されるように切断することができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することができる。

【0181】

次に、積層本体の第３方向の側面にサイドマージン部グリーンシートを形成することができる。

【0182】

より具体的には、積層本体の第３方向の一面、例えば第３面３に第１サイドマージン部グリーンシートを形成することができ、積層本体の第３方向の他面、例えば第４面４に第２サイドマージン部グリーンシートを形成することができる。

【0183】

次に、積層本体を焼成する段階を含むことができる。

【0184】

積層本体を焼成する時には、水素濃度０．１ｖｏｌ％以上０．５ｖｏｌ％以下の還元雰囲気で行われることができ、好ましくは水素濃度０．１１ｖｏｌ％の雰囲気で行われることができる。

【0185】

焼成温度は、例えば１１５０℃以上１３００℃以下の温度で行われることができ、好ましくは１２００℃以上１２５０℃以下の温度で行われることができる。

【0186】

次に、焼成された積層本体上に外部電極を形成する段階を含むことができる。

【0187】

より具体的には、積層本体の第２方向の一面、例えば第３面３に第１外部電極ペーストを塗布することができ、積層本体の第２方向の他面、例えば第４面４上に第２外部電極ペーストを塗布した後、第１外部電極ペースト及び第２外部電極ペーストを焼成して第１外部電極１３１及び第２外部電極１３２を形成することができる。

【0188】

さらに、めっき工程をさらに行って、外部電極１３１、１３２がめっき層１３１ｂ、１３２ｂを含むようにすることができる。

【0189】

外部電極１３１、１３２に関する内容は上述と同様であるため、省略する。

【0190】

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【0191】

以下、実験例を挙げて本発明をより詳細に説明するが、これは発明の具体的な理解を助けるためのものであり、本発明の範囲が実験例によって限定されるものではない。

【0192】

（実施例）
以下の表１は、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の堆積含有量に応じたニッケル（Ｎｉ）の内部電極の連結性（Ｃ）、平均厚さ（ｔｅ）、及び厚さ標準偏差（σｔｅ）と誘電体層に含まれた誘電体結晶粒の平均サイズ（ＧＤ）、サイズ標準偏差（σＧＤ）を示したデータである。

【0193】

より具体的に、試験例１はスパッタリング法を適用したものではなく、従来の内部電極の形成方法であるニッケル（Ｎｉ）の内部電極ペーストを塗布して製造したものであり、ストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）を添加しなかった。図７の（ａ）は、試験例１のサンプルチップの容量形成部を撮影したイメージに該当する。

【0194】

試験例２は、スパッタリング法を適用して内部電極を形成し、ニッケル（Ｎｉ）１００重量部に対してストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）２．５重量部をニッケル（Ｎｉ）と同時に堆積してニッケル（Ｎｉ）の内部電極を形成したものである。図７の（ｂ）は、試験例２のサンプルチップの容量形成部を撮影したイメージに該当する。

【0195】

試験例３は、スパッタリング法を適用して内部電極を形成し、ニッケル（Ｎｉ）１００重量部に対してストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）５．０重量部をニッケル（Ｎｉ）と同時に堆積してニッケル（Ｎｉ）の内部電極を形成したものである。図７の（ｃ）は、試験例３のサンプルチップの容量形成部を撮影したイメージに該当する。

【0196】

試験例４は、スパッタリング法を適用して内部電極を形成し、ニッケル（Ｎｉ）１００重量部に対してストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）１０．０重量部をニッケル（Ｎｉ）と同時に堆積してニッケル（Ｎｉ）の内部電極を形成したものである。図７の（ｄ）は、試験例４のサンプルチップの容量形成部を撮影したイメージに該当する。

【0197】

各試験例当たりのストロンチウム‐ルテニウム酸化物（ＳｒＲｕＯ_３）の添加含有量は焼成前の基準であり、スパッタリング法を適用した堆積含有量に該当する（試験例１を除く）。

【0198】

ニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）、ルテニウム（Ｒｕ）の質量百分率（ｗｔ％）は、焼成後のサンプルチップ（ｃｈｉｐ）の容量形成部内の内部電極においてＳＥＭ‐ＥＤＳ元素分析により測定した各元素の含有量に該当し、ニッケル（Ｎｉ）、ストロンチウム（Ｓｒ）、及びルテニウム（Ｒｕ）の含有量の合計を１００ｗｔ％に換算して表１に記入した。

【0199】

【表1】

【0200】

試験例１の場合、内部電極の連結性（Ｃ）が６２％であり、ＳｒＲｕＯ_３を添加した試験例２～４に比べて、連結性（Ｃ）が劣化したことが分かる。これは内部電極ペースト塗布方法を適用しただけでなく、ＳｒＲｕＯ_３の未添加によるものであると予想される。そして、内部電極の平均厚さ（ｔｅ）が４４６ｎｍであり、３００ｎｍ以下の内部電極の超薄層化を達成できなかったことが分かる。

【0201】

一方、ＳｒＲｕＯ_３を２．５重量部添加した試験例２の場合、内部電極でＮｉ９８．４５ｗｔ％、Ｓｒ０．４０ｗｔ％、Ｒｕ１．１５ｗｔ％それぞれ検出され、これにより（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）値は１．５５に該当することが分かる。内部電極の平均厚さ（ｔｅ）は２１７ｎｍ、厚さ標準偏差（σｔｅ）は６５ｎｍ、連結性（Ｃ）は９６％であり、試験例１に比べて超薄層の内部電極を形成し、均一な厚さを達成したことを確認することができる。誘電体層に含まれた誘電体結晶粒の平均サイズ（ＧＤ）は２５０ｎｍであり、サイズ標準偏差（σＧＤ）は５４．１ｎｍで観察された。これは、焼成過程でＳｒＲｕＯ_３のＳｒが誘電体層に拡散するにつれて、誘電体結晶粒の粒成長を促進したと予想される。

【0202】

図８は、試験例２の容量形成部をＳＥＭを介して撮影したイメージ及び一部領域をＥＤＳ元素分析したイメージである。より具体的には、図８の（ａ）は、内部電極と誘電体層をＳＥＭを介して撮影したイメージであり、図８の（ｂ）～（ｄ）は、図８の（ａ）の四角形領域に含まれた酸素（Ｏ）、ストロンチウム（Ｓｒ）、及びルテニウム（Ｒｕ）元素をＥＤＳで分析したイメージである。図８の（ｂ）で検出される酸素（Ｏ）元素が多い領域が誘電体層に該当し、酸素（Ｏ）元素が少ない領域が内部電極に該当する。図８の（ｃ）を参照すると、内部電極の一部領域にストロンチウム（Ｓｒ）元素が凝集していることを確認することができ、誘電体層にも均一に検出されることを確認することができる。これにより、誘電体結晶粒の粒成長に影響を与えたことが予測できる。図８の（ｄ）を参照すると、ルテニウム（Ｒｕ）元素が内部電極と誘電体層で検出されることが確認できるが、誘電体層よりも内部電極でルテニウム（Ｒｕ）がさらに多く検出されることが確認できる。これにより、焼成過程で誘電体層への拡散が十分に進行されなかったことが確認できる。

【0203】

ＳｒＲｕＯ_３を５．０重量部添加した試験例３の場合、内部電極でＮｉ９６．３９ｗｔ％、Ｓｒ１．１８ｗｔ％、Ｒｕ２．４３ｗｔ％検出され、これにより（Ｓｒ＋Ｒｕ）／（Ｎｉ＋Ｓｒ＋Ｒｕ）値は３．６１に該当することが分かる。内部電極の平均厚さ（ｔｅ）は２０８ｎｍ、厚さ標準偏差（σｔｅ）は８８ｎｍ、連結性（Ｃ）は９７％であり、試験例１に比べて超薄層の内部電極を形成し、均一な厚さを達成したことが確認できる。誘電体層に含まれた誘電体結晶粒の平均サイズ（ＧＤ）は９０ｎｍであり、サイズ標準偏差（σＧＤ）は３３．６ｎｍで観察された。これは、焼成過程でＳｒＲｕＯ_３のＳｒが誘電体層に拡散するにつれて、誘電体結晶粒の均一な粒成長に影響を与えたが、適正Ｓｒ含有量よりは多少過量添加されるにつれて粒成長を抑制したと予測される。

【0204】

図９は、試験例３の容量形成部をＳＥＭを介して撮影したイメージ及び一部領域をＥＤＳ元素分析したイメージである。より具体的には、図９の（ａ）は、内部電極と誘電体層をＳＥＭを介して撮影したイメージであり、図９の（ｂ）～（ｄ）は、図８の（ａ）の四角形領域に含まれた酸素（Ｏ）、ストロンチウム（Ｓｒ）、及びルテニウム（Ｒｕ）元素をＥＤＳで分析したイメージである。図９の（ｂ）で検出される酸素（Ｏ）元素が多い領域が誘電体層に該当し、酸素（Ｏ）元素が少ない領域が内部電極に該当する。図９の（ｃ）を参照すると、内部電極の一部領域にストロンチウム（Ｓｒ）の元素が凝集していることを確認することができ、誘電体層にも均一に検出されることを確認することができる。これにより、誘電体結晶粒の粒成長に影響を与えたことが予測できる。図９の（ｄ）を参照すると、ルテニウム（Ｒｕ）元素が内部電極と誘電体層で検出されることが確認できるが、誘電体層よりも内部電極でルテニウム（Ｒｕ）がさらに多く検出されることが確認できる。これにより、焼成過程で誘電体層への拡散が十分に進行されなかったことが確認できる。

【0205】

表１には記載していないが、ＳｒＲｕＯ_３を１０．０重量部添加した試験例４の場合、内部電極の連結性（Ｃ）が９９％として優れた方であり、内部電極の厚さ（ｔｅ）も２０１ｎｍであり、厚さ標準偏差（σｔｅ）も４６ｎｍと超薄層の内部電極を形成し、均一な厚さを達成したことが確認できる。但し、誘電体層に含まれた誘電体結晶粒のサイズ標準偏差（σＧＤ）は２７．８ｎｍと均一なサイズを有するが、誘電体結晶粒の平均サイズ（ＧＤ）が６６ｎｍと小さい方であり、焼成が完全に進行せずに誘電特性の測定が不可能であった。これは、過量のＳｒによって誘電体層の領域に拡散したＳｒによって誘電体粒子の粒成長を過度に抑制したと予測される。

【0206】

本明細書において用いられた「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施形態は、他の一実施形態の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施形態において説明された事項が他の一実施形態に記載されていなくても、他の一実施形態においてその事項と反対または矛盾する説明がない限り、他の一実施形態に関連する説明として理解することができる。

【0207】

本明細書で用いられた用語は、単に一実施形態を説明するために用いられたものであり、本開示を限定する意図ではない。このとき、単数形の表現は、文脈上明らかに異なるものを意味しない限り、複数形の表現を含む。

【符号の説明】

【0208】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ サイドマージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】