特開 2024-95955 埋め込み素子パッケージ基板の作製方法、パッケージ基板及び半導体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024095955

(43)【公開日】2024-07-11

(54)【発明の名称】埋め込み素子パッケージ基板の作製方法、パッケージ基板及び半導体

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240704BHJP

   H05K 3/46 20060101ALI20240704BHJP

【ＦＩ】

H01L23/12 501S

H01L23/12 L

H05K3/46 Q

H05K3/46 B

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023137594

(22)【出願日】2023-08-25

(31)【優先権主張番号】202211722246.0

(32)【優先日】2022-12-30

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】520350546

【氏名又は名称】珠海越亜半導体股▲分▼有限公司

【氏名又は名称原語表記】ＺＨＵＨＡＩ ＡＣＣＥＳＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＣＯ．， ＬＴＤ

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】陳 先明

(72)【発明者】

【氏名】黄 高

(72)【発明者】

【氏名】洪 業傑

(72)【発明者】

【氏名】林 文健

(72)【発明者】

【氏名】黄 本霞

(72)【発明者】

【氏名】張 治軍

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA02

5E316AA38

5E316AA43

5E316CC08

5E316DD02

5E316FF01

5E316GG28

5E316HH40

5E316JJ11

5E316JJ23

(57)【要約】

【課題】材料の結合力を向上させ、後続の加熱による階層化リスクを低減させることができる埋め込み素子パッケージ基板の作製方法、パッケージ基板及び半導体を提供する。
【解決手段】埋め込み素子パッケージ基板の作製方法は、第一回路層を作製するステップと、第一回路層上に第一感光層を圧着するステップと、第一感光層上に埋め込み素子を設置するステップであって、埋め込み素子のピン面は第一感光層に対向して設置されるステップと、第二感光層を設置するステップであって、第二感光層が埋め込み素子を覆うステップと、埋め込み素子の側面を覆う第一誘電体層の最小厚さが予め設定される閾値以上となるように第一誘電体層を部分的に除去するステップと、第二誘電体層を設置するステップであって、第二誘電体層が第一誘電体層を覆うステップと、第二誘電体層上に第一回路層及び埋め込み素子と導通する第二回路層を作製するステップとを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

埋め込み素子パッケージ基板の作製方法であって、
第一回路層を作製するステップと、
前記第一回路層上に第一感光層を圧着するステップと、
前記第一感光層上に埋め込み素子を設置するステップであって、前記埋め込み素子のピン面は前記第一感光層に対向して設置されるステップと、
第二感光層を設置するステップであって、前記第二感光層が前記埋め込み素子を覆い、前記第一感光層及び前記第二感光層の材料が同じであり、前記第一感光層及び前記第二感光層が第一誘電体層を形成するステップと、
前記埋め込み素子の側面を覆う前記第一誘電体層の最小厚さが予め設定される閾値以上となるように前記第一誘電体層を部分的に除去するステップと、
第二誘電体層を設置するステップであって、前記第二誘電体層が前記第一誘電体層を覆うステップと、
前記第二誘電体層上に前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製するステップとを含む、ことを特徴とする埋め込み素子パッケージ基板の作製方法。

【請求項2】

前記第二誘電体層上に前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する前記ステップは、具体的には、
第一導通銅柱及び第二導通銅柱を作製するステップであって、前記第一導通銅柱は前記第一回路層及び前記第二回路層を接続するために用いられ、前記第二導通銅柱は前記第二回路層と前記埋め込み素子を接続するために用いられるステップと、
前記第一導通銅柱及び前記第二導通銅柱によって、前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製するステップとを含む、ことを特徴とする請求項１に記載の埋め込み素子パッケージ基板の作製方法。

【請求項3】

前記第一導通銅柱及び前記第二導通銅柱によって、前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する前記ステップは、具体的には、
前記第一導通銅柱及び前記第二導通銅柱に接続される金属シード層を作製するステップと、
前記金属シード層に対して感光膜の貼り付け、露光現像及びパターンメッキプロセスを行い、前記第一導通銅柱及び前記第二導通銅柱に接続される前記第二回路層を得るステップとを含む、ことを特徴とする請求項２に記載の埋め込み素子パッケージ基板の作製方法。

【請求項4】

第一導通銅柱及び第二導通銅柱を作製する前記ステップは、具体的には、
レーザ穿孔プロセスによって前記第一回路層を露出させ及び前記埋め込み素子のピン面を露出させ、第一導通穴及び第二導通穴を形成するステップと、
穴埋めメッキプロセスによって、前記第一導通穴及び前記第二導通穴にそれぞれ前記第一導通銅柱及び前記第二導通銅柱を形成するステップとを含む、ことを特徴とする請求項２に記載の埋め込み素子パッケージ基板の作製方法。

【請求項5】

前記第一感光層及び前記第二感光層の材料はいずれも粘性感光材料を含む、ことを特徴とする請求項１に記載の埋め込み素子パッケージ基板の作製方法。

【請求項6】

前記第二誘電体層は樹脂系誘電体材料を含む、ことを特徴とする請求項１に記載の埋め込み素子パッケージ基板の作製方法。

【請求項7】

前記予め設定される閾値は３ｕｍである、ことを特徴とする請求項１に記載の埋め込み素子パッケージ基板の作製方法。

【請求項8】

パッケージ基板であって、
請求項１～７のいずれか１項に記載の埋め込み素子パッケージ基板の作製方法によって得られ、第一回路層と、埋め込み素子と、第二回路層と、第一誘電体層と、第二誘電体層とを含み、ここで、前記第一誘電体層は第一感光層と、第二感光層とを含み、前記第一誘電体層は前記埋め込み素子を覆い、前記第二誘電体層は前記第一誘電体層を覆い、前記第二誘電体層は、前記第一回路層と前記第二回路層との間に設置され、前記第一回路層は前記第二回路層に接続され、前記第二回路層は前記埋め込み素子に接続される、ことを特徴とするパッケージ基板。

【請求項9】

第一導通銅柱と第二導通銅柱とをさらに含み、前記第一導通銅柱は前記第一回路層と前記第二回路層を導通するために用いられ、前記第二導通銅柱は前記第二回路層と前記埋め込み素子を導通するために用いられる、ことを特徴とする請求項８に記載のパッケージ基板。

【請求項10】

請求項８に記載のパッケージ基板を含む、ことを特徴とする半導体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体作製の技術分野に関し、特に埋め込み素子パッケージ基板の作製方法、パッケージ基板及び半導体に関する。

【背景技術】

【0002】

従来の技術において、埋め込み素子を必要とする基板を作製する時、一般的には素子を額縁で埋め込む方法が用いられていたが、従来の埋め込み素子方式ではＣＣＬ方式を採用すると、額縁の厚さの制御が難しく、ＣＣＬ材料の厚さに縛られるとともに、機械ゴングやレーザ方式では効率が悪く、量産に不利である。ｃｏｒｅｌｅｓｓプロセスを採用すると、このプロセスの流れが複雑で、完成品が高く、また、主要な材料が有機材料であるため、全体の機械的強度が比較的に小さく、高い強度を必要とする製品では対応できない。額縁のない設計では、埋め込み素子の底部と側面の材料は一般的に異なるタイプの材料で、この二つの材料はＣＴＥの違いによって後続の高熱環境下で失効のリスクがあり、また、両者の結合界面に結合力がよくない問題があり、後続は階層化リスクがある。そのため、新しい埋め込み素子パッケージ基板の作製方法が早急に必要である。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本開示の目的は、従来の技術に存在する技術課題のうちの一つを少なくともある程度解決することである。

【0004】

そこで、本開示の実施形態の一つの目的は、埋め込み素子パッケージ基板の作製方法、パッケージ基板及び半導体を提供することであり、この埋め込み素子パッケージ基板の作製方法によれば、材料の結合力を向上させ、後続の加熱による階層化リスクを低減させることができる。

【課題を解決するための手段】

【0005】

上記技術目的を達成するために、本開示の実施形態で採用される技術案は、埋め込み素子パッケージ基板の作製方法を含み、前記埋め込み素子パッケージ基板の作製方法は、第一回路層を作製するステップと、前記第一回路層上に第一感光層を圧着するステップと、前記第一感光層上に埋め込み素子を設置するステップであって、前記埋め込み素子のピン面は前記第一感光層に対向して設置されるステップと、第二感光層を設置するステップであって、前記第二感光層が前記埋め込み素子を覆い、前記第一感光層及び前記第二感光層の材料が同じであり、前記第一感光層及び前記第二感光層が第一誘電体層を形成するステップと、前記埋め込み素子の側面を覆う前記第一誘電体層の最小厚さが予め設定される閾値以上となるように前記第一誘電体層を部分的に除去するステップと、第二誘電体層を設置するステップであって、前記第二誘電体層が前記第一誘電体層を覆うステップと、前記第二誘電体層上に前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製するステップとを含む。

【0006】

また、本開示における上記実施形態に係る埋め込み素子パッケージ基板作製の方法によって、以下の付加の技術的特徴をさらに有してもよい。
さらに、本開示の実施形態では、前記第二誘電体層上に前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する前記ステップは、具体的には、第一導通銅柱及び第二導通銅柱を作製するステップであって、前記第一導通銅柱は前記第一回路層及び第二回路層を接続するために用いられ、前記第二導通銅柱は前記第二回路層と前記埋め込み素子を接続するために用いられるステップと、前記第一導通銅柱及び前記第二導通銅柱によって、前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製するステップとを含む。

【0007】

さらに、本開示の実施形態では、前記第一導通銅柱及び前記第二導通銅柱によって、前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する前記ステップは、具体的には、前記第一導通銅柱及び第二導通銅柱に接続される金属シード層を作製するステップと、前記金属シード層に対して感光膜の貼り付け、露光現像及びパターンメッキプロセスを行い、前記第一導通銅柱及び第二導通銅柱に接続される第二回路層を得るステップとを含む。

【0008】

さらに、本開示の実施形態では、第一導通銅柱及び第二導通銅柱を作製する前記ステップは、具体的には、レーザ穿孔プロセスによって前記第一回路層を露出させ及び前記埋め込み素子のピン面を露出させ、第一導通穴及び第二導通穴を形成するステップと、穴埋めメッキプロセスによって、前記第一導通穴及び前記第二導通穴にそれぞれ前記第一導通銅柱及び第二導通銅柱を形成するステップとを含む。

【0009】

さらに、本開示の実施形態では、前記第一感光層及び前記第二感光層の材料はいずれも粘性感光材料を含む。

【0010】

さらに、本開示の実施形態では、前記第二誘電体層は樹脂系誘電体材料を含む。

【0011】

さらに、本開示の実施形態では、前記予め設定される閾値は３ｕｍである。

【0012】

一方、本開示の実施形態は、埋め込み素子パッケージ基板をさらに提供し、前記埋め込み素子パッケージ基板は第一回路層と、埋め込み素子と、第二回路層と、第一誘電体層と、第二誘電体層とを含み、ここで、前記第一誘電体層は第一感光層と、第二感光層とを含み、前記第一誘電体層は前記埋め込み素子を覆い、前記第二誘電体層は前記第一誘電体層を覆い、前記第二誘電体層は、前記第一回路層と第二回路層との間に設置され、前記第一回路層は前記第二回路層に接続され、前記第二回路層は前記埋め込み素子に接続される。

【0013】

さらに、本開示の実施形態では、第一導通銅柱と第二導通銅柱とをさらに含み、前記第一導通銅柱は前記第一回路層と前記第二回路層を導通するために用いられ、前記第二導通銅柱は前記第二回路層と前記埋め込み素子を導通するために用いられる。

【0014】

なお、本開示は、半導体をさらに提供し、前記半導体は上記実施形態のいずれか一つに記載のパッケージ基板を含む。

【発明の効果】

【0015】

本開示の利点と有益な効果は、以下の記述において部分的に与えられ、部分的に以下の記述から明らかになるか、又は本開示の実践によって理解される。
本開示は、感光層を用いて埋め込み素子を貼り合わせた後に、同じ材料の感光層を用いて埋め込み素子をパッケージングし、露光現像方式によって埋め込み素子を一定の厚さ閾値で包埋し、そして第二誘電体層によって感光層及び誘電体層を包埋し第二回路層を作製し、最終的に埋め込み素子パッケージ基板が得られる。本開示の埋め込み素子の底部の感光層と埋め込み素子の側面の材料は同じ材質であり、全体が一致し、材料の結合力を向上させ、後続の加熱による階層化リスクを低減させることができる。本開示は、第二誘電体層を圧着する前に埋め込み素子を一定の厚さ閾値で包埋し、埋め込み素子を保護することができ、そして本開示は後続で、覆われた第二誘電体層によって完成品の強度を向上させ、板割れのリスクを低減させることができる。

【図面の簡単な説明】

【0016】

【図1】本開示の具体的な一実施形態に係る埋め込み素子パッケージ基板の作製方法のフローチャートである。

【図2】本開示の具体的な一実施形態に係るパッケージ基板の構造を示す模式図である。

【図3】本開示の具体的な一実施形態に係る埋め込み素子パッケージ基板の作製方法における基板構造の変化を示す模式図である。

【図4】本開示の具体的な一実施形態に係る別の埋め込み素子パッケージ基板の作製方法における基板構造の変化を示す模式図である。

【発明を実施するための形態】

【0017】

以下、図面を参照しながら本開示の実施形態を詳細に記述し、本開示の実施形態における埋め込み素子パッケージ基板の作製方法、パッケージ基板の構造及びパッケージ基板を含む半導体の原理とプロセスについて以下に説明する。

【0018】

図１を参照すると、本開示の埋め込み素子パッケージ基板の作製方法は、以下のステップを含む。
ステップＳ１：第一回路層を作製する。
このステップでは、まず半成品基板、載置板又は仮載置板に第一回路層を作製することができる。第一回路層は具体的な必要に応じて設計することができ、第一回路層は金属シード層の作製、シード層への感光膜の貼り付け、露光現像、そしてエッチングなどの従来プロセスで作製してもよいし、メッキプロセスで得てもよい。具体的な第一回路層の作製方法はここで限定しない。本開示では第一回路層の層数は一層に限らず、互いに導通する複数回路層からなる第一回路層であってもよい。

【0019】

ステップＳ２：前記第一回路層上に第一感光層を圧着する。
このステップでは、第一回路層の作製が完了した後に、第一回路層上に第一感光層を圧着することができる。圧着時に第一感光層は第一回路層全体を完全に覆ってもよいし、第一回路層を部分的に覆ってもよい。第一感光層が第一回路層を完全に覆う時、回路層に垂直な方向から投影すると、第一感光層と第一回路層が完全に重なり、第一感光層が第一回路層を部分的に覆う時、回路層に垂直な方向から投影すると、第一感光層の面積が第一回路層の面積より小さい。

【0020】

ステップＳ３：前記第一感光層上に埋め込み素子を設置し、前記埋め込み素子のピン面は前記第一感光層に対向して設置される。
このステップでは、第一感光層上に埋め込み素子を設置してもよく、設置時に埋め込み素子のピン面は第一感光層に対向して設置する必要があり、具体的には、設置時に埋め込み素子を上から下に貼り合わせる場合、埋め込み素子の裏面、即ち非ピン面を第一感光層と貼り合わせることができ、埋め込み素子のピン面は上を向いている。

【0021】

ステップＳ４：第二感光層を設置し、前記第二感光層が前記埋め込み素子を覆い、前記第一感光層及び前記第二感光層の材料が同じであり、前記第一感光層及び前記第二感光層が第一誘電体層を形成する。
このステップでは、第二感光層が第一感光層及び埋め込み素子を完全に覆うことができるように第一感光層及び埋め込み素子に第二感光層を設置してもよく、設置時に機械圧着又は塗布の方式を採用してもよい。第二感光層の材料は、第一感光層と同じであってもよく、同じ材質の感光層は感光層の材料の結合力を向上させ、後続の加熱による階層化リスクを低減させることができる。第二感光層を設置した後に、第一感光層及び第二感光層は第一誘電体層を形成することができ、第一誘電体層は第一回路層を完全に覆い、及び埋め込み素子を包むことができる。

【0022】

ステップＳ５：前記埋め込み素子の側面を覆う前記第一誘電体層の最小厚さが予め設定される閾値以上となるように前記第一誘電体層を部分的に除去する。
このステップでは、露光エッチングなどの従来プロセスによって第一誘電体層を部分的に除去することができる。除去時に第一回路層を露出させてもよいし、第一回路層を露出させなくてもよいが、除去時に埋め込み素子の側面の第一誘電体層の最小厚さを一定の予め設定される閾値以上にする必要がある。一定の厚さの予め設定される閾値で側面の感光層は埋め込み素子が後続の圧着プロセスにおいて損傷されて性能に影響を与えないように保護することができる。

【0023】

ステップＳ６：第二誘電体層を設置し、前記第二誘電体層が前記第一誘電体層を覆う。
このステップでは、第一誘電体層を部分的に除去した後に、第一誘電体層上、又は第一誘電体層及び第一回路層上に第二誘電体層を設置してもよい。第二誘電体層は第一誘電体層を完全に覆ってもよいし、第一誘電体層及び第一回路層を完全に覆ってもよいし、設置時に機械で物理的に圧着して設置してもよい。

【0024】

ステップＳ７：前記第二誘電体層上に前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する。
このステップでは、第二誘電体層を圧着した後に、第二誘電体層上に第一回路層に接続される第二回路層を作製する必要がある。第一回路層と第二回路層の間、第二回路層と埋め込み素子の間はいずれも導通銅柱によって接続することができる。本開示では第二回路層の層数は一層に限らず、互いに導通する複数回路層からなる第二回路層であってもよい。

【0025】

さらに、前記第二誘電体層上に前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する前記ステップは、具体的には、以下のステップを含んでもよい。
ステップＳ２１：第一導通銅柱及び第二導通銅柱を作製し、前記第一導通銅柱は前記第一回路層及び第二回路層を接続するために用いられ、前記第二導通銅柱は前記第二回路層と前記埋め込み素子を接続するために用いられる。
ステップＳ２２：前記第一導通銅柱及び前記第二導通銅柱によって、前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する。

【0026】

本実施形態では、まず第一導通銅柱及び第二導通銅柱を作製してもよい。第一導通銅柱は第一回路層と第二回路層を導通するために用いられてもよい。第一回路層と第二回路層の間に第一誘電体層及び第二誘電体層が存在する時、第一導通銅柱は第一誘電体層及び第二誘電体層を貫通する必要がある。第一回路層と第二回路層の間に第二誘電体層しか存在しない時、第一導通銅柱は第二誘電体層を貫通する必要があり、第二導通銅柱は第一誘電体層及び第二誘電体層を貫通する必要がある。第一導通銅柱及び第二導通銅柱を作製した後に、メッキプロセスによって第二回路層を直接に作製してもよいし、まず金属シード層を作製し、そして金属シード層に対して感光膜を覆い、露光現像及びエッチングなどの従来プロセスを行うことによって第二回路層を作製してもよい。

【0027】

さらに、前記第一導通銅柱及び前記第二導通銅柱によって、前記第一回路層及び前記埋め込み素子と導通する第二回路層を作製する前記ステップは、具体的には、以下のステップを含んでもよい。
ステップＳ３１：前記第一導通銅柱及び第二導通銅柱に接続される金属シード層を作製する。
ステップＳ３２：前記金属シード層に対して感光膜の貼り付け、露光現像及びパターンメッキプロセスを行い、前記第一導通銅柱及び第二導通銅柱に接続される第二回路層を得る。

【0028】

本実施形態では、まず金属シード層を作製し、そして金属シード層に対して感光膜を貼り付け、感光膜に対して露光現像プロセス、及びパターンメッキなどの従来プロセスを行うことによって、最終的に前記第一導通銅柱及び第二導通銅柱に接続される第二回路層を得ることができる。

【0029】

さらに、第一導通銅柱及び第二導通銅柱を作製する前記ステップは、具体的には、以下のステップを含んでもよい。
ステップＳ４１：レーザ穿孔プロセスによって前記第一回路層を露出させ及び前記埋め込み素子のピン面を露出させ、第一導通穴及び第二導通穴を形成する。
ステップＳ４２：穴埋めメッキプロセスによって、前記第一導通穴及び前記第二導通穴にそれぞれ前記第一導通銅柱及び第二導通銅柱を形成する。
本実施形態では、レーザ穿孔又は他の穿孔プロセスによって誘電体層を穿孔し、第一導通穴及び第二導通穴を形成し、第一回路層を露出させ及び埋め込み素子のピン面を露出させてもよい。次に穴埋めメッキプロセスによって、第一導通穴及び第二導通穴に誘電体層を貫通する第一導通銅柱及び第二導通銅柱を形成する。第一導通銅柱は第一回路層及び第二回路層を接続することができ、第二導通銅柱は埋め込み素子及び第二回路層を接続することができる。

【0030】

さらに、本開示のいくつかの実施形態では、第一感光層及び第二感光層はいずれも粘性感光材料であってもよく、粘性感光材料は、埋め込み素子と第一感光層の付着力を増加させ、埋め込み素子を安定させることができ、粘性感光材料は、第二感光層と第二誘電体層の付着力を増加させ、両方の間の結合力を増加させ、階層化リスクを低減させることもできる。

【0031】

さらに、本開示のいくつかの実施形態では、第二誘電体層は、樹脂系誘電体材料を含んでもよい。第二誘電体層材料は、ガラス繊維入りＰＰ材料、樹脂系材料と他の材料とを合成した複合材料などの粘性感光材料より構造強度の高い他の材料を使用してもよい。構造強度のより高い材料は階層化リスクをさらに低減させることができ、後続のプロセスの作製と具体的な使用時の基板の板割れのリスクを低減させることもできる。

【0032】

さらに、本開示のいくつかの実施形態では、予め設定される閾値は３ｕｍであってもよい。３ｕｍの厚さは埋め込み素子が後続のプロセスで圧着、高温などの条件によって損傷されないように保護することができ、さらに素子と成品の機能を保障することができる。

【0033】

なお、図１の方法に対応し、本開示の実施形態では、パッケージ基板をさらに提供する。図２を参照すると、パッケージ基板は、第一回路層２０１と、埋め込み素子２０２と、第二回路層２０３と、第一誘電体層２０４と、第二誘電体層２０５とを含んでもよい。ここで、第一誘電体層２０４は、第一感光層と、第二感光層とを含んでもよく、第一誘電体層２０４は埋め込み素子２０２を覆ってもよく、第二誘電体層２０５は第一誘電体層２０４を覆ってもよく、第二誘電体層２０５は、第一回路層２０１と第二回路層２０３との間に設置されてもよく、第一回路層２０１は第二回路層２０３に接続されてもよく、第二回路層２０３は埋め込み素子２０２に接続される。

【0034】

さらに、図２を参照すると、本開示のいくつかの実施形態では、パッケージ基板は、第一導通銅柱２０６と第二導通銅柱２０７とをさらに含んでもよい。第一導通銅柱２０６は第一回路層２０１と第二回路層２０３を導通するために用いられ、第二導通銅柱２０７は前記第二回路層２０３と前記埋め込み素子２０２を導通するために用いられる。

【0035】

上記方法の実施形態における内容はいずれも本パッケージ基板の実施形態に適用され、本パッケージ基板の実施形態が具体的に実現する機能は上記方法の実施形態と同じであるとともに、達成される有益な効果は上記方法の実施形態によって達成される有益な効果と同じである。

【0036】

なお、上記実施形態のパッケージ基板に対応し、本開示の実施形態は、半導体をさらに提供し、前記半導体は上記実施形態のいずれか一つに記載のパッケージ基板を含んでもよい。

【0037】

上記パッケージ基板の実施形態における内容はいずれも本半導体の実施形態に適用され、本半導体の実施形態が具体的に実現する機能は上記パッケージ基板の実施形態と同じであるとともに、達成される有益な効果は上記パッケージ基板の実施形態によって達成される有益な効果と同じである。

【0038】

以下、図面を参照しながら本開示の埋め込み素子パッケージ基板の作製方法を説明する。

【0039】

（実施形態１）
本実施形態では、第一感光層及び第二感光層は粘性感光材料を採用し、予め設定される閾値を３ｕｍに設定した。

【0040】

図３におけるａ～ｆを参照すると、載置板３０１に従来プロセスによって第一回路層３０２を作製し、そして、第一回路層３０２に第一粘性感光層３０３を圧着し、次に、第一粘性感光層３０３に埋め込み素子３０４を放置し、放置時に埋め込み素子３０４のピンは上を向いており、埋め込み素子３０４の裏面は第一粘性感光層３０３に接着され、次に、第一粘性感光層３０３及び埋め込み素子３０４に第二粘性感光層３０５を覆い、第一粘性感光層３０３と第二粘性感光層３０５は第一誘電体層３０６を形成することができ、次に、第一誘電体層３０６を部分的に除去し、埋め込み素子３０４の側面を覆う第一誘電体層３０６の最小厚さを３ｕｍ以上とするとともに、第一回路層３０２を露出させ、次に、第一誘電体層３０６及び第一回路層３０２に第二誘電体層３０７を圧着してもよく、ここで、第二誘電体層３０７は第一誘電体層３０６及び第一回路層３０２を覆い、第一誘電体層３０６は埋め込み素子３０４を覆い、最後に、第二誘電体層３０７に第一回路層３０２及び埋め込み素子３０４と導通する第二回路層３０８を作製する。

【0041】

（実施形態２）
本実施形態では、第一感光層及び第二感光層は粘性感光材料を採用し、予め設定される閾値を３ｕｍと設定した。

【0042】

図４におけるａ～ｆを参照すると、載置板４０１に従来プロセスによって第一回路層４０２を作製し、そして、第一回路層４０２に第一粘性感光層４０３を圧着し、次に、第一粘性感光層４０３に埋め込み素子４０４を放置し、放置時に埋め込み素子４０４のピンは上を向いており、埋め込み素子４０４の裏面は第一粘性感光層４０３に接着され、次に、第一粘性感光層４０３及び埋め込み素子４０４に第二粘性感光層４０５を覆い、第一粘性感光層４０３と第二粘性感光層４０５は第一誘電体層４０６を形成することができ、次に、第一誘電体層４０６を部分的に除去し、埋め込み素子４０４の側面を覆う第一誘電体層４０６の最小厚さを３ｕｍ以上とし、次に、第一誘電体層４０６に第二誘電体層４０７を圧着してもよく、ここで、第二誘電体層４０７は第一誘電体層４０６を覆い、第一誘電体層４０６は埋め込み素子４０４及び第一回路層４０２を覆い、最後に、第二誘電体層４０７に第一回路層４０２及び埋め込み素子４０４と導通する第二回路層４０８を作製する。

【0043】

いくつかの選択可能な実施形態では、ブロック図に言及された機能／操作は操作図に言及された順序で発生しなくてもよい。例えば、関連する機能／操作に依存し、連続して示された二つのブロックは実際には実質的に同時に実行されるか、又は前記ブロックは逆の順序で実行されてもよい。なお、本開示のフローチャートで提示と記述される実施形態は、技術に対するより全面的な理解を提供するために例示的な方式で提供される。開示された方法は本明細書で提示される操作と論理フローに限定されない。選択可能な実施形態は予想でき、ここで、様々な操作の順序が変更され、及びその中で比較的大きい操作の一部として記述されるサブ操作が独立して実行される。

【0044】

本明細書の上記記述において、用語である「１つの実施形態／実施例」、「別の実施形態／実施例」又は「いくつかの実施形態／実施例」などの記述は、実施形態又は例を結び付けて記述された具体的な特徴、構造、材料又は特性が本開示の少なくとも一つの実施形態又は例に含まれることを意味する。本明細書では、上記用語の例示的な表現は必ずしも同じ実施形態又は例を意味するわけではない。そして、記述された具体的な特徴、構造、材料又は特性は任意の一つ又は複数の実施形態又は例において適切な方式で組み合わせることができる。

【0045】

本開示の実施形態をすでに示し記述したが、当業者であれば理解できるように、本開示の原理と趣旨を逸脱することなく、これらの実施形態に対して様々な変更、修正、置き換えと変形を行うことができ、本開示の範囲は請求の範囲及びその均等物によって限定される。

【0046】

以上、本開示の好ましい実施について具体的に説明したが、本開示は、前記実施形態に限定されるものではなく、当業者であれば、本開示の精神に反することなく、様々な均等な変形又は置き換えを行うこともでき、これらの均等な変形又は置き換えはいずれも本開示の請求の範囲によって限定される範囲に含まれる。

【図1】

【図2】

【図3】

【図4】