特開 2024-95998 表示パネル及びこれを含む表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024095998

(43)【公開日】2024-07-11

(54)【発明の名称】表示パネル及びこれを含む表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240704BHJP

   G09F 9/33 20060101ALI20240704BHJP

   G09G 3/32 20160101ALI20240704BHJP

   G09G 3/3208 20160101ALI20240704BHJP

   G09G 3/20 20060101ALI20240704BHJP

   H01L 33/00 20100101ALI20240704BHJP

   H10K 59/88 20230101ALI20240704BHJP

   H10K 59/123 20230101ALI20240704BHJP

   H10K 59/121 20230101ALI20240704BHJP

   H10K 59/122 20230101ALI20240704BHJP

   H10K 59/131 20230101ALI20240704BHJP

【ＦＩ】

G09F9/30 330

G09F9/33

G09F9/30 365

G09F9/30 349Z

G09G3/32 A

G09G3/3208

G09G3/20 641A

H01L33/00

H10K59/88

H10K59/123

H10K59/121 213

H10K59/122

H10K59/131

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2023204334

(22)【出願日】2023-12-04

(31)【優先権主張番号】10-2022-0189074

(32)【優先日】2022-12-29

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100114915

【弁理士】

【氏名又は名称】三村 治彦

(74)【代理人】

【識別番号】100125139

【弁理士】

【氏名又は名称】岡部 洋

(74)【代理人】

【識別番号】100209808

【弁理士】

【氏名又は名称】三宅 高志

(72)【発明者】

【氏名】朴 佑 城

【テーマコード（参考）】

3K107

5C080

5C094

5C380

5F241

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107BB02

3K107CC33

3K107DD39

3K107EE03

3K107FF04

3K107FF15

3K107HH05

5C080AA06

5C080AA07

5C080BB05

5C080CC03

5C080DD19

5C080FF11

5C080JJ03

5C080JJ05

5C080JJ06

5C094AA32

5C094AA60

5C094BA23

5C094BA27

5C094CA19

5C094CA24

5C094DB01

5C094EA01

5C094FA02

5C380AA01

5C380AA03

5C380AB24

5C380AB34

5C380AB36

5C380BD07

5C380CA08

5C380CB01

5C380CC26

5C380CF46

5F241CA40

5F241FF06

(57)【要約】

【課題】ベゼル領域に配置されて使用しない発光素子を、静電気放電（ＥＳＤ）回路として使用できるようにする表示パネル、及びこれを含む表示装置に関する。
【解決手段】本明細書の実施形態による表示装置は、表示領域（ＡＡ）に少なくとも１つ以上の第１画素（Ｐ１）が配置され、ベゼル領域（ＢＺＡ）にも少なくとも１つ以上の第２画素（Ｐ２）が配置され、第２画素は、第１画素と互いに異なる電位の電源で動作するように構成することができる。よって、ベゼル領域に配置されて使用しない発光素子を活用することにより、静電気放電（ＥＳＤ）回路を設計することができる効果がある。
【選択図】図４

【特許請求の範囲】

【請求項1】

表示領域に配置され、表示領域の画素のそれぞれは、表示パネルに映像を表示するために発光するように構成された少なくとも１つ以上の表示領域のサブ画素を含む複数の表示領域の画素と、
前記表示領域の少なくとも一部を囲む前記表示パネルのベゼル領域に配置され、少なくとも１つ以上のベゼル領域の画素のそれぞれは、光を放出しない少なくとも１つ以上のベゼル領域のサブ画素を含む複数のベゼル領域の画素とを含み、
前記ベゼル領域のサブ画素は、
共通ノードに電気的に接続される第１電極および第１電源供給ラインに電気的に接続される第２電極を有する第１ベゼル領域のサブ画素と、
第３電極及び第４電極を含み、前記第３電極は、前記共通ノードに電気的に接続され、前記第４電極は、前記第１電源供給ラインと他の第２電源供給ラインに電気的に接続される第２ベゼル領域のサブ画素とを含む、
表示パネル。

【請求項2】

前記共通ノードから静電気が前記第１ベゼル領域のサブ画素を経由して、前記第１電源供給ラインに、あるいは前記第２ベゼル領域のサブ画素を経由して、前記第２電源供給ラインに放電する、
請求項１に記載の表示パネル。

【請求項3】

前記共通ノードは、前記表示領域のサブ画素の電極に接続された共通電圧に電気的に接続される、
請求項１に記載の表示パネル。

【請求項4】

前記共通ノードは、前記表示領域のサブ画素の電極にデータ電圧を駆動するデータラインと電気的に接続される、
請求項１に記載の表示パネル。

【請求項5】

前記表示領域のサブ画素のそれぞれは、有機発光ダイオードまたはマイクロＬＥＤを含む、
請求項１に記載の表示パネル。

【請求項6】

前記表示領域のサブ画素のうち少なくとも１つは、
バンク層の上面と一側壁を覆うように、前記バンク層上に配置されるアノードと、
前記アノード及び前記バンク層上に配置される拡散ウインドウ層と、
前記アノード上に配置された導電層と、
前記導電層上に配置された活性層と、
前記導電層と前記活性層を囲むように、前記拡散ウインドウ層上に配置された側壁拡散層と、
前記側壁拡散層及び前記活性層上に配置されたカソードと、
を含む、
請求項１に記載の表示パネル。

【請求項7】

前記ベゼル領域のサブ画素のうち少なくとも１つは、
バンク層の上面と両側壁面を覆うように、前記バンク層上に配置されるアノードと、
前記アノード上に配置される拡散ウインドウ層と、
前記アノード上に配置された導電層と、
前記導電層上に配置された活性層と、
前記導電層と前記活性層を囲むように、前記拡散ウインドウ層上に配置された側壁拡散層と、
前記側壁拡散層及び前記活性層上に配置されたカソードと、
を含む、
請求項１に記載の表示パネル。

【請求項8】

上記請求項１に記載の表示パネルと、
前記表示領域における前記表示パネルの後面に配置されて、前記表示領域のサブ画素から放出する光量を制御する駆動部とを含む、
表示装置。

【請求項9】

第１領域に配置された少なくとも１つの第１画素と、第２領域に配置された少なくとも１つの第２画素と、前記第１領域で表示パネルの後面に配置されて、前記少なくとも１つの第１画素の発光動作を制御する駆動部を含む表示パネルと、を含み、
前記第１画素は、少なくとも１つのサブ画素を含み、前記少なくとも１つのサブ画素のそれぞれは、一側に第１電極を有し、他側に第２電極を有し、
前記第２画素は、少なくとも１つのサブ画素を含み、前記少なくとも１つのサブ画素のそれぞれは、一側に第１電極を有し、他側に電源電極を有し、
前記第２画素のサブ画素の第１電極は、接地に接続され、前記電源電極は、電源ラインに接続され、
前記第１画素と前記第２画素は、それぞれ互いに異なる電位の電圧で動作する、
表示装置。

【請求項10】

前記第１画素の少なくとも１つのサブピクセルは、赤、緑、青、及び白のうち１つの色の光を放出するように構成された、
請求項９に記載の表示装置。

【請求項11】

上記互いに異なる電位の電圧は、前記第１画素に印加されるデータ電圧と、前記第２画素に印加される静電気によって発生する衝撃電源の電圧と、を含む、
請求項９に記載の表示装置。

【請求項12】

前記駆動部は、発光させる各サブ画素の座標値を生成し、生成された座標値によって発光させる前記第１画素の少なくとも１つのサブ画素のそれぞれに、第１制御区間の間に設定されたデータ電圧が、第２制御区間の間に設定されたパルス幅で印加されるように構成された、
請求項９に記載の表示装置。

【請求項13】

前記第１領域は、表示領域であり、前記第２領域は、ベゼル領域である、
請求項９に記載の表示装置。

【請求項14】

前記第１画素と前記第２画素のそれぞれの周辺には、スペア領域が配置された、
請求項９に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、表示パネル及びこれを含む表示装置に関する。

【背景技術】

【0002】

自己発光素子を有する表示装置は、光源を内装する表示装置よりも薄く具現することができ、フレキシブルかつ折り畳める表示装置を具現することができるという長所がある。

【0003】

これらの自己発光素子を有する表示装置は、発光層として有機物を使用する有機発光表示装置と、マイクロ発光ダイオードを使用するマイクロＬＥＤ表示装置などがあり得る。

【0004】

ところで、有機発光表示装置は、別途光源が不要である反面、水分と酸素による不良画素が発生しやすいため、酸素と水分の浸透を最小化するため様々な技術的構想がさらに要求される。かかる要求に対して近年は、微細なサイズのマイクロ発光ダイオード（Ｍｉｃｒｏ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）を発光素子として使用する表示装置に関する研究及び開発が行われている。

【0005】

マイクロ発光ダイオードは、半導体に電流を流すと、光を出す性質を利用した半導体発光素子であって、照明、ＴＶ、各種の表示装置などに広く活用されている。

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、マイクロ発光ダイオードを使用する表示装置は、半導体（ａ－Ｓｉ）、酸化物（Ｏｘｉｄｅ）及び低温多結晶シリコン（ＬＴＰＳ）などの層（Ｌａｙｅｒ）がないことがあるため、パネル自ら薄膜トランジスタを具現することができない。

【0007】

よって、静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ；以下、ＥＳＤ）回路を設計することができず、静電気に弱いという短所を有している。

【0008】

このため、本明細書の発明者は、上述した短所を解決するために、ベゼル領域（Ｂｅｚｅｌ Ａｒｅａ）に配置されているものの、画素として使用しない発光素子を、静電気を処理する素子として使用できるようにする表示パネルを発明した。

【0009】

よって、本明細書が解決しようとする課題は、表示パネルのベゼル領域に配置されている発光素子にそれぞれ静電気処理用電極を配置して、静電気処理領域として使用できるようにする表示パネル、及びこれを含む表示装置を提供することにその目的がある。

【0010】

上記した本明細書の目的は、以上で言及した目的に限らず、言及していない本発明の他の目的及び長所は、下記の説明によって理解することができ、本発明の実施形態によってより明らかに理解することができる。また、本発明の目的及び長所は、特許請求の範囲に示した手段及びその組み合わせによって実現できることが分かるであろう。

【課題を解決するための手段】

【0011】

本明細書の一実施形態による表示パネルを提供することができる。前記表示パネルは、第１領域（ＡＡ）に少なくとも１つ以上の第１画素（Ｐ１）が配置され、第２領域（ＢＺＡ）にも少なくとも１つ以上の第２画素（Ｐ２）が配置され、前記第１画素及び前記第２画素は、互いに異なる電位の電源で動作することができる。

【0012】

また、本明細書の一実施形態による表示装置を提供することができる。前記表示装置は、第１領域（ＡＡ）に配置されて、一側に第１電極かつ他側に第２電極を有する少なくても１つ以上の第１画素と、第２領域（ＢＺＡ）に配置されて、一側に第１電極かつ他側に電源供給電極を有する少なくても１つ以上の第２画素と、を含む表示パネル；及び前記第１領域の背面に配置されて、前記少なくとも１つ以上の第１画素に対する発光駆動を制御するドライバを含み、前記第２画素の第１電極は、接地に接続され、前記電源供給電極は、電源供給ラインに接続され、前記第１画素及び前記第２画素は、互いに異なる電位の電源で動作することができる。

【発明の効果】

【0013】

本明細書の実施形態によれば、半導体（ａ－Ｓｉ）、酸化物（Ｏｘｉｄｅ）及び低温多結晶シリコン（ＬＴＰＳ）など、バックプレーン（Ｂａｃｋ Ｐｌａｎｅ）のない表示装置において、ベゼル領域に配置されて使用しない発光素子を活用することにより、静電気放電（ＥＳＤ）回路を設計することができる効果がある。

【0014】

また、本明細書の実施形態によれば、バックプレーンのない表示装置にもＥＳＤ回路を具備することができることによって、静電気が発生しても、静電気からパネルを保護することができる効果がある。

【0015】

また、本明細書の実施形態によれば、別途静電気放電（ＥＳＤ）回路を設置することなく、使用しない発光素子を活用してＥＳＤ回路を構成することにより、製造工程を減らし、それによって製造コストを節約することができる。

【0016】

また、本明細書の実施形態によれば、静電気の発生によるパネルの損傷を防止することができるようになり、表示装置の品質向上と信頼性を高めることができる。

【0017】

そして、本明細書の実施形態によれば、使用しない発光素子を活用して静電気放電（ＥＳＤ）機能を具現することで、製品の信頼性を確保することができるようになり、安定的なナローベゼル（Ｎａｒｒｏｗ Ｂｅｚｅｌ）を実現することができる。
他の実施形態によれば、表示領域に配置され、表示領域の画素のそれぞれは、表示パネルに映像を表示するために発光するように構成された少なくとも１つ以上の表示領域のサブ画素を含む複数の表示領域の画素と、前記表示領域の少なくとも一部を囲む前記表示パネルのベゼル領域に配置され、少なくとも１つ以上のベゼル領域の画素のそれぞれは、光を放出しない少なくとも１つ以上のベゼル領域のサブ画素を含む複数のベゼル領域の画素とを含み、前記ベゼル領域のサブ画素は、共通ノードに電気的に接続される第１電極および第１電源供給ラインに電気的に接続される第２電極を有する第１ベゼル領域のサブ画素と、第３電極及び第４電極を含み、前記第３電極は、前記共通ノードに電気的に接続され、前記第４電極は、前記第１電源供給ラインと他の第２電源供給ラインに電気的に接続される第２ベゼル領域のサブ画素とを含む、表示パネルが提供される。

【0018】

本明細書の効果は、以上で言及した効果に限らず、言及していないさらに他の効果は、下記の記載から当業者にとって明確に理解することができる。

【0019】

上述した効果並びに本発明の具体的な効果は、以下の発明を実施するための形態を説明すると共に記述する。

【図面の簡単な説明】

【0020】

【図1】本明細書の一実施形態による表示装置の前面と、表示領域及びベゼル領域を示した平面図である。

【図2a】本明細書の一実施形態による表示領域に配置された第１画素の構造を概略的に示した図面である。

【図2b】本明細書の一実施形態によるベゼル領域に配置された第２画素の構造を概略的に示した図面である。

【図3】本明細書の一実施形態による表示パネルが適用される前の第１画素及び第２画素の接続構造を示した図面である。

【図4】本明細書の一実施形態による表示パネルが適用された後の第２画素に対する接続構造を示した図面である。

【図5a】本明細書の一実施形態による表示パネルの第２領域に配置された１つ以上の第２画素の接続構造を示した図面である。

【図5b】図５ａの１つ以上の第２画素の接続構造によって具現されたＥＳＤ回路例を示した図面である。

【図6】本明細書の一実施形態による第１画素及び第２画素の接続構造を示した断面図である。

【図7】本明細書の一実施形態による第２画素が有するダイオードの特性を示したグラフである。

【発明を実施するための形態】

【0021】

本文で開示されている本明細書の実施形態について、特定の構造的乃至機能的説明は、単に本明細書の実施形態を説明する目的で例示しただけであり、本明細書の実施形態は、様々な形態に実施することができ、本文で説明した実施形態に限定されるものであると解釈してはならない。

【0022】

本明細書による実施形態は、様々な変更を加えることができ、様々な形態を有していてもよいところ、特定の実施形態を図面に例示して、本文で詳説する。しかし、これは、本明細書を特定の開示形態について限定しようとするものではなく、本明細書の思想及び技術範囲に含まれるあらゆる変更、均等物乃至代替物を含むものであると理解しなければならない。

【0023】

前述した目的、特徴及び長所は、添付の図面を参照して詳細に後述され、これによって、本明細書の属する技術分野における通常の知識を有する者は、本明細書の技術的思想を容易に実施することができる。

【0024】

本明細書の説明にあたり、本明細書に係る公知の技術に関する具体的な説明が、本明細書の要旨を曖昧にすると判断される場合には、詳説を省略する。

【0025】

以下では、添付の図面を参照して、本明細書による好ましい実施形態を詳説することとする。図面における同じ参照符号は、同一または類似の構成要素を指すために使われる。

【0026】

また、ある構成要素が他の構成要素に「接続」、「結合」または「接続」されると記載されている場合、上記構成要素は、互いに直接に接続されるかあるいは接続されていてもよいものの、各構成要素の間に他の構成要素が「介在」するか、各構成要素が他の構成要素を介して「接続」、「結合」または「接続」されていてもよいと理解しなければならないだろう。他方、ある構成要素が他の構成要素に「直接接続されて」いるか、「直接接続されて」いると言及されているときは、その間に他の構成要素がないと理解すべきである。構成要素との関係を説明する他の表現、つまり「～間に」と「すぐ～間に」または「～に隣合う」と「～に直接隣合う」なども、同様に解釈すべきである。

【0027】

本明細書で使った用語は、単に特定の実施形態を説明するために使われたものであり、本明細書を限定する意図はない。単数の表現は、文脈上明白に他に意味しない限り、複数の表現を含む。本明細書における「含む」または「有する」などの用語は、開示の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定するためであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものなどの存在、または付加可能性を予め排除するものではないと理解すべきである。

【0028】

他に定義がなければ、本明細書で使われるあらゆる用語（技術及び科学的用語を含み）は、本明細書の属する技術分野における通常の知識を有する者にとって共通して理解できる意味に使うことができる。また、一般的に使われる辞書に定義されている用語は、明白に特に定義しない限り、理想的または過度に解釈されない。

【0029】

一方、ある実施形態が他に具現可能である場合、特定のブロック内に記述された機能または動作は、流れ図に示された手順と異なって行うことができる。例えば、連続した２つのブロックが実際は、実質的に同時に行うこともでき、関連した機能または動作によっては、前記ブロックを逆に行うこともできる。

【0030】

素子（ｅｌｅｍｅｎｔ）または層が他の素子または「上（ｏｎ）」と称されることは、他の素子または層の真上だけではなく、その間に他の層または他の素子を介在した場合をいずれも含む。他方、素子が「直接上（ｄｉｒｅｃｔｌｙ ｏｎ）」または「真上」と称されることは、その間に他の素子または層を介在しないことを示す。

【0031】

空間的に相対的な用語である「下（ｂｅｌｏｗ，ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図面に示されているように、１つの素子または構成要素と、他の素子または構成要素との相関関係を容易に記述するために使われるものである。空間的に相対的な用語は、図面に示されている方向に加えて、使用時または動作時、素子の互いに異なる方向を含む用語と理解しなければならない。例えば、図面に示されている素子をひっくり返す場合、他の素子の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述された素子は、他の素子の「上（ａｂｏｖｅ）」に置かれるものであってもよい。よって、例示的な用語である「下」は、下と上の方向をいずれも含むものであってもよい。

【0032】

また、本明細書の構成要素の説明にあたり、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使うことができる。これら用語は、その構成要素を他の構成要素と区別するためのものであり、その用語によって該構成要素の本質、順番、順序または個数などが限定されない。

【0033】

以下では、本明細書の実施形態による表示パネル、及びこれを含む表示装置を説明することとする。

【0034】

図１は、本明細書の一実施形態による表示装置の前面と、表示領域及びベゼル領域を示した平面図である。

【0035】

図１を参照すると、本明細書の一実施形態による表示装置１は、前面に配置されたカバー部材３と表示パネル５とを含んでいてもよい。

【0036】

カバー部材３は、カバーガラス（Ｃｏｖｅｒ Ｇｌａｓｓ；ＣＧ）とも称することができる。カバー部材３は、カバーガラスとカバーウインドウ（Ｃｏｖｅｒ Ｗｉｎｄｏｗ）とを含んでいてもよい。

【0037】

カバー部材３の背面には、不図示の表示モジュール及びバックフレームが配置されていてもよい。ここで、表示モジュールは例えば、基板、バッファ層、平坦化層、拡散ウインドウ（ＤＷ）、及びオーミック接触層（ＯＣ）などを含んでいてもよい。

【0038】

カバー部材３は、表示モジュールの前面を覆うように配置されて、外部の衝撃から表示モジュールを保護する役割が可能である。カバー部材３の縁部分は、表示モジュールが配置された背面方向に湾曲して形成されるラウンド状を有していてもよい。

【0039】

この場合、カバー部材３は、背面に配置された表示モジュールの側面の少なくとも一部領域まで覆うように配置することもでき、表示モジュールの前面だけではなく、側面も外部の衝撃から保護する役割が可能である。

【0040】

カバー部材３は、表示パネル５を含んでいてもよい。表示パネル５は、背面に表示モジュールを含んでいてもよい。カバー部材３は、画面を表示する表示領域（ＡＡ）を含むため、画面を表示できるように、カバーガラスのような透明な材質からなっていてもよい。例えば、カバー部材３は、透明なプラスチック材質、ガラス材質または強化ガラス材質からなっていてもよい。

【0041】

バックフレームは、表示モジュールの背面に配置されて、表示モジュールを収納し、カバー部材３を支持するように、カバー部材３と接触することができる。

【0042】

バックフレームは、表示装置１の外郭後面を形成するハウジングの役割が可能であり、ポリマーエポキシ（Ｐｏｌｙｍｅｒ Ｅｐｏｘｙ）系樹脂（Ｒｅｓｉｎ）材質で形成することができる。

【0043】

この場合、バックフレームは、表示装置１の最も外郭を形成するケースとして機能することができるものの、これに限定されるものではない。例えば、バックフレームは、表示モジュールの後面を保護するハウジングの役割を担うミドルフレーム部として機能することができる。

【0044】

表示パネル５の背面に結合された表示モジュールは、ベンディング領域（Ｂｅｎｄｉｎｇ Ａｒｅａ；ＢＡ）を含んでいてもよいものの、ベンディング領域（ＢＡ）は、－Ｚ軸方向であるカバー部材３の背面にあるベゼル領域（ＢＺＡ）に位置していてもよい。

【0045】

ベゼル領域（ＢＺＡ）の縮小のためには、ベンディング領域（ＢＡ）の曲率半径の減少が必要である。ベンディング領域（ＢＡ）の曲率半径は、表示モジュール及び表示装置１の全体厚に比例するところ、全体厚が増加すると、ベンディング領域（ＢＡ）の曲率半径は増加し、全体厚が減少すると、ベンディング領域（ＢＡ）の曲率半径は減少する。よって、ベゼル領域（ＢＺＡ）の大きさを増加させないためには、表示モジュール及び表示装置１の全体厚が増加しないようにする必要がある。

【0046】

表示パネル５は、第１領域（ＡＡ）と第２領域（ＢＺＡ）とを含んでいてもよい。第１領域（ＡＡ）は、表示領域（Ａｃｔｉｖｅ Ａｒｅａ；ＡＡ）であり、第２領域（ＢＺＡ）は、ベゼル領域（Ｂｅｚｅｌ Ａｒｅａ；ＢＺＡ）であってもよい。ベゼル領域（ＢＺＡ）は、表示領域（ＡＡ）を囲む形態で表示装置１の最も外郭に沿って配置することができる。ベゼル領域（ＢＺＡ）は、背面にベンディング領域（ＢＡ）を含んでいてもよい。

【0047】

第１領域（ＡＡ）には、少なくとも１つ以上の第１画素（Ｐ１）が配置され、第２領域（ＢＺＡ）には、少なくとも１つ以上の第２画素（Ｐ２）が配置されていてもよい。第１画素（Ｐ１）及び第２画素（Ｐ２）は、互いに異なる電位の電源で動作することができる。例えば、第１画素（Ｐ１）は、特定のデータ電圧によって動作し、第２画素（Ｐ２）は、静電気による衝撃パルス電圧で動作することができる。

【0048】

第１画素（Ｐ１）及び第２画素（Ｐ２）は、有機電界発光ダイオード（ＯＬＥＤ）を含んでいてもよい。

【0049】

第１画素（Ｐ１）及び第２画素（Ｐ２）は、いずれもマイクロＬＥＤチップ（Ｍｉｃｒｏ ＬＥＤ Ｃｈｉｐ）を含んでいてもよい。この場合、第１画素（Ｐ１）及び第２画素（Ｐ２）は、いずれもフリップ（Ｆｌｉｐ）方式のマイクロＬＥＤチップ（Ｍｉｃｒｏ ＬＥＤ Ｃｈｉｐ）が配置されていてもよい。また、第１画素（Ｐ１）及び第２画素（Ｐ２）は、いずれも水平（Ｌａｔｅｒａｌ）方式や垂直（Ｖｅｒｔｉｃａｌ）方式のマイクロＬＥＤチップ（Ｍｉｃｒｏ ＬＥＤ Ｃｈｉｐ）が配置されていてもよい。また、第１画素（Ｐ１）及び第２画素（Ｐ２）は、いずれも各画素の周辺にスペア（ｓｐａｒｅ）領域がそれぞれ配置されていてもよい。

【0050】

第１画素（Ｐ１）及び第２画素（Ｐ２）は、いずれも赤（Ｒｅｄ）、青（Ｂｌｕｅ）及び緑（Ｇｒｅｅｎ）の光を発光するサブ画素（ＳＰ）であってもよいものの、これに限定されない。

【0051】

また、第１画素（Ｐ１）及び第２画素（Ｐ２）は、いずれも白（Ｗｈｉｔｅ）などの光を発するサブ画素（ＳＰ）であってもよい。

【0052】

図２ａは、本明細書の一実施形態による表示領域に配置された第１画素を示した断面図であって、より詳細は、図３のＡ－Ａ’に沿う断面図であり、図２ｂは、本明細書の一実施形態によるベゼル領域に配置された第２画素を示した断面図であって、より詳細は、図５ＡのＢ－Ｂ’に沿う断面図である。

【0053】

図２ａを参照すると、本明細書の一実施形態による第１画素（Ｐ１）は、表示領域（ＡＡ）に配置されて、一側に第１電極１１が配置され、他側に第２電極１２が配置されていてもよい。第１画素（Ｐ１）の第１電極１１は、発光用アノード電極であり、第１画素（Ｐ１）の第２電極１２は、発光用カソード電極であってもよい。

【0054】

第１画素（Ｐ１）には、バンク層１６上に第１電極１１が配置されていてもよい。第１画素（Ｐ１）の第１電極１１は、バンク層１６の上面と一側壁を覆うように配置されていてもよい。第１電極１１は、発光用アノード電極であってもよい。よって、バンク層１６の上面と一側壁を覆うように配置された第１画素（Ｐ１）の第１電極１１は、駆動トランジスタ（Ｄｒｉｖｉｎｇ ＴＲ）から発光電源を印加される。

【0055】

第１電極１１とバンク層１６上には、拡散ウインドウ（Ｄｉｆｆｕｓｅｒ Ｗｉｎｄｏｗ）層１５が配置されていてもよい。

【0056】

第１電極１１上には導電層１３が配置され、導電層１３上には活性層１０が配置されていてもよい。活性層１０は、「発光層」または「発光素子（ＬＥ）」と称することができる。よって、少なくとも１つ以上の第１画素（Ｐ１）は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、及び白（Ｗ）のいずれか色の光を発光するように構成することができる。また、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の第１画素（Ｐ１）のみから構成することができる。この場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の第１画素（Ｐ１）は、１つの単位画素または１つの単位画素領域を構成することができる。

【0057】

拡散ウインドウ層１５上には、導電層１３と活性層１０を囲むように、側壁拡散（Ｓｉｄｅｗａｌｌ Ｄｉｆｆｕｓｅｒ）層１４が配置されていてもよい。

【0058】

側壁拡散層１４及び活性層１０上には、第２電極１２が配置されていてもよい。第２電極１２は、発光用カソード電極であってもよい。

【0059】

図２ｂを参照すると、本明細書の一実施形態による第２画素（Ｐ２）は、ベゼル領域（ＢＺＡ）に配置されて、一側に第１電極２１が配置され、他側に電源供給電極２２が配置されていてもよい。

【0060】

第２画素（Ｐ２）の第１電極２１は、接地に接続され、電源供給電極２２は、電源供給ラインに接続されていてもよい。第２画素（Ｐ２）の第１電極２１は、データ配線電極であってもよく、第２画素（Ｐ２）の第２電極である電源供給電極は、高電位電圧（ＶＤＤ）電極または低電位電圧（ＶＳＳ）電極であってもよい。

【0061】

第２画素（Ｐ２）には、バンク層２６上に第１電極２１が配置されていてもよい。第２画素（Ｐ２）の第１電極２１は、バンク層２６の上面と両側壁面を囲むように配置することができる。第１電極２１は、データ配線用アノード電極であってもよい。ここで、第２画素（Ｐ２）の第１電極２１は、第１画素（Ｐ１）の第１電極１１が印加される発光電源よりも、より多量のＶＤＤ電源またはＶＳＳ電源を印加されるために、バンク層２６の上面と両側壁面を囲むように配置することができる。

【0062】

第１電極２１上には、拡散ウインドウ層２５が配置されていてもよい。

【0063】

第１電極２１上には導電層２３が配置され、導電層２３上には活性層２０が配置されていてもよい。活性層２０は、「発光層」または「発光素子（ＬＥ）」と称することができる。

【0064】

拡散ウインドウ層２５上には、導電層２３と活性層２０を囲むように、側壁拡散層２４が配置されていてもよい。

【0065】

側壁拡散層２４及び活性層２０上には、電源供給電極２２が配置されていてもよい。電源供給電極２２は、高電位電圧（ＶＤＤ）電極または低電位電圧（ＶＳＳ）電極であってもよい。

【0066】

本明細書の一実施形態による図１の表示装置１は、少なくとも１つ以上の第１画素（Ｐ１）の発光動作を制御するためドライバ（Ｄｒｉｖｅｒ）を含んでいてもよい。ドライバは、第１領域である表示領域（ＡＡ）の背面に配置されていてもよい。ドライバは、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）から映像データ及び発光制御命令を受信すると、映像データに相当する各第１画素（Ｐ１）にデータ電圧が印加されるように制御することができる。例えば、ドライバは、映像信号が印加されることによって、第１サブ画素乃至第３サブ画素のうち、発光させる各サブ画素の座標値を生成し、生成した座標値によって発光させる各サブ画素に、第１制御区間の間に設定されたデータ電圧が、第２制御区間の間に設定されたパルス幅で印加されるように制御することができる。

【0067】

図３は、本明細書の一実施形態による表示パネルが適用される前の第１画素及び第２画素の接続構造を示した図面である。

【0068】

図３を参照すると、本明細書の一実施形態による表示パネルが適用される前の第１画素（Ｐ１）は、第１領域（ＡＡ）に配置されて、１つ以上の発光素子（ＬＥ）を含んでいてもよく、１つの発光素子（ＬＥ）の一側には、信号配線として例えば、データ配線（Ｄａｔａ Ｌｉｎｅ；ＤＬ）が接続されており、他の発光素子（ＬＥ）の一側にも信号配線としてデータ配線（ＤＬ）が接続されていることが分かる。そして、多数の第１画素（Ｐ１）をいずれも覆うように、カソード電極（Ｃａｔｈｏｄｅ Ｅｌｅｃｔｒｏｄｅ；ＣＥ）が配置されている。図３のＡ－Ａ’に沿う断面構造は、上述した図２ａのように形成することができる。

【0069】

これに対して、ベゼル領域である第２領域（ＢＺＡ）に配置された第２画素（Ｐ２）は、各配置場所に発光素子（ＬＥ）が位置しているだけであり、一側にも配線が接続されておらず、他側にも配線が接続されていないことが分かる。また、多数の第２画素（Ｐ２）をいずれも覆うことができるカソード電極は、配置されていない。

【0070】

図４は、本明細書の一実施形態による表示パネルが適用された後の第２画素に対する接続構造を示した図面である。

【0071】

図４を参照すると、本明細書の一実施形態による表示パネルが適用された後の第２画素（Ｐ２）は、ベゼル領域である第２領域（ＢＺＡ）に配置されて、一側に第１信号配線（ＳＬ１）が接続されており、他側に第２信号配線（ＳＬ２）が接続されていることが分かる。このとき、第２領域（ＢＺＡ）における上部領域には、多数の第２画素（Ｐ２）を覆うように、第１電源配線板（ＶＤＤ）が板状に配置されている。第１電源配線板（ＶＤＤ）は、高電位電圧を印加されるための配線であり、第２画素（Ｐ２）の発光素子（ＬＥ）とそれぞれ接触されている。そして、第２領域（ＢＺＡ）における下部領域には、多数の第２画素（Ｐ２）を覆うように、第２電源配線板（ＶＳＳ）が板状に配置されている。第２電源配線板（ＶＳＳ）は、低電位電圧を印加されるための配線であり、第２画素（Ｐ２）の発光素子（ＬＥ）とそれぞれ接触している。

【0072】

このため、表示パネル５で静電気が発生した場合、静電気による衝撃電源が表示パネル５に印加されても、第２領域（ＢＺＡ）に配置された第２画素（Ｐ２）によって第１信号配線（ＳＬ１）または第２信号配線（ＳＬ２）から第１電源配線板（ＶＤＤ）または第２電源配線板（ＶＳＳ）に流れるようになる。よって、静電気による表示パネル５の損傷を防止することができる。

【0073】

図５ａは、本明細書の一実施形態による表示パネルの第２領域に配置された１つ以上の第２画素の接続構造を示した図面である。図５ｂは、図５ａの１つ以上の第２画素の接続構造によって具現されたＥＳＤ回路例を示した図面である。

【0074】

図５ａ及び図５ｂを参照すると、本明細書の一実施形態による表示パネルの第２領域に配置された１つ以上の第２画素（Ｐ２）は、一側に第１信号配線（ＳＬ１）または第２信号配線（ＳＬ２）が接続され、他側である上側方向に第１電源配線板（ＶＤＤ）または第２電源配線板（ＶＳＳ）が接続された構造によってＥＳＤ回路を具現することができる。このように、ＥＳＤ防止回路がＴＦＴ回路で構成されず、ダイオード特性を有する発光素子（ＬＥ）または画素を介して具現可能であるため、表示パネル５のＰ１素子が半導体層及びトランジスタなしに別途駆動チップで駆動される場合にも適用可能である。

【0075】

第２画素（Ｐ２）の電極接続構造によるＥＳＤ回路は、一側に信号配線（ＳＬ１またはＳＬ２）が配置され、これから第２画素（Ｐ２）は、第１ダイオード（Ｄ１）と第２ダイオード（Ｄ２）で作動する。第１ダイオード（Ｄ１）には高電源電圧（ＶＤＤ）配線が接続され、第２ダイオード（Ｄ２）には低電位電圧（ＶＳＳ）配線が接続される。このとき、一部の第２画素（Ｐ２）は、第２画素（Ｐ２）の第１信号配線（ＳＬ１）と第２信号配線（ＳＬ２）が接続されて、バンク層２６の上面と両側壁面を囲むように配置されていてもよく、これは、Ｂ－Ｂ’の断面を示した上述の図２ｂの説明と同様である。

【0076】

よって、静電気が発生すると、静電気による衝撃電源が信号配線（ＳＬ１またはＳＬ２）に印加されて、第１ダイオード（Ｄ１）または第２ダイオード（Ｄ２）を介して高電源電圧（ＶＤＤ）配線または低電位電圧（ＶＳＳ）配線に流れるようになる。

【0077】

図６は、本明細書の一実施形態による第１画素及び第２画素の接続構造を示した断面図である。図７は、本明細書の一実施形態による第２画素の接続構造によって構成されたＥＳＤ回路を示した図面である。

【0078】

図６を参照すると、本明細書の一実施形態による第１画素（Ｐ１）は、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の色の光を発光する素子であってもよい。

【0079】

第１画素（Ｐ１）は、それぞれ赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の発光素子（ＬＥ）で配置され、前述した図２ａで説明した積層構造と同じ構造を有していてもよい。

【0080】

第１画素（Ｐ１）は、第２画素（Ｐ２）とは異なり、バンク層上に配置された第１電極がバンク層の上面と一側壁を覆うように配置されたものである。

【0081】

ベゼル領域の第２領域（ＢＺＡ）に配置された第２画素（Ｐ２）も、それぞれ赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の発光素子（ＬＥ）で配置され、前述した図２ａまたは図２ｂで説明した積層構造と同じ構造を有していてもよい。

【0082】

第２画素（Ｐ２）の一部は、第１画素（Ｐ１）とは異なり、バンク層上に配置された第１電極がバンク層の上面と両側壁面を囲むように配置することができる。

【0083】

また、第２画素（Ｐ２）の第１電極は、示していないものの、接地に接続され、第２電極である電源供給電極は、電源供給ラインに接続されるものである。

【0084】

このとき、第２画素（Ｐ２）の第１電極は、データ配線電極であり、第２電極である電源供給電極は、高電位電圧（ＶＤＤ）電極または低電位電圧（ＶＳＳ）電極であってもよい。

【0085】

よって、第２画素（Ｐ２）についてそれぞれ赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の発光素子（ＬＥ）からなる接続構造５００は、図５ｂに示したようなＥＳＤ回路として機能することができる。

【0086】

このとき、ＥＳＤ回路は、一側に信号配線が接続され、この信号配線から抵抗（Ｒ１）によって、第１ダイオード（Ｄ１）が上側方向の高電位電圧（ＶＤＤ）配線に接続され、第２ダイオード（Ｄ２）が下側方向の低電位電圧（ＶＳＳ）配線に接続される。このため、第２画素（Ｐ２）の発光素子（ＬＥ）は、光を出力する発光素子（ＬＥ）として機能せず、図７に示した特性を有する第１ダイオード（Ｄ１）または第２ダイオード（Ｄ２）の機能を行うことができる。図７は、本明細書の一実施形態による第２画素が有するダイオードの特性を示したグラフである。図７に示したように、第２画素（Ｐ２）は、第１ダイオード（Ｄ１）または第２ダイオード（Ｄ２）の機能を行うとき、特定の電圧が加わると、一方向にのみ電流が流れる特性を示す。

【0087】

よって、静電気が発生する場合、静電気によって発生した衝撃電源がトランジスタ（ＴＲ）から第１ダイオード（Ｄ１）を介して高電位電圧（ＶＤＤ）配線に流れるか、あるいは第２ダイオード（Ｄ２）を介して低電位電圧（ＶＳＳ）配線に流れる。

【0088】

本明細書の一実施形態による発光素子（ＬＥ）は、青色波長を発光する青色の発光素子（ＬＥ）を使用し、色変換層として使用されるカラーフィルタ層に量子ドット（Ｑｕａｎｔｕｍ ｄｏｔ）粒子を混合して配置することができる。

【0089】

単一波長の発光素子（ＬＥ）を使用して、互いに異なる波長の発光素子（ＬＥ）をそれぞれ転写する工程が不要であり、一括して同じ波長の発光素子（ＬＥ）を使用しながら、色変換のためカラーフィルタ層を使用するが、量子ドット粒子をカラーフィルタ層に混合して、光効率は維持するものの、単純化した工程で表示装置１を提供することができる。

【0090】

単純化した転写工程によってサブ画素で発生し得る不良を最小化することができ、複数のサブ画素で単位画素を構成するため、複数のサブ画素のうち不良が発生しても、カラーフィルタ層を、単位画素を構成するいずれかサブ画素を使用して具現することができるため、不良に対処できる表示装置１を提供することができる。

【0091】

一方、本明細書の一実施形態による発光素子（ＬＥ）は、発光層、第１電極、第２電極、及び絶縁膜を含んでいてもよい。発光層は、第１半導体層、活性層及び第２半導体層を含んでいてもよい。発光素子（ＬＥ）は、第１電極と第２電極との間に流れる電流による電子と正孔の再結合によって発光する。

【0092】

第１半導体層は、ｐ型半導体層であり、第２半導体層は、ｎ型半導体層であってもよいものの、便宜上、第１半導体層及び第２半導体層に説明することとする。また、第１電極及び第２電極または電気的な接続関係によって、つまり電気的な接続をなす半導体層によってｐ型電極またはｎ型電極と称することができるものの、同様、便宜上、第１電極または第２電極に説明することとする。また、本明細書では、第１半導体層及び第２半導体層をそれぞれｐ型半導体層及びｎ型半導体層に説明するが、第１半導体層及び第２半導体層は、それぞれ逆であるｎ型半導体層及びｐ型半導体層であってもよい。

【0093】

第１半導体層は、活性層上に設けられて、活性層に正孔を提供する。本明細書の一実施形態による第１半導体層は、ｐ－ＧａＮ系半導体物質からなってもよく、ｐ－ＧａＮ系半導体物質では、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮなどになり得る。ここで、第２半導体層のドープに使用される不純物では、Ｍｇ、ＺｎまたはＢｅなどを用いることができる。

【0094】

第２半導体層は、活性層に電子を提供する。本明細書の一実施形態による第２半導体層は、ｎ－ＧａＮ系半導体物質からなってもよく、ｎ－ＧａＮ系半導体物質では、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮなどになり得る。ここで、第２半導体層のドープに使用される不純物では、Ｓｉ、Ｇｅ、Ｓｅ、ＴｅまたはＣなどを用いることができる。

【0095】

活性層は、第２半導体層上に設けられる。これらの活性層は、井戸層と、井戸層よりもバンドギャップの高い障壁層を有する多重量子井戸（ＭＱＷ；Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有する。本明細書の一実施形態による活性層は、ＩｎＧａＮ／ＧａＮなどの多重量子井戸構造を有していてもよい。

【0096】

第１電極は、第１半導体層と電気的に接続され、駆動薄膜画素である駆動トランジスタのドレイン電極またはソース電極と接続され、第２電極は、共通電源ラインに接続される。

【0097】

上述した第１電極は、ｐ型電極であってもよく、第２電極は、ｎ型電極であってもよい。これは、電子を供給するか、あるいは正孔を供給するかによって、つまりｐ型半導体層と電気的に接続されるか、あるいはｎ型半導体層と接続されるかによって区分することができるものの、本明細書では、第１電極と第２電極に説明することとする。

【0098】

本明細書の一実施形態による第１及び第２電極のそれぞれは、Ａｕ、Ｗ、Ｐｔ、Ｓｉ、Ｉｒ、Ａｇ、Ｃｕ、Ｎｉ、ＴｉまたはＣｒなどの金属物質、およびその合金のうち１つ以上を含む物質からなっていてもよい。他の実施形態による第１及び第２電極のそれぞれは、透明な導電性材質からなっていてもよく、前記透明な導電性材質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などになり得るものの、これに限定されない。

【0099】

絶縁膜は、発光素子の外部をカバーするように配置され、第１電極及び第２電極の少なくとも一部をオープンするように、絶縁膜オープン領域（Ｐ－Ｏｐｅｎ）を有する。絶縁膜は、ＳｉＮｘまたはＳｉＯｘのような物質で配置され得、活性層をカバーするように配置される。

【0100】

絶縁膜は、発光素子にある第１電極及び第２電極と、画素電極（ＰＥ）または共通電極が電気的に接続されるように電極が配置されるとき、予期せぬ要素間の電気的接続が発生しないようにする。

【0101】

ちなみに、第２半導体層、活性層及び第１半導体層のそれぞれは、半導体基板上に順次積層して形成された発光素子であってもよい。ここで、半導体基板は、サファイア基板（ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅ）またはシリコン基板などの半導体物質を含む。これらの半導体基板は、第２半導体層、活性層及び第１半導体層のそれぞれを成長させるための成長用基板として使用された後、基板分離工程によって第２半導体層から分離することができる。ここで、基板分離工程は、レーザリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）またはケミカルリフトオフ（Ｃｈｅｍｉｃａｌ Ｌｉｆｔ Ｏｆｆ）などになり得る。これによって、発光素子から成長用半導体基板が除去されることによって、発光素子は、相対的に薄厚を有することができ、これによって、各サブ画素に収納することができる。

【0102】

一方、発光素子におけるｐ－型電極及びｎ－型電極に電圧が印加されることによって、ｎ－型ＧａＮ層及びｐ－型ＧａＮ層から活性層へそれぞれ電子及び正孔が注入されると、活性層内には励起子（ｅｘｃｉｔｏｎ）が生成され、この励起子が消滅（ｄｅｃａｙ）することによって、発光層のＬＵＭＯ（Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）とＨＯＭＯ（Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）とのエネルギー差に相当する光が発生し、外部に発散するようになる。

【0103】

このとき、発光素子で発光する光の波長は、活性層の多重量子井戸構造の障壁層の厚さを調節することで調節することができる。

【0104】

発光素子は、約１０－１００μｍサイズに形成することができる。発光素子は、基板１１０上にバッファ層を形成し、バッファ層上にＧａＮ薄膜を成長することで製作することができる。このとき、ＧａＮ薄膜の成長のための基板では、サファイア（ｓａｐｐｈｉｒｅ）、シリコン（ｓｉ）、ＧａＮ、炭化ケイ素（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、酸化亜鉛（ＺｎＯ）などを用いることができる。

【0105】

また、バッファ層は、ＧａＮ薄膜成長用基板がＧａＮ基板でない他の物質からなる場合、基板上にエピ（Ｅｐｉ）層であるｎ－型ＧａＮ層１４５を直接成長させる際に発生する、格子不整合による品質低下を防止するためのものであり、ＡｌＮまたはＧａＮなどを用いることができる。

【0106】

ｎ－型ＧａＮ層は、不純物がドープされていないＧａＮ層を成長させた後、ドープされていない薄膜の上部にＳｉのようなｎ型不純物をドープすることで形成することができる。また、ｐ－型ＧａＮ層は、ドープされていないＧａＮ薄膜を成長させた後、Ｍｇ、Ｚｎ、Ｂｅなどのｐ－型不純物をドープすることで形成することができる。

【0107】

特定の構造の発光素子が保護層上に配置され得るものの、本明細書では、このような特定の構造の発光素子にのみ限定されるものではなく、垂直構造の発光素子及び水平構造の発光素子のように、様々な構造の発光素子を適用することができる。

【0108】

一方、第１サブ画素（Ｒ）乃至第４サブ画素（Ｗ）のうち、個々のサブ画素は、フリップ（Ｆｌｉｐ）方式で配置されていてもよい。ここで、フリップ方式は、発光素子が例えば、マイクロＬＥＤチップである場合、チップの電極構造が上下方向にひっくり返した方式である。

【0109】

第１サブ画素（Ｒ）乃至第４サブ画素（Ｗ）のうち、個々のサブ画素は、水平（Ｌａｔｅｒａｌ）方式で配置することができる。ここで、水平方式は、発光素子が例えば、マイクロＬＥＤチップである場合、チップの電極構造が上下方向に位置せず、左右方向に平行に位置した方式である。

【0110】

第１サブ画素（Ｒ）乃至第４サブ画素（Ｗ）のうち、個々のサブ画素は、垂直（Ｖｅｒｔｉｃａｌ）方式で配置することができる。ここで、垂直方式は、発光素子が例えば、マイクロＬＥＤチップである場合、チップの電極がそれぞれ上下に位置した方式である。

【0111】

第１サブ画素（Ｒ）乃至第４サブ画素（Ｗ）のうち、個々のサブ画素の周辺には、各サブ画素に対応するスペア（ｓｐａｒｅ）領域がそれぞれ配置されていてもよい。

【0112】

個々のスペア領域には、第１サブ画素（Ｒ）乃至第４サブ画素（Ｗ）のいずれかと同じ色で発光する第５サブ画素がそれぞれ配置されていてもよい。

【0113】

個々の第５サブ画素は、各スペア領域に対応するサブ画素と同じ色の光を発光することができる。

【0114】

一方、ドライバは、映像信号が印加されることによって、第１サブ画素（Ｒ）乃至第４サブ画素（Ｗ）のうち、発光させる各サブ画素の座標値を生成し、生成された座標値によって発光させる各サブ画素に、第１制御区間の間に設定されたデータ電圧が、第２制御区の間に間設定されたパルス幅で印加されるように制御することができる。

【0115】

前述したように、本明細書の一実施形態によれば、ベゼル領域（ＢＡ）に配置されているものの、画素として使用しない発光素子を、静電気を処理する素子として使用できるようにする表示パネルを実現することができる。

【0116】

そして、本明細書の一実施形態によれば、表示パネルのベゼル領域に配置されている発光素子にそれぞれ静電気処理用電極を配置して、静電気処理領域に使用できるようにする表示パネル、及びこれを含む表示装置を実現することができる。

【0117】

他の実施形態によれば、表示領域に配置され、表示領域の画素のそれぞれは、表示パネルに映像を表示するために発光するように構成された少なくとも１つ以上の表示領域のサブ画素を含む複数の表示領域の画素と、前記表示領域の少なくとも一部を囲む前記表示パネルのベゼル領域に配置され、少なくとも１つ以上のベゼル領域の画素のそれぞれは、光を放出しない少なくとも１つ以上のベゼル領域のサブ画素を含む複数のベゼル領域の画素とを含み、前記ベゼル領域のサブ画素は、共通ノードに電気的に接続される第１電極および第１電源供給ラインに電気的に接続される第２電極を有する第１ベゼル領域のサブ画素と、第３電極及び第４電極を含み、前記第３電極は、前記共通ノードに電気的に接続され、前記第４電極は、前記第１電源供給ラインと他の第２電源供給ラインに電気的に接続される第２ベゼル領域のサブ画素とを含む、表示パネルが提供される。

【0118】

以上のように、本発明について例示の図面を参照して説明したが、本発明は、本明細書で開示の実施形態と図面によって限定されるものではなく、本発明の技術思想の範囲内における通常の技術者にとって様々な変形を行えることは自明である。さらに、本発明の実施形態を上述しながら、本発明の構成による作用効果を明示的に記載して説明しなかったとしても、該構成によって予測可能な効果も認めるべきであることは当然である。

【符号の説明】

【0119】

１ 表示装置
３ 表示パネル
５ カバー部材
１０，２０ 活性層
１１，２１ 電極
１３，２３ 導電層
１４，２４ 側壁拡散層
１５，２５ 拡散ウインドウ層
１６，２６ バンク層

【図1】

【図2a】

【図2b】

【図3】

【図4】

【図5a】

【図5b】

【図6】

【図7】