知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024096031
(43)【公開日】2024-07-11
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240704BHJP
G09F 9/33 20060101ALI20240704BHJP
G09F 9/00 20060101ALI20240704BHJP
H01L 33/00 20100101ALI20240704BHJP
H01L 33/62 20100101ALI20240704BHJP
【ＦＩ】
G09F9/30 330
G09F9/30 338
G09F9/33
G09F9/00 338
H01L33/00 L
H01L33/62
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023217520
(22)【出願日】2023-12-25
(31)【優先権主張番号】10-2022-0190465
(32)【優先日】2022-12-30
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100114915
【弁理士】
【氏名又は名称】三村 治彦
(74)【代理人】
【識別番号】100125139
【弁理士】
【氏名又は名称】岡部 洋
(74)【代理人】
【識別番号】100209808
【弁理士】
【氏名又は名称】三宅 高志
(72)【発明者】
【氏名】チェ ジェキュン
(72)【発明者】
【氏名】ソン ジュンヒュク
【テーマコード（参考）】
5C094
5F142
5G435
【Ｆターム（参考）】
5C094AA21
5C094BA03
5C094BA23
5C094CA19
5C094DA06
5C094DA13
5C094DB01
5F142AA31
5F142BA32
5F142CA11
5F142CB23
5F142CD02
5F142CD17
5F142CD24
5F142CD32
5F142CD44
5F142CD49
5F142DB02
5F142DB24
5F142DB54
5F142GA02
5G435AA16
5G435BB04
5G435CC09
5G435KK05
(57)【要約】
【課題】延伸可能な表示装置を提供する。
【解決手段】本明細書の一実施例に係る表示装置は、表示領域及び非表示領域を含み、延伸可能な下部基板と、下部基板の表示領域上に配置される複数の画素と、下部基板の非表示領域上に配置されるパワーサプライと、下部基板上に配置され、複数の画素それぞれに接続される複数の下部接続配線と、下部基板から離間し、延伸可能な上部基板と、上部基板及び下部基板の間に配置され、複数の画素それぞれに接続される複数の導電パターンと、上部基板及び下部基板の間に配置され、複数の導電パターンにそれぞれ接続される複数の上部接続配線とを含み、パワーサプライは、複数の上部接続配線のうちの少なくとも１つ及び複数の上部接続配線のうちの少なくとも１つを介して複数の画素にそれぞれ電気的に接続され、複数の画素に電圧を安定して供給することができる。
【選択図】図１ａ
【解決手段】本明細書の一実施例に係る表示装置は、表示領域及び非表示領域を含み、延伸可能な下部基板と、下部基板の表示領域上に配置される複数の画素と、下部基板の非表示領域上に配置されるパワーサプライと、下部基板上に配置され、複数の画素それぞれに接続される複数の下部接続配線と、下部基板から離間し、延伸可能な上部基板と、上部基板及び下部基板の間に配置され、複数の画素それぞれに接続される複数の導電パターンと、上部基板及び下部基板の間に配置され、複数の導電パターンにそれぞれ接続される複数の上部接続配線とを含み、パワーサプライは、複数の上部接続配線のうちの少なくとも１つ及び複数の上部接続配線のうちの少なくとも１つを介して複数の画素にそれぞれ電気的に接続され、複数の画素に電圧を安定して供給することができる。
【選択図】図１ａ
【特許請求の範囲】
【請求項1】
表示領域及び非表示領域を含み、延伸可能な下部基板と、
前記下部基板の前記表示領域上に配置される複数の画素と、
前記下部基板の前記非表示領域上に配置されるパワーサプライと、
前記下部基板上に配置され、前記複数の画素それぞれに接続される複数の下部接続配線と、
前記下部基板から離間し、延伸可能な上部基板と、
前記上部基板及び前記下部基板の間に配置され、前記複数の画素それぞれに接続される複数の導電パターンと、
前記上部基板及び前記下部基板の間に配置され、前記複数の導電パターンにそれぞれ接続される複数の上部接続配線とを含み、
前記パワーサプライは、前記複数の上部接続配線のうちの少なくとも１つ及び前記複数の上部接続配線のうちの少なくとも１つを介して前記複数の画素のそれぞれに電気的に接続される、表示装置。
前記下部基板の前記表示領域上に配置される複数の画素と、
前記下部基板の前記非表示領域上に配置されるパワーサプライと、
前記下部基板上に配置され、前記複数の画素それぞれに接続される複数の下部接続配線と、
前記下部基板から離間し、延伸可能な上部基板と、
前記上部基板及び前記下部基板の間に配置され、前記複数の画素それぞれに接続される複数の導電パターンと、
前記上部基板及び前記下部基板の間に配置され、前記複数の導電パターンにそれぞれ接続される複数の上部接続配線とを含み、
前記パワーサプライは、前記複数の上部接続配線のうちの少なくとも１つ及び前記複数の上部接続配線のうちの少なくとも１つを介して前記複数の画素のそれぞれに電気的に接続される、表示装置。
【請求項2】
前記パワーサプライは、
同じ層に配置される複数の第１パワーブロックと複数の第２パワーブロックと、
前記複数の第１パワーブロックと前記複数の第２パワーブロックと異なる層に配置される複数の第３パワーブロックとを含む、請求項１に記載の表示装置。
同じ層に配置される複数の第１パワーブロックと複数の第２パワーブロックと、
前記複数の第１パワーブロックと前記複数の第２パワーブロックと異なる層に配置される複数の第３パワーブロックとを含む、請求項１に記載の表示装置。
【請求項3】
前記複数の第１パワーブロックは、前記複数の第２パワーブロックの内側に配置される、請求項２に記載の表示装置。
【請求項4】
前記複数の第３パワーブロックは、前記複数の下部接続配線と接続される、請求項２に記載の表示装置。
【請求項5】
前記複数の導電パターンそれぞれは、
前記表示領域に配置される複数の第１導電パターンと、
前記非表示領域に配置される複数の第２導電パターンとを含む、請求項１に記載の表示装置。
前記表示領域に配置される複数の第１導電パターンと、
前記非表示領域に配置される複数の第２導電パターンとを含む、請求項１に記載の表示装置。
【請求項6】
前記複数の第１パワーブロックそれぞれは、コンタクトホールを通して前記複数の第２導電パターンそれぞれに接続され、
前記複数の第２パワーブロックそれぞれは、コンタクトホールを通して前記複数の第３パワーブロックそれぞれに接続される、請求項５に記載の表示装置。
前記複数の第２パワーブロックそれぞれは、コンタクトホールを通して前記複数の第３パワーブロックそれぞれに接続される、請求項５に記載の表示装置。
【請求項7】
前記複数の第１パワーブロック及び前記複数の第２導電パターンには低電位電圧が印加され、
前記複数の第２パワーブロック及び前記複数の第３パワーブロックには高電位電圧が印加される、請求項６に記載の表示装置。
前記複数の第２パワーブロック及び前記複数の第３パワーブロックには高電位電圧が印加される、請求項６に記載の表示装置。
【請求項8】
前記複数の第１パワーブロックそれぞれは、コンタクトホールを通して前記複数の第３パワーブロックそれぞれに接続され、
前記複数の第２パワーブロックそれぞれは、コンタクトホールを通して前記複数の第２導電パターンそれぞれに接続される、請求項５に記載の表示装置。
前記複数の第２パワーブロックそれぞれは、コンタクトホールを通して前記複数の第２導電パターンそれぞれに接続される、請求項５に記載の表示装置。
【請求項9】
前記複数の第２パワーブロック及び前記複数の第２導電パターンには低電位電圧が印加され、
前記複数の第１パワーブロック及び前記複数の第３パワーブロックには高電位電圧が印加される、請求項８に記載の表示装置。
前記複数の第１パワーブロック及び前記複数の第３パワーブロックには高電位電圧が印加される、請求項８に記載の表示装置。
【請求項10】
前記複数の画素それぞれは、前記複数の第１導電パターンのいずれか一つと電気的に接続される垂直型発光素子を含む、請求項５に記載の表示装置。
【請求項11】
前記複数の導電パターンには、低電位電圧だけが印加される、請求項１に記載の表示装置。
【請求項12】
前記下部基板と前記複数の画素との間には、複数の下部プレートパターンが形成され、
前記下部基板と前記複数の下部接続配線との間には、複数の下部配線パターンが形成され、
前記複数の下部プレートパターン及び前記複数の下部配線パターンそれぞれの弾性係数は、前記下部基板の弾性係数より高い、請求項１に記載の表示装置。
前記下部基板と前記複数の下部接続配線との間には、複数の下部配線パターンが形成され、
前記複数の下部プレートパターン及び前記複数の下部配線パターンそれぞれの弾性係数は、前記下部基板の弾性係数より高い、請求項１に記載の表示装置。
【請求項13】
前記上部基板と前記複数の導電パターンとの間には、複数の上部プレートパターンが形成され、
前記上部基板と前記複数の上部接続配線との間には、複数の上部配線パターンが形成され、
前記複数の上部プレートパターン及び前記複数の上部配線パターンそれぞれの弾性係数は、前記上部基板の弾性係数より高い、請求項１に記載の表示装置。
前記上部基板と前記複数の上部接続配線との間には、複数の上部配線パターンが形成され、
前記複数の上部プレートパターン及び前記複数の上部配線パターンそれぞれの弾性係数は、前記上部基板の弾性係数より高い、請求項１に記載の表示装置。
【請求項14】
表示領域及び非表示領域を含み、延伸可能な下部基板と、
前記下部基板の前記表示領域に配置された複数の駆動トランジスタと、
前記下部基板の前記表示領域に配置され、それぞれが前記複数の駆動トランジスタのそれぞれに接続された複数のスイッチングトランジスタと、
前記下部基板の前記非表示領域に配置されたパワーサプライと、
前記下部基板に配置され、前記複数のスイッチングトランジスタのそれぞれに接続された複数の下部接続配線と、
前記下部基板から離間し、延伸可能な上部基板と、
前記上部基板に隣接して配置された複数の導電パターンと、
前記複数の導電パターンにそれぞれ電気的に接続された複数の発光ダイオード（ＬＥＤ）と、
前記上部基板及び前記複数のＬＥＤの間に配置され、前記複数のＬＥＤのそれぞれを前記複数の導電パターンにそれぞれ電気的に接続する複数の上部接続配線とを含み、
前記パワーサプライは、前記複数のスイッチングトランジスタからの複数の信号に基づいて、前記複数の駆動トランジスタを介して前記複数のＬＥＤのそれぞれに電気的に接続される、表示装置。
前記下部基板の前記表示領域に配置された複数の駆動トランジスタと、
前記下部基板の前記表示領域に配置され、それぞれが前記複数の駆動トランジスタのそれぞれに接続された複数のスイッチングトランジスタと、
前記下部基板の前記非表示領域に配置されたパワーサプライと、
前記下部基板に配置され、前記複数のスイッチングトランジスタのそれぞれに接続された複数の下部接続配線と、
前記下部基板から離間し、延伸可能な上部基板と、
前記上部基板に隣接して配置された複数の導電パターンと、
前記複数の導電パターンにそれぞれ電気的に接続された複数の発光ダイオード（ＬＥＤ）と、
前記上部基板及び前記複数のＬＥＤの間に配置され、前記複数のＬＥＤのそれぞれを前記複数の導電パターンにそれぞれ電気的に接続する複数の上部接続配線とを含み、
前記パワーサプライは、前記複数のスイッチングトランジスタからの複数の信号に基づいて、前記複数の駆動トランジスタを介して前記複数のＬＥＤのそれぞれに電気的に接続される、表示装置。
【請求項15】
前記複数の導電パターンは、前記上部基板及び前記下部基板の間にある、請求項１４に記載の表示装置。
【請求項16】
１つの前記ＬＥＤ、１つの前記駆動トランジスタ、及び第１の前記複数のスイッチングトランジスタが互いに電気的に接続され、１つのサブピクセルを形成する、請求項１４に記載の表示装置。
【請求項17】
複数の下部プレートパターンは前記下部基板上に配置され、前記複数の下部プレートパターンのそれぞれの上に３つのサブピクセルを有し、前記下部プレートパターン上に１つのピクセルを形成することをさらに含む、請求項１４に記載の表示装置。
【請求項18】
前記下部プレートパターン上の複数の無機絶縁層と、前記複数の無機絶縁層上のバンク層と、前記バンク層の開口部とをさらに含む、請求項１７に記載の表示装置。
【請求項19】
前記ＬＥＤ全体が前記バンク層の前記開口部に配置される、請求項１８に記載の表示装置。
【請求項20】
表示装置を製造する方法であって
下部基板を形成する工程と、
前記下部基板上に複数の絶縁層を形成する工程と、
前記複数の絶縁層上に複数の半導体層を形成する工程と、
前記複数の半導体層上に複数の導電層を形成する工程と、
前記複数の半導体層及び前記複数の導電層の間にそれぞれ電気的接続を形成し、複数のトランジスタを形成する工程と、
前記複数の半導体層上にバンク層を形成する工程と、
前記バンク層に開口部を形成する工程と、
前記バンク層の前記開口部にＬＥＤを形成する工程と、
前記ＬＥＤの上にパッシベーション層を形成する工程とを含む、方法。
下部基板を形成する工程と、
前記下部基板上に複数の絶縁層を形成する工程と、
前記複数の絶縁層上に複数の半導体層を形成する工程と、
前記複数の半導体層上に複数の導電層を形成する工程と、
前記複数の半導体層及び前記複数の導電層の間にそれぞれ電気的接続を形成し、複数のトランジスタを形成する工程と、
前記複数の半導体層上にバンク層を形成する工程と、
前記バンク層に開口部を形成する工程と、
前記バンク層の前記開口部にＬＥＤを形成する工程と、
前記ＬＥＤの上にパッシベーション層を形成する工程とを含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、延伸可能な表示装置に関する。
【背景技術】
【0002】
コンピュータのモニタやＴＶ、携帯電話等に使用される表示装置には、自ら光を発光する有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ；ＯＬＥＤ）等と、別途の光源を要する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）等がある。
【0003】
表示装置は、コンピュータのモニタ及びＴＶだけではなく、個人携帯機器までその適用範囲が多様になっており、広い表示面積を有しながらも減少した体積及び重さを有する表示装置についての研究が進行している。
【0004】
また、近年は、フレキシブル（ｆｌｅｘｉｂｌｅ）素材であるプラスチック等のように柔軟性のある基板に表示部、配線等を形成して、特定の方向に伸縮が可能で多様な形状に変化が可能に製造される表示装置が次世代の表示装置として注目を集めている。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本明細書において解決しようとする課題は、垂直型発光素子（Ｖｅｒｔｉｃａｌ ＬＥＤ）を含み、延伸可能な表示装置を提供することである。
【0006】
本明細書において解決しようとする他の課題は、駆動電圧の降下を低減または最小化できる表示装置を提供することである。
【0007】
本明細書において解決しようとするまた他の課題は、下部基板の接続配線の個数を減少させることができる表示装置を提供することである。
【0008】
本明細書の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
【課題を解決するための手段】
【0009】
本明細書の一実施例に係る表示装置は、表示領域及び非表示領域を含み、延伸可能な下部基板と、下部基板の表示領域上に配置される複数の画素と、下部基板の非表示領域上に配置されるパワーサプライと、下部基板上に配置され、複数の画素それぞれに接続される複数の下部接続配線と、下部基板から離間し、延伸可能な上部基板と、上部基板及び下部基板の間に配置され、複数の画素それぞれに接続される複数の導電パターンと、上部基板及び下部基板の間に配置され、複数の導電パターンに接続される複数の上部接続配線を含み、パワーサプライは、複数の上部接続配線のうちの少なくとも１つ及び複数の上部接続配線のうちの少なくとも１つを介して複数の画素に電気的に接続され、複数の画素のそれぞれに電圧を安定して供給することができる。
【0010】
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
【発明の効果】
【0011】
本明細書の表示装置は、発光素子に安定した低電位電圧が供給され得、発光素子の発光効率及び安定性を確保することができ、低電力駆動を可能にすることができる。
【0012】
本明細書の表示装置の下部基板上に接続配線の数字が減少することで、表示装置は、延伸率が向上し得る。
【0013】
本明細書の表示装置は、ゲート電圧を伝送する導電パターンの抵抗を低減または最小化させることができ、ゲート電圧の遅延を防止することができる。
【0014】
本明細書の表示装置において画素の数が増加するにつれ解像度も向上させることができる利点がある。
【0015】
本明細書の表示装置の発光素子の作製収率が向上し得る利点がある。
【0016】
本明細書に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本明細書内に含まれている。
【図面の簡単な説明】
【0017】
【図1a】本明細書の一実施例に係る表示装置を示す平面図である。
【図1b】本明細書の一実施例に係る表示装置を示す平面図である。
【図2】本明細書の一実施例に係る表示装置の表示領域に配置される下部基板の拡大平面図である。
【図3】本明細書の一実施例に係る表示装置の表示領域に配置される上部基板の拡大平面図である。
【図5】本明細書の一実施例に係る表示装置の非表示領域に配置される下部基板の拡大平面図である。
【図6】本明細書の一実施例に係る表示装置の非表示領域に配置される上部基板の拡大平面図である。
【図8】本明細書の他の実施例に係る表示装置の非表示領域に配置される下部基板の拡大平面図である。
【図9】本明細書の他の実施例に係る表示装置の非表示領域に配置される上部基板の拡大平面図である。
【発明を実施するための形態】
【0018】
本明細書の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本明細書は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本明細書の開示が完全なものとなるようにし、本明細書の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本明細書は、請求項の範疇により定義されるだけである。
【0019】
本明細書の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本明細書が図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本明細書を説明するにあたって、関連した公知技術についての具体的な説明が本明細書の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本明細書上において言及された「含む」、「有する」、「なされる」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
【0020】
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
【0021】
位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
【0022】
そして、「接続」または「接続」と説明される場合、「すぐ」または「直接」が使用されない以上、二つの構成要素の間に位置した一つ以上の他の構成要素を通して「接続」または「接続」されることを含むことができる。
【0023】
また、第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本明細書の技術的思想内で第２構成要素であってもよい。
【0024】
明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。
【0025】
図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本明細書は、示された構成の面積及び厚さに必ずしも限定されるものではない。
【0026】
本明細書の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。
【0027】
以下においては、添付の図面を参照して、本明細書の多様な実施例を詳細に説明する。
【0028】
本明細書の一実施例に係る表示装置は、反ったり伸びたりしても画像表示が可能な表示装置であり、ストレッチャブル表示装置、伸縮性表示装置及び延伸可能な表示装置とも称され得る。表示装置は、従来の一般的な表示装置と比べて高い可撓性（Ｆｌｅｘｉｂｉｌｉｔｙ）を有するだけではなく、延伸性（Ｓｔｒｅｔｃｈａｂｉｌｉｔｙ）を有し得る。そこで、ユーザが表示装置を反るようにしたり伸びるようにしたりすることができるだけではなく、ユーザの操作によって表示装置の形状が自由に変更され得る。例えば、ユーザが表示装置の末端を持って引っ張る場合、表示装置は、ユーザが引っ張る方向に伸び得る。または、ユーザが表示装置を平らでない外面に配置させる場合、表示装置は、壁面の外面の形状に沿って反るように配置され得る。また、ユーザにより加えられる力が除去される場合、表示装置は、また本来の形態に復元され得る。
【0029】
【0030】
図２は、本明細書の一実施例に係る表示装置の表示領域に配置される下部基板の拡大平面図である。
【0031】
図３は、本明細書の一実施例に係る表示装置の表示領域に配置される上部基板の拡大平面図である。
【0032】
【0033】
説明の便宜上、図１ａ及び図１ｂは、上部基板１１２を除く他の構成要素を示している。そして、図２においては、図１ａ及び図１ｂに示されたＡ領域に対して下部基板１１１及び下部基板１１１上に配置される構成要素を示している。そして、図３においては、図１ａ及び図１ｂに示されたＡ領域に対する上部基板１１２及び上部基板１１２上に配置される構成要素を示している。
【0034】
図１ａ及び図１ｂを参照すると、本明細書の一実施例に係る表示装置１００は、下部基板１１１、パターン層１２０、複数の画素ＰＸ、ゲートドライバＧＤ、データドライバＤＤ及びパワーサプライＰＳを含むことができる。図４をさらに参照すると、一実施例において、表示装置１００は、充填層１９０及び上部基板１１２をさらに含むことができる。
【0035】
下部基板１１１は、表示装置１００の様々な構成要素を支持し、保護するための基板である。そして、上部基板１１２は、表示装置１００の様々な構成要素をカバーし、保護するための基板である。即ち、下部基板１１１は、画素ＰＸ、ゲートドライバＧＤ及びパワーサプライＰＳが形成されたパターン層１２０を支持する基板である。そして、上部基板１１２は、画素ＰＸ、ゲートドライバＧＤ及びパワーサプライＰＳをカバーする基板である。
【0036】
下部基板１１１及び上部基板１１２それぞれは、延性基板であって、反ったり伸びたりすることのできる絶縁物質で構成され得る。例えば、下部基板１１１及び上部基板１１２それぞれは、ポリジメチルシロキサン（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ；ＰＤＭＳ）のようなシリコーンゴム（Ｓｉｌｉｃｏｎｅ Ｒｕｂｂｅｒ）、ポリウレタン（ｐｏｌｙｕｒｅｔｈａｎｅ；ＰＵ）またはＰＴＦＥ（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）等の弾性重合体（ｅｌａｓｔｏｍｅｒ）を含むことができる。これによって、下部基板１１１及び上部基板１１２それぞれは、柔軟な性質を有することができる。実施例によって、下部基板１１１及び上部基板１１２の材質は、同一であってよいが、これに制限されず、多様に変形され得る。
【0037】
下部基板１１１及び上部基板１１２それぞれは、延性基板であって、膨張及び収縮が可逆的に可能であり得る。これによって、下部基板１１１は、下部ストレッチャブル基板、下部伸縮基板、下部延伸基板、下部延性基板、下部可撓性基板、第１ストレッチャブル基板、第１伸縮基板、第１延伸基板、第１延性基板または第１可撓性基板とも称され得、上部基板１１２は、上部ストレッチャブル基板、上部伸縮基板、上部延伸基板、上部延性基板、上部可撓性基板、第２ストレッチャブル基板、第２伸縮基板、第２延伸基板、第２延性基板または第２可撓性基板とも称され得る。また、下部基板１１１及び上部基板１１２それぞれの弾性係数（Ｍｏｄｕｌｕｓ ｏｆ ｅｌａｓｔｉｃｉｔｙ）は、数ＭＰａ～数百ＭＰａであってよい。また、下部基板１１１及び上部基板１１２それぞれの延性破壊率（ｄｕｃｔｉｌｅ ｂｒｅａｋｉｎｇ ｒａｔｅ）は、１００％以上であってよい。ここで、延性破壊率とは、延伸される客体が破壊またはクラックされる時点での延伸率を意味する。また、下部基板１１１の厚さは、１０ｕｍ～１ｍｍであってよいが、これに制限されるものではない。
【0038】
下部基板１１１は、表示領域（Ａｃｔｉｖｅ Ａｒｅａ）ＡＡ及び表示領域ＡＡを囲む非表示領域（Ｎｏｎ－ａｃｔｉｖｅ Ａｒｅａ）ＮＡを含むことができる。ただし、表示領域ＡＡ及び非表示領域ＮＡは、下部基板１１１にのみ限定されて言及されるものではなく、表示装置１００全般にわたって言及され得る。
【0039】
表示領域ＡＡは、表示装置１００で映像が表示される領域であってよい。表示領域ＡＡ上には、複数の画素ＰＸが配置され得る。それぞれの画素ＰＸは、表示素子及び表示素子を駆動するための多様な駆動素子を含むことができる。多様な駆動素子は、少なくとも一つの薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）及びキャパシタ（Ｃａｐａｃｉｔｏｒ）を意味し得るが、これに限定されない。また、複数の画素ＰＸそれぞれは、多様な配線と接続され得る。例えば、複数の画素ＰＸそれぞれは、ゲート配線、データ配線、高電位電圧配線、低電位電圧配線、基準電圧配線及び初期化電圧配線等のような多様な配線と接続され得る。
【0040】
非表示領域ＮＡは、映像が表示されない領域であってよい。非表示領域ＮＡは、表示領域ＡＡに隣接して配置され得る。例えば、非表示領域ＮＡは、表示領域ＡＡを囲む領域であってよい。ただし、これに限定されず、非表示領域ＮＡは、下部基板１１１中、表示領域ＡＡを除く領域に該当し、それは多様な形状に変形及び分離され得る。非表示領域ＮＡ上には、表示領域ＡＡに配置された複数の画素ＰＸを駆動するための構成要素が配置され得る。非表示領域ＮＡ上には、ゲートドライバＧＤ及びパワーサプライＰＳが配置され得る。また、非表示領域ＮＡ上には、ゲートドライバＧＤ及びデータドライバＤＤと接続される複数のパッドが配置され得、それぞれのパッドは、表示領域ＡＡの複数の画素ＰＸそれぞれと接続され得る。
【0041】
下部基板１１１と上部基板１１２との間には、パターン層１２０が配置され得る。具体的に、図４に示されたように、パターン層１２０は、下部パターン層１２１ａ、１２２ａと上部パターン層１２１ｂ、１２２ｂを含むことができる。下部パターン層１２１ａ、１２２ａは、下部基板１１１上に配置され、下部基板１１１と接触するパターン層である。そして、上部パターン層１２１ｂ、１２２ｂは、上部基板１１２上に配置され、上部基板１１２と接触するパターン層である。
【0042】
そして、図１ａ及び図１ｂを参照すると、パターン層１２０は、互いに離隔されるアイランド形態に配置される複数のプレートパターン１２１（ｐｌａｔｅ ｐａｔｔｅｒｎ）（プレート１２１ａ、１２１ｂを含む）と複数のプレートパターンを接続する複数の配線パターン１２２（１２２ａ、１２２ｂ）を含むことができる。
【0043】
具体的に、図２に示されたように、下部パターン層１２１ａ、１２２ａは、互いに離隔されるアイランド形態に配置される複数の下部プレートパターン１２１ａと、複数の下部プレートパターン１２１ａを接続する複数の下部配線パターン１２２ａを含むことができる。そして、図３に示されたように、上部パターン層１２１ｂ、１２２ｂは、互いに離隔されるアイランド形態に配置される複数の上部プレートパターン１２１ｂと、複数の上部プレートパターン１２１ｂを接続する複数の上部配線パターン１２２ｂを含むことができる。
【0044】
そして、図１ａ及び図１ｂ、図２及び図４を参照すると、表示領域ＡＡに配置される複数の下部プレートパターン１２１ａ上には、複数の画素ＰＸが形成され得る。また、非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａ上には、ゲートドライバＧＤ及びパワーサプライＰＳが形成され得る。
【0045】
言い換えれば、表示領域ＡＡに配置される複数の上部プレートパターン１２１ｂの下部には、複数の画素ＰＸが形成され得る。また、非表示領域ＮＡに配置される上部パターン層１２１ｂ、１２２ｂの下部には、ゲートドライバＧＤ及びパワーサプライＰＳが形成され得る。
【0046】
そして、複数の上部プレートパターン１２１ｂ及び複数の下部プレートパターン１２１ａそれぞれは、個別的に分離され得る。これによって、複数の上部プレートパターン１２１ｂは、複数の上部アイランドパターン（ｕｐｐｅｒ ｉｓｌａｎｄ ｐａｔｔｅｒｎ）あるいは上部個別パターン（ｕｐｐｅｒ ｉｎｄｉｖｉｄｕａｌ ｐａｔｔｅｒｎ）とも称され得る。そして、複数の下部プレートパターン１２１ａは、複数の下部アイランドパターン（ｂｏｔｔｏｍ ｉｓｌａｎｄ ｐａｔｔｅｒｎ）あるいは下部個別パターン（ｂｏｔｔｏｍ ｉｎｄｉｖｉｄｕａｌ ｐａｔｔｅｒｎ）とも称され得る。
【0047】
一実施例において、非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａ上には、ゲートドライバＧＤが実装され得る。非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａ上には、多様なトランジスタ、キャパシタ、配線等のようなゲートドライバＧＤを構成する多様な回路構成が配置され得る。ただし、これは例示的なものであり、本明細書の実施例は、これに制限されるものではなく、ゲートドライバＧＤは、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式で非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａ上に実装されてもよい。
【0048】
一実施例において、非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａ上には、パワーサプライＰＳが実装され得る。非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａ上には、互いに異なる層に配置されるパワーブロックが配置され得る。
【0049】
実施例によって、図１ａ及び図１ｂに示されたように、非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａの大きさは、表示領域ＡＡに配置される複数の下部プレートパターン１２１ａの大きさより大きくなり得る。より具体的に、ゲートドライバＧＤの一つのステージを構成する多様な回路構成が占める面積が、画素ＰＸが占める面積より相対的にさらに大きいので、非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａの大きさは、表示領域ＡＡに配置される複数の下部プレートパターン１２１ａの大きさより大きくなり得る。
【0050】
図１ａにおいては、複数の非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａが表示領域ＡＡで第２方向Ｙの両側に配置されるものと示されているが、これは例示的なものであって、本明細書の実施例は、これに制限されるものではない。例えば、図１ｂに示されたように、非表示領域ＮＡに配置される複数の下部プレートパターン１２１ａが表示領域ＡＡで第２方向Ｙの両側だけではなく第１方向Ｘの一側に配置され得る。また、図１ａ、図１ｂ及び図２においては、複数の下部プレートパターン１２１ａが四角形の形態を有するものと示されているが、これは例示的なものであって、本明細書の実施例は、これに制限されるものではなく、複数の下部プレートパターン１２１ａは、多様な形態に変形可能である。
【0051】
一方、複数の下部配線パターン１２２ａは、互いに隣接する下部プレートパターン１２１ａを接続するパターンであり、下部接続パターンと称され得る。即ち、複数の下部プレートパターン１２１ａの間には、複数の下部配線パターン１２２ａが配置され得る。
【0052】
そして、複数の上部配線パターン１２２ｂは、互いに隣接する上部プレートパターン１２１ｂを接続するパターンであり、上部接続パターンと称され得る。即ち、複数の上部プレートパターン１２１ｂの間には、複数の上部配線パターン１２２ｂが配置され得る。
【0053】
一実施例において、図１ａ及び図１ｂを参照すると、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、屈曲した形状を有し得る。例えば、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、正弦波状を有し得る。ただし、これは単に例示的なものであり、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれの形状は、これに制限されるものではない。例えば、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、ジグザグ状を有してもよい。他の例として、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、複数の菱形状の基板が頂点で接続されて延びる等の多様な形状を有してもよい。このように、図１ａ及び図１ｂに示された複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれの個数及び形状は例示的なものであり、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれの個数及び形状は、設計によって多様に変更され得る。
【0054】
一実施例において、複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、剛性パターンであってよい。例えば、複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、下部基板１１１及び上部基板１１２と比べて剛性（Ｒｉｇｉｄ）であってよい。従って、複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれの弾性係数（Ｍｏｄｕｌｕｓ ｏｆ ｅｌａｓｔｉｃｉｔｙ）は、下部基板１１１及び上部基板１１２の弾性係数（Ｍｏｄｕｌｕｓ ｏｆ ｅｌａｓｔｉｃｉｔｙ）より高くてよい。弾性係数（Ｍｏｄｕｌｕｓ ｏｆ ｅｌａｓｔｉｃｉｔｙ）は、基板に加えられる応力に対して変形される比率を示すパラメータであって、弾性係数が相対的に高い場合、硬度（Ｈａｒｄｎｅｓｓ）が相対的に高くてよい。複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれの弾性係数は、下部基板１１１及び上部基板１１２の弾性係数より１０００倍以上高くてよいが、これは例示的なものであり、本明細書の実施例は、これに制限されるものではない。
【0055】
一実施例において、複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、下部基板１１１及び上部基板１１２より低いフレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を有するプラスチック物質を含むことができる。例えば、複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリアセテート（ｐｏｌｙａｃｅｔａｔｅ）のうち少なくとも一つの物質を含むことができる。実施例によって、複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａそれぞれは、同じ物質からなってもよいが、これに制限されるものではなく、互いに異なる物質からなってもよい。複数の上部プレートパターン１２１ｂ、複数の下部プレートパターン１２１ａ、複数の上部配線パターン１２２ｂ及び複数の下部配線パターン１２２ａが同じ物質からなる場合、複数の上部プレートパターン１２１ｂ及び複数の上部配線パターン１２２ｂは、一体に形成され得、複数の下部プレートパターン１２１ａ及び複数の下部配線パターン１２２ａは、一体に形成され得る。
【0056】
いくつかの実施例において、下部基板１１１は、複数の第１下部パターン及び第２下部パターンを含み得る。複数の第１下部パターンは、下部基板１１１中、複数の上部プレートパターン１２１ｂ及び下部プレートパターン１２１ａと重畳する領域であってよく、第２下部パターンは、複数の上部プレートパターン１２１ｂ及び下部プレートパターン１２１ａと重畳しない領域であってよい。
【0057】
また、上部基板１１２は、複数の第１上部パターン及び第２上部パターンを含み得る。複数の第１上部パターンは、上部基板１１２中、複数の上部プレートパターン１２１ｂ及び下部プレートパターン１２１ａと重畳する領域であってよく、第２上部パターンは、複数の上部プレートパターン１２１ｂ及び下部プレートパターン１２１ａと重畳しない領域であってよい。
【0058】
このとき、複数の第１下部パターン及び第１上部パターンの弾性係数は、第２下部パターン及び第２上部パターンの弾性係数より大きくてよい。例えば、複数の第１下部パターン及び第１上部パターンは、複数の上部プレートパターン１２１ｂ及び下部プレートパターン１２１ａと同じ物質からなり得、第２下部パターン及び第２上部パターンは、複数の上部プレートパターン１２１ｂ及び下部プレートパターン１２１ａより低い弾性係数を有する物質からなり得る。
【0059】
例えば、第１下部パターン及び第１上部パターンは、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリアセテート（ｐｏｌｙａｃｅｔａｔｅ）等からなってもよく、第２下部パターン及び第２上部パターンは、ポリジメチルシロキサン（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ；ＰＤＭＳ）のようなシリコーンゴム（Ｓｉｌｉｃｏｎｅ Ｒｕｂｂｅｒ）、ポリウレタン（ｐｏｌｙｕｒｅｔｈａｎｅ；ＰＵ）、ＰＴＦＥ（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）等の弾性重合体（ｅｌａｓｔｏｍｅｒ）からなり得る。
【0060】
＜非表示領域駆動素子＞
ゲートドライバＧＤは、表示領域ＡＡに配置された複数の画素ＰＸにゲート電圧を供給できる。ゲートドライバＧＤは、非表示領域ＮＡに配置された複数の下部プレートパターン１２１ａ上に形成された複数のステージを含み、ゲートドライバＧＤに含まれるそれぞれのステージは、複数のゲート接続配線を通して互いに電気的に接続され得る。従って、いずれか一つのステージから出力されたゲート電圧は、他のステージに伝達され得る。そして、それぞれのステージは、それぞれのステージと接続された複数の画素ＰＸに順次にゲート電圧を供給できる。
ゲートドライバＧＤは、表示領域ＡＡに配置された複数の画素ＰＸにゲート電圧を供給できる。ゲートドライバＧＤは、非表示領域ＮＡに配置された複数の下部プレートパターン１２１ａ上に形成された複数のステージを含み、ゲートドライバＧＤに含まれるそれぞれのステージは、複数のゲート接続配線を通して互いに電気的に接続され得る。従って、いずれか一つのステージから出力されたゲート電圧は、他のステージに伝達され得る。そして、それぞれのステージは、それぞれのステージと接続された複数の画素ＰＸに順次にゲート電圧を供給できる。
【0061】
パワーサプライＰＳは、ゲートドライバＧＤに接続され、ゲートドライバＧＤにゲート駆動電圧及びゲートクロック電圧を供給できる。そして、パワーサプライＰＳは、複数の画素ＰＸに接続され、複数の画素ＰＸそれぞれに画素駆動電圧を供給できる。また、パワーサプライＰＳは、非表示領域ＮＡに配置された複数の下部プレートパターン１２１ａ上に形成され得る。即ち、パワーサプライＰＳは、非表示領域ＮＡに配置された複数の下部プレートパターン１２１ａ上でゲートドライバＧＤと隣接して形成され得る。そして、非表示領域ＮＡに配置された複数の下部プレートパターン１２１ａ上に形成された複数のパワーサプライＰＳそれぞれは、ゲートドライバＧＤ及び複数の画素ＰＸに電気的に接続され得る。即ち、非表示領域ＮＡに配置された複数の下部プレートパターン１２１ａに形成された複数のパワーサプライＰＳは、ゲート電源接続配線及び画素電源接続配線によりゲートドライバＧＤ及び複数の画素ＰＸに接続され得る。そこで、複数のパワーサプライＰＳそれぞれは、ゲート駆動電圧、ゲートクロック電圧及び画素駆動電圧を供給できる。
【0062】
印刷回路基板ＰＣＢは、表示素子を駆動するための信号及び電圧を制御部から表示素子に伝達できる。これによって、印刷回路基板ＰＣＢは、駆動基板とも称され得る。印刷回路基板ＰＣＢには、ＩＣチップ、回路部等のような制御部が取り付けられ得る。また、印刷回路基板ＰＣＢには、メモリ、プロセッサ等が取り付けられ得る。そして、表示装置１００に備えられる印刷回路基板ＰＣＢは、延伸性（ｓｔｒｅｔｃｈａｂｉｌｉｔｙ）を確保するために、延伸領域と非延伸領域を含むことができる。そして、非延伸領域には、ＩＣチップ、回路部、メモリ、プロセッサ等も取り付けられ得、延伸領域には、ＩＣチップ、回路部、メモリ、プロセッサと電気的に接続される配線が配置され得る。
【0063】
データドライバＤＤは、表示領域ＡＡに配置された複数の画素ＰＸにデータ電圧を供給できる。データドライバＤＤは、ＩＣチップ形態に構成され得、データ集積回路（Ｄ－ＩＣ）とも称され得る。そして、データドライバＤＤは、印刷回路基板ＰＣＢの非延伸領域に搭載され得る。即ち、データドライバＤＤは、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）の形態に印刷回路基板ＰＣＢに実装され得る。図１ａ及び図１ｂにおいては、データドライバＤＤがＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式で実装されるものと示したが、これに制限されず、データドライバＤＤは、ＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等の方式で実装されてもよい。
【0064】
また、図１ａ及び図１ｂにおいては、表示領域ＡＡに配置された一列の下部プレートパターン１２１ａに対応するように一つのデータドライバＤＤが配置されるものと示されたが、これに制限されるものではない。例えば、複数個の列の下部プレートパターン１２１ａに対応するように一つのデータドライバＤＤが配置されてもよい。
【0065】
【0066】
＜表示領域の平面及び断面構造＞
図２及び図４を参照すると、下部基板１１１上に配置される下部プレートパターン１２１ａには、複数のサブ画素ＳＰＸを含む画素ＰＸが配置され得る。複数のサブ画素ＳＰＸそれぞれは、表示素子である発光素子１７０及び発光素子１７０を駆動するための駆動トランジスタ１６０及びスイッチングトランジスタ１５０を含むことができる。ただし、サブ画素ＳＰＸで表示素子はＬＥＤに制限されるものではなく、有機発光ダイオードに変更され得る。そして、複数のサブ画素ＳＰＸは、赤色サブ画素、緑色サブ画素及び青色サブ画素を含むことができるが、これに制限されず、複数のサブ画素ＳＰＸの色相は、必要に応じて多様に変形され得る。
図２及び図４を参照すると、下部基板１１１上に配置される下部プレートパターン１２１ａには、複数のサブ画素ＳＰＸを含む画素ＰＸが配置され得る。複数のサブ画素ＳＰＸそれぞれは、表示素子である発光素子１７０及び発光素子１７０を駆動するための駆動トランジスタ１６０及びスイッチングトランジスタ１５０を含むことができる。ただし、サブ画素ＳＰＸで表示素子はＬＥＤに制限されるものではなく、有機発光ダイオードに変更され得る。そして、複数のサブ画素ＳＰＸは、赤色サブ画素、緑色サブ画素及び青色サブ画素を含むことができるが、これに制限されず、複数のサブ画素ＳＰＸの色相は、必要に応じて多様に変形され得る。
【0067】
複数のサブ画素ＳＰＸは、複数の下部接続配線１８１ａ、１８２ａと接続され得る。例えば、複数のサブ画素ＳＰＸは、第１方向Ｘに延びる第１下部接続配線１８１ａと電気的に接続され得、複数のサブ画素ＳＰＸは、第２方向Ｙに延びる第２下部接続配線１８２ａと電気的に接続され得る。
【0068】
そして、図３及び図４を参照すると、表示領域ＡＡで上部基板１１２上に配置される上部プレートパターン１２１ｂには、第１導電パターンＣＰＡが配置され得る。そして、複数の第１導電パターンＣＰＡは、複数の上部接続配線１８１ｂと接続され得る。上部接続配線１８１ｂは、第１方向Ｘに延びて、複数の第１導電パターンＣＰＡと電気的に接続され得る。
【0069】
図３を参照すると、上部基板１１２基準に第１導電パターンＣＰＡ上に複数のサブ画素ＳＰＸ上に対応する複数の発光素子１７０が配置され得る。そして、複数の発光素子１７０が配置された上部基板１１２は、下部基板１１１方向に接合され得る。そこで、複数のサブ画素ＳＰＸそれぞれに発光素子１７０が接合され得る。
【0070】
以下においては、図４を参照して、表示領域ＡＡの断面構造についてより具体的に説明する。
【0071】
図４を参照すると、表示領域ＡＡに配置される複数の下部プレートパターン１２１ａ上には、複数の無機絶縁層が配置され得る。例えば、複数の無機絶縁層は、バッファ層１４１、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５を含むことができる。ただし、本明細書の実施例は、これに制限されるものではなく、複数の下部プレートパターン１２１ａ上には、多様な無機絶縁層がさらに配置されるか、無機絶縁層であるバッファ層１４１、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５のうち少なくとも一つが省略されてもよい。
【0072】
より具体的に、表示領域ＡＡに配置される複数の下部プレートパターン１２１ａ上にバッファ層１４１が配置され得る。バッファ層１４１は、下部基板１１１及び複数の下部プレートパターン１２１ａの外部からの水分（Ｈ２Ｏ）及び酸素（Ｏ２）等の浸透から表示装置１００の多様な構成要素を保護するために複数の下部プレートパターン１２１ａ上に形成され得る。バッファ層１４１は、絶縁物質で構成され得る。例えば、バッファ層１４１は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、及びシリコン酸化窒化物（ＳｉＯＮ）のうち少なくとも一つからなる単層または複層で構成され得る。ただし、バッファ層１４１は、表示装置１００の構造や特性によって省略されてもよい。
【0073】
ここで、バッファ層１４１は、下部基板１１１が複数の下部プレートパターン１２１ａと重畳される領域にのみ形成され得る。上述したように、バッファ層１４１は、無機物からなり得るので、表示装置１００を延伸する過程で容易にクラック（ｃｒａｃｋ）が発生する等、損傷され得る。これによって、バッファ層１４１は、複数の下部プレートパターン１２１ａの間の領域には形成されず、複数の下部プレートパターン１２１ａの形状にパターニングされて複数の下部プレートパターン１２１ａの上部にのみ形成され得る。そこで、本明細書の一実施例に係る表示装置１００は、バッファ層１４１を剛性パターンである複数の下部プレートパターン１２１ａと重畳される領域にのみ形成して、表示装置１００が反ったり伸びたりする等、変形される場合にも表示装置１００の多様な構成要素の損傷を低減することができる。
【0074】
バッファ層１４１上には、ゲート電極１５１、アクティブ層１５２、ソース電極１５３及びドレイン電極１５４を含むスイッチングトランジスタ１５０、及びゲート電極１６１、アクティブ層１６２、ソース電極及びドレイン電極１６４を含む駆動トランジスタ１６０が形成され得る。
【0075】
まず、バッファ層１４１上には、スイッチングトランジスタ１５０のアクティブ層１５２及び駆動トランジスタ１６０のアクティブ層１６２が配置され得る。例えば、スイッチングトランジスタ１５０のアクティブ層１５２及び駆動トランジスタ１６０のアクティブ層１６２それぞれは、酸化物半導体で形成されてもよい。または、スイッチングトランジスタ１５０のアクティブ層１５２及び駆動トランジスタ１６０のアクティブ層１６２は、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ、ａ－Ｓｉ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ、ｐｏｌｙ－Ｓｉ）、または有機物（ｏｒｇａｎｉｃ）半導体等で形成され得る。
【0076】
スイッチングトランジスタ１５０のアクティブ層１５２及び駆動トランジスタ１６０のアクティブ層１６２上には、ゲート絶縁層１４２が配置され得る。ゲート絶縁層１４２は、スイッチングトランジスタ１５０のゲート電極１５１とスイッチングトランジスタ１５０のアクティブ層１５２を電気的に絶縁させ、駆動トランジスタ１６０のゲート電極１６１と駆動トランジスタ１６０のアクティブ層１６２を電気的に絶縁させることができる。ゲート絶縁層１４２は、絶縁物質を含むことができる。例えば、ゲート絶縁層１４２は、無機物である窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層、あるいは窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の多重層で構成され得るが、これに制限されるものではない。
【0077】
ゲート絶縁層１４２上には、スイッチングトランジスタ１５０のゲート電極１５１及び駆動トランジスタ１６０のゲート電極１６１が配置され得る。スイッチングトランジスタ１５０のゲート電極１５１及び駆動トランジスタ１６０のゲート電極１６１は、ゲート絶縁層１４２上で互いに離隔されるように配置され得る。また、スイッチングトランジスタ１５０のゲート電極１５１は、スイッチングトランジスタ１５０のアクティブ層１５２と重畳し、駆動トランジスタ１６０のゲート電極１６１は、駆動トランジスタ１６０のアクティブ層１６２と重畳し得る。
【0078】
スイッチングトランジスタ１５０のゲート電極１５１及び駆動トランジスタ１６０のゲート電極１６１それぞれは、多様な金属物質、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
【0079】
スイッチングトランジスタ１５０のゲート電極１５１及び駆動トランジスタ１６０のゲート電極１６１上には、第１層間絶縁層１４３が配置され得る。第１層間絶縁層１４３は、駆動トランジスタ１６０のゲート電極１６１と中間金属層ＩＭを絶縁させることができる。第１層間絶縁層１４３は、バッファ層１４１と同様に無機物からなり得る。例えば、第１層間絶縁層１４３は、無機物である窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層、あるいは窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の多重層で構成され得るが、これに制限されるものではない。
【0080】
第１層間絶縁層１４３上には、中間金属層ＩＭが配置され得る。中間金属層ＩＭは、駆動トランジスタ１６０のゲート電極１６１と重畳し得る。これによって、中間金属層ＩＭと駆動トランジスタ１６０のゲート電極１６１の重畳領域で、キャパシタ（例えば、ストレージキャパシタ）が形成され得る。具体的に、駆動トランジスタ１６０のゲート電極１６１、第１層間絶縁層１４３及び中間金属層ＩＭにより、ストレージキャパシタが形成され得る。ただし、中間金属層ＩＭの配置領域は、これに限定されず、中間金属層ＩＭは、他の電極と重畳されて多様にストレージキャパシタが形成され得る。
【0081】
中間金属層ＩＭは、多様な金属物質、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
【0082】
中間金属層ＩＭ上には、第２層間絶縁層１４４が配置され得る。第２層間絶縁層１４４は、スイッチングトランジスタ１５０のゲート電極１５１とスイッチングトランジスタ１５０のソース電極１５３及びドレイン電極１５４を絶縁させることができる。また、第２層間絶縁層１４４は、中間金属層ＩＭと駆動トランジスタ１６０のソース電極及びドレイン電極１６４を絶縁させることができる。第２層間絶縁層１４４は、バッファ層１４１と同様に無機物からなり得る。例えば、第１層間絶縁層１４３は、無機物である窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層、あるいは窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の多重層で構成され得るが、これに制限されるものではない。
【0083】
第２層間絶縁層１４４上には、スイッチングトランジスタ１５０のソース電極１５３及びドレイン電極１５４が配置され得る。また、第２層間絶縁層１４４上には、駆動トランジスタ１６０のソース電極及びドレイン電極１６４が配置され得る。スイッチングトランジスタ１５０のソース電極１５３及びドレイン電極１５４は、同じ層で相互離隔されて配置され得る。また、図４においては、駆動トランジスタ１６０のソース電極が省略されたが、駆動トランジスタ１６０のソース電極もまたドレイン電極１６４と同じ層で相互離隔されて配置され得る。スイッチングトランジスタ１５０で、ソース電極１５３及びドレイン電極１５４は、アクティブ層１５２と接する方式でアクティブ層１５２と電気的に接続され得る。また、駆動トランジスタ１６０で、ソース電極及びドレイン電極１６４は、アクティブ層１６２と接する方式でアクティブ層１６２と電気的に接続され得る。また、スイッチングトランジスタ１５０のドレイン電極１５４は、駆動トランジスタ１６０のゲート電極１６１とコンタクトホールを通して接する方式で駆動トランジスタ１６０のゲート電極１６１と電気的に接続され得る。
【0084】
ソース電極１５３及びドレイン電極１５４、１６４は、多様な金属物質、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか二以上の合金、またはこれらの多重層を含むことができるが、これに制限されるものではない。
【0085】
また、本明細書においては、駆動トランジスタ１６０がコープレーナー（ｃｏｐｌａｎａｒ）構造であるものと説明したが、スタガード（ｓｔａｇｇｅｒｅｄ）構造等の多様なトランジスタも使用され得る。また、本明細書においてトランジスタは、トップゲート構造だけではなく、ボトムゲート構造にも形成され得る。
【0086】
第２層間絶縁層１４４上には、ゲートパッド及びデータパッドＤＰが配置され得る。
【0087】
具体的に、ゲートパッドは、ゲート電圧を複数のサブ画素ＳＰＸに伝達するためのパッドであってよい。ゲートパッドは、第１下部接続配線１８１ａとコンタクトホールを通して接続され得る。また、第１下部接続配線１８１ａから供給されたゲート電圧は、ゲートパッドから下部プレートパターン１２１ａ上に形成された配線を通してスイッチングトランジスタ１５０のゲート電極１５１に伝達され得る。
【0088】
そして、データパッドＤＰは、データ電圧を複数のサブ画素ＳＰＸに伝達するためのパッドであってよい。データパッドＤＰは、第２下部接続配線１８２ａとコンタクトホールを通して接続され得る。また、第２下部接続配線１８２ａから供給されたデータ電圧は、データパッドＤＰから下部プレートパターン１２１ａ上に形成された配線を通してスイッチングトランジスタ１５０のソース電極１５３に伝達され得る。
【0089】
電圧パッドＶＰは、高電位電圧を複数のサブ画素ＳＰＸに伝達するためのパッドであってよい。電圧パッドＶＰは、第１下部接続配線１８１ａとコンタクトホールを通して接続され得る。また、第１下部接続配線１８１ａから供給された高電位電圧は、電圧パッドＶＰから下部プレートパターン１２１ａ上に形成された配線を通して駆動トランジスタ１６０に伝達され得る。上述した高電位電圧は、第２駆動電圧と称し得、後述する低電位電圧は、第１駆動電圧と称し得る。
【0090】
ゲートパッド、データパッドＤＰ及び電圧パッドＶＰは、ソース電極１５３及びドレイン電極１５４、１６４と同じ物質からなり得るが、これに制限されるものではない。
【0091】
スイッチングトランジスタ１５０及び駆動トランジスタ１６０上にパッシベーション層１４５が形成され得る。即ち、パッシベーション層１４５は、スイッチングトランジスタ１５０及び駆動トランジスタ１６０を水分及び酸素等の浸透から保護するために、スイッチングトランジスタ１５０及び駆動トランジスタ１６０を覆うように配置され得る。パッシベーション層１４５は、無機物からなり得、単層または複層になされ得るが、これに限定されるものではない。
【0092】
また、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５はパターニングされて複数の下部プレートパターン１２１ａと重畳される領域にのみ形成され得る。ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５は、バッファ層１４１と同様に無機物からなり得るので、表示装置１００を延伸する過程で容易にクラックが発生する等、損傷され得る。これによって、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５は、複数の下部プレートパターン１２１ａの間の領域には形成されず、複数の下部プレートパターン１２１ａの形状にパターニングされて複数の下部プレートパターン１２１ａの上部にのみ形成され得る。
【0093】
パッシベーション層１４５上に平坦化層１４６が形成され得る。平坦化層１４６は、スイッチングトランジスタ１５０及び駆動トランジスタ１６０の上部を平坦化できる。平坦化層１４６は、単層または複数の層に構成され得、有機物質からなり得る。これによって、平坦化層１４６は、有機絶縁層とも称され得る。例えば、平坦化層１４６は、アクリル（ａｃｒｙｌ）系有機物質からなり得るが、これに制限されない。
【0094】
図４を参照すると、平坦化層１４６は、複数の下部プレートパターン１２１ａ上でバッファ層１４１、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５の上面及び側面を覆うように配置され得る。また、平坦化層１４６は、複数の下部プレートパターン１２１ａと共にバッファ層１４１、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５を囲むことができる。より具体的に、平坦化層１４６は、パッシベーション層１４５の上面及び側面、第１層間絶縁層１４３の側面、第２層間絶縁層１４４の側面、ゲート絶縁層１４２の側面、バッファ層１４１の側面及び複数の下部プレートパターン１２１ａの上面の一部を覆うように配置され得る。これによって、平坦化層１４６は、バッファ層１４１、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５の側面での段差を補完できる。そして、平坦化層１４６は、平坦化層１４６の側面に配置される下部接続配線１８１ａ、１８２ａとの接着強度を増加させることができる。
【0095】
図４を参照すると、平坦化層１４６の側面の傾斜角は、バッファ層１４１、ゲート絶縁層１４２、第１層間絶縁層１４３、第２層間絶縁層１４４及びパッシベーション層１４５の側面がなす傾斜角より小さくてよい。例えば、平坦化層１４６の側面は、パッシベーション層１４５の側面、第１層間絶縁層１４３の側面、第２層間絶縁層１４４の側面、ゲート絶縁層１４２の側面及びバッファ層１４１の側面がそれぞれなす傾斜より緩やかな傾斜を有し得る。これによって、平坦化層１４６の側面と接するように配置される下部接続配線１８１ａ、１８２ａが緩やかな傾斜をもって配置され、表示装置１００の延伸時、下部接続配線１８１ａ、１８２ａに発生する応力が低減され得る。そして、平坦化層１４６の側面が相対的に緩やかな傾斜を有することで、下部接続配線１８１ａ、１８２ａがクラックされるか平坦化層１４６の側面で剥離される現象が低減され得る。
【0096】
図２乃至図４を参照すると、下部接続配線１８１ａ、１８２ａは、複数の下部プレートパターン１２１ａ上のパッドを電気的に接続する配線を意味する。下部接続配線１８１ａ、１８２ａは、複数の下部配線パターン１２２ａ上に配置され得る。また、複数の下部プレートパターン１２１ａの間の領域中、下部接続配線１８１ａ、１８２ａが配置されない領域には、下部配線パターン１２２ａが配置されない。
【0097】
下部接続配線１８１ａ、１８２ａは、第１下部接続配線１８１ａ、第２下部接続配線１８２ａを含むことができる。第１下部接続配線１８１ａ及び第２下部接続配線１８２ａは、複数の下部プレートパターン１２１ａの間に配置され得る。具体的に、第１下部接続配線１８１ａは、下部接続配線１８１ａ、１８２ａのうち複数の下部プレートパターン１２１ａの間で第１方向Ｘに延びる配線を意味し、第２下部接続配線１８２ａは、下部接続配線１８１ａ、１８２ａのうち複数の下部プレートパターン１２１ａの間で第２方向Ｙに延びる配線を意味し得る。
【0098】
下部接続配線１８１ａ、１８２ａは、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）のような金属材質または銅／モリブデン－チタン（Ｃｕ／Ｍｏｔｉ）、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）等のような金属材質の積層構造になされ得るが、これに制限されるものではない。
【0099】
一般的な表示装置の表示パネルの場合、複数のゲート配線、複数のデータ配線等のような多様な配線は、複数のサブ画素の間で直線形状に延びて配置され、一つの信号配線に複数のサブ画素が接続される。これによって、一般的な表示装置の表示パネルの場合、ゲート配線、データ配線、高電位電圧配線、及び基準電圧配線等のような多様な配線は、基板上で切れることなく有機発光表示装置の表示パネルの一側から他側へ延び得る。
【0100】
これとは異なり、本明細書の一実施例に係る表示装置１００の場合、一般的な表示装置の表示パネルで使用されるものと見られる直線形状のゲート配線、データ配線、高電位電圧配線、基準電圧配線、初期化電圧配線等のような多様な配線は、複数の下部プレートパターン１２１ａ上にのみ配置され得る。即ち、本明細書の一実施例に係る表示装置１００で直線形状の配線は、複数の下部プレートパターン１２１ａ上にのみ配置され得る。
【0101】
本明細書の一実施例に係る表示装置１００においては、互いに隣接する２個の下部プレートパターン１２１ａ上のパッドが下部接続配線１８１ａ、１８２ａにより接続され得る。従って、下部接続配線１８１ａ、１８２ａは、隣接する２個の下部プレートパターン１２１ａ上のゲートパッドあるいはデータパッドＤＰあるいは電圧パッドＶＰを電気的に接続できる。従って、本明細書の一実施例に係る表示装置１００は、ゲート配線、データ配線、高電位電圧配線、基準電圧配線等のような多様な配線を複数の下部プレートパターン１２１ａの間で電気的に接続するように複数の下部接続配線１８１ａ、１８２ａを含むことができる。例えば、第１方向Ｘに隣接して配置された複数の下部プレートパターン１２１ａ上にはゲート配線が配置され得、ゲート配線の両末端にはゲートパッドが配置され得る。このとき、第１方向Ｘに隣接して配置された複数の下部プレートパターン１２１ａ上の複数のゲートパッドそれぞれは、ゲート配線として機能する第１下部接続配線１８１ａにより互いに接続され得る。これによって、複数の下部プレートパターン１２１ａ上に配置されたゲート配線と下部配線パターン１２２ａ上に配置された第１下部接続配線１８１ａが一つのゲート配線として機能できる。上述したゲート配線は、スキャン信号配線と命名され得る。また、表示装置１００に含まれ得る全ての多様な配線のうち第１方向Ｘに延びる配線、例えば、発光信号配線、高電位電圧配線もまた上述したように第１下部接続配線１８１ａにより電気的に接続され得る。
【0102】
図２及び図４を参照すると、第１下部接続配線１８１ａは、第１方向Ｘに隣接して配置された複数の下部プレートパターン１２１ａ上の電圧パッドＶＰのうち並んで配置された２個の下部プレートパターン１２１ａ上の電圧パッドＶＰを互いに接続できる。第１下部接続配線１８１ａは、ゲート配線であるスキャン信号配線及び発光信号配線として機能できるが、これに制限されることはない。第１方向Ｘに配置された複数の下部プレートパターン１２１ａ上の電圧パッドＶＰは、高電位電圧配線として機能する第１下部接続配線１８１ａによって接続され得、一つの高電位電圧が伝達され得る。
【0103】
また、第２下部接続配線１８２ａは、第２方向Ｙに隣接して配置された複数の下部プレートパターン１２１ａ上のデータパッドＤＰのうち並んで配置された２個の下部プレートパターン１２１ａ上のデータパッドＤＰを互いに接続できる。第２下部接続配線１８２ａは、データ配線または基準電圧配線として機能できるが、これに制限されることはない。第２方向Ｙに配置された複数の下部プレートパターン１２１ａ上の内部配線は、データ配線として機能する複数の第２下部接続配線１８２ａによって接続され得、一つのデータ電圧が伝達され得る。
【0104】
図４に示されたように、第１下部接続配線１８１ａは、下部プレートパターン１２１ａ上に配置された平坦化層１４６の上面及び側面と接するように配置され得る。そして、第１下部接続配線１８１ａは、下部配線パターン１２２ａの上面に延びて形成され得る。また、第２下部接続配線１８２ａは、下部プレートパターン１２１ａ上に配置された平坦化層１４６の上面及び側面と接するように配置され得る。そして、第２下部接続配線１８２ａは、下部配線パターン１２２ａの上面に延びて形成され得る。
【0105】
ただし、第１下部接続配線１８１ａ及び第２下部接続配線１８２ａが配置されない領域には剛性パターンが配置される必要がないので、第１下部接続配線１８１ａ及び第２下部接続配線１８２ａの下部に剛性パターンである下部配線パターン１２２ａが配置されない。
【0106】
一方、図４を参照すると、接続パッドＣＮＴ、下部接続配線１８１ａ、１８２ａ及び平坦化層１４６上にバンク１４７が形成され得る。バンク１４７は、隣接するサブ画素ＳＰＸを区分できる。バンク１４７は、接続パッドＣＮＴ、下部接続配線１８１ａ、１８２ａ及び平坦化層１４６の少なくとも一部を覆うように配置され得る。バンク１４７は、絶縁物質からなり得る。また、バンク１４７は、ブラック物質を含んでなり得る。バンク１４７は、ブラック物質を含むことで表示領域ＡＡを通して視認され得る配線を遮る役割を果たす。例えば、バンク１４７は、カーボン（ｃａｒｂｏｎ）系列の混合物からなり得、一例として、カーボンブラック（ｃａｒｂｏｎ ｂｌａｃｋ）を含むことができる。ただし、これに制限されるものではなく、バンク１４７は、透明な絶縁物質からなってもよい。そして、図１ａ及び図１ｂにおいてバンク１４７の高さは発光素子１７０の高さより低いものを示したが、これに限定されず、バンク１４７の高さは、発光素子１７０の高さと同じであってよい。
【0107】
図４を参照すると、接続パッドＣＮＴと第１下部接続配線１８１ａ上には、発光素子１７０が配置され得る。発光素子１７０は、第１電極１７１、第１半導体層１７２、発光層１７３、第２半導体層１７４、及び第２電極１７５を含む。第１電極１７１上に第１半導体層１７２、発光層１７３、第２半導体層１７４及び第２電極１７５が順次に配置され得る。そこで、発光素子１７０は、第１電極１７１上に第２電極１７５が配置される垂直型（ｖｅｒｔｉｃａｌ）発光素子１７０である。
【0108】
一実施形態では、バンク層は開口部１９７を有し、ＬＥＤ全体がバンクの開口部１９７内に配置されてもよい。すなわち、バンク層１４７は、平坦化層１４６上に完全に形成される。この後、開口部１９７がパターンおよびエッチング技術などによって形成され、その結果、開口部１９７の両側にバンク層１４７の側壁が形成される。アノード、光電子および正孔輸送層、発光層およびかどーどはすべて、作製後にこの開口部１９７内に形成され、バンク層から間隔をあけて配置される。縦長のＬＥＤであり、バンク層の一部がそれらに重なることも、それらの一部がバンク層に重なることもない。すべての層、すなわちＬＥＤを構成するアノード、光発生層およびカソードは、バンク層１４７の壁から間隔をあけて配置されている。好ましい実施形態では、バンク層１４７が完全に形成され、次に開口部１９７が形成され、その後にアノードが形成され、次に発光層が形成され、次にカソードが形成される。この後、図４に示すように、上部基板１１２をＬＥＤに重ね合わせる。
【0109】
第１接着層ＡＤ１上に第１半導体層１７２が配置され、第１半導体層１７２上に第２半導体層１７４が配置される。第１半導体層１７２及び第２半導体層１７４は、特定の物質にｎ型及びｐ型の不純物をドーピングして形成された層であってよい。例えば、第１半導体層１７２及び第２半導体層１７４は、窒化ガリウム（ＧａＮ）、インジウムアルミニウムリン化物（ＩｎＡｌＰ）、ガリウムヒ素（ＧａＡｓ）等のような物質にｐ型またはｎ型の不純物がドーピングされた層であってよい。そして、ｐ型の不純物は、マグネシウム、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）等であってよく、ｎ型の不純物は、シリコン（Ｓｉ）、ゲルマニウム、スズ（Ｓｎ）等であってよいが、これに制限されない。
【0110】
第１半導体層１７２と第２半導体層１７４との間に発光層１７３が配置される。発光層１７３は、第１半導体層１７２及び第２半導体層１７４から正孔及び電子の供給を受けて光を発光できる。発光層１７３は、単層または多重量子井戸（Ｍｕｌｔｉ－Ｑｕａｎｔｕｍ Ｗｅｌｌ、ＭＱＷ）構造になされ得、例えば、インジウムガリウム窒化物（ＩｎＧａＮ）または窒化ガリウム（ＧａＮ）等からなり得るが、これに制限されるものではない。
【0111】
第１半導体層１７２の下に第１電極１７１が配置される。第１電極１７１は、第１半導体層１７２の下面に配置され得る。第１電極１７１は、駆動トランジスタ１６０と第１半導体層１７２を電気的に接続するための電極である。第１電極１７１は、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質またはチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはこれらの合金のような不透明導電物質等で構成され得るが、これに制限されない。
【0112】
第２半導体層１７４上に第２電極１７５が配置される。第２電極１７５は、第２半導体層１７４の上面に配置され得る。第２電極１７５は、第１導電パターンＣＰＡと第２半導体層１７４を電気的に接続するための電極である。第２電極１７５は、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質またはチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはこれらの合金のような不透明導電物質等で構成され得るが、これに制限されない。
【0113】
第１接着層ＡＤ１は、接続パッドＣＮＴと第１電極１７１との間に配置され、発光素子１７０が接続パッドＣＮＴ上に接着され得る。そして、第２接着層ＡＤ２は、第１導電パターンＣＰＡと第２電極１７５との間に配置され、発光素子１７０が第１導電パターンＣＰＡの下に接着され得る。
【0114】
第１接着層ＡＤ１及び第２接着層ＡＤ２それぞれは、絶縁性ベース部材に導電ボールが分散された導電性接着層であってよい。そこで、接着層ＡＤに熱または圧力が加えられる場合、熱または圧力が加えられた部分で導電ボールが電気的に接続されて導電特性を有し得る。
【0115】
そして、接続パッドＣＮＴは、駆動トランジスタ１６０のドレイン電極１６４に電気的に接続され、駆動トランジスタ１６０から発光素子１７０の駆動のための駆動電圧の印加を受けることができる。ドレイン電極１６４から接続パッドＣＮＴへの電気的接続は、層１４１～１４６の１つ以上を含む様々な層に存在する。なお、この接続は、異なる平面にあるため、図４には示されていない。図４においては、接続パッドＣＮＴと駆動トランジスタ１６０のドレイン電極１６４が直接的に接触せず間接的に接続されるものを示したが、この図では見えないが、他の導体を用いて電気的に接続されており、それらは層１４５と１４６に存在する接点を介して延びており、必要であれば他の層をも介して延在し得る。本明細書の実施例は、これに制限されるものではなく、接続パッドＣＮＴと駆動トランジスタ１６０のドレイン電極１６４は、直接的に接触してもよい。そして、第１下部接続配線１８１ａには、発光素子１７０の駆動のための低電位電圧が印加され得る。
【0116】
一方、図３を参照すると、上部基板１１２を基準とするとき、上部基板１１２上には、複数の上部プレートパターン１２１ｂ及び前記複数の上部プレートパターン１２１ｂを接続する複数の上部配線パターン１２２ｂが配置され得る。図４を参照すると、下部基板１１１を基準とするとき、上部基板１１２の下には、複数の上部プレートパターン１２１ｂ及び前記複数の上部プレートパターン１２１ｂを接続する複数の上部配線パターン１２２ｂが配置され得る。即ち、上部基板１１２に複数の上部プレートパターン１２１ｂ及び複数の上部配線パターン１２２ｂが接触されて配置され得る。
【0117】
特に、表示領域ＡＡに配置される複数の上部配線パターン１２２ｂは、第１方向Ｘに隣接するように配置される上部プレートパターン１２１ｂを接続する。そこで、複数の上部配線パターン１２２ｂは、第１方向Ｘに延び得る。ただし、これに限定されるものではなく、複数の上部配線パターン１２２ｂの延長方向は、第１方向Ｘあるいは第１方向Ｘ及び第２方向Ｙそれぞれに延び得る。
【0118】
そして、上部基板１１２を基準とするとき、表示領域ＡＡに配置される上部プレートパターン１２１ｂ上には、第１導電パターンＣＰＡが配置され得、表示領域ＡＡに配置される上部配線パターン１２２ｂ上には、上部接続配線１８１ｂが配置され得る。下部基板１１１を基準とするとき、表示領域ＡＡに配置される上部プレートパターン１２１ｂの下には、第１導電パターンＣＰＡが配置され得、表示領域ＡＡに配置される上部配線パターン１２２ｂの下には、上部接続配線１８１ｂが配置され得る。
【0119】
表示領域ＡＡに配置される第１導電パターンＣＰＡは、上部プレートパターン１２１ｂと同じ形状を有し得る。例えば、上部プレートパターン１２１ｂが互いに離隔されるアイランド形態であるので、第１導電パターンＣＰＡもまた互いに離隔されるアイランド形態であってよい。ただし、第１導電パターンＣＰＡの形状はこれに限定されず、上部プレートパターン１２１ｂの形状と重畳される多様な形態に変形され得る。
【0120】
そして、上部接続配線１８１ｂもまた上部配線パターン１２２ｂと同じ形状を有し得る。例えば、上部接続配線１８１ｂもまた正弦波状を有し得る。ただし、これは単に例示的なものであり、複数の上部接続配線１８１ｂの形状は、これに制限されるものではない。例えば、複数の上部配線パターン１２２ｂ及び複数の上部接続配線１８１ｂは、ジグザグ状を有してもよい。他の例として、複数の上部接続配線１８１ｂは、複数の菱形状の基板が頂点で接続されて延びる等の多様な形状を有してもよい。
【0121】
そして、複数の第１導電パターンＣＰＡと複数の上部接続配線１８１ｂは、いずれも銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）のような金属材質または銅／モリブデン－チタン（Ｃｕ／Ｍｏｔｉ）、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）等のような金属材質の積層構造になされ得るが、これに制限されるものではない。そして、複数の第１導電パターンＣＰＡと複数の上部接続配線１８１ｂは、一体に形成され得る。
【0122】
そして、複数の第１導電パターンＣＰＡと複数の上部接続配線１８１ｂには、発光素子１７０の駆動のための低電位電圧が印加され得る。即ち、複数の第１導電パターンＣＰＡと複数の上部接続配線１８１ｂは、一つの低電位電圧が印加される導電面（ｃｏｎｄｕｃｔｉｖｅ ｓｕｒｆａｃｅ）を構成し得る。
【0123】
これによって、表示装置１００がオン（ｏｎ）されると、接続パッドＣＮＴを通して第１電極１７１に駆動電圧が印加され、第１導電パターンＣＰＡを通して第２電極に低電位電圧が印加され得る。そこで、互いに異なる電圧レベルがそれぞれ第１電極１７１と第２電極１７５それぞれに伝達されて発光素子１７０が発光できる。
【0124】
また、下部基板１１１の前面に配置され、上部基板１１２と下部基板１１１上に配置される構成要素の間を充填させる充填層１９０が配置され得る。充填層１９０は、硬化性接着剤で構成され得る。具体的に、充填層１９０を構成する物質を下部基板１１１の前面にコーティングした後、硬化させる方式で形成して、上部基板１１２と下部基板１１１上に配置される構成要素の間に充填層１９０が配置され得る。例えば、充填層１９０は、ＯＣＡ（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）であってよく、アクリル系接着剤、シリコン系接着剤及びウレタン系接着剤等で構成され得る。
【0125】
前述したように、本明細書の一実施例に係る表示装置は、上部基板１１２に貼り付けられた上部接続配線１８１ｂ及び第１導電パターンＣＰＡを通して低電位電圧を発光素子に供給できる。
【0126】
そして、上部接続配線１８１ｂ及び第１導電パターンＣＰＡの総面積は、下部接続配線１８１ａ、１８２ａの総面積より広いので、上部接続配線１８１ｂ及び第１導電パターンＣＰＡの全体抵抗は、相対的に低くなり得る。
【0127】
そこで、上部接続配線１８１ｂ及び第１導電パターンＣＰＡを通して供給される低電位電圧の電圧降下を低減することができる。従って、発光素子１７０には、安定した低電位電圧が供給され得る。
【0128】
結局、本明細書の一実施例に係る表示装置は、発光素子１７０の発光効率及び安定性を確保することができ、映像品質が向上し得る。
【0129】
＜非表示領域の平面及び断面構造＞
図５は、本明細書の一実施例に係る表示装置の非表示領域に配置される下部基板の拡大平面図である。
図５は、本明細書の一実施例に係る表示装置の非表示領域に配置される下部基板の拡大平面図である。
【0130】
図６は、本明細書の一実施例に係る表示装置の非表示領域に配置される上部基板の拡大平面図である。
【0131】
【0132】
図５においては、図１ａ及び図１ｂに示されたＢ領域に対して下部基板１１１及び下部基板１１１上に配置される構成要素を示している。そして、図６においては、図１ａ及び図１ｂに示されたＢ領域に対する上部基板１１２及び上部基板１１２上に配置される構成要素を示している。
【0133】
図５に示されたように、非表示領域ＮＡに配置された下部プレートパターン１２１ａ上には、ゲートドライバＧＤとパワーサプライＰＳが配置され得る。
【0134】
図７をさらに参照すると、パワーサプライＰＳは、第１パワーブロックＰＢ１、第２パワーブロックＰＢ２及び第３パワーブロックＰＢ３を含むことができる。
【0135】
第１パワーブロックＰＢ１及び第２パワーブロックＰＢ２は、同じ層に配置され得る。そして、第３パワーブロックＰＢ３は、第１パワーブロックＰＢ１及び第２パワーブロックＰＢ２と異なる層に配置され得る。
【0136】
例えば、非表示領域ＮＡに配置される下部プレートパターン１２１ａ上に第３パワーブロックＰＢ３が配置され得る。そして、第３パワーブロックＰＢ３上には、絶縁層ＩＮＳが配置され得る。
【0137】
そして、絶縁層ＩＮＳ上には、第１パワーブロックＰＢ１及び第２パワーブロックＰＢ２が配置され得る。そして、ゲートドライバＧＤも絶縁層ＩＮＳ上に配置され得るが、ゲートドライバＧＤの配置関係は例示的なものであるだけで、ゲートドライバＧＤは、非表示領域ＮＡに配置された下部プレートパターン１２１ａ上に配置され得る。
【0138】
そして、図５を参照すると、第１パワーブロックＰＢ１は、第１パワーブロックＰＢ１の内側に配置され得る。そして、第１パワーブロックＰＢ１及び第２パワーブロックＰＢ２それぞれは、非表示領域ＮＡに配置された第２下部接続配線１８２ａを通して接続され得る。そこで、隣接した第１パワーブロックＰＢ１は、第２下部接続配線１８２ａを通して導通され得る。そして、隣接した第１パワーブロックＰＢ１は、第２下部接続配線１８２ａを通して導通され得る。
【0139】
そして、図７を参照すると、互いに異なる層に配置される第２パワーブロックＰＢ２及び第３パワーブロックＰＢ３は、コンタクトホールを通して接続され得る。そして、第３パワーブロックＰＢ３は、非表示領域ＮＡに配置された第１下部接続配線１８１ａと接続され得る。そこで、第２パワーブロックＰＢ２及び第３パワーブロックＰＢ３は、第１下部接続配線１８１ａを通して電圧パッドＶＰと電気的に接続され得る。
【0140】
一方、図６に示されたように、上部基板１１２基準に非表示領域ＮＡに配置された上部プレートパターン１２１ｂ上には、第２導電パターンＣＰＢが配置され得る。
【0141】
言い換えれば、図７に示されたように、下部基板１１１基準に非表示領域ＮＡに配置された上部プレートパターン１２１ｂの下には、第２導電パターンＣＰＢが配置され得る。
【0142】
そして、第２導電パターンＣＰＢは、非表示領域ＮＡに配置された第１上部接続配線１８１ｂと接続され得る。そして、第２導電パターンＣＰＢは、コンタクトホールを通して第１パワーブロックＰＢ１と接続され得る。前述したように、第１上部接続配線１８１ｂは、第１導電パターンＣＰＡと接続されるので、第１パワーブロックＰＢ１及び第２導電パターンＣＰＢは、第１上部接続配線１８１ｂを通して第１導電パターンＣＰＡと電気的に接続され得る。
【0143】
一方、第１パワーブロックＰＢ１、第２パワーブロックＰＢ２、第３パワーブロックＰＢ３、第１導電パターンＣＰＡ及び第２導電パターンＣＰＢそれぞれは、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質またはチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはこれらの合金のような不透明導電物質等で構成され得るが、これに制限されない。
【0144】
上述した、第１導電パターンＣＰＡ及び第２導電パターンＣＰＢそれぞれは、金属で形成され得るので、表示装置の外光を反射させて視認性を低下させ得る問題点が発生し得る。
【0145】
そこで、上部パターン層である上部プレートパターン１２１ｂと上部配線パターン１２２ｂそれぞれには、視認性の向上のための低反射材料が加えられ得る。例えば、低反射材料としては、偏光されたヨウ素粒子または染料等が挙げられるが、これに限定されない。
【0146】
これをまとめると、本明細書の一実施例に係る表示装置において、第２パワーブロックＰＢ２及び第３パワーブロックＰＢ３は、第１下部接続配線１８１ａを通して電圧パッドＶＰと電気的に接続され得る。そして、第１パワーブロックＰＢ１及び第２導電パターンＣＰＢは、第１上部接続配線１８１ｂを通して第１導電パターンＣＰＡと電気的に接続され得る。
【0147】
そして、第１パワーブロックＰＢ１には低電位電圧が印加され得、第２パワーブロックＰＢ２には高電位電圧が印加され得る。
【0148】
そこで、第１パワーブロックＰＢ１及び第２導電パターンＣＰＢには、低電位電圧が印加される。そして、第１上部接続配線１８１ｂを通して第１導電パターンＣＰＡにも低電位電圧が印加され、第１導電パターンＣＰＡを通して第２電極に低電位電圧が印加され得る。
【0149】
そして、第２パワーブロックＰＢ２及び第３パワーブロックＰＢ３には、高電位電圧が印加される。そして、第１下部接続配線１８１ａを通して電圧パッドＶＰには高電位電圧が印加され得る。
【0150】
従って、電圧パッドＶＰを通して駆動トランジスタに高電位電圧が印加され、発光素子それぞれに駆動電圧を供給できる。
【0151】
前述したように、本明細書の一実施例においては、上部基板１１２に複数の導電パターン及び垂直型発光素子を形成し、下部基板１１１に発光素子を駆動するためのトランジスタ及びパワーサプライＰＳを形成して、接合させることで表示装置を作製できる。
【0152】
即ち、本明細書の一実施例に係る表示装置の発光素子接合を別途の工程で進行するのではなく一度の接合工程で表示装置を作製できる。
【0153】
これによって、表示装置の発光素子の作製収率は向上できる利点がある。
【0154】
また、本明細書の一実施例に係る表示装置は、複数の導電パターン及び上部接続配線を通して低電位電圧を供給できる。
【0155】
そこで、下部接続配線を通して低電位電圧を供給する必要がないので、下部接続配線の個数を相対的に減少させることができる。
【0156】
結局、下部基板１１１上に接続配線の数字が減少することで、表示装置は、延伸率が向上し得る。
【0157】
また、本明細書の一実施例において垂直型発光素子を適用することで、水平型発光素子を適用する時より単位面積配置できる画素の数が増加し得る。
【0158】
そこで、本明細書の一実施例に係る表示装置において画素の数が増加するにつれ解像度も向上させることができる利点がある。
【0159】
＜本発明の他の実施例＞
以下においては、本明細書の他の実施例に係る表示装置について説明する。本明細書の一実施例に係る表示装置と本明細書の他の実施例に係る表示装置は、パワーサプライ及びその接続関係に対して差があるので、これを重点に説明する。そして、本明細書の一実施例に係る表示装置と本明細書の他の実施例に係る表示装置での同じ構成要素は、同じ符号を使用し、重複した説明は省略する。
以下においては、本明細書の他の実施例に係る表示装置について説明する。本明細書の一実施例に係る表示装置と本明細書の他の実施例に係る表示装置は、パワーサプライ及びその接続関係に対して差があるので、これを重点に説明する。そして、本明細書の一実施例に係る表示装置と本明細書の他の実施例に係る表示装置での同じ構成要素は、同じ符号を使用し、重複した説明は省略する。
【0160】
図８は、本明細書の他の実施例に係る表示装置の非表示領域に配置される下部基板の拡大平面図である。
【0161】
図９は、本明細書の他の実施例に係る表示装置の非表示領域に配置される上部基板の拡大平面図である。
【0162】
【0163】
図８においては、図１ａ及び図１ｂに示されたＢ領域に対して下部基板１１１及び下部基板１１１上に配置される構成要素を示している。そして、図９においては、図１ａ及び図１ｂに示されたＢ領域に対する上部基板１１２及び上部基板１１２上に配置される構成要素を示している。
【0164】
図８に示されたように、非表示領域ＮＡに配置された下部プレートパターン１２１ａ上には、ゲートドライバＧＤとパワーサプライＰＳが配置され得る。
【0165】
図１０をさらに参照すると、パワーサプライＰＳは、第１パワーブロックＰＢ１’、第２パワーブロックＰＢ２’及び第３パワーブロックＰＢ３’を含むことができる。
【0166】
第１パワーブロックＰＢ１’及び第２パワーブロックＰＢ２’は、同じ層に配置され得る。そして、第３パワーブロックＰＢ３’は、第１パワーブロックＰＢ１’及び第２パワーブロックＰＢ２’と異なる層に配置され得る。
【0167】
例えば、非表示領域ＮＡに配置される下部プレートパターン１２１ａ上に第３パワーブロックＰＢ３’が配置され得る。そして、第３パワーブロックＰＢ３’上には、絶縁層ＩＮＳが配置され得る。
【0168】
そして、絶縁層ＩＮＳ上には、第１パワーブロックＰＢ１’及び第２パワーブロックＰＢ２’が配置され得る。そして、ゲートドライバＧＤも絶縁層ＩＮＳ上に配置され得るが、ゲートドライバＧＤの配置関係は例示的なものであるだけで、ゲートドライバＧＤは、非表示領域ＮＡに配置された下部プレートパターン１２１ａ上に配置され得る。
【0169】
そして、図８を参照すると、第１パワーブロックＰＢ１’は、第１パワーブロックＰＢ１’の内側に配置され得る。そして、第１パワーブロックＰＢ１’及び第２パワーブロックＰＢ２’それぞれは、非表示領域ＮＡに配置された第２下部接続配線１８２ａを通して接続され得る。そこで、隣接した第１パワーブロックＰＢ１’は、第２下部接続配線１８２ａを通して導通され得る。そして、隣接した第１パワーブロックＰＢ１’は、第２下部接続配線１８２ａを通して導通され得る。
【0170】
そして、図１０を参照すると、互いに異なる層に配置される第１パワーブロックＰＢ１’及び第３パワーブロックＰＢ３’は、コンタクトホールを通して接続され得る。そして、第３パワーブロックＰＢ３’は、非表示領域ＮＡに配置された第１下部接続配線１８１ａと接続され得る。そこで、第１パワーブロックＰＢ１’及び第３パワーブロックＰＢ３’は、第１下部接続配線１８１ａを通して電圧パッドＶＰと電気的に接続され得る。
【0171】
一方、図９に示されたように、上部基板１１２基準に非表示領域ＮＡに配置された上部プレートパターン１２１ｂ上には、第２導電パターンＣＰＢ’が配置され得る。
【0172】
言い換えれば、図１０に示されたように、下部基板１１１基準に非表示領域ＮＡに配置された上部プレートパターン１２１ｂの下には、第２導電パターンＣＰＢ’が配置され得る。
【0173】
そして、第２導電パターンＣＰＢ’は、非表示領域ＮＡに配置された第１上部接続配線１８１ｂと接続され得る。そして、第２導電パターンＣＰＢ’は、コンタクトホールを通して第２パワーブロックＰＢ２’と接続され得る。前述したように、第１上部接続配線１８１ｂは第１導電パターンＣＰＡと接続されるので、第２パワーブロックＰＢ２’及び第２導電パターンＣＰＢ’は、第１上部接続配線１８１ｂを通して第１導電パターンＣＰＡと電気的に接続され得る。
【0174】
一方、第１パワーブロックＰＢ１’、第２パワーブロックＰＢ２’、第３パワーブロックＰＢ３’、第１導電パターンＣＰＡ及び第２導電パターンＣＰＢ’それぞれは、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質またはチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはこれらの合金のような不透明導電物質等で構成され得るが、これに制限されない。
【0175】
上述した、第１導電パターンＣＰＡ及び第２導電パターンＣＰＢ’それぞれは、金属で形成され得るので、表示装置の外光を反射させて視認性を低下させ得る問題点が発生し得る。
【0176】
そこで、上部パターン層である上部プレートパターン１２１ｂと上部配線パターン１２２ｂそれぞれには、視認性の向上のための低反射材料が加えられ得る。例えば、低反射材料としては、偏光されたヨウ素粒子または染料等が挙げられるが、これに限定されない。
【0177】
これをまとめると、本明細書の他の実施例に係る表示装置において、第１パワーブロックＰＢ１’及び第３パワーブロックＰＢ３’は、第１下部接続配線１８１ａを通して電圧パッドＶＰと電気的に接続され得る。そして、第２パワーブロックＰＢ２’及び第２導電パターンＣＰＢは、第１上部接続配線１８１ｂを通して第１導電パターンＣＰＡと電気的に接続され得る。
【0178】
そして、第１パワーブロックＰＢ１’には高電位電圧が印加され得、第２パワーブロックＰＢ２’には低電位電圧が印加され得る。
【0179】
そこで、第２パワーブロックＰＢ２’及び第２導電パターンＣＰＢ’には、低電位電圧が印加される。そして、第１上部接続配線１８１ｂを通して第１導電パターンＣＰＡにも低電位電圧が印加され、第１導電パターンＣＰＡを通して第２電極に低電位電圧が印加され得る。
【0180】
そして、第１パワーブロックＰＢ１’及び第３パワーブロックＰＢ３’には、高電位電圧が印加される。そして、第１下部接続配線１８１ａを通して電圧パッドＶＰには高電位電圧が印加され得る。
【0181】
従って、電圧パッドＶＰを通して駆動トランジスタに高電位電圧が印加され、発光素子それぞれに駆動電圧を供給できる。
【0182】
前述したように、本明細書の他の実施例においては、上部基板１１２に複数の導電パターン及び垂直型発光素子を形成し、下部基板１１１に発光素子を駆動するためのトランジスタ及びパワーサプライＰＳを形成して、接合させることで表示装置を作製できる。
【0183】
即ち、本明細書の他の実施例に係る表示装置２００の発光素子接合を別途の工程で進行するのではなく一度の接合工程で表示装置を作製できる。
【0184】
これによって、表示装置２００の発光素子の作製収率は向上できる利点がある。
【0185】
また、本明細書の他の実施例に係る表示装置は、複数の導電パターン及び上部接続配線を通して低電位電圧を供給できる。
【0186】
そこで、下部接続配線を通して低電位電圧を供給する必要がないので、下部接続配線の個数を相対的に減少させることができる。
【0187】
結局、下部基板１１１上に接続配線の数字が減少することで、表示装置は、延伸率が向上し得る。
【0188】
また、本明細書の他の実施例において垂直型発光素子を適用することで、水平型発光素子を適用する時より単位面積配置できる画素の数が増加し得る。
【0189】
そこで、本明細書の他の実施例に係る表示装置において画素の数が増加するにつれ解像度も向上させることができる利点がある。
【0190】
本明細書の多様な実施例に係る表示装置は、下記のように説明され得る。
【0191】
本発明の実施態様は、下記のように記載することもできる。
【0192】
本発明の態様によれば、前述したような課題を解決するために、本明細書の一実施例に係る表示装置は、表示領域及び非表示領域に区分され、延伸可能な下部基板、下部基板の表示領域上に配置される複数の画素、下部基板の非表示領域上に配置されるパワーサプライ、下部基板上に配置され、複数の画素それぞれに接続される複数の下部接続配線、下部基板に対向し、延伸可能な上部基板、上部基板の下に配置され、複数の画素それぞれに接続される複数の導電パターン、及び上部基板の下に配置され、複数の導電パターンに接続される複数の上部接続配線を含み、パワーサプライは、複数の上部接続配線のうち一部及び複数の上部接続配線のうち一部を通して複数の画素に電気的に接続され、複数の画素に電圧を安定して供給することができる。
本明細書の他の特徴によれば、パワーサプライは、同じ層に配置される複数の第１パワーブロックと複数の第２パワーブロック、及び複数の第１パワーブロックと複数の第２パワーブロックと異なる層に配置される複数の第３パワーブロックを含むことができる。
本明細書の他の特徴によれば、パワーサプライは、同じ層に配置される複数の第１パワーブロックと複数の第２パワーブロック、及び複数の第１パワーブロックと複数の第２パワーブロックと異なる層に配置される複数の第３パワーブロックを含むことができる。
【0193】
本明細書にまた他の特徴によれば、複数の第１パワーブロックは、複数の第２パワーブロックの内側に配置され得る。
【0194】
本明細書のまた他の特徴によれば、複数の第３パワーブロックは、複数の下部接続配線と接続され得る。
【0195】
本明細書のまた他の特徴によれば、複数の導電パターンそれぞれは、表示領域に配置される複数の第１導電パターン及び非表示領域に配置される複数の第２導電パターンを含むことができる。
【0196】
本明細書のまた他の特徴によれば、複数の第１パワーブロックそれぞれは、コンタクトホールを通して複数の第２導電パターンそれぞれに接続され、複数の第２パワーブロックそれぞれは、コンタクトホールを通して複数の第３パワーブロックそれぞれに接続され得る。
【0197】
本明細書のまた他の特徴によれば、複数の第１パワーブロック及び複数の第２導電パターンには低電位電圧が印加され、複数の第２パワーブロック及び複数の第３パワーブロックには高電位電圧が印加され得る。
【0198】
本明細書のまた他の特徴によれば、複数の第１パワーブロックそれぞれは、コンタクトホールを通して複数の第３パワーブロックそれぞれに接続され、複数の第２パワーブロックそれぞれは、コンタクトホールを通して複数の第２導電パターンそれぞれに接続され得る。
【0199】
本明細書のまた他の特徴によれば、複数の第２パワーブロック及び複数の第２導電パターンには低電位電圧が印加され、複数の第１パワーブロック及び複数の第３パワーブロックには高電位電圧が印加され得る。
【0200】
本明細書のまた他の特徴によれば、複数の画素それぞれは、複数の第１導電パターンのいずれか一つと電気的に接続される垂直型発光素子を含むことができる。
【0201】
本明細書のまた他の特徴によれば、複数の導電パターンには、低電位電圧だけが印加され得る。
【0202】
本明細書のまた他の特徴によれば、下部基板と複数の画素との間には、複数の下部プレートパターンが形成され、下部基板と複数の下部接続配線との間には、複数の下部配線パターンが形成され得、複数の下部プレートパターン及び複数の下部配線パターンそれぞれの弾性係数は、下部基板の弾性係数より高くてよい。
【0203】
本明細書のまた他の特徴によれば、上部基板と複数の導電パターンとの間には、複数の上部プレートパターンが形成され、上部基板と複数の上部接続配線との間には、複数の上部配線パターンが形成され、複数の上部プレートパターン及び複数の上部配線パターンそれぞれの弾性係数は、上部基板の弾性係数より高くてよい。
【0204】
本明細書の実施例をさらに詳細に説明したが、本明細書は、必ずしもこのような実施例に限定されるものではなく、本明細書の技術思想を外れない範囲内で多様に変形実施され得る。従って、本明細書に開示された実施例は、本明細書の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本明細書の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本明細書の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本明細書の権利範囲に含まれるものと解釈されるべきである。
【符号の説明】
【0205】
１００：表示装置
１１１：下部基板
１１２：上部基板
１１１：下部基板
１１２：上部基板
【図1a】
【図1b】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
