知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024096036
(43)【公開日】2024-07-11
(54)【発明の名称】表示装置
(51)【国際特許分類】
H10K 59/131 20230101AFI20240704BHJP
G09F 9/30 20060101ALI20240704BHJP
H10K 59/80 20230101ALI20240704BHJP
H10K 59/88 20230101ALI20240704BHJP
H10K 59/123 20230101ALI20240704BHJP
H10K 59/124 20230101ALI20240704BHJP
H10K 50/844 20230101ALI20240704BHJP
【ＦＩ】
H10K59/131
G09F9/30 365
G09F9/30 338
G09F9/30 348A
G09F9/30 309
G09F9/30 330
H10K59/80
H10K59/88
H10K59/123
H10K59/124
H10K50/844 445
【審査請求】有
【請求項の数】27
【出願形態】ＯＬ
(21)【出願番号】P 2023218027
(22)【出願日】2023-12-25
(31)【優先権主張番号】10-2022-0188973
(32)【優先日】2022-12-29
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100114915
【弁理士】
【氏名又は名称】三村 治彦
(74)【代理人】
【識別番号】100125139
【弁理士】
【氏名又は名称】岡部 洋
(74)【代理人】
【識別番号】100209808
【弁理士】
【氏名又は名称】三宅 高志
(72)【発明者】
【氏名】鄭 瞳 ▲フン▼
【テーマコード（参考）】
3K107
5C094
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC29
3K107CC45
3K107DD38
3K107DD39
3K107DD90
3K107EE03
3K107EE41
3K107EE57
3K107FF15
5C094AA31
5C094BA03
5C094BA27
5C094CA19
5C094DA07
5C094DA13
5C094DA15
5C094DB01
5C094DB04
5C094FB12
5C094FB15
(57)【要約】
【課題】リンク配線を含む表示装置を提供する。
【解決手段】リンク配線は、発光素子が位置する表示領域と表示領域の外側に位置するパッド部とを電気的に接続し得る。表示領域とパッド部とを電気的に接続する電源電圧供給ラインは、リンク配線を覆う上部層間絶縁膜の上に位置し得る。表示領域とパッド部との間の上部層間絶縁膜の上に少なくとも１つの封止ダムが配置される。電源電圧供給ラインは、メイン配線と外部接続配線とを含む。メイン配線は封止ダムとは離隔する。メイン配線と電気に接続される外部接続配線は、メイン配線とは異なる材料を含み得る。したがって、表示装置では、リンク配線によって生成された段差による金属異物の発生を防止し、金属異物による発光素子の損傷を防止し得る。
【選択図】図５
【解決手段】リンク配線は、発光素子が位置する表示領域と表示領域の外側に位置するパッド部とを電気的に接続し得る。表示領域とパッド部とを電気的に接続する電源電圧供給ラインは、リンク配線を覆う上部層間絶縁膜の上に位置し得る。表示領域とパッド部との間の上部層間絶縁膜の上に少なくとも１つの封止ダムが配置される。電源電圧供給ラインは、メイン配線と外部接続配線とを含む。メイン配線は封止ダムとは離隔する。メイン配線と電気に接続される外部接続配線は、メイン配線とは異なる材料を含み得る。したがって、表示装置では、リンク配線によって生成された段差による金属異物の発生を防止し、金属異物による発光素子の損傷を防止し得る。
【選択図】図５
【特許請求の範囲】
【請求項1】
画像を表示する画素領域を含む表示領域及び画像を表示しないベゼル領域を含む素子基板と、
前記素子基板の前記表示領域の上に位置する上部平坦化膜と、
前記素子基板及び前記上部平坦化膜の間に位置し、前記素子基板の前記表示領域及び前記ベゼル領域を延びる上部層間絶縁膜と、
前記ベゼル領域の前記上部層間絶縁膜の上に位置し、前記上部平坦化膜と離隔する第１ダムパターンと、
前記表示領域の前記画素領域の上に位置し、前記上部平坦化膜の上に位置する第１電極、前記第１電極の上に位置する発光層及び前記発光層の上に位置する第２電極を含む発光素子と、
前記素子基板の前記ベゼル領域上に位置するパッド部と、
前記素子基板及び前記上部層間絶縁膜の間に位置し、前記表示領域及び前記ベゼル領域にわたって延在し、前記パッド部に電気的に接続されているリンク配線と、
前記素子基板及び前記上部層間絶縁膜の間に位置し、前記表示領域及び前記ベゼル領域を横切って延在し、前記パッド部に電気的に接続される電源電圧供給ラインとを含み、
前記電源電圧供給ラインは、
前記ベゼル領域上において前記第１ダムパターンに重畳しないメイン配線と、
前記ベゼル領域上において前記メイン配線に電気的に接続される外部接続配線とを含む表示装置。
前記素子基板の前記表示領域の上に位置する上部平坦化膜と、
前記素子基板及び前記上部平坦化膜の間に位置し、前記素子基板の前記表示領域及び前記ベゼル領域を延びる上部層間絶縁膜と、
前記ベゼル領域の前記上部層間絶縁膜の上に位置し、前記上部平坦化膜と離隔する第１ダムパターンと、
前記表示領域の前記画素領域の上に位置し、前記上部平坦化膜の上に位置する第１電極、前記第１電極の上に位置する発光層及び前記発光層の上に位置する第２電極を含む発光素子と、
前記素子基板の前記ベゼル領域上に位置するパッド部と、
前記素子基板及び前記上部層間絶縁膜の間に位置し、前記表示領域及び前記ベゼル領域にわたって延在し、前記パッド部に電気的に接続されているリンク配線と、
前記素子基板及び前記上部層間絶縁膜の間に位置し、前記表示領域及び前記ベゼル領域を横切って延在し、前記パッド部に電気的に接続される電源電圧供給ラインとを含み、
前記電源電圧供給ラインは、
前記ベゼル領域上において前記第１ダムパターンに重畳しないメイン配線と、
前記ベゼル領域上において前記メイン配線に電気的に接続される外部接続配線とを含む表示装置。
【請求項2】
前記ベゼル領域上に位置する前記外部接続配線は、第１物質を含み、
前記メイン配線は前記第１物質とは異なる第２物質を含む請求項１に記載の表示装置。
前記メイン配線は前記第１物質とは異なる第２物質を含む請求項１に記載の表示装置。
【請求項3】
前記上部層間絶縁膜及び前記上部平坦化膜の間に位置する素子保護膜をさらに含み、
前記メイン配線の端部は前記素子保護膜で覆われ、
前記外部接続配線は、前記素子保護膜上に位置し、前記素子保護膜の少なくとも一部は前記外部接続配線及び前記上部層間絶縁膜の間に位置する請求項１に記載の表示装置。
前記メイン配線の端部は前記素子保護膜で覆われ、
前記外部接続配線は、前記素子保護膜上に位置し、前記素子保護膜の少なくとも一部は前記外部接続配線及び前記上部層間絶縁膜の間に位置する請求項１に記載の表示装置。
【請求項4】
前記第１ダムパターン及び前記上部平坦化膜は、同じ物質を含む請求項１に記載の表示装置。
【請求項5】
前記外部接続配線は、前記発光素子の前記第１電極と同じ物質を含む請求項４に記載の表示装置。
【請求項6】
前記外部接続配線は、前記第１ダムパターンの表面に沿って延びる請求項４に記載の表示装置。
【請求項7】
前記第１ダムパターンの上に位置する第２ダムパターンをさらに含み、
前記第１ダムパターンの表面に位置する前記外部接続配線の一部の領域は、前記第２ダムパターンによって覆われ、前記外部接続配線の一部は、前記第１ダムパターン及び前記第２ダムパターンの間に位置する請求項６に記載の表示装置。
前記第１ダムパターンの表面に位置する前記外部接続配線の一部の領域は、前記第２ダムパターンによって覆われ、前記外部接続配線の一部は、前記第１ダムパターン及び前記第２ダムパターンの間に位置する請求項６に記載の表示装置。
【請求項8】
前記電源電圧供給ラインは、前記上部層間絶縁膜及び前記第１ダムパターンの間に位置する外部ダミーパターンをさらに含み、
前記外部接続配線は、前記外部ダミーパターンと電気的に接続される請求項１に記載の表示装置。
前記外部接続配線は、前記外部ダミーパターンと電気的に接続される請求項１に記載の表示装置。
【請求項9】
前記メイン配線及び前記外部ダミーパターンは、それぞれ下面及び前記下面よりも前記素子基板から離れて位置する上面を含み、
前記外部接続配線は、前記メイン配線の前記上面の一部及び前記外部ダミーパターンの前記上面の一部と直接接触する請求項８に記載の表示装置。
前記外部接続配線は、前記メイン配線の前記上面の一部及び前記外部ダミーパターンの前記上面の一部と直接接触する請求項８に記載の表示装置。
【請求項10】
前記外部ダミーパターンは、前記メイン配線と同じ物質を含む請求項８に記載の表示装置。
【請求項11】
前記電源電圧供給ラインは第１方向に延び、
前記第１ダムパターンおよび前記外部ダミーパターンは、前記第１方向に垂直な第２方向に延び、
前記第１方向へ前記外部ダミーパターンの幅は、前記第１方向へ前記第１ダムパターンの幅よりも大きい請求項８に記載の表示装置。
前記第１ダムパターンおよび前記外部ダミーパターンは、前記第１方向に垂直な第２方向に延び、
前記第１方向へ前記外部ダミーパターンの幅は、前記第１方向へ前記第１ダムパターンの幅よりも大きい請求項８に記載の表示装置。
【請求項12】
前記外部ダミーパターン及び前記第１ダムパターンの間に位置する補助ダミーパターンをさらに含み、
前記補助ダミーパターンは、前記外部ダミーパターン及び前記外部接続配線とは異なる物質を含む請求項８に記載の表示装置。
前記補助ダミーパターンは、前記外部ダミーパターン及び前記外部接続配線とは異なる物質を含む請求項８に記載の表示装置。
【請求項13】
前記上部層間絶縁膜及び前記上部平坦化膜の間に位置し、前記第１ダムパターンと離隔する下部平坦化膜と、
前記下部平坦化膜及び前記上部平坦化膜の間に位置する内部ダミー配線とをさらに含み、
前記メイン配線は、前記素子基板及び前記下部平坦化膜の間において、前記内部ダミー配線に電気的に接続されている請求項１に記載の表示装置。
前記下部平坦化膜及び前記上部平坦化膜の間に位置する内部ダミー配線とをさらに含み、
前記メイン配線は、前記素子基板及び前記下部平坦化膜の間において、前記内部ダミー配線に電気的に接続されている請求項１に記載の表示装置。
【請求項14】
前記素子基板の前記画素領域及び前記下部平坦化膜の間に位置する画素駆動回路と、
前記画素領域の前記下部平坦化膜及び前記上部平坦化膜の間に位置し、前記画素駆動回路及び前記発光素子に電気的に接続される中間電極とをさらに含み、
前記中間電極は、前記内部ダミー配線と同じ物質を含む請求項１３に記載の表示装置。
前記画素領域の前記下部平坦化膜及び前記上部平坦化膜の間に位置し、前記画素駆動回路及び前記発光素子に電気的に接続される中間電極とをさらに含み、
前記中間電極は、前記内部ダミー配線と同じ物質を含む請求項１３に記載の表示装置。
【請求項15】
前記素子基板と前記上部層間絶縁膜との間に位置する下層間絶縁膜をさらに含み、
前記リンク配線は、前記素子基板と前記下層間絶縁膜との間に位置する第１リンクと、前記下層間絶縁膜と前記上部層間絶縁膜との間に位置する第２リンクとを含み、
前記第２リンクは、前記第１リンク間に位置する請求項１に記載の表示装置。
前記リンク配線は、前記素子基板と前記下層間絶縁膜との間に位置する第１リンクと、前記下層間絶縁膜と前記上部層間絶縁膜との間に位置する第２リンクとを含み、
前記第２リンクは、前記第１リンク間に位置する請求項１に記載の表示装置。
【請求項16】
画像を表示するための表示領域と、
前記表示領域を囲むベゼル領域と、
前記ベゼル領域内に位置するパッド部と、
前記ベゼル領域内に位置し、前記表示領域の縁に沿って延びる少なくとも１つの封止ダムと、
前記表示領域及び前記パッド部と電気的に接続された電源電圧供給ラインを含み、
前記電源電圧供給ラインは、
前記ベゼル領域内で前記少なくとも１つの封止ダムに重ならないメイン配線と、
前記ベゼル領域内で前記メイン配線に電気的に接続される外部接続配線とを含む表示装置。
前記表示領域を囲むベゼル領域と、
前記ベゼル領域内に位置するパッド部と、
前記ベゼル領域内に位置し、前記表示領域の縁に沿って延びる少なくとも１つの封止ダムと、
前記表示領域及び前記パッド部と電気的に接続された電源電圧供給ラインを含み、
前記電源電圧供給ラインは、
前記ベゼル領域内で前記少なくとも１つの封止ダムに重ならないメイン配線と、
前記ベゼル領域内で前記メイン配線に電気的に接続される外部接続配線とを含む表示装置。
【請求項17】
表示領域及びベゼル領域を含む基板と、
前記基板の前記表示領域上に位置し、前記表示領域内において画像を表示するために光を放射し、第１電極、第２電極及び前記第１電極と前記第２電極との間に位置する発光層を含む発光素子と、
前記基板の前記ベゼル領域の内に位置するパッド部と、
前記基板のベゼル領域内に位置するダムと、
前記表示領域から前記パッド部に延在し、前記パッド部から前記表示領域に電源電圧を供給する電源電圧供給ラインとを含み、
前記電源電圧供給ラインは、
第１端部及び第２端部を含む第１配線と、
前記第１配線の前記第２端部に電気的に接続される第２配線とを含み、
前記第１配線の前記第２端部は前記ダムに重ならない表示装置。
前記基板の前記表示領域上に位置し、前記表示領域内において画像を表示するために光を放射し、第１電極、第２電極及び前記第１電極と前記第２電極との間に位置する発光層を含む発光素子と、
前記基板の前記ベゼル領域の内に位置するパッド部と、
前記基板のベゼル領域内に位置するダムと、
前記表示領域から前記パッド部に延在し、前記パッド部から前記表示領域に電源電圧を供給する電源電圧供給ラインとを含み、
前記電源電圧供給ラインは、
第１端部及び第２端部を含む第１配線と、
前記第１配線の前記第２端部に電気的に接続される第２配線とを含み、
前記第１配線の前記第２端部は前記ダムに重ならない表示装置。
【請求項18】
前記第２配線の前記第１端部は、前記第１配線の前記第２端部に重なる請求項１７に記載の表示装置。
【請求項19】
前記第２配線は、前記ダムに重ならない請求項１８に記載の表示装置。
【請求項20】
前記表示領域及び前記ベゼル領域を横切って延在し、前記パッド部と電気的に接続された複数のリンク配線と、
前記複数のリンク配線及び前記電源電圧供給ラインの間に位置する絶縁膜とをさらに含む請求項１７に記載の表示装置。
前記複数のリンク配線及び前記電源電圧供給ラインの間に位置する絶縁膜とをさらに含む請求項１７に記載の表示装置。
【請求項21】
前記絶縁膜と前記ダムは同一物質を含む請求項２０に記載の表示装置。
【請求項22】
前記第２配線は第１物質を含み、前記第１配線は前記第１物質とは異なる第２物質を含む請求項１７に記載の表示装置。
【請求項23】
前記第２配線に電気的に接続される第３配線をさらに含む請求項１７に記載の表示装置。
【請求項24】
前記第３配線は、前記ダムに重なる請求項２３に記載の表示装置。
【請求項25】
前記第３配線に電気的に接続される第４配線をさらに含み、
前記第４配線は、前記ダムと前記第３配線との間に位置する請求項２３に記載の表示装置。
前記第４配線は、前記ダムと前記第３配線との間に位置する請求項２３に記載の表示装置。
【請求項26】
前記ダムは、前記第４配線上に位置する第１ダムパターンと、前記第１ダムパターン、前記第３配線、前記第４配線に重なる前記第２配線の一部領域の上に位置する第２ダムパターンとを含み、
前記第２ダムパターンは、前記第１ダムパターン上に延びる領域を含む請求項２５に記載の表示装置。
前記第２ダムパターンは、前記第１ダムパターン上に延びる領域を含む請求項２５に記載の表示装置。
【請求項27】
前記ダムは第１ダムパターン及び第２ダムパターンとを含み、前記第２配線の一部は前記第１ダムパターンと重なり、前記第２配線の一部が前記第１ダムパターンと前記第２ダムパターンとの間に位置する請求項１７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示領域とパッド部とがリンク配線により電気的に接続された表示装置に関する。
【背景技術】
【0002】
一般に、表示装置はユーザに画像を提供する。例えば、表示装置は、素子基板の上に位置する発光素子を含み得る。各発光素子は、特定の色を示す光を放射し得る。例えば、各発光素子は、第１電極、第２電極及び前記第１電極と前記第２電極との間に位置する発光層を含み得る。
【0003】
素子基板は、発光素子が位置する表示領域と、表示領域の外側に位置するベゼル領域（または非表示領域）を含み得る。ベゼル領域は、外部から印加された信号を表示領域に伝達するためのパッド部が配置され得る。例えば、素子基板のベゼル領域の上には、表示領域とパッド部とを電気的に接続するリンク配線が配置され得る。
【0004】
各発光素子の動作のために表示領域に電源電圧を供給する電源電圧供給ラインは、リンク配線と交差し得る。例えば、電源電圧供給ラインは、リンク配線を覆う上部層間絶縁膜の上に配置し得る。しかしながら、上部層間絶縁膜はリンク配線による段差を有し得る。表示領域とパッド部との間には、形成される封止ダムの周辺には有機絶縁膜が位置しないので、電源電圧供給ラインの形成工程では、封止ダムの周辺において上部層間絶縁膜の段差による残膜が発生し得る。導電材料である電源電圧供給ラインの形成工程で発生した残膜は、後の工程で気化／拡散し得る。したがって、表示装置では、電源電圧供給ラインの後に形成された発光素子を残膜で劣化させることができる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、ベゼル領域の上に位置する封止ダムの周辺において電源電圧供給ラインの形成工程による残膜の発生を防止できる表示装置を提供することにある。
【0006】
本発明が解決しようとする課題は、前述の課題に限定されない。本明細書に記載されていない課題は、以下の説明から通常の技術者に明確に理解されるであろう。
【課題を解決するための手段】
【0007】
上記の課題を達成するための本発明の技術的思想による前記表示装置は、素子基板を含む。素子基板は表示領域とベゼル領域とを含む。表示領域の上には上部平坦化膜が位置する。素子基板と上部平坦化膜との間には上部層間絶縁膜が位置する。上部層間絶縁膜はベゼル領域の上に延びる。ベゼル領域の上部層間絶縁膜の上には第１ダムパターンが位置する。第１のダムパターンは上部平坦化膜と離隔される。表示領域の画素領域の上には発光素子が位置する。発光素子は、上部平坦化膜の上に順に積層された第１電極、発光層及び第２電極を含む。
素子基板と上部層間絶縁膜との間にはリンク配線が配置されている。上部層間絶縁膜の上には電源電圧供給ラインが配置される。リンク配線及び電源電圧供給ラインは、表示領域とベゼル領域のパッド部との間を電気的に接続する。電源電圧供給ラインは、メイン配線と外部接続配線を含む。メイン配線は第１ダムの外側に位置する。外部接続配線はメイン配線と電気的に接続される。ベゼル領域の上に位置する外部接続配線は、メイン配線とは異なる材料を含む。
素子基板と上部層間絶縁膜との間にはリンク配線が配置されている。上部層間絶縁膜の上には電源電圧供給ラインが配置される。リンク配線及び電源電圧供給ラインは、表示領域とベゼル領域のパッド部との間を電気的に接続する。電源電圧供給ラインは、メイン配線と外部接続配線を含む。メイン配線は第１ダムの外側に位置する。外部接続配線はメイン配線と電気的に接続される。ベゼル領域の上に位置する外部接続配線は、メイン配線とは異なる材料を含む。
【0008】
上部層間絶縁膜と上部平坦化膜との間に素子保護膜が位置し得る。メイン配線の端部は素子保護膜で覆い得る。外部接続配線は素子保護膜の上に配置し得る。
【0009】
第１ダムパターンは、上部平坦化膜と同じ材料を含み得る。外部接続配線は、前記発光素子の第１電極と同じ材料を含み得る。外部接続配線は、第１ダムパターンの表面に沿って延在し得る。第１ダムパターンの上に第２ダムパターンが配置されてもよい。第１ダムパターンの表面に位置する外部接続配線の一部の領域は、第２ダムパターンで覆われ得る。
【0010】
電源電圧供給ラインは、上部層間絶縁膜と第１ダムパターンとの間に位置する外部ダミーパターンを含み得る。外部接続配線は外部ダミーパターンと電気的に接続し得る。
【0011】
外部ダミーパターンは、メイン配線と同じ材料を含み得る。電源電圧供給ラインは第１方向に延在し得る。第１ダムパターンおよび外部ダミーパターンは第２方向に延在し得る。第２の方向は、第１の方向と垂直な方向であり得る。第１方向における外部ダミーパターンの幅は、第１方向における第１ダムパターンの幅よりも大きくてもよい。
【0012】
外部ダミーパターンと第１ダムパターンとの間に補助ダミーパターンが配置され得る。補助ダミーパターンは、外部ダミーパターンおよび外部接続配線とは異なる材料を含み得る。
【0013】
上部層間絶縁膜と上部平坦化膜との間には下部平坦化膜が位置してもよい。下部平坦化膜は第１ダムパターンと離隔し得る。下部平坦化膜と上部平坦化膜との間に内部ダミー配線が配置され得る。メイン配線は、前記素子基板と下部平坦化膜との間で内部ダミー配線と電気的に接続し得る。
【0014】
素子基板の画素領域と下部平坦化膜との間に画素駆動回路が位置し得る。画素領域の下部平坦化膜と上部平坦化膜との間には中間電極が位置し得る。中間電極は、画素駆動回路および発光素子と電気的に接続し得る。中間電極は、内部ダミー配線と同じ材料を含み得る。
【0015】
素子基板と上部層間絶縁膜との間には、下層間絶縁膜が位置し得る。リンク配線は、第１リンクおよび第２リンクを含み得る。第１のリンクは、素子基板と下層間絶縁膜との間に配置し得る。第２のリンクは、下層間絶縁膜と前記上部層間絶縁膜との間に配置し得る。第２のリンクは第１のリンク間に配置し得る。
【発明の効果】
【0016】
本発明の技術的思想による表示装置は、表示領域とパッド部との間を電気的に接続するリンク配線と電源電圧供給ラインとの間に位置する上部層間絶縁膜及び表示領域とパッド部との間の上部層間絶縁膜の上に位置する第１のダムパターンを含み、電源電圧供給ラインが第１のダムパターンと離間するメイン配線と、メイン配線と電気的に接続される外部接続配線とを含み、外部接続配線が、メイン配線とは異なる材料を含み得る。すなわち、本発明の技術的思想に係る表示装置では、メイン配線を形成するための導電物質が第１ダムパターンの周辺から除去された後、次の工程によりメイン配線と電気的に接続される外部接続配線が形成することができる。これにより、本発明の技術的思想による表示装置では、メイン配線の形成工程においてリンク配線によって生成される段差による残膜の発生を防止するか減少することができる。したがって、本発明の技術的思想による表示装置では、導電材料の残膜による発光素子の劣化を防止するか減少することができる。また、本発明の技術的思想による表示装置では、プロセス最適化により製造に要するエネルギー、コスト
を低減することができる。
を低減することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施形態に係る表示装置を模式的に示す図である。
【図2】本発明の実施形態に係る表示装置における単位画素領域の回路を示す図である。
【図3】本発明の実施形態に係る表示装置における画素領域の断面を模式的に示す図である。
【図6】本発明の他の実施形態による表示装置を示す図である。
【図7】本発明の他の実施形態による表示装置を示す図である。
【図8】本発明の他の実施形態による表示装置を示す図である。
【図9】本発明の他の実施形態による表示装置を示す図である。
【発明を実施するための形態】
【0018】
本発明の上記目的と技術的構成およびそれによる作用効果に関する詳細は、本発明の実施形態を示す図面を参照した以下の詳細な説明によってより明確に理解されるであろう。ここで、本発明の実施形態は、当業者に本発明の技術的思想が十分に伝達されることを可能にするために提供されるものであり、本発明は、以下に説明される実施形態に限定されないように他の形態で構成され得る。
【0019】
さらに、明細書全体にわたって同じ参照番号で示される部分は、同じ構成要素を意味し、図において層または領域の長さおよび厚さは、便宜上誇張されて表現され得る。なお、第１の構成要素が第２の構成要素「上」にあると記載されている場合、第１の構成要素が第２の構成要素と直接接触する上側に位置するだけでなく、第１の構成要素と、第２の構成要素の間に第３の構成要素が位置する場合も含まれる。
【0020】
ここで、第１、第２などの用語は様々な構成要素を説明するためのものであり、一方の構成要素を他の構成要素から区別する目的で用いられる。しかしながら、本発明の技術的思想から逸脱しない範囲では、第１の構成要素と第２の構成要素は当業者の便宜に応じて任意に呼称し得る。
【0021】
本発明の明細書で使用される用語は、単に特定の実施形態を説明するために使用されるものであり、本発明を限定することを意図していない。例えば、単数で表される構成要素は、文脈上明らかに単数を意味しない限り、複数の構成要素を含む。さらに、本発明の明細書において、「含む」または「有する」などの用語は、明細書に記載された特徴、数字、ステップ、動作、構成要素、部品、またはそれらを組み合わせたものが存在することを指定しようとするものである。１つあるいはその以上の他の特徴、数、ステップ、動作、構成要素、部品、またはそれらを組み合わせたもの存在または追加の可能性を予め排除しないことを理解されるべきである。
【0022】
なお、別段の定義がない限り、技術的または科学的な用語を含む本明細書で使用されるすべての用語は、本発明が属する技術分野で通常の知識を有する者によって一般に理解されるのと同じ意味を有する。一般的に使用される辞書で定義されているような用語は、関連技術の文脈上の意味と一致する意味があると解釈されるべきであり、本発明の明細書で明確に定義されない限り、理想的または過度に形式的な意味で解釈されない。
【0023】
（実施例）
図１は、本発明の実施形態に係る表示装置を模式的に示す図である。図２は、本発明の実施形態に係る表示装置における単位画素領域の回路を示す図である。図３は、本発明の実施形態に係る表示装置における画素領域の断面を模式的に示す図である。
図１～図３を参照すると、本発明の実施形態による表示装置は、表示パネルＤＰを含み得る。表示パネルＤＰは、ユーザに提供する画像を生成し得る。例えば、表示パネルＤＰは複数の画素領域ＰＡを含み得る。複数の画素領域ＰＡは、信号配線ＧＬ、ＤＬ、ＰＬの交差によって定義し得る。
図１は、本発明の実施形態に係る表示装置を模式的に示す図である。図２は、本発明の実施形態に係る表示装置における単位画素領域の回路を示す図である。図３は、本発明の実施形態に係る表示装置における画素領域の断面を模式的に示す図である。
図１～図３を参照すると、本発明の実施形態による表示装置は、表示パネルＤＰを含み得る。表示パネルＤＰは、ユーザに提供する画像を生成し得る。例えば、表示パネルＤＰは複数の画素領域ＰＡを含み得る。複数の画素領域ＰＡは、信号配線ＧＬ、ＤＬ、ＰＬの交差によって定義し得る。
【0024】
各画素領域ＰＡには、信号配線ＧＬ、ＤＬ、ＰＬを介して様々な信号を提供し得る。例えば、信号配線ＧＬ、ＤＬ、ＰＬは、各画素領域ＰＡにゲート信号を印加するゲートラインＧＬ、各画素領域ＰＡにデータ信号を印加するデータラインＤＬおよび各画素領域ＰＡに正の電源電圧を供給する電圧線ＰＬを含み得る。ゲートラインＧＬはゲートドライバＧＤと電気的に接続され、データラインＤＬはデータドライバと電気的に接続される。電圧線ＰＬは電源ユニットと電気的に接続し得る。
【0025】
ゲートドライバＧＤおよびデータドライバは、タイミングコントローラによって制御され得る。例えば、ゲートドライバＧＤはタイミングコントローラからクロック信号、リセット信号、スタート信号、出力可能信号などを受け取り、データドライバはタイミングコントローラからデジタルビデオデータソース出力可能信号、ソースタイミング信号などを受け取ることができる。
【0026】
各画素領域ＰＡは特定の色を具現し得る。例えば、各画素領域ＰＡ内には、発光素子３００及び発光素子３００と電気的に接続される画素駆動回路ＤＣが配置し得る。各画素領域ＰＡの発光素子３００及び画素駆動回路ＤＣは、素子基板１００の上に位置し得る。素子基板１００は絶縁材料を含み得る。例えば、素子基板１００はガラス、プラスチックまたはフレキシブルポリマーフィルム（ｆｌｅｘｉｂｌｅ ｐｏｌｙｍｅｒ ｆｉｌｍ）を含み得る。フレキシブルポリマーフィルムは、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、アクリロニトリル－ブタジエン－スチレン共重合体（ＡＢＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、環状オレフィンコポリマー（ＣＯＣ）、トリアセチルセルロース（ＴＡＣ）フィルム、ポリビニルアルコール（ＰＶＡ）フィルム、ポリイミド（ＰＩ）フィルム、ポリスチレン（ＰＳ）のいずれかを含み得る。
【0027】
発光素子３００は、特定の色を示す光を放射し得る。例えば、発光素子３００は、第１電極３１０、第２電極３３０及び第１電極３１０と第２電極３３０との間に位置する発光層３２０を含み得る。
【0028】
第１電極３１０は導電性材料を含み得る。第１電極３１０は、高い反射率を有する材料を含み得る。例えば、第１電極３１０は、アルミニウム（Ａｌ）および銀（Ａｇ）などの金属を含み得る。第１電極３１０は多重層構造を有し得る。例えば、第１電極３１０は、ＩＴＯやＩＺＯのような透明の導電性材料からなる透明な電極の間に金属からなる反射電極が位置する構造を有し得る。酸素または窒素と反応した純粋な銀（Ａｇ）は反射率を低下させ得る。これによって、第１電極３１０は、ＩＴＯ／Ａｇ／ＩＴＯの積層構造で形成されてもよく、パラジウム（Ｐｄ）や銅（Ｃｕ）などの不純物が添加されて形成され得る。
【0029】
発光層３２０は、第１電極３１０と第２電極３２０との間の電圧差に対応する輝度の光を生成し得る。例えば、発光層３２０は、発光物質を含む発光物質層（Ｅｍｉｓｓｉｏｎ Ｍａｔｅｒｉａｌ Ｌａｙｅｒ；ＥＭＬ）を含み得る。発光材料は、有機材料、無機材料またはハイブリッド材料を含み得る。例えば、本発明の実施形態による表示装置は、有機発光材料を含む有機発光表示装置であり得る。
【0030】
発光層３２０は多層構造を有し得る。例えば、発光層３２０は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＨＩＬ）、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＨＴＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＥＴＬ）および電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＥＩＬ）のうちの少なくとも１つをさらに含み得る。したがって、本発明の一実施形態による表示装置では、発光層３２０の発光効率を向上させることができる。
【0031】
第２電極３３０は導電性材料を含み得る。第２電極３３０は、第１電極３１０とは異なる材料を含み得る。第２電極３３０の透過率は、第１電極３１０の透過率より大きくなり得る。例えば、第２電極３３０は、ＩＴＯおよびＩＺＯのような透明導電性材料からなる透明電極であり得る。したがって、本発明の一実施形態による表示装置は、発光層３２０によって生成された光を第２電極３３０を介して外部に放出するトップエミッションタイプ（ｔｏｐ ｅｍｉｓｓｉｏｎ ｔｙｐｅ）の表示装置であってもよい。しかしながら、本発明の他の実施形態による表示装置では、第２電極３３０の透過率が第１電極３３０の透過率よりも低いボトムエミッションタイプ（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ ｔｙｐｅ）の表示装置であってもよい。
【0032】
画素駆動回路ＤＣは、ゲート信号に応じてデータ信号に対応する駆動電流を１フレームの間、発光素子３００に供給し得る。例えば、画素駆動回路ＤＣは、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２及びストレージキャパシタＣｓｔを含み得る。第１薄膜トランジスタＴ１及び第２薄膜トランジスタＴ２は、それぞれ低レベルのゲート電圧でターンオンされるＰＭＯＳトランジスタであってもよいし、高レベルのゲート電圧でターンオンされるＮＭＯＳトランジスタであってもよい。各画素駆動回路ＤＣ内には、様々な数の薄膜トランジスタＴ１、Ｔ２及びストレージキャパシタＣｓｔが配置され得る。例えば、各画素駆動回路ＤＣは、３つの薄膜トランジスタＴ１、Ｔ２及び１つのストレージキャパシタＣｓｔを含む３Ｔ１Ｃ構造、３つの薄膜トランジスタＴ１、Ｔ２及び１つのストレージキャパシタＣｓｔを含む３Ｔ２Ｃ構造、５つの薄膜トランジスタＴ１、Ｔ２および１つのストレージキャパシタＣｓｔを含む５Ｔ１Ｃ構造、５つの薄膜トランジスタＴ１、Ｔ２および２つのストレージキャパシタＣｓｔを含む５Ｔ２Ｃ構造、７つの薄膜トランジスタＴ１、Ｔ２および２つのストレージキャパシタＣｓｔを含む７Ｔ２Ｃ構造などを有し得る。
【0033】
第１薄膜トランジスタＴ１は、第１半導体パターン、第１ゲート電極、第１ソース電極および第１ドレイン電極を含み得る。第１薄膜トランジスタＴ１は、ゲート信号に応じてデータ信号を第２薄膜トランジスタＴ２に伝達し得る。例えば、第１薄膜トランジスタＴ１はとして機能することができる。第１薄膜トランジスタＴ１の第１ゲート電極はゲートラインＧＬの一方と電気的に接続され、第１ソース電極はデータラインＤＬのいずれかに電気的に接続し得る。
【0034】
第１半導体パターンは半導体材料を含み得る。例えば、第１の半導体パターンは、アモルファスシリコン（ａ－Ｓｉ）、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）または酸化物半導体を含み得る。酸化物半導体は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、チタン（Ｔｉ）のような金属の酸化物、それらが結合した金属またはそれらが結合した金属の酸化物から形成し得る。例えば、酸化物半導体は、亜鉛酸化物（ＺｎＯ）、亜鉛－錫酸化物（ＺＴＯ）、亜鉛－インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ）、インジウム－亜鉛－スズ酸化物（ＩＺＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウムスズ酸化物（ＩＧＴＯ）及びインジウムガリウム酸化物（ＩＧＯ）などを含み得る。第１半導体パターンは、第１ソース領域、第１チャネル領域および第１ドレイン領域を含み得る。第１チャネル領域は、第１ソース領域と第１ドレイン領域との間に位置し得る。第１ソース領域の抵抗は第１チャネル領域の抵抗より小さく、第１ドレイン領域の抵抗は第１チャネル領域の抵抗より小さくなり得る。例えば、第１ソース領域および第１ドレイン領域は、酸化物半導体の導体化領域を含み得る。酸化物半導体は、純多結晶シリコンパターンにリン（Ｐ）またはボロン（Ｂ）などのグループＶまたはグループＩＩＩの不純物イオンをドーピングすることによって選択的にドープし得る。
【0035】
第１チャネル領域は、酸化物半導体の導体化されていない領域であり得る。
【0036】
第１ゲート電極は導電性材料を含み得る。例えば、第１ゲート電極は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジニウム（Ｎｄ）およびタングステン（Ｗ）などの金属からなる単層または多層であり得る。第１ゲート電極は第１半導体パターンの上に配置し得る。例えば、第１ゲート電極は、第１半導体パターンの第１チャネル領域と重なり得る。第１半導体パターンの第１ソース領域および第１ドレイン領域は、第１ゲート電極の外側に位置し得る。第１ゲート電極は第１半導体パターンと絶縁し得る。例えば、第１半導体パターンの第１ソース領域は、ゲート信号によって第１半導体パターンの第１ドレイン領域と電気的に接続され得る。第１ソース電極は導電性材料の単層または多層であり得る。例えば、第１ソース電極は、アルミニウム（Ａｌ）、金（Ａｕ）、ネオジニウム（Ｎｄ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）およびタングステン（Ｗ）などの金属を含み得る。 第１ソース電極は、第１ゲート電極とは異なる材料を含み得る。第１ソース電極は、第１ゲート電極とは異なる層の上に配置し得る。例えば、第１ソース電極は第１ゲート電極と絶縁され得る。第１ソース電極は、第１半導体パターンの第１ソース領域と電気的に接続される。
【0037】
第１ドレイン電極は導電性材料の単層または多層であり得る。例えば、第１ドレイン電極は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）およびタングステン（Ｗ）などの金属を含み得る。第１ドレイン電極は、第１ゲート電極とは異なる材料を含み得る。第１ドレイン電極は、第１ゲート電極とは異なる層の上に配置し得る。例えば、第１のドレイン電極は、第１のソース電極と同じ層の上に配置し得る。第１ドレイン電極は、第１ソース電極と実質的に同じ材料を含み得る。第１ドレイン電極は第１ゲート電極と絶縁され得る。例えば、第１ドレイン電極は、第１半導体パターンの第１ドレイン領域と電気的に接続され得る。
【0038】
第２薄膜トランジスタＴ２は、少なくとも第２半導体パターン２２１、第２ゲート電極２２３、第２ソース電極２２５及び第２ドレイン電極２２７を含み得る。第２薄膜トランジスタＴ２は、データ信号に対応する駆動電流を生成し得る。例えば、第２薄膜トランジスタＴ２は駆動薄膜トランジスタとして働くことができる。第２薄膜トランジスタＴ２の第２ゲート電極２２３は第１ドレイン電極と電気的に接続され、第２薄膜トランジスタＴ２の第２ソース電極２２５は電圧線ＰＬのうちの１つと電気的に接続される。発光素子３００は、第２薄膜トランジスタＴ２と電気的に接続される。例えば、第２ドレイン電極２２７は、発光素子３００の第１電極３１０と電気的に接続され、発光素子３００の第２電極３３０は接地（ｇｒｏｕｎｄ）と電気的に接続され得る。
【0039】
第２半導体パターン２２１は半導体材料を含み得る。例えば、第２半導体パターン２２１は、アモルファスシリコン（ａ－Ｓｉ）、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）または酸化物半導体を含み得る。酸化物半導体は、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウムスズ酸化物（ＩＧＴＯ）およびインジウムガリウム酸化物（ＩＧＯ）のうちの１つから形成し得る。第２半導体パターン２２１は、第２ソース領域と第２ドレイン領域との間に位置する第２チャネル領域を含み得る。２チャネル領域は、第２ソース領域および第２ドレイン領域よりも大きな抵抗を有し得る。例えば、第２ソース領域および第２ドレイン領域は酸化物半導体の導体化領域を含み、第２チャネル領域は酸化物半導体の導体化されていない領域であり得る。酸化物半導体は、純多結晶シリコンパターンにリン（Ｐ）またはボロン（Ｂ）などのグループＶまたはグループＩＩＩの不純物イオンをドーピングすることによって選択的にドープすることができる。
【0040】
第２半導体パターン２２１は、第１半導体パターンと同じ層の上に位置し得る。第２半導体パターン２２１は、第１半導体パターンと実質的に同じ材料を含み得る。第２半導体パターン２２１は、第１半導体パターンと同じ工程で形成し得る。例えば、第２半導体パターン２２１は、第１半導体パターンと同時に形成し得る。
第２ゲート電極２２３は導電性材料を含み得る。えば、第２ゲート電極２２３は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジニウム（Ｎｄ）およびタングステン（Ｗ）のような金属またはこれらの合金からなる単層または多層であり得る。第２ゲート電極２２３は、第１ゲート電極と同じ層の上に位置し得る。第２ゲート電極２２３は、第１ゲート電極と実質的に同じ物質を含み得る。例えば、第２ゲート電極２２３は第１ゲート電極と同時に形成し得る。
第２ゲート電極２２３は導電性材料を含み得る。えば、第２ゲート電極２２３は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジニウム（Ｎｄ）およびタングステン（Ｗ）のような金属またはこれらの合金からなる単層または多層であり得る。第２ゲート電極２２３は、第１ゲート電極と同じ層の上に位置し得る。第２ゲート電極２２３は、第１ゲート電極と実質的に同じ物質を含み得る。例えば、第２ゲート電極２２３は第１ゲート電極と同時に形成し得る。
【0041】
第２ゲート電極２２３は、第２半導体パターン２２１の上に位置し得る。例えば、第２ゲート電極２２３は、第２半導体パターン２２１の第２チャネル領域と重なり得る。第２半導体パターン２２１の第２ソース領域および第２ドレイン領域は、第２ゲート電極２２３の外側に位置する。第２ゲート電極２２３は第２半導体パターン２２１と絶縁され得る。例えば、第２半導体パターン２２１の第２チャネル領域は、第２ゲート電極２２３に印加される電圧に対応する導電度を有し得る。
【0042】
第２ソース電極２２５は導電性材料からなる単層または多層であり得る。例えば、第２ソース電極２２５は、アルミニウム（Ａｌ）、金（Ａｕ）、ネオジニウム（Ｎｄ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）およびタングステン（Ｗ）などの金属を含み得る。第２ソース電極２２５は、第２ゲート電極２２３とは異なる材料を含み得る。第２ソース電極２２５は、第２ゲート電極２２３とは異なる層の上に配置し得る。例えば、第２ソース電極２２５は第２ゲート電極２２３と絶縁され得る。第２ソース電極２２５は、第２半導体パターン２２１の第２ソース領域と電気的に接続される。
【0043】
第２ソース電極２２５は、第１ソース電極と同じ層の上に配置し得る。第２ソース電極２２５は、第１ソース電極と実質的に同じ材料を含み得る。第２ソース電極２２５は、第１ソース電極と同じ工程で形成され得る。例えば、第２ソース電極２２５は、第１ソース電極と同時に形成され得る。
【0044】
第２ドレイン電極２２７は導電性材料からなる単層または多層であり得る。例えば、第２ドレイン電極２２７は、アルミニウム（Ａｌ）、金（Ａｕ）、ネオジニウム（Ｎｄ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）などの金属を含み得る。第２ドレイン電極２２７は、第２ゲート電極２２３とは異なる材料を含み得る。第２ドレイン電極２２７は、第２ゲート電極２２３とは異なる層の上に位置し得る。例えば、第２ドレイン電極２２７は、第２ゲート電極２２５と同じ層上に配置し得る。第２ドレイン電極２２７は、第２ソース電極２２７と実質的に同じ材料を含み得る。例えば、第２ドレイン電極２２７は第２ゲート電極２２３と絶縁され得る。
【0045】
第２ドレイン電極２２７は、第２半導体パターン２２１の第２ドレイン領域と電気的に接続される。
【0046】
第２ドレイン電極２２７は、第１ドレイン電極と実質的に同じ層の上に位置し得る。第２ドレイン電極２２７は、第１ドレイン電極と同じ材料を含み得る。例えば、第２ドレイン電極２２７は、第１ドレイン電極と同時に形成し得る。
【0047】
ストレージキャパシタＣｓｔは、第２薄膜トランジスタＴ２の第２ゲート電極２２３に印加される信号を１つのフレームを維持し得る。例えば、ストレージキャパシタＣｓｔは、第２薄膜トランジスタＴ２の第２ゲート電極２２３と第２ドレイン電極２２７との間に電気的に接続される。ストレージキャパシタＣｓｔは、キャパシタ電極２３１、２３２の積層構造を有し得る。例えば、ストレージキャパシタＣｓｔは、第１キャパシタ電極２３１および第２キャパシタ電極２３２を含み得る。キャパシタ電極２３１、２３２の少なくとも一方は、第１薄膜トランジスタＴ１および第２薄膜トランジスタＴ２の形成工程を用いて形成し得る。例えば、第１キャパシタ電極２３１は、第２ゲート電極２２３と実質的に同じ材料を含み得る。第２キャパシタ電極２３２は、第２ソース電極２２５および第２ドレイン電極２２７とは異なる材料を含み得る。例えば、第２キャパシタ電極２３２は、第２ソース電極２２５および第２ドレイン電極２２７とは異なる層の上に配置されてもよい。
【0048】
素子基板１００の上には、各画素領域ＰＡ内で不要な電気的接続を防止または減少するための多数の絶縁膜１１０、１２０、１３０、１４０、１５０、１６０が配置され得る。例えば、素子基板１００の上には、バッファ絶縁膜１１０、ゲート絶縁膜１２０、下部層間絶縁膜１３０、上部層間絶縁膜１４０、素子保護膜１５０、下部平坦化膜１６０、上部平坦化膜１７０及びバンク絶縁膜１８０が位置し得る。
【0049】
バッファ絶縁膜１１０は、素子基板１００の近くに配置し得る。バッファ絶縁膜１１０は、各画素領域ＰＡ内に位置する画素駆動回路ＤＣの形成工程における素子基板１００による汚染を防止または減少することができる。例えば、各画素領域ＰＡの画素駆動回路ＤＣに向かう素子基板１００の上面は、バッファ絶縁膜１１０によって完全に覆われ得る。各画素領域ＰＡの第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２及びストレージキャパシタＣｓｔは、バッファ絶縁膜１１０の上に位置し得る。バッファ絶縁膜１１０は絶縁材料を含み得る。例えば、バッファ絶縁膜１１０は、酸化シリコン（ＳｉＯｘ）および窒化シリコン（ＳｉＮｘ）などの無機絶縁材料を含み得る。バッファ絶縁膜１１０は、無機絶縁膜の単層で形成されてもよいし、多層で形成されてもよい。例えば、バッファ絶縁膜１１０は、酸化シリコン（ＳｉＯｘ）からなる単層であっても、窒化シリコン（ＳｉＮｘ）からなる単層であってもよい。バッファ絶縁膜１１０は多層構造を有し得る。例えば、バッファ絶縁膜１１０は、少なくとも１つの酸化シリコン（ＳｉＯｘ）からなる層、少なくとも１つの窒化シリコン（ＳｉＮｘ）からなる層、および少なくとも１つの非晶質シリコン（ａ－Ｓｉ）からなる層が交互に積層された構造を有し得る。
【0050】
ゲート絶縁膜１２０は、バッファ絶縁膜１１０の上に位置し得る。ゲート絶縁膜１２０は、各各画素領域ＰＡ内に位置する第１薄膜トランジスタＴ１の第１半導体パターンと第１ゲート電極との間及び第２薄膜トランジスタＴ２の半導体パターン２２１と第２ゲート電極２２３との間を絶縁し得る。例えば、ゲート絶縁膜１２０は、各画素領域ＰＡの第１半導体パターン及び第２半導体パターン２２１を覆い得る。各画素領域ＰＡの第１ゲート電極および第２ゲート電極２２３は、ゲート絶縁膜１２０の上に位置し得る。各画素領域ＰＡの第１キャパシタ電極２３１は、ゲート絶縁膜１２０の上に位置し得る。ゲート絶縁膜１２０は絶縁材料を含み得る。例えば、ゲート絶縁膜１２０は、酸化シリコン（ＳｉＯｘ）および窒化シリコン（ＳｉＮｘ）などの無機絶縁材料を含み得る。ゲート絶縁膜１２０は、酸化シリコン（ＳｉＯｘ）および窒化シリコン（ＳｉＮｘ）などの無機絶縁材料を含む単層または多層でもよい。
【0051】
下部層間絶縁膜１３０及び上部層間絶縁膜１４０は、各薄膜トランジスタＴ１、Ｔ２のソース電極２２５及びドレイン電極２２７を対応する薄膜トランジスタＴ１、Ｔ２のゲート電極２２３と絶縁し得る。上部層間絶縁膜１４０は、下部層間絶縁膜１３０の上に位置し得る。例えば、下部層間絶縁膜１３０は、各画素領域ＰＡの第１ゲート電極および第２ゲート電極２２３を覆い得る。各画素領域ＰＡ内に位置するストレージキャパシタＣｓｔの第１キャパシタ電極２３１は、下部層間絶縁膜１３０によって覆われてもよい。各画素領域ＰＡの第１ソース電極、第１ドレイン電極、第２ソース電極２２５、及び第２ドレイン電極２２７は、上部層間絶縁膜１４０の上に位置し得る。下部層間絶縁膜１３０および上部層間絶縁膜１４０は絶縁材料を含み得る。例えば、下部層間絶縁膜１３０および上部層間絶縁膜１４０は、酸化シリコン（ＳｉＯｘ）および窒化シリコン（ＳｉＮｘ）などの無機絶縁材料を含み得る。下部層間絶縁膜１３０および上部層間絶縁膜１４０は、それぞれシリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）からなる複数の層が積層された構造を有し得る。例えば、下部層間絶縁膜１３０及び上部層間絶縁膜１４０は、それぞれ水素粒子を含まれた窒化シリコン（ＳｉＮｘ）からなる層を含み得る。上部層間絶縁膜１４０は、下部層間絶縁膜１３０とは異なる材料を含み得る。したがって、本発明の一実施形態による表示装置では、各画素領域ＰＡ内に位置する画素駆動回路ＤＣの安定性を向上させることができる。各画素領域ＰＡの第２キャパシタ電極２３２は、下部層間絶縁膜１３０と上部層間絶縁膜１４０との間に位置し得る。
【0052】
素子保護膜１５０は、上部層間絶縁膜１４０の上に位置し得る。素子保護膜１５０は、外部衝撃及び水分による各画素領域ＰＡ内に位置する画素駆動回路ＤＣの損傷を防ぐまたは減少することができる。例えば、各画素領域ＰＡの第１ソース電極、第１ドレイン電極、第２ソース電極２２５及び第２ドレイン電極２２７は、素子保護膜１５０によって覆われ得る。素子保護膜１５０は絶縁性材料を含み得る。例えば、素子保護膜１５０は、酸化シリコン（ＳｉＯｘ）および窒化シリコン（ＳｉＮｘ）などの無機絶縁材料を含み得る。素子保護膜１５０は、酸化シリコン（ＳｉＯｘ）からなる単層、窒化シリコン（ＳｉＮｘ）からなる単層、酸化ケイ素（ＳｉＯｘＮｙ）からなる単層、またはそれらの積層からなる多層であってもよい。
【0053】
下部平坦化膜１６０および上部平坦化膜１７０は、素子保護膜１５０の上に順に積層され得る。例えば、下部平坦化膜１６０は、素子保護膜１５０と上部平坦化膜１７０との間に位置し得る。下部平坦化膜１６０および上部平坦化膜１７０は、各画素領域ＰＡの画素駆動回路ＤＣによる段差を除去し得る。例えば、素子基板１００と対向する上部平坦化膜１７０の上面は平坦面であり得る。下部平坦化膜１６０および上部平坦化膜１７０は絶縁性材料を含み得る。下部平坦化膜１６０および上部平坦化膜１７０は、素子保護膜１５０とは異なる材料を含み得る。例えば、下部平坦化膜１６０および上部平坦化膜１７０は、アクリル樹脂（ａｃｒｙｌｉｃ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、不飽和ポリエステル樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｒｅｓｉｎ）、ポリフェニルレンスルフィド樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）及びベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のような有機絶縁材料を含み得る。上部平坦化膜１７０は、下部平坦化膜１６０と実質的に同じ材料を含み得る。上部平坦化膜１７０は、素子基板１００と対向する下部平坦化膜１６０の上面と直接接触する。例えば、下部平坦化膜１６０と上部平坦化膜１７０との境界面は認識されないこともある。
【0054】
各画素領域ＰＡの発光素子３００は、上部平坦化膜１７０の上に位置し得る。例えば、各画素領域ＰＡの第１電極３１０、発光層３２０及び第２電極３３０は、対応する画素領域ＰＡ内に位置する上部平坦化膜１７０の上に順に積層し得る。各画素領域ＰＡの第１電極３１０は、上部平坦化膜１７０の上面と直接接触し得る。これにより、本発明の実施形態に係る表示装置では、各発光素子３００から放出される光の生成位置に応じた輝度偏差を防止するか減らすことができる。
【0055】
下部平坦化膜１６０と上部平坦化膜１７０との間には中間電極５１０が配置され得る。中間電極５１０は導電性材料を含み得る。例えば、中間電極５１０は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）およびタングステン（Ｗ）などの金属を含み得る。各画素領域ＰＡの第１電極３１０は、中間電極５１０のうちの１つを介して対応する画素領域ＰＡの第２ドレイン電極２２７と電気的に接続される。例えば、各中間電極５１０は、各画素領域ＰＡの下部平坦化膜１６０を貫通して当該画素領域ＰＡの第２ドレイン電極２２７と直接接触し、各画素領域ＰＡの第１電極３１０は、対応する画素領域ＰＡの上部平坦化膜１７０を貫通して中間電極５１０の１つと直接接触する。
【0056】
バンク絶縁膜１８０は、上部平坦化膜１７０の上に位置し得る。バンク絶縁膜１８０は、各画素領域ＰＡ内に位置する第１電極３１０の少なくとも一部を露出し得る。バンク絶縁膜１８０は、各画素領域ＰＡ内に発光領域を定義し得る。例えば、バンク絶縁膜１８０は、各画素領域ＰＡ内に位置する第１電極３１０の外周縁を覆い得る。各画素領域ＰＡの発光層３２０および第２電極３３０は、バンク絶縁膜１８０によって露出された当該第１電極３１０の一部領域の上に順に積層され得る。バンク絶縁膜１８０は絶縁性材料を含み得る。例えば、バンク絶縁膜１８０は有機絶縁材料を含み得る。バンク絶縁膜１８０は、上部平坦化膜１７０とは異なる材料を含み得る。バンク絶縁膜１８０上には、蒸着マスクの接触による損傷を防止または低減するためのスペーサが配置されてもよい。
【0057】
各画素領域ＰＡの発光層５２０の少なくとも一部は、バンク絶縁膜１６０の上に延在し得る。例えば、各画素領域ＰＡの正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、電子輸送層（ＥＴＬ）および電子注入層（ＥＩＬ）のうちの少なくとも一つは、表示領域ＡＡの全ての表面に形成し得る。これにより、本発明の実施形態に係る表示装置では、工程効率を向上させることができる。
【0058】
各画素領域ＰＡの発光層３２０の少なくとも一部は、当該画素領域ＰＡの外側に延在し得る。例えば、各画素領域ＰＡ内に位置する正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、電子輸送層ＥＴＬ、及び電子注入層ＥＩＬのうち少なくとも一つは、バンク絶縁膜１８０の上に延長し得る。各画素領域ＰＡ内に位置する正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、電子輸送層ＥＴＬ、及び電子注入層ＥＩＬの少なくとも一つは、隣接する画素領域ＰＡ内に位置する当該層と同時に形成し得る。例えば、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、電子輸送層（ＥＴＬ）および電子注入層（ＥＩＬ）のうちの少なくとも１つは、表示領域ＡＡの全ての表面に形成され得る。これにより、本発明の実施形態に係る表示装置では、工程効率を向上させることができる。
【0059】
各画素領域ＰＡの第２電極３３０に印加される電圧は、隣接する画素領域ＰＡの第２電極３３０に印加される電圧と同一または類似し得る。例えば、各画素領域ＰＡの第２電極３３０には負の電源電圧を印加され得る。各画素領域ＰＡの第２電極３３０は、隣接する画素領域ＰＡの第２電極３３０と電気的に接続され得る。各画素領域ＰＡの第２電極３３０は、隣接する画素領域ＰＡの第２電極３３０と実質的に同じ物質を含み得る。例えば、各画素領域ＰＡの第２電極３３０は、隣接する画素領域ＰＡの第２電極３３０と同時に形成され得る。各画素領域ＰＡの第２電極３３０は、隣接する画素領域ＰＡの第２電極３３０と直接接触し得る。例えば、各画素領域ＰＡの第２電極３３０は、当該画素領域ＰＡの外側に延在し得る。したがって、本発明の一実施形態による表示装置では、各画素領域ＰＡ内に第２電極３３０を形成する工程を簡略化し得る。したがって、本発明の実施形態に係る表示装置では、工程効率を向上させることができる。また、本発明の一実施形態に係る表示装置では、各画素領域ＰＡの画素駆動回路ＤＣに印加されるデータ信号によって当該画素領域ＰＡの発光素子３００から放出される光の輝度を調整し得る。
【0060】
各画素領域ＰＡの発光素子３００の上には封止ユニット４００が配置され得る。封止ユニット４００は、外部の水分、酸素及び衝撃による発光素子３００の損傷を防止または減らすことができる。例えば、各画素領域ＰＡの発光素子３００は、封止ユニット４００によって完全に覆われ得る。封止ユニット４００は単層構造または多層構造を有し得る。例えば、封止ユニット４００は、窒化シリコン（ＳｉＮｘ）および酸化アルミニウム（ＡｌＯｘ）などの無機材料からなる単層または順に積層された第１封止層４１０、第２封止層４２０、および第３封止層４３０を含み得る。第１封止層４１０は、各画素領域ＰＡの第２電極３３０上に位置し得る。第１封止層４１０、第２封止層４２０、および第３封止層４３０は絶縁材料を含み得る。第２封止層４２０は、第１封止層４１０および第３封止層４３０とは異なる材料を含み得る。例えば、第１封止層４１０および第３封止層４３０は酸化シリコン（ＳｉＯｘ）及び窒化シリコン（ＳｉＮｘ）のような無機絶縁材料を含み、第２封止層４２０は有機絶縁材料を含み得る。これにより、本発明の実施形態に係る表示装置では、外部の水分、酸素及び衝撃による発光素子３００の損傷を効果的に防止または減少することができる。発光素子３００による段差は、第２封止層４２０によって除去し得る。例えば、画素領域ＰＡ上の素子基板１００と対向する封止ユニット４００の上面は平坦な平面であり得る。
【0061】
表示パネルＤＰは、画素領域ＰＡが位置する表示領域ＡＡ及び表示領域ＡＡの外側に位置するベゼル領域ＢＺを含み得る。ゲートドライバＧＤ、データドライバ、電源ユニットおよびタイミングコントローラのうちの少なくとも１つは、表示パネルＤＰのベゼル領域ＢＺの上に配置され得る。例えば、本発明の一実施形態による表示装置は、ゲートドライバＧＤが表示パネルＤＰのベゼル領域ＢＺに形成されたＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）型の表示装置であり得る。しかしながら、本発明の他の実施形態による表示装置では、ゲートドライバ（ＧＤ）、データドライバ、電源ユニットおよびタイミングコントローラのうちの少なくとも１つがＴＣＰ方式またはＣＯＦ方式で素子基板１００に接続し得る。ベゼル領域ＢＺにはパッド部ＰＡＤが配置され得る。素子基板１００の外側から印加される信号は、パッド部ＰＡＤを介して表示領域ＡＡに伝達され得る。例えば、素子基板１００の上には、パッド部ＰＡＤをゲートドライバＧＤと電気的に接続する少なくとも１つのゲートリンク配線ＧＬＬ及びパッド部ＰＡＤを表示領域ＡＡと電気的に接続するデータリンク配線ＤＬＬが配置され得る。各データラインＤＬは、データリンク配線ＤＬＬのうちの１つと電気的に接続され得る。たとえば、データドライバはパッド部ＰＡＤ、データリンク配線ＤＬＬおよびデータラインＤＬを介して各画素領域ＰＡにデータ線ＤＬデータ信号を印加し得る。
【0062】
図４は、図１のＫ領域を拡大した図である。図５は、図４のＩ－Ｉ’線に沿って切断した断面を示す図である。図１～図５を参照すると、本発明の一実施形態による表示装置では、素子基板１００が表示領域ＡＡとベゼル領域ＢＺとを含むことができる。素子基板１００上には、パッドＰＡＤ、封止ダム１０５及び第１電源電圧供給ラインＶＤＬが配置され得る。第１電源電圧供給ラインＶＤＬは、第１配線（またはメイン配線ＶＬ）と第２配線（または外部接続配線ＯＶ）とを含み得る。メイン配線ＶＬは、第１端部および第２端部を含み得る。メイン配線ＶＬの第２端部は外部接続配線ＯＶと電気的に接続される。メイン配線ＶＬの第２端部はダム１０５と重ならなくてもよい。電源電圧供給ラインＶＤＬは、外部接続配線ＯＶと電気的に接続される第３配線（例えば、外部ダミーパターンＶＰ）をさらに含み得る。外部ダミーパターンＶＰはダム１０５と重なり合い得る。
【0063】
データリンク配線ＤＬＬは、第１リンクＬＬ１と第２リンクＬＬ２とを含み得る。第２リンクＬＬ２は第１リンクＬＬ１の間に位置し得る。第２リンクＬＬ２は、第１リンクＬＬ１とは異なる材料を含み得る。第２リンクＬＬ２は、第１リンクＬＬ１とは異なる層の上に配置し得る。データリンク配線ＤＬＬは、各画素領域ＰＡの画素駆動回路ＤＣを形成する工程を用いて形成し得る。例えば、第１リンクＬＬ１は各画素領域ＰＡの第１キャパシタ電極２３１と同時に形成され、第２リンクＬＬ２は各画素領域ＰＡの第２キャパシタ電極２３２と同時に形成し得る。第１リンクＬＬ１は各画素領域ＰＡの第１キャパシタ電極２３１と実質的に同じ物質を含み、第２リンクＬＬ２は各画素領域ＰＡの第２キャパシタ電極２３２と実質的に同じ材料を含み得る。したがって、本発明の一実施形態による表示装置では、プロセス効率を低下させることなく、データリンク配線ＤＬＬが占める面積が縮小または最小化することができる。
【0064】
本発明の実施形態による表示装置では、複数の絶縁膜１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０の一部が素子基板１００のベゼル領域ＢＺの上に延在し得る。例えば、本発明の実施形態による表示装置では、バッファ絶縁膜１１０、ゲート絶縁膜１２０、下部層間絶縁膜１３０、上部層間絶縁膜１４０及び素子保護膜１５０は素子基板１００のベゼル領域ＢＺの上に延在し得る。第１リンクＬＬ１は、各画素領域ＰＡの第１キャパシタ電極２３１と同じ層の上に位置し得る。例えば、第１リンクＬＬ１は、ゲート絶縁膜１２０と下部層間絶縁膜１３０との間に位置し得る。第２リンクＬＬ２は、各画素領域ＰＡの第２キャパシタ電極２３２と同じ層の上に位置し得る。例えば、第２リンクＬＬ２は、下部層間絶縁膜１３０と上部層間絶縁膜１４０との間に位置し得る。したがって、本発明の一実施形態による表示装置では、プロセス効率を低下させることなく、並んで配置されたデータリンク配線ＤＬＬの第１リンクＬＬ１および第２リンクＬＬ２が絶縁され得る。しかしながら、本発明の他の実施形態による表示装置では、第１リンクＬＬ１が各画素領域ＰＡの第１キャパシタ電極２３１とは異なる層上に位置し、第２リンクＬＬ２は、各画素領域ＰＡの第２キャパシタ電極２３２とは異なる層上に位置し得る。
【0065】
ベゼル領域ＢＺの上に少なくとも１つの封止ダム１０５が配置され得る。封止ダム１０５は、有機絶縁膜である第２封止層４２０の流れを遮断し得る。例えば、第２封止層４２０は、封止ダム１０５によって画定された領域の内に形成され得る。封止ダム１０５は、表示領域ＡＡの外周縁に沿って延在し得る。表示領域ＡＡと外周縁ゲートドライバＧＤとの間には、封止ダム１０５が配置され得る。封止ダム１０５は、表示領域ＡＡとパッド部ＰＡＤとの間を横切り得る。したがって、本発明の一実施形態による表示装置では、第２封止層４２０によるゲートドライバＧＤの誤動作を防止または低減することができる。また、本発明の一実施形態による表示装置では、第２封止層４２０によってパッド部ＰＡＤを介して印加される信号の歪みを防止または低減することができる。したがって、本発明の実施形態に係る表示装置では、信頼性を向上させることができる。
【0066】
封止ダム１０５は、素子基板１００の上に積層された絶縁膜１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０の形成工程を用いて形成し得る。例えば、封止ダム１０５は、上部平坦化膜１７０と同時に形成される第１ダムパターン１０５ａと、バンク絶縁膜１８０と同時に形成される第２ダムパターン１０５ｂとを含み得る。第１ダムパターン１０５ａは、上部平坦化膜１７０と実質的に同じ厚さを有し得る。素子基板１００と対向する第２ダムパターン１０５ｂの上面は、素子基板１００と対向するバンク絶縁膜１８０の上面と実質的に同じレベルを有し得る。例えば、第１ダムパターン１０５ａは第２ダムパターン１０５ｂで覆われ得る。封止ダム１０５は、下部平坦化膜１６０、上部平坦化膜１７０およびバンク絶縁膜１６０と離隔され得る。例えば、封止ダム１０５を形成する工程は、封止ダム１０５の周囲に形成された下部平坦化膜１６０、上部平坦化膜１７０およびバンク絶縁膜１８０を除去するステップを含め得る。封止ダム１０５の周囲には、下部平坦化膜１６０、上部平坦化膜１７０およびバンク絶縁膜１８０が位置していなくてもよい。したがって、本発明の一実施形態による表示装置では、封止ダム１０５によって第２封止層４２０の流れを効果的に遮断し得る。第１封止層４１０および第３封止層４３０は、封止ダム１０５の外側へ延在し得る。例えば、表示領域ＡＡを囲むように形成された封止ダム１０５の外側で、第３封止層４３０は第１封止層４１０と直接接触し得る。本発明の実施形態による表示装置では、２つの封止ダム１０５が配置されていると説明される。しかしながら、本発明の他の実施形態による表示装置では、１つの封止ダム１０５または３つ以上の封止ダム１０５が配置し得る。
【0067】
ベゼル領域ＢＺの上には、各画素領域ＰＡの画素駆動回路ＤＣに正の電源電圧を印加するための第１電源電圧供給ラインＶＤＬ及び各画素領域ＰＡの第２電極３３０に負の電源電圧を印加するための第２の電源電圧供給ラインＶＳＬが配置され得る。第２電源電圧供給ラインＶＳＬは、表示領域ＡＡの外側で第２電極３３０と電気的に接続され得る。例えば、第２電源電圧供給ラインＶＳＬは、表示領域ＡＡの一番下に沿って延在し得る。第２電源電圧供給ラインＶＳＬは、封止ダム１０５の外側から延在し得る。すなわち、本発明の実施形態による表示装置では、第２電極３３０が第１封止層４１０および第３封止層４３０のみを貫通して第２電源電圧供給ラインＶＳＬと電気的に接続し得る。したがって、本発明の一実施形態による表示装置では、第２電極３３０と第２電源電圧供給ラインＶＳＬとの接続工程を簡略化し得る。
【0068】
電圧線ＰＬは、第１電源電圧供給線ＶＳＬと電気的に接続されてもよい。例えば、第１電源電圧供給ラインＶＳＬは、パッド部ＰＡＤと表示領域ＡＡとの間を電気的に接続し得る。第１電源電圧供給ラインＶＳＬは、封止ダム１０５を横切り得る。例えば、表示領域ＡＡとパッド部ＰＡＤとの間において、第１電源電圧供給ラインＶＳＬは第１方向に延び、封止ダム１０５は第１方向と垂直である第２方向に延在し得る。第１電源電圧供給ラインＶＳＬはデータリンク配線ＤＬＬを横切り得る。例えば、第１電源電圧供給ラインＶＳＬは、表示領域ＡＡとパッド部ＰＡＤとの間で複数の第１リンクＬＬ１および複数の第２リンクＬＬ２と交差し得る。
【0069】
第１電源電圧供給ラインＶＳＬはデータリンク配線ＤＬＬから絶縁され得る。例えば、データリンク配線ＤＬＬの第２リンクＬＬ２と第１電源電圧供給ラインＶＳＬとの間には上部層間絶縁膜１４０が配置され得る。
【0070】
下部層間絶縁膜１３０及び上部層間絶縁膜１４０は、データリンク配線ＤＬＬの第１リンクＬＬ１と第１電源電圧供給ラインＶＤＬとの間に位置し得る。第１電源電圧供給ラインＶＳＬは、メイン配線ＶＬ、外部接続配線ＯＶ、及び外部ダミーパターンＶＰを含み得る。
【0071】
メイン配線ＶＬは、各画素領域ＰＡの第２ソース電極２２５および第２ドレイン電極２２７と同じ層の上に位置し得る。例えば、メイン配線ＶＬは、上部層間絶縁膜１４０と素子保護膜１５０との間に位置し得る。各画素領域ＰＡの第２ソース電極２２５及び第２ドレイン電極２２７は、上部層間絶縁膜１４０と素子保護膜１５０との間に位置し得る。メイン配線ＶＬは、各画素領域ＰＡの第２ソース電極２２５および第２ドレイン電極２２７と同じ物質を含み得る。例えば、メイン配線ＶＬは、各画素領域ＰＡの第２ソース電極２２５および第２ドレイン電極２２７と同時に形成し得る。メイン配線ＶＬは、封止ダム１０５と離隔し得る。例えば、メイン配線ＶＬは、封止ダム１０５の周辺で分離し得る。メイン配線ＶＬの端部は素子保護膜１５０によって覆われ得る。
【0072】
封止ダム１０５の周辺から分離されたメイン配線ＶＬは、外部接続配線ＯＶと外部ダミーパターンＶＰによって電気的に接続され得る。例えば、外部ダミーパターンＶＰは上部層間絶縁膜１４０と封止ダム１０５との間に位置し、外部接続配線ＯＶはメイン配線ＶＬと外部ダミーパターン１０５との間を電気的に接続し得る。各封止ダム１０５の下部に位置する外部ダミーパターンＶＰは、隣接する封止ダム１０５の下部に位置する外部ダミーパターンＶＰと離隔し得る。例えば、複数の封止ダム１０５間において、外部ダミーパターンＶＰの間は、外部接続配線ＯＶによって接続し得る。これにより、本発明の一実施形態に係る表示装置では、封止ダム１０５の周辺における導電材料の残膜の発生が縮小または最小化することができる。外部ダミーパターンＶＰは、メイン配線ＶＬと実質的に同じ材料を含み得る。例えば、外部ダミーパターンＶＰはメイン配線ＶＬと同時に形成し得る。
【0073】
外部接続配線ＯＶは、メイン配線ＶＬおよび外部ダミーパターンＶＰとは異なる材料を含み得る。外部接続配線ＯＶは、メイン配線ＶＬ及び外部ダミーパターンＶＰとは異なる層の上に位置し得る。例えば、外部接続配線ＯＶは、素子保護膜１５０の上に位置する領域を含み得る。外部接続配線ＯＶは、発光素子３００の形成工程を用いて形成し得る。例えば、外部接続配線ＯＶは、各発光素子３００の第１電極３１０と同時に形成し得る。外部接続配線ＯＶは、各発光素子３００の第１電極３１０と実質的に同じ物質を含み得る。したがって、本発明の一実施形態による表示装置では、外部接続配線ＯＶの後続工程を比較的低い温度で行い得る。すなわち、本発明の実施形態に係る表示装置では、外部接続配線ＯＶの形成工程で導電物質の残膜が発生した場合でも、外部接続配線ＯＶの後続工程により導電材料の残膜が気化しなくなり得る。したがって、本発明の一実施形態による表示装置では、外部接続配線ＯＶの残膜による発光素子３００の劣化を防止または低減することができる。
【0074】
外部接続配線ＯＶは、第１封止層４１０および第３封止層４３０によって覆われ得る。これにより、本発明の一実施形態による表示装置では、外部接続配線ＯＶを介した外部の衝撃や水分の浸透を防止または減らすことができる。したがって、本発明の一実施形態による表示装置では、各画素領域ＰＡ内に位置する画素駆動回路ＤＣの信頼性および安定性を向上させることができる。
【0075】
外部接続配線ＯＶは、素子基板１００と対向するメイン配線ＶＬの上面の一部領域および素子基板１００と対向する外部ダミーパターンＶＰの上面の一部の領域と直接接触し得る。例えば、封止ダム１０５の周囲に位置する素子保護膜１５０の一部の領域を除去し得る。例えば、封止ダム１０５は、素子基板１００と対向する外部ダミーパターンＶＰの上面と直接接触し得る。したがって、本発明の一実施形態による表示装置では、データリンク配線ＤＬＬによる段差の間隔を比較的広く形成し得る。したがって、本発明の一実施形態による表示装置では、外部接続配線ＯＶの形成工程で発生する導電材料の残膜を縮小または最小化することができる。
【0076】
外部ダミーパターンＶＰおよび外部接続配線ＯＶは、封止ダム１０５と実質的に同じ方向に延びる形状を有し得る。例えば、外部ダミーパターンＶＰおよび外部接続配線ＯＶは、第２方向に延びるバー（ｂａｒ）状であり得る。図４に示すように、第１方向における外部ダミーパターンＶＰの幅Ｗ２は、第１方向における封止ダム１０５の幅Ｗ１よりも大きくてもよい。例えば、外部接続配線ＯＶは、封止ダム１０５の外側で外部ダミーパターンＶＰと直接接触し得る。封止ダム１０５の周囲において外部接続配線ＯＶの端部は、第２ダムパターン１０５ｂで覆われ得る。これにより、本発明の一実施形態による表示装置では、外部ダミーパターンＶＰと外部接続配線ＯＶとの間の接続工程を簡略化し得る。
【0077】
その結果、本発明の一実施形態による表示装置は、メイン配線ＶＬ及び外部接続配線ＯＶとを含み得る。メイン配線ＶＬはベゼル領域ＢＺの上に位置する封止ダム１０５の周辺から除去され、外部接続配線ＯＶはメイン配線ＶＬと電気的に接続され得る。外部接続配線ＯＶは、各画素領域ＰＡの第１電極３１０と同時に形成され得る。これにより、本発明の一実施形態による表示装置では、封止ダム１０５の周囲において、メイン配線ＶＬを形成するための導電材料の残膜の発生を防止または低減することができる。また、本発明の一実施形態による表示装置では、外部接続配線ＯＶを形成するための導電材料の残膜による発光素子３００の劣化を防止または低減することができる。したがって、本発明の一実施形態による表示装置では、データリンク配線ＤＬＬによって生成される段差による残膜の発生を防止または低減することができる。すなわち、本発明の一実施形態による表示装置では、導電材料の残膜による発光素子３００の劣化を防止または低減することができる。
【0078】
本発明の一実施形態による表示装置では、下部平坦化膜１６０と上部平坦化膜１７０との間に、内部ダミー配線ＩＶを配置し得る。内部ダミー配線ＩＶは、中間電極５１０と実質的に同じ材料を含み得る。例えば、内部ダミー配線ＩＶは中間電極５１０と同時に形成し得る。内部ダミー配線ＩＶは、素子基板１００と下部平坦化膜１６０との間に位置するメイン配線ＶＬと電気的に接続される。すなわち、本発明の一実施形態による表示装置では、封止ダム１０５と表示領域ＡＡとの間の内部ダミー配線ＩＶが第１電源電圧供給ラインＶＤＬとして機能し得る。したがって、本発明の一実施形態による表示装置では、第１電源電圧供給ラインＶＤＬを介して印加される正電源電圧に対する電圧降下が減少または最小化することができる。したがって、本発明の実施形態に係る表示装置では、電圧降下による輝度偏差を防止または低減することができる。
【0079】
本発明の実施形態による表示装置は、外部接続配線ＯＶが第１ダムパターン１０５ａの外側に位置するものとして説明している。しかしながら、図６に示すように、本発明の他の実施形態による表示装置では、外部接続配線ＯＶが第１ダムパターン１０５ａの表面に沿って延在し得る。第１ダムパターン１０５ａの表面に位置する外部接続配線ＯＶの一部の領域は、第２ダムパターン１０５ｂによって覆われ得る。したがって、本発明の他の実施形態による表示装置では、第１電源電圧供給ラインＶＤＬを介して印加される正電源電圧に対する安定性を向上させることができる。また、本発明の他の実施形態による表示装置では、封止ダム１０５の周辺における第１電源電圧供給ラインＶＤＬの抵抗が低減または最小化することができる。すなわち、本発明の他の実施形態に係る表示装置では、封止ダム１０５の周辺から分離されたメイン配線ＶＬによる第１電源電圧供給ラインＶＤＬの抵抗増加を防止し得る。したがって、本発明の他の実施形態に係る表示装置では、電圧降下による輝度偏差を効果的に防止または低減することができる。
【0080】
本発明の一実施形態による表示装置は、外部接続配線ＯＶが封止ダム１０５の外側で外部ダミーパターンＶＰと接続されるものとして説明している。しかしながら、本発明の他の実施形態による表示装置では、外部接続配線ＯＶと外部ダミーパターンＶＰとを様々な方法で接続し得る。例えば、図７に示すように、本発明の他の実施形態による表示装置では、外部ダミーパターンＶＰの端部を覆う２つの第１ダムパターン１０５ａの間の外部接続配線ＯＶは外部ダミーパターンＶＰと電気的に接続し得る。外部接続配線ＯＶと外部ダミーパターンＶＰとの接続点は、第２ダムパターン１０５ｂによって覆われ得る。これにより、本発明の他の実施形態による表示装置では、外部接続配線ＯＶと外部ダミーパターンＶＰとの接続方式に対する自由度を向上させることができる。
【0081】
図７に示すように、本発明の他の実施形態による表示装置では、封止ダム１０５が第２ダムパターン１０５ｂの上に位置する第３ダムパターン１０５ｃを含み得る。第３ダムパターン１０５ｃは、バンク絶縁膜１８０の上に形成されたスペーサと実質的に同じ材料を含み得る。これにより、本発明の他の実施形態による表示装置では、封止ダム１０５の形状に対する自由度を向上させることができる。
【0082】
図７に示すように、本発明の他の実施形態による表示装置では、第１電源電圧供給ラインＶＤＬは、第４配線（または補助ダミーパターンＡＰ）をさらに含み得る。補助ダミーパターンＡＰは外部ダミーパターンＶＰの上に配置し得る。補助ダミーパターンＡＰの端部は、外部ダミーパターンＶＰの端部を覆う素子保護膜１５０の上に位置し得る。例えば、補助ダミーパターンＡＰは、内部ダミー配線ＩＶと実質的に同じ層の上に配置し得る。補助ダミーパターンＡＰは、内部ダミー配線ＩＶと同じ材料を含み得る。例えば、補助ダミーパターンＡＰは、内部ダミー配線ＩＶと同時に形成し得る。外部接続配線ＯＶは、補助ダミーパターンＡＰを介して外部ダミーパターンＶＰと電気的に接続される。例えば、外部接続配線ＯＶは補助ダミーパターンＡＰの一部の領域と直接接触し得る。これにより、本発明の他の実施形態による表示装置では、外部接続配線ＯＶと外部ダミーパターンＶＰとを安定して接続し得る。また、本発明の他の実施形態による表示装置では、封止ダム１０５の周辺における第１電源電圧供給ラインＶＤＬの抵抗を低減または最小化することができる。したがって、本発明の他の実施形態による表示装置では、正の電源電圧に対する電圧降下を最小限に抑えることができる。
【0083】
図８及び図９に示すように、本発明の他の実施形態による表示装置では、素子基板１００のベゼル領域ＢＺの上に位置するゲートドライバが、少なくとも１つの回路薄膜トランジスタ２９０を含み、各画素領域ＰＡ内に位置する第１薄膜トランジスタＴ１の第１半導体パターン２１１と第２薄膜トランジスタＴ２の第２半導体パターン２２１が、回路薄膜トランジスタ２９０の回路半導体パターン２９１とは異なる層の上に配置し得る。例えば、本発明の他の実施形態による表示装置では、回路半導体パターン２９１が下部バッファ膜１１０と下部ゲート絶縁膜１２１との間に位置し、下部ゲート絶縁膜１２１の上に位置する回路薄膜トランジスタ２９０の回路ゲート電極２９３が下部層間絶縁膜１３１によって覆われ、第１薄膜トランジスタＴ１の第１半導体パターン２１１及び第２薄膜トランジスタＴ２の第２半導体パターン２２１が下部層間絶縁膜１３０の上に位置する上部バッファ膜１４１と上部バッファ膜１４１の上に位置する上部ゲート絶縁膜１５１との間に置くことができる。回路薄膜トランジスタ２９０の回路ソース電極２９５及び回路ドレイン電極２９７は、各画素領域ＰＡ内に位置する第１薄膜トランジスタＴ１の第１ソース電極２１５及び第１ドレイン電極２１７と同じ層の上に配置し得る。例えば、回路ソース電極２９５、回路ドレイン電極２９７は、各画素領域ＰＡの第１ゲート電極２１３及び第２ゲート電極２２３を覆う上部層間絶縁膜の上に配置され得る。
【0084】
各画素領域ＰＡの第１半導体パターン２１１及び第２半導体パターン２２１は、回路半導体パターン２９１と異なる物質を含み得る。例えば、回路半導体パターン２９１は、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉ；ＬＴＰＳ）を含み、各画素領域ＰＡの第１半導体パターン２１１及び第２半導体パターン２２１は酸化物半導体を含み得る。各画素領域ＰＡ内には、素子基板１００と第１半導体パターン２１１との間に位置する第１遮光パターン６１０及び素子基板１００と、第２半導体パターン２２１の間に位置する第２遮光パターン６２０を含み得る。第１遮光パターン６１０は、第１ゲート電極２１３と電気的に接続される。第２遮光パターン６２０は、第２ソース電極２２５と電気的に接続される。
【0085】
第１リンクＬＬ１は、下部ゲート電極１２１と下部層間絶縁膜１３１との間に位置し得る。第２リンクＬＬ２は、下部層間節約膜１３１と上部バッファ膜１４１との間に位置し得る。第１電源電圧供給ラインＶＤＬのメイン配線ＶＬは、上部ゲート絶縁膜１２２と上部層間絶縁膜１３２との間に位置し得る。封止ダム１０５の周囲のメイン配線ＶＬの端部および外部ダミーパターンＶＰの端部は、上部層間絶縁膜１３２によって覆われ得る。外部接続配線ＯＶは、上部層間絶縁膜１３２の上に位置し得る。したがって、本発明の他の実施形態による表示装置では、各画素領域ＰＡの画素駆動回路ＤＣに対する自由度を向上させることができる。
【符号の説明】
【0086】
１００ 素子基板
１０５ 封止ダム
１０５ａ 第１ダムパターン
１０５ｂ 第２ダムパターン
１４０ 上部層間絶縁膜
１７０ 上部平坦化膜
３００ 発光素子
３１０ 第１電極
ＬＬ１ 第１リンク
ＬＬ２ 第２リンク
ＶＤＬ 第１電源電圧供給ライン
ＩＶ 内部ダミー配線
ＯＶ 外部接続配線
ＶＰ 外部ダミーパターン
ＶＬ メイン配線
１０５ 封止ダム
１０５ａ 第１ダムパターン
１０５ｂ 第２ダムパターン
１４０ 上部層間絶縁膜
１７０ 上部平坦化膜
３００ 発光素子
３１０ 第１電極
ＬＬ１ 第１リンク
ＬＬ２ 第２リンク
ＶＤＬ 第１電源電圧供給ライン
ＩＶ 内部ダミー配線
ＯＶ 外部接続配線
ＶＰ 外部ダミーパターン
ＶＬ メイン配線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】