知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024096059
(43)【公開日】2024-07-11
(54)【発明の名称】インターポーザ基板及びこれを含む回路基板
(51)【国際特許分類】
H05K 1/02 20060101AFI20240704BHJP
H05K 3/46 20060101ALI20240704BHJP
H01L 23/12 20060101ALI20240704BHJP
【ＦＩ】
H05K1/02 A
H05K3/46 Q
H01L23/12 F
H01L23/12 Z
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023220258
(22)【出願日】2023-12-27
(31)【優先権主張番号】10-2022-0190558
(32)【優先日】2022-12-30
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0094162
(32)【優先日】2023-07-19
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】高 永 國
(72)【発明者】
【氏名】金 相 勳
(72)【発明者】
【氏名】尹 智 湖
(72)【発明者】
【氏名】金 圭 默
(72)【発明者】
【氏名】金 台 勳
(72)【発明者】
【氏名】洪 錫 昌
(72)【発明者】
【氏名】全 成 日
(72)【発明者】
【氏名】崔 祐 禎
【テーマコード（参考）】
5E316
5E338
【Ｆターム（参考）】
5E316AA32
5E316AA38
5E316AA43
5E316HH31
5E316JJ06
5E338AA03
5E338BB19
5E338BB75
5E338EE31
5E338EE60
(57)【要約】 （修正有）
【課題】キャビティの周辺に位置するモールディング層にボイドなどの異常発生を低減できるインターポーザ基板及びこれを含む回路基板を提供する。
【解決手段】回路基板１０００は、第１基板ＳＵＢと、第１基板ＳＵＢ上に配置され、互いに対向する第１面ＳＦ１及び第２面ＳＦ２を有する第１絶縁層ＩＬ１、第１絶縁層ＩＬ１の第１面ＳＦ１に埋込まれる第１配線層ＭＬ１、第１絶縁層ＩＬ１の第２面ＳＦ２の上に配置される第２絶縁層ＩＬ２、第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成されるキャビティＣＶ及びキャビティＣＶに連結されるトレンチＣＨを含むインターポーザ基板ＩＳＵＢと、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間に配置され、キャビティＣＶ内に少なくとも一部分が配置される複数の電子部品ＥＣと、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間に配置されるモールディング層ＭＤＬと、を有する。
【選択図】図１
【解決手段】回路基板１０００は、第１基板ＳＵＢと、第１基板ＳＵＢ上に配置され、互いに対向する第１面ＳＦ１及び第２面ＳＦ２を有する第１絶縁層ＩＬ１、第１絶縁層ＩＬ１の第１面ＳＦ１に埋込まれる第１配線層ＭＬ１、第１絶縁層ＩＬ１の第２面ＳＦ２の上に配置される第２絶縁層ＩＬ２、第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成されるキャビティＣＶ及びキャビティＣＶに連結されるトレンチＣＨを含むインターポーザ基板ＩＳＵＢと、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間に配置され、キャビティＣＶ内に少なくとも一部分が配置される複数の電子部品ＥＣと、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間に配置されるモールディング層ＭＤＬと、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
互いに対向する第１面及び第２面を有する第１絶縁層と、
前記第１絶縁層の前記第１面に埋込まれる第１配線層と、
前記第１絶縁層の前記第２面の上に配置される第２絶縁層と、
前記第１絶縁層の前記第１面の一部分に形成されるキャビティと、
第１方向に沿って前記キャビティに連結され、前記第１絶縁層の前記第１面の前記一部分に形成されるトレンチと、を有することを特徴とするインターポーザ基板。
前記第１絶縁層の前記第１面に埋込まれる第１配線層と、
前記第１絶縁層の前記第２面の上に配置される第２絶縁層と、
前記第１絶縁層の前記第１面の一部分に形成されるキャビティと、
第１方向に沿って前記キャビティに連結され、前記第１絶縁層の前記第１面の前記一部分に形成されるトレンチと、を有することを特徴とするインターポーザ基板。
【請求項2】
前記キャビティの深さは、前記トレンチの深さと実質的に同一であることを特徴とする請求項１に記載のインターポーザ基板。
【請求項3】
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、
前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、
前記キャビティと前記トレンチは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成されることを特徴とする請求項２に記載のインターポーザ基板。
前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、
前記キャビティと前記トレンチは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成されることを特徴とする請求項２に記載のインターポーザ基板。
【請求項4】
前記キャビティの前記深さと前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることを特徴とする請求項３に記載のインターポーザ基板。
【請求項5】
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティを含み、
前記トレンチは、前記トレンチから拡張されて前記第１絶縁層に形成され、前記トレンチよりも幅が狭い追加トレンチを含むことを特徴とする請求項３に記載のインターポーザ基板。
前記トレンチは、前記トレンチから拡張されて前記第１絶縁層に形成され、前記トレンチよりも幅が狭い追加トレンチを含むことを特徴とする請求項３に記載のインターポーザ基板。
【請求項6】
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加キャビティの深さと、の合計と実質的に同一であり、
前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加トレンチの深さと、の合計と実質的に同一であることを特徴とする請求項５に記載のインターポーザ基板。
前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加トレンチの深さと、の合計と実質的に同一であることを特徴とする請求項５に記載のインターポーザ基板。
【請求項7】
前記キャビティの深さは、前記トレンチの深さと異なることを特徴とする請求項１に記載のインターポーザ基板。
【請求項8】
前記第１絶縁層の下に配置される第１ソルダレジスト層と、
前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、
前記キャビティは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成され、
前記トレンチは、前記第１ソルダレジスト層に形成されることを特徴とする請求項７に記載のインターポーザ基板。
前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、
前記キャビティは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成され、
前記トレンチは、前記第１ソルダレジスト層に形成されることを特徴とする請求項７に記載のインターポーザ基板。
【請求項9】
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であり、
前記トレンチの前記深さは、前記第１ソルダレジスト層の厚さと実質的に同一であることを特徴とする請求項８に記載のインターポーザ基板。
前記トレンチの前記深さは、前記第１ソルダレジスト層の厚さと実質的に同一であることを特徴とする請求項８に記載のインターポーザ基板。
【請求項10】
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティをさらに含むことを特徴とする請求項７に記載のインターポーザ基板。
【請求項11】
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加キャビティの深さと、の合計と実質的に同一であり、
前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることを特徴とする請求項１０に記載のインターポーザ基板。
前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることを特徴とする請求項１０に記載のインターポーザ基板。
【請求項12】
前記トレンチは、前記第１方向に沿って延長され、
前記トレンチは、前記第１方向と異なる第２方向に沿って配置される複数のトレンチを含むことを特徴とする請求項１に記載のインターポーザ基板。
前記トレンチは、前記第１方向と異なる第２方向に沿って配置される複数のトレンチを含むことを特徴とする請求項１に記載のインターポーザ基板。
【請求項13】
前記キャビティ内に配置され、前記第１絶縁層の前記第１面から拡張された複数の突出部をさらに有することを特徴とする請求項１に記載のインターポーザ基板。
【請求項14】
第１基板と、
前記第１基板上に配置され、互いに対向する第１面及び第２面を有する第１絶縁層と、前記第１絶縁層の前記第１面に埋込まれる第１配線層と、前記第１絶縁層の前記第２面の上に配置される第２絶縁層と、前記第１絶縁層の前記第１面の一部分に形成されるキャビティと、前記キャビティに連結されるトレンチと、を含むインターポーザ基板と、
前記第１基板と前記インターポーザ基板との間に配置され、前記キャビティ内に少なくとも一部分が配置される複数の電子部品と、
前記第１基板と前記インターポーザ基板との間に配置されるモールディング層と、を有することを特徴とする回路基板。
前記第１基板上に配置され、互いに対向する第１面及び第２面を有する第１絶縁層と、前記第１絶縁層の前記第１面に埋込まれる第１配線層と、前記第１絶縁層の前記第２面の上に配置される第２絶縁層と、前記第１絶縁層の前記第１面の一部分に形成されるキャビティと、前記キャビティに連結されるトレンチと、を含むインターポーザ基板と、
前記第１基板と前記インターポーザ基板との間に配置され、前記キャビティ内に少なくとも一部分が配置される複数の電子部品と、
前記第１基板と前記インターポーザ基板との間に配置されるモールディング層と、を有することを特徴とする回路基板。
【請求項15】
前記インターポーザ基板は、
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、
前記第２絶縁層上に配置される第２ソルダレジスト層と、を含み、
前記キャビティと前記トレンチは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成されることを特徴とする請求項１４に記載の回路基板。
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、
前記第２絶縁層上に配置される第２ソルダレジスト層と、を含み、
前記キャビティと前記トレンチは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成されることを特徴とする請求項１４に記載の回路基板。
【請求項16】
前記トレンチは、第１方向に沿って延長され、
前記トレンチは、前記第１方向と異なる第２方向に沿って配置される複数のトレンチを含むことを特徴とする請求項１４に記載の回路基板。
前記トレンチは、前記第１方向と異なる第２方向に沿って配置される複数のトレンチを含むことを特徴とする請求項１４に記載の回路基板。
【請求項17】
前記インターポーザ基板は、
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、
前記第２絶縁層上に配置される第２ソルダレジスト層と、を含み、
前記キャビティは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成され、
前記トレンチは、前記第１ソルダレジスト層に形成されることを特徴とする請求項１４に記載の回路基板。
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、
前記第２絶縁層上に配置される第２ソルダレジスト層と、を含み、
前記キャビティは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成され、
前記トレンチは、前記第１ソルダレジスト層に形成されることを特徴とする請求項１４に記載の回路基板。
【請求項18】
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティを含むことを特徴とする請求項１４に記載の回路基板。
【請求項19】
前記トレンチは、前記トレンチから拡張されて前記第１絶縁層に形成され、幅が狭い追加トレンチを含むことを特徴とする請求項１８に記載の回路基板。
【請求項20】
前記キャビティ内に配置され、前記第１絶縁層の前記第１面から拡張された複数の突出部をさらに有することを特徴とする請求項１４に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インターポーザ基板及びこれを含む回路基板に関し、特に、キャビティの周辺に位置するモールディング層にボイドなどの異常発生を低減できるインターポーザ基板及びこれを含む回路基板に関する。
【背景技術】
【0002】
印刷回路基板は、絶縁材に銅のような導電性材料で回路パターンを形成したもので、携帯電話をはじめとするＩＴ分野の電子機器が小型化されるにつれ、印刷回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子または受動素子などの電子部品を実装する方法が提案された。
電子部品を印刷回路基板のキャビティに実装した後、モールディング層を注入して封止することによって、外部から異物が流入するのを防止して電子部品の電気的損傷を防止することができる。
電子部品を印刷回路基板のキャビティに実装した後、モールディング層を注入して封止することによって、外部から異物が流入するのを防止して電子部品の電気的損傷を防止することができる。
【0003】
この時、キャビティ内にモールディング層が不均一に注入され、位置によってモールディング物質が満たされないボイド（ｖｏｉｄ）などの異常が発生する可能性がある。
電子部品を封止するためのモールディング層内にボイドなどの異常が発生すると、ボイド内に空気や湿気などが残存することがあり、空気や湿気が存在するキャビティ内に実装された電子部品が損傷する可能性がある。
電子部品を封止するためのモールディング層内にボイドなどの異常が発生すると、ボイド内に空気や湿気などが残存することがあり、空気や湿気が存在するキャビティ内に実装された電子部品が損傷する可能性がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平１１－３９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来の印刷回路基板における問題点に鑑みてなされたものであって、本発明の目的は、キャビティの周辺に位置するモールディング層にボイドなどの異常発生を低減できるインターポーザ基板及びこれを含む回路基板を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明によるインターポーザ基板は、互いに対向する第１面及び第２面を有する第１絶縁層と、前記第１絶縁層の前記第１面に埋込まれる第１配線層と、前記第１絶縁層の前記第２面の上に配置される第２絶縁層と、前記第１絶縁層の前記第１面の一部分に形成されるキャビティと、第１方向に沿って前記キャビティに連結され、前記第１絶縁層の前記第１面の前記一部分に形成されるトレンチと、を有することを特徴とする。
【0007】
前記キャビティの深さは、前記トレンチの深さと実質的に同一であることが好ましい。
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、前記キャビティと前記トレンチは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成されることが好ましい。
前記キャビティの前記深さと前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることが好ましい。
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティを含み、前記トレンチは、前記トレンチから拡張されて前記第１絶縁層に形成され、前記トレンチよりも幅が狭い追加トレンチを含むことが好ましい。
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加キャビティの深さと、の合計と実質的に同一であり、前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加トレンチの深さと、の合計と実質的に同一であることが好ましい。
前記キャビティの深さは、前記トレンチの深さと異なることが好ましい。
前記第１絶縁層の下に配置される第１ソルダレジスト層と、前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、前記キャビティは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成され、前記トレンチは、前記第１ソルダレジスト層に形成されることが好ましい。
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であり、前記トレンチの前記深さは、前記第１ソルダレジスト層の厚さと実質的に同一であることが好ましい。
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティをさらに含むことが好ましい。
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加キャビティの深さと、の合計と実質的に同一であり、前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることが好ましい。
前記トレンチは、前記第１方向に沿って延長され、前記トレンチは、前記第１方向と異なる第２方向に沿って配置される複数のトレンチを含むことが好ましい。
前記キャビティ内に配置され、前記第１絶縁層の前記第１面から拡張された複数の突出部をさらに有することが好ましい。
前記第１絶縁層の前記第１面の下に配置される第１ソルダレジスト層と、前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、前記キャビティと前記トレンチは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成されることが好ましい。
前記キャビティの前記深さと前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることが好ましい。
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティを含み、前記トレンチは、前記トレンチから拡張されて前記第１絶縁層に形成され、前記トレンチよりも幅が狭い追加トレンチを含むことが好ましい。
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加キャビティの深さと、の合計と実質的に同一であり、前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加トレンチの深さと、の合計と実質的に同一であることが好ましい。
前記キャビティの深さは、前記トレンチの深さと異なることが好ましい。
前記第１絶縁層の下に配置される第１ソルダレジスト層と、前記第２絶縁層上に配置される第２ソルダレジスト層と、をさらに有し、前記キャビティは、前記第１絶縁層の前記第１面の前記一部分と前記第１ソルダレジスト層に形成され、前記トレンチは、前記第１ソルダレジスト層に形成されることが好ましい。
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であり、前記トレンチの前記深さは、前記第１ソルダレジスト層の厚さと実質的に同一であることが好ましい。
前記キャビティは、前記キャビティから拡張されて前記第１絶縁層に形成され、前記キャビティよりも幅が狭い追加キャビティをさらに含むことが好ましい。
前記キャビティの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、前記追加キャビティの深さと、の合計と実質的に同一であり、前記トレンチの前記深さは、前記第１配線層の厚さと、前記第１ソルダレジスト層の厚さと、の合計と実質的に同一であることが好ましい。
前記トレンチは、前記第１方向に沿って延長され、前記トレンチは、前記第１方向と異なる第２方向に沿って配置される複数のトレンチを含むことが好ましい。
前記キャビティ内に配置され、前記第１絶縁層の前記第１面から拡張された複数の突出部をさらに有することが好ましい。
【0008】
上記目的を達成するためになされた本発明による回路基板は、第１基板と、前記第１基板上に配置され、互いに対向する第１面及び第２面を有する第１絶縁層と、前記第１絶縁層の前記第１面に埋込まれる第１配線層と、前記第１絶縁層の前記第２面の上に配置される第２絶縁層と、前記第１絶縁層の前記第１面の一部分に形成されるキャビティと、前記キャビティに連結されるトレンチと、を含むインターポーザ基板と、前記第１基板と前記インターポーザ基板との間に配置され、前記キャビティ内に少なくとも一部分が配置される複数の電子部品と、前記第１基板と前記インターポーザ基板との間に配置されるモールディング層と、を有することを特徴とする。
【発明の効果】
【0009】
本発明に係るインターポーザ基板及びこれを含む回路基板によれば、キャビティの周辺に位置するモールディング層にボイドなどの異常発生を低減できるインターポーザ基板及びこれを含む回路基板を提供することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の一実施形態による回路基板の概略構成の一部を示す断面図である。
【図2】本発明の一実施形態によるインターポーザ基板の配置図である。
【図6】本発明の一実施形態による回路基板の製造方法を説明するための平面図である。
【図7】本発明の一実施形態による回路基板の製造方法を説明するための平面図である。
【図8】本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図である。
【図10】本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図である。
【図13】本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図である。
【図16】本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図である。
【図19】本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図である。
【発明を実施するための形態】
【0011】
次に、本発明に係るインターポーザ基板及びこれを含む回路基板を実施するための形態の具体例を図面を参照しながら説明する。
【0012】
本発明は、種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付す。
また、添付した図面は本明細書に開示された実施形態を容易に理解できるようにするためのものに過ぎず、添付した図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことが理解されなければならない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付す。
また、添付した図面は本明細書に開示された実施形態を容易に理解できるようにするためのものに過ぎず、添付した図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことが理解されなければならない。
【0013】
さらに、図面に示された各構成の大きさ及び厚さは、説明の便宜のために任意に示したので、本発明が必ずしも図示のものに限定されない。
図面において、様々な層及び領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。
また、層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「直上に」ある場合のみならず、その中間にさらに他の部分がある場合も含む。
逆に、ある部分が他の部分の「直上に」あるとする時には、中間に他の部分がないことを意味する。
さらに、基準となる部分の「上に」あるというのは、基準となる部分の上または下に位置することであり、必ずしも重力の反対方向に「上に」位置することを意味するのではない。
図面において、様々な層及び領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。
また、層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「直上に」ある場合のみならず、その中間にさらに他の部分がある場合も含む。
逆に、ある部分が他の部分の「直上に」あるとする時には、中間に他の部分がないことを意味する。
さらに、基準となる部分の「上に」あるというのは、基準となる部分の上または下に位置することであり、必ずしも重力の反対方向に「上に」位置することを意味するのではない。
【0014】
また、明細書全体において、ある部分がある構成要素を「含む」とする時、これは、特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに包含できることを意味する。
なお、明細書全体において、「平面上」とする時、これは対象部分を上から見た時を意味し、「断面上」とする時、これは対象部分を垂直に切断した断面を横から見た時を意味する。
また、明細書全体において、「連結される」とする時、これは２以上の構成要素が直接的に連結されることだけを意味するのではなく、２以上の構成要素が他の構成要素を介して間接的に連結されること、物理的に連結されることだけでなく、電気的に連結されること、または位置や機能により異なる名称で称されたが、一切を意味することができる。
なお、明細書全体において、「平面上」とする時、これは対象部分を上から見た時を意味し、「断面上」とする時、これは対象部分を垂直に切断した断面を横から見た時を意味する。
また、明細書全体において、「連結される」とする時、これは２以上の構成要素が直接的に連結されることだけを意味するのではなく、２以上の構成要素が他の構成要素を介して間接的に連結されること、物理的に連結されることだけでなく、電気的に連結されること、または位置や機能により異なる名称で称されたが、一切を意味することができる。
【0015】
以下、図面を参照して、本発明の多様な実施形態と変形例を詳細に説明する。
図１を参照して、本発明の一実施形態による回路基板１０００について説明する。
図１は、本発明の一実施形態による回路基板の概略構成の一部を示す断面図である。
図１を参照して、本発明の一実施形態による回路基板１０００について説明する。
図１は、本発明の一実施形態による回路基板の概略構成の一部を示す断面図である。
【0016】
図１を参照すると、本発明の一実施形態による回路基板１０００は、第１基板ＳＵＢと、第１基板ＳＵＢ上に位置するインターポーザ基板ＩＳＵＢと、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間に位置する複数の電子部品ＥＣと、複数の電子部品ＥＣと第１基板ＳＵＢとを電気的に連結する複数の第１連結部ＣＰ１と、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとを電気的に連結する複数の第２連結部ＣＰ２と、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間に位置するモールディング層ＭＤＬとを含む。
【0017】
インターポーザ基板ＩＳＵＢは、積層されている複数の絶縁層ＩＬと、複数の絶縁層ＩＬ内に埋込まれた複数の配線層ＭＬと、複数の絶縁層ＩＬの複数のビアＶＡ内に位置する複数のビア層ＭＶと、複数のパッド層ＭＰと、ソルダレジスト層ＰＬと、複数の絶縁層ＩＬの一部分に形成されたキャビティＣＶとを含む。
複数の絶縁層ＩＬは、第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に配置される第２絶縁層ＩＬ２とを含む。
複数の配線層ＭＬは、第１絶縁層ＩＬ１に埋込まれた複数の第１連結配線層ＭＬ１と、第２絶縁層ＩＬ２に埋込まれた複数の配線層ＭＬ２１と、複数の第２連結配線層ＭＬ２とを含む。
複数のビア層ＭＶは、第１絶縁層ＩＬ１に形成された第１ビアＶＡ１内に配置される第１ビア層ＭＶ１と、第２絶縁層ＩＬ２に形成された第２ビアＶＡ２内に配置される第２ビア層ＭＶ２とを含む。
複数の絶縁層ＩＬは、第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に配置される第２絶縁層ＩＬ２とを含む。
複数の配線層ＭＬは、第１絶縁層ＩＬ１に埋込まれた複数の第１連結配線層ＭＬ１と、第２絶縁層ＩＬ２に埋込まれた複数の配線層ＭＬ２１と、複数の第２連結配線層ＭＬ２とを含む。
複数のビア層ＭＶは、第１絶縁層ＩＬ１に形成された第１ビアＶＡ１内に配置される第１ビア層ＭＶ１と、第２絶縁層ＩＬ２に形成された第２ビアＶＡ２内に配置される第２ビア層ＭＶ２とを含む。
【0018】
複数のパッド層ＭＰは、第１絶縁層ＩＬ１の下に配置される複数の第１パッド層ＭＰ１と、第２絶縁層ＩＬ２上に配置される複数の第２パッド層ＭＰ２とを含む。
第１ビア層ＭＶ１を介して第１連結配線層ＭＬ１と第２連結配線層ＭＬ２とは連結され、第２ビア層ＭＶ２を介して第２連結配線層ＭＬ２と第２パッド層ＭＰ２とは連結され、第１パッド層ＭＰ１は、第１連結配線層ＭＬ１と連結される。
第１絶縁層ＩＬ１は、互いに対向する第１面ＳＦ１及び第２面を有し、複数の第１連結配線層ＭＬ１は、第１絶縁層ＩＬ１の第１面ＳＦ１に埋込まれ、第２絶縁層ＩＬ２は、第１絶縁層ＩＬ１の第２面ＳＦ２の上に配置される。
第１ビア層ＭＶ１を介して第１連結配線層ＭＬ１と第２連結配線層ＭＬ２とは連結され、第２ビア層ＭＶ２を介して第２連結配線層ＭＬ２と第２パッド層ＭＰ２とは連結され、第１パッド層ＭＰ１は、第１連結配線層ＭＬ１と連結される。
第１絶縁層ＩＬ１は、互いに対向する第１面ＳＦ１及び第２面を有し、複数の第１連結配線層ＭＬ１は、第１絶縁層ＩＬ１の第１面ＳＦ１に埋込まれ、第２絶縁層ＩＬ２は、第１絶縁層ＩＬ１の第２面ＳＦ２の上に配置される。
【0019】
ソルダレジスト層ＰＬは、第１絶縁層ＩＬ１の第１面ＳＦ１の下に配置され、複数の第１パッド層ＭＰ１の一部分を露出し、キャビティＣＶの一部分が形成された第１ソルダレジスト層ＰＬ１と、第２絶縁層ＩＬ２上に配置され、複数の第２パッド層ＭＰ２の一部分を露出する第２ソルダレジスト層ＰＬ２とを含む。
キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
第１絶縁層ＩＬ１の一部分に形成されたキャビティＣＶの深さは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さと実質的に同一である。
したがって、キャビティＣＶの深さは、第１ソルダレジスト層ＰＬ１の厚さと第１連結配線層ＭＬ１の厚さとの合計と同一であってもよい。
先に説明したように、インターポーザ基板ＩＳＵＢは、複数のキャビティＣＶを含み、複数の電子部品ＥＣは、インターポーザ基板ＩＳＵＢの複数のキャビティＣＶ内に少なくとも一部分位置するように実装される。
キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
第１絶縁層ＩＬ１の一部分に形成されたキャビティＣＶの深さは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さと実質的に同一である。
したがって、キャビティＣＶの深さは、第１ソルダレジスト層ＰＬ１の厚さと第１連結配線層ＭＬ１の厚さとの合計と同一であってもよい。
先に説明したように、インターポーザ基板ＩＳＵＢは、複数のキャビティＣＶを含み、複数の電子部品ＥＣは、インターポーザ基板ＩＳＵＢの複数のキャビティＣＶ内に少なくとも一部分位置するように実装される。
【0020】
以下、図１とともに、図２～図５を参照して、本発明の一実施形態による回路基板１０００のインターポーザ基板ＩＳＵＢについて説明する。
図２は、本発明の一実施形態によるインターポーザ基板の配置図であり、図３は、図２のＡ－Ａ’線に沿って切断した断面図であり、図４は、図２のＢ－Ｂ’線に沿って切断した断面図であり、図５は、図２のＣ－Ｃ’線に沿って切断した断面図である。
図２は、本発明の一実施形態によるインターポーザ基板の配置図であり、図３は、図２のＡ－Ａ’線に沿って切断した断面図であり、図４は、図２のＢ－Ｂ’線に沿って切断した断面図であり、図５は、図２のＣ－Ｃ’線に沿って切断した断面図である。
【0021】
図２を参照すると、本発明の一実施形態による回路基板１０００のインターポーザ基板ＩＳＵＢは、その中に複数の電子部品ＥＣが配置される複数のキャビティＣＶと、複数のキャビティＣＶの間に配置され、隣接した２つのキャビティＣＶを連結する複数のトレンチＣＨとを含む。
インターポーザ基板ＩＳＵＢの複数のキャビティＣＶは、第１方向ＤＲａと第２方向ＤＲｂに沿って複数個ずつ配置され、複数のトレンチＣＨは、第１方向ＤＲａに沿って延長される平面形態を有することができ、第１方向ＤＲａに沿ってほぼ一列に配置される。
第１方向ＤＲａに沿って各キャビティＣＶの両側にキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２が配置される。
インターポーザ基板ＩＳＵＢの複数のキャビティＣＶは、第１方向ＤＲａと第２方向ＤＲｂに沿って複数個ずつ配置され、複数のトレンチＣＨは、第１方向ＤＲａに沿って延長される平面形態を有することができ、第１方向ＤＲａに沿ってほぼ一列に配置される。
第１方向ＤＲａに沿って各キャビティＣＶの両側にキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２が配置される。
【0022】
第１方向ＤＲａに沿って互いに隣接した第１キャビティＣＶ１と第２キャビティＣＶ２について、第１キャビティＣＶ１に連結された第２トレンチＣＨ２と第２キャビティＣＶ２に連結された第１トレンチＣＨ１とは互いに連結され、第１キャビティＣＶ１と第２キャビティＣＶ２との間に配置される第２トレンチＣＨ２と第１トレンチＣＨ１を介して、第１キャビティＣＶ１と第２キャビティＣＶ２とが連結される。
第１方向ＤＲａに沿って各キャビティＣＶの両側にキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２は、実質的に一列配置される。
第１方向ＤＲａに沿って各キャビティＣＶの両側にキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２は、実質的に一列配置される。
【0023】
図３～図５を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
キャビティＣＶの深さＤａは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
これと類似して、複数のトレンチＣＨは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成され、トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
キャビティＣＶの深さＤａは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
これと類似して、複数のトレンチＣＨは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成され、トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
【0024】
キャビティＣＶの深さＤａは、トレンチＣＨの深さＤｂと実質的に同一である。
図１～図５とともに、図６及び図７を参照して、本発明の一実施形態による回路基板１０００の製造方法について簡略に説明する。
図６及び図７は、本発明の一実施形態による回路基板の製造方法を説明するための平面図である。
図７は、図６の一部領域ＡＲを拡大して示す。
図１～図５とともに、図６及び図７を参照して、本発明の一実施形態による回路基板１０００の製造方法について簡略に説明する。
図６及び図７は、本発明の一実施形態による回路基板の製造方法を説明するための平面図である。
図７は、図６の一部領域ＡＲを拡大して示す。
【0025】
本実施形態による回路基板１０００の製造方法によれば、複数のキャビティＣＶを有するインターポーザ基板ＩＳＵＢを形成し、第１基板ＳＵＢ上に複数の第１連結部ＣＰ１を介して複数の電子部品ＥＣを実装し、インターポーザ基板ＩＳＵＢの複数のキャビティＣＶ内に複数の電子部品ＥＣが位置するように、複数の第２連結部ＣＰ２を介して第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとを電気的に連結した後、図６にて矢印で表したように、モールディング物質ＭＤＬＭを供給して、浸透圧などを利用して第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間にモールディング物質ＭＤＬＭを注入した後、注入されたモールディング物質ＭＤＬＭを硬化することによって、モールディング層ＭＤＬを形成する。
【0026】
この時、第１基板ＳＵＢとインターポーザ基板ＩＳＵＢとの間の間隔は、インターポーザ基板ＩＳＵＢの複数のキャビティＣＶが形成された領域で大きくなり、間隔が広い複数のキャビティＣＶ領域内に複数の電子部品ＥＣが位置するため、複数のキャビティＣＶ内までモールディング物質が均一に満たされにくいことがある。
このように、モールディング物質が均一に満たされない場合、モールディング物質が空になっているボイドが形成される可能性がある。
本発明の一実施形態による回路基板１０００のインターポーザ基板ＩＳＵＢは、複数の電子部品ＥＣが配置される複数のキャビティＣＶのほか、複数のキャビティＣＶに連結された複数のトレンチＣＨを含み、製造工程中の複数のトレンチＣＨは、隣接した２つのキャビティＣＶを連結する。
このように、モールディング物質が均一に満たされない場合、モールディング物質が空になっているボイドが形成される可能性がある。
本発明の一実施形態による回路基板１０００のインターポーザ基板ＩＳＵＢは、複数の電子部品ＥＣが配置される複数のキャビティＣＶのほか、複数のキャビティＣＶに連結された複数のトレンチＣＨを含み、製造工程中の複数のトレンチＣＨは、隣接した２つのキャビティＣＶを連結する。
【0027】
図２～図５とともに、図７を参照すると、第１方向ＤＲａに沿って隣接した第１キャビティＣＶ１及び第２キャビティＣＶ２の内の第１キャビティＣＶ１の両側に連結されたトレンチ（ＣＨ１、ＣＨ２）の内のモールディング物質ＭＤＬＭが供給される側に位置する第２トレンチＣＨ２は、供給されたモールディング物質ＭＤＬＭが流入できる流入路（ｉｎｆｌｏｗ ｐａｔｈ）の役割を果たし、第２トレンチＣＨ２を通して第１キャビティＣＶ１にモールディング物質ＭＤＬＭが追加的に流入（Ｆ１）する。
このように、第２トレンチＣＨ２を通して追加的に流入（Ｆ１）したモールディング物質ＭＤＬＭは、第１キャビティＣＶ１内に拡散した後、第１キャビティＣＶ１に連結された第１トレンチＣＨ１と第２キャビティＣＶ２に連結された第２トレンチＣＨ２を通して第１キャビティＣＶ１から第２キャビティＣＶ２に追加的に流入（Ｆ２）した後、第２キャビティＣＶ２に連結された第１トレンチＣＨ１を通して移動（Ｆ３）する。
このように、第２トレンチＣＨ２を通して追加的に流入（Ｆ１）したモールディング物質ＭＤＬＭは、第１キャビティＣＶ１内に拡散した後、第１キャビティＣＶ１に連結された第１トレンチＣＨ１と第２キャビティＣＶ２に連結された第２トレンチＣＨ２を通して第１キャビティＣＶ１から第２キャビティＣＶ２に追加的に流入（Ｆ２）した後、第２キャビティＣＶ２に連結された第１トレンチＣＨ１を通して移動（Ｆ３）する。
【0028】
このように、複数のキャビティＣＶに供給されるモールディング物質ＭＤＬＭは、浸透圧現象のほか、各キャビティに連結されたトレンチＣＨを通して追加的に各キャビティＣＶに供給され、これによって、モールディング物質ＭＤＬＭが複数のキャビティＣＶ内まで均一に満たされるように補助する。
したがって、各キャビティＣＶ内にモールディング物質が空になって発生するボイドの形成を低減できる。
したがって、各キャビティＣＶ内にモールディング物質が空になって発生するボイドの形成を低減できる。
【0029】
以下、図８及び図９を参照して、本発明の他の実施形態による回路基板のインターポーザ基板について説明する。
図８は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図９は、図８のＡ－Ａ’線に沿って切断した断面図である。
図８は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図９は、図８のＡ－Ａ’線に沿って切断した断面図である。
【0030】
図８及び図９を参照すると、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと類似して、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶに連結されたトレンチＣＨを含む。
トレンチＣＨは、第１方向ＤＲａに沿ってキャビティＣＶの両側に位置してキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２とを含む。
しかし、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと異なり、本実施形態による回路基板のインターポーザ基板ＩＳＵＢのキャビティＣＶの両側に位置してキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２は、それぞれ第２方向ＤＲｂに沿って位置する複数のトレンチ（ＣＨ１ａ、ＣＨ１ｂ、ＣＨ１ｃ、ＣＨ２ａ、ＣＨ２ｂ、ＣＨ２ｃ）を含む。
トレンチＣＨは、第１方向ＤＲａに沿ってキャビティＣＶの両側に位置してキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２とを含む。
しかし、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと異なり、本実施形態による回路基板のインターポーザ基板ＩＳＵＢのキャビティＣＶの両側に位置してキャビティＣＶに連結された第１トレンチＣＨ１と第２トレンチＣＨ２は、それぞれ第２方向ＤＲｂに沿って位置する複数のトレンチ（ＣＨ１ａ、ＣＨ１ｂ、ＣＨ１ｃ、ＣＨ２ａ、ＣＨ２ｂ、ＣＨ２ｃ）を含む。
【0031】
キャビティＣＶに連結された第１トレンチＣＨ１をなす複数のトレンチ（ＣＨ１ａ、ＣＨ１ｂ、ＣＨ１ｃ）と、第２トレンチＣＨ２をなす複数のトレンチ（ＣＨ２ａ、ＣＨ２ｂ、ＣＨ２ｃ）は、第１方向ＤＲａに沿って実質的に一列をなすように配置される。
このように、第１トレンチＣＨ１をなす複数のトレンチ（ＣＨ１ａ、ＣＨ１ｂ、ＣＨ１ｃ）を通してキャビティＣＶにモールディング物質ＭＤＬＭが追加的に流入（Ｆ１ａ）して、キャビティＣＶに均一に拡散した後、キャビティＣＶに連結された第２トレンチＣＨ２をなす複数のトレンチ（ＣＨ２ａ、ＣＨ２ｂ、ＣＨ２ｃ）を通してモールディング物質ＭＤＬＭが隣接したキャビティＣＶに追加的に移動（Ｆ２ａ）する。
したがって、モールディング物質ＭＤＬＭが複数のキャビティＣＶ内まで均一に満たされるように補助され、各キャビティＣＶ内にモールディング物質が空になって発生するボイドの形成を低減できる。
上記の図１～図７を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
このように、第１トレンチＣＨ１をなす複数のトレンチ（ＣＨ１ａ、ＣＨ１ｂ、ＣＨ１ｃ）を通してキャビティＣＶにモールディング物質ＭＤＬＭが追加的に流入（Ｆ１ａ）して、キャビティＣＶに均一に拡散した後、キャビティＣＶに連結された第２トレンチＣＨ２をなす複数のトレンチ（ＣＨ２ａ、ＣＨ２ｂ、ＣＨ２ｃ）を通してモールディング物質ＭＤＬＭが隣接したキャビティＣＶに追加的に移動（Ｆ２ａ）する。
したがって、モールディング物質ＭＤＬＭが複数のキャビティＣＶ内まで均一に満たされるように補助され、各キャビティＣＶ内にモールディング物質が空になって発生するボイドの形成を低減できる。
上記の図１～図７を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
【0032】
以下、図１０～図１２を参照して、本発明の他の実施形態による回路基板のインターポーザ基板について説明する。
図１０は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図１１は、図１０のＡ－Ａ’線に沿って切断した断面図であり、図１２は、図１０のＢ－Ｂ’線に沿って切断した断面図である。
図１０は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図１１は、図１０のＡ－Ａ’線に沿って切断した断面図であり、図１２は、図１０のＢ－Ｂ’線に沿って切断した断面図である。
【0033】
図１０～図１２を参照すると、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと類似して、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶに連結されたトレンチＣＨを含む。
図１１と図１２を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
キャビティＣＶの深さＤａは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
これとは異なり、複数のトレンチＣＨは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１に形成され、トレンチＣＨの深さＤｂは、第１ソルダレジスト層ＰＬ１の厚さＴ２と実質的に同一であり得る。
キャビティＣＶの深さＤａは、トレンチＣＨの深さＤｂよりも大きくてもよい。
上記の図１～図９を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
図１１と図１２を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
キャビティＣＶの深さＤａは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
これとは異なり、複数のトレンチＣＨは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１に形成され、トレンチＣＨの深さＤｂは、第１ソルダレジスト層ＰＬ１の厚さＴ２と実質的に同一であり得る。
キャビティＣＶの深さＤａは、トレンチＣＨの深さＤｂよりも大きくてもよい。
上記の図１～図９を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
【0034】
以下、図１３～図１５を参照して、本発明の他の実施形態による回路基板のインターポーザ基板について説明する。
図１３は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図１４は、図１３のＡ－Ａ’線に沿って切断した断面図であり、図１５は、図１３のＢ－Ｂ’線に沿って切断した断面図である。
図１３は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図１４は、図１３のＡ－Ａ’線に沿って切断した断面図であり、図１５は、図１３のＢ－Ｂ’線に沿って切断した断面図である。
【0035】
図１３～図１５を参照すると、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと類似して、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶに連結されたトレンチＣＨを含む。
図１４と図１５を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
キャビティＣＶは、キャビティＣＶから拡張されて第１絶縁層ＩＬ１に形成され、キャビティＣＶよりも幅が狭い追加キャビティＣＶａをさらに含む。
図１４と図１５を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
キャビティＣＶは、キャビティＣＶから拡張されて第１絶縁層ＩＬ１に形成され、キャビティＣＶよりも幅が狭い追加キャビティＣＶａをさらに含む。
【0036】
これと類似して、複数のトレンチＣＨは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
複数のトレンチＣＨは、各トレンチＣＨから拡張されて第１絶縁層ＩＬ１に形成され、各トレンチＣＨよりも幅が狭い追加トレンチＣＨａをさらに含む。
したがって、キャビティＣＶの深さＤｃは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と、第１ソルダレジスト層ＰＬ１の厚さＴ２と、追加キャビティＣＶａの深さと、の合計と実質的に同一である。
トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と、第１ソルダレジスト層ＰＬ１の厚さＴ２と、追加トレンチＣＨａの深さと、の合計と実質的に同一である。
キャビティＣＶの深さＤｃは、トレンチＣＨの深さＤｂと実質的に同一であり得る。
上記の図１～図１５を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
複数のトレンチＣＨは、各トレンチＣＨから拡張されて第１絶縁層ＩＬ１に形成され、各トレンチＣＨよりも幅が狭い追加トレンチＣＨａをさらに含む。
したがって、キャビティＣＶの深さＤｃは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と、第１ソルダレジスト層ＰＬ１の厚さＴ２と、追加キャビティＣＶａの深さと、の合計と実質的に同一である。
トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と、第１ソルダレジスト層ＰＬ１の厚さＴ２と、追加トレンチＣＨａの深さと、の合計と実質的に同一である。
キャビティＣＶの深さＤｃは、トレンチＣＨの深さＤｂと実質的に同一であり得る。
上記の図１～図１５を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
【0037】
以下、図１６～図１８を参照して、本発明の他の実施形態による回路基板のインターポーザ基板について説明する。
図１６は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図１７は、図１６のＡ－Ａ’線に沿って切断した断面図であり、図１８は、図１６のＢ－Ｂ’線に沿って切断した断面図である。
図１６～図１８を参照すると、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと類似して、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶに連結されたトレンチＣＨを含む。
図１６は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図１７は、図１６のＡ－Ａ’線に沿って切断した断面図であり、図１８は、図１６のＢ－Ｂ’線に沿って切断した断面図である。
図１６～図１８を参照すると、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと類似して、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶに連結されたトレンチＣＨを含む。
【0038】
図１７を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
キャビティＣＶは、キャビティＣＶから拡張されて第１絶縁層ＩＬ１に形成され、キャビティＣＶよりも幅が狭い追加キャビティＣＶａをさらに含む。
したがって、キャビティＣＶの深さＤｃは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と、第１ソルダレジスト層ＰＬ１の厚さＴ２と、追加キャビティＣＶａの深さと、の合計と実質的に同一である。
キャビティＣＶは、キャビティＣＶから拡張されて第１絶縁層ＩＬ１に形成され、キャビティＣＶよりも幅が狭い追加キャビティＣＶａをさらに含む。
したがって、キャビティＣＶの深さＤｃは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と、第１ソルダレジスト層ＰＬ１の厚さＴ２と、追加キャビティＣＶａの深さと、の合計と実質的に同一である。
【0039】
図１８を参照すると、トレンチＣＨは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
キャビティＣＶの深さＤｃは、トレンチＣＨの深さＤｂよりも大きい。
上記の図１～図１５を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
キャビティＣＶの深さＤｃは、トレンチＣＨの深さＤｂよりも大きい。
上記の図１～図１５を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
【0040】
図１９～図２１を参照して、本発明の他の実施形態による回路基板のインターポーザ基板について説明する。
図１９は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図２０は、図１９のＡ－Ａ’線に沿って切断した断面図であり、図２１は、図１９のＢ－Ｂ’線に沿って切断した断面図である。
図１９は、本発明の他の実施形態による回路基板のインターポーザ基板の一部を示す平面図であり、図２０は、図１９のＡ－Ａ’線に沿って切断した断面図であり、図２１は、図１９のＢ－Ｂ’線に沿って切断した断面図である。
【0041】
図１９～図２１を参照すると、先に説明した実施形態による回路基板のインターポーザ基板ＩＳＵＢと類似して、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶに連結されたトレンチＣＨを含む。
しかし、先に説明した実施形態による回路基板と異なり、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶ内に第１絶縁層ＩＬ１の第１面ＳＦ１から拡張された複数の突出部ＳＰをさらに含む。
しかし、先に説明した実施形態による回路基板と異なり、本実施形態による回路基板のインターポーザ基板ＩＳＵＢは、キャビティＣＶ内に第１絶縁層ＩＬ１の第１面ＳＦ１から拡張された複数の突出部ＳＰをさらに含む。
【0042】
図２０を参照すると、複数の突出部ＳＰの厚さＨ１は、第１絶縁層ＩＬ１に埋込まれる第１連結配線層ＭＬ１の第１厚さＴ１とほぼ同一である。
複数の突出部ＳＰは、スペーサの役割を果たす。
キャビティＣＶに形成された複数の突出部ＳＰをさらに含むことによって、キャビティＣＶ内に電子部品を実装した場合、電子部品の周辺に空間が発生し、電子部品などによって発生した熱がこの空間を通して拡散できる。
複数の突出部ＳＰは、スペーサの役割を果たす。
キャビティＣＶに形成された複数の突出部ＳＰをさらに含むことによって、キャビティＣＶ内に電子部品を実装した場合、電子部品の周辺に空間が発生し、電子部品などによって発生した熱がこの空間を通して拡散できる。
【0043】
図２１を参照すると、キャビティＣＶは、高さ方向ＤＲＨに沿って第１ソルダレジスト層ＰＬ１と第１絶縁層ＩＬ１の第１面ＳＦ１の一部分に形成される。
したがって、キャビティＣＶの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
キャビティＣＶの深さＤａは、トレンチＣＨの深さＤｂと実質的に同一である。
上記の図１～図１８を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
したがって、キャビティＣＶの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
トレンチＣＨの深さＤｂは、第１絶縁層ＩＬ１に埋込まれた第１連結配線層ＭＬ１の厚さＴ１と第１ソルダレジスト層ＰＬ１の厚さＴ２との合計と実質的に同一である。
キャビティＣＶの深さＤａは、トレンチＣＨの深さＤｂと実質的に同一である。
上記の図１～図１８を参照して説明した実施形態によるインターポーザ基板の多くの特徴は、本実施形態によるインターポーザ基板にすべて適用可能である。
【0044】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0045】
１０００、２０００ 回路基板
ＣＨ、ＣＨ１、ＣＨ２ （第１、第２）トレンチ
ＣＨａ 追加トレンチ
ＣＰ１、ＣＰ２ （第１、第２）連結部
ＣＶ、ＣＶ１、ＣＶ２ （第１、第２）キャビティ
ＣＶａ 追加キャビティ
ＥＣ 電子部品
ＩＬ、ＩＬ１、ＩＬ２ （第１、第２）絶縁層
ＩＳＵＢ インターポーザ基板
ＭＤＬ モールディング層
ＭＬ１、ＭＬ２ 連結配線層
ＭＰ、ＭＰ１、ＭＰ２ （第１、第２）パッド層
ＭＶ、ＭＶ１、ＭＶ２ （第１、第２）ビア層
ＰＬ、ＰＬ１、ＰＬ２ （第１、第２）ソルダレジスト層
ＶＡ、ＶＡ１、ＶＡ２ （第１、第２）ビア
ＳＵＢ 基板
ＣＨ、ＣＨ１、ＣＨ２ （第１、第２）トレンチ
ＣＨａ 追加トレンチ
ＣＰ１、ＣＰ２ （第１、第２）連結部
ＣＶ、ＣＶ１、ＣＶ２ （第１、第２）キャビティ
ＣＶａ 追加キャビティ
ＥＣ 電子部品
ＩＬ、ＩＬ１、ＩＬ２ （第１、第２）絶縁層
ＩＳＵＢ インターポーザ基板
ＭＤＬ モールディング層
ＭＬ１、ＭＬ２ 連結配線層
ＭＰ、ＭＰ１、ＭＰ２ （第１、第２）パッド層
ＭＶ、ＭＶ１、ＭＶ２ （第１、第２）ビア層
ＰＬ、ＰＬ１、ＰＬ２ （第１、第２）ソルダレジスト層
ＶＡ、ＶＡ１、ＶＡ２ （第１、第２）ビア
ＳＵＢ 基板
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
