(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024096242
(43)【公開日】2024-07-12
(54)【発明の名称】半導体装置用基板、および半導体装置
(51)【国際特許分類】
H01L 23/50 20060101AFI20240705BHJP
H01L 23/12 20060101ALI20240705BHJP
【ＦＩ】
H01L23/50 K
H01L23/12 501V
H01L23/50 A
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024072243
(22)【出願日】2024-04-26
(62)【分割の表示】P 2020043371の分割
【原出願日】2020-03-12
(71)【出願人】
【識別番号】000005810
【氏名又は名称】マクセル株式会社
(74)【代理人】
【識別番号】100148138
【弁理士】
【氏名又は名称】森本 聡
(72)【発明者】
【氏名】五郎丸 佑也
(72)【発明者】
【氏名】上田 旺
(57)【要約】
【課題】搭載パッド本体部および外部電極本体部の構造を簡素化し、磁気に感応しない搭載パッド本体部と外部電極本体部を備えた半導体装置用基板をより安価に提供する。
【解決手段】本発明の半導体装置用基板は、基板１６の表面に外部電極３が形成されている。外部電極３は、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。外部電極３の外部電極本体部９の表面粗さは、０．２μｍ～０．３μｍである。
【選択図】図１
【解決手段】本発明の半導体装置用基板は、基板１６の表面に外部電極３が形成されている。外部電極３は、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。外部電極３の外部電極本体部９の表面粗さは、０．２μｍ～０．３μｍである。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板（１６）の表面に、外部電極（３）が形成されている半導体装置用基板であって、
外部電極（３）は、基板（１６）の表面に形成される第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置用基板。
外部電極（３）は、基板（１６）の表面に形成される第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置用基板。
【請求項2】
外部電極（３）の外部電極本体部（９）が、Ｎｉ－Ｐの電解めっき層で形成されている請求項１に記載の半導体装置用基板。
【請求項3】
外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項１または２に記載の半導体装置用基板。
【請求項4】
外部電極（３）の総厚み（Ｔ１）が２０～１００μｍである請求項１から３のいずれかひとつに記載の半導体装置用基板。
【請求項5】
第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項１に記載の半導体装置用基板。
【請求項6】
基板（１６）の表面に、半導体素子（１）の搭載パッド（２）と、外部電極（３）とが形成されている半導体装置用基板であって、
搭載パッド（２）は、基板（１６）の表面に形成される第１表面層（６）と、第１表面層（６）の表面に形成される搭載パッド本体部（８）と、搭載パッド本体部（８）の表面に形成される第２表面層（１２）とを備えており、
外部電極（３）は、基板（１６）の表面に形成される第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれ非磁性のＮｉ－Ｐで形成されており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることことを特徴とする半導体装置用基板。
搭載パッド（２）は、基板（１６）の表面に形成される第１表面層（６）と、第１表面層（６）の表面に形成される搭載パッド本体部（８）と、搭載パッド本体部（８）の表面に形成される第２表面層（１２）とを備えており、
外部電極（３）は、基板（１６）の表面に形成される第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれ非磁性のＮｉ－Ｐで形成されており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることことを特徴とする半導体装置用基板。
【請求項7】
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれＮｉ－Ｐの電解めっき層で形成されている請求項６に記載の半導体装置用基板。
【請求項8】
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項６または７に記載の半導体装置用基板。
【請求項9】
搭載パッド（２）と外部電極（３）のそれぞれの総厚み（Ｔ１）が２０～１００μｍである請求項５から７のいずれかひとつに記載の半導体装置用基板。
【請求項10】
第２表面層（１２）と第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項６に記載の半導体装置用基板。
【請求項11】
半導体素子（１）と外部電極（３）が電気的に接続され、樹脂（５）の内部に封止されている半導体装置であって、
外部電極（３）が、半導体装置の実装面（Ｓ）に露出する第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置。
外部電極（３）が、半導体装置の実装面（Ｓ）に露出する第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置。
【請求項12】
外部電極（３）の外部電極本体部（９）が、Ｎｉ－Ｐの電解めっき層で形成されている請求項１１に記載の半導体装置。
【請求項13】
外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項１１または１２に記載の半導体装置。
【請求項14】
外部電極（３）の総厚み（Ｔ１）が２０～１００μｍである請求項１１から１３のいずれかひとつに記載の半導体装置。
【請求項15】
第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項１１に記載の半導体装置。
【請求項16】
搭載パッド（２）に固定された半導体素子（１）と外部電極（３）が電気的に接続され、半導体素子（１）と搭載パッド（２）と外部電極（３）が樹脂（５）の内部に封止されている半導体装置であって、
搭載パッド（２）が、半導体装置の実装面（Ｓ）に露出する第１表面層（６）と、第１表面層（６）の表面に形成される搭載パッド本体部（８）と、搭載パッド本体部（８）の表面に形成される第２表面層（１２）とを備えており、
外部電極（３）が、半導体装置の実装面（Ｓ）に露出する第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
搭載パッド（２）の搭載パッド本体部（８）、および外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置。
搭載パッド（２）が、半導体装置の実装面（Ｓ）に露出する第１表面層（６）と、第１表面層（６）の表面に形成される搭載パッド本体部（８）と、搭載パッド本体部（８）の表面に形成される第２表面層（１２）とを備えており、
外部電極（３）が、半導体装置の実装面（Ｓ）に露出する第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
搭載パッド（２）の搭載パッド本体部（８）、および外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置。
【請求項17】
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれＮｉ－Ｐの電解めっき層で形成されている請求項１６に記載の半導体装置。
【請求項18】
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項１６または１７に記載の半導体装置。
【請求項19】
搭載パッド（２）と外部電極（３）のそれぞれの総厚み（Ｔ１）が２０～１００μｍである請求項１６から１８のいずれかひとつに記載の半導体装置。
【請求項20】
第２表面層（１２）と第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項１６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板上に搭載パッドや外部電極が形成されている半導体装置用基板、および該半導体装置用基板を用い、半導体素子が実装され、半導体素子および外部電極などが樹脂封止されている半導体装置に関する。
【背景技術】
【0002】
本発明の半導体装置用基板では、搭載パッドと外部電極の本体部とを非磁性のＮｉ－Ｐで形成するが、Ｎｉ－Ｐ層を備えた搭載パッドや外部電極は特許文献１の半導体装置に開示されている。特許文献１の半導体装置は、半導体素子と外部電極が樹脂中に封止されており、搭載パッドの搭載パッド本体部、および外部電極の電極本体部を非磁性のＣｕ層で形成し、Ｃｕ層と半導体装置の実装面側に露出する表面層の間に非磁性のＮｉ－Ｐ層を備えている。表面層はレジスト体で覆われていない基板上にＡｕを電鋳して形成されており、Ｎｉ－Ｐ層はＡｕ層上に無電解めっき処理を施して形成されている。Ｃｕ層はＮｉ－Ｐ層上にＣｕを電鋳してレジスト体の厚みを越える状態で形成されており、その上部周縁にはオーバーハング部が形成されている。Ｃｕ層の上面には、ストライクめっき処理によってＡｕ層が形成され、さらにＡｕ層の上面に電鋳処理を施してＡｇ層が形成されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－４０６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１の半導体装置によれば、搭載パッドの搭載パッド本体部、および外部電極の電極本体部が、それぞれ非磁性のＣｕ層とＮｉ－Ｐ層とで形成されているので、搭載パッドに磁気に感応する半導体素子が固定されている場合でも、半導体素子に対して磁気的な悪影響を及ぼすことがない。しかし、電鋳処理と、無電解めっき処理と、電鋳処理と、ストライクめっき処理と、電鋳処理を順次施してＡｕ層、Ｎｉ－Ｐ層、Ｃｕ層、Ａｕ層、Ａｇ層を積層形成するので、半導体装置の製造工数が増え、その分だけ製造コストが嵩むのを避けられない。
【0005】
本発明の目的は、非磁性の搭載パッド（搭載パッド本体部）や外部電極（外部電極本体部）の構造を簡素化して、磁気に感応しない半導体装置用基板や半導体装置をより安価に提供できるようにすることにある。
【課題を解決するための手段】
【0006】
本発明の半導体装置用基板は、基板１６の表面に外部電極３が形成されている。外部電極３は、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。
【0007】
外部電極３の外部電極本体部９は、Ｎｉ－Ｐの電解めっき層で形成されている。
【0008】
外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。
【0009】
外部電極３の総厚みＴ１は２０～１００μｍである。
【0010】
第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。
【0011】
本発明の別の半導体装置用基板は、基板１６の表面に半導体素子１の搭載パッド２と外部電極３が形成されている。搭載パッド２は、基板１６の表面に形成される第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２とを備えている。外部電極３は、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９は、それぞれ非磁性のＮｉ－Ｐで形成されている。搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。
【0012】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９とが、それぞれＮｉ－Ｐの電解めっき層で形成されている。
【0013】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。
【0014】
搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍである。
【0015】
第２表面層１２と第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。
【0016】
本発明の半導体装置では、半導体素子１と外部電極３が電気的に接続され、樹脂５の内部に封止されている。外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。
【0017】
外部電極３の外部電極本体部９は、Ｎｉ－Ｐの電解めっき層で形成されている。
【0018】
外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。
【0019】
外部電極３の総厚みＴ１は２０～１００μｍである。
【0020】
第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。
【0021】
本発明の別の半導体装置では、搭載パッド２に固定された半導体素子１と外部電極３が電気的に接続され、半導体素子１と搭載パッド２と外部電極３が樹脂５の内部に封止されている。搭載パッド２は、半導体装置の実装面Ｓに露出する第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２を備えている。外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３を備えている。搭載パッド２の搭載パッド本体部８、および外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。
【0022】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９は、それぞれＮｉ－Ｐの電解めっき層で形成されている。
【0023】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。
【0024】
搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍである。
【0025】
第２表面層１２と第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。
【発明の効果】
【0026】
本発明の半導体装置用基板では、外部電極３が基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えるようにした。また、外部電極３の外部電極本体部９は非磁性のＮｉ－Ｐで形成するようにした。こうした半導体装置用基板によれば、表面層に非磁性の薄いＮｉ－Ｐ層を形成したうえで、Ｎｉ－Ｐ層に厚いＣｕ層を形成し、さらにオーバーハング部に薄いＡｕ層を形成していた従来の半導体装置用基板に比べて、外部電極本体部９の構造を簡素化できる。また、外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、本発明の半導体装置用基板を使用して、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーを構成するような場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。
【0027】
外部電極３の外部電極本体部９が、Ｎｉ－Ｐの電解めっき層で形成されるようにした。こうした半導体装置用基板によれば、外部電極本体部９をストライクめっき処理などの下地処理を行う必要もなく容易に形成することができる。因みに、外部電極本体部をＣｕで構成する場合には、基板の表面に表面層を形成した後、ストライクめっき処理を施す必要があり、その分だけ半導体装置のコストが高くなるのを避けられなかった。
【0028】
外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとするのは、外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがあり、ビッカース硬度が６００ＨＶを越えると、外部電極３に負荷がかかった時に割れが生じやすくなるからである。
【0029】
外部電極３の総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがあり、外部電極３の総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。
【0030】
本発明の別の半導体装置用基板では、搭載パッド２が基板１６の表面に形成される第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２を備えるようにした。さらに、外部電極３が、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えるようにした。また、搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９は、それぞれ非磁性のＮｉ－Ｐで形成するようにした。こうした半導体装置用基板によれば、表面層に非磁性の薄いＮｉ－Ｐ層を形成したうえで、Ｎｉ－Ｐ層に厚いＣｕ層を形成し、さらにオーバーハング部に薄いＡｕ層を形成していた従来の半導体装置用基板に比べて、搭載パッド本体部８および外部電極本体部９の構造を簡素化できる。また、搭載パッド本体部８および外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、搭載パッド本体部８および外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、本発明の半導体装置用基板を使用して、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーを構成するような場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。
【0031】
搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９が、それぞれＮｉ－Ｐの電解めっき層で形成されるようにした。こうした半導体装置用基板によれば、搭載パッド本体部８および外部電極本体部９をストライクめっき処理などの下地処理を行う必要もなく容易に形成することができるので、その分だけ半導体装置を安価に提供できる。
【0032】
搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとするのは、搭載パッド本体部８と外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがあり、ビッカース硬度が６００ＨＶを越えると、搭載パッド２や外部電極３に負荷がかかった時に割れが生じやすくなるからである。
【0033】
搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２および外部電極３が脱落するおそれがあり、搭載パッド２および外部電極３のそれぞれの総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。
【0034】
本発明の半導体装置では、半導体素子１と外部電極３が電気的に接続されて、樹脂５の内部に封止されている。外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３を備えるようにした。また、外部電極３の外部電極本体部９を非磁性のＮｉ－Ｐで形成するようにした。こうした半導体装置によれば、表面層に非磁性の薄いＮｉ－Ｐ層を形成したうえで、Ｎｉ－Ｐ層に厚いＣｕ層を形成し、さらにオーバーハング部に薄いＡｕ層を形成していた従来の半導体装置に比べて、外部電極本体部９の構造を簡素化できる。また、外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーの場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。加えて、搭載パッド２を省略できる分だけ半導体装置の構造を簡素化して、その製造コストを削減できる。
【0035】
外部電極３の外部電極本体部９は、Ｎｉ－Ｐの電解めっき層で形成するようにした。こうした半導体装置によれば、外部電極本体部９を、ストライクめっき処理などの下地処理を行う必要もなく容易に形成することができ、その分だけ半導体装置をさらに安価に提供できる。
【0036】
外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとした。こうした半導体装置において、外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがある。また、ビッカース硬度が６００ＨＶを越えると、外部電極３に負荷がかかった時に割れが生じやすくなる。
【0037】
外部電極３の総厚みＴ１は２０～１００μｍとした。こうした半導体装置において、外部電極３の総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがあり、外部電極３の総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。
【0038】
搭載パッド２に固定された半導体素子１と外部電極３が電気的に接続され、これらの各部材１・２・３が樹脂５の内部に封止されている別の半導体装置では、搭載パッド２が、第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２とを備えるようにした。また、外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３を備えるようにした。さらに、搭載パッド本体部８および外部電極本体部９は非磁性のＮｉ－Ｐで形成されるようにした。こうした半導体装置によれば、上記の半導体装置と同様に、従来の半導体装置に比べて、搭載パッド本体部８と外部電極本体部９の構造を簡素化できる。また、搭載パッド本体部８および外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、搭載パッド本体部８および外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーの場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。
【0039】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９は、それぞれＮｉ－Ｐの電解めっき層で形成するようにした。こうした半導体装置によれば、搭載パッド本体部８および外部電極本体部９をストライクめっき処理などの下地処理を行う必要もなく容易に形成することができるので、その分だけ半導体装置を安価に提供できる。
【0040】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとした。こうした半導体装置において、搭載パッド本体部８と外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがある。また、ビッカース硬度が６００ＨＶを越えると、搭載パッド２や外部電極３に負荷がかかった時に割れが生じやすくなる。
【0041】
搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍとした。こうした半導体装置において、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがあり、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。
【図面の簡単な説明】
【0042】
【図1】本発明の実施例１に係る半導体装置の縦断正面図である。
【図2】半導体装置を底面側から見た斜視図である。
【図3】（ａ）～（ｆ）は、本発明の実施例１に係る半導体装置用基板の製造過程を示す説明図である。
【図4】（ａ）～（ｄ）は、本発明の実施例１に係る半導体装置の製造過程を示す説明図である。
【図5】本発明の実施例２に係る半導体装置の縦断正面図である。
【図6】本発明の実施例３に係る半導体装置の縦断正面図である。
【発明を実施するための形態】
【0043】
（実施例１） 図１ないし図４に本発明の実施例１に係る半導体装置用基板およびその製造過程と、半導体装置用基板上に半導体素子１が実装された半導体装置を示す。図１に示すように半導体装置は、磁気に感応する（磁界の影響を受けやすい）半導体素子１と、半導体装置の実装面Ｓに露出する搭載パッド２および６個の外部電極３と、半導体素子１と外部電極３とを電気的に接続するワイヤー４とを、絶縁性の樹脂（封止材）５の内部に封止して構成されており、表面実装用のユニット電子部品（半導体装置）として使用される。搭載パッド２は半導体装置の実装面Ｓの中央に配置され、外部電極３は搭載パッド２を間に挟む状態で３個ずつ直線列状に配置されている。半導体装置は扁平な直方体状に形成されている。
【0044】
図１に示すように、搭載パッド２と外部電極３とは、それぞれ半導体装置の実装面Ｓに露出する第１表面層６および第３表面層７と、第１表面層６に連続する搭載パッド本体部８と、第３表面層７に連続する外部電極本体部９と、両本体部８・９の表面を覆う第２表面層１２、および第４表面層１３とを備えている。搭載パッド本体部８と外部電極本体部９とは、それぞれ非磁性のＮｉ－Ｐで形成されており、各表面層６・７・１２・１３はそれぞれ金、銀、パラジウム、スズなどのいずれか１種の非磁性の金属（貴金属）からなる単層、または２種以上の金属（貴金属）が積層された層で構成されている。この実施例では、実装面Ｓに露出する第１表面層６および第３表面層７を金で形成し、両本体部８・９の表面を覆う第２表面層１２および第４表面層１３は銀で形成した。
【0045】
半導体装置は、半導体装置用基板を形成する過程と、半導体装置用基板に半導体素子１を実装する過程を経て形成される。半導体装置用基板は、基板１６の表面にパターンレジストを形成するレジストパターニング工程と、レジストパターニング工程で形成されたパターンレジストを用いて基板１６の表面に第１表面層６と第３表面層７を形成する第１金属層形成工程と、第１表面層６および第３表面層７の表面に、搭載パッド本体部８と外部電極本体部９を形成する本体部形成工程と、搭載パッド本体部８と外部電極本体部９の表面に第２表面層１２と第４表面層１３を形成する第２金属層形成工程を経て形成される。この後、半導体素子１の実装工程、ワイヤー４を用いたボンディング工程、樹脂封止工程、基板剥離工程、ダイシング工程を経て半導体装置が完成する。以下に半導体装置用基板と半導体装置の製造過程の概略を説明する。
【0046】
図３（ａ）に示すようにレジストパターニング工程では、導電性の金属板で形成した基板１６の表面に感光性のフィルムレジストをラミネートしてレジスト層１７を形成し、該レジスト層１７の表面にパターンフィルム１８を密着させ、紫外線光ランプ１９から紫外線光を照射して露光する。このとき、紫外線光はパターンフィルム１８に形成した透光孔２０に面しているレジスト層１７に照射されて、露光したレジスト層１７を硬化させる。パターンフィルム１８で遮蔽されたレジスト層１７の未露光部は現像により溶解除去され、図３（ｂ）に示すように露光部分のみが基板１６上に残り、露光部分の間に搭載パッド２および外部電極３を形成するための通孔を有するパターンレジストが形成される。
【0047】
図３（ｃ）に示すように第１金属層形成工程では、めっき前処理（脱脂、酸浸漬、酸化膜除去、活性化、化学エッチング、電解処理、ストライクメッキなど）が施された基板１６を電鋳槽に浸漬し、先のパターンレジストに露出している基板１６に金を電鋳（めっき）して第１表面層６および第３表面層７を形成する。このとき、第１表面層６および第３表面層７の厚みは０．０４μｍ以上１．０μｍ以下とすることが好ましく、本実施例では０．１μｍになるように電鋳（めっき）時間を調整した。第１表面層６および第３表面層７の厚みが０．０４μｍ未満であると、半導体装置の実装時のはんだ濡れ性が悪い。また、Ｎｉ－Ｐ層（搭載パッド本体部８および外部電極本体部９）と基板１６の密着性が強固になりすぎて、基板１６を剥離除去するのが困難になるおそれがある。また、第１表面層６および第３表面層７の厚みが１．０μｍを越えると、実装された半導体装置のはんだ接合強度を悪化させるおそれがある。
【0048】
次の本体部形成工程では、図３（ｄ）に示すように基板１６を再び電鋳槽に浸漬し、表面層６・７の表面側にＮｉ－Ｐの電解めっき処理を施して搭載パッド本体部８と外部電極本体部９とを形成する。このとき、電鋳（めっき）処理時間を調整することで、搭載パッド本体部８（搭載パッド２）と外部電極本体部９（外部電極３）の上部に、オーバーハング部１０・１１を形成することができる。オーバーハング部１０・１１は、本体部形成工程において、各本体部８・９をレジスト層１７の厚さを越えて電鋳（めっき）することで形成され、オーバーハング部１０・１１の周縁部分（先端部分）は先の硬化しているレジスト層１７側へ張出して形成される。なお、第１表面層６や第３表面層７を形成せずに、基板１６の表面にＮｉ－Ｐ層を直接形成した場合には、Ｎｉ－Ｐ層と基板１６が強固に密着するため、基板１６を剥離除去するのが困難となる。
【0049】
Ｎｉ－Ｐ層で形成された搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９の表面粗さ（算術平均粗さＲａ）は、０．２～０．３μｍであり、各本体部８・９の表面に形成する第２表面層１２および第４表面層１３の厚みを薄く形成することにより、各表面層１２・１３の表面状態が各本体部８・９の表面に倣って現れることになる。因みに、第２表面層１２と第４表面層１３の表面が平滑すぎると、半導体素子１の搭載パッド２に対する搭載性はよくなるものの、樹脂５との密着性が悪くなる。また、第２表面層１２と第４表面層１３の表面が粗すぎると、半導体素子１の電極と外部電極３を電気的に接続するときのボンディング性が悪くなる。なお、搭載パッド本体部と外部電極本体部がＮｉで形成してある場合の各表面層の表面粗さ（算術平均粗さＲａ）は０．３～０．５μｍであり、Ｎｉ－Ｐ層で形成した搭載パッド２と外部電極３の表面が、若干ではあるものの平滑に形成されている。
【0050】
次の第２金属層形成工程では、図３（ｅ）に示すように各本体部８・９の表面に銀を電鋳（めっき）して第２表面層１２と第４表面層１３を形成する。このとき、各表面層１２・１３の厚みは１．５μｍ以上６．０μｍ以下であることが好ましく、本実施例では２μｍになるように電鋳（めっき）時間が調整される。各表面層１２・１３の厚みが１．５μｍ未満であると、ボンディング性が悪くなり、各表面層１２・１３の厚みが６．０μｍを越えると、コストが嵩む不利がある。なお、各表面層１２・１３が各本体部８・９の表面に密着形成しにくい場合には、各表面層１２・１３の電鋳（めっき）前に、各本体部８・９の表面にめっき前処理を行って、各表面層１２・１３の各本体部８・９に対する密着性を高めることが望ましい。搭載パッド本体部８と外部電極本体部９とは、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０～１００μｍの範囲内になるようにすることが好ましく、本実施例では搭載パッド２と外部電極３のそれぞれの総厚みＴ１が４０μｍとなるように形成した。第２表面層１２と第４表面層１３の厚みが薄ければ、磁気センサー（半導体素子１）への影響は少なくなる。ただし、半導体素子１の特性や各表面層１２・１３の厚みや面積によっては、磁気センサー（半導体素子１）への影響の度合いが変わることもある。
【0051】
第２金属層形成工程を経て得られた半導体装置用基板のブランクに残っているレジスト層１７を除去することにより、図３（ｆ）に示すように基板１６上に搭載パッド２と外部電極３とが形成された半導体装置用基板を得ることができる。上記の半導体装置用基板における複数個の各本体部８・９に対して硬度の計測を行ったところ、搭載パッド本体部８および外部電極本体部９のビッカース硬度は４００～６００ＨＶであった。また、レジスト層１７が除去された状態の半導体装置用基板について、搭載パッド２および外部電極３のシェア強度試験を行って、搭載パッド２および外部電極３と基板１６の密着度合いを確認した。シェア強度試験では、基板１６を固定したうえで、搭載パッド２および外部電極３の周側面にシェアツールをあてがい、シェアツールに基板１６と平行な力を作用させて、搭載パッド２および外部電極３が基板１６から脱落時の荷重を計測する。本実施例の半導体装置用基板におけるシェア強度の目標値は、１００～５００ｇであり、計測結果の平均荷重は２９７ｇであった。搭載パッド本体部および外部電極本体部がＮｉで形成してある従来の半導体装置用基板におけるシェア強度は、平均荷重が３２４ｇであるので、ほぼ同等のシェア強度を発揮できている。なお、搭載パッド２および外部電極３と基板１６の密着強度が小さいと、半導体素子１を実装するとき、ボンディング処理を行うとき、樹脂封止処理などを行う場合に、搭載パッド２および外部電極３が基板１６から脱落するおそれがある。また、搭載パッド２および外部電極３と基板１６の密着強度が大きすぎると、基板１６を剥離除去するのが困難となる。
【0052】
以上により得られた半導体装置用基板に対する半導体素子１の実装工程では、図４（ａ）に示すように搭載パッド２上に接合材（はんだ、ペースト、テープ、ダイアタッチフィルムなど）を介在させて半導体素子１を固定し、図４（ｂ）に示すように半導体素子１の上面の電極と外部電極３を金や銅などの細線からなるワイヤー４で結線する。半導体素子１と外部電極３との電気的接続を行ってボンディング工程が終了したら、樹脂封止工程へ移行する。樹脂封止工程では、基板１６の表面側を上型となる成形用金型に装着し、基板１６に下型の役割を担わせて、熱硬化性のエポキシ樹脂を成形用金型内に注入して加熱し硬化させる。このとき、図４（ｃ）に示すように、基板１６上では、一つの半導体装置となる搭載パッド２と複数の外部電極３との組合せが多数整列状態のままで一様に封止され、半導体装置が多数つながった状態となっている。
【0053】
続いて、図４（ｄ）に示すように基板１６を除去することにより、各半導体装置の底部（実装面Ｓ）に搭載パッド２（第１表面層６）や外部電極３（第３表面層７）の裏面側が露出した状態となる。基板１６の除去には、例えば半導体装置側から基板１６を物理的に引き剥がして除去（剥離）する方法を用いる。基板１６として強度及び剥離性に優れるステンレス材を用いることで、半導体装置側から基板１６を引き剥がして速やかに剥離除去することができる。この他に、基板１６が他の金属材、例えば、銅材である場合には、基板１６を除去する方法として、基板１６をエッチング液に浸漬して溶解させる方法を用いることもできる。その後、ダイシング処理（切断処理）を行うことにより半導体装置を得ることができる。
【0054】
以上説明したように、上記実施例の半導体装置においては、搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９とを、それぞれ非磁性のＮｉ－Ｐで形成するようにしたので、表面層に非磁性のＮｉ－Ｐ層を無電解めっきで形成したうえで、Ｎｉ－Ｐ層にオーバーハング部を備えたＣｕ層を形成し、さらにＣｕ層に薄いＡｕ層を形成していた従来の半導体装置に比べて、搭載パッド本体部８と外部電極本体部９の構造を簡素化できる。また、搭載パッド本体部８と外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成して、両者（搭載パッド本体部８と外部電極本体部９）が磁気に感応することを解消（非磁性化）できるので、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーを構成した場合でも、磁気的な影響を及ぼすことを防ぐことができ、半導体装置の信頼性向上に寄与できる。
【0055】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９とを、それぞれＮｉ－Ｐの電解めっき層で形成したので、従来の半導体装置に比べて、搭載パッド２と外部電極３とを形成するためのめっき工程数を削減することが可能となり、その分だけ半導体装置をさらに安価に提供できる。
【0056】
搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶであることが好ましい。搭載パッド本体部８と外部電極本体部９のビッカース硬度を４００～６００ＨＶの範囲で形成することにより、搭載パッド２と外部電極３の強度（剛性）を確保でき、従来品に比べて搭載パッド２や外部電極３の厚さを薄く形成した場合でも、搭載パッド２や外部電極３の脱落を防ぐことができる。
【0057】
搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍであることが好ましい。搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０μｍ未満であると、樹脂５との接触面積が小さく、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがあり、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が１００μｍを越えると、搭載パッド２と外部電極３を形成するのに時間を要し、生産性（コスト面）が悪くなる。
【0058】
（実施例２） 図５は本発明の実施例２に係る半導体装置を示している。実施例２では、搭載パッド２が省略された半導体装置用基板に対して半導体素子１の実装工程を実施して半導体装置を形成した。半導体素子１は易剥離性の接合材で基板１６上の所定位置に固定する。本実施例の半導体装置では、半導体素子１の底面と外部電極３の第３表面層７とが半導体装置の実装面Ｓに露出する状態で半導体素子１が樹脂５の内部に封止されて、半導体素子１と外部電極３がワイヤー４で電気的に接続されている。外部電極３は、実施例１と同様に、第３表面層７と、外部電極本体部９と、第４表面層１３で構成されている。外部電極本体部９は、第３表面層７の表面にＮｉ－Ｐの電解めっき処理を施して形成されている。他は実施例１の半導体装置と同じであるので、同じ部材に同じ符号を付して、その説明を省略する。後述する実施例３においても同じとする。こうした半導体装置によれば、搭載パッド２を省略できる分だけ半導体装置の構造を簡素化して、その製造コストを削減できる。
【0059】
（実施例３） 図６は本発明の実施例３に係る半導体装置を示している。実施例３では、搭載パッド２が省略された半導体装置用基板に対して、半導体素子１が対をなす外部電極３を跨ぐ状態で接合材を介して固定するようにした。本実施例の半導体装置では、外部電極３の第３表面層７が半導体装置の実装面Ｓに露出する状態で半導体素子１が樹脂５の内部に封止されて、半導体素子１と外部電極３がワイヤー４で電気的に接続されている。外部電極本体部９は、第３表面層７の表面にＮｉ－Ｐの電解めっき処理を施して形成されている。実施例３の半導体装置においても、半導体素子１を支持する搭載パッド２を省略することができる。こうした半導体装置によれば、実施例２の半導体装置と同様に、搭載パッド２を省略できる分だけ半導体装置の構造を簡素化して、その製造コストを削減できる。なお、半導体素子１と外部電極３はワイヤ接合（ワイヤボンディング）に替えてフリップチップ接合（フリップチップボンディング）で電気的に接続してあってもよく、この場合には接合材を省略できる。
【符号の説明】
【0060】
１ 半導体装置
２ 搭載パッド
３ 外部電極
４ ワイヤー
５ 樹脂
６ 第１表面層
７ 第３表面層
８ 搭載パッド本体部
９ 外部電極本体部
１０・１１ オーバーハング部
１２ 第２表面層
１３ 第４表面層
１６ 基板
１７ レジスト層
Ｓ 実装面
２ 搭載パッド
３ 外部電極
４ ワイヤー
５ 樹脂
６ 第１表面層
７ 第３表面層
８ 搭載パッド本体部
９ 外部電極本体部
１０・１１ オーバーハング部
１２ 第２表面層
１３ 第４表面層
１６ 基板
１７ レジスト層
Ｓ 実装面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】