特開 2024-9721 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024009721

(43)【公開日】2024-01-23

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H10B 12/00 20230101AFI20240116BHJP

【ＦＩ】

H01L27/108 671A

H01L27/108 621C

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022111463

(22)【出願日】2022-07-11

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100140486

【弁理士】

【氏名又は名称】鎌田 徹

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100121843

【弁理士】

【氏名又は名称】村井 賢郎

(72)【発明者】

【氏名】村瀬 正恭

(72)【発明者】

【氏名】野田 光太郎

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083AD06

5F083AD24

5F083AD31

5F083GA10

5F083JA02

5F083JA39

5F083JA40

5F083JA56

5F083PR21

(57)【要約】

【課題】酸化物半導体層を有する半導体装置において、酸化物半導体層に効果的に酸素を供給可能にした構成の半導体装置、及び半導体装置の製造方法を提供する。
【解決手段】本開示に係る半導体装置は、スルーホール内に形成され、酸化物半導体で構成されたチャネルと、チャネル上に形成され、導電性を有する酸化物である第１材料で構成された第１電極と、第１電極上に形成され、金属で構成された第２電極と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

スルーホール内に形成され、酸化物半導体で構成されたチャネルと、
前記チャネル上に形成され、導電性を有する酸化物である第１材料で構成された第１電極と、
前記第１電極上に形成され、金属で構成された第２電極と、
を備える半導体装置。

【請求項2】

前記第１電極は、前記第１材料を含み、
前記第１電極の周囲に形成され、前記第１材料を含み、絶縁性を有する絶縁膜をさらに備える、
請求項１に記載の半導体装置。

【請求項3】

前記第１電極と、前記絶縁膜とが同一層に形成される、
請求項２に記載の半導体装置。

【請求項4】

前記第１電極は、前記第２電極よりも高い酸素透過性を有する、
請求項１に記載の半導体装置。

【請求項5】

前記第１電極及び前記絶縁膜は、前記第２電極よりも高い酸素透過性を有する、
請求項２に記載の半導体装置。

【請求項6】

前記第１材料は、Ｏ、Ｉｎ及びＳｎを含み、
前記絶縁膜は、前記第１材料に加え、Ｍｇ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ及びＢｉから選択される少なくともいずれか１つの元素を含む、
請求項２に記載の半導体装置。

【請求項7】

半導体基板と、
前記半導体基板上に形成され、前記チャネルと電気的に接続されたキャパシタと、をさらに備える、
請求項１に記載の半導体装置。

【請求項8】

前記チャネルの周囲に形成された絶縁膜と、
前記チャネルに電界を発生させるための制御電極と、
前記半導体基板上に形成され、前記制御電極と電気的に接続された半導体素子と、をさらに備える、
請求項７に記載の半導体装置。

【請求項9】

第１スルーホール内に、第１チャネルを構成する酸化物半導体を形成し、
第２スルーホール内に、第２チャネルを構成する酸化物半導体を形成し、
前記第１チャネル及び前記第２チャネル上の領域に、導電性を有する酸化物で構成された導電膜を形成し、
前記第１チャネルと前記第２チャネルとの間の領域の前記導電膜に金属をドープし、
金属がドープされた前記導電膜に対して酸素をアニールする、
半導体装置の製造方法。

【請求項10】

前記第１チャネル及び前記第２チャネル上の領域に、導電性を有する酸化物で構成された導電膜を形成することは、前記第１チャネルと前記第２チャネルとを前記導電膜を介して電気的に接続することを含み、
前記第１チャネルと前記第２チャネルとの間の領域の前記導電膜に金属をドープすることは、前記第１チャネルと前記第２チャネルとを電気的に絶縁することを含む、
請求項９に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

近年、酸化物半導体で構成されたチャネルを有する半導体装置が開発されている。例えば、酸化物半導体トランジスタを、メモリセルのスイッチングトランジスタに適用したＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2017-168623号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の一実施形態では、酸化物半導体で構成されたチャネルに対して、アニールによる酸素供給を行いやすい構成とすることが可能な半導体装置を提供する。

【課題を解決するための手段】

【0005】

実施形態の半導体装置は、スルーホール内に形成され、酸化物半導体で構成されたチャネルと、チャネル上に形成され、導電性を有する酸化物である第１材料で構成された第１電極と、第１電極上に形成され、金属で構成された第２電極と、を備える。

【図面の簡単な説明】

【0006】

【図1】図１は、半導体記憶装置の構成例を示す断面模式図である。

【図2】図２は、半導体記憶装置の構成例の一部の断面模式図である。

【図3】図３は、半導体記憶装置の製造方法の例を説明するための断面模式図である。

【図4】図４は、半導体記憶装置の製造方法の例を説明するための断面模式図である。

【図5】図５は、半導体記憶装置の製造方法の例を説明するための断面模式図である。

【図6】図６は、半導体記憶装置の製造方法の例を説明するための断面模式図である。

【図7】図７は、比較例の半導体記憶装置の構成例を示す断面模式図である。

【図8】図８は、半導体記憶装置の製造方法の例を説明するための断面模式図である。

【発明を実施するための形態】

【0007】

以下、図面を参照しながら本発明の実施形態について説明する。以下の説明では、同一または類似の構成要素には同一の符号を付して説明を省略する場合がある。

【0008】

本明細書において、説明の便宜上、「上」または「下」という用語を用いる場合があるが、これらは図面における相対位置を説明するものであって、鉛直方向における上下とは異なる場合がある。

【0009】

本実施形態の半導体記憶装置は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、複数のメモリセルからなるメモリセルアレイを含んで構成される。メモリセルは、電界効果トランジスタ（ＦＥＴ、Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と、キャパシタとを備える。メモリセルは、行列方向に配列されることでメモリセルを形成する。メモリセルは行列方向に加え、上下方向にも複数配列されてもよい。メモリセルを構成する電界効果トランジスタのゲートは対応するワード線に接続され、ソースまたはドレインの一方はキャパシタの一方の電極に接続され、ソースまたはドレインの他方は対応するビット線に接続される。キャパシタの一方の電極は、上記のように電界効果トランジスタの一方の電極に接続される。キャパシタの他方の電極は、所定の電位を供給する電源線に接続される。メモリセルは、ワード線による電界効果トランジスタのスイッチングによりビット線からキャパシタに電荷を蓄積することでデータを保持する。なお、本実施形態の半導体記憶装置１は、本発明の半導体装置の一例である。

【0010】

図１は、本実施形態の半導体記憶装置１の構成例を示す断面模式図である。図２は、図１の一部を示す断面模式図である。図１に示すように、半導体記憶装置１は、半導体基板１０と、半導体素子１１と、第１キャパシタ電極２１と、誘電体２２と、第２キャパシタ電極２３と、導電体２４と、導電体２５と、導電体３１と、絶縁層３２と、下部電極４１と、酸化物半導体層４２と、ゲート酸化膜４３と、ワード線４４と、上部電極４５と、絶縁層４６と、バリアメタル５１と、ランディングパッド５２と、絶縁膜５３と、絶縁層６０と、を備える。

【0011】

半導体基板１０は、例えば単結晶シリコン等で形成された基板である。

【0012】

半導体素子１１は、半導体基板１０上に形成されたＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等であるが、その他の半導体素子であってもよい。半導体素子１１は、例えば、半導体集積回路を構成する。

【0013】

第１キャパシタ電極２１、誘電体２２、第２キャパシタ電極２３、導電体２４、及び導電体２５は、キャパシタ２０を構成する。このキャパシタ２０は、メモリセルの構成要素である。図１には、４つのキャパシタ２０が図示される。キャパシタ２０の数は任意に変更可能である。

【0014】

本実施形態のキャパシタ２０は、いわゆるピラー型キャパシタ、またはシリンダー型キャパシタ等の３次元キャパシタである。キャパシタ２０は、第１キャパシタ電極２１と第２キャパシタ電極２３との間に導電体２４、誘電体２２、及び導電体２５を備え、電極間に電荷を蓄積する。

【0015】

第１キャパシタ電極２１は、例えば、アモルファスシリコン等の材料を含む。第２キャパシタ電極２３、導電体２４及び導電体２５は、例えば、タングステン（Ｗ）、または窒化チタン（ＴｉＮ）等の材料を含む。誘電体２２は絶縁体であって、例えば、酸化ハフニウム等の材料を含む。

【0016】

下部電極４１、酸化物半導体層４２、ゲート酸化膜４３、ワード線４４、及び上部電極４５は、電界効果トランジスタ４０を構成する。電界効果トランジスタ４０は、キャパシタ２０の上方に形成される。電界効果トランジスタ４０は、メモリセルの構成要素である。図１及び図２には、４つのキャパシタ２０と対になった４つの電界効果トランジスタ４０が示されている。電界効果トランジスタ４０の数は、キャパシタ２０の数に応じて任意に変更可能である。

【0017】

下部電極４１は、第１キャパシタ電極２１の上に設けられ、第１キャパシタ電極２１と電気的にも接続される。下部電極４１は、例えば、酸化インジウムスズ（ＩＴＯ）等の金属酸化物を含む。

【0018】

酸化物半導体層４２は、下部電極４１と上部電極４５との間に形成されたスルーホール内に形成され、上下方向に柱状に延びる。酸化物半導体層４２は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物であり、いわゆるＩＧＺＯである。酸化物半導体層４２は、電界効果トランジスタ４０のチャネルを形成する。

【0019】

ゲート酸化膜４３は、酸化物半導体層４２とワード線４４との間に、酸化物半導体層４２の周囲を覆うよう設けられる。ゲート酸化膜４３は絶縁体であって、例えば、シリコン及び酸素を含む。

【0020】

ワード線４４は、メモリセルにおけるワード線を形成するとともに、電界効果トランジスタ４０のゲート電極を形成する。ワード線４４は、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、及びルテニウム（Ｒｕ）からなる群から選ばれる少なくとも１つの材料を含む導電体であり、典型的にはタングステンで構成される。ワード線４４は、本発明の「制御電極」の一例である。

【0021】

上部電極４５は、酸化物半導体層４２の上に設けられる。上部電極４５は、導電性酸化物を含む導電体であり、例えば、酸化インジウムスズ（ＩＴＯ）等の金属酸化物を含む。上部電極４５は、本発明の「第１電極」の一例である。

【0022】

上部電極４５は、電界効果トランジスタ４０のソース電極またはドレイン電極のいずれか一方として機能し、下部電極４１は、電界効果トランジスタ４０のソース電極またはドレイン電極のいずれか他方として機能する。

【0023】

半導体記憶装置１の電界効果トランジスタ４０では、ゲート電極として機能するワード線４４と、ソース電極またはドレイン電極との間に所定の電位差を生じさせることで、酸化物半導体層４２のチャネル領域に電界が発生し、ソース電極からドレイン電極に向かって電流が流れる。ワード線４４は、チャネルとなる酸化物半導体層４２に電界を生じさせるための制御電極であるともいえる。

【0024】

バリアメタル５１は、上部電極４５を覆うように上部電極４５の上に設けられる。バリアメタル５１は、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等の導電体により構成される。バリアメタル５１は、上部電極４５と比較して、酸素透過性が低くなっている。バリアメタル５１は、本発明の「第２電極」の一例である。

【0025】

ランディングパッド５２は、バリアメタル５１上に形成され、メモリセルのビット線として機能する。ランディングパッド５２は、例えば、タングステン（Ｗ）等の導電体で構成される。

【0026】

導電体３１は、例えば、メモリセルと半導体素子１１とを電気的に接続する。導電体３１は、いわゆるビアとしての機能を有する。導電体３１は、例えば銅などで構成される。

【0027】

絶縁層３２は、キャパシタ２０が形成された層においてキャパシタ２０間を電気的に絶縁する絶縁体である。絶縁層３２は、例えば、窒化シリコン（ＳｉＮ）等で構成される。

【0028】

絶縁層４６は、酸化物半導体層４２等が形成された層に設けられた絶縁体である。絶縁層４６は、例えば、テトラエトキシシラン（ＴＥＯＳ）等のガスを用いたＣＶＤ等の手段により形成された酸化シリコン（ＳｉＯ_２）等で構成される。

【0029】

絶縁膜５３は、上部電極４５と同一層の、上部電極４５の周囲に設けられた絶縁体であり、上部電極４５間を電気的に絶縁する。絶縁膜５３は、上部電極４５と同様の酸化インジウムスズ（ＩＴＯ）等の金属酸化物に加え、マグネシウム（Ｍｇ）、Ｖ（バナジウム）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及びビスマス（Ｂｉ）から選択される少なくともいずれか１つの金属の元素を含む。

【0030】

絶縁膜５３は、製造工程における酸化インジウムスズ等が形成された後の工程で、上記のマグネシウム等の金属がイオン注入されることで、導電体である上部電極４５とは異なる絶縁体となる。すなわち、絶縁膜５３は、上部電極４５と物理的に連続するよう形成され、マグネシウム等の金属のドープ（注入）により絶縁体として機能するものである。絶縁膜５３において、酸化インジウムスズ等の金属酸化膜に注入されるものは、上記のマグネシウム等に限定されず、金属酸化膜に注入することで金属酸化膜の電気抵抗を高めて実質的に絶縁体にできる材料であれば限定されない。

【0031】

絶縁層６０は、上部電極４５の上に形成された絶縁体であり、ランディングパッド５２及びバリアメタル５１を、隣接して配置されたランディングパッド５２及びバリアメタル５１と電気的に絶縁する。絶縁層６０は、例えば、シリコンと酸素とを含む。

【0032】

（半導体記憶装置１の製造方法）
次に、半導体記憶装置１の製造方法において、本実施形態で特徴的な部分を説明する。以下で説明する工程以外は、従来の半導体装置の製造方法を採用可能である。

【0033】

図３は、酸化物半導体層４２及び絶縁層４６の上層に、上部電極４５及び絶縁膜５３が形成される前の状態を示している。酸化物半導体層４２及びゲート酸化膜４３は、絶縁層４６に形成されたスルーホール内に形成される。酸化物半導体層４２、ゲート酸化膜４３、及び絶縁層４６の上層には、導電体５４が積層して形成される。このとき、導電体５４が一面に形成されるため、複数の酸化物半導体層４２同士が導電体５４を介して電気的に接続された状態となっている。

【0034】

さらに、導電体５４の上には、バリアメタル５１、ランディングパッド５２、被膜５５、及びライナー膜５６が形成される。被膜５５はランディングパッド５２の上に形成される。ライナー膜５６は、バリアメタル５１、ランディングパッド５２、及び被膜５５を取り囲むよう形成される。図１及び図２では被膜５５を示していないが、図３と同様に被膜５５を有してもよいし、被膜５５を有さない構成としてもよい。

【0035】

図４は、図３に示す製造途中の半導体記憶装置を上方から見た平面図である。円状になった被膜５５の周囲に、円環状のライナー膜５６が形成されている。被膜５５及びライナー膜５６は、互い違いに配列して設けられる。

【0036】

図３及び図４に示す状態において、導電体５４にドープ（注入）すべきマグネシウム等の材料を供給してイオン注入を行う。これによって、図５に示すように、上部電極４５、絶縁膜５３、及び被膜５７が形成される。上部電極４５は、マグネシウム等が注入されることなく、導電体５４と同じ材料からなる。一方で絶縁膜５３は、導電体５４にマグネシウム等が注入されることで抵抗が大きくなり、絶縁体となる。これにより、隣接する上部電極４５同士は電気的に絶縁され、酸化物半導体層４２も互いに電気的に絶縁される。被膜５７は、マグネシウム等が注入された被膜５５及びライナー膜５６である。

【0037】

ここで、導電体５４に注入される材料は、酸化インジウムスズ等の金属酸化物に注入することで、この金属酸化物の電気抵抗を高めて実質的に絶縁体にできる材料であれば任意に選択されてもよい。具体的には、導電体５４に注入される材料は、マグネシウム（Ｍｇ）、Ｖ（バナジウム）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及びビスマス（Ｂｉ）から選択される少なくともいずれか１つ以上の金属元素を有する。好ましくは、導電体５４にマグネシウム（Ｍｇ）を注入する。

【0038】

例えば、「Ｒ＆Ｄ 神戸製鋼技報 Ｖｏｌ．４８ Ｎｏ．３ Ｐ．３９～ 『酸化インジウムの電子状態に及ぼす不純物の影響』」には、Ｉｎ_２Ｏ_３にＭｇをドープすることでアクセプタ準位が形成されることが示唆されている。「APPLIED PHYSICS LETTERS 101, 102107 (2012), Mg acceptor doping of In2O3 and overcompensation by oxygen vacancies」には、Ｉｎ_２Ｏ_３にＭｇを注入することで抵抗率の上昇が確認されたことが記載されている。名古屋大学の研究グループによって、イオン化エネルギーがＩｎ_２Ｏ_３に比較的近いＧａＮにおいて、Ｍｇを注入することによりｐ型結晶を作成することに成功した研究結果も報告されている（_{https://www.nagoya-u.ac.jp/about-nu/public-relations/researchinfo/upload_images/20190528_imass001.pdf}）

【0039】

本願の発明者らによる調査及び検討に加え、上記の研究結果等からも、Ｉｎ_２Ｏ_３に対してＭｇを注入することで抵抗率が上昇し、絶縁体として機能させられることが判る。

【0040】

また、「Physics Review B 79.165202 (Published 8 April 2009), Electronic structure, donor and acceptor transitions, and magnetism of
3d impurities in In₂O₃and ZnO」及び「Physics Review Materials 3, 034605 (Published 15 March 2019), Enabling visible-light absorption and p-type doping in In₂O₃by adding Bi」によれば、上記のＭｇに代えて、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＢｉを用いた場合でもアクセプタとして機能させることができると推測される。すなわち、本願の発明者らによる調査及び検討に加え、上記の研究結果からも、Ｉｎ_２Ｏ_３にＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＢｉから選択される少なくともいずれか１つ以上の元素を注入した場合であっても、絶縁体として機能させられることが判る。

【0041】

図６は、図５に示す製造途中の半導体記憶装置を上方から見た平面図である。被膜５７の下には導電体５４が形成され、被膜５７の周囲には絶縁膜５３が形成される。

【0042】

図６の状態から、酸化物半導体層４２に酸素を供給してアクティブにするため、加熱による酸素アニールが行われる。

【0043】

このとき、絶縁膜５３を有さない図７の比較例の構成の場合は、バリアメタル５１が酸素を透過しないため、酸化物半導体層４２に供給される酸素の経路が上部電極４５の側壁からのみになる。この上部電極４５の側壁は、例えば５ｎｍ程度の高さであるため、供給される酸素が限定的となり、酸化物半導体層４２に十分な酸素を供給するのに長時間を要する。

【0044】

一方で、図２に示す本実施形態の構成では、絶縁膜５３が酸素を透過可能であるため、酸化物半導体層４２に供給される酸素の経路が、絶縁膜５３及び上部電極４５となる。これにより、上記図７の比較例の構成に比べて酸化物半導体層４２に対して効率的に酸素を供給することが可能となり、酸化物半導体層４２に十分な酸素を供給するのに要する時間を短縮できる。

【0045】

図６の状態で酸素アニールを行った後、被膜５５及び被膜５７を除去し、絶縁層６０、第１ビット線６１、及び第２ビット線６２を形成する。これにより、図８に示す半導体記憶装置１を製造できる。

【0046】

図８において、第１ビット線６１は、例えば、窒化チタン等の導電体で構成される。第２ビット線６２は、例えば、タングステン等の導電体で構成される。

【0047】

以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。

【0048】

例えば、本発明の構成は、実施形態の半導体記憶装置１に限定されるものではなく、スルーホール内に形成され、酸化物半導体で構成されたチャネルとして機能する酸化物半導体層４２と、このチャネル上に形成され、導電性を有する酸化物である上部電極４５と、上部電極４５上に形成されたバリアメタル５１とを備える半導体装置であってもよい。すなわち、必ずしも記憶装置である必要もない。

【0049】

実施形態における積層構造は一例にすぎず、例えば、上部電極４５と、上部電極４５上のバリアメタル５１と、上部電極４５に隣接して設けられた絶縁膜５３であって、上部電極４５と同じ材料に加え、何らかの元素を注入されることで絶縁体となった絶縁膜５３を有する、実施形態と異なる積層構造を採用してもよい。

【0050】

実施形態の半導体記憶装置１は、積層方向にキャパシタ２０及び電界効果トランジスタ４０を複数形成した半導体装置としてもよい。

【0051】

実施形態の半導体記憶装置１は、記憶装置として機能させるためにキャパシタ２０を備える構成としているが、キャパシタ２０を備えない半導体装置としてもよい。

【符号の説明】

【0052】

１…半導体記憶装置
１０…半導体基板
１１…半導体素子
２０…キャパシタ
２１…第１キャパシタ電極
２２…誘電体
２３…第２キャパシタ電極
２４…導電体
２５…導電体
３１…導電体
３２…絶縁層
４０…電界効果トランジスタ
４１…下部電極
４２…酸化物半導体層
４３…ゲート酸化膜
４４…ワード線
４５…上部電極
４６…絶縁層
５１…バリアメタル
５２…ランディングパッド
５３…絶縁膜
５４…導電体
５５…被膜
５６…ライナー膜
５７…被膜
６０…絶縁層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】