IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本無線株式会社の特許一覧

<>
  • 特開-PLL回路 図1
  • 特開-PLL回路 図2
  • 特開-PLL回路 図3
  • 特開-PLL回路 図4
  • 特開-PLL回路 図5
  • 特開-PLL回路 図6
  • 特開-PLL回路 図7
  • 特開-PLL回路 図8
  • 特開-PLL回路 図9
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024097670
(43)【公開日】2024-07-19
(54)【発明の名称】PLL回路
(51)【国際特許分類】
   H03L 7/107 20060101AFI20240711BHJP
   H03L 7/093 20060101ALN20240711BHJP
   H03L 7/12 20060101ALN20240711BHJP
【FI】
H03L7/107 150
H03L7/093
H03L7/12
【審査請求】未請求
【請求項の数】1
【出願形態】OL
(21)【出願番号】P 2023001292
(22)【出願日】2023-01-06
(71)【出願人】
【識別番号】000004330
【氏名又は名称】日本無線株式会社
(74)【代理人】
【識別番号】100126561
【弁理士】
【氏名又は名称】原嶋 成時郎
(72)【発明者】
【氏名】諸星 光則
【テーマコード(参考)】
5J106
【Fターム(参考)】
5J106AA04
5J106CC01
5J106CC21
5J106CC42
5J106CC53
5J106DD08
5J106DD32
5J106GG07
5J106HH01
5J106JJ04
5J106KK03
5J106KK24
5J106KK25
5J106QQ02
5J106QQ07
(57)【要約】
【課題】位相雑音・スプリアスの劣化を抑制した上で、出力周波数を設定値通りにすることが可能なPLL回路を提供する。
【解決手段】電圧制御発振器からの出力信号と基準信号との位相を比較し、所定のループ帯域幅に基づく制御電圧を前記電圧制御発振器に出力することで、基準信号の位相と出力信号の位相を同期させるとともに、設定された出力周波数の時間的変化を示す設定周波数変化SCに沿った周波数の出力信号を出力するPLL回路であって、所定のループ帯域幅が、位相雑音が所定の雑音レベルを超えない第1のループ帯域幅に設定され、第1のループ帯域幅では出力信号の周波数と設定周波数変化SCにおける周波数との周波数誤差が所定の誤差を超える場合には、所定のループ帯域幅が、第1のループ帯域幅よりも広く周波数誤差が所定の誤差を超えない第2のループ帯域幅に設定される。
【選択図】図5
【特許請求の範囲】
【請求項1】
電圧制御発振器からの出力信号と基準信号との位相を比較し、所定のループ帯域幅に基づく制御電圧を前記電圧制御発振器に出力することで、前記基準信号の位相と前記出力信号の位相を同期させるとともに、設定された出力周波数の時間的変化を示す設定周波数変化に沿った周波数の前記出力信号を出力するPLL回路であって、
前記所定のループ帯域幅が、位相雑音が所定の雑音レベルを超えない狭いループ帯域幅である第1のループ帯域幅に設定され、前記第1のループ帯域幅では前記出力信号の周波数と前記設定周波数変化における周波数との周波数誤差が所定の誤差を超える場合には、前記所定のループ帯域幅が、前記第1のループ帯域幅よりも広く前記周波数誤差が前記所定の誤差を超えないループ帯域幅である第2のループ帯域幅に設定される、
ことを特徴とするPLL回路。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、入力される制御電圧に応じて発振する電圧制御発振器(VCO:Voltage Controlled Oscillator)を利用したPLL回路(Phase Locked Loop:位相同期回路)に関する。
【背景技術】
【0002】
PLL回路は、例えば、周波数の基準となる基準信号と、電圧制御発振器からのVCO出力信号との位相を比較し、基準信号に比べてVCO出力信号の位相が進んでいる場合に、進相信号をハイレベルにし、逆の場合には遅相信号をハイレベルにする。次に、チャージポンプから進相信号と遅相信号とを1つのCP出力信号として出力し、ループフィルタによってCP出力信号の高周波成分を遮断したループ帯域幅に基づいて、直流の制御電圧を生成して電圧制御発振器に出力する。そして、電圧制御発振器は、制御電圧に応じた周波数の信号を発振し、この信号を送信信号として送信回路から出力する。
【0003】
このようなPLL回路のなかには、周波数スイープ機能を備え、FMCW(Frequency Modulated Continuous Wave、周波数変調連続波)レーダで使用する三角波や鋸波を生成可能なものが知られている(例えば、特許文献1等参照。)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第6537746号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、PLL回路の出力周波数(VCO出力信号の周波数)の精度は、PLL回路のループ帯域幅に依存する。すなわち、ループ帯域幅が広すぎると、出力周波数が設定値通りの階段状となる。このとき、出力周波数が階段状になっても周波数誤差が微小であるため、ほとんどのアプリケーションでは問題とならない。しかしながら、ループ帯域幅が広すぎると、位相雑音・スプリアスが劣化する、という問題がある。
【0006】
一方、ループ帯域幅が狭すぎると、位相雑音・スプリアスの劣化はないが、PLL回路の応答が追い付かずに、出力周波数が設定値から乖離した非線形変化となり、ターゲット距離を送受信の周波数差から算出するFMCWレーダでは大きな問題となる。
【0007】
このように、ループ帯域幅が広すぎると、出力周波数が設定値通りになるが位相雑音・スプリアスが劣化し、ループ帯域幅が狭すぎると、位相雑音・スプリアスの劣化はないが出力周波数が設定値から乖離した非線形変化となる。このため、特に三角波や鋸波においては、設定周波数の変化が緩やかなところと急峻なところが存在するため、位相雑音・スプリアスの劣化を抑制した上で、出力周波数を設定値通りにすることが困難であった。
【0008】
そこで本発明は、位相雑音・スプリアスの劣化を抑制した上で、出力周波数を設定値通りにすることが可能なPLL回路を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために請求項1に記載の発明は、電圧制御発振器からの出力信号と基準信号との位相を比較し、所定のループ帯域幅に基づく制御電圧を前記電圧制御発振器に出力することで、前記基準信号の位相と前記出力信号の位相を同期させるとともに、設定された出力周波数の時間的変化を示す設定周波数変化に沿った周波数の前記出力信号を出力するPLL回路であって、前記所定のループ帯域幅が、位相雑音が所定の雑音レベルを超えない狭いループ帯域幅である第1のループ帯域幅に設定され、前記第1のループ帯域幅では前記出力信号の周波数と前記設定周波数変化における周波数との周波数誤差が所定の誤差を超える場合には、前記所定のループ帯域幅が、前記第1のループ帯域幅よりも広く前記周波数誤差が前記所定の誤差を超えないループ帯域幅である第2のループ帯域幅に設定される、ことを特徴とする。
【発明の効果】
【0010】
請求項1に記載の発明によれば、まず、ループ帯域幅が、位相雑音が所定の雑音レベルを超えない狭いループ帯域幅である第1のループ帯域幅に設定されるため、位相雑音・スプリアスの劣化を抑制することが可能となる。一方、設定周波数変化での周波数変化率が急峻なところでは、第1のループ帯域幅では出力信号の周波数と設定周波数変化における周波数との周波数誤差が所定の誤差を超える。しかし、その場合には、ループ帯域幅が、第1のループ帯域幅よりも広く周波数誤差が所定の誤差を超えないループ帯域幅である第2のループ帯域幅に設定されるため、出力周波数を設定値(設定周波数変化)通りにすることが可能となる。このようにして、位相雑音・スプリアスの劣化を抑制した上で、出力周波数を設定値通りにすることが可能となる。
【0011】
なお、ループ帯域幅が第2のループ帯域幅に設定されることで位相雑音が一時的に劣化するが、設定周波数変化全体・周期全体では平均化されるため劣化は小さい。また、FMCWレーダでは、通常、三角波や鋸波での周波数折り返し点(周波数が急峻に変化する点)を信号処理に使用しないため、問題とはならない。
【図面の簡単な説明】
【0012】
図1】この発明の実施の形態に係るPLL回路を示す概略構成図である。
図2】PLL回路において、設定周波数変化の全周期にわたってループ帯域幅が狭い場合の出力周波数(a)と、設定周波数変化に対する周波数誤差(b)と、位相雑音(c)を示す図である。
図3】PLL回路において、設定周波数変化の全周期にわたってループ帯域幅が中程度の場合の出力周波数(a)と、設定周波数変化に対する周波数誤差(b)と、位相雑音(c)を示す図である。
図4】PLL回路において、設定周波数変化の全周期にわたってループ帯域幅が広い場合の出力周波数(a)と、設定周波数変化に対する周波数誤差(b)と、位相雑音(c)を示す図である。
図5図1のPLL回路において、設定周波数変化の変化率に応じてループ帯域幅を適宜適正化した場合の出力周波数を示す概念図である。
図6】PLL回路において、設定周波数変化の全周期にわたってループ帯域幅を変えた場合の、ループ帯域幅ごとの位相雑音の変化を示す図である。
図7】PLL回路において、設定周波数変化の全周期にわたってループ帯域幅を変えた場合の、ループ帯域幅ごとの出力周波数の変化を示す図である。
図8図7の設定周波数変化が急峻時の拡大図である。
図9】PLL回路におけるループ帯域幅ごとの残留周波数誤差の時間的変化を示す図である。
【発明を実施するための形態】
【0013】
以下、この発明を図示の実施の形態に基づいて説明する。
【0014】
図1は、この発明の実施の形態に係るPLL回路1を示す概略構成図である。このPLL回路1は、電圧制御発振器(VCO)2からの出力信号の位相を基準信号源3からの基準信号の位相と同期させるとともに、予め設定された周波数変化(設定周波数変化・仕様)に沿って出力信号の周波数を連続的に変化・変調させるFMCWレーダ用PLL回路であり、設定周波数変化の変化率に応じてループ帯域幅を適宜(動的に)適正化する点で、従来のPLL回路とは構成が異なるものである。
【0015】
まず、基本的構成としては、従来と同様に、電圧制御発振器2からの出力信号を位相比較器/チャージポンプ4にフィードバックし、基準信号の位相と出力信号の位相とを比較する。比較の結果、基準信号に比べて出力信号の位相が進んでいる場合には、進相信号をハイレベルにし、逆の場合には、遅相信号をハイレベルにする。次に、位相比較器/チャージポンプ4から進相信号と遅相信号とを1つのCP出力信号としてループフィルタ5に入力し、ループフィルタ5によってCP出力信号の高周波成分を遮断した所定のループ帯域幅に基づいて、直流の制御電圧を生成して電圧制御発振器2に入力する。これにより、電圧制御発振器2からの出力信号の位相が、基準信号の位相と同期する。
【0016】
また、電圧制御発振器2からの出力信号をPLLシンセサイザ(周波数分周器)6で分周して位相比較器/チャージポンプ4に入力することで、基準信号の周波数の任意倍の周波数の出力信号を出力する。この際、予め設定された出力周波数の時間的変化を示す設定周波数変化(三角波や鋸波など)に従って分周数を変えることで、設定周波数変化に沿った周波数の出力信号を出力するようになっている。すなわち、PLLシンセサイザ6の分周数設定を位相比較器/チャージポンプ4の位相比較周波数の周期(例えば、10nsec)毎に書換えて、出力周波数を細かい階段状に変化させる。ここで、この実施の形態では、PLLシンセサイザ6は、非整数分周が可能なフラクショナル-Nで構成され、さらに、量子化ノイズを低減可能な分周比パターンを生成するΔΣ変調器が使用されている。
【0017】
このような基本的構成において、上記の所定のループ帯域幅が次のように動的・可変に設定されている。
基本的には、位相雑音が所定の雑音レベルを超えない狭いループ帯域幅である第1のループ帯域幅に設定される。
ただし、第1のループ帯域幅では出力信号の周波数(出力周波数)と設定周波数変化における周波数との周波数誤差が所定の誤差を超える場合には、第1のループ帯域幅よりも広く周波数誤差が所定の誤差を超えないループ帯域幅である第2のループ帯域幅に設定される。
ここで、後述するように、設定周波数変化などに応じて、第2のループ帯域幅として異なる2つ以上のループ帯域幅を設けてもよい。
【0018】
換言すると、設定周波数変化全体(周期全体)における位相雑音が所定の許容レベルを超えず、かつ、設定周波数変化全体を通じて周波数誤差が所定の誤差を超えないように、ループ帯域幅を設定、調整する。ここで、所定の雑音レベルとは、通常時(設定周波数変化が急峻でなく緩やかな時)にこのレベルを超えなければ、急峻時に一時的に位相雑音が上昇・劣化しても、設定周波数変化全体を通じての位相雑音が所定の許容レベルを超えないレベル・値である。
【0019】
このように、ループ帯域幅を動的に設定・調整するのは、次のような理由によるものである。
【0020】
すなわち、ループ帯域幅が狭い場合、位相雑音・スプリアスの劣化はないが、PLL回路1の応答が追い付かずに、出力周波数が設定周波数変化(設定値)から乖離した非線形変化となり、ターゲット距離を送受信の周波数差から算出するFMCWレーダでは大きな問題となる。
【0021】
例えば、図2(a)に示すように、チャープ帯域を37.5MHz、掃引時間を5μsとする略直角三角形の三角波の設定周波数変化SCに対して、ループ帯域幅が狭い250kHzの場合、図2(c)に示すように、小数点分周雑音(SDM)がVCO雑音よりも小さくなる。しかしながら、図2(a)、(b)に示すように、設定周波数変化SCの急峻時(略垂直に周波数が降下する時)において、設定周波数変化SCに対する出力周波数FCの周波数誤差が大きくなる。なお、9μs程度で元の周波数に復帰するが、掃引開始が35μs後のため問題はない。
【0022】
一方、ループ帯域幅が広い場合、出力周波数が設定周波数変化(設定値)通りになるが、位相雑音・スプリアスが劣化する。例えば、図2と同じ設定周波数変化SCでループ帯域幅が中程度に広い(狭い場合の2倍程の)500kHzの場合、図3(a)、(b)に示すように、ループ帯域幅が狭い250kHzの場合に比べて、設定周波数変化SCに対する出力周波数FCの周波数誤差が改善される。しかしながら、図3(c)に示すように、小数点分周雑音(SDM)がVCO雑音を超えて大きくなる。なお、5μs程度で元の周波数に復帰するが、掃引開始が35μs後のため問題はない。
【0023】
さらにループ帯域幅が広い(狭い場合の4倍程の)1MHzの場合、図2と同じ設定周波数変化SCで図4(a)、(b)に示すように、ループ帯域幅が狭い250kHzの場合に比べて、設定周波数変化SCに対する出力周波数FCの周波数誤差がさらに大きく改善される。しかしながら、図4(c)に示すように、小数点分周雑音(SDM)がさらに大きくなる。なお、2μs程度で元の周波数に復帰するが、掃引開始が35μs後のため問題はない。
【0024】
このように、ループ帯域幅が狭いと、位相雑音は小さいが設定周波数変化に対する出力周波数の誤差が大きくなり、ループ帯域幅が広いと、設定周波数変化に対する出力周波数の誤差は小さいが位相雑音が大きくなる、という相反する特性を解消するために、ループ帯域幅を動的に設定・調整するものである。具体的には、設定周波数変化における各変化率に応じて、制御部7によってループ帯域幅を逐次調整する。
【0025】
例えば、設定周波数変化SCが上記と同様な三角波で、図5に示すように、設定周波数が徐々に直線的に変化し変化率が緩やかな変化部SC1と、設定周波数が略垂直に降下する急峻な変化部SC2があるとする。この場合、設定周波数変化SCの全周期に占める緩やかな変化部SC1の時間的割合が、急峻な変化部SC2よりも大きく、緩やかな変化部SC1での位相雑音が全周期における位相雑音に大きく影響する(大きく占める)。
【0026】
このため、緩やかな変化部SC1におけるループ帯域幅を狭いループ帯域幅である第1のループ帯域幅に設定・調整し、急峻な変化部SC2におけるループ帯域幅を第1のループ帯域幅よりも広いループ帯域幅である第2のループ帯域幅に設定・調整する。例えば、緩やかな変化部SC1での第1のループ帯域幅を250kHzとし、急峻な変化部SC2での第2のループ帯域幅を1MHzとする。これにより、図5に示すような出力周波数FCとなり、設定周波数変化SCの全周期における位相雑音が低く、かつ、全周期を通じて設定周波数変化SCに対する周波数誤差が小さくなる。
【0027】
ここで、設定周波数変化において変化率が小さいところ(緩やかな変化部)が複数ある場合、複数の緩やかな変化部に対して1つの第1のループ帯域幅を設定してもよい。つまり、緩やかな変化部が複数あり、所定の位相雑音と周波数誤差が得られる場合には、共通の第1のループ帯域幅を適用してもよい。
【0028】
一方、設定周波数変化において変化率が大きいところ(急峻な変化部)が複数ある場合、それぞれに対して異なる第2のループ帯域幅を設定してもよいし、1つの同一の第2のループ帯域幅を設定してもよい。つまり、急峻な変化部が複数ある場合、所定の位相雑音と周波数誤差が得られる限りにおいて、共通の第2のループ帯域幅を適用としてもよいし、それぞれ異なる第2のループ帯域幅を適用してもよい。
【0029】
このように、1つの第1のループ帯域幅を基準のループ帯域幅とし、設定周波数変化に応じて1つまたは複数の第2のループ帯域幅を適用することで、所定の位相雑音と周波数誤差が得られるようにすればよい。
【0030】
ここで、ループ帯域幅を変える方法としては、一般にチャージポンプの電流を調整したり、ループフィルタの諸元を変えたりする手法がある。この実施の形態では、設定周波数変化における各変化率に応じて、制御部7から位相比較器/チャージポンプ4、ループフィルタ5およびPLLシンセサイザ6に制御信号を送信し、チャージポンプの電流を調整したり、ループフィルタ5のスイッチ51を開閉(諸元を変更)したりすることで、ループ帯域幅を調整する。
【0031】
また、第1のループ帯域幅と第2のループ帯域幅の具体的な値については、設定周波数変化に応じてそれぞれのループ帯域幅を変えながら、位相雑音と周波数誤差を確認することで決定、設定される。
【0032】
例えば、既製の小数点分周PLL-ICで出力周波数(設定周波数変化)を9.95~10.05GHz、位相比較周波数を100MHz、ループ帯域幅を0.23MHz~3.68MHzとして、変調周期が20.5μsec、周波数偏移が50MHzのFMCWレーダ波を生成した場合、図6に示すような位相雑音および図7図8に示すような出力周波数となる。すなわち、図6に示すように、ループ帯域幅fkが狭いほど位相雑音が小さく、図7図8に示すように、ループ帯域幅fkが広いほど出力周波数が設定周波数変化通りになる。
【0033】
また、周波数切替幅に対する周波数誤差の時間変化は、図9に示すようになり、ループ帯域幅fkを2倍にすると、周波数が2倍の速さで引き込まれる。周波数切替幅が100MHzであれば、80dBが周波数誤差1Hz、周波数切替幅が1kHzであれば、30dBが周波数誤差1Hzに相当する。そして、FMCWレーダ波の掃引中は、階段のステップ(周波数切替幅)が小さいため、ループ帯域幅fkが狭くても追従できるが、周波数切替幅が大きい周波数の折り返し点(急峻に変化する点)では、収束に時間を要するため、ループ帯域幅fkを広くしないと大きな周波数誤差が生じる。
【0034】
この場合、許容する周波数誤差を1ppm(60dB)、周波数折り返し時の収束時間の目標時間を1μsとすると、ループ帯域幅fkが0.92MHzで目標時間内となる。この結果、周波数掃引時のループ帯域幅fkつまり第1のループ帯域幅を0.23MHz、周波数折り返し時のループ帯域幅fkつまり第2のループ帯域幅を0.92MHz(周波数掃引時の4倍程度)に設定するものである。
【0035】
このように、本PLL回路1によれば、まず、ループ帯域幅が、位相雑音が所定の雑音レベルを超えない狭いループ帯域幅である第1のループ帯域幅に設定されるため、位相雑音・スプリアスの劣化を抑制することが可能となる。一方、設定周波数変化での周波数変化率が急峻なところでは、第1のループ帯域幅では出力信号の周波数と設定周波数変化における周波数との周波数誤差が所定の誤差を超える。しかし、その場合には、ループ帯域幅が、第1のループ帯域幅よりも広く周波数誤差が所定の誤差を超えないループ帯域幅である第2のループ帯域幅に設定されるため、出力周波数を設定値(設定周波数変化)通りにすることが可能となる。このようにして、位相雑音・スプリアスの劣化を抑制した上で、出力周波数を設定値通りにすることが可能となる。
【0036】
なお、ループ帯域幅が第2のループ帯域幅に設定されることで位相雑音が一時的に劣化するが、設定周波数変化全体・周期全体では平均化されるため劣化は小さい。また、FMCWレーダでは、通常、三角波や鋸波での周波数折り返し点(周波数が急峻に変化する点)を信号処理に使用しないため、問題とはならない。
【0037】
以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では、設定周波数変化が三角波や鋸波の場合について主として説明したが、その他の設定周波数変化にも適用できることは勿論である。
【符号の説明】
【0038】
1 PLL回路
2 電圧制御発振器
3 基準信号源
4 位相比較器/チャージポンプ
5 ループフィルタ
6 PLLシンセサイザ(フラクショナル-N)
7 制御部
SC 設定周波数変化
FC 出力周波数
図1
図2
図3
図4
図5
図6
図7
図8
図9