知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098142
(43)【公開日】2024-07-22
(54)【発明の名称】イメージセンサー及びその製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20240712BHJP
【ＦＩ】
H01L27/146 D
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023207927
(22)【出願日】2023-12-08
(31)【優先権主張番号】10-2023-0003081
(32)【優先日】2023-01-09
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】柳 制亨
(72)【発明者】
【氏名】林 夏珍
(72)【発明者】
【氏名】田 鍾▲みん▼
(72)【発明者】
【氏名】全 宅洙
(72)【発明者】
【氏名】許 在成
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA14
4M118CA04
4M118CA07
4M118CA09
4M118CA22
4M118CA34
4M118CB13
4M118DD04
4M118DD09
4M118EA14
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118FA38
4M118GB09
4M118GC08
4M118GC11
4M118GD04
4M118HA25
4M118HA30
(57)【要約】 （修正有）
【課題】電気的及び光学的特性が向上したイメージセンサー及びその製造方法を提供する。
【解決手段】イメージセンサーは、マイクロレンズ３５０と、カラーフィルター３４０と、反射防止膜３１０と、光電変換領域ＰＤとを含む複数のピクセル領域を有する半導体基板１００及び半導体基板上でピクセル領域の各々に該当するオープニングを定義するフェンス構造体３２０を含み、フェンス構造体は、半導体基板の上の金属パターン３２２、金属パターン上の低屈折パターン３２８及び金属パターンと低屈折パターンとの間の金属酸化物パターン３２４を含む。
【選択図】図５Ａ
【解決手段】イメージセンサーは、マイクロレンズ３５０と、カラーフィルター３４０と、反射防止膜３１０と、光電変換領域ＰＤとを含む複数のピクセル領域を有する半導体基板１００及び半導体基板上でピクセル領域の各々に該当するオープニングを定義するフェンス構造体３２０を含み、フェンス構造体は、半導体基板の上の金属パターン３２２、金属パターン上の低屈折パターン３２８及び金属パターンと低屈折パターンとの間の金属酸化物パターン３２４を含む。
【選択図】図５Ａ
【特許請求の範囲】
【請求項1】
複数のピクセル領域を含む半導体基板と、
前記半導体基板上で前記ピクセル領域の各々に該当するオープニングを定義するフェンス構造体と、を含み、
前記フェンス構造体は、前記半導体基板の上の金属パターン、前記金属パターン上の低屈折パターン、及び前記金属パターンと前記低屈折パターンとの間の金属酸化物パターンを含む、イメージセンサー。
前記半導体基板上で前記ピクセル領域の各々に該当するオープニングを定義するフェンス構造体と、を含み、
前記フェンス構造体は、前記半導体基板の上の金属パターン、前記金属パターン上の低屈折パターン、及び前記金属パターンと前記低屈折パターンとの間の金属酸化物パターンを含む、イメージセンサー。
【請求項2】
前記金属パターン及び前記金属酸化物パターンは、同一の金属物質を含み、
前記金属物質は、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、及びＩｎの中で少なくとも１つを含む、請求項１に記載のイメージセンサー。
前記金属物質は、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、及びＩｎの中で少なくとも１つを含む、請求項１に記載のイメージセンサー。
【請求項3】
前記金属酸化物パターンは、窒素（Ｎ）をさらに含む、請求項１に記載のイメージセンサー。
【請求項4】
前記金属酸化物パターンの厚さは、前記金属パターンの厚さより小さい、請求項１に記載のイメージセンサー。
【請求項5】
前記金属パターンと前記金属酸化物パターンの厚さの和は、４０Å～１００Åである、請求項１に記載のイメージセンサー。
【請求項6】
前記金属パターンは、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ａｌ、Ｗ、Ｃｕ、及びＩＴＯの中で少なくとも１つを含む、請求項１に記載のイメージセンサー。
【請求項7】
前記金属酸化物パターンは、ＴｉＯｘ、ＴｉＯＮ、及びＩＴＯの中で少なくとも１つを含む、請求項１に記載のイメージセンサー。
【請求項8】
前記金属パターンは、３０Å～６０Åの厚さを有する、請求項１に記載のイメージセンサー。
【請求項9】
前記金属酸化物パターンは、３０Å～６０Åの厚さを有する、請求項１に記載のイメージセンサー。
【請求項10】
前記フェンス構造体の前記オープニング内に各々提供されるカラーフィルターと、
前記フェンス構造体の側壁及び前記カラーフィルターの底面を覆う保護膜と、をさらに含む、請求項１に記載のイメージセンサー。
前記フェンス構造体の側壁及び前記カラーフィルターの底面を覆う保護膜と、をさらに含む、請求項１に記載のイメージセンサー。
【請求項11】
前記ピクセル領域の各々で前記半導体基板内に提供される光電変換領域と、
前記半導体基板内に配置されて前記ピクセル領域の各々を定義するピクセル分離構造体と、をさらに含み、
前記フェンス構造体は、前記ピクセル分離構造体と重畳される、請求項１に記載のイメージセンサー。
前記半導体基板内に配置されて前記ピクセル領域の各々を定義するピクセル分離構造体と、をさらに含み、
前記フェンス構造体は、前記ピクセル分離構造体と重畳される、請求項１に記載のイメージセンサー。
【請求項12】
複数のピクセル領域を含む半導体基板と、
前記半導体基板上で前記ピクセル領域の各々に該当するオープニングを定義するフェンス構造体と、を含み、
前記フェンス構造体は、前記半導体基板の上のバリアーパターン及び前記バリアーパターン上の低屈折パターンを含み、
前記バリアーパターンは、金属及び酸素を含み、
前記バリアーパターンは、前記半導体基板と隣接する下部部分及び前記低屈折パターンと隣接する上部部分を含み、
前記バリアーパターンの酸素濃度は、前記下部部分より前記上部部分で大きい、イメージセンサー。
前記半導体基板上で前記ピクセル領域の各々に該当するオープニングを定義するフェンス構造体と、を含み、
前記フェンス構造体は、前記半導体基板の上のバリアーパターン及び前記バリアーパターン上の低屈折パターンを含み、
前記バリアーパターンは、金属及び酸素を含み、
前記バリアーパターンは、前記半導体基板と隣接する下部部分及び前記低屈折パターンと隣接する上部部分を含み、
前記バリアーパターンの酸素濃度は、前記下部部分より前記上部部分で大きい、イメージセンサー。
【請求項13】
前記バリアーパターンの前記上部部分における透過率は、前記バリアーパターンの前記下部部分における透過率より大きい、請求項１２に記載のイメージセンサー。
【請求項14】
前記バリアーパターンの前記下部部分は、酸素を含まない、請求項１２に記載のイメージセンサー。
【請求項15】
前記バリアーパターンは、窒素（Ｎ）をさらに含む、請求項１２に記載のイメージセンサー。
【請求項16】
前記バリアーパターン内の前記金属は、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、及びＩｎの中で少なくとも１つを含む、請求項１２に記載のイメージセンサー。
【請求項17】
前記バリアーパターンは、４０Å～１００Åの厚さを有する、請求項１２に記載のイメージセンサー。
【請求項18】
互いに対向する第１面及び第２面を有する半導体基板と、
前記半導体基板は、受光領域及び遮光領域を含み、
前記受光領域及び前記遮光領域で、前記半導体基板内に配置されて複数のピクセル領域を定義するピクセル分離構造体と、
前記受光領域及び前記遮光領域で前記ピクセル領域の前記半導体基板内に提供された光電変換領域と、
前記半導体基板の前記第２面上に配置され、前記ピクセル領域に各々提供される複数のマイクロレンズと、
前記マイクロレンズと前記半導体基板の前記第２面との間に配置され、前記ピクセル領域に各々提供されるカラーフィルターと、
前記カラーフィルターと前記半導体基板の前記第２面との間に配置される反射防止膜と、
前記反射防止膜上に配置され、互いに隣接する前記カラーフィルターの間に配置されるフェンス構造体と、を含み、
前記フェンス構造体は、前記反射防止膜上のバリアーパターン及び前記バリアーパターン上の低屈折パターンを含み、
前記バリアーパターンは、前記反射防止膜上の金属パターン及び前記金属パターンと前記低屈折パターンとの間の金属酸化物パターンを含む、イメージセンサー。
前記半導体基板は、受光領域及び遮光領域を含み、
前記受光領域及び前記遮光領域で、前記半導体基板内に配置されて複数のピクセル領域を定義するピクセル分離構造体と、
前記受光領域及び前記遮光領域で前記ピクセル領域の前記半導体基板内に提供された光電変換領域と、
前記半導体基板の前記第２面上に配置され、前記ピクセル領域に各々提供される複数のマイクロレンズと、
前記マイクロレンズと前記半導体基板の前記第２面との間に配置され、前記ピクセル領域に各々提供されるカラーフィルターと、
前記カラーフィルターと前記半導体基板の前記第２面との間に配置される反射防止膜と、
前記反射防止膜上に配置され、互いに隣接する前記カラーフィルターの間に配置されるフェンス構造体と、を含み、
前記フェンス構造体は、前記反射防止膜上のバリアーパターン及び前記バリアーパターン上の低屈折パターンを含み、
前記バリアーパターンは、前記反射防止膜上の金属パターン及び前記金属パターンと前記低屈折パターンとの間の金属酸化物パターンを含む、イメージセンサー。
【請求項19】
前記遮光領域で前記反射防止膜上に配置され、前記遮光領域の前記光電変換領域と重畳される遮光パターンをさらに含み、
前記遮光パターンは、前記バリアーパターンと同一の物質を含む、請求項１８に記載のイメージセンサー。
前記遮光パターンは、前記バリアーパターンと同一の物質を含む、請求項１８に記載のイメージセンサー。
【請求項20】
前記バリアーパターン及び前記遮光パターンは、金属及び酸素を含み、
前記バリアーパターンは、前記半導体基板と隣接する下部部分及び前記低屈折パターンと隣接する上部部分を含み、
前記バリアーパターンの酸素濃度は、前記下部部分より前記上部部分において大きい、請求項１９に記載のイメージセンサー。
前記バリアーパターンは、前記半導体基板と隣接する下部部分及び前記低屈折パターンと隣接する上部部分を含み、
前記バリアーパターンの酸素濃度は、前記下部部分より前記上部部分において大きい、請求項１９に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はイメージセンサー及びその製造方法に関し、より詳細には電気的及び光学的特性がより向上されたイメージセンサー及びその製造方法に関する。
【背景技術】
【0002】
イメージセンサーは光学映像を電気信号に変換させる。最近になって、コンピュータ産業と通信産業の発達につれてデジタルカメラ、ビデオカメラ、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ等の様々な分野で性能が向上されたイメージセンサーの需要が増大している。
【0003】
イメージセンサーとしては電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）及びＣＭＯＳイメージセンサーがある。この中で、ＣＭＯＳイメージセンサーは駆動方式が簡単であり、信号処理回路を単一チップに集積することができるので、製品の小型化が可能である。ＣＭＯＳイメージセンサーは電力消耗もまた非常に低いので、バッテリー容量が制限的である製品に適用が容易である。また、ＣＭＯＳイメージセンサーはＣＭＯＳ工程技術を互換して使用することができるので、製造単価を下げることができる。したがって、ＣＭＯＳイメージセンサーは技術開発と共に高解像度が具現可能につれ、その使用が急激に増えている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１１，３０２，７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題はより向上された電気的及び光学的特性を有するイメージセンサー及びその製造方法を提供することにある。
【0006】
本発明が解決しようとする課題は以上で言及した課題に制限されなく、言及されないその他の課題は下記の記載から当業者に明確に理解されるべきである。
【課題を解決するための手段】
【0007】
上記解決しようとする課題を達成するために本発明の一実施形態によるイメージセンサーは、複数のピクセル領域を含む半導体基板、及び前記半導体基板上で前記ピクセル領域の各々に該当するオープニングを定義するフェンス構造体を含み、前記フェンス構造体は前記半導体基板の上の金属パターン、前記金属パターン上の低屈折パターン、及び前記金属パターンと前記低屈折パターンとの間の金属酸化物パターンを含むことができる。
【0008】
上記解決しようとする課題を達成するために発明の一実施形態によるイメージセンサーは、複数のピクセル領域を含む半導体基板、及び前記半導体基板上で前記ピクセル領域の各々に該当するオープニングを定義するフェンス構造体を含み、前記フェンス構造体は前記半導体基板の上のバリアーパターン及び前記バリアーパターン上の低屈折パターンを含み、前記バリアーパターンは金属及び酸素を含み、前記バリアーパターンは前記半導体基板と隣接する下部部分及び前記低屈折パターンと隣接する上部部分を含み、前記バリアーパターンの酸素濃度は前記下部部分より前記上部部分において大きいことができる。
【0009】
上記解決しようとする課題を達成するために本発明の一実施形態によるイメージセンサーは、互いに対向する第１面及び第２面を有する半導体基板と、前記半導体基板は受光領域及び遮光領域を含み、前記受光領域及び前記遮光領域で、前記半導体基板内に配置されて複数のピクセル領域を定義するピクセル分離構造体、前記受光領域及び前記遮光領域で前記ピクセル領域の前記半導体基板内に提供された光電変換領域、前記半導体基板の前記第２面上に配置され、前記ピクセル領域に各々提供される複数のマイクロレンズ、前記マイクロレンズと前記半導体基板の前記第２面との間に配置され、前記ピクセル領域に各々提供されるカラーフィルター、前記カラーフィルターと前記半導体基板の前記第２面との間に配置される反射防止膜、及び前記反射防止膜上に配置され、互いに隣接する前記カラーフィルターの間に配置されるフェンス構造体を含み、前記フェンス構造体は前記反射防止膜上のバリアーパターン及び前記バリアーパターン上の低屈折パターンを含み、前記バリアーパターンは前記反射防止膜上の金属パターン及び前記金属パターンと前記低屈折パターンとの間の金属酸化物パターンを含むことができる。
【0010】
上記解決しようとする課題を達成するために本発明の一実施形態によるイメージセンサーの製造方法は、複数のピクセル領域を含む半導体基板を提供すること、前記半導体基板上に反射防止膜を形成すること、前記反射防止膜上にバリアー膜を形成すること、前記バリアー膜上に低屈折膜を形成すること、前記低屈折膜、前記バリアー膜をパターニングして前記反射防止膜を露出させるフェンス構造体を形成し、前記フェンス構造体は前記ピクセル領域の各々に対応するオープニングを定義すること、及び前記オープニング内にカラーフィルターを形成することを含み、前記バリアー膜を形成することは前記反射防止膜上に金属膜及び金属酸化膜を順に形成することを含むことができる。
【0011】
その他の実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【0012】
本発明の実施形態によれば、フェンス構造体で金属パターンの厚さを最小化することができるので、金属パターンによる感度（ｓｅｎｓｉｔｉｖｉｔｙ）低下を最小化することができる。
【図面の簡単な説明】
【0013】
【図1】本発明の実施形態によるイメージセンサーのブロック図である。
【図2A】本発明の実施形態によるイメージセンサーの単位ピクセルの回路図である。
【図2B】本発明の実施形態によるイメージセンサーの単位ピクセルの回路図である。
【図3】本発明の実施形態によるイメージセンサーの一部を示す平面図である。
【図18】本発明の実施形態による半導体装置を含むイメージセンサーの概略的な平面図である。
【発明を実施するための形態】
【0014】
以下、図面を参照して本発明の実施形態によるイメージセンサー及びその製造方法に対して詳細に説明する。
【0015】
図１は本発明の実施形態によるイメージセンサーのブロック図である。
【0016】
図１を参照すれば、イメージセンサーはアクティブピクセルセンサーアレイ１（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ ａｒｒａｙ）、行デコーダー２（ｒｏｗ ｄｅｃｏｄｅｒ）、行ドライバー３（ｒｏｗ ｄｒｉｖｅｒ）、列デコーダー４（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）、タイミング発生器５（ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ）、相関二重サンプラー６（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ）、アナログデジタルコンバータ７（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）、及び入出力バッファ８（Ｉ／Ｏ ｂｕｆｆｅｒ）を含む。
【0017】
アクティブピクセルセンサーアレイ１は２次元的に配列された複数の単位ピクセルを含み、光信号を電気的信号に変換する。アクティブピクセルセンサーアレイ１は行ドライバーからピクセル選択信号、リセット信号、及び電荷伝送信号のような複数の駆動信号によって駆動されることができる。また、変換された電気的信号は相関二重サンプラーに提供される。
【0018】
行ドライバー３は行デコーダー２でデコーディングされた結果に応じて多数の単位ピクセルを駆動するための多数の駆動信号をアクティブピクセルセンサーアレイ１に提供する。単位ピクセルが行列形状に配列された場合には各行ごとに駆動信号が提供されることができる。
【0019】
タイミング発生器５は行デコーダー２及び列デコーダー４にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供する。
【0020】
相関二重サンプラー（ＣＤＳ）６はアクティブピクセルセンサーアレイ１で生成された電気信号を受信して維持（ｈｏｌｄ）及びサンプリングする。相関二重サンプラーは特定の雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）と電気的信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルの差に該当する差レベルを出力する。
【0021】
アナログデジタルコンバータ（ＡＤＣ）７は相関二重サンプラーから出力された差レベルに該当するアナログ信号をデジタル信号に変換して出力する。
【0022】
入出力バッファ８はデジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダー４でのデコーディング結果に応じて順次的に映像信号処理部（図示せず）にデジタル信号を出力する。
【0023】
【0024】
図２Ａを参照すれば、単位ピクセルＰは複数の光電変換素子ＰＤ１、ＰＤ２、複数のトランスファートランジスタＴＸ１、ＴＸ２、フローティング拡散領域ＦＤ、及び複数のピクセルトランジスタを含むことができる。
【0025】
一例として、単位ピクセルＰは第１及び第２光電変換素子ＰＤ１、ＰＤ２、第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、第１及び第２トランスファートランジスタＴＸ１、ＴＸ２に共通に連結される第１フローティング拡散領域ＦＤ１を含むことができる。
【0026】
ピクセルトランジスタはリセットトランジスタＲＸ（ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ）、ソースフォロワートランジスタ（ＳＦ；ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ）、選択トランジスタＳＥＬ（ｓｅｌｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）、及び二重変換利得トランジスタＤＣＸ（ｄｕａｌ ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ ｔｒａｎｓｉｓｔｏｒ）を含むことができる。実施形態で、各単位ピクセルＰが４つのピクセルトランジスタを含むことと開示しているが、本発明はこれに制限されなく、各単位ピクセルＰでピクセルトランジスタの数は変わることができる。
【0027】
詳細に、第１及び第２光電変換素子ＰＤ１、ＰＤ２は入射光に対応する電荷を生成及び蓄積することができる。第１及び第２光電変換素子ＰＤ１、ＰＤ２は、例えばフォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏ ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＰＰＤ）、及びこれらの組合であり得る。
【0028】
第１及び第２トランスファートランジスタＴＸ１、ＴＸ２は第１及び第２光電変換素子ＰＤ１、ＰＤ２に蓄積された電荷を第１フローティング拡散領域ＦＤ１に伝送する。第１及び第２トランスファー信号ＴＧ１、ＴＧ２によって第１及び第２トランスファートランジスタＴＸ１、ＴＸ２が制御されることができる。第１及び第２トランスファートランジスタＴＸ１、ＴＸ２は第１フローティング拡散領域ＦＤ１を共有することができる。
【0029】
第１フローティング拡散領域ＦＤ１は第１又は第２光電変換素子ＰＤ１、ＰＤ２で生成された電荷が伝達されて累積的に格納する。第１フローティング拡散領域ＦＤ１に蓄積された光電荷の量に応じてソースフォロワートランジスタＳＦが制御されることができる。
【0030】
リセットトランジスタＲＸはリセットゲート電極ＲＧに印加されるリセット信号に応じて第１フローティング拡散領域ＦＤ１及び第２フローティング拡散領域ＦＤ２に蓄積された電荷を周期的にリセットさせることができる。詳細に、リセットトランジスタＲＸのドレーン端子は二重変換利得トランジスタＤＣＸと連結されることができ、ソース端子はピクセル電源電圧ＶＰＩＸに連結される。リセットトランジスタＲＸと二重変換利得トランジスタＤＣＸがターンオンされれば、ピクセル電源電圧ＶＰＩＸが第１及び第２フローティング拡散領域ＦＤ１、ＦＤ２に伝達される。したがって、第１及び第２フローティング拡散領域ＦＤ１、ＦＤ２に蓄積された電荷が排出されて第１及び第２フローティング拡散領域ＦＤ１、ＦＤ２がリセットされることができる。
【0031】
二重変換利得トランジスタＤＣＸは第１フローティング拡散領域ＦＤ１と第２フローティング拡散領域ＦＤ２との間に連結されることができる。二重変換利得トランジスタＤＣＸは第２フローティング拡散領域ＦＤ２を通じてリセットトランジスタＲＸと直列に連結されることができる。即ち、二重変換利得トランジスタＤＣＸは第１フローティング拡散領域ＦＤ１とリセットトランジスタＲＸとの間に連結されることができる。二重変換利得トランジスタＤＣＸは二重変換利得制御信号に応答して第１フローティング拡散領域ＦＤ１のキャパシタンスＣＦＤ１を可変させることによって単位ピクセルＰの変換利得を可変させることができる。
【0032】
具体的に、イメージ撮影の時、低照度及び高照度の光がピクセルアレイに同時に入射されるか、或いは強い光及び弱い光が同時にピクセルアレイに入射されることができる。したがって、各ピクセルは入射される光に応じて変換利得が可変されることができる。即ち、二重変換利得トランジスタＤＣＸがターンオフ（Ｔｕｒｎ－ｏｆｆ）されて単位ピクセルは第１変換利得を有することができ、二重変換利得トランジスタＤＣＸがターンオン（Ｔｕｒｎ－ｏｎ）されて第１変換利得より大きい第２変換利得を有することができる。即ち、二重変換利得トランジスタＤＣＸの動作に応じて、第１変換利得モード（又は高照度モード）と第２変換利得モード（又は低照度モード）で異なる変換利得が提供されることができる。
【0033】
二重変換利得トランジスタＤＣＸがターンオフされるとき、第１フローティング拡散領域ＦＤ１のキャパシタンスは第１キャパシタンスＣＦＤ１に該当することができる。二重変換利得トランジスタＤＣＸがターンオンされるとき、第１フローティング拡散領域ＦＤ１が第２フローティング拡散領域ＦＤ２と連結されて第１及び第２フローティング拡散領域ＦＤ１、ＦＤ２でキャパシタンスは第１及び第２キャパシタンスＣＦＤ１、ＣＦＤ２の和になることができる。言い換えれば、二重変換利得トランジスタＤＣＸがターンオンされるとき、第１又は第２フローティング拡散領域ＦＤ１又はＦＤ２のキャパシタンスが増加して変換利得が減少されることができ、二重変換利得トランジスタＤＣＸがターンオフされるとき、第１フローティング拡散領域ＦＤ１のキャパシタンスが減少して変換利得は増加されることができる。
【0034】
ソースフォロワートランジスタＳＦはソースフォロワーゲート電極に入力される第１フローティング拡散領域ＦＤ１の電荷量に比例してソース－ドレーン電流を発生させるソースフォロワーバッファ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）であり得る。ソースフォロワートランジスタＳＦはフローティング拡散領域ＦＤでの電位変化を増幅し、選択トランジスタＳＥＬを通じて増幅された信号を出力ラインＶｏｕｔに出力する。ソースフォロワートランジスタＳＦのソース端子は電源電圧ＶＤＤに連結され、ソースフォロワートランジスタＳＦのドレーン端子は選択トランジスタＳＥＬのソース端子と連結されることができる。
【0035】
選択トランジスタＳＥＬは行単位に読み出す単位ピクセルＰを選択することができる。選択ゲート電極に印加される選択信号ＳＧによって選択トランジスタＳＥＬがターンオンされるとき、ソースフォロワートランジスタＳＦのドレーン電極に出力される電気的信号を出力ラインＶｏｕｔに出力することができる。
【0036】
図２Ｂを参照すれば、単位ピクセルＰは第１、第２、第３、及び第４光電変換素子ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、第１、第２、第３、及び第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、及び第１フローティング拡散領域ＦＤ１を含むことができる。また、単位ピクセルＰは図２Ａの実施形態と同様に、４つのピクセルトランジスタＲＸ、ＤＣＸ、ＳＦ、ＳＥＬを含むことができる。
【0037】
第１～第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４は第１フローティング拡散領域ＦＤ１を共有することができる。第１～第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４の伝送ゲート電極は第１～第４トランスファー信号ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４によって各々制御されることができる。
【0038】
図３は本発明の実施形態によるイメージセンサーの一部を示す平面図である。図４は本発明の実施形態によるイメージセンサーの断面図であって、図３のＩ－Ｉ’線に沿って切断した断面を示す。図５Ａは図４のＰ１部分を拡大した図面である。図５Ｂ及び図５Ｃは図５ＡのＰ２部分を拡大した図面である。図６Ａ、図６Ｂ、及び図６Ｃは本発明の様々な実施形態によるイメージセンサーの一部を拡大した図面であって、図４のＰ１部分を拡大した図面である。
【0039】
【0040】
光電変換層１０は、垂直視において、読出し回路層２０と光透過層３０との間に配置されることができる。光電変換層１０は半導体基板１００、ピクセル分離構造体ＰＩＳ、及び光電変換領域ＰＤを含むことができる。外部から入射された光は光電変換領域ＰＤで電気的信号に変換されることができる。
【0041】
詳細に、半導体基板１００は互いに対向する第１面１００ａ（又は前面）及び第２面１００ｂ（又は後面）を有することができる。半導体基板１００は第１導電形（例えば、ｐ形）バルク（ｂｕｌｋ）シリコン基板上に第１導電形エピタキシャル層が形成された基板であり、イメージセンサーの製造工程上、バルクシリコン基板が除去されてｐ形エピタキシャル層のみが残留する基板であり得る。これと異なり、半導体基板１００は第１導電形のウェル（ｗｅｌｌ）を含むバルク半導体基板であってもよい。
【0042】
素子分離膜１０５がピクセル領域ＰＲの各々で半導体基板１００の第１面１００ａに隣接するように配置されることができる。素子分離膜１０５は半導体基板１００の第１面１００ａに活性部を定義することができる。素子分離膜１０５は半導体基板１００の第１面１００ａをリセスして形成された素子分離トレンチ内に提供されることができる。素子分離膜１０５は絶縁物質で成されることができる。
【0043】
ピクセル分離構造体ＰＩＳが半導体基板１００内に配置されて複数のピクセル領域ＰＲを定義することができる。実施形態によれば、ピクセル領域ＰＲは第１～第３ピクセル領域を含むことができ、第１～第３ピクセル領域の各々に波長帯域が互いに異なる光が入射されることができる。第１～第３ピクセル領域は第１方向Ｄ１及び第２方向Ｄ２に沿って配列されることができる。
【0044】
ピクセル分離構造体ＰＩＳは半導体基板１００の第１面１００ａから第２面１００ｂに垂直に延長されることができる。ピクセル分離構造体ＰＩＳは素子分離膜１０５の一部分を貫通することができる。
【0045】
ピクセル分離構造体ＰＩＳは第１方向Ｄ１に沿って互いに並んで延長される第１部分Ｐ１及び第１部分Ｐ１を横切って第２方向Ｄ２に沿って互いに並んで延長される第２部分Ｐ２を含むことができる。ピクセル分離構造体ＰＩＳは、平面視においてピクセル領域ＰＲ又は光電変換領域ＰＤの各々を囲むことができる。
【0046】
ピクセル分離構造体ＰＩＳは半導体基板１００の第１面１００ａで上部幅を有することができ、その底面で下部幅を有することができる。下部幅は上部幅より小さいか、或いは実質的に同一であることができる。一例として、ピクセル分離構造体ＰＩＳの幅は半導体基板１００の第１面１００ａで第２面１００ｂに行くほど、だんだん減少することができる。他の例として、ピクセル分離構造体ＰＩＳの幅は半導体基板１００の第２面１００ｂで第１面１００ａに行くほど、だんだん減少してもよい。
【0047】
ピクセル分離構造体ＰＩＳは半導体基板１００の表面に対して垂直になる方向（即ち、第３方向Ｄ３）に長さを有することができる。ピクセル分離構造体ＰＩＳの長さは半導体基板１００の垂直厚さと実質的に同一であることができる。ピクセル分離構造体ＰＩＳは約１０：１～約１５：１の縦横比を有することができる。
【0048】
ピクセル分離構造体ＰＩＳはライナー絶縁パターン１１１、半導体パターン１１３、及び埋め込み絶縁パターン１１５を含むことができる。
【0049】
ライナー絶縁パターン１１１は半導体パターン１１３と半導体基板１００との間に提供されることができる。ライナー絶縁パターン１１１は半導体基板１００と直接接触することができる。ライナー絶縁パターン１１１は半導体基板１００より低い屈折率を有する物質を含むことができる。ライナー絶縁パターン１１１は、例えばシリコン系絶縁物質（例えば、シリコン窒化物、シリコン酸化物、及び／又はシリコン酸化窒化物）及び／又は高誘電物質（例えば、ハフニウム酸化物及び／又はアルミニウム酸化物）を含むことができる。他の例として、ライナー絶縁パターン１１１は複数の層を含み、前記層は互いに他の物質を含むことができる。
【0050】
半導体パターン１１３は結晶質半導体物質、例えばポリシリコンを含むことができる。一例として、半導体パターン１１３はドーパントをさらに含むことができ、該ドーパントは第１導電形の不純物又は第２導電形の不純物を含むことができる。半導体パターン１１３はアンドープされたポリシリコン膜、ドープされたポリシリコン膜、空気（ａｉｒ）、又はこれらの組み合わせで構成されることができる。
【0051】
埋め込み絶縁パターン１１５は半導体パターン１１３の上面上に配置されることができ、埋め込み絶縁パターン１１５の上面は素子分離膜１０５の上面と実質的に同一なレベルに位置することができる。埋め込み絶縁パターン１１５の底面は素子分離膜１０５の底面より低いレベルに位置するか、又は同一なレベルに位置することができる。
【0052】
埋め込み絶縁パターン１１５の底面はラウンド形状を有してもよい。埋め込み絶縁パターン１１５はシリコン酸化膜、シリコン酸化窒化膜、及びシリコン窒化膜の中で少なくとも１つを含むことができる。
【0053】
光電変換領域ＰＤがピクセル領域ＰＲの各々に提供されることができる。光電変換領域ＰＤは半導体基板１００と反対の第２導電形を有する不純物を半導体基板１００内にイオン注入して形成されることができる。第１導電形の半導体基板１００と第２導電形の光電変換領域ＰＤの接合（ｊｕｎｃｔｉｏｎ）によってフォトダイオードが形成されることができる。光電変換領域ＰＤは入射光の強さに比例して光電荷を生成することができる。
【0054】
一部の実施形態では、光電変換領域ＰＤは半導体基板１００の第１面１００ａと第２面１００ｂとの間にポテンシャル勾配を有するように第１面１００ａに隣接する領域と第２面１００ｂに隣接する領域との間に不純物濃度差を有してもよい。例えば、光電変換領域ＰＤは垂直に積層された複数の不純物領域を含んでもよい。
【0055】
読出し回路層２０が半導体基板１００の第１面１００ａ上に配置されることができる。読出し回路層２０は光電変換領域ＰＤと電気的に連結されるピクセルトランジスタ（例えば、ＭＯＳトランジスタ）を含むことができる。言い換えれば、読出し回路層２０は先に図２Ａ及び図２Ｂを参照して説明されたリセットトランジスタＲＸ、選択トランジスタＳＥＬ、二重変換利得トランジスタＤＣＸ、及びソースフォロワートランジスタＳＦを含むことができる。
【0056】
各々のピクセル領域ＰＲで、半導体基板１００の第１面１００ａ上にトランスファーゲート電極ＴＧが配置されることができる。トランスファーゲート電極ＴＧは、平面視において各ピクセル領域ＰＲの中心部分に位置することができる。トランスファーゲート電極ＴＧの一部は半導体基板１００内に配置されることができ、トランスファーゲート電極ＴＧと半導体基板１００との間にはゲート絶縁膜が介在されることができる。ゲート絶縁膜はシリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜より高い誘電常数を有する高誘電膜、又はこれらの組み合わせで構成されることができる。
【0057】
フローティング拡散領域ＦＤがトランスファーゲート電極ＴＧの一側の半導体基板１００内に提供されることができる。フローティング拡散領域ＦＤは半導体基板１００と反対の不純物をイオン注入して形成されることができる。例えば、フローティング拡散領域ＦＤはｎ形不純物領域であり得る。
【0058】
各々のピクセル領域ＰＲで、トランスファーゲート電極ＴＧと離隔されて少なくとも１つのピクセルトランジスタが提供されることができる。各ピクセル領域ＰＲに提供されるピクセルトランジスタは図２Ａ及び図２Ｂを参照して説明されたリセットトランジスタＲＸ、ソースフォロワートランジスタＳＦ、二重変換利得トランジスタＤＣＸ、及び選択トランジスタＳＥＬの中で１つであり得る。ピクセルトランジスタはピクセルゲート電極及びピクセルゲート電極の両側で半導体基板１００内に提供されるソース／ドレーン領域を含むことができる。
【0059】
トランスファーゲート電極ＴＧ及びピクセルゲート電極は、例えばドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、又はこれらの組合を含むことができる。
【0060】
層間絶縁膜２１０が半導体基板１００の第１面１００ａ上でトランスファーゲート電極ＴＧ及びピクセルゲート電極を覆うことができる。
【0061】
層間絶縁膜２１０内に読出し回路と連結される配線構造体２２１、２２３が配置されることができる。配線構造体２２１、２２３は金属配線２２３及びこれらを連結するコンタクトプラグ２２１を含むことができる。
【0062】
光透過層３０が半導体基板１００の第２面１００ｂ上に配置されることができる。光透過層３０は固定電荷膜３００、反射防止膜３１０、フェンス構造体３２０、保護膜３３０、カラーフィルター３４０、マイクロレンズ３５０、及びパッシベーション膜３６０を含むことができる。光透過層３０は外部から入射される光を集光及びフィルタリングして光電変換層１０に提供することができる。
【0063】
詳細に、半導体基板１００の第２面１００ｂ上に固定電荷膜３００が配置されることができる。固定電荷膜３００は半導体基板１００の第２面１００ｂに存在する欠陥によって生成された電荷（即ち、電子或いは正孔）が光電変換領域ＰＤに移動することを防止することができる。固定電荷膜３００は単一膜又は多層膜を含むことができる。一例として、固定電荷膜３００はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタルＴａ、チタニウム（Ｔｉ）、イットリウム（Ｙ）及びランタノイド（Ｌａ）で構成されたグループから選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）又は金属フッ化物（ｍｅｔａｌ ｆｌｕｏｒｉｄｅ）を含むことができる。例えば、固定電荷膜３００はアルミニウム酸化膜及び／又はハフニウム酸化膜を含むことができる。固定電荷膜３００の厚さは約１ｎｍ～５０ｎｍ範囲であり得る。
【0064】
固定電荷膜３００上に反射防止膜３１０が配置されることができる。図５Ａを参照すれば、反射防止膜３１０は順に積層された第１絶縁膜３１１、第２絶縁膜３１３、及び第３絶縁膜３１５を含むことができる。第１～第３絶縁膜３１１、３１３、３１５は透明な絶縁物質で構成されることができる。第１～第３絶縁膜３１１、３１３、３１５は互いに異なる屈折率を有することができる。第１～第３絶縁膜３１１、３１３、３１５は適切な厚さで結合されて高い透過率を有することができる。
【0065】
一例として、第１及び第３絶縁膜３１１、３１５は同一な屈折率を有することができ、第２絶縁膜３１３は第１及び第３絶縁膜３１１、３１５と異なる屈折率を有することができる。例えば、第１及び第３絶縁膜３１１、３１５は金属酸化物を含むことができ、第２絶縁膜３１３はシリコン酸化物を含むことができる。
【0066】
一例として、第１絶縁膜３１１は固定電荷膜３００より厚い。第２絶縁膜３１３は第１絶縁膜３１１より厚い。第３絶縁膜３１５は第１及び第２絶縁膜３１１、３１３より薄い。第１絶縁膜３１１は、例えば約６００Å～７００Åの厚さを有することができる。第２絶縁膜３１３は、例えば約６５０Å～７５０Åの厚さを有することができる。第３絶縁膜３１５は、例えば約７０Å～１５０Åの厚さを有することができる。
【0067】
反射防止膜３１０上にフェンス構造体３２０が配置されることができる。フェンス構造体３２０はピクセル分離構造体ＰＩＳと類似し、平面視において格子形状を有することができる。フェンス構造体３２０は、平面視においてピクセル分離構造体ＰＩＳと重畳されることができる。即ち、フェンス構造体３２０は第１方向Ｄ１に延長される第１部分Ｐ１及び第１部分Ｐ１を横切って第２方向Ｄ２に延長される第２部分Ｐ２を含むことができる。フェンス構造体３２０は反射防止膜３１０上でピクセル領域ＰＲに各々該当するオープニングを定義することができる。言い換えれば、各オープニングはフェンス構造体３２０の一対の第１部分Ｐ１及び一対の第２部分Ｐ２によって定義されることができる。各オープニングはピクセル領域ＰＲの光電変換領域ＰＤと重畳されることができる。
【0068】
フェンス構造体３２０は反射防止膜３１０上で互いに隣接するカラーフィルター３４０ａ、３４０ｂの間に位置することができる。フェンス構造体３２０の最小幅はピクセル分離構造体ＰＩＳの最小幅と実質的に同一であるか、或いは小さいことができる。
【0069】
フェンス構造体３２０はマイクロレンズ３５０を通じて斜めに入射される光を屈折させて該当ピクセル領域ＰＲの光電変換領域ＰＤに入射させることができる。フェンス構造体３２０の縦横比は約２：１～５：１の範囲を有することができる。フェンス構造体３２０の高さは約４０００Å～７０００Åの範囲を有することができる。フェンス構造体３２０の幅は約５０ｎｍ～１５０ｎｍの範囲を有することができる。
【0070】
より詳細に、図５Ａを参照すれば、フェンス構造体３２０は反射防止膜３１０上のバリアーパターン３２５及びバリアーパターン３２５上の低屈折パターン３２８を含むことができる。
【0071】
実施形態で、バリアーパターン３２５は金属パターン（又は下部部分；３２２）及び金属パターン３２２と低屈折パターン３２８との間の金属酸化物パターン（又は上部部分；３２４）を含むことができる。バリアーパターン３２５の上部部分はバリアーパターン３２５の下部部分より光透過率が大きい物質で構成されることができる。即ち、金属酸化物パターン３２４は金属パターン３２２より光透過率が大きい物質を含むことができる。
【0072】
金属パターン３２２及び金属酸化物パターン３２４は同一な金属物質を含むことができる。例えば、金属パターン３２２及び金属酸化物パターン３２４はＴｉ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、及びＩｎのような金属物質を含むことができる。一例として、金属パターン３２２及び金属酸化物パターン３２４はチタニウム（Ｔｉ）を含むことができる。さらに、金属パターン３２２及び金属酸化物パターン３２４は窒素（Ｎ）をさらに含むことができる。
【0073】
金属パターン３２２は例えば、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ａｌ、Ｗ、Ｃｕ、及びＩＴＯの中で少なくとも１つを含むことができる。金属酸化物パターン３２４は、例えばＴｉＯｘ、ＴｉＯＮ、及びＩＴＯの中で少なくとも１つを含むことができる。
【0074】
バリアーパターン３２５の厚さＴ１、即ち金属パターン３２２と金属酸化物パターン３２４の厚さの和は約４０Å～１００Åであり得る。
【0075】
金属パターン３２２の厚さは金属酸化物パターン３２４の厚さと実質的に同一であるか、或いは異なることができる。詳細に、図５Ｂを参照すれば、金属パターン３２２の厚さＴａが金属酸化物パターン３２４の厚さＴｂより大きいことができる。
【0076】
一例として、金属パターン３２２の厚さは約３０Å～７０Åであり金属酸化物パターン３２４の厚さは約３０Å～６０Åであり得る。
【0077】
図５Ｃを参照すれば、金属酸化物パターン３２４の厚さＴｂが金属パターン３２２の厚さＴａより大きいことができる。一例として、金属パターン３２２の厚さは約３０Å～６０Åであり、金属酸化物パターン３２４の厚さは約３０Å～７０Åであり得る。
【0078】
実施形態によれば、バリアーパターン３２５は金属及び酸素を含むことができ、下部部分と上部部分で酸素濃度が異なることができる。バリアーパターン３２５内で酸素濃度は下部部分でより上部部分で大きいことができる。さらに、バリアーパターン３２５の上部部分に該当する金属酸化物パターン３２４内で酸素濃度は金属パターン３２２で低屈折パターン３２８に行くほど、増加することができる。金属酸化物パターン３２４内で酸素濃度が増加するほど、光透過率が増加することができる。
【0079】
バリアーパターン３２５の下部部分に該当する金属パターン３２２は挫傷不良（イメージの一部が青色に見える現象）を防止することができるので、鮮明な画質を具現することができる。一方、金属パターン３２２が厚い場合、入射光を吸収してイメージセンサーの感度（ｓｅｎｓｉｔｉｖｉｔｙ）を低下させることができる。したがって、実施形態で金属パターン３２２の厚さを最小化してイメージセンサーの感度を向上させることができる。
【0080】
バリアーパターン３２５の上部部分に該当する金属酸化物パターン３２４は金属パターンに比べて大きい光透過率を有するので、入射される光がバリアーパターン３２５で吸収されることを減らすことができる。
【0081】
低屈折パターン３２８はバリアーパターン３２５より低い屈折率を有する物質で成されることができる。また、低屈折パターン３２８はカラーフィルター３４０ａ、３４０ｂより低い屈折率を有する物質で構成されることができる。低屈折パターン３２８は有機物質で構成されることができ、約１．１～１．３の屈折率を有することができる。低屈折パターン３２８は低い屈折率を有するので、光電変換領域ＰＤに入射される光の量を増大させることができ、ピクセル領域ＰＲの間のクロストークを減らすことができる。即ち、各光電変換領域ＰＤで受光効率が増加されることができ、ＳＮＲ（Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ）特性が改善されることができる。
【0082】
低屈折パターン３２８は、例えばテトラエチルオルトシリケート（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、ＴＥＯＳ）のようなシリコン酸化物を含むことができる。低屈折パターン３２８は、例えばシリカナノパーティクルが含まれたポリマー層であってもよい。低屈折パターン３２８はＳｉＯＣＨ膜、ＳｉＯＣ膜、及びＳｉＯＦ膜で構成されたグループで選択された少なくともいずれか１つであり得る。
【0083】
フェンス構造体３２０で低屈折パターン３２８の側壁はバリアーパターン３２５の側壁に整列されることができる。
【0084】
図６Ａを参照すれば、フェンス構造体３２０の上部幅Ｗ１は下部幅Ｗ２より小さいことができ、傾いた側壁を有することができる。フェンス構造体３２０の上部幅Ｗ１は低屈折パターン３２８の上部幅に該当することができる。フェンス構造体３２０の幅は下部で上部に行くほど、だんだん減少することができる。フェンス構造体３２０は金属パターン３２２の下面で最大幅を有することができ、低屈折パターン３２８の上面で最小幅を有することができる。
【0085】
図６Ｂを参照すれば、フェンス構造体３２０はバリアーパターン３２５の下面で最小幅Ｗａを有することができ、低屈折パターン３２８の下面で最大幅Ｗｂを有することができる。バリアーパターン３２５は下部で上部に行くほど、だんだん増加することができる。
【0086】
図６Ｃを参照すれば、低屈折パターン３２８の上部幅Ｗ１はバリアーパターン３２５の幅Ｗ２より大きいことができる。低屈折パターン３２８の側壁はバリアーパターン３２５の側壁と誤整列されることができる。
【0087】
再び図３及び図４を参照すれば、保護膜３３０が反射防止膜３１０上でフェンス構造体３２０の表面を実質的に均一な厚さで覆うことができる。即ち、保護膜３３０はフェンス構造体３２０の上面及び側壁を実質的に均一な厚さで覆うことができる。保護膜３３０はカラーフィルター３４０ａ、３４０ｂの側壁とフェンス構造体３２０の側壁との間でカラーフィルター３４０ａ、３４０ｂの底面と反射防止膜３１０のとの間に延長されることができる。
【0088】
保護膜３３０はカラーフィルター３４０ａ、３４０ｂを保護し、低屈折パターン３２４で水分や汚染物が浸透することを防止することができる。保護膜３３０は疎水性膜質で構成されることができる。保護膜３３０は不純物を含むシリコン酸化物系列の絶縁膜であり得る。一例として、保護膜３３０はカーボン（Ｃ）又は窒素（Ｎ）を含むシリコン酸化物であり得る。保護膜はＳｉＯＣＨ膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＮ膜、ＳｉＣＮ膜、又はＳｉＣ膜を含むことができる。保護膜３３０は、例えばＳｉＯｘＣ２－ｘ膜、ＳｉＯｘＮ１－ｘ膜であり得る。保護膜３３０は約１０Å～２００Åの厚さ範囲有することができる。保護膜３３０は約１０Å～２００Åの厚さで形成されるので、ピクセル領域ＰＲに入射される光の経路に影響を与えないことがきる。
【0089】
保護膜３３０が形成されたフェンス構造体３２０のオープニング内にカラーフィルター３４０ａ、３４０ｂが配置されることができる。
【0090】
カラーフィルター３４０ａ、３４０ｂがピクセル領域ＰＲの各々に対応されて形成されることができる。カラーフィルター３４０ａ、３４０ｂはフェンス構造体３２０によって定義されるオープニングを満たすことができる。カラーフィルター３４０ａ、３４０ｂは単位ピクセルに応じて赤色、緑色、又は青色のカラーフィルターを含むか、マゼンタ、シアン、又はイエローのカラーフィルターを含むことができる。
【0091】
カラーフィルター３４０ａ、３４０ｂは３つ又は４つのカラーフィルターが提供されることができる。一例として、ピクセル領域ＰＲは第１～第３ピクセル領域を含むことができ、第１～第３ピクセル領域に第１～第３カラーフィルターが各々提供されることができる。第１～第３カラーフィルターは赤色、緑色、又は青色のカラーフィルターを含むことができる。これと異なり、第１～第３カラーフィルターはマゼンタ（Ｍｇ；ｍａｇｅｎｔａ）、イエロー（Ｙ；ｙｅｌｌｏｗ）、及びシアン（Ｃｙ；ｃｙａｎ）カラーフィルターを含んでもよい。
【0092】
実施形態によれば、互いに隣接する第２カラーフィルター３４０ｂの間に少なくとも２つの第１カラーフィルター３４０ａが配置されることができる。これとは異なりに、互いに隣接する第２カラーフィルター３４０ｂの間に３つ又は４つ以上の第１カラーフィルター３４０ａが配置されてもよい。フェンス構造体３２０の一部分は同一な色のカラーフィルター３４０ａ又は３４０ｂの間に配置されることができ、フェンス構造体３２０のその他の一部分は互いに異なる色のカラーフィルター３４０ａ、３４０ｂの間に提供されることができる。
【0093】
マイクロレンズ３５０がカラーフィルター３４０ａ、３４０ｂ上に配置されることができる。マイクロレンズ３５０は膨らんでいる形状を有し、所定の曲率半径を有することができる。マイクロレンズ３５０は光透過性樹脂で形成されることができる。
【0094】
パッシベーション膜３６０がマイクロレンズ３５０の表面をコンフォーマルに覆うことができる。パッシベーション膜３６０は、例えば無機酸化物で形成されることができる。
【0095】
図７は本発明の実施形態によるイメージセンサーの断面図であって、図３のＩ－Ｉ’線に沿って切断した断面を示す。図８は図７のＰ３部分を拡大した図面である。説明の簡易化のために、先に説明されたイメージセンサーと同一な技術的特徴に対する説明は省略されることができる。
【0096】
【0097】
第１ピクセル分離構造体ＰＩＳ１が半導体基板１００の第１面１００ａ対して垂直になる方向（即ち、第３方向Ｄ３）に延長されて半導体基板１００内に提供されることができる。第１ピクセル分離構造体ＰＩＳ１は半導体基板１００の第１面１００ａからリセスされるトレンチ内に提供されることができる。
【0098】
第１ピクセル分離構造体ＰＩＳ１の上面は半導体基板１００の第１面１００ａと実質的に共面（ｃｏｐｌａｎａｒ）を構成することができる。第１ピクセル分離構造体ＰＩＳ１の上面は素子分離膜１０５の上面と実質的に共面を構成することができる。
【0099】
第１ピクセル分離構造体ＰＩＳ１は半導体基板１００の第１面１００ａと第２面１００ｂとの間で底面を有することができる。第１ピクセル分離構造体ＰＩＳ１は半導体基板１００の第２面１００ｂと離隔されることができる。第１ピクセル分離構造体ＰＩＳ１は半導体基板１００の第１面１００ａで第１上部幅を有することができ、その底面で第１下部幅を有することができる。第１下部幅は第１上部幅より小さいか、或いは実質的に同一であることができる。一例として、第１ピクセル分離構造体ＰＩＳ１の幅は半導体基板１００の第１面１００ａで第２面１００ｂに行くほど、だんだん減少することができる。第１ピクセル分離構造体ＰＩＳ１は半導体基板１００の表面に対して垂直になる方向（即ち、第３方向Ｄ３）に第１長さを有することができる。
【0100】
第１ピクセル分離構造体ＰＩＳ１は先に説明したように、ライナー絶縁パターン１１１、半導体パターン１１３、及び埋め込み絶縁パターン１１５を含むことができる。
【0101】
第２ピクセル分離構造体ＰＩＳ２が半導体基板１００の第２面１００ｂから垂直方向Ｄ３に延長されて半導体基板１００内に提供されることができる。第２ピクセル分離構造体ＰＩＳ２は半導体基板１００の第２面１００ｂからリセスされる第３トレンチＴ３内に提供されることができる。
【0102】
第２ピクセル分離構造体ＰＩＳ２は半導体基板１００の第１面１００ａと第２面１００ｂとの間で底面を有することができる。即ち、第２ピクセル分離構造体ＰＩＳ２は半導体基板１００の第１面１００ａと離隔されることができる。第２ピクセル分離構造体ＰＩＳ２は第１ピクセル分離構造体ＰＩＳ１と接触することができる。第２ピクセル分離構造体ＰＩＳ２は第１ピクセル分離構造体ＰＩＳ１のライナー絶縁パターン１１１及び半導体パターン１１３と接触することができる。ライナー絶縁パターン１１１の底面は第２ピクセル分離構造体ＰＩＳ２の一部と接触してもよい。
【0103】
第２ピクセル分離構造体ＰＩＳ２は半導体基板１００の第２面１００ｂで第２上部幅を有することができ、その底面で第２下部幅を有することができる。第２下部幅は第２上部幅より小さいか、或いは実質的に同一であることができる。第２ピクセル分離構造体ＰＩＳ２の幅は半導体基板１００の第２面１００ｂから第１面１００ａに行くほど、だんだん減少することができる。
【0104】
第２ピクセル分離構造体ＰＩＳ２は第１ピクセル分離構造体ＰＩＳ１と実質的に同一な平面構造を有することができる。第２ピクセル分離構造体ＰＩＳ２は、平面視において第１ピクセル分離構造体ＰＩＳ１と重畳されることができる。即ち、第２ピクセル分離構造体ＰＩＳ２はフェンス構造体３２０と重畳されることができる。
【0105】
第２ピクセル分離構造体ＰＩＳ２は垂直方向Ｄ３に第２長さを有することができ、第２長さは第１ピクセル分離構造体ＰＩＳ１の第１長さと異なることができる。一例では、第２ピクセル分離構造体ＰＩＳ２の第２長さは第１長さより小さいか、或いは実質的に同一であることができる。
【0106】
第２ピクセル分離構造体ＰＩＳ２はシリコン酸化膜より高い誘電常数を有する少なくとも１つ以上の高誘電膜で構成されることができる。一例として、第２ピクセル分離構造体ＰＩＳ２は表面誘電膜３０１及びギャップフィル誘電膜３０３を含むことができる。
【0107】
表面誘電膜３０１は半導体基板１００の第２面１００ｂから形成されたトレンチの内壁及び半導体基板１００の第２面１００ｂを均一な厚さで覆うことができる。ギャップフィル絶縁膜３０３は表面誘電膜３０１が形成されたトレンチを満たすことができ、半導体基板１００の第２面１００ｂ上で実質的に平坦な上面を有することができる。表面及びギャップフィル誘電膜３０１、３０３はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタルＴａ、チタニウム（Ｔｉ）、イットリウム（Ｙ）、及びランタノイド（Ｌａ）で構成されたグループで選択される少なくとも１つの金属を含む金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）又は金属フッ化物（ｍｅｔａｌ ｆｌｕｏｒｉｄｅ）を含むことができる。例えば、表面誘電膜３０１はアルミニウム酸化膜を含むことができ、ギャップフィル誘電膜３０３はハフニウム酸化膜を含むことができる。
【0108】
第２ピクセル分離構造体ＰＩＳ２のギャップフィル誘電膜３０３上に反射防止膜３１０が配置されることができる。
【0109】
図９は本発明の実施形態によるイメージセンサーの断面図であって、図３のＩ－Ｉ’線に沿って切断した断面を示す。説明の簡易化のために、先に説明されたイメージセンサーと同一な技術的特徴に対する説明は省略されることができる。
【0110】
図９を参照すれば、ピクセル領域ＰＲを定義するピクセル分離構造体ＰＩＳは半導体基板１００の第２面１００ｂからリセスされたトレンチ内に配置されることができる。ピクセル分離構造体ＰＩＳは半導体基板１００の第２面１００ｂで上部幅を有することができ、第１面１００ａと隣接する底面で下部幅を有することができる。下部幅は上部幅より小さいか、或いは実質的に同一であることができる。一例として、ピクセル分離構造体ＰＩＳ１の幅は半導体基板１００の第１面１００ａで第２面１００ｂに行くほど、だんだん増加することができる。
【0111】
ピクセル分離構造体ＰＩＳの上面は半導体基板１００の第２面１００ｂと実質的に共面（ｃｏｐｌａｎａｒ）を構成することができる。ピクセル分離構造体ＰＩＳの底面は素子分離膜１０５と接触することができる。
【0112】
ピクセル分離構造体ＰＩＳは表面誘電膜３０１及びギャップフィル誘電膜３０３を含むことができる。表面誘電膜３０１は半導体基板１００の第２面１００ｂから形成されたトレンチの内壁及び半導体基板１００の第２面１００ｂを均一な厚さで覆うことができる。表面誘電膜３０１は素子分離膜１０５と接触することができる。ギャップフィル絶縁膜３０３は表面誘電膜３０１が形成されたトレンチを満たすことができ、半導体基板１００の第２面１００ｂ上で実質的に平坦な上面を有することができる。ピクセル分離構造体ＰＩＳのギャップフィル誘電膜３０３上に反射防止膜３１０が配置されることができる。
【0113】
【0114】
【0115】
半導体基板１００は第１導電形バルク（ｂｕｌｋ）シリコン基板上に形成された第１導電形エピタキシャル層を含むことができる。ここで、エピタキシャル層はバルクシリコン基板をシードとして利用する選択的エピタキシャル成長（ｓｅｌｅｃｔｉｖｅ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ：ＳＥＧ）を遂行して形成されることができ、エピタキシャル成長工程の間に第１導電形の不純物がドーピングされることができる。例えば、エピタキシャル層はｐ形不純物を含むことができる。
【0116】
これと異なり、半導体基板１００は第１導電形のウェルを含むバルク半導体基板であり得る。他の例として、半導体基板１００はシリコン－オン－インシュレータ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ：ＳＯＩ）基板、ゲルマニウム基板、ゲルマニウム－オン－インシュレータ（ｇｅｒｍａｎｉｕｍｏｎ ｉｎｓｕｌａｔｏｒ：ＧＯＩ）基板、又はシリコン－ゲルマニウム基板であってもよい。
【0117】
各ピクセル領域ＰＲで半導体基板１００の第１面１００ａに隣接し、半導体基板１００に活性部を定義する素子分離膜１０５が形成されることができる。素子分離膜１０５は半導体基板１００の第１面１００ａをパターニングして浅いトレンチを形成し、浅いトレンチ内に絶縁材料を蒸着することによって形成されることができる。素子分離膜１０５を形成することは光電変換領域ＰＤを形成する前又は後に形成されることができる。
【0118】
半導体基板１００にピクセル領域ＰＲを定義するピクセル分離構造体ＰＩＳが形成されることができる。ピクセル分離構造体ＰＩＳを形成することは、半導体基板１００の第１面１００ａをパターニングして深いトレンチを形成すること、深いトレンチの内壁をコンフォーマルに覆うライナー絶縁膜を形成すること、ライナー絶縁膜が形成された深いトレンチを満たすように半導体膜を蒸着すること、半導体基板１００の第１面１００ａが露出されるようにライナー絶縁膜及び半導体パターン１１３を平坦化して深いトレンチ内にライナー絶縁パターン１１１、半導体パターン１１３、及び埋め込み絶縁パターン１１５を形成することを含むことができる。ライナー絶縁パターン１１１及び埋め込み絶縁パターン１１５は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含むことができる。半導体パターン１１３は不純物がドーピングされたポリシリコン膜及び／又はアンドープされたポリシリコン膜を含むことができる。
【0119】
続いて、半導体基板１００内に第２導電形の光電変換領域ＰＤが形成されることができる。
【0120】
光電変換領域ＰＤは半導体基板１００内に第１導電形と異なる第２導電形（例えば、ｎ形）の不純物をドーピングすることによって、形成されることができる。光電変換領域ＰＤは半導体基板１００の第１面１００ａ及び第２面１００ｂと離隔されることができる。
【0121】
実施形態で、ピクセル分離構造体ＰＩＳを形成した後に光電変換領域ＰＤが形成されることと説明したが、光電変換領域ＰＤはピクセル分離構造体ＰＩＳを形成する前に形成されてもよい。
【0122】
【0123】
詳細に、トランスファーゲート電極ＴＧがピクセル領域ＰＲに各々形成されることができる。トランスファーゲート電極ＴＧを形成することは、半導体基板１００をパターニングしてピクセル領域ＰＲの各々にゲートリセス領域を形成すること、ゲートリセス領域内壁をコンフォーマルに覆うゲート絶縁膜を形成すること、ゲートリセス領域を満たすゲート導電膜を形成すること、及びゲート導電膜をパターニングすることを含む。
【0124】
さらに、ゲート導電膜をパターニングしてトランスファーゲート電極ＴＧを形成するとき、ピクセル領域ＰＲの各々にピクセルトランジスタのゲート電極が共に形成されることができる。
【0125】
トランスファーゲート電極ＴＧを形成した後、トランスファーゲート電極ＴＧ一側の半導体基板１００内にフローティング拡散領域ＦＤが形成されることができる。フローティング拡散領域ＦＤは第２導電形の不純物をイオン注入して形成されることができる。さらに、フローティング拡散領域ＦＤを形成するとき、ピクセルトランジスタのソース／ドレーン不純物領域が形成されることができる。
【0126】
図１２を参照すれば、半導体基板１００の第１面１００ａ上に層間絶縁膜２１０及び配線構造体２２１、２２３が形成されることができる。
【0127】
層間絶縁膜２１０はトランスファートランジスタ及びロジックトランジスタを覆うことができる。層間絶縁膜２１０はギャップフィル（ｇａｐ ｆｉｌｌ）特性が優れた物質で形成され、上部が平坦化されるように形成されることができる。
【0128】
層間絶縁膜２１０内にフローティング拡散領域ＦＤ又は読出しトランジスタと連結されるコンタクトプラグ２２１が形成されることができる。層間絶縁膜２１０の間に金属配線２２３が形成されることができる。コンタクトプラグ２２１及び金属配線２２３は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、タンタルＴａチタニウム窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、ジルコニウム窒化膜（ＺｒＮ）、タングステン窒化膜（ＷＮ）、及びこれらの組み合わせで成された合金等で形成されることができる。
【0129】
図１３Ａを参照すれば、半導体基板１００の一部を除去する薄膜化工程を遂行して、半導体基板１００の垂直厚さを減少させることができる。薄膜化工程は半導体基板１００の第２面１００ｂをグラインディング（ｇｒｉｎｄｉｎｇ）又は研磨（ｐｏｌｉｓｈｉｎｇ）すること及び異方性及び等方性蝕刻することを含む。半導体基板１００を薄膜化するために半導体基板１００の上下が反転されることができる。
【0130】
一例として、グラインディング（ｇｒｉｎｄｉｎｇ）又は研磨（ｐｏｌｉｓｈｉｎｇ）工程によって半導体基板１００のバルクシリコン基板が除去され、エピタキシャル層が露出されることができる。続いて、異方性又は等方性蝕刻工程を遂行してエピタキシャル層の露出された表面に存在する表面欠陥が除去されることができる。露出されたエピタキシャル層の表面は半導体基板１００の第２面１００ｂに該当することができる。
【0131】
半導体基板１００に対する薄膜化工程によって半導体基板１００の第２面１００ｂでピクセル分離構造体ＰＩＳの半導体パターン１１３が露出されることができる。半導体パターン１１３の表面及びライナー絶縁パターン１１１の表面は半導体基板１００の第２面１００ｂと実質的に同一なレベルに位置することができる。
【0132】
続いて、図１３Ａを参照すれば、薄膜化された半導体基板１００の第２面１００ｂ上に固定電荷膜３００が形成されることができる。固定電荷膜３００は半導体基板１００の第２面１００ｂを直接覆うことができる。固定電荷膜３００はアルミニウム酸化物及び／又はハフニウム酸化物のような金属酸化物を蒸着して形成されることができる。固定電荷膜３００は約１ｎｍ～５０ｎｍ厚さで形成されることができる。
【0133】
固定電荷膜３００上に反射防止膜３１０が形成されることができる。反射防止膜３１０は複数の絶縁膜を含むことができる。
【0134】
反射防止膜３１０は第１絶縁膜３１１、第２絶縁膜３１３、及び第３絶縁膜３１５を順に積層して形成されることができる。第１～第３絶縁膜３１１、３１３、３１５は透明な絶縁物質で成されることができる。第１～第３絶縁膜３１１、３１３、３１５は互いに異なる屈折率を有することができる。第１～第３絶縁膜３１１、３１３、３１５は適切な厚さで結合されて高い透過率を有することができる。第１～第３絶縁膜３１１、３１３、３１５は化学的気相蒸着工程（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＣＶＤ） ｐｒｏｃｅｓｓ）、又は原子層蒸着工程（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ） ｐｒｏｃｅｓｓ）を遂行して形成されることができる。
【0135】
図１３Ａを参照すれば、反射防止膜３１０上に金属膜３２１が蒸着されることができる。金属膜３２１は、例えば物理的気相蒸着工程（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＰＶＤ） ｐｒｏｃｅｓｓ；例えば、スパッタリング工程）、化学的気相蒸着工程、又は原子層蒸着工程を遂行して形成されることができる。
【0136】
一例として、金属膜３２１を蒸着することは物理的気相蒸着工程を利用してＴｉＮ膜を蒸着することを含むことができる。ここで、金属膜３２１は第１厚さＴ１に蒸着されることができ、第１厚さＴ１は最小蒸着厚さであるか、或いは最小蒸着厚さより大きいことができる。ここで、最小蒸着厚さは蒸着装備を利用して連続的な膜を形成することができる最小厚さであり得る。
【0137】
続いて、図１４Ａを参照すれば、第１厚さＴ１を有する金属膜３２１に対する酸化工程が遂行されることができる。酸化工程を遂行することによって、金属膜３２１の上部部分が酸化されて金属酸化膜３２３が形成されることができる。ここで、酸化工程はプラズマ酸化工程（ｐｌａｓｍａ ｏｘｉｄａｔｉｏｎ ｐｒｏｃｅｓｓ）又は急速熱酸化工程（ｒａｐｉｄ ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ ｐｒｏｃｅｓｓ）を使用して実施することができる。これとは異なりに、金属膜３２１に対してＯ２又はＯ３プラズマアッシング（ａｓｈｉｎｇ）工程が遂行されることができ、したがって、金属膜３２１上に金属酸化膜３２３が形成されることができる。
【0138】
図１３Ｂに図示された実施形態によれば、反射防止膜３１０を形成した後、金属膜３２１を蒸着することは物理的気相蒸着（ＰＶＤ）工程を利用してＴｉＮ膜を蒸着することを含むことができる。金属膜３２１を形成するとき、最小蒸着厚さＴａに蒸着工程が遂行されることができる。最小蒸着厚さＴａは約５０Å～１００Åであり得る。
【0139】
続いて、図１４Ｂを参照すれば、最小蒸着厚さＴａを有する金属膜３２１上に第２厚さＴｂを有する金属酸化膜３２３が蒸着されることができる。金属酸化膜３２３は、例えば物理的気相蒸着工程、化学的気相蒸着工程、又は原子層蒸着工程を遂行して形成されることができる。
【0140】
その他の実施形態によれば、反射防止膜３１０上に蒸着工程を遂行して金属物質を含むバリアー膜を形成されることができる。ここで、蒸着工程の間に金属ソース及び酸素が提供されることができ、蒸着工程の間に酸素の流量をだんだん増加させながら、バリアー膜が形成されてもよい。このような場合、バリアー膜の下部部分より上部部分で酸素濃度が大きいことができる。一例として、バリアー膜が下部部分はＴｉＮを含むことができ、バリアー膜の上部部分はＴｉＯＮを含むことができる。
【0141】
続いて、図１５を参照すれば、金属酸化膜３２３上に低屈折膜３２７が形成されることができる。低屈折膜３２７は先に説明したように、約１．１～１．３の屈折率を有する誘電物質で形成されることができる。低屈折膜３２７はシリコン含有物質を含むことができる。シリコン含有物質は、例えばテトラエチルオルトシリケート（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、ＴＥＯＳ）のようなシリコン酸化物を含むことができる。低屈折膜３２７は、一例としてプラズマ化学気相蒸着法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）によって形成されることができるが、これに制約されない。
【0142】
続いて、低屈折膜３２７上にマスクパターンが形成されることができ、マスクパターンを利用して低屈折膜３２７、金属酸化膜３２３、及び金属膜３２１がパターニングされることができる。したがって、図１６に図示されたように、反射防止膜３１０上にフェンス構造体３２０が形成されることができる。フェンス構造体３２０は、先に説明したように、平面視において半導体基板１００内のピクセル分離構造体ＰＩＳと重畳されることができる。
【0143】
続いて、図１６を参照すれば、フェンス構造体３２０の表面及びフェンス構造体３２０によって露出された反射防止膜３１０の上面をコンフォーマルに覆う保護膜３３０が形成されることができる。保護膜３３０は化学的気相蒸着工程又は原子薄膜蒸着工程を遂行して形成されることができる。保護膜３３０はアルミニウム酸化膜とシリコン炭化酸化膜の中で少なくとも１つの単一膜又は多重膜で形成されることができる。
【0144】
図３及び図１７を参照すれば、カラーフィルター３４０ａ、３４０ｂが該当ピクセル領域ＰＲに順に形成されることができる。カラーフィルター３４０ａ、３４０ｂはフェンス構造体３２０によって定義された空き空間を満たすことができる。
【0145】
カラーフィルター３４０ａ、３４０ｂはスピンコーティング工程及びパターニング工程を複数回繰り返して形成されることができる。具体的に、カラーフィルター３４０ａ、３４０ｂを形成することは染料又は顔料を含むフォトレジスト組成物をコーティング工程、ソフトベーク工程、露光工程、及び現像工程を順に遂行することを含むことができる。一例として、第１ピクセル領域に第１カラーフィルター３４０ａが各々形成された後、第２ピクセル領域に第２カラーフィルター３４０ｂが各々形成されることができる。また、第２カラーフィルター３４０ｂを形成した後、第３ピクセル領域に第３カラーフィルター（図示せず）が各々形成されることができる。
【0146】
続いて、図４に図示されたように、ピクセル領域ＰＲに各々対応するマイクロレンズ３５０が形成されることができる。
【0147】
マイクロレンズ３５０を形成することは、光透過性フォトレジスト膜を形成すること、フォトレジスト膜の一部分をパターニングして各ピクセル領域ＰＲに該当するフォトレジストパターンを形成し、フォトレジストパターンをリフロさせて形成されることができる。したがって、一定の曲率を有し、上に膨らんでいる形状のマイクロレンズ３５０が形成されることができる。また、マイクロレンズ３５０を形成した後、マイクロレンズ３５０下に均一な厚さの平坦部が形成されることができる。マイクロレンズ３５０はカラーフィルター３４０ａ、３４０ｂの上面で実質的に一定の曲率を有することができる。
【0148】
続いて、マイクロレンズ３５０の表面をコンフォーマルに覆うパッシベーション膜３６０が形成されることができる。パッシベーション膜３６０は、例えば無機酸化物で形成されることができる。
【0149】
図１８は本発明の実施形態による半導体装置を含むイメージセンサーの概略的な平面図である。図１９及び図２０は本発明の実施形態によるイメージセンサーの断面図であって、図１８のＩＩ－ＩＩ’線に沿って切断した断面を示す。
【0150】
【0151】
ピクセルアレイ領域Ｒ１は互いに交差する第１方向Ｄ１及び第２方向Ｄ２に沿って２次元的に配列された複数の単位ピクセルＰを含むことができる。単位ピクセルＰの各々は光電変換素子及び読出し素子を含むことができる。ピクセルアレイ領域Ｒ１の単位ピクセルＰの各々で入射光（ｉｎｃｉｄｅｎｔ ｌｉｇｈｔ）によって発生された電気的信号が出力されることができる。
【0152】
ピクセルアレイ領域Ｒ１は受光領域ＡＲ及び遮光領域ＯＢを含むことができる。遮光領域ＯＢは、平面視において受光領域ＡＲを囲むことができる。言い換えれば、遮光領域ＯＢが、平面視において受光領域ＡＲの上下及び左右に配置されることができる。遮光領域ＯＢには光が入射されない基準ピクセルが提供され、基準ピクセルＰで発生する基準電荷量を基準に受光領域ＡＲの単位ピクセルＰでセンシングされる電荷量を比較することによって、単位ピクセルＰで感知される電気的信号サイズを算出することができる。
【0153】
パッド領域Ｒ２に制御信号及び光電信号等を入出力するのに利用される複数の導電パッドＣＰが配置されることができる。パッド領域Ｒ２は外部素子との電気的接続が容易になるように、平面視においてピクセルアレイ領域Ｒ１を囲むことができる。導電パッドＣＰは単位ピクセルＰで発生した電気的信号を外部装置に入出力することができる。
【0154】
受光領域ＡＲでセンサーチップ１は先に説明されたイメージセンサーと同一な技術的特徴を含むことができる。即ち、センサーチップ１は、先に説明したように、垂直方向に、読出し回路層２０と光透過層３０との間の光電変換層１０を含むことができる。センサーチップ１の光電変換層１０は、先に説明したように、半導体基板１００、ピクセル領域を定義するピクセル分離構造体ＰＩＳ、及びピクセル領域内に提供された光電変換領域ＰＤを含むことができる。ピクセル分離構造体ＰＩＳは受光領域ＡＲ及び遮光領域ＯＢで実質的に同一な構造を有することができる。
【0155】
光透過層３０は遮光領域ＯＢで遮光パターンＯＢＰ、背面コンタクトプラグＰＬＧ、及びコンタクトパターンＣＴ、有機膜３５５、及びパッシベーション膜３６０を含むことができる。ピクセル分離構造体ＰＩＳの中で一部分は遮光領域ＯＢで背面コンタクトプラグＰＬＧと連結されることができる。
【0156】
詳細に、半導体パターン１１３は遮光領域ＯＢで背面コンタクトプラグＰＬＧと連結されることができる。背面コンタクトプラグＰＬＧはピクセル分離構造体ＰＩＳの幅より大きい幅を有することができる。背面コンタクトプラグＰＬＧは金属及び／又は金属窒化物を含むことができる。例えば、背面コンタクトプラグＰＬＧはチタニウム及び／又はチタニウム窒化物を含むことができる。
【0157】
コンタクトパターンＣＴが、背面コンタクトプラグＰＬＧが形成されたコンタクトホール内に埋め込まれることができる。コンタクトパターンＣＴは背面コンタクトプラグＰＬＧと異なる物質を含むことができる。例えば、コンタクトパターンＣＴはアルミニウム（Ａｌ）を含むことができる。
【0158】
コンタクトパターンＣＴ及び背面コンタクトプラグＰＬＧはピクセル分離構造体ＰＩＳの半導体パターン１１３と電気的に連結されることができる。コンタクトパターンＣＴを通じてピクセル分離構造体ＰＩＳの半導体パターン１１３にネガティブ（ｎｅｇａｔｉｖｅ）バイアスが印加されることができ、ネガティブバイアスが遮光領域ＯＢから受光領域ＡＲに伝達されることができる。したがって、ピクセル分離構造体ＰＩＳと半導体基板１００の境界で発生する暗電流を減らすことができる。
【0159】
遮光領域ＯＢで、遮光パターンＯＢＰが背面コンタクトプラグＰＬＧから連続的に延長されて反射防止膜３１０上面に配置されることができる。
【0160】
実施形態によれば、遮光パターンＯＢＰは受光領域ＡＲのバリアーパターン（図５Ａの３２５）と同一な物質を含むことができる。即ち、遮光パターンＯＢＰは金属パターン及び金属酸化物パターンを含むことができる。例えば、遮光パターンＯＢＰはチタニウム窒化物及びチタニウム酸窒化物を含むことができる。遮光パターンＯＢＰはピクセルアレイの受光領域ＡＲに延長されなくともよい。
【0161】
遮光パターンＯＢＰは遮光領域ＯＢに提供された光電変換領域ＰＤに光が入射されることを遮断することができる。遮光領域ＯＢの基準ピクセル領域で光電変換領域ＰＤは光電信号を出力しなく、ノイズ信号を出力することができる。前記ノイズ信号は熱発生又は暗電流等によって生成される電子によって発生することができる。
【0162】
保護膜３３０はアクティブピクセルセンサーアレイ領域Ｒ１でパッド領域Ｒ２に延長されることができる。保護膜３３０は遮光パターンＯＢＰの上面を覆うことができる。
【0163】
フィルタリング膜３４５が遮光領域ＯＢで保護膜３３０を覆うことができる。フィルタリング膜３４５はカラーフィルター３４０と異なる波長の光を遮断することができる。例えば、フィルタリング膜３４５は赤外線を遮断することができる。フィルタリング膜３４５はブルーカラーフィルターを含むことができるが、これに制約されない。
【0164】
有機膜３５５及びパッシベーション膜３６０が遮光領域ＯＢ及びパッド領域Ｒ２で保護膜３３０上に提供されることができる。有機膜３５５はマイクロレンズ３５０と同一な物質を含むことができる。
【0165】
遮光領域ＯＢで、第１貫通導電パターン５１１が半導体基板１００を貫通して読出し回路層２０の金属配線２２３及びロジックチップ２の配線構造体１１１１と電気的に連結されることができる。第１貫通導電パターン５１１は互いに異なるレベルに位置する第１底面及び第２底面を有することができる。第１埋め込みパターン５２１が第１貫通導電パターン５１１の内部に提供されることができる。第１埋め込みパターン５２１は低屈折物質を含み、絶縁特性を有することができる。
【0166】
パッド領域Ｒ２で、半導体基板１００の第２面１００ｂに導電パッドＣＰが提供されることができる。導電パッドＣＰは半導体基板１００の第２面１００ｂ内に埋め込まれることができる。一例として、導電パッドＣＰはパッド領域Ｒ２で半導体基板１００の第２面１００ｂに形成されたパッドトレンチ内に提供されることができる。導電パッドＣＰはアルミニウム、銅、タングステン、チタニウム、タンタル、又はこれらの合金のような金属を含むことができる。イメージセンサーの実装工程で、ボンディングワイヤが導電パッドＣＰにボンディングされることができる。導電パッドＣＰはボンディングワイヤを通じて外部装置と電気的に連結されることができる。
【0167】
パッド領域Ｒ２で、第２貫通導電パターン５１３が半導体基板１００を貫通してロジックチップ２の配線構造体１１１１と電気的に連結されることができる。第２貫通導電パターン５１３は半導体基板１００の第２面１００ｂ上に延長されて導電パッドＣＰと電気的に連結されることができる。第２貫通導電パターン５１３の一部分が導電パッドＣＰの底面及び側壁を覆うことができる。第２埋め込みパターン５２３が第２貫通導電パターン５１３の内部に提供されることができる。第２埋め込みパターン５２３は低屈折物質を含み、絶縁特性を有することができる。パッド領域Ｒ２で、ピクセル分離構造体ＰＩＳが第２貫通導電パターン５１３周囲に提供されることができる。
【0168】
ロジックチップ２はロジック半導体基板１０００、ロジック回路ＴＲ、ロジック回路と連結される配線構造体１１１１、及びロジック層間絶縁膜１１００を含むことができる。ロジック層間絶縁膜１１００の中で最上層膜はセンサーチップ１の読出し回路層２０と接合されることができる。ロジックチップ２は第１貫通導電パターン５１１及び第２貫通導電パターン５１３を通じてセンサーチップ１と電気的に連結されることができる。
【0169】
一例では、センサーチップ１とロジックチップ２は第１及び第２貫通導電パターン５１１、５１３を通じて互いに電気的に連結されることと説明したが、本発明はこれに制限されない。
【0170】
図２０に図示された実施形態によれば、図１９に図示された第１及び第２貫通導電パターンは省略されることができ、センサーチップ１とロジックチップ２の最上部メタル層に提供されるボンディングパッドを互いに直接接合させることによって、センサーチップ１とロジックチップ２が電気的に連結されてもよい。
【0171】
詳細に、イメージセンサーのセンサーチップ１は読出し回路層２０の最上部メタル層に提供された第１ボンディングパッドＢＰ１を含むことができ、ロジックチップ２は配線構造体１１１１の最上層メタル層に提供された第２ボンディングパッドＢＰ２を含むことができる。第１及び第２ボンディングパッドＢＰ１、ＢＰ２は、例えばタングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン窒化物（ＷＮ）、タンタル窒化物（ＴａＮ）、及びチタニウム窒化物（ＴｉＮ）の中で少なくとも１つを含むことができる。
【0172】
センサーチップ１の第１ボンディングパッドＢＰ１とロジックチップ２の第２ボンディングパッドＢＰ２はハイブリッドボンディング（ｈｙｂｒｉｄ ｂｏｎｄｉｎｇ）方式に互いに直接電気的に連結されることができる。ハイブリッドボンディングとは同種物質を含む２つの構成物がそれらの界面で融合するボンディングを意味する。例えば、第１及び第２ボンディングパッドＢＰ１、ＢＰ２が銅（Ｃｕ）で成された場合、銅（Ｃｕ）－銅（Ｃｕ）ボンディングによって物理的及び電気的に連結されることができる。また、センサーチップ１の絶縁膜表面とロジックチップ２の絶縁膜表面が誘電体－誘電体ボンディングによって接合されることができる。
【0173】
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須の特徴を変更しなくとも他の具体的な形態に実施されることができることを理解することができる。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的ではないことと理解しなければならない。
【符号の説明】
【0174】
１０ 光電変換層
２０ 読出し回路層
３０ 光透過層
１００ 半導体基板
１０５ 素子分離膜
２１０ 層間絶縁膜
３００ 固定電荷膜
３１０ 反射防止膜
３２０ フェンス構造体
３２２ 金属パターン
３２４ 金属酸化物パターン
３２５ バリアーパターン
３２８ 低屈折パターン
３３０ 保護膜
３４０ カラーフィルター
３５０ マイクロレンズ
３６０ パッシベーション膜
ＦＤ フローティング拡散領域
ＰＤ 光電変換領域
ＰＩＳ ピクセル分離構造体
ＰＲ ピクセル領域
ＴＧ トランスファーゲート電極
２０ 読出し回路層
３０ 光透過層
１００ 半導体基板
１０５ 素子分離膜
２１０ 層間絶縁膜
３００ 固定電荷膜
３１０ 反射防止膜
３２０ フェンス構造体
３２２ 金属パターン
３２４ 金属酸化物パターン
３２５ バリアーパターン
３２８ 低屈折パターン
３３０ 保護膜
３４０ カラーフィルター
３５０ マイクロレンズ
３６０ パッシベーション膜
ＦＤ フローティング拡散領域
ＰＤ 光電変換領域
ＰＩＳ ピクセル分離構造体
ＰＲ ピクセル領域
ＴＧ トランスファーゲート電極
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】