知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098153
(43)【公開日】2024-07-22
(54)【発明の名称】ビジョンセンサ及びそれを含むイメージ処理装置
(51)【国際特許分類】
H04N 25/47 20230101AFI20240712BHJP
H04N 25/77 20230101ALI20240712BHJP
【ＦＩ】
H04N25/47
H04N25/77
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024001190
(22)【出願日】2024-01-09
(31)【優先権主張番号】10-2023-0003030
(32)【優先日】2023-01-09
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】キム， ジュン ソク
(72)【発明者】
【氏名】パク， クン ジュ
(72)【発明者】
【氏名】ソン， ボン キ
(72)【発明者】
【氏名】イム， イン チュン
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CY45
5C024GX03
5C024GX15
5C024GX16
5C024GX18
5C024GY39
5C024GY41
5C024JX08
(57)【要約】
【課題】ビジョンセンサ及びそれを含むイメージ処理装置を提供する。
【解決手段】本発明のビジョンセンサは、光電変換素子をそれぞれ含む複数のピクセルを含むピクセルアレイと、光電変換素子で生成された光電流を変換した電圧の大きさによる強度（ｉｎｔｅｎｓｉｔｙ）イメージデータを生成するリードアウト回路と、光電変換素子で生成された光電流を変換した電圧の変化量によるイベントデータを生成するデータ出力ロジックと、を備える。
【選択図】図１Ａ
【解決手段】本発明のビジョンセンサは、光電変換素子をそれぞれ含む複数のピクセルを含むピクセルアレイと、光電変換素子で生成された光電流を変換した電圧の大きさによる強度（ｉｎｔｅｎｓｉｔｙ）イメージデータを生成するリードアウト回路と、光電変換素子で生成された光電流を変換した電圧の変化量によるイベントデータを生成するデータ出力ロジックと、を備える。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
ビジョンセンサであって、
光電流を生成する光電変換素子をそれぞれ含む複数のピクセルを含むピクセルアレイと、
前記光電流を変換した電圧の大きさに基づいて強度（ｉｎｔｅｎｓｉｔｙ）イメージデータを生成するリードアウト回路と、
前記光電流を変換した電圧の変化量に基づいてイベントデータを生成するデータ出力ロジックと、を備えることを特徴とするビジョンセンサ。
光電流を生成する光電変換素子をそれぞれ含む複数のピクセルを含むピクセルアレイと、
前記光電流を変換した電圧の大きさに基づいて強度（ｉｎｔｅｎｓｉｔｙ）イメージデータを生成するリードアウト回路と、
前記光電流を変換した電圧の変化量に基づいてイベントデータを生成するデータ出力ロジックと、を備えることを特徴とするビジョンセンサ。
【請求項2】
前記複数のピクセルのそれぞれは、前記光電流を変換した電圧の大きさに基づいて第１出力電圧を第１カラムラインを介して出力し、前記光電流を変換した電圧の変化量に基づいて第２出力電圧を第２カラムラインを介して出力することを特徴とする請求項１に記載のビジョンセンサ。
【請求項3】
前記第２出力電圧をオン基準電圧及びオフ基準電圧と比較した結果に基づいてオン信号又はオフ信号を生成するイベント決定回路を更に含むことを特徴とする請求項２に記載のビジョンセンサ。
【請求項4】
活性化された前記オン信号又は活性化された前記オフ信号に応答して前記ピクセルをリセットするリセット信号を前記ピクセルに出力するリセット回路を更に含むことを特徴とする請求項３に記載のビジョンセンサ。
【請求項5】
前記リードアウト回路は、
ランプ信号を生成するランプ信号生成器と、
前記第１出力電圧と前記ランプ信号とを比較して比較結果信号を出力する比較器と、
前記比較結果信号をデジタル信号に変換するカウンタと、
前記デジタル信号を前記強度イメージデータとして出力するバッファと、を含むことを特徴とする請求項２に記載のビジョンセンサ。
ランプ信号を生成するランプ信号生成器と、
前記第１出力電圧と前記ランプ信号とを比較して比較結果信号を出力する比較器と、
前記比較結果信号をデジタル信号に変換するカウンタと、
前記デジタル信号を前記強度イメージデータとして出力するバッファと、を含むことを特徴とする請求項２に記載のビジョンセンサ。
【請求項6】
前記複数のピクセルのそれぞれは、
前記光電変換素子を含み、前記光電流をログ電圧に変換する電流－電圧変換回路と、
前記ログ電圧に基づいてソースフォロワ電圧を生成するソースフォロワと、
前記ソースフォロワ電圧を増幅して増幅電圧を生成する増幅器回路と、
前記ログ電圧に基づいて第１出力電圧を前記複数のピクセルの外部に出力する第１出力回路と、を更に含むことを特徴とする請求項１に記載のビジョンセンサ。
前記光電変換素子を含み、前記光電流をログ電圧に変換する電流－電圧変換回路と、
前記ログ電圧に基づいてソースフォロワ電圧を生成するソースフォロワと、
前記ソースフォロワ電圧を増幅して増幅電圧を生成する増幅器回路と、
前記ログ電圧に基づいて第１出力電圧を前記複数のピクセルの外部に出力する第１出力回路と、を更に含むことを特徴とする請求項１に記載のビジョンセンサ。
【請求項7】
前記複数のピクセルのそれぞれは、
前記増幅電圧をオン基準電圧と比較した第１結果によるオン信号を生成する第１比較回路と、
前記増幅電圧をオフ基準電圧と比較した第２結果によるオフ信号を生成する第２比較回路と、を更に含むことを特徴とする請求項６に記載のビジョンセンサ。
前記増幅電圧をオン基準電圧と比較した第１結果によるオン信号を生成する第１比較回路と、
前記増幅電圧をオフ基準電圧と比較した第２結果によるオフ信号を生成する第２比較回路と、を更に含むことを特徴とする請求項６に記載のビジョンセンサ。
【請求項8】
前記ビジョンセンサは、垂直方向に積層された第１チップ及び第２チップを含み、
前記第１チップは、前記電流－電圧変換回路を含み、
前記第２チップは、前記リードアウト回路及び前記データ出力ロジックを含み、
前記第２チップは、垂直方向に前記第１チップの下方にあることを特徴とする請求項６に記載のビジョンセンサ。
前記第１チップは、前記電流－電圧変換回路を含み、
前記第２チップは、前記リードアウト回路及び前記データ出力ロジックを含み、
前記第２チップは、垂直方向に前記第１チップの下方にあることを特徴とする請求項６に記載のビジョンセンサ。
【請求項9】
前記ビジョンセンサは、垂直方向に積層された第１チップ、第２チップ、及び第３チップを含み、
前記第１チップは、前記電流－電圧変換回路を含み、
前記第２チップは、前記データ出力ロジックを含み、
前記第２チップは、垂直方向に前記第１チップの下方にあり、
前記第３チップは、前記リードアウト回路を含み、
前記第３チップは、垂直方向に前記第２チップの下方にあることを特徴とする請求項６に記載のビジョンセンサ。
前記第１チップは、前記電流－電圧変換回路を含み、
前記第２チップは、前記データ出力ロジックを含み、
前記第２チップは、垂直方向に前記第１チップの下方にあり、
前記第３チップは、前記リードアウト回路を含み、
前記第３チップは、垂直方向に前記第２チップの下方にあることを特徴とする請求項６に記載のビジョンセンサ。
【請求項10】
複数のピクセルを含むビジョンセンサであって、
前記複数のピクセルのそれぞれは、
光電変換素子を含み、前記光電変換素子で生成された光電流をログ電圧に変換する電流－電圧変換回路と、
前記ログ電圧に基づいてソースフォロワ電圧を生成するソースフォロワと、
前記ソースフォロワ電圧を増幅して増幅電圧を生成する増幅器回路と、
前記ログ電圧に基づいて第１出力電圧を前記複数のピクセルの外部に出力する第１出力回路と、を備えることを特徴とするビジョンセンサ。
前記複数のピクセルのそれぞれは、
光電変換素子を含み、前記光電変換素子で生成された光電流をログ電圧に変換する電流－電圧変換回路と、
前記ログ電圧に基づいてソースフォロワ電圧を生成するソースフォロワと、
前記ソースフォロワ電圧を増幅して増幅電圧を生成する増幅器回路と、
前記ログ電圧に基づいて第１出力電圧を前記複数のピクセルの外部に出力する第１出力回路と、を備えることを特徴とするビジョンセンサ。
【請求項11】
前記複数のピクセルのそれぞれは、前記増幅電圧に基づいて第２出力電圧を前記複数のピクセルの外部に出力する第２出力回路を更に含むことを特徴とする請求項１０に記載のビジョンセンサ。
【請求項12】
前記第１出力回路及び前記第２出力回路は、選択信号に応答して前記第１出力電圧及び前記第２出力電圧を出力することを特徴とする請求項１１に記載のビジョンセンサ。
【請求項13】
前記第１出力回路は、第１選択信号に応答して前記第１出力電圧を出力し、
前記第２出力回路は、前記第１選択信号とは独立した第２選択信号に応答して前記第２出力電圧を出力することを特徴とする請求項１１に記載のビジョンセンサ。
前記第２出力回路は、前記第１選択信号とは独立した第２選択信号に応答して前記第２出力電圧を出力することを特徴とする請求項１１に記載のビジョンセンサ。
【請求項14】
前記増幅器回路は、前記増幅器回路をリセットするリセットスイッチを含み、
前記複数のピクセルのそれぞれは、前記複数のピクセルの外部の外部ソースから提供されるリセット信号及び選択信号に応答して前記リセットスイッチをスイッチングするリセットスイッチング信号を生成するリセットスイッチング回路を更に含むことを特徴とする請求項１０に記載のビジョンセンサ。
前記複数のピクセルのそれぞれは、前記複数のピクセルの外部の外部ソースから提供されるリセット信号及び選択信号に応答して前記リセットスイッチをスイッチングするリセットスイッチング信号を生成するリセットスイッチング回路を更に含むことを特徴とする請求項１０に記載のビジョンセンサ。
【請求項15】
前記第１出力回路は、前記リセットスイッチング信号に応答して前記第１出力電圧を出力することを特徴とする請求項１４に記載のビジョンセンサ。
【請求項16】
前記複数のピクセルのそれぞれは、
前記増幅電圧をオン基準電圧と比較した結果に基づいてオン信号を生成する第１比較回路と、
前記増幅電圧をオフ基準電圧と比較した結果に基づいてオフ信号を生成する第２比較回路と、を更に含むことを特徴とする請求項１０に記載のビジョンセンサ。
前記増幅電圧をオン基準電圧と比較した結果に基づいてオン信号を生成する第１比較回路と、
前記増幅電圧をオフ基準電圧と比較した結果に基づいてオフ信号を生成する第２比較回路と、を更に含むことを特徴とする請求項１０に記載のビジョンセンサ。
【請求項17】
前記増幅器回路は、前記増幅器回路をリセットするリセットスイッチを含み、
前記複数のピクセルのそれぞれは、前記オン信号又は前記オフ信号に応答して前記リセットスイッチをスイッチングするリセットスイッチング信号を生成するリセットスイッチング回路を更に含むことを特徴とする請求項１６に記載のビジョンセンサ。
前記複数のピクセルのそれぞれは、前記オン信号又は前記オフ信号に応答して前記リセットスイッチをスイッチングするリセットスイッチング信号を生成するリセットスイッチング回路を更に含むことを特徴とする請求項１６に記載のビジョンセンサ。
【請求項18】
イベントデータ及び強度イメージデータを生成するビジョンセンサと、
前記イベントデータ及び前記強度イメージデータのイメージ処理を遂行するプロセッサと、を備え、
前記イベントデータは、前記ビジョンセンサに含まれる光電変換素子で生成された光電流を変換した電圧の変化量を示し、
前記強度イメージデータは、前記光電変換素子で生成された光電流を変換した電圧の大きさを示すことを特徴とするイメージ処理装置。
前記イベントデータ及び前記強度イメージデータのイメージ処理を遂行するプロセッサと、を備え、
前記イベントデータは、前記ビジョンセンサに含まれる光電変換素子で生成された光電流を変換した電圧の変化量を示し、
前記強度イメージデータは、前記光電変換素子で生成された光電流を変換した電圧の大きさを示すことを特徴とするイメージ処理装置。
【請求項19】
前記ビジョンセンサは、
複数のピクセルを含むピクセルアレイと、
前記複数のピクセルからそれぞれ出力された第１出力電圧に応答して前記強度イメージデータを生成するリードアウト回路と、
前記複数のピクセルから出力された第２出力電圧を受信し、前記第２出力電圧をオン基準電圧及びオフ基準電圧のそれぞれと比較した結果に基づいてオン信号及びオフ信号を生成するイベント検出回路と、
前記オン信号及びオフ信号に基づいて前記イベントデータを生成するデータ出力ロジックと、を含むことを特徴とする請求項１８に記載のイメージ処理装置。
複数のピクセルを含むピクセルアレイと、
前記複数のピクセルからそれぞれ出力された第１出力電圧に応答して前記強度イメージデータを生成するリードアウト回路と、
前記複数のピクセルから出力された第２出力電圧を受信し、前記第２出力電圧をオン基準電圧及びオフ基準電圧のそれぞれと比較した結果に基づいてオン信号及びオフ信号を生成するイベント検出回路と、
前記オン信号及びオフ信号に基づいて前記イベントデータを生成するデータ出力ロジックと、を含むことを特徴とする請求項１８に記載のイメージ処理装置。
【請求項20】
イメージデータを生成するイメージセンサを更に含み、
前記プロセッサは、前記イベントデータ及び前記強度イメージデータを用いて前記イメージデータのイメージ処理を遂行することを特徴とする請求項１８に記載のイメージ処理装置。
前記プロセッサは、前記イベントデータ及び前記強度イメージデータを用いて前記イメージデータのイメージ処理を遂行することを特徴とする請求項１８に記載のイメージ処理装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ビジョンセンサ及びそれを含むイメージ処理装置に係り、より詳細には、イベントデータ及び強度（ｉｎｔｅｎｓｉｔｙ）イメージデータを生成するビジョンセンサ及びそれを含むイメージ処理装置に関する。
【背景技術】
【0002】
人間とコンピュータとの相互作用（Ｈｕｍａｎ－ｃｏｍｐｕｔｅｒ ｉｎｔｅｒａｃｔｉｏｎ：ＨＣＩ）は、ユーザインターフェースで発現されて作動する。ユーザ入力を認識する多様なユーザインターフェースは、人間とコンピュータとの自然な相互作用を提供する。ユーザ入力を認識するために多様なセンサが用いられる。
【0003】
ビジョンセンサ、例えば動的ビジョンセンサは、イベント（例えば、光の強度変化）が発生すると、イベントに関する情報、即ちイベントデータを生成し、イベントデータをプロセッサに伝達する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１８－１４８５５３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、イベントデータ及び強度イメージデータの両方を生成するビジョンセンサ及びそれを含むイメージ処理装置を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明の一態様によるビジョンセンサは、光電流を生成する光電変換素子をそれぞれ含む複数のピクセルを含むピクセルアレイと、前記光電流を変換した電圧の大きさに基づいて強度（ｉｎｔｅｎｓｉｔｙ）イメージデータを生成するリードアウト回路と、前記光電流を変換した電圧の変化量に基づいてイベントデータを生成するデータ出力ロジックと、を備える。
【0007】
上記目的を達成するためになされた本発明の他の態様によるビジョンセンサは、複数のピクセルを含むビジョンセンサであって、複数のピクセルのそれぞれは、光電変換素子を含み、前記光電変換素子で生成された光電流をログ電圧に変換する電流－電圧変換回路と、前記ログ電圧に基づいてソースフォロワ電圧を生成するソースフォロワと、前記ソースフォロワ電圧を増幅して増幅電圧を生成する増幅器回路と、前記ログ電圧に基づいて第１出力電圧を前記複数のピクセルの外部に出力する第１出力回路と、を備える。
【0008】
上記目的を達成するためになされた本発明の一態様によるイメージ処理装置は、イベントデータ及び強度イメージデータを生成するビジョンセンサと、前記イベントデータ及び前記強度イメージデータのイメージ処理を遂行するプロセッサと、を備え、前記イベントデータは、前記ビジョンセンサに含まれる光電変換素子で生成された光電流を変換した電圧の変化量を示し、前記強度イメージデータは、前記光電変換素子で生成された光電流を変換した電圧の大きさを示す。
【発明の効果】
【0009】
本発明によれば、ビジョンセンサで生成された強度イメージデータは、ビジョンセンサの電流－電圧変換回路で生成されたログ電圧から生成されたデータであるため、プロセッサが強度イメージデータを用いてイメージ処理動作を遂行することで、高いダイナミックレンジのイメージ処理装置の具現が可能である。また、ビジョンセンサは、イメージセンサに比べて相対的に速い動作が可能であるため、イメージ処理装置は、ビジョンセンサで生成されたイベントデータ及び強度イメージデータの両方を用いた効率的なイメージデブラー処理が可能である。
【図面の簡単な説明】
【0010】
【図1A】本発明の一実施形態によるイメージ処理装置の一例を示すブロック図である。
【図1B】本発明の一実施形態によるイメージ処理装置の他の例を示すブロック図である。
【図2】本発明の一実施形態によるビジョンセンサの一例を示すブロック図である。
【図3】本発明の一実施形態によるビジョンセンサに含まれるイベント決定回路を示すブロック図である。
【図4】本発明の一実施形態によるビジョンセンサに含まれるリードアウト回路を示すブロック図である。
【図5】本発明の一実施形態によるピクセルアレイに含まれるピクセルの第１例を示す回路図である。
【図6】本発明の一実施形態によるピクセルアレイに含まれるピクセルの第２例を示す回路図である。
【図7】本発明の一実施形態によるピクセルアレイに含まれるピクセルの第３例を示す回路図である。
【図8】本発明の一実施形態によるビジョンセンサの他の例を示すブロック図である。
【図9】本発明の一実施形態によるピクセルアレイに含まれるピクセルの第４例を示す回路図である。
【図10】本発明の一実施形態によるビジョンセンサの一例を示す図である。
【図11】本発明の一実施形態によるビジョンセンサの他の例を示す図である。
【図12】本発明の一実施形態によるビジョンセンサが適用された電子機器１０００の一例を示すブロック図である。
【発明を実施するための形態】
【0011】
以下、本発明を実施するため形態の具体例を、図面を参照しながら詳細に説明する。図面上の同じ構成要素については、同じ参照符号を付し、それらについての重複説明は省略する。
【0012】
【0013】
図１Ａを参照すると、イメージ処理装置１０は、ビジョンセンサ１００及びプロセッサ３００を含む。本実施形態によるイメージ処理装置１０は、イメージ又は光センシング機能を有する電子機器に搭載される。例えば、イメージ処理装置１０は、カメラ、スマートフォン、ウェアラブル機器、事物インターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ（ＩｏＴ））機器、タブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ナビゲーション（ｎａｖｉｇａｔｉｏｎ）、ドローン（ｄｒｏｎｅ）、先端運転支援システム（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒｓ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ：ＡＤＡＳ）のような電子機器に搭載される。また、イメージ処理装置１０は、車両、家具、製造設備、ドア、各種計測機器などに部品として備えられる。
【0014】
ビジョンセンサ１００は、入射する光の強度（ｉｎｔｅｎｓｉｔｙ）変化を感知し、それによるイベントデータＶＤＴを出力する。ビジョンセンサ１００は、光の強度変化が感知されるピクセル、即ちイベント（オンイベント又はオフイベント）が発生したピクセルに関する情報を含むイベントデータＶＤＴを出力する動的ビジョンセンサである。例えば、ビジョンセンサ１００は、光電変換素子をそれぞれ含む複数のピクセルアレイ（例えば、図２の１１０）を含み、光電変換素子（例えば、フォトダイオード）で生成された光電流を変換した電圧の変化量によるイベントデータを生成するデータ出力ロジック（例えば、図２の１４０）を含む。電圧レベルの変化は、ビジョンセンサ１００によってキャプチャされたイベントを代表するイベントデータＶＤＴを生成するのに使用される。イベントデータＶＤＴは、ピクセルで発生したイベントの種類（オンイベント又はオフイベント）に関するイベント情報、及びイベントが発生したピクセルの位置に関するアドレス情報を含む。
【0015】
光の強度変化は、ビジョンセンサ１００によって撮影されたオブジェクト（Ｏｂｊｅｃｔ）の動きに起因するか、或いはビジョンセンサ１００又はイメージ処理装置１０自体の動きに起因する。ビジョンセンサ１００は、イベント信号を含むビジョンセンサデータＶＤＴを周期的又は非周期的にプロセッサ３００に伝送する。
【0016】
また、ビジョンセンサ１００は、入射した光の強度による強度（ｉｎｔｅｎｓｉｔｙ）イメージデータＩＩＤＴを出力する。強度イメージデータＤＤＴＩは、グレースケール（ｇｒａｙ ｓｃａｌｅ）イメージである。例えば、ビジョンセンサ１００は、ピクセルに含まれる光電変換素子で生成された光電流をログスケールに増幅したログ電圧（例えば、図５のＶＬＯＧ）の大きさによる強度イメージデータＩＩＤＴを生成するリードアウト回路を含む。
【0017】
従って、ビジョンセンサ１００は、イベント発生の有無に関するイベント情報を含むイベントデータＶＤＴ及び光強度に関する強度情報を含む強度イメージデータＩＩＤＴの両方を生成する。ビジョンセンサ１００は、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴを共にプロセッサ３００に提供する。例えば、ビジョンセンサ１００は、イベント発生の有無に関係なく強度イメージデータＩＩＤＴをプロセッサ３００に伝送するか、又はビジョンセンサ１００は、イベント発生を感知した場合に強度イメージデータＩＩＤＴをイベントデータＶＤＴと共にプロセッサ３００に伝送する。
【0018】
プロセッサ３００は、ビジョンセンサ１００からイベントデータＶＤＴ及び強度イメージデータＩＩＤＴを受信して、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴに対するイメージ処理（ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ）を遂行する。ビジョンセンサ１００で生成された強度イメージデータＩＩＤＴは、ビジョンセンサ１００の電流－電圧変換回路（例えば、図５の１１１）で生成されたログ電圧ＶＬＯＧから生成されたデータであるため、プロセッサ３００は、強度イメージデータＩＩＤＴを用いてイメージ処理動作を遂行することで高いダイナミックレンジ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ：ＨＤＲ）のイメージ処理装置１０の具現が可能である。
【0019】
プロセッサ３００は、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、専用プロセッサ（ｄｅｄｉｃａｔｅｄ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、マイクロプロセッサ、汎用プロセッサ（ｇｅｎｅｒａｌ ｐｕｒｐｏｓｅ ｐｒｏｃｅｓｓｏｒ）などを含む。一実施形態において、プロセッサ３００は、アプリケーションプロセッサ又はイメージ信号プロセッサである。
【0020】
一実施形態において、ビジョンセンサ１００及びプロセッサ３００は、それぞれ集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ（ＩＣ））によって具現される。例えば、ビジョンセンサ１００とプロセッサ３００とは、別個の半導体チップによって具現される。又は、ビジョンセンサ１００及びプロセッサ３００は、単一チップによって具現される。例えば、ビジョンセンサ１００及びプロセッサ３００は、ＳｏＣ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）によって具現される。
【0021】
【0022】
ビジョンセンサ１００は、イメージセンサ２００から受信された同期化信号ＳＹＮＣに基づいてイメージセンサ２００で生成されたイメージフレームとビジョンセンサ１００で感知されたイベントをマッチングさせるタイムスタンプとを生成する。イベントデータＶＤＴは、タイムスタンプを含み、プロセッサ３００に伝送される。例えば、タイムスタンプは、イメージセンサ２００が露出された時点、イメージフレームが生成された時点、又はイベントが感知された時点に関する情報などを含む。
【0023】
ビジョンセンサ１００は、イメージセンサ２００から受信された同期化信号ＳＹＮＣ又はビジョンセンサ１００の内部信号を用いて、イメージセンサ２００を含む外部デバイスをビジョンセンサ１００と同期化させるためのデバイス同期化信号を出力する。ビジョンセンサ１００は、複数個のデバイス同期化信号を出力し、デバイス同期化信号を個別的に制御する。
【0024】
イメージセンサ２００は、光学レンズを介して入射した被写体（Ｏｂｊｅｃｔ）の光学的信号を電気的信号に変換し、電気的信号に基づいてイメージデータＩＤＴを生成して出力する。イメージセンサ２００は、例えば２次元的に配列された複数のピクセルを含むピクセルアレイ、リードアウト（ｒｅａｄ－ｏｕｔ）回路、信号処理部などを含み、イメージセンサ２００のピクセルアレイは、受信された光信号を電気的信号に変換する。イメージセンサ２００のピクセルアレイは、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などの光電変換素子によって具現される複数のピクセルを含み、ピクセルは、それ以外にも多様な種類の光電変換素子によって具現され得る。
【0025】
イメージセンサ２００のリードアウト回路はピクセルアレイから提供される電気的信号に基づいてローデータ（Ｒａｗ ｄａｔａ）を生成し、イメージセンサ２００の信号処理部はローデータをイメージ処理（例えば、バッドピクセル除去などの処理動作）してイメージデータＩＤＴを出力する。イメージセンサ２００は、ピクセルアレイ、リードアウト回路、及び信号処理部を含む半導体チップ又はパッケージとして具現される。
【0026】
イメージセンサ２００は、ビジョンセンサ１００とイメージセンサ２００とを互いに同期化するために、ビジョンセンサ１００と通信（ｃｏｍｍｕｎｉｃａｔｉｏｎ）するための同期化信号ＳＹＮＣを生成する。同期化信号ＳＹＮＣは、イメージセンサ２００のシャッター信号情報、リードアウト信号情報、イメージフレーム情報などを考慮して生成される。
【0027】
プロセッサ３００は、イメージセンサ２００から提供されるイメージデータＩＤＴに対してイメージ処理（ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ）を遂行する。例えば、プロセッサ３００は、イメージデータＩＤＴに対してデータ形式を変更するイメージ処理（例えば、ベイヤーパターンのイメージデータをＹＵＶ又はＲＧＢ形式に変更）、ノイズ除去、明るさ調整、鮮明度（ｓｈａｒｐｎｅｓｓ）調整などの画質向上のためのイメージ処理などを含む。プロセッサ３００は、ビジョンセンサ１００から受信されたビジョンセンサデータ（イベントデータＶＤＴ）を処理し、ビジョンセンサデータ（イベントデータＶＤＴ）内のイベント信号に基づいてオブジェクトの動き（又は、イメージ処理装置１０が認知するイメージ上でのオブジェクトの動き）を検出する。プロセッサ３００は、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴを用いてイメージデータＩＤＴのイメージ処理を遂行する。プロセッサ３００は、イメージセンサ２００から提供されたイメージデータＩＤＴに含まれるイメージフレームと、ビジョンセンサ１００から受信されたビジョンセンサデータＶＤＴとをタイムスタンプ及び同期化信号情報を用いてマッチングさせる。
【0028】
イメージ処理装置１０によって撮影されるオブジェクトの動き、又はイメージセンサ２００若しくはイメージ処理装置１０自体の動きによってイメージデータＩＤＴにはブラー（ｂｌｕｒ）が発生する。プロセッサ３００は、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴを用いて、イメージデータＩＤＴに対するイメージデブラー（ｄｅｂｌｕｒ）処理を遂行する。イメージデブラー処理は、イメージデータＩＤＴに発生したブラー（ｂｌｕｒ）を除去してシャープイメージを生成するためのイメージ処理である。ビジョンセンサ１００は、イメージセンサ２００に比べて相対的に速い動作が可能であるため、本発明によるイメージ処理装置１０は、ビジョンセンサ１００で生成されたイベントデータＶＤＴ及び強度イメージデータＩＩＤＴの両方を用いた効率的なイメージデブラー処理が可能である。
【0029】
また、プロセッサ３００は、強度イメージデータＩＩＤＴを用いてイメージデータＩＤＴをイメージ処理することで、高いダイナミックレンジ（ＨＤＲ）のイメージデータを確保することができる。特に、強度イメージデータＩＩＤＴは、ビジョンセンサ１００のフォトダイオードで生成された光電流をログスケールに増幅したログ電圧ＶＬＯＧによって生成されるため、高いダイナミックレンジのデータが確保される。従って、プロセッサ３００が強度イメージデータＩＩＤＴを用いてイメージデータＩＤＴをイメージ処理することで、ＨＤＲを確保するか又は提供することができるイメージ処理装置１０が具現される。
【0030】
一実施形態において、ビジョンセンサ１００、イメージセンサ２００、及びプロセッサ３００は、それぞれ集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ（ＩＣ））によって具現される。例えば、ビジョンセンサ１００、イメージセンサ２００、及びプロセッサ３００は、別個の半導体チップによって具現される。又は、ビジョンセンサ１００、イメージセンサ２００、及びプロセッサ３００は、単一チップによって具現される。例えば、ビジョンセンサ１００、イメージセンサ２００、及びプロセッサ３００は、ＳｏＣ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）によって具現される。
【0031】
イメージ処理装置１０ａは、外部のデバイス４００を制御してデータを収集する。イメージ処理装置１０ａは、タイムスタンプを用いてデバイス４００から収集したデータとマッチングさせる。デバイス４００は、加速度センサ、慣性測定装置（ＩＭＵ：Ｉｎｅｒｔｉａｌ Ｍｅａｓｕｒｅｍｅｎｔ Ｕｎｉｔ）、ジャイロ（Ｇｙｒｏ）センサ、赤外線（ＩＲ）ＬＥＤ、及びフラッシュライトなどを含む。
【0032】
図２は、本発明の一実施形態によるビジョンセンサ１００の一例を示すブロック図である。図３は、本発明の一実施形態によるビジョンセンサ１００に含まれるイベント決定回路１３１を示すブロック図である。図４は、本発明の一実施形態によるビジョンセンサ１００に含まれるリードアウト回路１６０を示すブロック図である。図２のビジョンセンサ１００は、図１Ａ又は図１Ｂのビジョンセンサ１００の一例を示すブロック図である。
【0033】
図２を参照すると、ビジョンセンサ１００は、ピクセルアレイ１１０、ロウドライバ１２０、イベント検出回路１３０、データ出力ロジック１４０、制御ロジック１５０、及びリードアウト回路１６０を含む。ビジョンセンサ１００は、オン基準電圧ＶＲＥＦ＿ＯＮ及びオフ基準電圧ＶＲＥＲ＿ＯＦＦを生成する電圧生成器を更に含む。
【0034】
ピクセルアレイ１１０は、マトリックス状（例えば、ｎ個のロウ及びｍ個のカラムのマトリックス、ｎ及びｍは、自然数）に配列された複数のピクセルＰＸを含む。複数のピクセルＰＸのそれぞれは、受信された光強度が増減するイベントなどを感知する。複数のピクセルＰＸのそれぞれは、ロウラインを介して受信された対応する選択信号（ＳＥＬ［０］～ＳＥＬ［ｎ－１］のうちの１つ）に応答して第１出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）を第１カラムラインを介して出力し、且つロウラインを介して受信された対応する選択信号（ＳＥＬ［０］～ＳＥＬ［ｎ－１］のうちの１つ）に応答して第２出力電圧（ＶＯＵＴ２［０］～ＶＯＵＴ２［ｍ－１］のうちの１つ）を第２カラムラインを介して出力する。
【0035】
複数のピクセルＰＸのそれぞれから出力される第１出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）は、光の強度に対応する値を有する。即ち、第１出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）は、ピクセルＰＸの光電変換素子で生成された光電流を変換した電圧（例えば、図５のログ電圧ＶＬＯＧ）の大きさに対応する値を有する。また、複数のピクセルＰＸのそれぞれから出力される第２出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうち１つ）は、光の強度の変化量に対応する値を有する。即ち、第１出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）は、ピクセルＰＸの光電変換素子で生成された光電流を変換した電圧（ログ電圧ＶＬＯＧ）の変化量に対応する値を有する。
【0036】
ピクセルアレイ１１０は、第３カラムラインを介してリセット信号ＲＳＴ［０］～ＲＳＴ［ｍ－１］を受信する。ピクセルＰＸは、リセット信号（ＲＳＴ［０］～ＲＳＴ［ｍ－１］のうちの１つ）によってリセットされ、ピクセルＰＸから出力される第２出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）がリセットされる。第２出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］がリセットされた時点から、ピクセルアレイ１１０及びイベント検出回路１３０は、光の強度の変化量を再び検出する。
【0037】
ロウドライバ１２０は、制御ロジック１５０の１つ以上の制御信号によって、ピクセルアレイ１１０に選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］）を伝送する。ロウドライバ１２０は、ｎ本のロウラインのそれぞれに対応する選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］を伝送することにより、ロウ単位でピクセルアレイ１１０を選択する。選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］は、ロウラインの選択を示す活性レベル（例えば、ロジックハイ）及びロウラインの非選択を示す非活性レベル（例えば、ロジックロウ）を有する。ロウドライバ１２０は、順次に選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］を活性レベルに遷移させることにより、ロウ単位でピクセルアレイ１１０を選択する。但し、本発明は、それに限定されず、ロウドライバ１２０は、既定の順序又はランダム順序によって選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］を活性レベルに遷移させるように具現され得る。
【0038】
イベント検出回路１３０は、ピクセルアレイ１１０からイベントなどを検出し、イベントなどを処理する。イベント検出回路１３０は、ピクセルＰＸで発生したイベントの種類（即ち、オンイベントであるか又はオフイベントであるかのイベントの極性）に関するイベント情報、及びイベントが発生したピクセルの位置情報であるアドレス情報を生成する。例えば、イベント検出回路１３０は、複数のイベント決定回路１３１を含む。複数のイベント決定回路１３１のそれぞれは、対応する第２カラムラインに連結されて対応する第２出力電圧（ＶＯＵＴ２［０］～ＶＯＵＴ２［ｍ－１］のうちの１つ）を受信し、第２出力電圧（ＶＯＵＴ２［０］～ＶＯＵＴ２［ｍ－１］のうちの１つ）をオン基準電圧ＶＲＥＦ＿ＯＮ及びオフ基準電圧ＶＲＥＦ＿ＯＦＦと比較した結果によってオン信号（Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］のうちの１つ）又はオフ信号（Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］のうちの１つ）を生成する。
【0039】
イベント検出回路１３０は、オンイベント又はオフイベントを検出すると、リセット信号ＲＳＴ［０］～ＲＳＴ［ｍ－１］を生成する。即ち、イベント検出回路１３０は、オンイベント又はオフイベントが発生した特定ピクセルＰＸにリセット信号（ＲＳＴ［０］～ＲＳＴ［ｍ－１］のうちの１つ）を対応する第３カラムラインを介して提供する。
【0040】
例えば、イベント検出回路１３０は複数のリセット回路１３２を含み、リセット回路１３２は例えばＯＲゲートを含む。リセット回路１３２は、活性化された（例えば、ロジックハイ）オン信号（Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］のうちの１つ）又は活性化された（例えば、ロジックハイ）オフ信号（Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］のうちの１つ）を受信すると、ロジックハイレベルのリセット信号（ＲＳＴ［０］～ＲＳＴ［ｍ－１］のうちの１つ）を生成する。
【0041】
図２に示したようにリセット信号ＲＳＴ［０］～ＲＳＴ［ｍ－１］は、ピクセルＰＸを個別的にリセットさせるための信号であるが、本発明は、それに限定されない。イベント検出回路１３０は、ピクセルアレイ１１０に含まれる少なくとも一部のピクセルＰＸを同時にリセットさせるためのグローバルリセット信号をピクセルＰＸに提供してもよい。
【0042】
図２及び図３を参照すると、イベント決定回路１３１は、第１比較回路１３１＿１及び第２比較回路１３１＿２を含む。第１比較回路１３１＿１は、第２出力電圧ＶＯＵＴ２（例えば、ＶＯＵＴ２［０］～ＶＯＵＴ２［ｍ－１］のうちの１つ）をオン基準電圧ＶＲＥＦ＿ＯＮと比較し、比較結果によってオン信号Ｅ＿ＯＮ（例えば、Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］のうちの１つ）を生成する。第２比較回路１３１＿２は、第２出力電圧ＶＯＵＴ２をオフ基準電圧ＶＲＥＦ＿ＯＦＦと比較し、比較結果によってオ信号Ｅ＿ＯＦＦ（例えば、Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］のうちの１つ）を生成する。第１比較回路１３１＿１及び第２比較回路１３１＿２は、ピクセルＰＸに含まれる光電変換素子に受信される光の変化による第２出力電圧ＶＯＵＴ２の変化量が一定基準以上である場合にオン信号Ｅ＿ＯＮ又はオフ信号Ｅ＿ＯＦＦを生成する。例えば、オン信号Ｅ＿ＯＮはピクセルＰＸの光電変換素子に受信される光量が一定の臨界量以上増加する場合にロジックハイレベルになり、オフ信号Ｅ＿ＯＦＦはピクセルＰＸの光電変換素子に受信される光量が一定臨界量以上減少する場合にロジックハイレベルになる。
【0043】
再び図２を参照すると、データ出力ロジック１４０は、オン信号Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］及びオフ信号Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］を受信し、オン信号Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］及びオフ信号Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］によって、発生したイベントの種類（極性）を示すイベント情報ＤＡＴＡ及びイベントが発生したピクセルＰＸのアドレス情報ＡＤＤＲを含むイベントデータＶＤＴを生成する。
【0044】
データ出力ロジック１４０は、ノイズイベントを除去して、有効イベントなどに対するイベントデータＶＤＴを生成する。また、データ出力ロジック１４０は、イベントが発生した時間に関する情報を含むイベントデータＶＤＴを生成する。
【0045】
データ出力ロジック１４０は、ピクセルアレイ１１０で発生したイベントなどをピクセルＰＸ単位、複数のピクセルＰＸを含むサブピクセルアレイ単位、カラム単位、又はフレーム単位で処理する。データ出力ロジック１４０は、設定されたプロトコルによってプロセッサ（例えば、図１Ａ又は図１Ｂの３００）にビジョンセンサデータ（イベントデータＶＤＴ）を伝送する。
【0046】
制御ロジック１５０は、ビジョンセンサ１００の全般的な動作を制御する。例えば、制御ロジック１５０は、プロセッサ３００から提供された制御信号によってビジョンセンサ１００に含まれるロウドライバ１２０、データ出力ロジック１４０、リードアウト回路１６０などの動作を制御する。
【0047】
リードアウト回路１６０は、第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］を受信して強度イメージデータＩＩＤＴを出力する。第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のそれぞれは、対応するピクセルＰＸに含まれる光電変換素子で生成された光電流をログスケールに増幅したログ電圧の大きさに対応する。リードアウト回路１６０は、第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］をアナログ－デジタル変換することで、強度イメージデータＩＩＤＴを生成する。
【0048】
図２及び図４を参照すると、リードアウト回路１６０は、複数の比較器ＣＯＭ、複数のカウンタ回路ＣＮＴ、複数のバッファＢＦ、及びランプ信号生成器１６１を含む。ランプ信号生成器１６１は、一定の傾度を有して増減するランプ電圧のランプ信号ＲＡＭＰを生成する。
【0049】
複数の比較器ＣＯＭは、ピクセルアレイ１１０で第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］を受信し、第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のそれぞれをランプ信号ＲＡＭＰとそれぞれ比較して、比較結果信号を出力する。複数の比較器ＣＯＭのそれぞれは、対応する第１カラムラインを介して対応する第１出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）を受信する。
【0050】
複数のカウンタ回路ＣＮＴは、複数の比較器ＣＯＭから受信された比較結果信号のレベルに対応するアナログ信号をデジタル信号に変換する。複数のカウンタ回路ＣＮＴは、複数の比較器ＣＯＭから出力された比較結果信号のレベル遷移時点をカウントして、カウント値を出力する。一実施形態において、カウンタ回路ＣＮＴは、ラッチ回路及び演算回路を含む。
【0051】
複数のバッファＢＦは、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされたデジタル信号を強度イメージデータＩＩＤＴとしてビジョンセンサ１００の外部（例えば、図１Ａ又は図１Ｂのプロセッサ３００）に出力する。一実施形態において、リードアウト回路１６０は、イベントデータＶＤＴとは無関係に強度イメージデータＩＩＤＴをプロセッサ３００に出力するか、或いはイベントデータＶＤＴがデータ出力ロジック１４０から出力されると、リードアウト回路１６０は、イメージデータＩＩＤＴをプロセッサ３００に出力する。
【0052】
【0053】
図５を参照すると、ピクセルＰＸは、光電変換素子ＰＤを含む電流－電圧変換回路（Ｃｕｒｒｅｎｔ ｖｏｌｔａｇｅ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）１１１、増幅器回路（Ａｍｐｌｉｆｉｅｒ ｃｉｒｃｕｉｔ）１１３、第１出力回路ＯＣ１、及び第２出力回路ＯＣ２を含む。また、ピクセルＰＸは、リセット信号ＲＳＴを受信してリセットスイッチング信号ＲＳを生成するリセットスイッチング回路１１４を含む。
【0054】
電流－電圧変換回路１１１に含まれる光電変換素子は、入射する光、即ち光信号を電気的信号である光電流ＩＰＤに変換する。例えば、光電変換素子は、フォト（ｐｈｏｔｏ）ダイオード、フォトトランジスタ、フォトゲート、ＰＩＮフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）などを含む。光電変換素子は、入射する光強度が増加するほど、高いレベルを有する電気的信号である光電流ＩＰＤを生成する。
【0055】
電流－電圧変換回路１１１は、光電変換素子で生成された光電流ＩＰＤをログ電圧ＶＬＯＧに変換する。電流－電圧変換回路１１１は、第１増幅器（Ｌｏｇａｒｉｔｈｍｉｃ Ａｍｐｌｉｆｉｅｒ）－Ａ１及びフィードバックトランジスタＭＮ１を含む。但し、これは、１つの例であり、電流－電圧変換回路１１１は、図５で示したものとは異なって具現され得る。
【0056】
光電流ＩＰＤは、光電変換素子ＰＤに連結されたフィードバックトランジスタＭＮ１を通じて流れる。フィードバックトランジスタＭＮ１は、一端に電源電圧ＶＤＤが印加されるＮＭＯＳ（ｎ－ｔｙｐｅ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。
【0057】
光電流ＩＰＤは、感知された光の強度に線形に比例しない。第１増幅器－Ａ１は、ログ電圧ＶＬＯＧが感知された光の強度に線形に比例するように光電流ＩＰＤをログスケールに増幅してログ電圧ＶＬＯＧを生成する。例えば、第１増幅器－Ａ１は、ログトランスインピーダンス増幅器である。第１増幅器－Ａ１の出力端は、フィードバックトランジスタＭＮ１のゲート端に連結される。
【0058】
第１出力回路ＯＣ１は、ログ電圧ＶＬＯＧを受信し、選択信号ＳＥＬに応答して第１出力電圧ＶＯＵＴ１を生成する。第１出力回路ＯＣ１は、第１駆動トランジスタＴ１１及び第１選択トランジスタＴ１２を含む。
【0059】
第１駆動トランジスタＴ１１は、バッファ増幅器（ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）であり、ログ電圧ＶＬＯＧによる信号をバッファリングする。第１駆動トランジスタＴ１１は、ログ電圧ＶＬＯＧを増幅し、それを第１カラムラインに第１出力電圧ＶＯＵＴ１として出力する。例えば、第１駆動トランジスタＴ１１は、ドレイン端子に電源電圧ＶＤＤが印加され、ゲート端子にログ電圧ＶＬＯＧが印加される。
【0060】
第１選択トランジスタＴ１２は、ドレイン端子が第１駆動トランジスタＴ１１のソース端子に連結される。選択信号ＳＥＬに応答して、第１カラムラインを介してリードアウト回路（例えば、図２の１６０）に第１出力電圧ＶＯＵＴ１を出力する。選択信号ＳＥＬは、図２の選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］のうちの１つである。
【0061】
ピクセルＰＸは、ソースフォロワ（ｓｏｕｒｃｅ－ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ）ＳＦを更に含む。ソースフォロワＳＦは、増幅器回路１１３から電流－電圧変換回路１１１へのキックバックノイズ（ｋｉｃｋ－ｂａｃｋ ｎｏｉｓｅ）を減少させるか又は防止し、増幅器回路１１３の第１キャパシタＣ１又は第２キャパシタＣ２を駆動するのに用いられる。ソースフォロワＳＦが備えられる場合、ログ電圧ＶＬＯＧがソースフォロワＳＦに入力されて、ソースフォロワ電圧ＶＳＦが生成される。例えば、ソースフォロワＳＦは、ｎＭＯＳトランジスタのソースフォロワトランジスタＭＮ２及び電流源ＩＳを含むが、それは一例であり、ソースフォロワＳＦの回路構成は、多様に変形され得る。
【0062】
増幅器回路１１３は、ソースフォロワ電圧ＶＳＦを増幅して、増幅電圧ＶＡを生成する。増幅器回路１１３は、第１キャパシターＣ１、第２キャパシターＣ２、第２増幅器－Ａ２、及びスイッチＳＷを含む。第１キャパシターＣ１及び第２キャパシターＣ２は、光電変換素子で生成された出力に対応する電荷を充電する。第２増幅器－Ａ２は、ソースフォロワ電圧ＶＳＦ（又は、ログ電圧ＶＬＯＧ）の特定時間の間の電圧変化量を増幅して、出力電圧ＶＯＵＴを生成する。第２増幅器－Ａ２の入力端子と出力端子との間には、フィードバック回路が連結される。
【0063】
第１キャパシタＣ１は、第２増幅器－Ａ２の入力端に直列に連結される。第１キャパシタＣ１は、ソースフォロワ電圧ＶＳＦ（又は、ログ電圧ＶＬＯＧ）が変化することにより、電荷を充電する。第２増幅器－Ａ２は、第１キャパシタＣ１に充電された電荷によって発生する電圧を所定の比率で増幅する。第２増幅器－Ａ２の増幅率は、第１キャパシタＣ１のキャパシタンスと第２キャパシタＣ２のキャパシタンスとの比率として決定される。第２キャパシタＣ２は、フィードバック（ｆｅｅｄｂａｃｋ）キャパシタである。
【0064】
第２増幅器－Ａ２の入力端と出力端との間には、リセットスイッチＳＷが連結される。リセットスイッチＳＷは、リセットスイッチング信号ＲＳに応答してオン又はオフされ、第２増幅器－Ａ２の入力端と出力端とを連結することで、第２増幅器－Ａ２の両端の電圧が同一になるように増幅電圧ＶＡをリセットする。一実施形態において、リセットスイッチＳＷは、ＰＭＯＳトランジスタを含むが、それに限定されるものではなく、リセットスイッチＳＷは、多様に具現され得る。
【0065】
第１キャパシタＣ１は、リセット動作時、ソースフォロワ電圧ＶＳＦを基準にリセットされる。例えば、リセット動作時、リセットスイッチＳＷによって第２増幅器－Ａ２の入力端と出力端とが短絡（ｓｈｏｒｔ）されて、第１キャパシタＣ１の一端には、ソースフォロワ電圧ＶＳＦが印加され、第１キャパシタＣ１の他端には、増幅器回路１１３の増幅電圧ＶＡが印加される。第１キャパシタＣ１は、両端の電位差に該当する電圧を保存する。即ち、増幅器回路１１３は、リセットスイッチング信号ＲＳに応答してリセットスイッチＳＷがオン状態になることにより、増幅電圧ＶＡがリセットされた時点以後に光の強度変化によるソースフォロワ電圧ＶＳＦの電圧変化量を増幅して、増幅電圧ＶＡを生成する。
【0066】
本発明では、第２増幅器－Ａ２が負のゲイン（例えば、「－Ａ２」）を有するように具現され、ソースフォロワ電圧ＶＳＦが増加すると（即ち、光強度が増加すると）、増幅電圧ＶＡが減少し、ソースフォロワ電圧ＶＳＦが減少すると（即ち、光強度が減少すると）、増幅電圧ＶＡが増加することを前提として説明する。しかし、本発明は、それに限定されず、第２増幅器－Ａ２が正のゲインを有するように具現され得るということは言うまでもない。
【0067】
リセットスイッチング回路１１４は、リセット信号ＲＳＴ及び選択信号ＳＥＬに応答してリセットスイッチング信号ＲＳを生成する。リセット信号ＲＳＴは、図２のリセット信号（ＲＳＴ［０］～ＲＳＴ［ｎ－１］）のうちの１つである。例えば、リセットスイッチング回路１１４は、リセット信号ＲＳＴ及び選択信号ＳＥＬを受信してリセットスイッチング信号ＲＳを生成するＡＮＤゲート回路を含む。従って、リセットスイッチング回路１１４は、ロジックハイのリセット信号ＲＳＴ及びロジックハイの選択信号ＳＥＬが受信されるときに、ロジックハイのリセットスイッチング信号ＲＳを生成する。即ち、ピクセルＰＸからオンイベント又はオフイベントが発生したことが検出され、ピクセルＰＸが選択信号ＳＥＬによって選択されるときに、増幅器回路１１３がリセットされる。
【0068】
一実施形態において、リセットスイッチング信号ＲＳは、休止期（ｒｅｆｒａｃｔｏｒｙ ｐｅｒｉｏｄ）を有する信号として生成される。リセットスイッチング信号ＲＳは、スイッチの不要なリセットを防止するために、リセットのスイッチＳＷがリセットされた後、再びスイッチをオンにするまで、一定期間の休止期を有する。但し、実施形態はそれに限定されず、リセットスイッチング信号ＲＳは、上述した休止期なしに増幅器回路１１３のリセットスイッチＳＷに伝送されるか又は伝達され得る。
【0069】
第２出力回路ＯＣ２は、増幅電圧ＶＡを受信し、選択信号ＳＥＬに応答して第２出力電圧ＶＯＵＴ２を生成する。第２出力回路ＯＣ２は、第２駆動トランジスタＴ２１及び第２選択トランジスタＴ２２を含む。
【0070】
第２駆動トランジスタＴ２１は、バッファ増幅器として増幅電圧ＶＡによる信号をバッファリングする。第２駆動トランジスタＴ２１は、増幅電圧ＶＡを増幅して、それを第２カラムラインに第２出力電圧ＶＯＵＴ２として出力する。
【0071】
第２選択トランジスタＴ２２は、ドレイン端子が第２駆動トランジスタＴ２１のソース端子に連結される。選択信号ＳＥＬに応答し、第２出力ラインを介してイベント検出回路（例えば、図２の１３０）に第２出力電圧ＶＯＵＴ２を出力する。
【0072】
従って、本発明によるビジョンセンサ１００のピクセルＰＸは、光電変換素子ＰＤで生成された光電流ＩＰＤをログスケールに増幅したログ電圧ＶＬＯＧの大きさによる第１出力電圧ＶＯＵＴ１を生成し、且つピクセルＰＸは、光電変換素子ＰＤで生成された光電流ＩＰＤをログスケールに増幅したログ電圧ＶＬＯＧ（又は、ソースフォロワ電圧ＶＳＦ）の大きさの変化による第２出力電圧ＶＯＵＴ２を生成する。従って、ビジョンセンサ１００は、イベント発生の有無に関するイベント情報を含むイベントデータ（図２のＶＤＴ）及び光強度に関する強度情報を含む強度イメージデータ（図２のＩＩＤＴ）の両方を生成する。
【0073】
図６及び図７は、本発明の一実施形態によるピクセルアレイ１１０に含まれるピクセル（ＰＸ１、ＰＸ２）の多様な例を示す回路図である。ピクセル（ＰＸ１、ＰＸ２）は、図２のピクセルＰＸの一例である。図６及び図７に関する説明で、図５との重複説明については説明を省略する。
【0074】
図６を参照すると、ピクセルＰＸ１は、光電変換素子ＰＤを含む電流－電圧変換回路１１１、ソースフォロワＳＦ、増幅器回路１１３、リセットスイッチング回路１１４、第１出力回路ＯＣ１１、及び第２出力回路ＯＣ２１を含む。
【0075】
第１出力回路ＯＣ１１は、ログ電圧ＶＬＯＧを受信し、第１選択信号ＳＥＬ１に応答して第１出力電圧ＶＯＵＴ１を生成する。第１出力回路ＯＣ１１は、第１駆動トランジスタＴ１１及び第１選択トランジスタＴ１２を含む。第１出力回路ＯＣ１１の第１選択トランジスタＴ１２は、第１選択信号ＳＥＬ１に応答して、第１出力ラインを介してリードアウト回路（例えば、図２の１６０）に第１出力電圧ＶＯＵＴ１を出力する。第１選択信号ＳＥＬ１は、図２の選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］に含まれる。
【0076】
第２出力回路ＯＣ２１は、増幅電圧ＶＡを受信し、第２選択信号ＳＥＬ２に応答して第２出力電圧ＶＯＵＴ２を生成する。第２出力回路ＯＣ２１は、第２駆動トランジスタＴ２１及び第２選択トランジスタＴ２２を含む。第２出力回路ＯＣ２１の第２選択トランジスタＴ２２は、第２選択信号ＳＥＬ２に応答して、第２出力ラインを介してイベント検出回路（例えば、図２の１３０）に第２出力電圧ＶＯＵＴ２を出力する。第２選択信号ＳＥＬ２は、図２の選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］に含まれる。
【0077】
本発明によるビジョンセンサ１００のピクセルＰＸ１は、光電変換素子ＰＤで生成された光電流ＩＰＤをログスケールに増幅したログ電圧ＶＬＯＧの大きさによる第１出力電圧ＶＯＵＴ１を生成し、且つピクセルＰＸ１は、ログ電圧ＶＬＯＧ（又は、ソースフォロワ電圧ＶＳＦ）の大きさの変化による第２出力電圧ＶＯＵＴ２を生成する。この際、ピクセルＰＸ１は、第１選択信号ＳＥＬ１に応答して第１出力電圧ＶＯＵＴ１を出力し、第２選択信号ＳＥＬ２に応答して第２出力電圧ＶＯＵＴ２を出力する。即ち、第１出力電圧ＶＯＵＴ１及び第２出力電圧ＶＯＵＴ２のそれぞれの出力は、それぞれ異なる選択信号、即ち第１選択信号ＳＥＬ１及び第２選択信号ＳＥＬ２のそれぞれによって制御される。従って、ビジョンセンサ１００は、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴをそれぞれ独立して生成し、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴをそれぞれ独立してプロセッサ（例えば、図１Ａ又は図１Ｂの３００）に伝送する。
【0078】
図７を参照すると、ピクセルＰＸ２は、光電変換素子ＰＤを含む電流－電圧変換回路１１１、ソースフォロワＳＦ、増幅器回路１１３、リセットスイッチング回路１１４、第１出力回路ＯＣ１２、及び第２出力回路ＯＣ２を含む。
【0079】
第１出力回路ＯＣ１２は、ログ電圧ＶＬＯＧを受信し、リセットスイッチング信号ＲＳに応答して第１出力電圧ＶＯＵＴ１を生成する。第１出力回路ＯＣ１２は、第１駆動トランジスタＴ１１及び第１選択トランジスタＴ１２を含む。第１出力回路ＯＣ１２の第１選択トランジスタＴ１２は、リセットスイッチング信号ＲＳに応答して、第１出力ラインを介してリードアウト回路１６０に第１出力電圧ＶＯＵＴ１を出力する。従って、第１出力回路ＯＣ１２は、増幅器回路１１３がリセットされるときに、第１出力電圧ＶＯＵＴ１を出力する。
【0080】
本発明によるビジョンセンサ１００のピクセルＰＸ２は、光電変換素子ＰＤで生成された光電流ＩＰＤをログスケールに増幅したログ電圧ＶＬＯＧの大きさによる第１出力電圧ＶＯＵＴ１を生成し、且つピクセルＰＸ２は、ログ電圧ＶＬＯＧ（又は、ソースフォロワ電圧ＶＳＦ）の大きさの変化による第２出力電圧ＶＯＵＴ２を生成する。この際、ピクセルＰＸ２は、ピクセルＰＸ２からオンイベント又はオフイベントが発生したことが検出されて、ピクセルＰＸ２が選択信号ＳＥＬによって選択されるときに、増幅器回路１１３がリセットされると共に第１出力電圧ＶＯＵＴ１を出力する。従って、ビジョンセンサ１００は、イベントが発生したことが検出されたピクセルのみの強度情報を抽出し、検出されたピクセルによる強度イメージデータＩＩＤＴを生成してプロセッサ３００に伝送する。
【0081】
図８は、本発明の一実施形態によるビジョンセンサ１００’の他の例を示すブロック図である。図９は、本発明の一実施形態によるピクセルアレイ１１０’に含まれるピクセルＰＸ’の第４例を示す回路図である。図８のビジョンセンサ１００’は、図１Ａ又は図１Ｂのビジョンセンサ１００の他の例を示すブロック図である。図８及び図９に関する説明で、図２及び図５との重複説明については説明を省略する。
【0082】
図８及び図９を参照すると、ビジョンセンサ１００’は、ピクセルアレイ１１０’、ロウドライバ１２０、データ出力ロジック１４０、制御ロジック１５０、及びリードアウト回路１６０を含む。図２のビジョンセンサ１００と比べて、図８のビジョンセンサ１００’は、図２のイベント検出回路１３０に対応する構成がピクセルＰＸ’の内部に具現される。ビジョンセンサ１００’は、ピクセルＰＸ’に提供されるオン基準電圧ＶＲＥＦ１及びオフ基準電圧ＶＲＥＲ２を生成する電圧生成器を更に含む。
【0083】
ピクセルアレイ１１０’は、マトリックス状（例えば、（ｎ）ｘ（ｍ）マトリックス、ｎ及びｍは、自然数）に配列された複数のピクセルＰＸ’を含む。複数のピクセルＰＸのそれぞれは、ロウラインを介して受信された対応する選択信号（ＳＥＬ［０］～ＳＥＬ［ｎ－１］のうちの１つ）に応答して第１出力電圧（ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］のうちの１つ）を第１カラムラインを介して出力する。リードアウト回路１６０は、第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］を受信して強度イメージデータＩＩＤＴを出力する。リードアウト回路１６０は、第１出力電圧ＶＯＵＴ１［０］～ＶＯＵＴ１［ｍ－１］をアナログ－デジタル変換することで、強度イメージデータＩＩＤＴを生成する。
【0084】
複数のピクセルＰＸ’のそれぞれは、受信された光強度が増減するイベントなどを感知する。複数のピクセルＰＸ’のそれぞれは、オン信号（Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］のうちの１つ）又はオフ信号（Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］のうちの１つ）を生成し、第２カラムラインを介してオン信号（Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］のうちの１つ）をデータ出力ロジック１４０に伝送し、第３カラムラインを介してデータ出力ロジック１４０にオフ信号（Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］のうちの１つ）を伝送する。
【0085】
データ出力ロジック１４０は、オン信号Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］及びオフ信号Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］を受信し、オン信号Ｅ＿ＯＮ［０］～Ｅ＿ＯＮ［ｍ－１］及びオフ信号Ｅ＿ＯＦＦ［０］～Ｅ＿ＯＦＦ［ｍ－１］によって発生したイベントの極性に関するイベント情報ＤＡＴＡ及びイベントが発生したピクセルＰＸのアドレス情報ＡＤＤＲを含むイベントデータＶＤＴを生成する。
【0086】
ピクセルＰＸ’は、光電変換素子ＰＤを含む電流－電圧変換回路１１１、ソースフォロワＳＦ、増幅器回路１１３、リセットスイッチング回路１１４’、第１出力回路ＯＣ、比較回路（１１５＿１、１１５＿２）、及びホルダー（１１７＿１、１１７＿２）を含む。比較回路（１１５＿１、１１５＿２）は、図２のイベント検出回路１３０の構成に対応する。
【0087】
比較回路（１１５＿１、１１５＿２）は、第１比較回路１１５＿１及び第２比較回路１１５＿２を含む。第１比較回路１１５＿１は、増幅電圧ＶＡをオン基準電圧ＶＲＥＦ１と比較し、比較結果によってオン信号Ｅ＿ＯＮを生成する。第２比較器１１２は、増幅電圧ＶＡをオフ基準電圧ＶＲＥＦ２と比較し、比較結果によってオフ信号Ｅ＿ＯＦＦを生成する。第１比較回路１１５＿１及び第２比較器１１２は、光電変換素子ＰＤに受信される光の変化による増幅電圧ＶＡの変化量が一定基準以上である場合に、オン信号Ｅ＿ＯＮ又はオフ信号Ｅ＿ＯＦＦを生成する。例えば、オン信号Ｅ＿ＯＮは光電変換素子ＰＤに受信される光量が一定レベル以上増加する場合にハイレベルになり、オフ信号Ｅ＿ＯＦＦは光電変換素子ＰＤに受信される光量が一定レベル以上減少する場合にハイレベルになる。
【0088】
例えば、増幅器回路１１３が負のゲイン（例えば、「－Ａ２」）を有するように具現された場合、第１比較器１１５＿１は、増幅電圧ＶＡがオン基準電圧ＶＲＥＦ１よりも低くなると、オンイベントの発生を示すオン信号Ｅ＿ＯＮを生成する。また、第２比較器１１５＿２は、増幅電圧ＶＡがオフ基準電圧ＶＲＥＦ２よりも高くなると、オフイベントの発生を示すオフ信号Ｅ＿ＯＦＦを生成する。
【0089】
ホルダー（１１７＿１、１１７＿２）は、オンイベントホルダー１１７＿１及びオフイベントホルダー１１７＿２を含む。オンイベントホルダー１１７＿１及びオフイベントホルダー１１７＿２のそれぞれは、選択信号ＳＥＬに応答してオン信号Ｅ＿ＯＮ及びオフ信号Ｅ＿ＯＦＦをホルディングした後、出力する。
【0090】
リセットスイッチング回路１１４’は、ピクセルＰＸ’の内部に位置するセルフリセット回路と称される。オン信号Ｅ＿ＯＮ又はオフ信号Ｅ＿ＯＦＦのうちのいずれか１つが発生した場合、リセットスイッチング回路１１４’は、リセットスイッチング信号ＲＳを自体的に生成し、増幅器回路１１３のリセットスイッチＳＷに伝送することにより、増幅器回路１１３をリセットする。
【0091】
リセットスイッチング回路１１４’は、例えばＯＲゲートを含む。従って、リセットスイッチング回路１１４’は、ロジックハイのオン信号Ｅ＿ＯＮ又はロジックハイのオフ信号Ｅ＿ＯＦＦが受信されると、リセットスイッチＳＷがオン状態になるようにリセットスイッチング信号ＲＳを生成してリセットスイッチＳＷに提供する。
【0092】
但し、図９に示したものとは異なり、ピクセルＰＸ’は、リセットスイッチング信号ＲＳを自体的に生成するリセットスイッチング回路１１４’を含まない場合もある。ピクセルＰＸ’の外部（例えば、データ出力ロジック１４０）から提供されたリセット信号によってピクセルＰＸ’の増幅器回路１１３がリセットされ得る。
【0093】
第１出力回路ＯＣ１は、ログ電圧ＶＬＯＧを受信し、選択信号ＳＥＬに応答して第１出力電圧ＶＯＵＴ１を生成し、第１出力電圧ＶＯＵＴ１をリードアウト回路１６０に伝送する。第１出力回路ＯＣ１は、第１駆動トランジスタＴ１１及び第１選択トランジスタＴ１２を含む。第１選択トランジスタＴ１２は、選択信号ＳＥＬに応答して、第１出力ラインを介してリードアウト回路１６０に第１出力電圧ＶＯＵＴ１を出力する。選択信号ＳＥＬは、図８の選択信号ＳＥＬ［０］～ＳＥＬ［ｎ－１］のうちの１つである。
【0094】
但し、図９に示したものとは異なり、第１出力回路ＯＣ１は、ホルダー（１１７＿１、１１７＿２）に提供される選択信号ＳＥＬとは独立した選択信号を受信して第１出力電圧ＶＯＵＴ１を出力してもよい。例えば、図６のピクセルＰＸ１の第１出力回路ＯＣ１１のように、第１出力回路ＯＣ１は、ホルダー（１１７＿１、１１７＿２）に提供される選択信号ＳＥＬとは別途の選択信号をロウドライバ１２０から受信して第１出力電圧ＶＯＵＴ１を出力する。或いは、例えば図７のピクセルＰＸ２の第１出力回路ＯＣ１２のように、第１出力回路ＯＣ１は、リセットスイッチング信号ＲＳに応答して第１出力電圧ＶＯＵＴ１を出力する。従って、第１出力回路ＯＣ１２は、増幅器回路１１３がリセットされるときに、第１出力電圧ＶＯＵＴ１を出力する。
【0095】
【0096】
図１０を参照すると、ビジョンセンサ１００Ａは、垂直方向に積層された第１チップＣＰ１と第２チップＣＰ２とを含む積層型ビジョンセンサである。ビジョンセンサ１００は、図２及び図８などで説明したイメージセンサ（１００、１００’）が具現されたものでもある。
【0097】
第１チップＣＰ１は、ピクセル領域ＰＲ１及びパッド領域ＰＲ２を含み、第２チップＣＰ２は、回路領域ＰＲ３及びパッド領域ＰＲ２’を含む。ピクセル領域ＰＲ１には、図５～図７、及び図９で説明したピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）の構成のうちの少なくとも一部が形成される。一実施形態において、ピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）のフォトダイオードＰＤを含む電流－電圧変換回路１１１は、第１チップＣＰ１のピクセル領域ＰＲ１に形成され、電流－電圧変換回路１１１を除いたピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）の構成、例えばソースフォロワＳＦ、増幅器回路１１３、第１出力回路（ＯＣ１、ＯＣ１１、ＯＣ１２）、第２出力回路（ＯＣ２、ＯＣ２１）、リセットスイッチング回路１１４、比較回路（１１５＿１、１１５＿２）、及びホルダー（１１７＿１、１１７＿２）は、第２チップＣＰ２に形成される。但し、それに限定されず、電流－電圧変換回路１１１以外のピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）の構成も第１チップＣＰ１に形成され得る。
【0098】
第２チップＣＰ２の回路領域ＰＲ３には、複数のトランジスタが形成される。例えば、第２チップＣＰ２の回路領域ＰＲ３には、図２及び図８で説明したロウドライバ１２０、イベント検出回路１３０、データ出力ロジック１４０、制御ロジック１５０、及びリードアウト回路１６０が形成される。回路領域ＰＲ３に形成された回路は、ピクセル領域ＰＲ１に形成された複数のピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）のそれぞれで生成されたログ電圧ＶＬＯＧによるイベントデータＶＤＴ及び強度イメージデータＩＩＤＴを生成する。
【0099】
第１チップＣＰ１のパッド領域ＰＲ２は複数の第１導電パッドＰＡＤを含み、第２チップＣＰ２のパッド領域ＰＲ２’は複数の第２導電パッドＰＡＤ’を含む。複数の第１導電パッドＰＡＤは、複数の第２導電パッドＰＡＤ’に対応し、ビア構造物ＶＳによって複数の第２導電パッドＰＡＤ’に電気的に連結される。
【0100】
図１１を参照すると、ビジョンセンサ１００Ｂは、垂直方向に積層された第１チップＣＰ１、第２チップＣＰ２、及び第３チップＣＰ３を含む積層型イメージセンサである。ビジョンセンサ１００Ｂは、図２及び図８などで説明したイメージセンサ（１００、１００’）が具現されたものである。
【0101】
第１チップＣＰ１のピクセル領域ＰＲ１には、図５～図７、及び図９で説明したピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）の構成のうちの少なくとも一部が形成される。一実施形態において、ピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）のフォトダイオードＰＤを含む電流－電圧変換回路１１１は、第１チップＣＰ１のピクセル領域ＰＲ１に形成され、電流－電圧変換回路１１１を除いたピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）の構成、例えばソースフォロワＳＦ、増幅器回路１１３、第１出力回路（ＯＣ１、ＯＣ１１、ＯＣ１２）、第２出力回路（ＯＣ２、ＯＣ２１）、リセットスイッチング回路１１４、比較回路（１１５＿１、１１５＿２）、及びホルダー（１１７＿１、１１７＿２）は、第２チップＣＰ２に形成される。
【0102】
第２チップＣＰ２の回路領域ＰＲ３には、図２及び図８で説明したロウドライバ１２０、イベント検出回路１３０、データ出力ロジック１４０、及び制御ロジック１５０が形成される。即ち、第２チップＣＰ２の回路領域ＰＲ３には、ピクセル領域ＰＲ１に形成された複数のピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）のそれぞれで生成されたログ電圧ＶＬＯＧの大きさの変化によるイベントデータＶＤＴを生成するための回路構成が形成される。
【0103】
第３チップＣＰ２の回路領域ＰＲ４には、図２及び図８で説明したリードアウト回路１６０が形成される。即ち、第３チップＣＰ２の回路領域ＰＲ４には、ピクセル領域ＰＲ１に形成された複数のピクセル（ＰＸ、ＰＸ１、ＰＸ２、ＰＸ’）のそれぞれで生成されたログ電圧ＶＬＯＧの大きさによる強度イメージデータＩＩＤＴを生成するための回路構成が形成される。
【0104】
第１チップＣＰ１のパッド領域ＰＲ２は複数の第１導電パッドＰＡＤを含み、第２チップＣＰ２のパッド領域ＰＲ２’は複数の第２導電パッドＰＡＤ’を含み、第３チップＣＰ３のパッド領域ＰＲ２”は複数の第３導電パッドＰＡＤ”を含む。複数の第１導電パッドＰＡＤ、複数の第２導電パッドＰＡＤ’、及び複数の第３導電パッドＰＡＤ”は、第１ビア構造物ＶＳ１及び第２ビア構造物ＶＳ２によって互いに電気的に連結される。
【0105】
図１２は、本発明の一実施形態によるビジョンセンサ１１００が適用された電子機器１０００の一例を示すブロック図である。
【0106】
図１２を参照すると、電子機器１０００は、ビジョンセンサ１１００、メインプロセッサ１２００、ワーキングメモリ１３００、ストレージ１４００、ディスプレイ装置１５００、通信部１６００、及びユーザインターフェース１７００を含む。ビジョンセンサ１１００は、図１Ａ～図１１で説明したビジョンセンサ（１００、１００’、１００Ａ、１００Ｂ）である。
【0107】
ビジョンセンサ１１００は、オブジェクトの動きをセンシングしてイベントデータ（例えば、図１Ａ又は図１ＢのＶＤＴ）を生成し、オブジェクトから反射された光の強度による強度イメージデータ（例えば、図１Ａ又は図１ＢのＩＩＤＴ）を生成し、イベントデータＶＤＴ及び強度イメージデータＩＩＤＴをメインプロセッサ１２００に伝送する。メインプロセッサ１２００は、電子機器１０００の全般的な動作を制御し、ビジョンセンサ１１００から受信されたイベントデータＶＤＴを処理して物体の動きを検出し、イメージセンサから出力されたイメージデータのイメージ処理を遂行する。従って、メインプロセッサ１２００は、イメージデータの効率的なイメージ処理（例えば、デブラー（ｄｅｂｌｕｒ）処理など）が可能であり、且つ高いダイナミックレンジ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ：ＨＤＲ）のイメージデータを生成することが可能である。
【0108】
ワーキングメモリ１３００は、電子機器１０００の動作に用いられるデータを保存する。例えば、ワーキングメモリ１３００は、プロセッサ１１２０によって処理されたパケット又はフレームを一時的に保存する。例えば、ワーキングメモリ１３００は、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＲＡＭ）のような揮発性メモリ、及び／又はＰＲＡＭ（Ｐｈａｓｅ－ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｏ－ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏ－ｅｌｅｃｔｒｉｃ ＲＡＭ）のような不揮発性メモリを含む。
【0109】
ストレージ１４００は、メインプロセッサ１２００又は他の構成から保存が要請されたデータを保存する。ストレージ１４００は、フラッシュメモリ、ＰＲＡＭ、ＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭのような不揮発性メモリを含む。
【0110】
ディスプレイ装置１５００は、ディスプレイパネル、ディスプレイ駆動回路、及びＤＳＩ（ｄｉｓｐｌａｙ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ）を含む。例えば、ディスプレイパネルは、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）装置、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）表示装置、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）表示装置のような多様な装置によって具現される。ディスプレイ駆動回路は、ディスプレイパネルの駆動に必要なタイミングコントローラ、ソースドライバなどを含む。メインプロセッサ１２００に内蔵されたＤＳＩホストは、ＤＳＩを通じてディスプレイパネルとシリアル通信を遂行する。
【0111】
通信部１６００は、アンテナ１６３０を通じて外部装置／システムと信号を交換する。通信部１６００の送受信器１６１０及びＭＯＤＥＭ（Ｍｏｄｕｌａｔｏｒ／Ｄｅｍｏｄｕｌａｔｏｒ）１６２０は、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＷＩＭＡＸ（ＷｏｒｌｄｗｉｄｅＩｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓ）、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＣＤＭＡ（登録商標）（ＣｏｄｅＤｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、Ｗｉ－Ｆｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）のような無線通信規約によって、外部装置／システムと交換される信号を処理する。
【0112】
ユーザインターフェース１７００は、キーボード、マウス、キーパッド、ボタン、タッチパネル、タッチスクリーン、タッチパッド、タッチボール、ジャイロスコープセンサ、振動センサ、加速センサのような入力インターフェースのうちの少なくとも１つを含む。
【0113】
電子機器１０００の構成要素、例えばビジョンセンサ１１００、メインプロセッサ１２００、ワーキングメモリ１３００、ストレージ１４００、ディスプレイ装置１５００、通信部１６００、及びユーザインターフェース１７００は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＭＩＰＩ、Ｉ２Ｃ、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）、Ｍ－ＰＣＩｅ（Ｍｏｂｉｌｅ ＰＣＩｅ）、ＡＴＡ（Ａｄｖａｎｃｅｄ ＴｅｃｈｎｏｌｏｇｙＡｔｔａｃｈｍｅｎｔ）、ＰＡＴＡ（Ｐａｒａｌｌｅｌ ＡＴＡ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ ＤｒｉｖｅＥｌｅｃｔｒｏｎｉｃｓ）、ＥＩＤＥ（Ｅｎｈａｎｃｅｄ ＩＤＥ）、ＮＶＭｅ（Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）のような多様なインターフェース規約のうちの１つ以上に基づいてデータを交換する。
【0114】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で、多様に変更実施することが可能である。
【符号の説明】
【0115】
１０、１０ａ イメージ処理装置
１００、１００‘、１００Ａ、１００Ｂ、１１００ ビジョンセンサ
１１０ ピクセルアレイ
１１１ 電流－電圧変換回路
１１３ 増幅器回路
１１４、１１４‘ リセットスイッチング回路
１１５＿１、１１５＿２ 第１、第２比較回路
１１７＿１ オンイベントホルダー
１１７＿２ オフイベントホルダー
１２０ ロウドライバ
１３０ イベント検出回路
１３１ イベント決定回路
１３１＿１、１３１＿２ 第１、第２比較回路
１３２ リセット回路
１４０ データ出力ロジック
１５０ 制御ロジック
１６０ リードアウト回路
１６１ ランプ信号生成器
３００ プロセッサ
４００ デバイス
１０００ 電子機器
１２００ メインプロセッサ
１３００ ワーキングメモリ
１４００ ストレージ
１５００ ディスプレイ装置
１６００ 通信部
１６１０ 送受信器
１６２０ ＭＯＤＥＭ
１６３０ アンテナ
１７００ ユーザインターフェース
－Ａ１、－Ａ２ 第１、第２増幅器
ＡＤＤＲ アドレス情報
ＢＦ バッファ
Ｃ１、Ｃ２ 第１、第２キャパシタ
ＣＮＴ カウンタ
ＣＯＭ 比較器
ＣＰ１、ＣＰ２、ＣＰ３ 第１～第３チップ
ＤＡＴＡ イベント情報
Ｅ＿ＯＦＦ オフ信号
Ｅ＿ＯＮ オン信号
ＩＤＴ イメージデータ（イメージフレーム）
ＩＩＤＴ 強度イメージデータ
ＩＰＤ 光電流
ＩＳ 電流源
ＭＮ１ フィードバックトランジスタ（ｎＭＯＳトランジスタ）
ＭＮ２ ソースフォロワトランジスタ（ｎＭＯＳトランジスタ）
ＯＣ１、ＯＣ１１、ＯＣ１２ 第１出力回路
ＯＣ２、ＯＣ２１ 第２出力回路
ＰＡＤ、ＰＡＤ’、ＰＡＤ“ 第１～第３導電パッド
ＰＤ フォトダイオード（光電変換素子）
ＰＲ１ ピクセル領域
ＰＲ２、ＰＲ２‘、ＰＲ２“ 第１～第３チップのパッド領域
ＰＲ３ 第２チップの回路領域
ＰＲ４ 第３チップの回路領域
ＰＸ、ＰＸ‘、ＰＸ１、ＰＸ２ ピクセル
ＲＡＭＰ ランプ信号
ＲＳ リセットスイッチング信号
ＲＳＴ リセット信号
ＳＥＬ 選択信号
ＳＥＬ１、ＳＥＬ２ 第１、第２選択信号
ＳＦ ソースフォロワ
ＳＹＮＣ 同期化信号
ＳＷ スイッチ
Ｔ１１、Ｔ２１ 第１、第２駆動トランジスタ
Ｔ１２、Ｔ２２ 第１、第２選択トランジスタ
ＶＡ 増幅電圧
ＶＤＴ イベントデータ（ビジョンセンサデータ）
ＶＬＯＧ ログ電圧
ＶＯＵＴ 出力電圧
ＶＯＵＴ１、ＶＯＵＴ２ 第１、第２出力電圧
ＶＲＥＦ＿ＯＦＦ オフ基準電圧
ＶＲＥＦ＿ＯＮ オン基準電圧
ＶＲＥＦ１ オン基準電圧
ＶＲＥＦ２ オフ基準電圧
ＶＳ１、ＶＳ２ 第１、第２ビア構造物
ＶＳＦ ソースフォロワ電圧
１００、１００‘、１００Ａ、１００Ｂ、１１００ ビジョンセンサ
１１０ ピクセルアレイ
１１１ 電流－電圧変換回路
１１３ 増幅器回路
１１４、１１４‘ リセットスイッチング回路
１１５＿１、１１５＿２ 第１、第２比較回路
１１７＿１ オンイベントホルダー
１１７＿２ オフイベントホルダー
１２０ ロウドライバ
１３０ イベント検出回路
１３１ イベント決定回路
１３１＿１、１３１＿２ 第１、第２比較回路
１３２ リセット回路
１４０ データ出力ロジック
１５０ 制御ロジック
１６０ リードアウト回路
１６１ ランプ信号生成器
３００ プロセッサ
４００ デバイス
１０００ 電子機器
１２００ メインプロセッサ
１３００ ワーキングメモリ
１４００ ストレージ
１５００ ディスプレイ装置
１６００ 通信部
１６１０ 送受信器
１６２０ ＭＯＤＥＭ
１６３０ アンテナ
１７００ ユーザインターフェース
－Ａ１、－Ａ２ 第１、第２増幅器
ＡＤＤＲ アドレス情報
ＢＦ バッファ
Ｃ１、Ｃ２ 第１、第２キャパシタ
ＣＮＴ カウンタ
ＣＯＭ 比較器
ＣＰ１、ＣＰ２、ＣＰ３ 第１～第３チップ
ＤＡＴＡ イベント情報
Ｅ＿ＯＦＦ オフ信号
Ｅ＿ＯＮ オン信号
ＩＤＴ イメージデータ（イメージフレーム）
ＩＩＤＴ 強度イメージデータ
ＩＰＤ 光電流
ＩＳ 電流源
ＭＮ１ フィードバックトランジスタ（ｎＭＯＳトランジスタ）
ＭＮ２ ソースフォロワトランジスタ（ｎＭＯＳトランジスタ）
ＯＣ１、ＯＣ１１、ＯＣ１２ 第１出力回路
ＯＣ２、ＯＣ２１ 第２出力回路
ＰＡＤ、ＰＡＤ’、ＰＡＤ“ 第１～第３導電パッド
ＰＤ フォトダイオード（光電変換素子）
ＰＲ１ ピクセル領域
ＰＲ２、ＰＲ２‘、ＰＲ２“ 第１～第３チップのパッド領域
ＰＲ３ 第２チップの回路領域
ＰＲ４ 第３チップの回路領域
ＰＸ、ＰＸ‘、ＰＸ１、ＰＸ２ ピクセル
ＲＡＭＰ ランプ信号
ＲＳ リセットスイッチング信号
ＲＳＴ リセット信号
ＳＥＬ 選択信号
ＳＥＬ１、ＳＥＬ２ 第１、第２選択信号
ＳＦ ソースフォロワ
ＳＹＮＣ 同期化信号
ＳＷ スイッチ
Ｔ１１、Ｔ２１ 第１、第２駆動トランジスタ
Ｔ１２、Ｔ２２ 第１、第２選択トランジスタ
ＶＡ 増幅電圧
ＶＤＴ イベントデータ（ビジョンセンサデータ）
ＶＬＯＧ ログ電圧
ＶＯＵＴ 出力電圧
ＶＯＵＴ１、ＶＯＵＴ２ 第１、第２出力電圧
ＶＲＥＦ＿ＯＦＦ オフ基準電圧
ＶＲＥＦ＿ＯＮ オン基準電圧
ＶＲＥＦ１ オン基準電圧
ＶＲＥＦ２ オフ基準電圧
ＶＳ１、ＶＳ２ 第１、第２ビア構造物
ＶＳＦ ソースフォロワ電圧
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】