特開 2024-98293 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024098293

(43)【公開日】2024-07-23

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240716BHJP

   H01L 29/739 20060101ALI20240716BHJP

   H01L 21/336 20060101ALI20240716BHJP

   H01L 29/12 20060101ALI20240716BHJP

   H01L 29/861 20060101ALI20240716BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 653A

H01L29/78 652J

H01L29/78 657D

H01L29/78 655D

H01L29/78 658F

H01L29/78 652T

H01L29/91 C

H01L29/91 L

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023001704

(22)【出願日】2023-01-10

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】坂根 宏樹

(57)【要約】

【課題】 バリア領域と接続部を有するスイッチング素子において、ゲート電位を上昇させるときの漏れ電流を抑制する。
【解決手段】 半導体装置であって、トレンチ内にゲート電極を有する。半導体基板が、前記ゲート絶縁膜に接する第１ｎ型領域と、前記第１ｎ型領域の下側の前記側面で前記ゲート絶縁膜に接するｐ型の上部ボディ領域と、前記上部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型のバリア領域と、前記バリア領域の下側の前記側面で前記ゲート絶縁膜に接するｐ型の下部ボディ領域と、前記バリア領域と前記上部電極とを電気的に接続する接続部と、前記下部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型のドリフト領域と、前記下部電極に接する第２ｎ型領域を有する。前記ゲート絶縁膜の下側部分が、前記ゲート絶縁膜の上側部分よりも厚い。
【選択図】図２

【特許請求の範囲】

【請求項1】

半導体装置であって、
上面にトレンチ（１４）が設けられた半導体基板（１２）と、
前記トレンチの内面を覆うゲート絶縁膜（１６）と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極（１８）と、
前記半導体基板の前記上面に接する上部電極（２２）と、
前記半導体基板の下面に接する下部電極（２４）、
を有し、
前記半導体基板が、
前記上部電極に接しており、前記トレンチの側面で前記ゲート絶縁膜に接する第１ｎ型領域（３２）と、
前記第１ｎ型領域の下側の前記側面で前記ゲート絶縁膜に接するｐ型の上部ボディ領域（３４）と、
前記上部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型のバリア領域（３６）と、
前記バリア領域の下側の前記側面で前記ゲート絶縁膜に接しており、前記バリア領域によって前記上部ボディ領域から分離されているｐ型の下部ボディ領域（３８）と、
前記バリア領域と前記上部電極とを電気的に接続する接続部（４０）と、
前記下部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型のドリフト領域（４２）と、
前記ドリフト領域よりも高いｎ型不純物濃度を有し、前記ドリフト領域の下側に配置されており、前記下部電極に接する第２ｎ型領域（４６、１４４）、
を有し、
前記ゲート絶縁膜のうちの前記下部ボディ領域に接する範囲内の部分である下側部分（１６ｂ）が、前記ゲート絶縁膜のうちの前記上部ボディ領域に接する範囲内の部分である上側部分（１６ａ）よりも厚い、
半導体装置。

【請求項2】

前記ゲート絶縁膜が、前記上側部分から前記下側部分に向かうにしたがって厚さが増加する厚さ変化部（１６ｃ）を有しており、
前記厚さ変化部が、前記バリア領域に接する範囲内に配置されている、
請求項１に記載の半導体装置。

【請求項3】

前記下部ボディ領域のｐ型不純物濃度が、前記上部ボディ領域のｐ型不純物濃度よりも低い、請求項１または２に記載の半導体装置。

【請求項4】

前記半導体基板が、前記ドリフト領域の下側に配置されており、前記下部電極に接するｐ型のコレクタ領域（４４）を有する請求項１または２に記載の半導体装置。

【請求項5】

前記接続部が、ｎ型半導体により構成されており、前記上部電極にショットキー接触している、請求項１または２に記載の半導体装置。

【請求項6】

前記接続部と前記上部電極の間のショットキー障壁が０．７ｅＶ以下である、請求項５に記載の半導体装置。

【請求項7】

前記上側部分が前記下側部分とは異なる材料によって構成されている、請求項１または２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、半導体装置に関する。

【0002】

特許文献１に開示の半導体装置は、ＩＧＢＴ（insulated gate bipolar transistor）とダイオードを有している。ＩＧＢＴ領域とダイオード領域に跨って、ｎ型のドリフト領域が分布している。ＩＧＢＴ領域内では、ドリフト領域の上部にｐ型のボディ領域が設けられている。ボディ領域は、ｎ型のバリア領域によって上部ボディ領域と下部ボディ領域に分離されている。バリア領域は、接続部（より具体的には、ｎ型の接続領域）によって上部電極に電気的に接続されている。ダイオード領域内では、ドリフト領域の上部にｐ型のアノード領域が設けられており、ドリフト領域の下部にｎ型のカソード領域が設けられている。アノード領域は上部電極に接しており、カソード領域は下部電極に接している。ダイオードがオンすると、アノード領域からドリフト領域を介してカソード領域にホールが流れる。このとき、ＩＧＢＴ領域内のボディ領域からも、ドリフトを介してカソード領域にホールが流れる。このようにボディ領域からカソード領域にホールが注入されると、その後にダイオードが逆回復動作をするときに損失が生じやすい。特許文献１の半導体装置では、バリア領域と接続部を設けることで、ダイオードがオンしているときにＩＧＢＴ領域内のボディ領域からドリフトへホールが流れることを抑制する。これによって、逆回復損失が抑制される。なお、特許文献１では、ＩＧＢＴとダイオードを有する半導体装置においてバリア領域と接続部を設けているが、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）にバリア領域と接続部を設けることもできる。ＭＯＳＦＥＴにバリア領域と接続部を設けると、ＭＯＳＦＥＴのボディダイオードの逆回復動作時における損失を抑制できる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第ＷＯ２０１５／０２９１１６

【発明の概要】

【発明が解決しようとする課題】

【0004】

バリア領域と接続部を有するスイッチング素子では、ゲート電位を上昇させるときに、ゲート電位がゲート閾値に達していないにもかかわらず微小な漏れ電流が発生する場合がある。本明細書では、ゲート電位を上昇させるときの漏れ電流を抑制する技術を提案する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置は、半導体基板と、ゲート絶縁膜と、ゲート電極と、上部電極と、下部電極を有する。前記半導体基板の上面に、トレンチが設けられている。前記ゲート絶縁膜は、前記トレンチの内面を覆っている。前記ゲート電極は、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記上部電極は、前記半導体基板の前記上面に接している。前記下部電極は、前記半導体基板の下面に接している。前記半導体基板が、第１ｎ型領域と、上部ボディ領域と、バリア領域と、下部ボディ領域と、接続部と、ドリフト領域と、第２ｎ型領域を有している。前記第１ｎ型領域は、前記上部電極に接しており、前記トレンチの側面で前記ゲート絶縁膜に接している。前記上部ボディ領域は、前記第１ｎ型領域の下側の前記側面で前記ゲート絶縁膜に接するｐ型領域である。前記バリア領域は、前記上部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型領域である。前記下部ボディ領域は、前記バリア領域の下側の前記側面で前記ゲート絶縁膜に接しており、前記バリア領域によって前記上部ボディ領域から分離されているｐ型領域である。前記接続部は、前記バリア領域と前記上部電極とを電気的に接続している。前記ドリフト領域は、前記下部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型領域である。前記第２ｎ型領域は、前記ドリフト領域よりも高いｎ型不純物濃度を有し、前記ドリフト領域の下側に配置されており、前記下部電極に接している。前記ゲート絶縁膜のうちの前記下部ボディ領域に接する範囲内の部分である下側部分が、前記ゲート絶縁膜のうちの前記上部ボディ領域に接する範囲内の部分である上側部分よりも厚い。

【0006】

なお、上記半導体装置は、ＩＧＢＴとダイオードを備える半導体装置であってもよいし、ＭＯＳＦＥＴであってもよい。ＩＧＢＴとダイオードを備える半導体装置においては、前記第１ｎ型領域はＩＧＢＴのエミッタ領域であり、前記第２ｎ型領域はダイオードのカソード領域である。ＭＯＳＦＥＴにおいては、前記第１ｎ型領域はソース領域であり、前記第２ｎ型領域はドレイン領域である。また、上記接続部は、バリア領域から上部電極まで伸びるｎ型の接続領域であってもよいし、バリア領域から上部電極まで伸びる導電性部材であってもよい。

【0007】

上述したように、バリア領域と接続部を有する従来のスイッチング素子では、ゲート電位を上昇させるときに漏れ電流が発生する。この漏れ電流は、下部ボディ領域に形成されるチャネルと接続部を介して流れていることが判明した。これに対し、本明細書が開示する半導体装置では、ゲート絶縁膜のうちの下部ボディ領域に接する範囲内の部分である下側部分が、ゲート絶縁膜のうちの上部ボディ領域に接する範囲内の部分である上側部分よりも厚い。この構成によれば、上部ボディ領域において下部ボディ領域に比べてチャネルが形成され易くなる。したがって、下部ボディ領域にチャネルが形成されるときに、上部ボディ領域のチャネルと下部ボディ領域のチャネルを通って電流が流れやすくなり、接続部と下部ボディ領域のチャネルを通って流れる漏れ電流を抑制できる。

【図面の簡単な説明】

【0008】

【図1】実施例の半導体装置１０の断面図。

【図2】実施例の半導体装置１０のトレンチ周辺の拡大断面図。

【図3】比較例の半導体装置のトレンチ周辺の拡大断面図。

【図4】比較例の半導体装置の電流Ｉｃの立ち上がり特性を示すグラフ。

【図5】バリア領域と接続部を有さないＩＧＢＴの正常品と異常品についての電流Ｉｃの立ち上がり特性を示すグラフ。

【図6】ゲート絶縁膜の形成方法の説明図。

【図7】変形例１の半導体装置のトレンチ周辺の拡大断面図。

【図8】変形例２の半導体装置の断面図。

【図9】変形例３の半導体装置の断面図。

【発明を実施するための形態】

【0009】

本明細書が開示する一例の半導体装置では、前記ゲート絶縁膜が、前記上側部分から前記下側部分に向かうにしたがって厚さが増加する厚さ変化部を有していてもよい。この場合、前記厚さ変化部が、前記バリア領域に接する範囲内に配置されていてもよい。

【0010】

厚さ変化部が上部ボディ領域や下部ボディ領域の範囲内に存在していると、半導体装置の量産時にゲート閾値のばらつきが大きくなる。上記のように、厚さ変化部がバリア領域に接する範囲内に配置されていると、ゲート閾値のばらつきを抑制できる。

【0011】

本明細書が開示する一例の半導体装置では、前記下部ボディ領域のｐ型不純物濃度が、前記上部ボディ領域のｐ型不純物濃度よりも低くてもよい。

【0012】

半導体装置のオフ状態においてトレンチの周辺における電界集中を抑制するために、下部ボディ領域のｐ型不純物濃度を上部ボディ領域のｐ型不純物濃度よりも低くすることができる。この場合、下部ボディ領域にチャネルが形成され易くなり、漏れ電流の問題がより顕著に生じ易い。この場合であっても、上記のように、ゲート絶縁膜において下側部分を上側部分よりも厚くすることで、漏れ電流を抑制できる。

【0013】

本明細書が開示する一例の半導体装置では、前記半導体基板が、前記ドリフト領域の下側に配置されており、前記下部電極に接するｐ型のコレクタ領域を有していてもよい。

【0014】

本明細書が開示する一例の半導体装置では、前記接続部が、ｎ型半導体により構成されており、前記上部電極にショットキー接触していてもよい。

【0015】

この構成によれば、ショットキー障壁によって漏れ電流をさらに抑制することができる。

【0016】

前記接続部と前記上部電極の間のショットキー障壁が０．７ｅＶ以下であってもよい。

【0017】

本明細書が開示する一例の半導体装置では、前記上側部分が前記下側部分とは異なる材料によって構成されていてもよい。

【0018】

図１に示す実施例の半導体装置１０は、シリコンにより構成された半導体基板１２を有している。なお、半導体基板１２は、他の半導体材料（例えば、ＳｉＣ、ＧａＮ等）により構成されていてもよい。半導体基板１２を上から見たときに、半導体基板１２には、ＩＧＢＴ領域３０とダイオード領域５０が設けられている。ＩＧＢＴ領域３０にＩＧＢＴが設けられており、ダイオード領域５０にダイオードが設けられている。ＩＧＢＴ領域３０とダイオード領域５０は隣接している。半導体基板１２の上面１２ａには、複数のトレンチ１４が設けられている。各トレンチ１４は、上面１２ａにおいて互いに平行に直線状に伸びている。各トレンチ１４は、間隔を空けて配置されている。ＩＧＢＴ領域３０とダイオード領域５０のそれぞれに、複数のトレンチ１４が設けられている。各トレンチ１４の内面は、ゲート絶縁膜１６によって覆われている。ゲート絶縁膜１６は、酸化シリコンにより構成されている。ＩＧＢＴ領域３０内の各トレンチ１４内にゲート電極１８が配置されている。各ゲート電極１８は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。ダイオード領域５０内の各トレンチ１４内に電極１９が配置されている。電極１９は、ゲート電極１８に接続されている電極であってもよいし、ゲート電極１８から独立した電位を持つダミー電極であってもよい。電極１９は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。ゲート電極１８及び電極１９の上面は、層間絶縁膜２０によって覆われている。半導体基板１２の上に、上部電極２２が配置されている。上部電極２２は、ＩＧＢＴ領域３０内及びダイオード領域５０内で半導体基板１２の上面１２ａに接している。上部電極２２は、層間絶縁膜２０によってゲート電極１８及び電極１９から絶縁されている。半導体基板１２の下に、下部電極２４が配置されている。下部電極２４は、ＩＧＢＴ領域３０内及びダイオード領域５０内で半導体基板１２の下面１２ｂに接している。

【0019】

半導体基板１２には、複数のエミッタ領域３２、上部ボディ領域３４、バリア領域３６、下部ボディ領域３８、複数の接続領域４０、ドリフト領域４２、コレクタ領域４４、及び、カソード領域４６が設けられている。

【0020】

複数のエミッタ領域３２は、ｎ型領域であり、ＩＧＢＴ領域３０内に配置されている。各エミッタ領域３２は、２つのトレンチ１４に挟まれた範囲（以下、トレンチ間範囲という）に配置されている。各エミッタ領域３２は、半導体基板１２の上面１２ａを含む位置に配置されており、上部電極２２にオーミック接触している。各エミッタ領域３２は、トレンチ１４の側面の上端部においてゲート絶縁膜１６に接している。なお、図１ではＩＧＢＴ領域３０にエミッタ領域３２が配置されている一方でダイオード領域５０にエミッタ領域３２が配置されていないが、ＩＧＢＴ領域３０とダイオード領域５０の両方にエミッタ領域３２が配置されていてもよい。

【0021】

上部ボディ領域３４は、ｐ型領域であり、ＩＧＢＴ領域３０とダイオード領域５０に跨って分布している。上部ボディ領域３４は、複数のコンタクト領域３４ａと低濃度領域３４ｂを有している。低濃度領域３４ｂは、各コンタクト領域３４ａよりも低いｐ型不純物濃度を有している。各コンタクト領域３４ａは、トレンチ間範囲内に配置されている。各コンタクト領域３４ａは、半導体基板１２の上面１２ａを含む位置に配置されており、上部電極２２にオーミック接触している。低濃度領域３４ｂは、トレンチ間範囲内に配置されている。低濃度領域３４ｂは、コンタクト領域３４ａに対して下側から接している。低濃度領域３４ｂは、コンタクト領域３４ａを介して上部電極２２に電気的に接続されている。ＩＧＢＴ領域３０内では、低濃度領域３４ｂは、エミッタ領域３２に対して下側から接している。低濃度領域３４ｂは、各トレンチ１４の側面においてゲート絶縁膜１６に接している。ＩＧＢＴ領域３０内では、低濃度領域３４ｂは、エミッタ領域３２の下側でゲート絶縁膜１６に接している。

【0022】

バリア領域３６は、ｎ型領域であり、ＩＧＢＴ領域３０とダイオード領域５０に跨って分布している。バリア領域３６は、トレンチ間範囲内に配置されている。バリア領域３６は、低濃度領域３４ｂの下側に配置されている。バリア領域３６は、各トレンチ１４の側面においてゲート絶縁膜１６に接している。バリア領域３６は、低濃度領域３４ｂの下側でゲート絶縁膜１６に接している。

【0023】

下部ボディ領域３８は、ｐ型領域であり、ＩＧＢＴ領域３０とダイオード領域５０に跨って分布している。下部ボディ領域３８は、トレンチ間範囲内に配置されている。下部ボディ領域３８は、バリア領域３６の下側に配置されており、バリア領域３６によって上部ボディ領域３４から分離されている。下部ボディ領域３８は、各トレンチ１４の側面においてゲート絶縁膜１６に接している。下部ボディ領域３８は、バリア領域３６の下側でゲート絶縁膜１６に接している。下部ボディ領域３８は、上部ボディ領域３４の低濃度領域３４ｂよりも低いｐ型不純物濃度を有している。

【0024】

複数の接続領域４０は、ｎ型領域である。ＩＧＢＴ領域３０とダイオード領域５０のそれぞれに、複数の接続領域４０が配置されている。各接続領域４０は、トレンチ間範囲内に配置されている。各接続領域４０は、上部ボディ領域３４を貫通してバリア領域３６から上部電極２２まで伸びている。各接続領域４０は、上部電極２２に対してショットキー接触している。各接続領域４０と上部電極２２との界面におけるショットキー障壁は０．７ｅＶ以下である。

【0025】

ドリフト領域４２は、エミッタ領域３２よりも低いｎ型不純物濃度を有しているｎ型領域である。ドリフト領域４２は、ＩＧＢＴ領域３０とダイオード領域５０に跨って分布している。ドリフト領域４２は、複数のトレンチ１４の下部に跨って分布している。ドリフト領域４２の上端は、各トレンチ間範囲内まで分布している。ドリフト領域４２は、各トレンチ間範囲内において、下部ボディ領域３８に対して下側から接している。ドリフト領域４２は、各トレンチ１４の側面及び底面においてゲート絶縁膜１６に接している。ドリフト領域４２は、下部ボディ領域３８の下側でゲート絶縁膜１６に接している。

【0026】

コレクタ領域４４は、ｐ型領域であり、ＩＧＢＴ領域３０内に配置されている。コレクタ領域４４は、ドリフト領域４２に対して下側から接している。コレクタ領域４４は、下部電極２４にオーミック接触している。

【0027】

カソード領域４６は、ドリフト領域４２よりも高いｎ型不純物濃度を有するｎ型領域である。カソード領域４６は、ダイオード領域５０内に配置されている。カソード領域４６は、ドリフト領域４２に対して下側から接している。カソード領域４６は、下部電極２４にオーミック接触している。

【0028】

ダイオード領域５０内では、上部ボディ領域３４及び下部ボディ領域３８がｐ型のアノード領域として機能する。ダイオード領域５０内には、上部ボディ領域３４、下部ボディ領域３８、ドリフト領域４２及びカソード領域４６によって、ＰＩＮダイオードが形成されている。ＩＧＢＴ領域３０内には、エミッタ領域３２、上部ボディ領域３４、下部ボディ領域３８、ドリフト領域４２、コレクタ領域４４、ゲート電極１８及びゲート絶縁膜１６によってＩＧＢＴが形成されている。

【0029】

図２は、トレンチ１４の拡大断面図である。図２に示すように、トレンチ１４の下部では、トレンチ１４の上部よりも、ゲート絶縁膜１６が厚い。ゲート絶縁膜１６のうちの上部ボディ領域３４に接する部分（以下、上側部分１６ａという）では、その全体においてゲート絶縁膜１６が薄い。ゲート絶縁膜１６の厚みは、バリア領域３６に接する範囲内で段差状に増加する。ゲート絶縁膜１６のうちの下部ボディ領域３８に接する部分（以下、下側部分１６ｂという）では、その全体においてゲート絶縁膜１６が厚い。言い換えると、下側部分１６ｂは、上側部分１６ａよりも厚い。

【0030】

次に、半導体装置１０の動作について説明する。上部電極２２に下部電極２４よりも高い電位が印加されると、ダイオードがオンする。すなわち、カソード領域４６からドリフト領域４２、下部ボディ領域３８及びバリア領域３６を介して上部ボディ領域３４へ電子が流れる。また、図１の矢印１００に示すように、上部ボディ領域３４からバリア領域３６、下部ボディ領域３８及びドリフト領域４２を介してカソード領域４６へホールが流れる。また、ＩＧＢＴ領域３０とダイオード領域５０の境界部では、図１の矢印１０２に示すように、ＩＧＢＴ領域３０内の上部ボディ領域３４からダイオード領域５０内のカソード領域４６へホールが流れる。実施例では、ボディ領域内にバリア領域３６が設けられており、バリア領域３６が接続領域４０によって上部電極２２に電気的に接続されているので、矢印１００、１０２に示すようなホールの流れが抑制される。

【0031】

その後、上部電極２２の電位が下部電極２４の電位よりも低い電位まで引き下げられると、ホールと電子の流れが停止する。また、同時に、ドリフト領域４２内に存在するホールが、下部ボディ領域３８、バリア領域３６及び上部ボディ領域３４を介して上部電極２２へ排出される。このようにホールが流れることで、ダイオードに瞬間的に逆電流（いわゆる、逆回復電流）が流れる。また、ＩＧＢＴ領域３０とダイオード領域５０の境界部では、図１の矢印１０２の逆向きに逆回復電流が流れる。上述したように、実施例では、オン状態においてドリフト領域４２に流入するホールの流れが抑制される。したがって、ダイオードがオフするときに生じる逆回復電流が抑制される。したがって、逆回復電流による損失の発生が抑制される。また、ＩＧＢＴ領域３０とダイオード領域５０の境界部に流れる逆回復電流が抑制されるので、境界部周辺においてボディ領域の電位が安定する。これにより、半導体装置１０の動作が安定する。

【0032】

上部電極２２の電位が下部電極２４の電位よりも低くなると、下部ボディ領域３８とドリフト領域４２の界面のｐｎ接合からドリフト領域４２と下部ボディ領域３８に空乏層が広がる。ドリフト領域４２のほぼ全体が空乏化される。また、上述したように、下部ボディ領域３８のｐ型不純物濃度は上部ボディ領域３４の低濃度領域３４ｂのｐ型不純物濃度よりも低い。したがって、下部ボディ領域３８のほぼ全体が空乏化される。このように下部ボディ領域３８のほぼ全体が空乏化されることで、下部ボディ領域３８内において局所的な電界集中が生じることが抑制される。したがって、半導体装置１０は高い耐圧を有する。

【0033】

上部電極２２の電位が下部電極２４の電位よりも低い状態において、ゲート電極１８の電位をゲート閾値以上の電位まで上昇させると、以下に説明するようにＩＧＢＴがオンする。すなわち、ゲート電極１８の電位をゲート閾値以上の電位まで上昇させると、ゲート絶縁膜１６近傍において低濃度領域３４ｂと下部ボディ領域３８にチャネルが形成される。低濃度領域３４ｂに形成されたチャネルによってエミッタ領域３２とバリア領域３６が接続され、下部ボディ領域３８に形成されたチャネルによってバリア領域３６とドリフト領域４２が接続される。すると、エミッタ領域３２から、低濃度領域３４ｂのチャネル、バリア領域３６、下部ボディ領域３８のチャネル及びドリフト領域４２を介してコレクタ領域４４へ電子が流れる。また、コレクタ領域４４から、ドリフト領域４２、下部ボディ領域３８及びバリア領域３６を介して上部ボディ領域３４へホールが流れる。このようにして、ＩＧＢＴがオンする。

【0034】

次に、ＩＧＢＴがターンオンするときに生じる漏れ電流について、比較例と実施例とを比較しながら説明する。図３は、比較例の半導体装置のトレンチ１４周辺の拡大断面図である。比較例の半導体層は、ゲート絶縁膜１６の厚さが一定である点で実施例の半導体装置１０と異なる。また、図４は、比較例の半導体装置において、上部電極２２と下部電極２４の間に定電圧（より詳細には、下部電極２４が高電位となる定電圧）を印加した状態でゲート電極１８の電位Ｖｇｅを増加させたときのコレクタ－エミッタ間の電流Ｉｃの変化を示している。なお、図４では、接続領域４０と上部電極２２の間のショットキー障壁が異なる各場合についての実験結果を示している。上述したように、下部ボディ領域３８は上部ボディ領域３４よりも低いｐ型不純物濃度を有している。また、比較例では、ゲート絶縁膜１６の厚さが一定である。このため、比較例の半導体装置においてゲート電位Ｖｇｅを０Ｖから上昇させると、上部ボディ領域３４よりも先に下部ボディ領域３８にチャネルが形成される。このように下部ボディ領域３８にチャネルが形成された状態では、図３の矢印１１０に示すように、上部電極２２から接続領域４０、バリア領域３６及び下部ボディ領域３８のチャネルを介してドリフト領域４２へ電子が流れる。すなわち、矢印１１０に示す経路で漏れ電流が流れる。したがって、図４に示すように、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈよりも低い段階で、電流Ｉｃが流れ始める。その後、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈに達すると、上部ボディ領域３４にチャネルが形成され、図３の矢印１１２に示す経路で電流が流れる。図４に示すように、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈを超えた領域では、ゲート電位Ｖｇｅの上昇に伴って電流Ｉｃが上昇する。以上に説明したように、比較例では、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈよりも低い領域においてＩＧＢＴに漏れ電流が流れるので、図４に示すように電流Ｉｃの立ち上がり特性のグラフが段差形状となる。なお、接続領域４０と上部電極２２の間のショットキー障壁が高いほど、漏れ電流が小さくなる。しかしながら、ショットキー障壁を高くする場合には、上部電極２２の材料が限られる。例えば、上部電極２２として埋め込み性の高いタングステンを利用する場合には、上部電極２２と半導体基板１２の界面にＴｉ系のバリアメタルが設けられるが、この構成ではショットキー障壁を高くすることができない。また、ショットキー障壁を高くしたとしても、ある程度の漏れ電流は生じる。

【0035】

また、図５は、バリア領域３６と接続領域４０を有さないＩＧＢＴの電流Ｉｃの立ち上がり特性を示している。図５では、正常品と異常品の特性をそれぞれ示している。異常品は、トレンチの周辺に結晶欠陥が存在しているＩＧＢＴである。バリア領域３６と接続領域４０を有さない場合、正常品では、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈに達した段階で電流Ｉｃが流れ始める。また、異常品では、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈに達するよりも前に漏れ電流が流れるので、立ち上がり特性のグラフがコブ形状を有している。このとき生じる漏れ電流は、図４のショットキー障壁が０．７ｅＶの場合に生じる漏れ電流と同程度である。このため、図３に示す比較例の構造においてショットキー障壁が０．７ｅＶ以下の場合には、結晶欠陥に起因して図５の異常品のような特性異常が生じていても、特性検査において特性異常を検出することができないという問題が生じる。

【0036】

次に、実施例の半導体装置の電流経路について説明する。上述したように、実施例では、ゲート絶縁膜１６において、下側部分１６ｂが上側部分１６ａよりも厚い。このため、ゲート電位Ｖｇｅを上昇させるときに、下部ボディ領域３８に印加される電界が低濃度領域３４ｂに印加される電界よりも小さい。したがって、実施例では、ゲート電位Ｖｇｅを０Ｖから上昇させると、下部ボディ領域３８よりも先に上部ボディ領域３４にチャネルが形成される。上部ボディ領域３４に先にチャネルが形成されても、漏れ電流は生じない。その後、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈに達すると、下部ボディ領域３８にチャネルが形成される。既に上部ボディ領域３４にチャネルが形成されているので、電子は、図２の矢印１２０に示すように、エミッタ領域３２から、低濃度領域３４ｂのチャネル、バリア領域３６、及び、下部ボディ領域３８のチャネルを介してドリフト領域４２へ流れる。このように、実施例の半導体装置１０では、接続領域４０とバリア領域３６を介して流れる漏れ電流を抑制することができる。したがって、電流Ｉｃの立ち上がり特性のグラフが段差形状となることを防止できる。すなわち、図５の正常品と同様に、実施例の半導体装置１０では、ゲート電位Ｖｇｅがゲート閾値Ｖｔｈに達したときに電流Ｉｃが流れ始める特性を実現することができる。このため、ショットキー障壁が０．７ｅＶ以下の場合であっても、特性検査によって図５に示す異常品を検出することができる。

【0037】

以上に説明したように、実施例の半導体装置１０によれば、バリア領域３６と接続領域４０を有するスイッチング素子において、ゲート電位を上昇させるときの漏れ電流を抑制できる。

【0038】

なお、下側部分１６ｂが上側部分１６ａよりも厚いゲート絶縁膜１６は、例えば、図６に示す方法によって形成することができる。まず、図６（ａ）に示すように、マスク９０を介したエッチングによって上面１２ａにトレンチ１４を形成する。次に、図６（ｂ）に示すように、トレンチ１４の内面を覆うようにＳｉＮによって構成された保護膜９２を形成する。次に、図６（ｃ）に示すように、トレンチ１４の底面を覆う保護膜９２をエッチングにより除去する。ここでは、トレンチ１４の側面に保護膜９２を残存させる。次に、図６（ｄ）に示すように、露出させたトレンチ１４の底面をエッチングすることで、トレンチ１４を深くする。次に、図６（ｅ）に示すように、熱酸化によって、トレンチ１４の下部（すなわち、保護膜９２よりも下側の部分）にゲート絶縁膜１６を形成する。次に、図６（ｆ）に示すように、保護膜９２を除去する。次に、図６（ｇ）に示すように、熱酸化によってトレンチ１４の内面全体にゲート絶縁膜１６を形成する。トレンチ１４の下部では、ゲート絶縁膜１６の厚さが増加する。したがって、下側部分１６ｂが上側部分１６ａよりも厚くなる。

【0039】

なお、上述した実施例では、ゲート絶縁膜１６の厚さが段差状に変化していた。しかしながら、製造工程では、図７に示すように、上側部分１６ａから下側部分１６ｂに向かうにしたがって徐々に厚さが増加する厚さ変化部１６ｃが形成される場合がある。厚さ変化部１６ｃが低濃度領域３４ｂまたは下部ボディ領域３８に接していると、半導体装置１０の量産時にゲート閾値Ｖｔｈのばらつき要因となる。図７に示すように、厚さ変化部１６ｃがバリア領域３６に接する範囲内に配置されていると、厚さ変化部１６ｃが低濃度領域３４ｂと下部ボディ領域３８のいずれにも接しないので、ゲート閾値Ｖｔｈのばらつきを抑制できる。

【0040】

また、上述した実施例では、ＩＧＢＴとダイオードを有する半導体装置１０について説明した。しかしながら、図８に示すように、ＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。図８に示すＭＯＳＦＥＴの構造は、図１に示すＩＧＢＴ領域３０の構造においてｐ型のコレクタ領域４４をｎ型のドレイン領域１４４に置き換えたものである。図８のＭＯＳＦＥＴは、ダイオード領域５０を有していてもいなくてもよい。図８のＭＯＳＦＥＴの内部には、上部ボディ領域３４、下部ボディ領域３８、ドリフト領域４２及びドレイン領域１４４によって、寄生的なＰＩＮダイオード（いわゆる、ボディダイオード）が形成されている。図８のＭＯＳＦＥＴでは、バリア領域３６と接続領域４０によってボディダイオードの逆回復電流が抑制される。また、図８のＭＯＳＦＥＴでは、下側部分１６ｂが上側部分１６ａよりも厚いので、ゲート電位を上昇させるときにバリア領域３６と接続領域４０を介して流れる漏れ電流が抑制される。

【0041】

また、上述した実施例では、下部ボディ領域３８のｐ型不純物濃度が低濃度領域３４ｂのｐ型不純物濃度よりも低かった。しかしながら、下部ボディ領域３８のｐ型不純物濃度が低濃度領域３４ｂのｐ型不純物濃度と同じかそれより高くてもよい。このような構成でも、低濃度領域３４ｂに下部ボディ領域３８よりも先にチャネルが形成されて漏れ電流が流れる場合がある。このような場合に、下側部分１６ｂを上側部分１６ａよりも厚くすれば、下部ボディ領域３８において低濃度領域３４ｂに対して相対的にチャネルが形成され難くなり、漏れ電流の発生を抑制できる。

【0042】

また、上述した実施例では、トレンチ１４が上面１２ａにおいて平行に伸びていたが、トレンチ１４は上面１２ａにおいてどのような態様で配置されていてもよい。例えば、上面１２ａにおいてトレンチ１４が格子状に伸びていてもよい。

【0043】

また、上述した実施例では、ｎ型の接続領域４０によってバリア領域３６が上部電極２２に電気的に接続されていた。しかしながら、図９に示すように、接続領域４０の代わりに、金属によって構成された接続部材４０ａが設けられていてもよい。接続部材４０ａは、バリア領域３６を上部電極２２に電気的に接続している。接続部材４０ａは、バリア領域３６にショットキー接触している。

【0044】

また、上側部分１６ａと下側部分１６ｂとが異なる材料によって構成されていてもよい。例えば、上側部分１６ａがＳｉＯＣ、ＳｉＯＦ等のＳｉＯ_２よりも誘電率が低いグループから選択された１つによって構成されており、下側部分１６ｂが上記グループから選択された別の１つによって構成されていてもよい。

【0045】

以下に、本明細書に開示の技術の構成を列記する。
（構成１）
半導体装置であって、
上面にトレンチが設けられた半導体基板と、
前記トレンチの内面を覆うゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極と、
前記半導体基板の前記上面に接する上部電極と、
前記半導体基板の下面に接する下部電極、
を有し、
前記半導体基板が、
前記上部電極に接しており、前記トレンチの側面で前記ゲート絶縁膜に接する第１ｎ型領域と、
前記第１ｎ型領域の下側の前記側面で前記ゲート絶縁膜に接するｐ型の上部ボディ領域と、
前記上部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型のバリア領域と、
前記バリア領域の下側の前記側面で前記ゲート絶縁膜に接しており、前記バリア領域によって前記上部ボディ領域から分離されているｐ型の下部ボディ領域と、
前記バリア領域と前記上部電極とを電気的に接続する接続部と、
前記下部ボディ領域の下側の前記側面で前記ゲート絶縁膜に接するｎ型のドリフト領域と、
前記ドリフト領域よりも高いｎ型不純物濃度を有し、前記ドリフト領域の下側に配置されており、前記下部電極に接する第２ｎ型領域、
を有し、
前記ゲート絶縁膜のうちの前記下部ボディ領域に接する範囲内の部分である下側部分が、前記ゲート絶縁膜のうちの前記上部ボディ領域に接する範囲内の部分である上側部分よりも厚い、
半導体装置。
（構成２）
前記ゲート絶縁膜が、前記上側部分から前記下側部分に向かうにしたがって厚さが増加する厚さ変化部を有しており、
前記厚さ変化部が、前記バリア領域に接する範囲内に配置されている、
構成１に記載の半導体装置。
（構成３）
前記下部ボディ領域のｐ型不純物濃度が、前記上部ボディ領域のｐ型不純物濃度よりも低い、構成１または２に記載の半導体装置。
（構成４）
前記半導体基板が、前記ドリフト領域の下側に配置されており、前記下部電極に接するｐ型のコレクタ領域を有する構成１～３のいずれか一項に記載の半導体装置。
（構成５）
前記接続部が、ｎ型半導体により構成されており、前記上部電極にショットキー接触している、構成１～４のいずれか一項に記載の半導体装置。
（構成６）
前記接続部と前記上部電極の間のショットキー障壁が０．７ｅＶ以下である、構成５に記載の半導体装置。
（構成７）
前記上側部分が前記下側部分とは異なる材料によって構成されている、構成１～６のいずれか一項に記載の半導体装置。

【0046】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0047】

１２：半導体基板、１４：トレンチ、１６：ゲート絶縁膜、１６ａ：上側部分、１６ｂ：下側部分、１８：ゲート電極、３４：上部ボディ領域、３６：バリア領域、３８：下部ボディ領域、４０：接続領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】