特開 2024-983 ＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モード同期の方法、およびＳＰＩバス同期装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024000983

(43)【公開日】2024-01-09

(54)【発明の名称】ＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モード同期の方法、およびＳＰＩバス同期装置

(51)【国際特許分類】

   G06F 13/38 20060101AFI20231226BHJP

   G06F 13/42 20060101ALI20231226BHJP

【ＦＩ】

G06F13/38 320A

G06F13/42 310

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023098526

(22)【出願日】2023-06-15

(31)【優先権主張番号】17/844,764

(32)【優先日】2022-06-21

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】512167426

【氏名又は名称】華邦電子股▲ふん▼有限公司

【氏名又は名称原語表記】Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ．

(74)【代理人】

【識別番号】100204490

【弁理士】

【氏名又は名称】三上 葉子

(72)【発明者】

【氏名】アドモン， イッテー

(57)【要約】      （修正有）

【課題】ＳＰＩ通信における同期外れの検出および回復に用いる方法及びＳＰＩバス同期装置を提供する。
【解決手段】ＳＰＩバスを介して通信するＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モード同期の方法は、ＳＰＩ通信システムにおいて、ＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モードの同期外れを指示するものとして、ＳＰＩバス上の１つまたはそれ以上の値を予め定義することを含み、ＳＰＩデバイスにおいて予め定義された値のいずれかを受信すると、それに応答して、ＳＰＩ動作モードの再同期が開始される。
【選択図】図１

【特許請求の範囲】

【請求項1】

ＳＰＩバスを介して通信するＳＰＩホストとＳＰＩデバイスの間のシリアル・ペリフェラル・インターフェース（ＳＰＩ）動作モード同期の方法であって、
前記ＳＰＩデバイスにおいて、前記ＳＰＩホストと前記ＳＰＩデバイスの間のＳＰＩ動作モードの同期外れを指示するものとして、前記ＳＰＩバス上の１つまたはそれ以上の値を予め定義することと、
前記ＳＰＩデバイスにおいて前記予め定義された値のいずれかを受信すると、それに応答して、前記ＳＰＩ動作モードの再同期を開始することと、
を含む方法。

【請求項2】

前記ＳＰＩバスの１つまたはそれ以上の線が、前記１つまたはそれ以上の線を定義されたロジック状態に強制するプルアップまたはプルダウンデバイスに接続され、前記同期外れを指示する前記１つまたはそれ以上の値が、前記１つまたはそれ以上の線が前記定義されたロジック状態にある前記１つまたはそれ以上の値を含む請求項１に記載の方法。

【請求項3】

前記同期外れを指示する前記１つまたはそれ以上の値が、前記ＳＰＩホストと前記ＳＰＩデバイスの間で予め調整された予め定義された値のシーケンスを含む請求項１に記載の方法。

【請求項4】

前記ＳＰＩホストにより前記予め定義された値のうちの１つまたはそれ以上を送信して、前記ＳＰＩデバイスに前記再同期を開始させることを含む請求項１に記載の方法。

【請求項5】

前記１つまたはそれ以上の予め定義された値が、予め定義されたビットのグループが定義されたロジック状態にある１つまたはそれ以上のＳＰＩ指令操作コードを含む請求項１に記載の方法。

【請求項6】

前記１つまたはそれ以上の予め定義された値が、予め定義されたビットのグループが定義されたロジック状態にある１つまたはそれ以上のＳＰＩアドレス操作コードを含む請求項１に記載の方法。

【請求項7】

前記ＳＰＩデバイスにおいて、前記ＳＰＩホストに応答せずに現在の操作を中止することを含む請求項１に記載の方法。

【請求項8】

前記再同期を開始することが、前記ＳＰＩデバイスにおいて、デフォルトＳＰＩ動作モードに戻ることを含む請求項１に記載の方法。

【請求項9】

前記デフォルトＳＰＩ動作モードが、１線式、２４ビットアドレス、非ＸＩＰ（non-Execute-In-Place）動作モードである請求項８に記載の方法。

【請求項10】

前記ＳＰＩデバイスにおいて、デフォルトの動作モードおよび現在の動作モードにおいて同時にＳＰＩ指令をデコードすることを含み、前記再同期を開始することが、前記予め定義された値のいずれかを受信したときに前記デフォルトの動作モードに戻ることを含む請求項１に記載の方法。

【請求項11】

シリアル・ペリフェラル・インターフェース（ＳＰＩ）ホストと、
ＳＰＩデバイスと、
を含み、前記ＳＰＩデバイスが、
ＳＰＩバスを介して前記ＳＰＩホストと通信することと、
前記ＳＰＩバス上で、前記ＳＰＩホストと前記ＳＰＩデバイスの間のＳＰＩ動作モードの同期外れを指示するものとして前記ＳＰＩデバイスにおいて予め定義された１つまたはそれ以上の値のいずれかを受信すると、それに応答して、前記ＳＰＩ動作モードの再同期を開始することと、
を行うように構成された装置。

【請求項12】

前記ＳＰＩバスの１つまたはそれ以上の線が、前記１つまたはそれ以上の線を定義されたロジック状態に強制するプルアップまたはプルダウンデバイスに接続され、前記同期外れを指示する前記１つまたはそれ以上の値が、前記１つまたはそれ以上の線が前記定義されたロジック状態にある前記１つまたはそれ以上の値を含む請求項１１に記載の装置。

【請求項13】

前記同期外れを指示する前記１つまたはそれ以上の値が、前記ＳＰＩホストと前記ＳＰＩデバイスの間で予め調整された予め定義された値のシーケンスを含む請求項１１に記載の装置。

【請求項14】

前記ＳＰＩホストが、前記予め定義された値の１つまたはそれ以上を送信して、前記ＳＰＩデバイスに前記再同期を開始させるように構成された請求項１１に記載の装置。

【請求項15】

前記１つまたはそれ以上の予め定義された値が、予め定義されたビットのグループが定義されたロジック状態にある１つまたはそれ以上のＳＰＩ指令操作コードを含む請求項１１に記載の装置。

【請求項16】

前記１つまたはそれ以上の予め定義された値が、予め定義されたビットのグループが定義されたロジック状態にある１つまたはそれ以上のＳＰＩアドレス操作コードを含む請求項１１に記載の装置。

【請求項17】

前記ＳＰＩデバイスが、前記ＳＰＩホストに応答せずに現在の操作を中止するように構成された請求項１１に記載の装置。

【請求項18】

前記ＳＰＩデバイスが、デフォルトの動作モードに戻ることによって前記再同期を開始するように構成された請求項１１に記載の装置。

【請求項19】

前記デフォルトの動作モードが、１線式、２４ビットアドレス、非ＸＩＰ動作モードである請求項１８に記載の装置。

【請求項20】

前記ＳＰＩデバイスが、デフォルトの動作モードおよび現在の動作モードにおいて同時にＳＰＩ指令をデコードするように構成され、前記予め定義された値のいずれかを受信したときに前記デフォルトの動作モードに戻ることによって前記再同期を開始する請求項１１に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シリアル・ペリフェラル・インターフェース（Serial-Peripheral Interface, SPI）バスに関するものであり、特に、ＳＰＩ通信における同期外れの検出および回復に用いる方法およびシステムに関するものである。

【背景技術】

【0002】

ＳＰＩ通信システムは、複数の動作モードのうちの１つにある。ＳＰＩ通信システムにおいて、ＳＰＩホストは、通常、適切な指令をＳＰＩデバイスに送信することによって動作モードを設定する。ＳＰＩホストとＳＰＩデバイスが同じモードにない（「同期されていない」）場合には、誤操作が発生することがある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＳＰＩ（Serial-Peripheral Interface）は、ＳＰＩホストとＳＰＩデバイスの間の二重通信用に定義されている。現在、ＳＰＩは、プロセッサとフラッシュメモリデバイスの間の通信に広く使用されており、プロセッサ（ＳＰＩマスターとして機能する）がフラッシュメモリ（ＳＰＩデバイスとして機能する）に指令を送信して、ＳＰＩデバイスがいくつかのオペコードに対してデータを返送する。

【0004】

ＳＰＩは、もともとシングルビット（１ビット）ＳＰＩとして定義されており、１本の線を使用してすべてのコマンドフェーズ（コマンド、アドレス、データ）を送信し、このモードを１－１－１と呼ぶ。性能を向上させるために、ＳＰＩは、このとき、４ビットおよび８ビットＳＰＩに拡張され、１ビットを使用してコマンドを送信し、４ビットまたは８ビットを使用してアドレスとデータを送信する（１－４－４および１－８－８モードと呼ぶ）。その後、新しいバスモードが追加され、新しいバスモードには、４ビット周辺インターフェース（Quad Peripheral Interface, QPI）および８ビット周辺インターフェース（Octal Peripheral Interface, OPI）が含まれる。ＱＰＩでは、さらに、４ビットを使用してすべてのコマンドフェーズを送信し（４－４－４モードと呼ぶ）、ＯＰＩでは、さらに８ビットを使用してすべてのコマンドフェーズを送信する（８－８－８モードと呼ぶ）。また、ＸＩＰ（Execute-In-Place）動作モードと一緒に使用できることもあり、ＳＰＩホストは、操作コード（オペコード）を送信せず、ＳＰＩデバイスは、前のコマンドに基づいて操作コードが変更されないと仮定する。一般的に、ＱＰＩまたはＯＰＩをサポートするＳＰＩホストまたはＳＰＩデバイスは、少なくとも１つのＳＰＩモード（例えば、１－１－１、１－４－４、または１－８－８モードのいずれか）もサポートし、通常、ＳＰＩモードは、デフォルトＳＰＩ動作モードとして配置される。

【0005】

すべての場合において、ＳＰＩホストおよびＳＰＩデバイスは、同じ動作モードを使用して操作を行う必要がある。ＳＰＩホストとＳＰＩデバイスが何らかのエラーにより異なる動作モードになった場合（例えば、ホストがリセットされた場合）、ＳＰＩデバイスが無用なコマンドを実行し、ＳＰＩホストがエラーを受信したＳＰＩデバイスからデータを読み取る可能性がある。ＳＰＩホストが動作モードを変更したのにＳＰＩデバイスが動作モードを変更しなかったとき（またはその逆）、同期外れが発生するとみなされる。

【課題を解決するための手段】

【0006】

本発明は、ＳＰＩ（Serial-Peripheral Interface）バスを介して通信するＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モード同期の方法を提供する。この方法は、ＳＰＩデバイスにおいて、ＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モードの同期外れを指示するものとして、ＳＰＩバス上の１つまたはそれ以上の値を予め定義することを含む。ＳＰＩデバイスにおいて予め定義された値のいずれかを受信すると、それに応答して、ＳＰＩ動作モードの再同期を開始する。

【0007】

本発明は、さらに、ＳＰＩ（Serial-Peripheral Interface）ホストおよびＳＰＩデバイスを含む装置を提供する。ＳＰＩデバイスは、ＳＰＩバスを介してＳＰＩホストと通信し、ＳＰＩバス上で、ＳＰＩホストとＳＰＩデバイスの間のＳＰＩ動作モードの同期外れを指示するものとしてＳＰＩデバイスにおいて予め定義された１つまたはそれ以上の値のいずれかを受信すると、それに応答して、ＳＰＩ動作モードの再同期を開始するように構成される。

【発明の効果】

【0008】

実施形態において、Ｉ／Ｏ線にプルアップ（pull-up）デバイスを追加し、および／または独特のモード－リセットシーケンスを定義することにより、ＳＰＩデバイスは、同期外れ（Lost-Sync）イベントを検出し、その状態から回復することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の１つの実施形態に係る同期外れ（Lost-Sync）検出および回復を備えたＳＰＩ通信システムを示すブロック図である。

【図2】本発明の１つの実施形態に係る同期外れイベントの検出および回復を示す波形図である。

【図3】本発明の１つの実施形態に係るＳＰＩデバイスを示すブロック図である。

【図4】本発明の１つの実施形態に係るＳＰＩホストによりモード－リセットシーケンスを送信するときの波形図である。

【図5】本発明の１つの実施形態に係る入力データを調べることにより同期外れイベントを検出する方法を示すフローチャートである。

【図6】本発明の１つの実施形態に係るＳＰＩデバイスの状態を示す状態図である。

【発明を実施するための形態】

【0010】

ＳＰＩホストとＳＰＩデバイスの間のＳＰＩ通信は、複数のプロトコルおよび動作モードにおいて行うことができ、これらのプロトコルおよび動作モードは、データバスの幅（指令の様々なフェーズにおいて）、アドレスの長さ、およびＸＩＰ（Execute-In-Place）モードにおいて異なる。

【0011】

本願に記載されているＳＰＩ通信は、バス幅動作モード、アドレス幅動作モード、およびＸＩＰ（Execute-In-Place）動作モードをサポートすることができる。以下、その詳細について説明する。

【0012】

バス幅動作モードは、以下を含むことができる。

【0013】

（ｉ）ＳＰＩモードは、１本の線を使用して指令の指令フェーズを送信し、１本、４本、または８本の線を使用して指令のアドレスおよびデータフェーズを送信する（それぞれ１－１－１モード、１－４－４モード、および１－８－８モードと呼ぶ）。

【0014】

（ｉｉ）ＱＰＩ（Quad Peripheral Interface）モードは、指令のすべてのフェーズにおいて４本の線を使用する（４－４－４モードと呼ぶ）。

【0015】

（ｉｉｉ）ＯＰＩ（Octal Peripheral Interface）モードは、指令のすべてのフェーズにおいて８本の線のうちの１つを使用する（８－８－８モードと呼ぶ）。

【0016】

アドレス幅動作モードは、（ｉ）２４ビットアドレス、または（ｉｉ）３２ビットアドレスのいずれかでなければならない。

【0017】

ＸＩＰ動作モードは、オンまたはオフのいずれかでなければならない。

【0018】

本願の１つの実施形態において、デフォルトＳＰＩ動作モードは、ＳＰＩモード（１－１－１モード、１－４－４モード、および１－８－８モードのいずれか）、２４ビットアドレス、およびＸＩＰオフとして定義することができる。ＳＰＩホストおよびＳＰＩデバイスは、通常、いずれもリセット後にデフォルトＳＰＩ動作モードで開始する。

【0019】

図１は、本発明の１つの実施形態に係る同期外れ検出および回復を備えたＳＰＩ通信システム１００を示すブロック図である。ＳＰＩホスト１０１（例えば、プロセッサ）は、ＳＰＩリンクを介してＳＰＩデバイス１０２と通信し、ＳＰＩリンクは、チップ－セレクト（Chip-Select, CS）線１０３、クロック（Clock, CK）線１０４、入力－出力０（Input-Output 0, I/O0）線１０６、およびＩ／Ｏ１～Ｉ／Ｏ７の線１０８を含む。

【0020】

通信は、ＳＰＩ指令を実行することを含み、ＳＰＩ指令は、オペコードの送信、アドレスの送信、データの送信および／または受信を含むことができる。

【0021】

図１に示した実施形態に基づくと、Ｉ／Ｏ０線１０６は、常に使用されており、Ｉ／Ｏ１～Ｉ／Ｏ７の線１０８（破線）は、指令のいくつかまたはすべてのフェーズにおいて使用されてもよく、または一度も使用されなくてもよい。

【0022】

同期外れイベントの検出を可能にするために、Ｉ／Ｏ線１０８は、抵抗器１１０を介してＶｄｄ（電源－高電圧）に結合される。抵抗器は、ＳＰＩデバイス（またはＳＰＩホスト）が対応する線をロー（low）に駆動したときに、ＳＰＩホストまたはデバイスが優先され、線がローに設定されるように設計される。そのため、抵抗器は、「ウィークプルアップ（weak-pull-up）」デバイスである。

【0023】

ＳＰＩホストがＳＰＩモード（１－１－１モード、１－４－４モード、または１－８－８モードのいずれか）にあり、ＳＰＩデバイスがＩ／Ｏバスを駆動しない場合、Ｉ／Ｏ１～Ｉ／Ｏ７の線１０８は、オペコードフェーズの間にプルアップデバイスによってハイ（high）に駆動される。プロトコルに基づき、ＳＰＩデバイスがＩ／Ｏ１～Ｉ／Ｏ７において高レベルを受信することを予期していない場合、ＳＰＩデバイスは、Ｉ／Ｏ１～Ｉ／Ｏ７において高レベルを受信したときに、受信した高レベルを同期外れイベントの検出として解釈し、回復措置をとる（例えば、デフォルトＳＰＩ動作モードに切り替える）。

【0024】

そのため、ＳＰＩホストが一方的にＳＰＩモードに変更され、ＳＰＩデバイスが何らかの理由でまだ非ＳＰＩモード（例えば、ＱＰＩモードまたはＯＰＩモード）にある場合、Ｉ／Ｏ１～Ｉ／Ｏ７に結合されたプルアップ抵抗器は、オペコードフェーズにおいてＩ／Ｏ１からＩ／Ｏ７を高レベルに駆動することができるため、ＳＰＩデバイスは、同期外れイベントを検出して、デフォルトＳＰＩ動作モードに回復することができる。

【0025】

1つの実施形態において、ＳＰＩデバイス１０２が８ビットバスではなく４ビットバスをサポートする場合、ＳＰＩ通信デバイス１００は、単に３つのプルアップデバイスを構成することができる。別の実施形態において、プルアップデバイスは、ＳＰＩホスト１０１内に構成されてもよく、別の実施形態において、プルアップデバイスは、ＳＰＩデバイス１０２内にあってもよい。

【0026】

代替の実施形態において、プルアップデバイスの代わりに、プルダウン（pull-down）デバイス（例えば、ウィークプルダウン（weak pull-down）抵抗器）を使用することができる。一般的に、プルアップまたはプルダウンデバイスは、関連するＳＰＩ線を定義されたロジック状態（プルアップの場合は「１」、プルダウンの場合は「０」）に強制する。したがって、プルダウンデバイスを使用したとき、同期外れを指示する値も「０」に変更されなければならない。さらに別の代替の実施形態において、プルダウンデバイスは、負ロジックと組み合わせて使用され、低電圧レベルは、ロジック－ハイ（high）を表し、高電圧レベルは、ロジック－ロー（low）を表す。

【0027】

１つの実施形態において、複数のＳＰＩデバイスを単一のＳＰＩホストに結合してもよく、別の実施形態において、複数のＳＰＩホストを１つまたはそれ以上のＳＰＩデバイスに接続してもよい。

【0028】

図２は、本発明の１つの実施形態に係る同期外れイベント検出および回復を示す波形図２００である。図２を参照すると、時間点２１６において、ＳＰＩホストは、ＣＳを低レベルとして設定し、新しい指令の開始を指示する。ＳＰＩホストおよびＳＰＩデバイスは、いずれもＱＰＩモードにある（例えば、過去のセット－モード指令に応答して）。ＳＰＩホストは、時間点２１６からオペコードの送信を開始し、その後、時間点２１８において、アドレスの送信を開始し、時間点２２０において、データを送信する。

【0029】

指令は、ＳＰＩホストがＣＳを高レベルとして設定し、クロックを停止する時間点２２２において終了する。その後、時間点２２４において、ＳＰＩホストは、ＳＰＩモード指令を開始し、ＳＰＩデバイスは、モードの移行を見逃して、ＱＰＩモードにとどまる。

【0030】

ＳＰＩモードにあるとき、ＳＰＩホストは、オペコードフェーズにおいてＩ／Ｏ線１～３を駆動しないが、線がプルアップデバイス１１０（図１）に結合されているため、Ｉ／Ｏ線１～３は、高レベルであると仮定する。オペコードフェーズにおけるＳＰＩデバイスは、Ｉ／Ｏ線１～３において「１」を受信する。現在のオペコードの最上位２ビットが０であると仮定すると、ＳＰＩデバイスは、Ｉ／Ｏ０（つまり、Ｉ０＝０およびＩ４＝０）から０を取得し、得られるオペコードは、１１１０１１１０（０ｘＥＥ）となる。ＳＰＩデバイスは、このオペコードを同期外れ指示として認識し、時間点２２６において、デフォルトモードに切り替えて、同期外れイベントから回復する。

【0031】

いくつかの実施形態において、時間点２１６と２１８の間のバス幅動作モードは、オクタル（octal）であってもよく、Ｉ／Ｏ線４～７を追加することができる。１つの実施形態において、ＳＰＩデバイスは、同期外れイベントを瞬時に検出し、同じクロックサイクル内でデフォルトモードに戻ることができる（したがって、時間点２２４と２２６が統合される）。このとき、時間点２２４と２２６の間の時間差は、任意の適切なクロックサイクル数であってもよい。

【0032】

実施形態において、ＳＰＩデバイスが同期外れイベントを検出してデフォルトモードに戻ったが、ＳＰＩホストがＳＰＩモード指令の第１ビット（または、いくつかの第１ビット）を送信した可能性があるとき、ＳＰＩホストとＳＰＩデバイスが同様にＳＰＩモードにあっても、時間的に同期していない（例えば、ＳＰＩホストが送信する第２ビットは、ＳＰＩデバイスによって指令の第１ビットとして解釈される可能性がある）。

【0033】

したがって、同期外れの場合に時間同期を確保するために、ＳＰＩデバイスは、さらに、並列デコード回路を含むことができる。

【0034】

図３は、本発明の１つの実施形態に係るＳＰＩデバイス３００を示すブロック図である。ＳＰＩデバイス３００は、設定可能なモードデコーダ３０２、同期外れ検出回路３０４、デフォルト－モードデコーダ３０６、セレクタ３０８、および指令実行ユニット３１０を含む。

【0035】

１つの実施形態において、設定可能なモードデコーダ３０２は、Ｉ／Ｏ１～Ｉ／Ｏ７に結合され、デフォルトＳＰＩ動作モード（１－１－１、１－４－４、または１－８－８のいずれか）において、およびＱＰＩモード（４－４－４）またはＯＰＩモード（８－８－８）のいずれかにおいて、ＳＰＩ指令をデコードできるように構成される。いくつかの実施形態において、設定可能なモードデコーダ３０２は、ＱＰＩモードおよびＯＰＩモードの両方においてＳＰＩ指令をデコードすることができる。

【0036】

同期外れ検出回路３０４は、設定可能なモードデコーダ３０２に結合され、ロジック－ローレベルが予期されるときにＩ／Ｏ線上のロジック－ハイレベルを検出し、その検出結果を同期外れイベントとして解釈するように構成される。

【0037】

デフォルト－モードデコーダ３０６は、Ｉ／Ｏ０に結合され、ＳＰＩホストが送信する指令をデコードするように構成される。また、デフォルト－モードデコーダ３０６は、同期外れ検出回路３０４に結合され、同期外れ検出回路３０４が同期外れイベントの検出に失敗したときに、デコード結果の出力を停止するように構成される。ＳＰＩホストおよびＳＰＩデバイスが非ＳＰＩモード（例えば、ＯＰＩモードまたはＱＰＩモード）にあると仮定すると、ＳＰＩホストが一方的にＳＰＩモードに切り替わったとき（例えば、リセットのため）、デフォルト－モードデコーダ３０６は、ＳＰＩデバイスがまだ非ＳＰＩモード（例えば、ＯＰＩモードまたはＱＰＩモード）にあっても、指令を正しくデコードすることができる。

【0038】

セレクタ３０８は、設定可能なモードデコーダ３０２、同期外れ検出回路３０４、デフォルト－モードデコーダ３０６、および指令実行ユニット３１０に結合される。セレクタ３０８は、同期外れ検出回路３０４が同期外れイベントを検出したかどうかに応答して、設定可能なモードデコーダ３０２またはデフォルトモードデコーダ３０６のいずれかを指令実行ユニット３１０に接続するように構成される。

【0039】

図３の例において、設定可能なモードデコーダ３０２およびデフォルト－モードデコーダ３０６は、異なるブロックに記載されているが、本発明はこれに限定されない。

【0040】

１つの実施形態において、デフォルト－モードデコーダ３０６は、設定可能なモードデコーダ３０２の一部である。

【0041】

特に、ＳＰＩモードにある間にＳＰＩホストが指令オペコードを駆動したとき、ＳＰＩホストは、Ｉ／Ｏ０線のみを駆動し、より高いバス幅モードにおいて使用される追加のＩ／Ｏ線を駆動しない。

【0042】

したがって、プルアップデバイス１１０（図１）は、ＳＰＩマスタがＩ／Ｏ０上で指令オペコードを駆動したとき、Ｉ／Ｏ１～Ｉ／Ｏ３またはＩ／Ｏ１～Ｉ／Ｏ７の値をロジック「１」に設定する。

【0043】

このとき、ＳＰＩデバイスがまだＱＰＩモードまたはＯＰＩモードにあり、それに応じて入ってくる指令オペコードをデコードする場合、ＳＰＩデバイスは、すべての４本（ＱＰＩ）または８本（ＯＰＩ）の線が有効なオペコードビットを運んでいると仮定する。しかしながら、そのときのＩ／Ｏ１～Ｉ／Ｏ３またはＩ／Ｏ１～Ｉ／Ｏ７は、プルアップデバイスによって「１」に設定され、ＳＰＩホストによって駆動されるのはＩ／Ｏ０のみであるため、ＳＰＩデバイスが受信してデコードする可能性のあるオペコードは、単に０ｘＦＦ、０ｘＦＥ、０ｘＥＦ、０ｘＥＥを含む（前の２つのオペコードは、ＱＰＩおよびＯＰＩモードにおいて受信でき、後の２つのオペコードは、ＱＰＩモードにおいてのみ受信できる）。したがって、本実施形態において、オペコードが０ｘＦＦ、０ｘＦＥ、０ｘＥＦ、および０ｘＥＥを受信したとき、ＳＰＩデバイスは、オペコードを同期外れイベントとして解釈することができる。

【0044】

ＳＰＩデバイスが同期外れイベントの検出に応答して同期外れ回復を実行することにより、ＳＰＩデバイスをデフォルトモードに設定し、さらなる指令を適切にデコードすることができる。また、ＳＰＩデバイスは、並列デフォルトモードを選択的に使用することによってデコードし、前のコマンドを再構築して実行することができる。

【0045】

同じ指令オペコードが繰り返し実行されたとき、ＳＰＩ通信は、ＸＩＰ動作モードを開いて時間を節約することができる。ＸＩＰ動作モードをオンにしたとき、ＳＰＩホストは、指令オペコードフェーズの送信をスキップして、アドレスとデータのみを送信することができる。ＸＩＰモードをオンにしたとき、指令の第１バイトは、アドレスのＭＳバイトである。１つの実施形態において、ＳＰＩホストは、例えば、指令に関連するアドレスを送信した後、第１ループにおいてＩ／Ｏ０をハイロジックに配置することにより、ＸＩＰ動作モードに入ることができる。

【0046】

大部分のＳＰＩデバイスは、アドレス空間の一部しか使用しないため、アドレスのＭＳビットは、０であることが予期される。例えば、２５６ＭビットのＳＰＩデバイス（３２Ｍバイト）で３２ｂアドレッシングモード（addressing mode）を使用したとき、最大の可能なアドレスは、０ｘ０１ＦＦＦＦＦＦであり、７つのＭＳビットがロジック０にある。

【0047】

１つの実施形態において、プルアップデバイスは、ＳＰＩホストがＳＰＩモードにあるときに、Ｉ／Ｏ１～Ｉ／Ｏ３（または、Ｉ／Ｏ１～Ｉ／Ｏ７）をロジック１に設定する。したがって、ＳＰＩデバイスが依然としてＸＩＰモードにおいてオンになっている場合、ＯＰＩモードまたはＱＰＩモードにおいてアドレスを受信することを予期し、最も重要なアドレスバイトは、０ｘＦＦ、０ｘＦＥ、０ｘＥＦ、または０ｘＥＥである。この実施形態において、０ｘＦＦ、０ｘＦＥ、０ｘＥＦ、または０ｘＥＥで始まる任意のアドレスは、同期外れイベントとして解釈することができる。１つの実施形態において、受信したアドレス範囲のＭＳビットが０でなければならず、そうでない場合には、同期外れイベントとして解釈されると定義することができる。これにより、２４ビットアドレスモードにおいてメモリサイズが８Ｍバイトに制限され、３２ビットアドレスモードにおいて２Ｇバイトに制限される。

【0048】

１つの実施形態において、ＳＰＩデバイスは、ＸＩＰモードがオンの間に同期外れイベントを検出すると、それに応答して、動作モードをデフォルトモードに回復することができる。さらに、前のコマンドを選択的に並列にデコードすることによって、指令を失わないようにすることができる。

【0049】

いくつかの応用では、ＦＦ、ＦＥ、ＥＦ、またはＥＥバイトで始まるアドレス範囲を除外できない可能性がある。この実施形態では、ＳＰＩホストによって独特のモード－リセットシーケンスを送信することができ、ＳＰＩデバイスは、モード－リセットシーケンスを受信したとき、プルアップデバイスがなくても無条件にデフォルトモードに切り替わり、さらに、ＳＰＩホストとの同期を回復する。１つの実施形態において、モードリセットシーケンスは、例えば、１６個の連続したクロックサイクルの間にすべての利用可能なＩ／Ｏ線においてオール１のシーケンスとして定義される。ＳＰＩデバイスは、現在のインターフェース動作モードに関係なく、この指令をオペコード０ｘＦＦに続いてオール１アドレスおよびデータとしてデコードする。

【0050】

さらに、ＸＩＰモードがオンのとき、ＳＰＩデバイスは、特定のアドレスを違法（illegal）として定義して、特定のアドレスをモード－リセットシーケンスとして解釈しなければならない。例えば、アドレッシングモードが２４ビットの場合、ＳＰＩデバイスは、０ｘＦＦＦＦＦＦを特定のアドレスとして定義することができ、アドレッシングモードが３２ビットの場合、ＳＰＩは、０ｘＦＦＦＦＦＦＦＦを特定のアドレスとして定義することができる。

【0051】

図４は、本発明の１つの実施形態に係るＳＰＩホストによりモード－リセットシーケンスを送信するときの波形図４００である。

【0052】

図４を参照すると、ＳＰＩホストは、時間点４１４において、ＣＳ線をロジックローレベルとして設定し、指令を指示する。そして、次の１６クロックサイクルの間、ＳＰＩホストは、ＳＰＩデバイスに接続されたすべてのＩ／Ｏ線をロジック１として設定し、モード－リセットシーケンスを指示する。時間点４１６において、モード－リセットが終了し、ＳＰＩホストは、ＣＳ線をロジックハイレベルとして設定する。

【0053】

時間点４１４において、ＳＰＩデバイスは、例えば、ＱＰＩモードまたはＯＰＩモードを含む任意の動作モードにあってもよい。時間点４１６において、１６個の連続したクロックサイクルの間にすべてのＩ／Ｏ線上でロジック１を受信した後、ＳＰＩデバイスは、モード－リセットシーケンスを検出して、デフォルトモードに戻る。

【0054】

上述した信号の極性は、現在のＳＰＩバス定義および応用と互換性のある例である。しかしながら、本発明はこれに限定されない。例えば、１つの実施形態において、ＣＳ線がロジックハイレベルのときに有効である。別の実施形態において、Ｉ／Ｏ線が低電圧として配置されたとき、ロジック１が負ロジック（つまり、ロジック１は低電圧で示され、ロジック０は高電圧で示される）を運び、プルアップデバイスではなくプルダウンデバイスがＩ／Ｏ線に結合されることを意味する。

【0055】

さらに、本発明の実施形態は、ＳＰＩバリアント（variant）をサポートし、バス幅（Ｉ／Ｏ線の数）は、１、２、４、または８とは異なる。例えば、１つの実施形態において、本発明の技術は、必要な変更を加えて、１６本のＩ／Ｏ線を有するＳＰＩバリアントで使用することができる。

【0056】

図５は、本発明の１つの実施形態に係る入力データを調べることにより同期外れイベントを検出するときのフローチャート５００である。図５を参照すると、例えば、ＳＰＩデバイスは、電源オンまたはリセット（例えば、電源オンリセット）後に、操作５０２に入る。操作５０２において、ＳＰＩデバイスは、デフォルトモードにおいて実行する。具体的に説明すると、ＳＰＩデバイスは、デフォルトＳＰＩモード（１－１－１、１－４－４、および１－８－８のいずれか）においてデコードし、デコードされたＳＰＩ指令を実行する。

【0057】

次に、操作５０４において、ＳＰＩデバイスは、受信したＳＰＩ指令がスイッチ－モード指令（例えば、ＯＰＩモードに切り替える）であるかどうかを検査し、そうでない場合は、再び操作５０２に入り、デフォルトモードにおいて次のＳＰＩ指令をデコードして実行する。

【0058】

操作５０４に戻り、受信した指令がスイッチ－モード指令（例えば、ＯＰＩ指令に対する検査）であることをＳＰＩデバイスが検査した場合、ＳＰＩデバイスは、操作５０６に入り、ＳＰＩデバイスは、現操作５０４のＳＰＩ指令によって指示された動作モード（例えば、ＯＰＩモードまたはＱＰＩモード）と並列にデフォルトモードにあり、ＳＰＩ指令をデコードする。しかしながら、ＳＰＩデバイスは、デコードされたＳＰＩ指令のみを実行し、デフォルトモードによってデコードされたＳＰＩ指令を保存する。

【0059】

次に、操作５０８において、ＳＰＩデバイスは、受信したＳＰＩ指令がデフォルトＳＰＩモードへの切り替え指令であるかどうかを検査し、そうであれば、ＳＰＩデバイスは、再度操作５０２に入り、デフォルトモードにおいてさらなるＳＰＩ指令をデコードする。

【0060】

操作５０８に戻り、ＳＰＩデバイスがデフォルトＳＰＩモードへの切り替え指令を検査しなかった場合、ＳＰＩデバイスは、操作５１０に入り、ＳＰＩデバイスは、モード－リセットシーケンスを受信したかどうかを検査する。もし受信した場合、ＳＰＩデバイスは操作５１２に入り、デフォルトモードによってデコードされた最後の指令（つまり、操作５０６におけるデフォルトモードによる並列デコードの後に保存された指令）を実行して、操作５０２に戻る。したがって、ＳＰＩデバイスは、操作５１２の後に再度操作５０２に入り、指令を失うことなくデフォルトモードにおいて他の指令をデコードすることができる。操作５ｌ０に戻り、ＳＰＩデバイスがモード－リセットシーケンスを受信しなかった場合、ＳＰＩデバイスは、操作５１４に入り、ＳＰＩデバイスは、ＳＰＩホストがＸＩＰモードを開くことを指示しているかどうかを検査する。

【0061】

１つの実施形態において、ＳＰＩホストは、アドレスの送信に続いて第１クロックサイクルでＩ／Ｏ０＝１を設定し、ＸＩＰモードがオンであることを指示することができる。操作５１４において、ＸＩＰモードがオンであることをＳＰＩホストが指示しなかった場合、ＳＰＩデバイスは、再度操作５０６に入り、ＯＰＩモードにおいて次の指令をデコードする。

【0062】

操作５１４に戻り、ＸＩＰモードがオンになったことをＳＰＩホストが指示した場合、ＳＰＩデバイスは、操作５１６に入り、ＳＰＩデバイスは、受信したＳＰＩ指令（アドレスとデータのみを含み、実行は、最後に送信するオプコードの使用である）を現在のモード（ＱＰＩまたはＯＰＩモード）においてデコードして実行し、並列にデフォルトモードにおいてデコードしてデフォルトモードによってデコードされたＳＰＩ指令を保存する。

【0063】

次に、操作５１８において、ＳＰＩデバイスは、同期外れイベントが検出されたかどうかを検査する。例えば、ＳＰＩデバイスは、ＦＦまたはＦＥで始まるアドレスを違法なアドレスとして定義し、それを同期外れイベントとして解釈することができる。このとき、ＳＰＩデバイスは、受信したアドレスのＭＳバイトがＦＦまたはＦＥであるかどうかを検査することができる。ＳＰＩデバイスが同期外れイベントを検出しなかった場合、ＳＰＩデバイスは、再度操作６１５に入り、並列にデコードを続ける。

【0064】

操作５１８に戻り、ＳＰＩデバイスによって同期外れイベントを検査した場合、ＳＰＩデバイスは、操作５２０に入り、ＳＰＩデバイスは、デコードされた最後のデフォルト－ＳＰＩ指令（つまり、操作５１６においてデフォルトモードでデコードされ、並列に保存された指令）を実行し、操作５０２に戻る。したがって、ＳＰＩデバイスは、指令を失うことなく、デフォルトモードにおいて操作５１２の後に再度操作５０２に入り、デフォルトモードにおいてさらなるＳＰＩ指令をデコードして実行することができる。

【0065】

図６は、本発明の１つの実施形態に係るＳＰＩデバイスの状態を示す状態図６００である。図６の各状態は、ＳＰＩ、ＱＰＩ、またはＯＰＩ動作モードを表す。

【0066】

１．状態６０２、デフォルトモード、例えば、シングル（１－１－１）、クワッド（１－４－４）、またはオクタル（１－８－８）ＳＰＩモードのいずれか。

【0067】

２．状態６０４（ＳＰＩ－ＸＩＰ）、デフォルトモードにおいてＸＩＰモードをオンにする。

【0068】

３．状態６０８、ＱＰＩモード（４－４－４）。

【0069】

４．状態６１０（ＱＰＩ－ＸＩＰ）、ＱＰＩモードにおいてＸＩＰモードをオンにする。

【0070】

５．状態６１２、ＯＰＩモード（８－８－８）。

【0071】

６．状態６１４（ＯＰＩ－ＸＩＰ）、ＯＰＩモードにおいてＸＩＰモードをオンにする。

【0072】

実施形態に基づき、まず、これらの状態間の「通常」の移行について説明し、次に、同期外れの場合の移行について説明する。

【0073】

リセット信号に続いて、ＳＰＩデバイスは、ＳＰＩ状態６０２にある。ＸＩＰ－オン指示（例えば、アドレスに続いて第１クロックにおいてＩ／Ｏ０＝１を設定する）に応答して、ＳＰＩデバイスは、ＳＰＩ－ＸＩＰ状態６０４に移行し、ＸＩＰ－オフ指示（例えば、アドレスに続いて第１クロックループにおいてＩ／Ｏ０＝０を設定し、違法なアドレスまたは特定のシーケンスを受信する）に応答して、ＳＰＩデバイスは、ＳＰＩ－ＸＩＰ状態６０４から状態６０２に戻る。

【0074】

ＳＰＩデバイスがデフォルト－ＳＰＩ状態６０２にある間にセット－モード－ＱＰＩまたはセット－モード－ＯＰＩ指令を受信した場合、ＳＰＩデバイスは、それぞれ状態６０８（ＱＰＩ）または状態６１０（ＯＰＩ）に移行する。状態６０８または状態６１２にあるとき、ＳＰＩデバイスは、セット－モード－ＳＰＩ指令の受信に応じて状態６０２に戻る。

【0075】

状態６０８または状態６１２のいずれかにあるとき、ＳＰＩデバイスは、ＸＩＰ－オン指示を受信し、それぞれ状態６１０（ＱＰＩ－ＸＩＰ）または状態６１４（ＱＰＩ－ＸＩＰ）に移行することができる。状態６１０または状態６１４のいずれかにあるとき、ＳＰＩデバイスは、ＸＩＰ－オフ指示に応答して、それぞれ状態６０８または状態６１２に戻る。

【0076】

実施形態において、同期外れイベントからの回復を可能にするために、追加の状態間移行を提供してもよい。ＳＰＩデバイスがＳＰＩ－ＸＩＰ状態にあり、ＳＰＩホストがＳＰＩ（非ＸＩＰ）状態にある場合、ＳＰＩデバイスは、少なくとも３つのＭＳビットが設定された（プルアップ抵抗器１１０によってロジックハイに駆動された）アドレスを受信し、それに応答して、状態６０２に戻る。

【0077】

ＳＰＩデバイスがＱＰＩ状態６０８にあり、ＳＰＩホストがＳＰＩ（非ＸＩＰ）モードにある場合、ＳＰＩデバイスは、ロジックハイレベル（オプコードＦＦ、ＦＥ、ＥＦ、ＥＥのいずれか－実施形態に基づき、すべて違法として定義される）においてビット５－６－７および３－２－１を有するオプコードを受信し、それに応答して、状態６０２に戻る。

【0078】

ＳＰＩデバイスがＯＰＩ状態６１２にあり、ＳＰＩホストがＳＰＩ（非ＸＩＰ）モードにある場合、ＳＰＩデバイスは、ロジックハイレベルにおいてビット１～７を有するオプコード（オプコードＦＦ、ＦＥのうちの１つ）を受信し、それに応答して、状態６０２に戻る。

【0079】

ＳＰＩデバイスがＯＰＩ－ＸＩＰ状態６１４にある間に同期が外れた場合、ＳＰＩデバイスは、ＭＳバイトがＦＦ、ＦＥ、ＥＦ、またはＥＥに等しいアドレスを取得し、それに応答して、デフォルト状態６０２に戻る。ＳＰＩデバイスがＳＰＩ－ＸＩＰ状態６０４にある間に同期が外れた場合、ＳＰＩデバイスは、ＦＦまたはＦＥで始まるアドレス（ＯＰＩに対し）、またはＦＦ、ＦＥ、ＥＦ、ＥＥで始まるアドレス（ＱＰＩに対し）を取得し、それに応答して、デフォルトＳＰＩモード６０２に戻る（この方法は、シングルＳＰＩ－ＸＩＰにおける同期外れからの回復には機能しない）。

【0080】

さらに、モード－リセットシーケンス（上記で説明した）を検出したとき、ＳＰＩデバイスは、どの状態からでも、状態６０２に移行する。

【0081】

ＳＰＩホスト１０１、ＳＰＩデバイス１０２、プルアップデバイス１１０、およびＳＰＩデバイス３００の異なるサブユニットは、適切なハードウェア、例えば、１つまたはそれ以上の特定用途向け集積回路（Application-Specific Integrated Circuits, ASIC）またはフィールドプログラマブルゲートアレイ（Field-Programmable Gate Arrays, FPGA）を使用して、ソフトウェアを使用して、ハードウェアを使用して、または上述したハードウェアとソフトウェアの組み合わせを使用して、実施することができる。

【0082】

ＳＰＩホスト１０１および／またはＳＰＩデバイス（図１）および／またはＳＰＩデバイス３００（図３）は、１つまたはそれ以上の汎用プロセッサを含むことができ、これらのプロセッサは、ソフトウェアにおいてプログラムされ、ここで説明した機能を実行する。ソフトウェアは、例えば、ネットワーク上で、またはホストから電子形式でプロセッサにダウンロードされてもよく、あるいは、代わりに、または追加で、磁気、光学、または電子メモリなどの非一時的な有形媒体に提供および／または保存されてもよい。

【0083】

以上のように、本発明の１つの実施形態において、ＳＰＩデバイスは、ＳＰＩホストが一方的にＳＰＩモードに切り替わったかどうかを検出するように構成される。本実施形態において、例えば、ウィークプルアップデバイス（例えば、正極電源に接続された抵抗器）をデータ線の一部に接続することができる。ＳＰＩホストがＳＰＩモードに変更されたとき、ＳＰＩデバイスは、未使用の線（例えば、Ｉ／Ｏ１～Ｉ／Ｏ７）上でロジックハイレベルを受信する。

【0084】

１つの実施形態において、１つまたは複数の配置されたロジックハイビットで始まる操作コードを使用しないことによって、同期外れイベントとして定義することができる。その結果、ＳＰＩデバイスがＱＰＩモードまたはＯＰＩモードにおいてＭＳバイトとして配置されたロジックハイビットで始まるオペコードを受信した場合、ＳＰＩホストとの同期外れを検出して、デフォルトモードに回復すると考えられる。別の実施形態において、１つまたはそれ以上のロジックハイで始まるアドレスが違法であると定義することができる。その結果、合法（legal）なアドレスを受信することが予期されるとき（例：ＸＩＰモードがオンになったとき）にＳＰＩデバイスが１つまたはそれ以上のロジックハイで始まるアドレスを受信した場合、ＳＰＩホストとの同期外れを検出して、デフォルトモードに回復すると考えられる。ＸＩＰモードがオンになったときにＳＰＩデバイスが同期外れを検出した場合、ＳＰＩデバイスは、ＳＰＩホストに対応しない場合に現在のＸＩＰ操作を中止し、それにより、起こりうるバス競合を回避する。

【0085】

１つの実施形態において、ＳＰＩホストがモードを変更した後に送信されるＳＰＩホストの第１指令のデータを失わないようにするために、ＳＰＩデバイスは、現在設定された動作モード（例えば、ＱＰＩまたはＯＰＩ）およびデフォルトモードにおいてＳＰＩ通信を並列にデコードする並列デコード回路を含む。ＳＰＩデバイスが同期外れイベントを検出したとき、ＳＰＩデバイスは、デフォルトモードにおいてデコードされた指令を実行する。

【0086】

別の実施形態において、独特のモード－リセットシーケンスを定義することができ、例えば、ＳＰＩバスのすべてのＩ／Ｏ線をより長いサイクル期間（例えば、１６クロックパルス）においてロジック「１」に配置することができる。この実施形態において、この種のシーケンスは、適切な操作の送信として使用することができないため、その結果、ＳＰＩデバイスは、動作モードをデフォルトモードにリセットする指令として解釈することができる。

【0087】

その結果、本実施形態において、Ｉ／Ｏ線にプルアップデバイスを追加し、並列デコードを行い、および／または独特のモード－リセットシーケンスを定義することにより、ＳＰＩデバイスは、同期外れイベントを検出し、その状態から回復することができる。

【産業上の利用可能性】

【0088】

本発明の実施形態に係るＳＰＩ同期の方法およびシステムは、ＳＰＩ通信における同期外れの検出および回復に適用することができる。

【符号の説明】

【0089】

１００ ＳＰＩ通信システム
１０１ ＳＰＩホスト
１０２、３００ ＳＰＩデバイス
１０３ チップ－セレクト（ＣＳ）線
１０４ クロック（ＣＫ）線
１０６ 入力－出力０（Ｉ／Ｏ０）線
１０８ Ｉ／Ｏ１～Ｉ／Ｏ７の線
１１０ プルアップデバイス
２０２、２０４、２０６、２０８、２１０、２１２、２１４、４０２、４０４、４０６、４０８、４１０、４１２ 波形
２１６、２１８、２２０、２２２、２２４、２２６、４１４、４１６ 時間点
３０２ 設定可能なモードデコーダ
３０４ 同期外れ検出回路
３０６ デフォルト－モードデコーダ
３０８ セレクタ
３１０ 指令実行ユニット
６０２、６０４、６０８、６１０、６１２、６１４ 状態

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【外国語明細書】