知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098342
(43)【公開日】2024-07-23
(54)【発明の名称】スイッチ回路
(51)【国際特許分類】
H03K 17/00 20060101AFI20240716BHJP
【ＦＩ】
H03K17/00 J
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2023001797
(22)【出願日】2023-01-10
(71)【出願人】
【識別番号】000241500
【氏名又は名称】トヨタ紡織株式会社
(74)【代理人】
【識別番号】110000578
【氏名又は名称】名古屋国際弁理士法人
(72)【発明者】
【氏名】宮地 玲奈
(72)【発明者】
【氏名】花田 直也
【テーマコード（参考）】
5J055
【Ｆターム（参考）】
5J055AX37
5J055AX52
5J055AX53
5J055AX64
5J055BX16
5J055CX20
5J055CX28
5J055DX12
5J055DX60
5J055EX02
5J055EX07
5J055EX31
5J055EX32
5J055EY17
5J055EY21
5J055EZ43
5J055EZ63
5J055GX01
5J055GX02
(57)【要約】
【課題】スイッチ素子に大きな電流を流すことができるスイッチ回路を提供する。
【解決手段】本開示の一態様は、負荷と、スイッチ素子と、制御回路と、供給ラインと、スイッチ素子を供給ラインの並列部と並列に接続するスイッチラインと、スイッチラインから制御回路に電流を入力する入力ラインと、並列部に設けられた第１ＦＥＴ及び第２ＦＥＴと、スイッチラインにおいて入力ラインと並列に設けられた第３ＦＥＴとを備えるスイッチ回路である。第２ＦＥＴは、第１ＦＥＴのボディーダイオードの順方向とは逆方向を順方向とするボディーダイオードを有する。第３ＦＥＴは、スイッチ素子を介して負荷に電流が供給される方向を順方向とするボディーダイオードを有する。
【選択図】図１
【解決手段】本開示の一態様は、負荷と、スイッチ素子と、制御回路と、供給ラインと、スイッチ素子を供給ラインの並列部と並列に接続するスイッチラインと、スイッチラインから制御回路に電流を入力する入力ラインと、並列部に設けられた第１ＦＥＴ及び第２ＦＥＴと、スイッチラインにおいて入力ラインと並列に設けられた第３ＦＥＴとを備えるスイッチ回路である。第２ＦＥＴは、第１ＦＥＴのボディーダイオードの順方向とは逆方向を順方向とするボディーダイオードを有する。第３ＦＥＴは、スイッチ素子を介して負荷に電流が供給される方向を順方向とするボディーダイオードを有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
負荷と、
第１スイッチ素子と、
制御回路と、
電源から前記負荷に電流を供給する供給ラインと、
前記第１スイッチ素子を前記供給ラインの一部である並列部と並列に接続する第１スイッチラインと、
前記第１スイッチラインから前記制御回路に電流を入力する第１入力ラインと、
前記並列部に設けられた第１ＦＥＴ及び第２ＦＥＴと、
前記第１スイッチラインにおいて前記第１入力ラインと並列に設けられた第３ＦＥＴと、
を備え、
前記第１ＦＥＴは、前記負荷に電流が供給される方向を順方向とする第１ボディーダイオードを有し、
前記第２ＦＥＴは、前記第１ボディーダイオードの順方向とは逆方向を順方向とする第２ボディーダイオードを有し、
前記第３ＦＥＴは、前記第１スイッチ素子を介して前記負荷に電流が供給される方向を順方向とする第３ボディーダイオードを有し、
前記制御回路は、
前記第１入力ラインからの電流入力がない状態では、前記第１ＦＥＴ及び前記第２ＦＥＴをオンとし、かつ、前記第３ＦＥＴをオフとし、
前記第１入力ラインからの電流入力がある状態では、前記第１ＦＥＴ及び前記第２ＦＥＴをオフとし、かつ、前記第３ＦＥＴをオンとするように構成される、スイッチ回路。
第１スイッチ素子と、
制御回路と、
電源から前記負荷に電流を供給する供給ラインと、
前記第１スイッチ素子を前記供給ラインの一部である並列部と並列に接続する第１スイッチラインと、
前記第１スイッチラインから前記制御回路に電流を入力する第１入力ラインと、
前記並列部に設けられた第１ＦＥＴ及び第２ＦＥＴと、
前記第１スイッチラインにおいて前記第１入力ラインと並列に設けられた第３ＦＥＴと、
を備え、
前記第１ＦＥＴは、前記負荷に電流が供給される方向を順方向とする第１ボディーダイオードを有し、
前記第２ＦＥＴは、前記第１ボディーダイオードの順方向とは逆方向を順方向とする第２ボディーダイオードを有し、
前記第３ＦＥＴは、前記第１スイッチ素子を介して前記負荷に電流が供給される方向を順方向とする第３ボディーダイオードを有し、
前記制御回路は、
前記第１入力ラインからの電流入力がない状態では、前記第１ＦＥＴ及び前記第２ＦＥＴをオンとし、かつ、前記第３ＦＥＴをオフとし、
前記第１入力ラインからの電流入力がある状態では、前記第１ＦＥＴ及び前記第２ＦＥＴをオフとし、かつ、前記第３ＦＥＴをオンとするように構成される、スイッチ回路。
【請求項2】
請求項１に記載のスイッチ回路であって、
第２スイッチ素子と、
前記第２スイッチ素子を前記並列部と並列に接続する第２スイッチラインと、
前記第２スイッチラインから前記制御回路に電流を入力する第２入力ラインと、
前記第２スイッチラインにおいて前記第２入力ラインと並列に設けられた第４ＦＥＴと、
をさらに備え、
前記第４ＦＥＴは、前記第２スイッチ素子を介して前記負荷に電流が供給される方向を順方向とする第４ボディーダイオードを有し、
前記制御回路は、
前記第１入力ライン及び前記第２入力ラインの双方からの電流入力がない状態では、前記第１ＦＥＴ及び前記第２ＦＥＴをオンとし、かつ、前記第３ＦＥＴ及び前記第４ＦＥＴをオフとし、
前記第２入力ラインからの電流入力がある状態では、前記第１ＦＥＴ、前記第２ＦＥＴ及び前記第３ＦＥＴをオフとし、かつ、前記第４ＦＥＴをオンとするように構成される、スイッチ回路。
第２スイッチ素子と、
前記第２スイッチ素子を前記並列部と並列に接続する第２スイッチラインと、
前記第２スイッチラインから前記制御回路に電流を入力する第２入力ラインと、
前記第２スイッチラインにおいて前記第２入力ラインと並列に設けられた第４ＦＥＴと、
をさらに備え、
前記第４ＦＥＴは、前記第２スイッチ素子を介して前記負荷に電流が供給される方向を順方向とする第４ボディーダイオードを有し、
前記制御回路は、
前記第１入力ライン及び前記第２入力ラインの双方からの電流入力がない状態では、前記第１ＦＥＴ及び前記第２ＦＥＴをオンとし、かつ、前記第３ＦＥＴ及び前記第４ＦＥＴをオフとし、
前記第２入力ラインからの電流入力がある状態では、前記第１ＦＥＴ、前記第２ＦＥＴ及び前記第３ＦＥＴをオフとし、かつ、前記第４ＦＥＴをオンとするように構成される、スイッチ回路。
【請求項3】
請求項２に記載のスイッチ回路であって、
前記供給ラインにおいて前記第１スイッチライン及び前記第２スイッチラインの接続点と前記負荷との間に設けられた電流切替回路をさらに備え、
前記第２スイッチ素子は、前記第１スイッチ素子と同時に閉じないように構成され、
前記制御回路は、
前記第１入力ラインからの電流入力がある状態では、前記負荷に対し第１方向に電流が流れるように前記電流切替回路を制御し、
前記第２入力ラインからの電流入力がある状態では、前記負荷に対し前記第１方向とは逆の第２方向に電流が流れるように前記電流切替回路を制御するように構成される、スイッチ回路。
前記供給ラインにおいて前記第１スイッチライン及び前記第２スイッチラインの接続点と前記負荷との間に設けられた電流切替回路をさらに備え、
前記第２スイッチ素子は、前記第１スイッチ素子と同時に閉じないように構成され、
前記制御回路は、
前記第１入力ラインからの電流入力がある状態では、前記負荷に対し第１方向に電流が流れるように前記電流切替回路を制御し、
前記第２入力ラインからの電流入力がある状態では、前記負荷に対し前記第１方向とは逆の第２方向に電流が流れるように前記電流切替回路を制御するように構成される、スイッチ回路。
【請求項4】
請求項１から請求項３のいずれか１項に記載のスイッチ回路であって、
乗物用シートに配置される、スイッチ回路。
乗物用シートに配置される、スイッチ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチ回路に関する。
【背景技術】
【0002】
モータ等の負荷に電流を供給するスイッチ回路では、スイッチ素子に微小の電流が流れることで、スイッチ素子を保護していた絶縁膜が除去される（特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開昭５０－２７０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来のスイッチ回路では、スイッチ素子に大きな電流が流れると回路の損失が大きくなる。そのため、スイッチ素子を介して負荷に電流を供給する場合、電流の大きさに制限が生じ得る。
【0005】
本開示の一局面は、スイッチ素子に大きな電流を流すことができるスイッチ回路を提供することを目的としている。
【課題を解決するための手段】
【0006】
本開示の一態様は、負荷（１１）と、第１スイッチ素子（２１）と、制御回路（３１）と、電源（１００）から負荷（１１）に電流を供給する供給ライン（４１）と、第１スイッチ素子（２１）を供給ライン（４１）の一部である並列部（４１Ａ）と並列に接続する第１スイッチライン（４２）と、第１スイッチライン（４２）から制御回路（３１）に電流を入力する第１入力ライン（４３）と、並列部（４１Ａ）に設けられた第１ＦＥＴ（５１）及び第２ＦＥＴ（５２）と、第１スイッチライン（４２）において第１入力ライン（４３）と並列に設けられた第３ＦＥＴ（５３）と、を備えるスイッチ回路（１）である。
【0007】
第１ＦＥＴ（５１）は、負荷（１１）に電流が供給される方向を順方向とする第１ボディーダイオード（５１Ａ）を有する。第２ＦＥＴ（５２）は、第１ボディーダイオード（５１Ａ）の順方向とは逆方向を順方向とする第２ボディーダイオード（５２Ａ）を有する。第３ＦＥＴ（５３）は、第１スイッチ素子（２１）を介して負荷（１１）に電流が供給される方向を順方向とする第３ボディーダイオード（５３Ａ）を有する。
【0008】
制御回路（３１）は、第１入力ライン（４３）からの電流入力がない状態では、第１ＦＥＴ（５１）及び第２ＦＥＴ（５２）をオンとし、かつ、第３ＦＥＴ（５３）をオフとし、第１入力ライン（４３）からの電流入力がある状態では、第１ＦＥＴ（５１）及び第２ＦＥＴ（５２）をオフとし、かつ、第３ＦＥＴ（５３）をオンとするように構成される。
【0009】
このような構成によれば、第１スイッチ素子（２１）が閉じた際に、第１ＦＥＴ（５１）及び第２ＦＥＴ（５２）がオフとなることで、並列部（４１Ａ）には電流が流れず、第１スイッチ素子（２１）が設けられた第１スイッチライン（４２）から負荷（１１）に電流が供給される。これにより、並列部（４１Ａ）において電源（１００）からの電流が遮断されるため、第１スイッチ素子（２１）に大きな電流を流すことができる。また、並列部（４１Ａ）から第１入力ライン（４３）への電流の回り込みが抑制されるため、制御回路（３１）が第１スイッチ素子（２１）の開閉を検出することができる。
【0010】
また、第１スイッチ素子（２１）が開いている場合は、第３ＦＥＴ（５３）がオフとなることで、第１スイッチライン（４２）には電流が流れず、並列部（４１Ａ）から負荷（１１）に電流が供給される。これにより、並列部（４１Ａ）から第１入力ライン（４３）への電流の回り込みが抑制されるため、制御回路（３１）が第１スイッチ素子（２１）の開閉を検出することができる。
【0011】
本開示の一態様は、第２スイッチ素子（２２）と、第２スイッチ素子（２２）を並列部（４１Ａ）と並列に接続する第２スイッチライン（４４）と、第２スイッチライン（４４）から制御回路（３１）に電流を入力する第２入力ライン（４５）と、第２スイッチライン（４４）において第２入力ライン（４５）と並列に設けられた第４ＦＥＴ（５４）と、をさらに備えてもよい。第４ＦＥＴ（５４）は、第２スイッチ素子（２２）を介して負荷（１１）に電流が供給される方向を順方向とする第４ボディーダイオード（５４Ａ）を有してもよい。
【0012】
制御回路（３１）は、第１入力ライン（４３）及び第２入力ライン（４５）の双方からの電流入力がない状態では、第１ＦＥＴ（５１）及び第２ＦＥＴ（５２）をオンとし、かつ、第３ＦＥＴ（５３）及び第４ＦＥＴ（５４）をオフとし、第２入力ライン（４５）からの電流入力がある状態では、第１ＦＥＴ（５１）、第２ＦＥＴ（５２）及び第３ＦＥＴ（５３）をオフとし、かつ、第４ＦＥＴ（５４）をオンとするように構成されてもよい。
【0013】
このような構成によれば、第１スイッチ素子（２１）及び第２スイッチ素子（２２）それぞれに大きな電流を流すことができる。また、制御回路（３１）が第１スイッチ素子（２１）及び第２スイッチ素子（２２）それぞれの開閉を検出することができる。
【0014】
本開示の一態様は、供給ライン（４１）において第１スイッチライン（４２）及び第２スイッチライン（４４）の接続点と負荷（１１）との間に設けられた電流切替回路（６１）をさらに備えてもよい。第２スイッチ素子（２２）は、第１スイッチ素子（２１）と同時に閉じないように構成されてもよい。制御回路（３１）は、第１入力ライン（４３）からの電流入力がある状態では、負荷（１１）に対し第１方向に電流が流れるように電流切替回路（６１）を制御し、第２入力ライン（４５）からの電流入力がある状態では、負荷（１１）に対し第１方向とは逆の第２方向に電流が流れるように電流切替回路（６１）を制御するように構成されてもよい。
【0015】
このような構成によれば、第１スイッチ素子（２１）及び第２スイッチ素子（２２）の選択操作によって、負荷（１１）に供給される電流の方向を変えることができる。
【0016】
本開示の一態様は、乗物用シート（２００）に配置されてもよい。このような構成によれば、第１スイッチ素子（２１）の絶縁膜を除去しつつ、乗物用シート（２００）の変形を行う負荷（１１）に必要な電流を供給することができる。
【0017】
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的構成等との対応関係を示す一例であり、本開示は上記括弧内の符号に示された具体的構成等に限定されるものではない。
【図面の簡単な説明】
【0018】
【発明を実施するための形態】
【0019】
以下、本開示が適用された実施形態について、図面を用いて説明する。
［１．第１実施形態］
［１－１．構成］
図１に示すスイッチ回路１は、負荷１１と、第１スイッチ素子２１と、第２スイッチ素子２２と、制御回路３１と、供給ライン４１と、第１スイッチライン４２と、第１入力ライン４３と、第２スイッチライン４４と、第２入力ライン４５と、第１ＦＥＴ５１と、第２ＦＥＴ５２と、第３ＦＥＴ５３と、第４ＦＥＴ５４と、電流切替回路６１とを備える。
［１．第１実施形態］
［１－１．構成］
図１に示すスイッチ回路１は、負荷１１と、第１スイッチ素子２１と、第２スイッチ素子２２と、制御回路３１と、供給ライン４１と、第１スイッチライン４２と、第１入力ライン４３と、第２スイッチライン４４と、第２入力ライン４５と、第１ＦＥＴ５１と、第２ＦＥＴ５２と、第３ＦＥＴ５３と、第４ＦＥＴ５４と、電流切替回路６１とを備える。
【0020】
スイッチ回路１は、図２に示す乗物用シート２００に配置される。乗物用シート２００は、自動車、鉄道車両、船舶、航空機等の乗物に設置される。スイッチ回路１は、例えば、乗物用シート２００のスライド装置２０１又はリクライニング装置２０２を駆動させる用途に使用される。
【0021】
＜負荷＞
図１に示す負荷１１は、例えばスライド装置２０１又はリクライニング装置２０２を変位させるモータである。負荷１１には、乗物用シート２００が設置された乗物が備える電源１００から電流が供給される。
図１に示す負荷１１は、例えばスライド装置２０１又はリクライニング装置２０２を変位させるモータである。負荷１１には、乗物用シート２００が設置された乗物が備える電源１００から電流が供給される。
【0022】
＜第１スイッチ素子＞
第１スイッチ素子２１は、閉じた状態で負荷１１に第１方向に電流を流すように構成されている。
第１スイッチ素子２１は、閉じた状態で負荷１１に第１方向に電流を流すように構成されている。
【0023】
第１スイッチ素子２１の接点は、閉状態で電源１００に接続され、開状態でアースされる。第１スイッチ素子２１は、例えば、乗物用シート２００を前方にスライドさせるための物理的なスイッチと連動して開閉する。
【0024】
＜第２スイッチ素子＞
第２スイッチ素子２２は、閉じた状態で負荷１１に第１方向とは逆の第２方向に電流を流すように構成されている。
第２スイッチ素子２２は、閉じた状態で負荷１１に第１方向とは逆の第２方向に電流を流すように構成されている。
【0025】
第２スイッチ素子２２の接点は、閉状態で電源１００に接続され、開状態でアースされる。第２スイッチ素子２２は、例えば、乗物用シート２００を後方にスライドさせるための物理的なスイッチと連動して開閉する。
【0026】
第２スイッチ素子２２は、物理的な構造（例えばロック機構）によって、第１スイッチ素子２１と同時に閉じないように構成されている。したがって、第２スイッチ素子２２は、第１スイッチ素子２１が開いている状態でのみ、閉じることができる。
【0027】
＜制御回路＞
制御回路３１は、信号電流の入力を受けて、スイッチ回路１に含まれる複数のＦＥＴ（電界効果型トランジスタ）のオンとオフとをそれぞれ切り替えるように構成されたインターフェース回路である。制御回路３１は、各ＦＥＴのゲートに接続されている。
制御回路３１は、信号電流の入力を受けて、スイッチ回路１に含まれる複数のＦＥＴ（電界効果型トランジスタ）のオンとオフとをそれぞれ切り替えるように構成されたインターフェース回路である。制御回路３１は、各ＦＥＴのゲートに接続されている。
【0028】
制御回路３１には、第１入力ライン４３と、第２入力ライン４５と、各ＦＥＴのゲートにそれぞれ接続された複数の出力ラインとが接続されている。制御回路３１としては、例えば公知のマイクロコンピュータが使用できる。制御回路３１の具体的な制御については後述する。
【0029】
＜供給ライン＞
供給ライン４１は、電源１００から負荷１１に電流を供給する。具体的には、供給ライン４１は、電源１００と負荷１１とを電流切替回路６１を介して接続している。
供給ライン４１は、電源１００から負荷１１に電流を供給する。具体的には、供給ライン４１は、電源１００と負荷１１とを電流切替回路６１を介して接続している。
【0030】
また、供給ライン４１は、第１スイッチライン４２と、第２スイッチライン４４とが並列に接続された並列部４１Ａを有する。並列部４１Ａは、電流切替回路６１よりも電源１００に近い側（つまり上流）に設けられている。
【0031】
＜第１スイッチライン＞
第１スイッチライン４２は、第１スイッチ素子２１を供給ライン４１の並列部４１Ａと並列に接続している。第１スイッチライン４２には、電源１００に近い側から順に、第１スイッチ素子２１及び第３ＦＥＴ５３が設けられている。
第１スイッチライン４２は、第１スイッチ素子２１を供給ライン４１の並列部４１Ａと並列に接続している。第１スイッチライン４２には、電源１００に近い側から順に、第１スイッチ素子２１及び第３ＦＥＴ５３が設けられている。
【0032】
＜第１入力ライン＞
第１入力ライン４３は、第１スイッチライン４２から制御回路３１に電流を入力する。第１入力ライン４３の一端は、第１スイッチライン４２において第１スイッチ素子２１と第３ＦＥＴ５３との間に接続されている。第１スイッチ素子２１が閉じると、第１入力ライン４３から制御回路３１に電流が入力される。
第１入力ライン４３は、第１スイッチライン４２から制御回路３１に電流を入力する。第１入力ライン４３の一端は、第１スイッチライン４２において第１スイッチ素子２１と第３ＦＥＴ５３との間に接続されている。第１スイッチ素子２１が閉じると、第１入力ライン４３から制御回路３１に電流が入力される。
【0033】
＜第２スイッチライン＞
第２スイッチライン４４は、第２スイッチ素子２２を供給ライン４１の並列部４１Ａと並列に接続している。第２スイッチライン４４には、電源１００に近い側から順に、第２スイッチ素子２２及び第４ＦＥＴ５４が設けられている。
第２スイッチライン４４は、第２スイッチ素子２２を供給ライン４１の並列部４１Ａと並列に接続している。第２スイッチライン４４には、電源１００に近い側から順に、第２スイッチ素子２２及び第４ＦＥＴ５４が設けられている。
【0034】
＜第２入力ライン＞
第２入力ライン４５は、第２スイッチライン４４から制御回路３１に電流を入力する。第２入力ライン４５の一端は、第２スイッチライン４４において第２スイッチ素子２２と第４ＦＥＴ５４との間に接続されている。第２スイッチ素子２２が閉じると、第２入力ライン４５から制御回路３１に電流が入力される。
第２入力ライン４５は、第２スイッチライン４４から制御回路３１に電流を入力する。第２入力ライン４５の一端は、第２スイッチライン４４において第２スイッチ素子２２と第４ＦＥＴ５４との間に接続されている。第２スイッチ素子２２が閉じると、第２入力ライン４５から制御回路３１に電流が入力される。
【0035】
＜ＦＥＴ＞
第１ＦＥＴ５１及び第２ＦＥＴ５２は、供給ライン４１の並列部４１Ａに設けられた汎用の電界効果型トランジスタである。第１ＦＥＴ５１及び第２ＦＥＴ５２は、第１スイッチ素子２１及び第２スイッチ素子２２それぞれと並列に接続されている。
第１ＦＥＴ５１及び第２ＦＥＴ５２は、供給ライン４１の並列部４１Ａに設けられた汎用の電界効果型トランジスタである。第１ＦＥＴ５１及び第２ＦＥＴ５２は、第１スイッチ素子２１及び第２スイッチ素子２２それぞれと並列に接続されている。
【0036】
第１ＦＥＴ５１は、制御回路３１からの電流入力によってオンとオフが切り替わる。第１ＦＥＴ５１は、電源１００から負荷１１に電流が供給される方向を順方向とする第１ボディーダイオード５１Ａを有する。なお、ボディーダイオードとは、バックゲートに配置されたダイオードである。
【0037】
第２ＦＥＴ５２は、第１ＦＥＴ５１と共に、制御回路３１からの電流入力によってオンとオフが切り替わる。第２ＦＥＴ５２は、第１ボディーダイオード５１Ａの順方向とは逆方向（つまり電源１００に向かう逆流方向）を順方向とする第２ボディーダイオード５２Ａを有する。
【0038】
第１ＦＥＴ５１と第２ＦＥＴ５２とは、制御回路３１によって同時にオン又はオフに切り替えられる。つまり、制御回路３１は、第１ＦＥＴ５１及び第２ＦＥＴ５２が共にオフの状態と、第１ＦＥＴ５１及び第２ＦＥＴ５２が共にオンの状態とを切り替える。
【0039】
第１ＦＥＴ５１及び第２ＦＥＴ５２が共にオフの状態では、第１ＦＥＴ５１には、負荷１１に向かって電流が流れるが、電源１００に向かう逆流方向の電流は流れない。一方、第２ＦＥＴ５２には、負荷１１に向かう電流が流れない。結果として、並列部４１Ａには電流が流れない。
【0040】
第１ＦＥＴ５１及び第２ＦＥＴ５２が共にオンの状態では、第１ＦＥＴ５１及び第２ＦＥＴ５２それぞれにおいて、負荷１１に向かって電流が流れる。結果として、並列部４１Ａに電流が流れる。
【0041】
第３ＦＥＴ５３は、第１スイッチライン４２において第１入力ライン４３と並列に設けられた汎用の電界効果型トランジスタである。具体的には、第３ＦＥＴ５３は、第１スイッチライン４２において、第１スイッチ素子２１及び第１入力ライン４３の接続点Ｐ２よりも負荷１１に近い側に設けられている。
【0042】
第３ＦＥＴ５３は、第１スイッチ素子２１を介して負荷１１に電流が供給される方向を順方向とする第３ボディーダイオード５３Ａを有する。第３ＦＥＴ５３は、制御回路３１によってオン又はオフに切り替えられる。第３ＦＥＴ５３がオフの状態では、第１スイッチライン４２において第１スイッチ素子２１から電源１００に向かう逆流方向の電流は流れない。
【0043】
第４ＦＥＴ５４は、第２スイッチライン４４において第２入力ライン４５と並列に設けられた汎用の電界効果型トランジスタである。具体的には、第４ＦＥＴ５４は、第２スイッチライン４４において、第２スイッチ素子２２及び第２入力ライン４５の接続点Ｐ３よりも負荷１１に近い側に設けられている。
【0044】
第４ＦＥＴ５４は、第２スイッチ素子２２を介して負荷１１に電流が供給される方向を順方向とする第４ボディーダイオード５４Ａを有する。第４ＦＥＴ５４は、制御回路３１によってオン又はオフに切り替えられる。第４ＦＥＴ５４がオフの状態では、第２スイッチライン４４において第２スイッチ素子２２から電源１００に向かう逆流方向の電流は流れない。
【0045】
＜電流切替回路＞
電流切替回路６１は、供給ライン４１において第１スイッチライン４２及び第２スイッチライン４４の接続点Ｐ１と負荷１１との間に設けられている。
電流切替回路６１は、供給ライン４１において第１スイッチライン４２及び第２スイッチライン４４の接続点Ｐ１と負荷１１との間に設けられている。
【0046】
電流切替回路６１は、第１ライン６１Ａと、第２ライン６１Ｂと、第３ライン６１Ｃと、第４ライン６１Ｄと、第５ライン６１Ｅと、第１切替ＦＥＴ６１Ｆと、第２切替ＦＥＴ６１Ｇと、第３切替ＦＥＴ６１Ｈと、第４切替ＦＥＴ６１Ｉとを有する。
【0047】
第１ライン６１Ａは、第１スイッチ素子２１が閉じた状態で、第１方向で電流を負荷１１が設けられた第２ライン６１Ｂに供給する。第１ライン６１Ａには、第１切替ＦＥＴ６１Ｆが設けられている。
【0048】
第３ライン６１Ｃは、第２ライン６１Ｂ及び第４ライン６１Ｄと直列に接続されると共に、第２ライン６１Ｂをグランドに接続している。第３ライン６１Ｃには、第２切替ＦＥＴ６１Ｇが設けられている。
【0049】
第４ライン６１Ｄは、第２スイッチ素子２２が閉じた状態で、第２方向で電流を負荷１１が設けられた第２ライン６１Ｂに供給する。第４ライン６１Ｄは、第１ライン６１Ａと並列に接続されている。また、第４ライン６１Ｄには、第３切替ＦＥＴ６１Ｈが設けられている。
【0050】
第５ライン６１Ｅは、第１ライン６１Ａ及び第２ライン６１Ｂと直列に接続されると共に、第２ライン６１Ｂをグランドに接続している。第５ライン６１Ｅは、第３ライン６１Ｃと並列に接続されている。また、第５ライン６１Ｅには、第４切替ＦＥＴ６１Ｉが設けられている。
【0051】
第２スイッチ素子２２が開いている状態では、制御回路３１によって、第１切替ＦＥＴ６１Ｆ及び第２切替ＦＥＴ６１Ｇがオンにされると共に、第３切替ＦＥＴ６１Ｈ及び第４切替ＦＥＴ６１Ｉがオフにされる。そのため、電流が第１ライン６１Ａ、第２ライン６１Ｂ、及び第３ライン６１Ｃの順に流れる。
【0052】
第２スイッチ素子２２が閉じている状態では、制御回路３１によって、第１切替ＦＥＴ６１Ｆ及び第２切替ＦＥＴ６１Ｇがオフにされると共に、第３切替ＦＥＴ６１Ｈ及び第４切替ＦＥＴ６１Ｉがオンにされる。そのため、電流が第４ライン６１Ｄ、第２ライン６１Ｂ、及び第５ライン６１Ｅの順に流れる。
【0053】
＜制御回路による制御＞
図１に示すように、第１スイッチ素子２１及び第２スイッチ素子２２の双方が開いている状態、つまり、第１入力ライン４３及び第２入力ライン４５の双方からの電流入力がない状態では、制御回路３１は、第１ＦＥＴ５１及び第２ＦＥＴ５２をオンとし、かつ、第３ＦＥＴ５３及び第４ＦＥＴ５４をオフとする。
図１に示すように、第１スイッチ素子２１及び第２スイッチ素子２２の双方が開いている状態、つまり、第１入力ライン４３及び第２入力ライン４５の双方からの電流入力がない状態では、制御回路３１は、第１ＦＥＴ５１及び第２ＦＥＴ５２をオンとし、かつ、第３ＦＥＴ５３及び第４ＦＥＴ５４をオフとする。
【0054】
この状態では、電源１００から供給される電流は、第１ＦＥＴ５１及び第２ＦＥＴ５２が設けられた並列部４１Ａを通過して負荷１１に流れる。このとき、第３ＦＥＴ５３及び第４ＦＥＴ５４によって、供給ライン４１から第１スイッチライン４２及び第２スイッチライン４４に電流が回り込むことが抑制される（図１の破線参照）。これにより、回路におけるショートの発生、ひいては素子の破損を抑制できる。
【0055】
図３に示すように、第１スイッチ素子２１が閉じた状態、つまり、第１入力ライン４３からの電流入力がある状態では、制御回路３１は、第１ＦＥＴ５１及び第２ＦＥＴ５２をオフとし、かつ、第３ＦＥＴ５３をオン、第４ＦＥＴ５４をオフとする。また、第１入力ライン４３からの電流入力がある状態では、制御回路３１は、負荷１１に対し第１方向に電流が流れるように電流切替回路６１を制御する。
【0056】
この状態では、電源１００から供給される電流は、第１スイッチ素子２１が設けられた第１スイッチライン４２を通過して負荷１１に流れる。このとき、第４ＦＥＴ５４によって、第１スイッチライン４２から第２スイッチライン４４に電流が回り込むことが抑制される（図３の破線参照）。また、第１ＦＥＴ５１によって並列部４１Ａでの電流の逆流が抑制される。
【0057】
閉じた状態の第１スイッチ素子２１を開くとき、仮に第２ＦＥＴ５２が存在しないと、図４に破線で示すように、第３ＦＥＴ５３がオフに切り替わるまでの間、並列部４１Ａから第１スイッチ素子２１に電流が回り込む。
【0058】
これに対し、第２ＦＥＴ５２が並列部４１Ａに設けられることで、第３ＦＥＴ５３がオフとなり、第１ＦＥＴ５１及び第２ＦＥＴ５２がオンになるまで並列部４１Ａには電流が流れない。つまり、第２ＦＥＴ５２により、第１スイッチ素子２１を開いたときの回路におけるショートの発生が抑制される。
【0059】
図５に示すように、第２スイッチ素子２２が閉じた状態、つまり、第２入力ライン４５からの電流入力がある状態では、制御回路３１は、第１ＦＥＴ５１及び第２ＦＥＴ５２をオフとし、かつ、第４ＦＥＴ５４をオン、第３ＦＥＴ５３をオフとする。また、第２入力ライン４５からの電流入力がある状態では、制御回路３１は、負荷１１に対し第２方向に電流が流れるように電流切替回路６１を制御する。
【0060】
この状態では、電源１００から供給される電流は、第２スイッチ素子２２が設けられた第２スイッチライン４４を通過して負荷１１に流れる。このとき、第３ＦＥＴ５３によって、第２スイッチライン４４から第１スイッチライン４２に電流が回り込むことが抑制される（図５の破線参照）。
【0061】
閉じた状態の第２スイッチ素子２２を開くときは、第１スイッチ素子２１を開くときと同様に、オフとなっている第２ＦＥＴ５２によって並列部４１Ａへの電流の流れ込みが抑制される。
【0062】
［１－２．効果］
以上詳述した実施形態によれば、以下の効果が得られる。
（１ａ）第１スイッチ素子２１が閉じた際に、第１ＦＥＴ５１及び第２ＦＥＴ５２がオフとなることで、並列部４１Ａには電流が流れず、第１スイッチ素子２１が設けられた第１スイッチライン４２から負荷１１に電流が供給される。これにより、並列部４１Ａにおいて電源１００からの電流が遮断されるため、第１スイッチ素子２１に大きな電流を流すことができる。また、並列部４１Ａから第１入力ライン４３への電流の回り込みが抑制されるため、制御回路３１が第１スイッチ素子２１の開閉を検出することができる。
以上詳述した実施形態によれば、以下の効果が得られる。
（１ａ）第１スイッチ素子２１が閉じた際に、第１ＦＥＴ５１及び第２ＦＥＴ５２がオフとなることで、並列部４１Ａには電流が流れず、第１スイッチ素子２１が設けられた第１スイッチライン４２から負荷１１に電流が供給される。これにより、並列部４１Ａにおいて電源１００からの電流が遮断されるため、第１スイッチ素子２１に大きな電流を流すことができる。また、並列部４１Ａから第１入力ライン４３への電流の回り込みが抑制されるため、制御回路３１が第１スイッチ素子２１の開閉を検出することができる。
【0063】
（１ｂ）第１スイッチ素子２１が開いている場合は、第３ＦＥＴ５３がオフとなることで、第１スイッチライン４２には電流が流れず、並列部４１Ａから負荷１１に電流が供給される。これにより、並列部４１Ａから第１入力ライン４３への電流の回り込みが抑制されるため、制御回路３１が第１スイッチ素子２１の開閉を検出することができる。
【0064】
（１ｃ）第１スイッチライン４２及び第２スイッチライン４４それぞれにＦＥＴが設けられることで、第１スイッチ素子２１及び第２スイッチ素子２２それぞれに大きな電流を流すことができる。また、制御回路３１が第１スイッチ素子２１及び第２スイッチ素子２２それぞれの開閉を検出することができる。
【0065】
（１ｄ）第１スイッチ素子２１及び第２スイッチ素子２２の選択操作によって、負荷１１に供給される電流の方向を変えることができる。
（１ｅ）第１スイッチ素子２１及び第２スイッチ素子２２の絶縁膜を除去しつつ、乗物用シート２００の変形を行う負荷１１に必要な電流を供給することができる。
（１ｅ）第１スイッチ素子２１及び第２スイッチ素子２２の絶縁膜を除去しつつ、乗物用シート２００の変形を行う負荷１１に必要な電流を供給することができる。
【0066】
［２．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
【0067】
（２ａ）上記実施形態のスイッチ回路は、必ずしも第２スイッチ素子を備えなくてもよい。つまり、スイッチ回路は、１つのみのスイッチ素子を備えてもよい。
（２ｂ）上記実施形態のスイッチ回路は、シート以外の物品にも使用可能である。
（２ｂ）上記実施形態のスイッチ回路は、シート以外の物品にも使用可能である。
【0068】
（２ｃ）上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
【符号の説明】
【0069】
１…スイッチ回路、１１…負荷、２１…第１スイッチ素子、２２…第２スイッチ素子、
３１…制御回路、４１…供給ライン、４１Ａ…並列部、４２…第１スイッチライン、
４３…第１入力ライン、４４…第２スイッチライン、４５…第２入力ライン、
５１…第１ＦＥＴ、５１Ａ…第１ボディーダイオード、５２…第２ＦＥＴ、
５２Ａ…第２ボディーダイオード、５３…第３ＦＥＴ、
５３Ａ…第３ボディーダイオード、５４…第４ＦＥＴ、
５４Ａ…第４ボディーダイオード、６１…電流切替回路、６１Ａ…第１ライン、
６１Ｂ…第２ライン、６１Ｃ…第３ライン、６１Ｄ…第４ライン、
６１Ｅ…第５ライン、６１Ｆ…第１切替ＦＥＴ、６１Ｇ…第２切替ＦＥＴ、
６１Ｈ…第３切替ＦＥＴ、６１Ｉ…第４切替ＦＥＴ、１００…電源。
３１…制御回路、４１…供給ライン、４１Ａ…並列部、４２…第１スイッチライン、
４３…第１入力ライン、４４…第２スイッチライン、４５…第２入力ライン、
５１…第１ＦＥＴ、５１Ａ…第１ボディーダイオード、５２…第２ＦＥＴ、
５２Ａ…第２ボディーダイオード、５３…第３ＦＥＴ、
５３Ａ…第３ボディーダイオード、５４…第４ＦＥＴ、
５４Ａ…第４ボディーダイオード、６１…電流切替回路、６１Ａ…第１ライン、
６１Ｂ…第２ライン、６１Ｃ…第３ライン、６１Ｄ…第４ライン、
６１Ｅ…第５ライン、６１Ｆ…第１切替ＦＥＴ、６１Ｇ…第２切替ＦＥＴ、
６１Ｈ…第３切替ＦＥＴ、６１Ｉ…第４切替ＦＥＴ、１００…電源。
【図1】
【図2】
【図3】
【図4】
【図5】