特開 2024-98432 シリーズ電源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024098432

(43)【公開日】2024-07-23

(54)【発明の名称】シリーズ電源

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240716BHJP

【ＦＩ】

G05F1/56 320Z

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023001959

(22)【出願日】2023-01-10

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】100121821

【弁理士】

【氏名又は名称】山田 強

(74)【代理人】

【識別番号】100139480

【弁理士】

【氏名又は名称】日野 京子

(74)【代理人】

【識別番号】100125575

【弁理士】

【氏名又は名称】松田 洋

(74)【代理人】

【識別番号】100175134

【弁理士】

【氏名又は名称】北 裕介

(74)【代理人】

【識別番号】100207859

【弁理士】

【氏名又は名称】塩谷 尚人

(72)【発明者】

【氏名】蘭 明文

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430EE04

5H430EE08

5H430EE12

5H430GG02

5H430LB02

(57)【要約】

【課題】本開示は、各トランジスタのうち最も低電位側のトランジスタのショート故障が発生した場合であっても、出力電圧の大きな上昇を抑制できるシリーズ電源を提供する。
【解決手段】シリーズ電源としての非常用電源５０は、高圧電源１０の正極側と制御回路Ｄｒとを接続する第１，第２スイッチ５１，５２の直列接続体と、各スイッチ５１，５２のソース電圧が制御回路Ｄｒの耐電圧以下となるように、各スイッチ５１，５２を駆動する駆動回路と、を備えている。駆動回路は、抵抗体６１及び第１，第２ツェナーダイオード７１，７２を備えている。各スイッチ５１，５２は、高圧電源１０の出力電圧以上の耐電圧を有している。
【選択図】 図２

【特許請求の範囲】

【請求項1】

直流電源（１０）の出力電圧を降圧して給電対象部（Ｄｒ）に供給するシリーズ電源（５０，５５～５７）において、
前記直流電源の正極側と前記給電対象部とを接続する複数のトランジスタ（５１，５２）の直列接続体と、
前記各トランジスタの低電位側端子の電圧が前記給電対象部の耐電圧以下となるように、前記各トランジスタを駆動する駆動回路（６１，６２，７１～７３，８０，８１，９１，９２，１０１，１０２）と、
を備え、
前記各トランジスタは、前記直流電源の出力電圧以上の耐電圧を有している、シリーズ電源。

【請求項2】

前記駆動回路は、
抵抗体（６１）と、
前記各トランジスタに対応して個別に設けられたツェナーダイオード（７１，７２）と、
を備え、
前記各ツェナーダイオードは、カソードが前記トランジスタのゲートに電気的に接続され、
前記各ツェナーダイオードは、隣り合うツェナーダイオードのうち、高電位側のツェナーダイオードのアノードと低電位側のツェナーダイオードのカソードとが電気的に接続されるように直列接続され、
前記各ツェナーダイオードのうち最も低電位側のツェナーダイオード（７２）のアノードはグランドに電気的に接続され、
前記抵抗体の第１端は、前記直流電源の正極側に電気的に接続され、
前記抵抗体の第２端は、前記各ツェナーダイオードのうち最も高電位側のツェナーダイオードである最高電位ダイオード（７１）のカソードに電気的に接続されている、請求項１に記載のシリーズ電源（５０，５６）。

【請求項3】

前記各トランジスタのうち最も高電位側のトランジスタである最高電位トランジスタ（５１）のゲート、及び前記最高電位ダイオードのカソードを電気的に接続する経路に設けられた整流ダイオード（８０）を備え、
前記整流ダイオードのカソードが前記最高電位トランジスタのゲートに電気的に接続されている、請求項２に記載のシリーズ電源（５６）。

【請求項4】

前記駆動回路は、前記各トランジスタに対応して個別に設けられた基準電圧生成回路（６１，６２，７１～７３）を有し、
前記各基準電圧生成回路は、自身に対応する前記トランジスタの低電位側端子の電圧を、前記給電対象部の耐電圧以下の電圧に制御するための電圧を生成し、生成した電圧を前記トランジスタのゲートに供給する、請求項１に記載のシリーズ電源（５５）。

【請求項5】

前記各基準電圧生成回路は、
ツェナーダイオード（７１～７３）と、
抵抗体（６１，６２）と、
を有し、
前記各基準電圧生成回路において、前記抵抗体の第１端は、前記直流電源の正極側に電気的に接続され、
前記各基準電圧生成回路において、前記抵抗体の第２端は、前記ツェナーダイオードのカソードに電気的に接続され、
前記各基準電圧生成回路において、前記ツェナーダイオードのアノードは、グランドに電気的に接続されている、請求項４に記載のシリーズ電源。

【請求項6】

前記駆動回路は、
抵抗体（６１）と、
前記各トランジスタに対応して個別に設けられた個別電気経路（７１，７２，９１，９２，１０１，１０２）と、
を有し、
前記抵抗体の第１端は、前記直流電源の正極側に電気的に接続され、
前記各個別電気経路は、前記抵抗体の第２端とグランドとを電気的に接続し、
前記各個別電気経路には、
整流ダイオード（１０１，１０２）と、
前記トランジスタの低電位側端子の電圧を、前記給電対象部の耐電圧以下の電圧に制御するための電圧を生成し、生成した電圧を前記トランジスタのゲートに供給するツェナーダイオード（７１，７２，９２）と、
が設けられ、
前記各個別電気経路において、前記整流ダイオードのアノードが前記抵抗体の第２端側を向くように前記整流ダイオードが設けられ、
前記各個別電気経路において、前記整流ダイオードよりも前記グランド側に前記ツェナーダイオードが設けられている、請求項１に記載のシリーズ電源（５７）。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、シリーズ電源に関する。

【背景技術】

【0002】

従来、特許文献１に記載されているように、直流電源の出力電圧を降圧して給電対象部に供給するシリーズ電源が知られている。シリーズ電源は、複数のトランジスタの直列接続体と、各トランジスタに対応する抵抗体と、ツェナーダイオードとを備えている。ツェナーダイオードは、各トランジスタのうち最も低電位側のトランジスタに対応して設けられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第５６２１３１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

各トランジスタのうち最も低電位側のトランジスタのショート故障が発生し得る。この場合、シリーズ電源の出力電圧が大きく上昇し、シリーズ電源の出力電圧が給電対象部の耐電圧を超えてしまう懸念がある。出力電圧が給電対象部の耐電圧を超えてしまうと、給電対象部の従属故障が発生する懸念がある。

【0005】

本開示は、各トランジスタのうち最も低電位側のトランジスタのショート故障が発生した場合であっても、出力電圧の大きな上昇を抑制できるシリーズ電源を提供することを主たる目的とする。

【課題を解決するための手段】

【0006】

本開示は、直流電源の出力電圧を降圧して給電対象部に供給するシリーズ電源において、
前記直流電源の正極側と前記給電対象部とを接続する複数のトランジスタの直列接続体と、
前記各トランジスタの低電位側端子の電圧が前記給電対象部の耐電圧以下となるように、前記各トランジスタを駆動する駆動回路と、
を備え、
前記各トランジスタは、前記直流電源の出力電圧以上の耐電圧を有している。

【0007】

各トランジスタの低電位側端子の電圧が給電対象部の耐電圧以下となるように、各トランジスタが駆動回路により駆動される。このため、各トランジスタのうち最も低電位側のトランジスタである最低電位トランジスタのショート故障が発生した場合であっても、最低電位トランジスタの高電位側に隣接するトランジスタにおいて、低電位側端子の電圧を給電対象部の耐電圧以下にでき、シリーズ電源の出力電圧の大きな上昇を抑制できる。これにより、給電対象部の従属故障の発生を抑制できる。

【0008】

最低電位トランジスタ等、一部のトランジスタのショート故障が発生すると、ショート故障が発生していない残りのトランジスタで直流電源の出力電圧を受け持つ必要がある。つまり、ショート故障が発生していないトランジスタの高電位側端子及び低電位側端子間の電圧が上昇する。

【0009】

ここで、本開示の各トランジスタは、直流電源の出力電圧以上の耐電圧を有している。このため、一部のトランジスタのショート故障が発生した場合であっても、ショート故障が発生していない残りのトランジスタの高電位側端子及び低電位側端子間の電圧が、残りのトランジスタの耐電圧を超えることを防止できる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態に係る制御システムの全体構成図。

【図2】非常用電源の回路図。

【図3】比較例１の回路図。

【図4】比較例２の回路図。

【図5】第２実施形態に係る非常用電源の回路図。

【図6】第１スイッチにおいて、ドレイン及びソース間のショート故障と、ソース及びゲート間のショート故障とが発生した場合の電流流通経路を示す図。

【図7】第３実施形態に係る非常用電源の回路図。

【図8】第４実施形態に係る非常用電源の回路図。

【発明を実施するための形態】

【0011】

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分及び／又は関連付けられる部分には同一の参照符号、又は百以上の位が異なる参照符号が付される場合がある。対応する部分及び／又は関連付けられる部分については、他の実施形態の説明を参照することができる。

【0012】

＜第１実施形態＞
以下、本開示に係るシリーズ電源を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態のシリーズ電源は、インバータ制御システムに適用される。

【0013】

図１に示すように、制御システムは、直流電源としての高圧電源１０、インバータ２０及び回転電機３０を備えている。高圧電源１０は、充放電可能な蓄電池であり、例えば、リチウムイオン蓄電池又はニッケル水素蓄電池である。回転電機３０は、インバータ２０を介して高圧電源１０に接続されている。なお、高圧電源１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０は、例えば、永久磁石界磁型又は巻線界磁型の同期機である。

【0014】

インバータ２０は、３相分の上，下アームスイッチＳＷを備えている。各相の上，下アームスイッチＳＷの接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。本実施形態のスイッチＳＷは、ＮチャネルＭＯＳＦＥＴである。スイッチＳＷは、ボディダイオードを有している。なお、インバータ２０が有するスイッチＳＷは、ＭＯＳＦＥＴに代えて、例えばＩＧＢＴであってもよい。この場合、ＩＧＢＴにフリーホイールダイオードが逆並列接続されていればよい。また、巻線３１の接続態様としては、星形結線に限らず、Δ結線であってもよい。

【0015】

インバータ２０は、制御回路Ｄｒを備えている。制御回路Ｄｒは、各スイッチＳＷに対応して個別に設けられている。制御回路Ｄｒによって各スイッチＳＷが駆動される。これにより、インバータ２０の各相において、上アームスイッチＳＷと下アームスイッチＳＷとが交互にオン状態とされる。

【0016】

制御システムは、低圧電源１２、絶縁電源４０及び非常用電源５０を備えている。低圧電源１２は、高圧電源１０よりも低い出力電圧（具体的には定格電圧）を有する充放電可能な蓄電池であり、例えば鉛蓄電池である。低圧電源１２の出力電圧は、例えば、高圧電源１０の出力電圧の１／１０以下の電圧である。

【0017】

制御システムには、低圧領域と、低圧領域とは電気的に絶縁された高圧領域とが設けられている。低圧領域には、低圧電源１２が設けられている。高圧領域には、高圧電源１０、インバータ２０、回転電機３０及び非常用電源５０が設けられている。絶縁電源４０は、低圧領域と高圧領域とに跨って設けられている。

【0018】

絶縁電源４０は、低圧電源１２を電力供給源として生成した電力を各制御回路Ｄｒに供給する。図１には、絶縁電源４０から各下アームスイッチＳＷに対応する制御回路Ｄｒに給電される例が示されている。各制御回路Ｄｒは、給電されることにより動作可能になっている。

【0019】

各制御回路Ｄｒへの給電は、通常、絶縁電源４０によって行われる。一方、絶縁電源４０による給電が不可能になった場合、各制御回路Ｄｒへの給電は、絶縁電源４０に代えて非常用電源５０によって行われる。例えば、制御システムが車両に搭載される場合、絶縁電源４０による給電が不可能になる状況は、車両の衝突時である。絶縁電源４０による給電が不可能になる場合であっても、非常用電源５０がバックアップ電源として機能し、各制御回路Ｄｒの動作を継続できる。

【0020】

非常用電源５０は、高圧電源１０の出力電圧を降圧し、降圧した直流電圧を各制御回路Ｄｒに供給するシリーズ電源である。非常用電源５０は、図２に示すように、第１スイッチ５１、第２スイッチ５２、抵抗体６１、第１ツェナーダイオード７１及び第２ツェナーダイオード７２を備えている。抵抗体６１、第１ツェナーダイオード７１及び第２ツェナーダイオード７２は、第１，第２スイッチ５１，５２の駆動回路を構成する。本実施形態において、第１スイッチ５１及び第２スイッチ５２は、電圧制御型の半導体スイッチング素子であり、具体的にはＮチャネルＭＯＳＦＥＴである。第１スイッチ５１、第２スイッチ５２、抵抗体６１、第１ツェナーダイオード７１及び第２ツェナーダイオード７２は、例えば、制御基板に設けられている。

【0021】

第１スイッチ５１の高電位側端子であるドレインには、高圧電源１０の正極側が接続されている。第１スイッチ５１の低電位側端子であるソースには、第２スイッチ５２のドレインが接続されている。第２スイッチ５２のソースは、各制御回路Ｄｒに接続されている。第２スイッチ５２のソース電圧が、非常用電源５０の出力電圧として各制御回路Ｄｒに供給される。

【0022】

本実施形態において、抵抗体６１は、複数（例えば十数個）の抵抗体の直列接続体である。抵抗体６１は、例えばチップ抵抗体である。抵抗体６１が複数設けられているのは、抵抗体６１の両端における絶縁距離を確保し、制御基板における沿面放電を防止するためである。

【0023】

複数の抵抗体６１の直列接続体の第１端には、第１スイッチ５１のドレイン及び高圧電源１０の正極側が接続されている。複数の抵抗体６１の直列接続体の第２端には、第１ツェナーダイオード７１のカソードと、第１スイッチ５１の制御端子であるゲートとが接続されている。第１ツェナーダイオード７１のアノードには、第２スイッチ５２の制御端子であるゲートと、第２ツェナーダイオード７２のカソードとが接続されている。第２ツェナーダイオード７２のアノードには、高圧領域のグランドが接続されている。なお、高圧電源１０の負極側にも、高圧領域のグランドが接続されている。

【0024】

第２スイッチ５２のソース電圧が、非常用電源５０の出力電圧となる。第２スイッチ５２のソース電圧Ｖｓ２は、「ＶＤ２－Ｖｔｈ２」の目標電圧に制御される。ＶＤ２は、第２ツェナーダイオード７２のブレークダウン電圧である。Ｖｔｈ２は、第２スイッチ５２の閾値電圧である。第２スイッチ５２のゲート電圧が閾値電圧Ｖｔｈ２以上となることにより、第２スイッチ５２はオン状態となり、第２スイッチ５２のゲート電圧が閾値電圧Ｖｔｈ２未満となることにより、第２スイッチ５２はオフ状態となる。

【0025】

第１スイッチ５１のソース電圧Ｖｓ１は、「ＶＤ１＋ＶＤ２－Ｖｔｈ１」の目標電圧に制御される。ＶＤ１は、第１ツェナーダイオード７１のブレークダウン電圧である。Ｖｔｈ１は、第１スイッチ５１の閾値電圧である。

【0026】

本実施形態において、第１スイッチ５１のソース電圧Ｖｓ１が、「給電対象部」である制御回路Ｄｒの耐電圧以下の電圧になるように、各ツェナーダイオード７１，７２のブレークダウン電圧ＶＤ１，ＶＤ２及び第１スイッチ５１の閾値電圧Ｖｔｈ１が設定されている。また、第２スイッチ５２のソース電圧Ｖｓ２が制御回路Ｄｒの耐電圧以下の電圧になるように、第２ツェナーダイオード７２のブレークダウン電圧ＶＤ２及び第２スイッチ５２の閾値電圧Ｖｔｈ２が設定されている。各ソース電圧Ｖｓ１，Ｖｓ２が制御回路Ｄｒの耐電圧以下の電圧に制御されるのは、第２スイッチ５２のショート故障が発生した場合における制御回路Ｄｒの従属故障の発生を抑制するためである。

【0027】

第２スイッチ５２がショート故障した場合、非常用電源５０の出力電圧は、第１スイッチ５１のソース電圧Ｖｓ１となる。ソース電圧Ｖｓ１は、制御回路Ｄｒの耐電圧以下の電圧である。このため、第２スイッチ５２のショート故障が発生した場合であっても、制御回路Ｄｒの従属故障の発生を抑制できる。

【0028】

本実施形態において、第１スイッチ５１及び第２スイッチ５２は、高圧電源１０の出力電圧（具体的には定格電圧）と同じ耐電圧、又は高圧電源１０の出力電圧（具体的には定格電圧）よりも高い耐電圧を有している。これは、各スイッチ５１，５２のいずれかのショート故障が発生した場合において、ショート故障が発生していない残りのスイッチが、高圧電源１０の出力電圧によって故障しないようにするためである。

【0029】

これに対し、以下に説明する比較例１，２の場合では、ショート故障が発生した場合に非常用電源の信頼性が低下してしまう。

【0030】

図３には、比較例１の非常用電源を示す。比較例１の非常用電源は、スイッチ１５１、抵抗体１６１及びツェナーダイオード１７１を備えている。なお、図３では、便宜上、抵抗体１６１を１つの抵抗体の回路記号で示している。

【0031】

比較例１において、スイッチ１５１のソース電圧Ｖｓは、「Ｖｓ≒ＶＤ－Ｖｔｈ」となるように制御される。ＶＤは、ツェナーダイオード１７１のブレークダウン電圧である。Ｖｔｈは、スイッチ１５１の閾値電圧である。

【0032】

比較例１では、スイッチ１５１のショート故障が発生した場合、高圧電源１０の出力電圧が制御回路Ｄｒに直接印可される。その結果、制御回路Ｄｒの従属故障が発生する。

【0033】

図４には、比較例２の非常用電源を示す。比較例２の非常用電源は、第１スイッチ１５１、第２スイッチ１５２、第１抵抗体１６１、第２抵抗体１６２及びツェナーダイオード１７１を備えている。なお、図４では、便宜上、各抵抗体１６１，１６２を１つの抵抗体の回路記号で示している。

【0034】

第１スイッチ１５１のソース電圧Ｖｓ１は、「Ｖｓ１≒ＶＤ＋Ｒ２／（Ｒ１＋Ｒ２）×ＶＨ」となるように制御される。Ｒ１は第１抵抗体１６１の抵抗値であり、Ｒ２は第２抵抗体１６２の抵抗値である。ＶＨは高圧電源１０の出力電圧である。

【0035】

比較例２において、第１スイッチ１５１のショート故障が発生した場合、第２スイッチ１５２のソース電圧Ｖｓ２が「ＶＤ－Ｖｔｈ２」に制御される。なお、Ｖｔｈ２は第２スイッチ１５２の閾値電圧である。ソース電圧Ｖｓ２が制御回路Ｄｒの耐電圧以下であるため、制御回路Ｄｒの従属故障は発生しない。

【0036】

一方、第２スイッチ１５２のショート故障が発生した場合、第１スイッチ１５１のソース電圧Ｖｓ１が高圧電源１０の１／２程度の電圧となる。この場合、ソース電圧Ｖｓ１が制御回路Ｄｒの耐電圧を超えてしまい、制御回路Ｄｒの従属故障が発生する。

【0037】

以上説明したように、本実施形態では、各スイッチ５１，５２のソース電圧が制御回路Ｄｒの耐電圧以下となるように、各スイッチ５１，５２が駆動される。このため、各スイッチ５１，５２のうち最も低電位側の第２スイッチ５２（「最低電位トランジスタ」に相当）のショート故障が発生した場合であっても、第２スイッチ５２の高電位側に隣接する第１スイッチ５１において、ソース電圧を制御回路Ｄｒの耐電圧以下にでき、非常用電源５０の出力電圧の大きな上昇を抑制できる。これにより、制御回路Ｄｒの従属故障の発生を抑制できる。

【0038】

また、各スイッチ５１，５２は、高圧電源１０の出力電圧以上の耐電圧を有している。このため、各スイッチ５１，５２のうち例えば第２スイッチ５２のショート故障が発生した場合であっても、ショート故障が発生していない残りの第１スイッチ５１のドレイン及びソース間電圧が、第１スイッチ５１のドレイン及びソース間電圧の耐電圧を超えることを防止できる。

【0039】

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。図５に示すように、本実施形態の非常用電源５５では、第１スイッチ５１及び第２スイッチ５２それぞれのゲートが個別の基準電圧生成回路に接続されている。

【0040】

非常用電源５５は、第１スイッチ５１のゲートに接続される基準電圧生成回路として、第１抵抗体６１、第１ツェナーダイオード７１及び第２ツェナーダイオード７２を備えている。また、非常用電源５５は、第２スイッチ５２のゲートに接続される基準電圧生成回路として、第２抵抗体６２、第３ツェナーダイオード７３を備えている。本実施形態では、各ツェナーダイオード７１～７３のブレークダウン電圧が同じである。第１ツェナーダイオード７１及び第２ツェナーダイオード７２のブレークダウン電圧の合計値は、第３ツェナーダイオード７３のブレークダウン電圧よりも高い。

【0041】

第１ツェナーダイオード７１のカソードには、第１スイッチ５１のゲートが接続されている。第１ツェナーダイオード７１のアノードには、第２ツェナーダイオード７２のカソードが接続されている。第２ツェナーダイオード７２のアノードには、高圧領域のグランドが接続されている。

【0042】

第３ツェナーダイオード７３のカソードには、第２スイッチ５２のゲートが接続されている。第３ツェナーダイオード７３のアノードには、高圧領域のグランドが接続されている。

【0043】

本実施形態において、第１抵抗体６１及び第２抵抗体６２は、第１実施形態と同様に、複数（例えば十数個）の抵抗体の直列接続体である。各抵抗体は、例えばチップ抵抗体である。

【0044】

複数の第１，第２抵抗体６１，６２の直列接続体の第１端には、第１スイッチ５１のドレイン及び高圧電源１０の正極側が接続されている。複数の第１抵抗体６１の直列接続体の第２端には、第１ツェナーダイオード７１のカソードと、第１スイッチ５１のゲートとが接続されている。複数の第２抵抗体６２の直列接続体の第２端には、第３ツェナーダイオード７３のカソードと、第２スイッチ５２のゲートとが接続されている。

【0045】

第２スイッチ５２のソース電圧Ｖｓ２は、「ＶＤ３－Ｖｔｈ２」の目標電圧に制御される。ＶＤ３は、第３ツェナーダイオード７３のブレークダウン電圧である。各ツェナーダイオード７１～７３のブレークダウン電圧は、例えば同じ値に設定されている。

【0046】

本実施形態の構成は、第１スイッチ５１において、ドレイン及びソース間のショート故障の発生に伴ってゲート及びソース間もショート故障した場合における従属故障の発生を抑制するための構成である。以下、図６を用いて説明する。

【0047】

図６は、第１実施形態の構成である。図６の構成において、第１スイッチ５１のドレイン及びソース間のショート故障が発生すると、第１スイッチ５１のゲート及びソース間に高圧電源１０の高電圧が印加され、ゲート及びソース間のショート故障が発生し得る。この場合、第１ツェナーダイオード７１及び第２ツェナーダイオード７２のショート故障が発生し得る。第１ツェナーダイオード７１のショート故障が発生すると、高圧電源１０から第１スイッチ５１、第１ツェナーダイオード７１及び第２ツェナーダイオード７２を介してグランドへと大電流が流れる。その後、第２ツェナーダイオード７２の故障モードがオープン故障に移行すると、第２スイッチ５２のソース電圧Ｖｓ２が大きく上昇してしまい、ソース電圧Ｖｓ２が制御回路Ｄｒの耐電圧を超え、制御回路Ｄｒの従属故障が発生する。

【0048】

これに対し、図５に示す本実施形態によれば、例えば第１スイッチ５１のドレイン及びソース間のショート故障が発生し、その後ゲート及びソース間のショート故障が発生し、第１ツェナーダイオード７１又は第２ツェナーダイオード７２のオープン故障が発生したとしても、第２スイッチ５２の動作に影響を与えない。このため、第２スイッチ５２のソース電圧Ｖｓ２を制御回路Ｄｒの耐電圧以下にできる。なお、第１ツェナーダイオード７１及び第２ツェナーダイオード７２の双方のショート故障が発生した場合、非常用電源５５の出力電圧は０になる。

【0049】

＜第２実施形態の変形例＞
・第１スイッチ５１のゲートに接続されるツェナーダイオードは、２つのツェナーダイオードに限らず、例えば１つのツェナーダイオードであってもよい。この場合、第１スイッチ５１のゲートに接続されるツェナーダイオードのブレークダウン電圧は、第３ツェナーダイオード７３のブレークダウン電圧よりも高い値に設定されていればよい。

【0050】

・各スイッチ５１，５２のゲートに接続される基準電圧生成回路としては、図５に示すものに限らず、例えば、コンパレータ、バイポーラトランジスタ及び抵抗体を有するシャントレギュレータであってもよい。この場合、シャントレギュレータが各スイッチ５１，５２に対応して個別に設けられ、シャントレギュレータの出力部がスイッチのゲートに接続されればよい。

【0051】

＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。図７に示すように、本実施形態の非常用電源５６は、整流ダイオード８０及び放電抵抗体８１を備えている。整流ダイオード８０は、高圧電源１０の出力電圧（具体的には定格電圧）と同じ耐電圧、又は高圧電源１０の出力電圧（具体的には定格電圧）よりも高い耐電圧を有している。整流ダイオード８０は、第１スイッチ５１（「最高電位トランジスタ」に相当）のゲートと、第１ツェナーダイオード７１（「最高電位ダイオード」に相当）のカソードとを接続する電気経路に設けられている。整流ダイオード８０のカソードには、第１スイッチ５１のゲートが接続されている。

【0052】

第１スイッチ５１のゲートには、放電抵抗体８１を介して第１スイッチ５１のソースが接続されている。放電抵抗体８１は、第１スイッチ５１の正常時において、第１スイッチ５１のゲート電荷の放電経路を確保するための部品である。

【0053】

本実施形態によれば、第１スイッチ５１のドレイン及びソース間のショート故障の発生に伴いゲート及びソース間のショート故障が発生したとしても、整流ダイオード８０により大電流の流通を阻止できる。このため、第１ツェナーダイオード７１及び第２ツェナーダイオード７２に大電流が流れることを防止し、各ツェナーダイオード７１，７２を保護できる。その結果、第２スイッチ５２の動作を継続でき、第２スイッチ５２のソース電圧Ｖｓ２が制御回路Ｄｒの耐電圧を超える事態の発生を抑制できる。

【0054】

また、本実施形態によれば、第２実施形態よりも抵抗体６１の数及び抵抗体６１の制御基板における実装面積を削減できる。

【0055】

＜第３実施形態の変形例＞
図７に示す構成において、第１スイッチ５１に対応する整流ダイオード８０及び放電抵抗体８１に加えて、第２スイッチ５２に対応する整流ダイオード８０及び放電抵抗体８１が更に備えられていてもよい。

【0056】

＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。図８に示すように、本実施形態の非常用電源５７は、第３ツェナーダイオード９１、第４ツェナーダイオード９２、第１整流ダイオード１０１及び第２整流ダイオード１０２を備えている。各整流ダイオード１０１，１０２は、高圧電源１０の出力電圧（具体的には定格電圧）と同じ耐電圧、又は高圧電源１０の出力電圧（具体的には定格電圧）よりも高い耐電圧を有している。

【0057】

第１スイッチ５１のゲートには、第１整流ダイオード１０１のアノードが接続されている。第１整流ダイオード１０１のカソードには、複数の抵抗体６１の直列接続体の第２端と、第２整流ダイオード１０２のアノードとが接続されている。第２整流ダイオード１０２のカソードには、第３ツェナーダイオード９１のカソードが接続されている。第３ツェナーダイオード９１のカソードには、第２スイッチ５２のゲートと、第４ツェナーダイオード９２のカソードとが接続されている。第４ツェナーダイオード９２のアノードには、高圧領域のグランドが接続されている。

【0058】

本実施形態において、抵抗体６１の直列接続体の第２端から第１整流ダイオード１０１を介してグランドに至るまでの電気経路が、第１スイッチ５１に対応する「第１個別電気経路」に相当する。また、抵抗体６１の直列接続体の第２端から第２整流ダイオード１０２を介してグランドに至るまでの電気経路が、第２スイッチ５２に対応する「第２個別電気経路」に相当する。第１個別電気経路の抵抗値と、第２個別電気経路の抵抗値とが同じ値になるように非常用電源５７が構成されている。これは、高圧電源１０から抵抗体６１を介して第１，第２個別電気経路の双方に電流が流れるようにし、各スイッチ５１，５２のソース電圧を目標電圧に制御できるようにするためである。本実施形態では、第１個別電気経路の抵抗値と、第２個別電気経路の抵抗値とが同じ値になるように、第１ツェナーダイオード７１及び第２ツェナーダイオード７２のブレークダウン電圧の合計値と、第３ツェナーダイオード９１及び第４ツェナーダイオード９２の合計値とが同じ値に設定され、第１整流ダイオード１０１の順方向電圧降下量と、第２整流ダイオード１０２の順方向電圧降下量とが同じ値に設定されている。本実施形態において、各ツェナーダイオード７１，７２，９１，９２のブレークダウン電圧は同じである。

【0059】

本実施形態の構成は、第１スイッチ５１又は第２スイッチ５２において、ドレイン及びソース間のショート故障の発生に伴ってゲート及びソース間もショート故障した場合における従属故障の発生を抑制するための構成である。

【0060】

第１スイッチ５１のドレイン及びソース間のショート故障が発生し、その後ゲート及びソース間のショート故障が発生し、第１ツェナーダイオード７１又は第２ツェナーダイオード７２のオープン故障が発生したとしても、大電流は第１整流ダイオード１０１によって阻止される。このため、第３ツェナーダイオード９１及び第４ツェナーダイオード９２に大電流が流れることを防止でき、第２スイッチ５２の動作に影響を与えない。その結果、第２スイッチ５２のソース電圧Ｖｓ２を制御回路Ｄｒの耐電圧以下にできる。

【0061】

一方、第２スイッチ５２のドレイン及びソース間のショート故障が発生し、その後ゲート及びソース間のショート故障が発生し、第３ツェナーダイオード９３のオープン故障が発生したとしても、大電流は第２整流ダイオード１０２によって阻止される。このため、第１ツェナーダイオード７１及び第２ツェナーダイオード７２に大電流が流れることを防止でき、第１スイッチ５１の動作に影響を与えない。その結果、第１スイッチ５１のソース電圧Ｖｓ１を制御回路Ｄｒの耐電圧以下にできる。

【0062】

なお、第１ツェナーダイオード７１及び第２ツェナーダイオード７２の双方のショート故障が発生した場合、又は第４ツェナーダイオード９２のショート故障が発生した場合、非常用電源５７の出力電圧は０になる。

【0063】

以上説明した本実施形態によれば、抵抗体の数及び抵抗体の制御基板における実装面積を削減しつつ、各スイッチ５１，５２のいずれかのショート故障の発生に伴う非常用電源５７の信頼性の低下を抑制できる。

【0064】

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

【0065】

・第４実施形態において、第３ツェナーダイオード９１が設けられていなくてもよい。この場合、第１整流ダイオード１０１を含む第１個別電気経路の抵抗値と、第２整流ダイオード１０２を含む第２個別電気経路の抵抗値とが同じになるように、例えば、第２整流ダイオード１０２の順方向電圧降下量が第１整流ダイオード１０１の順方向電圧降下量よりも大きく設定されていればよい。

【0066】

・非常用電源を構成するスイッチとしては、ＮチャネルＭＯＳＦＥＴに限らず、例えば、高電位側端子であるコレクタ、低電位側端子であるエミッタ及び制御端子であるベースを有するＮＰＮ型のバイポーラトランジスタであってもよい。

【0067】

・非常用電源を構成するスイッチの直列接続数としては、２つに限らず、３つ以上であってもよい。この場合、各スイッチのソース電圧が、高電位側のスイッチから低電位側のスイッチになるにつれて低くなるように、非常用電源の駆動回路が構成されていればよい。

【0068】

・本開示のシリーズ電源は、非常用電源として具体化されるものに限らず、例えば、一次側が高圧電源であるフライバック電源の起動回路として具体化されてもよい。

【符号の説明】

【0069】

１０…高圧電源、５０…非常用電源、５１…第１スイッチ、５２…第２スイッチ、６１…抵抗体、７１…第１ツェナーダイオード、７２…第２ツェナーダイオード、Ｄr…制御回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】