特開 2024-98435 計測装置、及び、計測方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024098435

(43)【公開日】2024-07-23

(54)【発明の名称】計測装置、及び、計測方法

(51)【国際特許分類】

   H01L 21/66 20060101AFI20240716BHJP

   G03F 7/20 20060101ALI20240716BHJP

【ＦＩ】

H01L21/66 J

G03F7/20 501

G03F7/20 521

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023001965

(22)【出願日】2023-01-10

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001634

【氏名又は名称】弁理士法人志賀国際特許事務所

(72)【発明者】

【氏名】谷崎 広幸

(72)【発明者】

【氏名】芳野 公則

(72)【発明者】

【氏名】文田 香織

(72)【発明者】

【氏名】白川 裕晃

(72)【発明者】

【氏名】高桑 真歩

(72)【発明者】

【氏名】笠 健太郎

(72)【発明者】

【氏名】井上 壮一

(72)【発明者】

【氏名】田中 聡

【テーマコード（参考）】

2H197

4M106

【Ｆターム（参考）】

2H197CA03

2H197JA17

2H197JA23

4M106AA01

4M106BA04

4M106CA39

4M106DB04

4M106DB16

4M106DJ07

4M106DJ17

4M106DJ20

(57)【要約】

【課題】ロバストかつ精度よくオーバーレイを計測することができる、計測装置、及び、計測方法を提供する。
【解決手段】メモリホールＭＨ、スリットＳＨＥ、ＳＴが形成されたウェハ１００上の計測スポット５０に多波長光を照射する光源２１と、計測スポット５０からの反射光の第１瞳面強度分布像を取得する第１撮像部２７と、同反射光の第２瞳面強度分布像を取得する第２撮像部２９と、第２瞳面強度分布像を解析してオーバーレイを計測する検出部３０を備える。計測スポット５０の位置を移動させながら第１及び第２瞳面強度分布像を取得し、第１瞳面強度分布像に基づきスリットＳＴが含まれない計測スポット５０を選択し、選択した計測スポット５０の第２瞳面強度分布像の解析により得られたオーバーレイをメモリホールＭＨ、スリットＳＨＥのオーバーレイとするオーバーレイ解析部３３と、を備える。
【選択図】図７

【特許請求の範囲】

【請求項1】

第１パターン、第２パターン、および、第３パターンが表面に形成された被検体が載置された検体ステージと、
前記被検体に設定された計測スポットに多波長光を照射する光源と、
前記多波長光の照射により前記計測スポットから発せられる反射光を２方に分光するビームスプリッタと、
前記ビームスプリッタにより分光された一方の前記反射光の第１瞳面強度分布像を取得する第１撮像部と、
前記ビームスプリッタにより分光された他方の前記反射光の第２瞳面強度分布像を取得する第２撮像部と、
前記第２瞳面強度分布像を解析して前記計測スポットに形成された前記第１パターンと前記第２パターンのオーバーレイを計測する解析部と、
前記被検体における前記計測スポットの位置を移動させながら、複数の前記計測スポットのそれぞれにおける前記第１瞳面強度分布像と前記第２瞳面強度分布像とを取得し、前記第１瞳面強度分布像に基づいて前記３パターンが含まれない前記計測スポットを選択し、選択した前記計測スポットの前記第２瞳面強度分布像の解析により得られた前記オーバーレイを前記第１パターンと前記第２パターンのオーバーレイとするオーバーレイ計測部と、
を備えることを特徴とする、計測装置。

【請求項2】

前記第１瞳面強度分布像は、前記反射光のパラレルニコルの像であり、前記第２瞳面強度分布像は、前記反射光のクロスニコルの像である、請求項１に記載の計測装置。

【請求項3】

前記第３パターンはトレンチパターンである、請求項１に記載の計測装置。

【請求項4】

前記第１パターンはホールパターンであり、前記第２パターンはトレンチパターンであり、前記第２パターンのトレンチの深さは前記第３パターンのトレンチの深さよりも浅い、請求項３に記載の計測装置。

【請求項5】

第１パターン、第２パターン、および、第３パターンが表面に形成された被検体に設定された計測スポットに多波長光を照射することと、
前記多波長光の照射により前記計測スポットから発せられる反射光を２方に分光することと、
分光された一方の前記反射光の第１瞳面強度分布像を取得することと、
分光された他方の前記反射光の第２瞳面強度分布像を取得することと、
第２瞳面強度分布像を解析して前記計測スポットに形成された前記第１パターンと前記第２パターンのオーバーレイを計測することと、
前記被検体における前記計測スポットの位置を移動させながら、複数の前記計測スポットのそれぞれにおける前記第１瞳面強度分布像と前記第２瞳面強度分布像とを取得し、前記第１瞳面強度分布像に基づいて前記３パターンが含まれない前記計測スポットを選択し、選択した前記計測スポットの前記第２瞳面強度分布像の解析により得られた前記オーバーレイを前記第１パターンと前記第２パターンのオーバーレイとすることを特徴とする、計測方法。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、計測装置、及び、計測方法に関する。

【背景技術】

【0002】

半導体記憶装置は、高積層化される一方でサイズの縮小が進んでいる。このため、積層された層に微細なパターンを形成するリソグラフィ技術とともに、パターンの合わせずれ（オーバーレイ）の制御は、半導体記憶装置の信頼性向上や歩留まり向上のために重要な技術となる。オーバーレイを高精度で計測する装置として、瞳面強度分布像を用いた計測装置が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１０５４６７９０号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本実施形態は、ロバストかつ精度よくオーバーレイを計測することができる、計測装置、及び、計測方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

本実施形態の段差計測装置は、第１パターン、第２パターン、および、第３パターンが表面に形成された被検体が載置された検体ステージと、前記被検体に設定された計測スポットに多波長光を照射する光源と、前記多波長光の照射により前記計測スポットから発せられる反射光を２方に分光するビームスプリッタと、前記ビームスプリッタにより分光された一方の前記反射光の第１瞳面強度分布像を取得する第１撮像部と、前記ビームスプリッタにより分光された他方の前記反射光の第２瞳面強度分布像を取得する第２撮像部と、前記第２瞳面強度分布像を解析して前記計測スポットに形成された前記第１パターンと前記第２パターンのオーバーレイを計測する解析部とを有する。また、前記被検体における前記計測スポットの位置を移動させながら、複数の前記計測スポットのそれぞれにおける前記第１瞳面強度分布像と前記第２瞳面強度分布像とを取得し、前記第１瞳面強度分布像に基づいて前記３パターンが含まれない前記計測スポットを選択し、選択した前記計測スポットの前記第２瞳面強度分布像の解析により得られた前記オーバーレイを前記第１パターンと前記第２パターンのオーバーレイとするオーバーレイ計測部も有する。

【図面の簡単な説明】

【0006】

【図1】本実施形態にかかるウェハ上に配置されたメモリチップのレイアウトの一例を説明する平面図。

【図2】３次元構造のＮＡＮＤメモリセルアレイのブロックの構成例を示す図。

【図3】図１のメモリチップに形成されたメモリセルアレイの一例を説明する平面図。

【図4】図３のメモリセルアレイの一部領域を拡大した図。

【図5】メモリセルアレイの詳細な構造の一例を説明する平面図および断面図。

【図6】計測対象となる被検体の構造の一例を説明する断面図。

【図7】本実施形態にかかる計測装置の構成例を説明するブロック図。

【図8】計測スポットの設定に用いる各種寸法の一例を説明する平面図。

【図9】計測スポットの形状の一例を説明する概略図。

【図10】本実施形態にかかる計測方法の一例を説明するフローチャート。

【図11】図１０に示すＳ１の詳細な手順の一例を説明するフローチャート。

【図12】図１０に示すＳ２の詳細な手順の一例を説明するフローチャート。

【図13】第１強度分布像に基づく重回帰信号の変化の一例を説明する図。

【図14】スポットピッチと計測数の一例を説明する図。

【図15】スポットピッチと計測数の別の一例を説明する図。

【発明を実施するための形態】

【0007】

以下、図面を参照して実施形態を説明する。
（１． 構成）
（１－１．被検体の構成）
実施形態の計測装置は、例えば、半導体記憶装置としての不揮発性メモリに形成されたメモリセルアレイにおいて、ストリングユニット間を分離する絶縁層（スリット）とメモリホールとのオーバーレイの計測に用いることができる。まず、被検体の構成について、図１～図６を用いて説明する。

【0008】

図１は、本実施形態にかかるウェハ上に配置されたメモリチップのレイアウトの一例を説明する平面図である。被検体である不揮発性メモリは、メモリセルアレイ１０と周辺回路２０とから構成されている。不揮発性メモリは、メモリチップ２００としてウェハ１００に形成される。以下の説明では、ウェハ１００表面と平行な平面と平行な一方向をＸ方向とする。また、ウェハ１００表面と平行かつＸ方向と直交する方向をＹ方向とする。また、ウェハ１００表面と直交する方向をＺ方向とする。図１に示すように、ウェハ１００には、複数のメモリチップ２００が、Ｘ方向およびＹ方向に行列状に配列される。ウェハ１００上に、ＣＶＤ技術などにより各種の膜を堆積させたり、イオン注入技術により各種膜に不純物を注入したり、リソグラフィ技術及びエッチング技術により堆積された膜をパターニングしたりする様々な工程を繰り返し、複数のメモリチップ２００のそれぞれに不揮発性メモリが形成される。

【0009】

リソグラフィ技術は、主に、フォトレジスト（感光性）を塗布するコーティング、パターンが形成されたレチクルにＵＶ光を通過させてレジスト膜にパターンを転写する露光、露光された部分またはされていない部分を現像液によって除去しレジストパターンを形成する現像、の３つの工程により、ウェハの最表面に微細なレジストパターンを形成する。一般的に、レチクル１０１には、複数のメモリチップ２００のパターンが形成されている。そして、露光工程では、すべてのメモリチップ２００に対してレジストパターンが形成されるように、レチクル１０１またはウェハ１００を移動させることで露光箇所を移動させながら、複数回の露光が行われる。図１は、１枚のレチクル１０１に１０個のメモリチップ２００のパターンが形成されており、ウェハ１００に対して６回の露光を行う例を示している。なお、１枚のレチクルに含まれるチップのパターンの数は１０個に限られず、例えば、それ以上のパターンが含まれていてもよい。また、1枚のウェハに対して行われる露光の回数は６回に限られず、例えば、それ以上の露光が行われてもよい。

【0010】

メモリセルアレイ１０は、複数のブロックを備える。図２は３次元構造のＮＡＮＤメモリセルアレイのブロックの構成例を示す図である。図２はメモリセルアレイ１０を構成する複数のブロックのうちの１つのブロックＢＬＫを示している。メモリセルアレイの他のブロックも図２と同様の構成を有する。

【0011】

図示するように、ブロックＢＬＫは、例えば５つのストリングユニット（ＳＵ０～ＳＵ４）を含む。また各々のストリングユニットＳＵは、複数のＮＡＮＤストリングＮＳを含む。ＮＡＮＤストリングＮＳの各々は、ここでは８個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ７）と、選択ゲートトランジスタＳＴ１，ＳＴ２とを含む。なお、ＮＡＮＤストリングＮＳに含まれるメモリセルトランジスタＭＴの個数は、ここでは８個であるが、８個に限られず、例えば、３２個、４８個、６４個、９６個等でもよい。選択ゲートトランジスタＳＴ１，ＳＴ２は、電気回路上は１つのトランジスタとして示しているが、構造上はメモリセルトランジスタと同じでもよい。また、例えばカットオフ特性を高めるために、選択ゲートトランジスタＳＴ１，ＳＴ２として、それぞれ複数の選択ゲートトランジスタを用いてもよい。さらに、メモリセルトランジスタＭＴと選択ゲートトランジスタＳＴ１，ＳＴ２との間には、ダミーセルトランジスタが設けられていてもよい。

【0012】

メモリセルトランジスタＭＴは、選択ゲートトランジスタＳＴ１，ＳＴ２間において、直列接続されるようにして配置されている。一端側のメモリセルトランジスタＭＴ７が、選択ゲートトランジスタＳＴ１に接続され、他端側のメモリセルトランジスタＭＴ０が、選択ゲートトランジスタＳＴ２に接続されている。

【0013】

ストリングユニットＳＵ０～ＳＵ４の各々の選択ゲートトランジスタＳＴ１のゲートは、それぞれ選択ゲート線ＳＧＤ０～ＳＧＤ４（以下、これらを区別する必要がない場合には選択ゲート線ＳＧＤという）に接続される。他方で、選択ゲートトランジスタＳＴ２のゲートは、同一のブロックＢＬＫ内にある複数のストリングユニットＳＵ間で同一の選択ゲート線ＳＧＳに共通接続される。また、同一のブロックＢＬＫ内にあるメモリセルトランジスタＭＴ０～ＭＴ７のゲートは、それぞれワード線ＷＬ０～ＷＬ７に共通接続される。すなわち、ワード線ＷＬ０～ＷＬ７及び選択ゲート線ＳＧＳは、同一ブロックＢＬＫ内の複数のストリングユニットＳＵ０～ＳＵ４間で共通に接続されているのに対し、選択ゲート線ＳＧＤは、同一ブロックＢＬＫ内であってもストリングユニットＳＵ０～ＳＵ４毎に独立している。

【0014】

ＮＡＮＤストリングＮＳを構成するメモリセルトランジスタＭＴ０～ＭＴ７のゲートには、それぞれワード線ＷＬ０～ＷＬ７が接続されている。ブロックＢＬＫ内において同一行にあるメモリセルトランジスタＭＴｉのゲートは、同一のワード線ＷＬｉに接続される。

【0015】

各ＮＡＮＤストリングＮＳは、対応するビット線に接続されている。従って、各メモリセルトランジスタＭＴは、ＮＡＮＤストリングＮＳに含まれる選択ゲートトランジスタＳＴ１，ＳＴ２や他のメモリセルトランジスタＭＴを介して、ビット線に接続されている。

【0016】

図３は、図１のメモリチップに形成されたメモリセルアレイの一例を説明する平面図である。図３には、メモリセルアレイ１０の一部領域を拡大して示している。メモリセルアレイ１０に含まれる各ブロックＢＬＫは、Ｘ方向を長手方向としＹ方向に所定の幅を有する帯状領域として形成される。各ブロックＢＬＫの間にはスリットＳＴ（図３の一点鎖線で示す部分）が形成されている。スリットＳＴには絶縁材料が充填されており、隣り合うブロックＢＬＫ間を電気的に分離する。各ブロックＢＬＫは、複数のストリングユニットＳＵを含む。ストリングユニットＳＵは、ブロックＢＬＫをＹ方向において分割した帯状領域として形成される。各ストリングユニットＳＵの間にはスリットＳＨＥ（図３の点線で示す部分）が形成されている。スリットＳＨＥには絶縁材料が充填されており、隣り合うストリングユニットＳＵ間の選択ゲート線ＳＧＤを電気的に分離する。各々のストリングユニットＳＵは、複数のＮＡＮＤストリングを含む。各ＮＡＮＤストリングＮＳは、Ｚ方向に延伸する円柱状のメモリホールＭＨに形成される。

【0017】

図４は、図３のメモリセルアレイの一部領域を拡大した図である。図４には、１つのブロックＢＬＫの一部領域を拡大して示している。各ブロックＢＬＫは、隣のブロックから、スリットＳＴを介して隔てられている。スリットＳＴの中にはソース線への接続配線として機能する配線ＬＩが形成されていてもよい。図４の丸印はＮＡＮＤストリングを構成するメモリホールＭＨを示している。１ストリングユニットＳＵにはＮＡＮＤストリングＮＳを構成するメモリホールＭＨが複数配置される。１ストリングユニット中のＮＡＮＤストリング数（メモリホール数）は極めて多く（図４では２８個のみ示してある）、チップサイズを縮小するために、メモリホールＭＨは千鳥配列に配置される。各ストリングユニットＳＵを区画するスリットＳＨＥの形成領域には、メモリホールＭＨを形成する必要はない。しかしながら、製造上の理由から、メモリホールＭＨは配置位置が均一化された状態で形成される場合がある。この場合、図４に示すように、スリットＳＨＥは、メモリホールＭＨの一部と重複するように形成される。

【0018】

図５は、メモリセルアレイの詳細な構造の一例を説明する平面図および断面図である。図５は紙面左側にブロックＢＬＫの一部の平面形状を示しており、Ａ－Ａ線で切断した断面形状を紙面右側に示している。絶縁層３５１は、図５に示す１ブロックＢＬＫを他のブロックＢＬＫと分離する。詳しくは、図５の右側の断面図に示すように、絶縁層３５１は、選択ゲート線ＳＧＤ上に形成された層間絶縁膜３３７の上面からソース線３３０まで延設されて、選択ゲート線ＳＧＤ、複数のワード線ＷＬ、選択ゲート線ＳＧＳをブロックＢＬＫ間で分離する。絶縁層３５１は、絶縁材料が充填されたスリットＳＴとして機能する。絶縁層３５１の中には、層間絶縁膜３３７の上面からソース線３３０まで延設された配線３４０が形成されている。配線３４０は、ソース線３３０への接続配線である配線ＬＩとして機能する。図５の例は、１ブロックＢＬＫ内に、絶縁層３５２によって分離された５つの選択ゲート線ＳＧＤ０～ＳＧＤ４をそれぞれ含む５つのストリングユニットＳＵ０～ＳＵ４が構成された例を示している。絶縁層３５２は、図５の右側の例では、選択ゲート線ＳＧＤ上に形成された層間絶縁膜３３７の上面から、複数の選択ゲート線ＳＧＤの最下層と複数のワード線ＷＬの最上層との間のまで延設されて、各選択ゲート線ＳＧＤ０～ＳＧＤ４を相互に分離する。すなわち、絶縁層３５２は、絶縁材料が充填されたスリットＳＨＥである。なお、図５ではメモリホールＭＨの上面よりも層間絶縁膜３３７の上面のほうが上方に位置するように層間絶縁膜３３７が形成されている場合を一例として示しているが、メモリホールＭＨの上面と層間絶縁膜３３７の上面が同じ高さになるように層間絶縁膜３３７を形成してもよい。

【0019】

１ストリングユニット内の各メモリホールＭＨは、それぞれコンタクトプラグ３３９によってビット線ＢＬ０，ＢＬ１，…（以下、これらを区別する必要がない場合にはビット線ＢＬという）に接続される。なお、図５の左側では図面の見やすさを考慮して、一部のビット線ＢＬ及び一部のコンタクトプラグ３３９のみを示してある。

【0020】

図５に示すように、各ビット線ＢＬ０，ＢＬ１，…は、それぞれコンタクトプラグ３３９を介してストリング毎に１つのメモリホールＭＨに接続される。なお、各ビット線ＢＬを各ストリングの１つのメモリホールＭＨに接続するために、コンタクトプラグ３３９の位置は、ビット線ＢＬの延伸方向に直交する方向にずらしてある。

【0021】

ソース線３３０上には、複数のＮＡＮＤストリングＮＳが形成されている。すなわち、ソース線３３０上には、選択ゲート線ＳＧＳ、複数のワード線ＷＬ、および複数の選択ゲート線ＳＧＤが絶縁膜を介して積層されている。そして、これらの選択ゲート線ＳＧＤ、ワード線ＷＬ及び選択ゲート線ＳＧＳを貫通してソース線３３０に達するメモリホールＭＨが形成されている。メモリホールＭＨの側面には、ブロック絶縁膜、電荷蓄積膜（電荷保持領域）、およびゲート絶縁膜からなるＯＮＯ膜３３６が形成され、更にメモリホールＭＨ内に導電体柱３３５が埋め込まれている。導電体柱３３５は、例えばポリシリコンからなり、ＮＡＮＤストリングＮＳに含まれるメモリセルトランジスタＭＴ並びに選択ゲートトランジスタＳＴ１及びＳＴ２の動作時にチャネルが形成される領域として機能する。すなわち、選択ゲート線ＳＧＤと導電体柱３３５とＯＮＯ膜３３６がそれぞれ選択ゲートトランジスタＳＴ１として機能し、ワード線ＷＬと導電体柱３３５とＯＮＯ膜３３６がそれぞれメモリセルトランジスタＭＴとして機能し、選択ゲート線ＳＧＳと導電体柱３３５とＯＮＯ膜３３６が選択ゲートトランジスタＳＴ２として機能する。

【0022】

なお、図５では、メモリホールＭＨは、同一径の円柱形状であるものとして示したが、実際にはソース線３３０に向かって細径となるテーパ形状を有する。また、製造工程によっては、メモリホールＭＨ及び導電体柱は、テーパ形状の途中で拡径して再びソース線３３０に向かって細径となる複数段のテーパ形状を有することもある。

【0023】

図６は、計測対象となる被検体の構造の一例を説明する断面図である。実施形態の計測装置では、例えば、図５に示す構造のメモリセルアレイ１０において、層間絶縁膜３３７にスリットＳＴ、ＳＨＥが形成された段階（絶縁材料が充填される前の状態）のウェハ１００を被検体とする。すなわち、図６に示す構造の被検体において、ストリングユニットＳＵ間を分離するスリットＳＨＥとメモリホールＭＨとのオーバーレイを計測する。
（１－２．計測装置の構成）
図７は、実施形態にかかる計測装置の構成例を説明するブロック図である。実施形態の計測装置は、瞳面強度分布像計測装置２と、情報処理装置３とを備える。なお、計測されたオーバーレイに関する情報や、計測中に取得したデータ等を表示させる表示装置４を更に備えてもよい。

【0024】

瞳面強度分布像計測装置２は、被検体（ここでは、ウェハ１００）に照明光を照射し、反射光（回折光）を２つの検出部に同時に伝達する。それぞれの検出部までの反射光の伝達経路を異なる構成にすることで、２種類の瞳面強度分布像を取得することができる。一つ目は、ウェハ１００表面に形成されたパターンの立体形状（凹凸形状）に応じて強度分布が変化する瞳面強度分布像である。二つ目は、ウェハ１００の表面に形成されたパターンの平面形状（ＸＹ平面におけるパターンの形状）に応じて強度分布が変化する瞳面強度分布像である。以下、立体形状を反映した瞳面強度分布像を第１強度分布像、平面形状を反映した瞳面強度分布像を第２強度分布像とよぶ。

【0025】

瞳面強度分布像計測装置２は、ウェハ１００に照明光を伝達する機構として、光源２１と、照明光学系２２と、プリズム２３と、対物光学系２４とを備える。また、瞳面強度分布像計測装置２は、ウェハ１００からの反射光（回折光）を伝達して瞳面強度分布像を検出する機構として、ビームスプリッタ２５と、第１検出光学系２６と、第１撮像部２７と、第２検出光学系２８と、第２撮像部２９と、検出部３０とを備える。さらに、瞳面強度分布像計測装置２は、ウェハ１００を載置して計測位置を調整する機構として、検体ステージ５１と、ステージ駆動部５２とを備える。

【0026】

光源２１より放射された照明光（多波長光）は、照明光学系２２を経てプリズム２３により反射された後、対物光学系２４を介して検体ステージ５１上に配置されたウェハ１００に導かれる。照明光学系２２は絞りを備えており、絞りにもうけられた開口部の形状を変化させることが可能な構造となっている。そのため、開口部の大きさ・形状を変化させると、ウェハ１００の表面に照射される照明の範囲（以下、計測スポットと示す）の大きさ・形状を変化させることができる。なお、図７において、照明光の光軸を模式的に点線で示しており、反射光の光軸を模式的に一点鎖線で示している。なお、照明光として特定の波長を用いることにより、ウェハ１００に形成された膜の材料の特性に応じ、様々な構造を計測することも可能であるが、本明細書においてはオーバーレイ以外の計測については特に言及しない。

【0027】

ウェハ１００の計測スポットに照射された照明光は、このウェハ１００で反射され、再び対物光学系２４を介してプリズム２３を透過し、ビームスプリッタ２５に入射する。ビームスプリッタ２５によりＺ方向上方に分岐された光は、第１検出光学系２６を介して第１撮像部２７に計測スポットの瞳面強度分布像（第１強度分布像）を結像させる。一方、ビームスプリッタ２５によりＸ方向に分岐された光は、第２検出光学系２８を介して第２撮像部２９に計測スポットの瞳面強度分布像（第２強度分布像）を結像させる。

【0028】

例えば、照明光学系２２に偏光子が設けられ、第１検出光学系２６と第２検出光学系２８のそれぞれ検光子が設けられている場合、偏光子の透過軸方向と第１検出光学系２６の検光子の透過軸方向とが平行なパラレルニコル条件を満たし、かつ、偏光子の透過軸方向と第２検出光学系２８の検光子の透過軸方向とが互いに直交するクロスニコル条件を満たすように設定される。

【0029】

第１撮像部２７に結像された第１強度分布像と、第２撮像部２９に結像された第２強度分布像は、検出部３０に出力される。検出部３０は、第１強度分布像における各画素の輝度分布に基づき、計測スポットに形成されたパターンの立体形状（凹凸形状）を推定する。また、検出部３０は、第２強度分布像から非対称性信号を抽出し、該信号を用いて計測スポットに形成されたパターンのオーバーレイを推定する。すなわち、第２強度分布像を用いてパターンのオーバーレイを計測することができる。なお、検出部３０は、第１強度分布像、第２強度分布像、これらから推定されたパターンの形状などのデータを、情報処理装置３に出力可能に構成されている。

【0030】

検体ステージ５１は、ステージ駆動部５２によって、Ｘ方向、及び、Ｙ方向に移動可能に構成されている。また、ＸＹ平面においてＺ軸と平行な軸のまわりに回転可能に構成されている。ウェハ１００を載置した状態で検体ステージ５１を移動させることにより、ウェハ１００における計測スポットの位置を移動させることができる。

【0031】

情報処理装置３は、例えばコンピュータであり、中央演算処理装置（ＣＰＵ）３１と、ＲＡＭ３２と、オーバーレイ解析部３３とを備えている。情報処理装置３は、瞳面強度分布像計測装置２から入力されるデータに基づき、ウェハ１００に設定された評価ターゲットにおける、指定されたパターン間のオーバーレイを算出する。例えば、ウェハ１００上の特定のメモリチップ２００におけるメモリセルアレイ１０の特定のブロックＢＬＫが評価ターゲットとして設定されると、情報処理装置３は、当該ブロックＢＬＫに形成されたメモリホールＭＨとスリットＳＨＥとのオーバーレイを算出する。

【0032】

ＣＰＵ３１は、図示しないメモリに記憶されたプログラムに従って動作し、情報処理装置３の各部を制御する。ＲＡＭ３２は、瞳面強度分布像計測装置２から入力されるデータを格納したり、オーバーレイ解析部３３での検出結果を格納したりする。

【0033】

オーバーレイ解析部３３は、瞳面強度分布像計測装置２から入力されるデータに基づき、評価ターゲット内における指定されたパターン間のオーバーレイを算出する。なお、オーバーレイ解析部３３における動作を予めプログラムとして図示しないメモリに格納しておき、ＣＰＵ３１において実行することにより、ソフトウェア的にオーバーレイの算出を行ってもよい。また、情報処理装置３は、瞳面強度分布像計測装置２の一部として一体的に構成され、指定されたパターン間のオーバーレイの算出だけでなく、検体ステージ５１の位置調整制御など、瞳面強度分布像計測装置２の制御を行う機能等を有していてもよい。
（２．方法）
次に、実施形態における計測方法について説明する。まず、計測方法の概要について説明する。オーバーレイの計測においては、計測対象となるパターンのみが計測スポットに存在するように、計測スポットの位置決めをすることが望ましい。なぜなら、計測スポットに計測対象外のパターンが存在すると、瞳面強度分布像が当該パターンの影響を受けてしまい、オーバーレイが正確に計測できない可能性があるからである。より具体的には、例えば、メモリホールＭＨとスリットＳＨＥとのオーバーレイが計測対象である場合、計測スポットにスリットＳＴが存在する場合、オーバーレイが正確に計測できない可能性がある。従って、計測スポット内に計測対象外のパターン（例えばスリットＳＴ）が含まれない状態における瞳面強度分布像を取得する必要がある。そこで、計測スポットの位置を移動させながら瞳面強度分布像を取得し、正確なオーバーレイ計測に適した計測スポット位置を特定する。そして、特定した位置において計測スポットに形成されたパターンの平面形状を推定し、対象パターン間のオーバーレイを算出する。

【0034】

図８は、計測スポットの設定に用いる各種寸法の一例を説明する平面図である。ここでは、上述してきた一例を用い、特定ブロックＢＬＫに形成されたメモリホールＭＨとスリットＳＨＥとのオーバーレイを計測する場合について説明する。計測スポット５０は、スポットの形状、Ｘ方向の長さＳＸおよびＹ方向の長さＳＹによって設定される。図８では、計測スポット５０の形状が円状である例を示している。この場合、Ｘ方向の長さＳＸおよびＹ方向の長さＳＹは計測スポット５０の径となり一致する。なお、計測スポット５０の形状は円状に限定されない。

【0035】

計測スポット５０のスポットサイズ（Ｘ方向の長さＳＸおよびＹ方向の長さＳＹ）の最小値および最大値は、例えば、光源２１、照明光学系２２、プリズム２３、対物光学系２４の構成および配置などによって決まる。

【0036】

図９は、計測スポットの形状の一例を説明する概略図である。計測スポット５０の形状は、図９（ａ）に示すような円状であってもよいし、図９（ｂ）に示すような楕円形状や図９（ｃ）に示すような矩形状であってもよい。楕円形状や矩形状の場合、Ｘ方向が長い形状でもよいし、Ｙ方向が長い形状でもよい。計測対象となるパターンを含み、かつ、計測対象外のパターンが含まれないような大きさ・形状であれば、任意の形状を選択することができる。

【0037】

評価ターゲットであるブロックＢＬＫは、Ｘ方向を長手方向とする帯状の領域である。スリットＳＴは、ブロックＢＬＫのＹ方向上下おいて、ブロックＢＬＫの長手方向の辺と接して配置される。このとき、ブロックＢＬＫのＹ方向の長さ（幅）をスリットスペースＳＴＳ、スリットＳＴのＹ方向の長さ（幅）をスリット幅ＳＴＷとする。また、隣接して配置される２つのスリットＳＴにおいて対応する箇所（例えばそれぞれの端部）のＹ方向の距離（幅）をスリットピッチＳＴＰとする。スリット幅ＳＴＷはスリットピッチＳＴＰと比べて十分に小さい。

【0038】

スリットＳＴはブロックＢＬＫのＹ方向上下に配置されているため、計測スポット５０の位置がＸ方向にずれても、スリットＳＴが計測スポット５０に含まれることはない。一方、Ｙ方向においては、計測スポット５０の設定位置がＹ方向にずれると、計測スポット５０にスリットＳＴが含まれてしまう可能性がある。そこで、計測スポット５０をＹ方向（図８において黒塗りの太い矢印で示す方向）に移動させながら、複数の瞳面強度分布像を取得し、正確なオーバーレイ計測に適した計測スポット位置を特定する必要がある。このときの、計測スポット５０の取得間隔（連続して設定される２つの計測スポット５０におけるＹ方向の距離）をスポットピッチＳＰとする。

【0039】

図１０は、本実施形態にかかる計測方法の一例を説明するフローチャートである。図９に示す手順を実行することで、計測対象のパターンに近接して計測対象外のパターンが存在する場合にも、ロバストかつ精度よくオーバーレイを計測することができる。

【0040】

まず、計測スポット５０のスポットサイズ（Ｘ方向の長さおよびＹ方向の長さ）と、スポットピッチＳＰとを設定する（Ｓ１）。Ｓ１は、例えば、図１１に示す手順で行われる。図１１は、図１０に示すＳ１の詳細な手順の一例を説明するフローチャートである。まず、評価ターゲットであるブロックＢＬＫが含まれるメモリセルアレイ１０のＸ方向端部において、計測対象外となる領域を設定する（Ｓ１１）。次に、計測スポット５０のＸ方向の長さＳＸを決定する（Ｓ１２）。後述するように、計測スポット５０のＸ方向の長さＳＸが長いほど、単位時間あたりに取得できる信号の量を増やすことができる。このため、例えば、Ｘ方向において計測スポット５０がＳ１１で設定した計測対象外の領域にかからないように、計測スポット５０のＸ方向の長さＳＸを設定する。続いて、半導体記憶装置を構成する各部位のレイアウトデータであるＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｉｓｉｇｎ）データを取得する（Ｓ１３）。Ｓ１３では、スリットピッチＳＴＰ、スリットスペースＳＴＳ、スリット幅ＳＴＷのうち少なくとも２種類のデータを取得する。

【0041】

次に、計測スポット５０のＹ方向の長さＳＹを設定する（Ｓ１４）。計測スポット５０のＹ方向の長さＳＹがスリットスペースＳＴＳよりも大きい場合、計測スポット内に計測対象外のパターン（例えばスリットＳＴ）が含まれない状態における瞳面強度分布像を取得することができない。従って、計測スポット５０のＹ方向の長さＳＹは、スリットスペースＳＴＳよりも小さな値を設定される。より好ましくは、計測スポット５０のＹ方向の長さＳＹは、最小値に設定される。

【0042】

続いて、スポットピッチＳＰと計測数Ｎを決定する（Ｓ１５）。スポットピッチＳＰと計測数Ｎとは、「ＳＰ×Ｎ＞ＳＹ＋ＳＴＷ」および「ＳＹ＋（ＳＰ×Ｎ）＜ＳＴＳ＋ＳＴＷ＋ＳＴＳ」を満たすように設定される。違う言い方をすると、スポットピッチＳＰと計測数Ｎとは、「２×ＳＴＳ＋ＳＴＷ＞ＳＰ×Ｎ＞ＳＴＷ＋ＳＹ」を満たすように設定される。計測数Ｎは、自然数である。計測数Ｎは、１つの評価ターゲットついて、計測スポット内に計測対象外のパターン（例えばスリットＳＴ）が含まれない状態における瞳面強度分布像を取得するために必要となる計測の数である。計測数Ｎは自然数であり、小さいほど好ましい。

【0043】

図１４に示す例では、スリットスペースＳＴＳが１２であり、スリット幅ＳＴＷが１であり、スポットサイズＳＹが７である。図１４における各寸法は規格化されている。この場合、計測数Ｎを３としたとき、スポットピッチＳＰが１、２、３または６の場合であれば上記の式を満たさないが、４または５であれば上記の式を満たす。従って、例えば、スポットピッチＳＰを４または５とした場合、３回の計測を行うことで、計測スポット内に計測対象外のパターン（例えばスリットＳＴ）が含まれない状態における瞳面強度分布像を少なくとも１つ取得することができる。

【0044】

また、図１５に示す例では、スリットスペースＳＴＳが１３であり、スリット幅ＳＴＷが２であり、スポットサイズＳＹが１０である。図１５における各寸法は規格化されている。この場合、計測数Ｎを５としたとき、スポットピッチＳＰが１、２または４の場合であれば上記の式を満たさないが、３であれば上記の式を満たす。従って、例えば、スポットピッチＳＰを３とした場合、５回の計測を行うことで、計測スポット内に計測対象外のパターン（例えばスリットＳＴ）が含まれない状態における瞳面強度分布像を少なくとも１つ取得することができる。

【0045】

このようにスポットピッチＳＰおよび計測数Ｎを設定すると、Ｙ方向における計測スポット５０の最初の設定位置がどこであっても、スポットピッチＳＰの間隔で計測スポット５０を計測数Ｎだけ移動させれば、このうちのいずれか１回はスリットＳＴが含まれない計測スポット５０となる。以上の一連の手順により、スポットピッチＳＰと計測数Ｎが設定され、計測に必要な諸条件の設定が完了する。

【0046】

なお、上記の一例の手順において、Ｓ１２はＳ１５のあとに実行してもよい。実施形態の方法によれば、１つの評価ターゲットのオーバーレイを計測するために、計測スポット５０を移動させながらＳ１５で設定した回数だけ瞳面強度分布像を取得する必要がある。したがって、１つの評価ターゲットに対し瞳面強度分布像を１つだけ取得する場合に比べ、トータルの計測時間が長くなってしまう可能性がある。例えば、Ｘ方向の長さＳＸを長くすることで計測スポット５０をＸ方向に長軸を有する楕円形状にし、計測スポット５０の面積を拡大すると、単位時間あたりに取得できる信号の量を増やすことができる。すなわち、１つの評価ターゲットに対する瞳面強度分布像の取得時間を短縮させても、Ｘ方向の長さＳＸを長くし計測スポット５０の面積を大きくすることで、ＳＮ比を低下させず、かつ、スループットの低下を抑制することができる。

【0047】

図１０の手順に戻り、Ｓ１における各種設定が終了すると、設定された条件を用いて計測が行われる（Ｓ２）。Ｓ２は、例えば、図１２に示す手順で行われる。図１２は、図１０に示すＳ２の詳細な手順の一例を説明するフローチャートである。まず、被検体であるウェハ１００を検体ステージ５１に載置し（Ｓ２１）、アライメントを調整する（Ｓ２２）。Ｓ２２におけるアライメントの調整は、検体ステージ５１の位置をＸ方向およびＹ方向に移動させて、最初の計測スポット５０に照明光が照射されるように調整することと、検体ステージ５１のＸ方向とウェハ１００のＸ方向、及び、検体ステージ５１のＹ方向とウェハ１００のＹ方向とが一致するように、検体ステージ５１をＺ軸と平行な軸のまわりに回転させて調整することとが含まれる。また、照明光学系２２に設けられた開口部の大きさ・形状を変更し、Ｓ１で設定された計測スポット５０の大きさ・形状と照明光の照射範囲が一致するように調整する。例えば、図８に示すブロックＢＬＫを評価ターゲットとする場合、最初の計測スポットとして計測スポット５０＿１の位置にアライメント調整する。

【0048】

続いて、ウェハ１００をＹ方向に移動させながら、Ｓ１で設定されたスポットピッチＳＰごとに瞳面強度分布像を取得する（Ｓ２３）。Ｓ２３では、ひとつの計測スポット５０について、第１強度分布像と第２強度分布像の２つの瞳面強度分布像を取得する。例えば、図８に示す一例では、計測スポット５０＿１、計測スポット５０＿２、計測スポット５０＿３の順に、瞳面強度分布像を取得する。瞳面強度分布像の取得が完了したら、第１強度分布像の強度分布波形を生成する（Ｓ２４）。図１３は、第１強度分布像に基づく重回帰信号強度の変化の一例を説明する図である。具体的には、Ｓ２３で取得した第１強度分布像から、計測スポット内のスリットＳＴパターンの密度にリニアリティがある回帰式を用いて、計測スポットのＹ方向位置に対する重回帰信号強度の変化を求める。すなわち、重回帰信号強度が高く算出された計測スポットにはスリットＳＴパターンが含まれており、重回帰信号強度が低く算出された計測スポットにはスリットＳＴパターンが含まれていないといえる。

【0049】

図１３に示すグラフにおいて、例えば、図８に示す計測スポット５０＿１における第１強度分布像から算出した重回帰信号強度はＤ１にプロットされ、同図の計測スポット５０＿２における第１強度分布像から算出した重回帰信号強度はＤ２にプロットされ、同図の計測スポット５０＿３における第１強度分布像から算出した重回帰信号強度はＤ３にプロットされる。

【0050】

このようにして得られた強度分布波形に基づき、評価対象の計測スポット５０を選択する（Ｓ２５）。すなわち、強度分布波形において、重回帰信号強度が低く算出された計測スポット５０＿１を選択することで、複数の計測スポット５０からスリットＳＴが含まれていない計測スポット５０＿１を抽出する。最後に、Ｓ２５で選択された計測スポットの第２強度分布像から抽出された非対称性信号に基づき、計測スポット５０＿１に形成されたメモリホールＭＨとスリットＳＨＥのオーバーレイを計測する（Ｓ２６）。以上のようにして、オーバーレイの計測を完了する
なお、図１０に示すように、Ｓ２で計測されたオーバーレイの結果をプロセスにフィードバックする（Ｓ３）。これにより、半導体記憶装置の歩留まりや品質の向上を図ることができる。たとえば、半導体記憶装置の製造工程の途中、図５に示す構造の段階でメモリホールＭＨとスリットＳＨＥのオーバーレイ計測が行われた場合、同一ロットの上層の製造工程、例えば、コンタクトプラグ３３９を形成するためのリソグラフィ工程において、メモリホールＭＨとスリットＳＨＥの合わせずれを考慮してレチクルの位置を調整する。これにより、コンタクトプラグ３３９とメモリホールＭＨとの位置ずれを減少させることができる。また例えば、別のロットの半導体記憶装置を製造する際に、スリットＳＨＥを形成するためのリソグラフィ工程において、既に計測されたメモリホールＭＨとスリットＳＨＥの合わせずれを考慮してレチクルの位置を調整する。これにより、当該ロットのメモリホールＭＨとスリットＳＨＥとの位置ずれを減少させることができる。

【0051】

以上のように、本実施形態によれば、計測スポットの位置を移動させながら瞳面強度分布像を取得し、ウェハ１００表面に形成されたパターンの立体形状（凹凸形状）に応じて強度分布が変化する瞳面強度分布像である第１強度分布像を用いて正確なオーバーレイ計測に適した計測スポット位置を選択する。そして、選択された計測スポットにおいて、第２強度分布像を用いてパターンの平面形状を推定し、対象パターン間のオーバーレイを算出する。これにより、オーバーレイの計測結果に影響を及ぼす可能性のある計測対象外のパターン（例えば、スリットＳＴ）が、計測対象パターン（例えば、メモリホールＭＨとスリットＳＨＥ）の近傍に存在する場合にも、その影響を排除することができる。すなわち、ロバストかつ精度よくオーバーレイを計測することができる計測装置、及び、計測方法を提供することができる。

【0052】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、一例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0053】

２…瞳面強度分布像計測装置
３…情報処理装置
４…表示装置
２１…光源
２２…照明光学系
２３…プリズム
２４…対物光学系
２５…ビームスプリッタ
２６…第１検出光学系
２７…第１撮像部
２８…第２検出光学系
２９…第２撮像部
３０…検出部
３１…中央演算処理装置（ＣＰＵ）
３２…ＲＡＭ
３３…オーバーレイ解析部
５０…計測スポット
５１…検体ステージ
５２…ステージ駆動部
１００…ウェハ
ＭＨ…メモリホール
ＳＨＥ…スリット
ＳＴ…スリット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】