知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098510
(43)【公開日】2024-07-24
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20240717BHJP
H01L 21/3205 20060101ALI20240717BHJP
H01L 21/66 20060101ALI20240717BHJP
H04N 25/70 20230101ALI20240717BHJP
【ＦＩ】
H01L27/146 D
H01L27/146 F
H01L21/88 J
H01L21/66 E
H04N5/369
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2021054562
(22)【出願日】2021-03-29
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100140958
【弁理士】
【氏名又は名称】伊藤 学
(74)【代理人】
【識別番号】100137888
【弁理士】
【氏名又は名称】大山 夏子
(74)【代理人】
【識別番号】100154036
【弁理士】
【氏名又は名称】久保 貴弘
(72)【発明者】
【氏名】竹内 啓太
(72)【発明者】
【氏名】山本 悟司
【テーマコード（参考）】
4M106
4M118
5C024
5F033
【Ｆターム（参考）】
4M106AD10
4M106AD23
4M106DD03
4M106DJ38
4M118AA08
4M118AA09
4M118AB01
4M118BA19
4M118CA02
4M118DD04
4M118DD12
4M118EA11
4M118FA06
4M118FA33
4M118GA02
4M118GC08
4M118GD04
4M118HA02
4M118HA10
4M118HA22
4M118HA24
4M118HA25
4M118HA30
4M118HA31
4M118HA33
5C024CX06
5C024CY44
5C024CY47
5C024EX18
5C024EX43
5C024GX03
5C024GY31
5C024GY39
5F033HH08
5F033HH11
5F033HH19
5F033JJ07
5F033JJ11
5F033JJ13
5F033JJ18
5F033KK08
5F033KK11
5F033KK19
5F033MM30
5F033RR04
5F033RR06
5F033RR08
5F033RR21
5F033RR25
5F033VV00
5F033VV12
5F033XX00
5F033XX17
5F033XX32
(57)【要約】
【課題】プローブテストによる影響を低減することが可能な半導体装置を提供する。
【解決手段】半導体基板を含む積層体と、前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、前記開口の底部に設けられたパッド電極と、前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、を備える、半導体装置。
【選択図】図６
【解決手段】半導体基板を含む積層体と、前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、前記開口の底部に設けられたパッド電極と、前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、を備える、半導体装置。
【選択図】図６
【特許請求の範囲】
【請求項1】
半導体基板を含む積層体と、
前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、
前記開口の底部に設けられたパッド電極と、
前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、
前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、
を備える、半導体装置。
前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、
前記開口の底部に設けられたパッド電極と、
前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、
前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、
を備える、半導体装置。
【請求項2】
前記積層体は、前記第１面側の第１基板と、前記第２面側の第２基板とを積層させることで構成される、請求項１に記載の半導体装置。
【請求項3】
前記第１基板は、第１半導体基板と、前記第１半導体基板に積層された第１多層配線層とを含み、
前記第２基板は、第２半導体基板と、前記第２半導体基板に積層された第２多層配線層とを含み、
前記第１基板及び前記第２基板は、前記第１多層配線層と前記第２多層配線層とを対向させて積層される、請求項２に記載の半導体装置。
前記第２基板は、第２半導体基板と、前記第２半導体基板に積層された第２多層配線層とを含み、
前記第１基板及び前記第２基板は、前記第１多層配線層と前記第２多層配線層とを対向させて積層される、請求項２に記載の半導体装置。
【請求項4】
前記パッド電極は、前記第１多層配線層の内部、又は前記第２多層配線層の内部に設けられる、請求項３に記載の半導体装置。
【請求項5】
前記第１半導体基板は、前記第１面に入射する光を光電変換する光電変換素子を含む、請求項３に記載の半導体装置。
【請求項6】
前記第１多層配線層及び前記第２多層配線層との界面には、前記界面に露出された金属電極同士を接合した電極接合構造が設けられる、請求項３に記載の半導体装置。
【請求項7】
前記積層体の前記第１面には、複数の画素を二次元配列した画素アレイ部が設けられる、請求項１に記載の半導体装置。
【請求項8】
前記パッド電極及び前記貫通電極は、前記画素アレイ部の外周に設けられる、請求項７に記載の半導体装置。
【請求項9】
前記貫通電極は、前記パッド電極に対して前記画素アレイ部が設けられた側と反対側の平面領域に設けられる、請求項８に記載の半導体装置。
【請求項10】
前記積層体の前記第１面側には、透明基板がさらに積層される、請求項１に記載の半導体装置。
【請求項11】
前記積層体と前記透明基板との間には、空隙が形成される、請求項１０に記載の半導体装置。
【請求項12】
前記パッド電極は、前記開口が設けられた平面領域と重畳する平面領域から、前記貫通電極が設けられた平面領域にまで延在して設けられる、請求項１に記載の半導体装置。
【請求項13】
前記パッド電極の前記開口側の表面には、プローブ痕が存在する、請求項１に記載の半導体装置。
【請求項14】
前記貫通電極は、前記第２面に沿って設けられた配線を介して外部接続部と電気的に接続される、請求項１に記載の半導体装置。
【請求項15】
前記開口が設けられた平面領域と前記平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された保護素子をさらに備える、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
近年、電子機器の小型化に伴って、電子機器に搭載される半導体装置の小型化が求められている。
【0003】
例えば、半導体装置をフリップチップ方式にて配線基板と接合することで、ボンディングワイヤを用いずに、より省スペースにて半導体装置を配線基板に実装する技術が提案されている。
【0004】
また、複数の半導体基板を三次元的に積層することで、半導体装置を大幅に小型化する技術が提案されている。このような積層構造の半導体装置では、半導体基板を貫通する貫通電極によって積層方向での電気的な接続が形成される。
【0005】
一方で、下記の特許文献１に記載されるように、半導体装置では、配線基板に実装される前に、半導体装置の良否を判定するプローブテストが行われる。プローブテストでは、半導体装置のパッド電極にプローブを接触させ、半導体装置の動作確認等が行われることで、半導体装置の良否が判定される。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２００９－１５８８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、プローブテストでは、半導体装置のパッド電極にプローブを押し当てるため、プローブの押し当てによって半導体装置の内部に応力を与えてしまう。これにより、プローブからの応力によって、半導体装置の内部構造にクラック等を発生させてしまうことがあった。
【0008】
特に、積層構造の半導体装置では、積層方向の構造が複雑化しているため、プローブからの応力による内部構造への影響が大きくなってしまう。したがって、積層構造の半導体装置では、プローブテストによる半導体装置の信頼性への影響が大きくなってしまう。
【0009】
そこで、本開示では、プローブテストによる影響をより低減することが可能な新規かつ改良された半導体装置を提案する。
【課題を解決するための手段】
【0010】
本開示によれば、半導体基板を含む積層体と、前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、前記開口の底部に設けられたパッド電極と、前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、を備える、半導体装置が提供される。
【0011】
本開示によれば、製造工程中のプローブテスト時にパッド電極に押し当てられたプローブによって積層体に与えられる応力が貫通電極に直接作用しないように、パッド電極を露出させる開口と貫通電極とを配置することができる。
【図面の簡単な説明】
【0012】
【図1】本開示の一実施形態に係る撮像装置の概略を示す縦断面図である。
【図2】第１基板及び第２基板における画素領域と、各種回路との配置を示す模式図である。
【図3】積層体における回路構成例を示す模式図である。
【図4】画素の各々の等価回路を示す回路図である。
【図5】積層体の平面構成の一例を示す平面図である。
【図9A】同実施形態に係る撮像装置の第１の変形例を示す縦断面図である。
【図9B】同実施形態に係る撮像装置の第１の変形例を示す縦断面図である。
【図10】同実施形態に係る撮像装置の第２の変形例を示す縦断面図である。
【図11】同実施形態に係る撮像装置の第２の変形例を示す縦断面図である。
【図12】同実施形態に係る撮像装置の第２の変形例を示す縦断面図である。
【図13】同実施形態に係る撮像装置の第３の変形例を示す縦断面図である。
【図14】同実施形態に係る撮像装置の第１の派生例を示す縦断面図である。
【図15】同実施形態に係る撮像装置の第２の派生例を示す縦断面図である。
【図16】同実施形態に係る撮像装置の第３の派生例を示す縦断面図である。
【図17】同実施形態に係る撮像装置の第４の派生例を示す縦断面図である。
【図18】同実施形態に係る撮像装置の第５の派生例を示す縦断面図である。
【図19】同実施形態に係る撮像装置を含む電子機器の構成例を示すブロック図である。
【図20】車両制御システムの概略的な構成の一例を示すブロック図である。
【図21】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図22】内視鏡手術システムの概略的な構成の一例を示す図である。
【図23】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
【発明を実施するための形態】
【0013】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【0014】
なお、説明は以下の順序で行うものとする。
１．撮像装置
１．１．全体構成
１．２．詳細構成
２．変形例
３．派生例
４．電子機器
５．適用例
１．撮像装置
１．１．全体構成
１．２．詳細構成
２．変形例
３．派生例
４．電子機器
５．適用例
【0015】
＜１．撮像装置＞
（１．１．全体構成）
まず、図１～図４を参照して、本開示の一実施形態に係る撮像装置の全体構成について説明する。以下で説明する本実施形態に係る撮像装置は、本開示における半導体装置の一具体例である。
（１．１．全体構成）
まず、図１～図４を参照して、本開示の一実施形態に係る撮像装置の全体構成について説明する。以下で説明する本実施形態に係る撮像装置は、本開示における半導体装置の一具体例である。
【0016】
図１は、本実施形態に係る撮像装置の概略を示す縦断面図である。図１に示すように、本実施形態に係る撮像装置１は、第１基板１１と第２基板１２とが積層された積層体１３をパッケージ化した半導体パッケージである。撮像装置１は、図中の矢印Ｌで示される方向から入射する光を電気信号へ変換して出力することができる。
【0017】
第２基板１２の下面には、図示しない外部基板（すなわち、撮像装置１が実装される基板）との電気的な接続点となる裏面電極１４が複数設けられる。裏面電極１４は、例えば、錫（Ｓｎ）、銀（Ａｇ）、及び銅（Ｃｕ）などを含むはんだボールであってもよい。
【0018】
第１基板１１の上面には、赤色（Ｒ）、緑色（Ｇ）、又は青色（Ｂ）のカラーフィルタ１５と、オンチップレンズ１６とが設けられる。また、第１基板１１の上面には、オンチップレンズ１６を保護するガラス基板等の透明基板１８が設けられる。さらに、第１基板１１の上面と、透明基板１８との間には、ガラスシール樹脂１７が充填される。
【0019】
このようなカラーフィルタ１５及びオンチップレンズ１６の周囲に空隙（キャビティともいう）が設けられない構造は、キャビティレス構造とも称される。本実施形態に係る撮像装置１は、図１のようにキャビティレス構造にて設けられてもよく、カラーフィルタ１５及びオンチップレンズ１６の周囲に空隙が設けられたキャビティ構造にて設けられてもよい。
【0020】
図２は、第１基板１１及び第２基板１２における画素領域と、各種回路との配置を示す模式図である。
【0021】
図２のＡに示すように、第１基板１１には、光電変換を行う画素が二次元配列された画素領域２１と、各画素の制御を行う制御回路２２とが設けられてもよい。第２基板１２には、各画素から出力された画素信号を処理する信号処理回路などを含むロジック回路２３が設けられてもよい。
【0022】
または、図２のＢに示すように、第１基板１１には、画素領域２１のみが設けられてもよい。第２基板１２には、制御回路２２と、ロジック回路２３とが設けられてもよい。
【0023】
すなわち、ロジック回路２３、又はロジック回路２３及び制御回路２２は、画素領域２１が設けられた第１基板１１と異なる第２基板１２に設けられてもよい。撮像装置１は、図２に示すような第１基板１１と第２基板１２とを積層した積層体１３として構成されることで、画素領域２１、制御回路２２、及びロジック回路２３を１枚の基板に平面的に配置した場合と比較して、サイズをより小さくすることができる。
【0024】
図３は、積層体１３における回路構成例を示す模式図である。図３に示すように、積層体１３は、画素アレイ部３３と、垂直駆動回路３４と、カラム信号処理回路３５と、水平駆動回路３６と、出力回路３７と、制御回路３８と、入出力端子３９とを備える。
【0025】
画素アレイ部３３は、複数の画素３２が二次元アレイ状に配列された領域である。複数の画素３２は、フォトダイオードなどの光電変換素子と、複数の画素トランジスタとを含んでそれぞれ構成される。画素３２の各々における光電変換素子、及び複数の画素トランジスタの回路構成については、図４を参照して後述する。
【0026】
制御回路３８は、入力クロックと、動作モードなどを指示するデータとを受け取り、積層体１３の内部情報などのデータを出力する。具体的には、制御回路３８は、垂直同期信号、水平同期信号、及びマスタクロックに基づいて、垂直駆動回路３４、カラム信号処理回路３５、及び水平駆動回路３６などの動作の基準となるクロック信号及び制御信号を生成する。さらに、制御回路３８は、生成したクロック信号及び制御信号を垂直駆動回路３４、カラム信号処理回路３５、及び水平駆動回路３６等に出力する。
【0027】
垂直駆動回路３４は、例えば、シフトレジスタによって構成される。垂直駆動回路３４は、所定の画素駆動配線４０を選択し、選択された画素駆動配線４０に画素３２を駆動するためのパルスを供給する。これにより、垂直駆動回路３４は、行単位で画素３２を駆動することができる。例えば、垂直駆動回路３４は、画素アレイ部３３の画素３２の各々を行単位で垂直方向に順次選択及び走査する。これにより、垂直駆動回路３４は、画素３２の各々にて生成された画素信号をカラム信号処理回路３５に垂直信号線４１を介して供給することができる。
【0028】
カラム信号処理回路３５は、画素３２の列ごとに配置される。カラム信号処理回路３５は、１行分の画素３２から出力される画素信号に対して画素３２の列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路３５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関２重サンプリング）、及びＡＤ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換等の信号処理を行ってもよい。
【0029】
水平駆動回路３６は、例えば、シフトレジスタによって構成される。水平駆動回路３６は、水平走査パルスを順次出力することによって、カラム信号処理回路３５の各々を順番に選択する。これにより、水平駆動回路３６は、カラム信号処理回路３５の各々から画素信号を水平信号線４２に出力させることができる。
【0030】
出力回路３７は、カラム信号処理回路３５の各々から水平信号線４２を介して順次供給される画素信号を信号処理し、信号処理された画素信号を外部に出力する。出力回路３７は、例えば、バファリングのみを行ってもよく、黒レベル調整、列ばらつき補正、又は各種デジタル信号処理などを行ってもよい。
【0031】
入出力端子３９は、外部との信号の入出力を行う。例えば、入出力端子３９は、動作モードなどを指示するデータを外部から入力されてもよく、撮像装置１の動作モードなどの情報を外部に出力してもよい。
【0032】
上記構成の積層体１３を備える撮像装置１は、ＣＤＳ処理及びＡＤ変換処理を行うカラム信号処理回路３５が画素３２の列ごとに配置された、いわゆるカラムＡＤ方式のＣＭＯＳイメージセンサである。
【0033】
図４は、画素３２の各々の等価回路を示す回路図である。以下の等価回路を有する画素３２によれば、撮像装置１は、電子式のグローバルシャッタ機能を実現することが可能である。
【0034】
図４に示すように、画素３２は、光電変換素子５１と、第１転送トランジスタ５２と、メモリ部（ＭＥＭ）５３と、第２転送トランジスタ５４と、ＦＤ（フローティングディフュージョン）領域５５と、リセットトランジスタ５６と、増幅トランジスタ５７と、選択トランジスタ５８と、排出トランジスタ５９とを有する。
【0035】
光電変換素子５１は、受光量に応じた電荷を生成し、蓄積するフォトダイオードである。光電変換素子５１では、アノード端子が接地されると共に、カソード端子が第１転送トランジスタ５２を介してメモリ部５３に接続される。また、光電変換素子５１のカソード端子は、不要な電荷を排出するために設けられた排出トランジスタ５９とも接続される。
【0036】
第１転送トランジスタ５２は、転送信号ＴＲＸにてオン状態に制御されることで、光電変換素子５１で生成された電荷を読み出し、メモリ部５３に転送する。
【0037】
メモリ部５３は、ＦＤ領域５５に電荷が転送されるまでの間、電荷を一時的に保持する電荷保持部である。
【0038】
第２転送トランジスタ５４は、転送信号ＴＲＧにてオン状態に制御されることで、メモリ部５３に保持されている電荷を読み出し、ＦＤ領域５５に転送する。
【0039】
ＦＤ領域５５は、メモリ部５３から読み出された電荷を画素信号として読み出すために保持する電荷保持部である。
【0040】
リセットトランジスタ５６は、リセット信号ＲＳＴにてオン状態に制御されることで、ＦＤ領域５５に蓄積されている電荷を定電圧源ＶＤＤに排出する。これにより、リセットトランジスタ５６は、ＦＤ領域５５の電位を電荷が蓄積される前の電位にリセットすることができる。
【0041】
増幅トランジスタ５７は、ＦＤ領域５５の電位に応じた画素信号を出力する。具体的には、増幅トランジスタ５７は、定電流源としての負荷ＭＯＳ６０とソースフォロワ回路を構成することで、ＦＤ領域５５に蓄積されている電荷量に応じたレベルの画素信号を出力する。負荷ＭＯＳ６０は、例えば、ＭＯＳトランジスタであり、カラム信号処理回路３５の内部に設けられる。これにより、増幅トランジスタ５７は、選択トランジスタ５８を介してカラム信号処理回路３５に画素信号を出力することができる。
【0042】
選択トランジスタ５８は、選択信号ＳＥＬにより画素３２が選択されたときにオン状態に制御され、垂直信号線４１を介して、画素３２の画素信号をカラム信号処理回路３５に出力する。
【0043】
排出トランジスタ５９は、排出信号ＯＦＧにてオン状態に制御されることで、光電変換素子５１に蓄積されている不要な電荷を定電圧源ＶＤＤに排出する。
【0044】
なお、転送信号ＴＲＸ、転送信号ＴＲＧ、リセット信号ＲＳＴ、排出信号ＯＦＧ、及び選択信号ＳＥＬは、画素駆動配線４０を介して垂直駆動回路３４から供給される。
【0045】
続いて、図４で示す等価回路を有する画素３２の動作について説明する。
【0046】
まず、露光開始前に、Ｈｉｇｈレベルの排出信号ＯＦＧが排出トランジスタ５９に供給されることで、排出トランジスタ５９がオン状態に制御される。これにより、光電変換素子５１に蓄積されている電荷が定電圧源ＶＤＤに排出されるため、全ての画素３２の光電変換素子５１がリセットされる。
【0047】
次に、光電変換素子５１のリセット後、排出トランジスタ５９は、Ｌｏｗレベルの排出信号ＯＦＧによりオフ状態に制御される。その後、画素アレイ部３３の全ての画素３２で露光が開始される。
【0048】
所定の露光時間が経過した後、画素アレイ部３３の全ての画素３２において、転送信号ＴＲＸにて第１転送トランジスタ５２がオン状態に制御されることで、光電変換素子５１に蓄積された電荷がメモリ部５３に転送される。
【0049】
第１転送トランジスタ５２がオフ状態に制御された後、画素３２の各々のメモリ部５３に保持されている電荷が行単位にカラム信号処理回路３５に順次読み出される。
【0050】
具体的には、読み出し行の画素３２の第２転送トランジスタ５４が転送信号ＴＲＧにてオン状態に制御されることで、読み出し行の画素３２のメモリ部５３に保持されている電荷がＦＤ領域５５に転送される。その後、選択信号ＳＥＬにて選択トランジスタ５８がオン状態に制御されることで、ＦＤ領域５５に蓄積された電荷量に応じたレベルの画素信号が増幅トランジスタ５７から選択トランジスタ５８を介してカラム信号処理回路３５に出力される。
【0051】
以上の動作によれば、撮像装置１は、画素アレイ部３３の全ての画素３２で露光時間を同一とし、露光終了後にメモリ部５３で一時的に保持された電荷をメモリ部５３から行単位で順次読み出すことが可能である。これにより、撮像装置１は、グローバルシャッタ方式での動作（撮像）が可能である。
【0052】
なお、画素３２の回路構成は、図４に示す回路構成に限定されない。例えば、画素３２の回路構成は、メモリ部５３を有さない、いわゆるローリングシャッタ方式による動作を行う回路構成であってもよい。
【0053】
また、画素３２は、画素トランジスタの一部を複数の画素３２で共有する共有画素として設けられてもよい。例えば、画素３２は、第１転送トランジスタ５２、メモリ部５３、及び第２転送トランジスタ５４を画素３２の各々が有し、ＦＤ領域５５、リセットトランジスタ５６、増幅トランジスタ５７、及び選択トランジスタ５８を複数の画素３２（例えば、４つの画素３２など）で共有する共有画素として設けられてもよい。
【0054】
【0055】
図５に示すように、本実施形態に係る撮像装置１の積層体１３には、貫通電極８５及びパッド電極６２が対となって複数設けられる。
【0056】
貫通電極８５は、積層体１３の裏面側に画素信号等を取り出すために設けられる。撮像装置１は、積層体１３の裏面に設けられた裏面電極１４から外部に画素信号が出力される。そのため、貫通電極８５が設けられることで、撮像装置１は、積層体１３の内部の各種回路で信号処理された画素信号を積層体１３の裏面側に取り出し、裏面電極１４から外部に出力することができる。
【0057】
パッド電極６２は、撮像装置１の製造工程中に、積層体１３に設けられた各種回路が正常に動作するか否か（すなわち、積層体１３が良品か否か）を判定するプローブテストを行うために設けられる。プローブテストは、積層体１３の表面に露出されたパッド電極６２に針状のプローブを押し当てて動作確認等を行うことで、積層体１３に設けられた各種回路が正常に動作するか否かを検査するテストである。パッド電極６２が設けられることで、撮像装置１は、製造工程の途中で積層体１３の良不良を判定することができるため、製造時の損失を低減することができる。なお、パッド電極６２は、製造された撮像装置１で誤作動又はノイズ等が発生することを防止するために、プローブテストの後に、積層体１３の表面に露出されないように埋め込まれる。
【0058】
本実施形態に係る撮像装置１では、貫通電極８５及びパッド電極６２は、画素アレイ部３３の外周領域に設けられる。例えば、貫通電極８５は、パッド電極６２に対して、画素アレイ部３３が設けられた側と反対側（すなわち、画素アレイ部３３よりも外側の領域）に設けられてもよい。また、貫通電極８５は、プローブテストに用いるプローブが接触可能なパッド電極６２の平面領域と平面視で異なる平面領域に設けられる。これによれば、撮像装置１は、プローブテスト時のプローブ押し当てによる応力の影響を低減することができる。
【0059】
続いて、図６を参照して、貫通電極８５及びパッド電極６２の構成に注目して、撮像装置１の詳細構成についてより具体的に説明する。図６は、図５の注目領域ＭＡを拡大して示した縦断面図である。注目領域ＭＡは、例えば、貫通電極８５、パッド電極６２、及び画素アレイ部３３の一部を含む領域である。
【0060】
図６に示すように、撮像装置１は、第１基板１１と、第２基板１２とを積層した積層体１３にて構成される。
【0061】
第１基板１１は、シリコン（Ｓｉ）等で構成された第１半導体基板１０１と、第１半導体基板１０１の第２基板１２側（図６に正対して下側）に積層された第１多層配線層１０２とで構成される。第１多層配線層１０２には、図２で示した画素領域２１の画素回路などが設けられる。
【0062】
第１多層配線層１０２は、導電性材料で設けられた複数の配線層１０３と、配線層１０３の各々の間に絶縁性材料で設けられた層間絶縁膜１０４とで構成される。配線層１０３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、又はタングステン（Ｗ）などの導電性材料で設けられてもよい。層間絶縁膜１０４は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、又は酸窒化シリコン（ＳｉＯＮ）などの絶縁性材料で設けられてもよい。複数の配線層１０３、及び層間絶縁膜１０４は、すべての層が同一の材料で構成されてもよく、層ごとに２以上の材料を使い分けて構成されてもよい。
【0063】
第１半導体基板１０１には、画素３２ごとにフォトダイオードなどの光電変換素子５１（図示せず）が設けられる。また、第１半導体基板１０１及び第１多層配線層１０２には、光電変換素子５１にて光電変換された電荷を転送する第１転送トランジスタ５２、第２転送トランジスタ５４、及びメモリ部（ＭＥＭ）５３などが設けられる。
【0064】
第２基板１２は、シリコン（Ｓｉ）等で構成された第２半導体基板８１と、第２半導体基板８１の第１基板１１側（図６に正対して上側）に積層された第２多層配線層８２とで構成される。第２多層配線層８２には、図２で示した制御回路２２及びロジック回路２３などが設けられる。
【0065】
第２多層配線層８２は、導電性材料で設けられた複数の配線層８３と、配線層８３の各々の間に絶縁性材料で設けられた層間絶縁膜８４とで構成される。配線層８３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、又はタングステン（Ｗ）などの導電性材料で設けられてもよい。層間絶縁膜８４は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、又は酸窒化シリコン（ＳｉＯＮ）などの絶縁性材料で設けられてもよい。複数の配線層８３、及び層間絶縁膜８４は、すべての層が同一の材料で構成されてもよく、層ごとに２以上の材料を使い分けて構成されてもよい。
【0066】
図６で示す例では、第１基板１１の第１多層配線層１０２は、４層の配線層１０３を含んで構成され、第２基板１２の第２多層配線層８２は、５層の配線層８３を含んで構成される。しかしながら、配線層１０３，８３は、上記の層数に限定されず、任意の層数で設けられてもよい。また、第１多層配線層１０２の配線層１０３が含まれない領域、及び第２多層配線層８２の配線層８３が含まれない領域には、ダミー配線が設けられてもよい。
【0067】
第１基板１１と第２基板１２とは、第１多層配線層１０２と第２多層配線層８２とを互いに対向させることで積層される。また、第１多層配線層１０２及び第２多層配線層８２との界面には、電極接合構造１０５が設けられる。電極接合構造１０５は、第１多層配線層１０２の第２基板１２と対向する表面に露出された金属電極と、第２多層配線層８２の第１基板１１と対向する表面に露出された金属電極とを熱処理によって接合することで形成される。電極接合構造１０５は、第１多層配線層１０２に含まれる配線層１０３と、第２多層配線層８２に含まれる配線層８３とをより短い距離で効率的に接続することが可能である。
【0068】
ここで、画素アレイ部３３の外周領域の第１半導体基板１０１には、第２基板１２側と反対側の第１面Ｓ１に開口６１が設けられる。開口６１は、埋込層６３にて埋め込まれており、開口６１の底部には、パッド電極６２が設けられる。
【0069】
例えば、開口６１は、第１半導体基板１０１の第１面Ｓ１側から平坦化膜１０８、第１半導体基板１０１、及び第１多層配線層１０２を貫通して第２多層配線層８２まで設けられ、底部にて第２基板１２の第２多層配線層８２に設けられたパッド電極６２を露出させる。開口６１は、後述するように、第１半導体基板１０１の第１面Ｓ１から平面視した際に、貫通電極８５が設けられた平面領域とは異なる平面領域に設けられる。
【0070】
パッド電極６２は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の導電性材料にて開口６１の底部に設けられる。例えば、パッド電極６２は、第２基板１２の第２多層配線層８２の内部に設けられてもよい。
【0071】
開口６１は、撮像装置１の製造工程にてプローブテストを行うために設けられる。図７を参照して、撮像装置１のプローブテストについて説明する。図７は、図６に示す断面構造において、プローブテストの際の状態を示す縦断面図である。
【0072】
図７に示すように、例えば、プローブテスト時に、開口６１は、第２基板１２の第２多層配線層８２に設けられたパッド電極６２を露出させる。これにより、プローブ１２０は、開口６１を介してパッド電極６２に接触し、パッド電極６２に電圧等を印加することで、第１基板１１及び第２基板１２に設けられた各種回路の動作確認等を行うことができる。なお、プローブテストでは、針状のプローブ１２０をパッド電極６２に押し当てるため、パッド電極６２にはプローブによる圧痕が形成される。
【0073】
プローブテストの後、開口６１は、誤作動又はノイズの発生を防止するために、埋込層６３にて埋め込まれる。埋込層６３は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、又は酸窒化シリコン（ＳｉＯＮ）等の絶縁性の無機材料で構成されてもよく、シロキサン等の絶縁性の有機材料により構成されてもよい。
【0074】
埋込層６３は、第１半導体基板１０１の第２基板１２側と反対側の第１面Ｓ１上に延在して設けられてもよい。埋込層６３は、画素アレイ部３３の外周領域の第１面Ｓ１上に延在して設けられることで、第１基板１１と透明基板１８との間に、カラーフィルタ１５及びオンチップレンズ１６を包摂する空隙１９（すなわちキャビティ）を形成することができる。
【0075】
具体的には、第１面Ｓ１には、絶縁性材料で構成された平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が設けられる。さらに、第１半導体基板１０１の第１面Ｓ１には、埋込層６３を介して、ガラス基板等の透明基板１８が設けられる。埋込層６３は、画素アレイ部３３の外周領域に設けられるため、画素アレイ部３３の第１半導体基板１０１と、透明基板１８との間に空隙１９（いわゆるキャビティ）を形成することができる。すなわち、図６に示す撮像装置１は、カラーフィルタ１５及びオンチップレンズ１６の周囲に空隙１９が設けられたキャビティ構造にて構成される。
【0076】
なお、図８に示すように、埋込層６３は、開口６１の内部のみに設けられてもよい。図８は、図６に示す断面構造の他の例を示す縦断面図である。図８に示す断面構造では、埋込層６３は、開口６１の内部に設けられる。埋込層６３及び平坦化膜１０８を含む第１半導体基板１０１の第１面Ｓ１上には、画素アレイ部３３の外周領域にシール樹脂１７Ａが設けられる。透明基板１８は、シール樹脂１７Ａを介して第１半導体基板１０１の第１面Ｓ１に設けられることで、第１基板１１と透明基板１８との間に、カラーフィルタ１５及びオンチップレンズ１６を包摂する空隙１９を形成することができる。このような場合、埋込層６３は、黒色樹脂などの遮光性を有する樹脂で構成されてもよい。また、シール樹脂１７Ａは、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、又は酸窒化シリコン（ＳｉＯＮ）等の透明な無機材料で構成されてもよく、シロキサン等の透明な有機材料で構成されてもよい。
【0077】
また、開口６１が設けられた平面領域と第１面Ｓ１からの平面視で重畳する平面領域には、パッド電極６２と電気的に接続する配線層８３Ａが設けられる。具体的には、開口６１の第２基板１２側（図６に正対して下側）には、パッド電極６２と電気的に接続する配線層８３Ａが設けられる。これによれば、撮像装置１は、プローブテストに用いる開口６１が設けられた平面領域と重畳する平面領域にも配線層８３Ａを設けることで、積層体１３における体積利用効率を向上させることができる。したがって、撮像装置１は、サイズをより小さくすることが可能である。
【0078】
さらに、開口６１が設けられた平面領域と第１面Ｓ１からの平面視で重畳する平面領域には、パッド電極６２と電気的に接続する保護素子（図示せず）が設けられてもよい。具体的には、第２多層配線層８２は、パッド電極６２と電気的に接続する配線層８３Ａが設けられた配線使用領域７１と、パッド電極６２と電気的に接続する保護素子が設けられた保護素子領域７２とを含んでもよい。
【0079】
配線使用領域７１は、複数の配線層８３Ａと、配線層８３Ａの各々の間に設けられた層間絶縁膜８４とを含む領域であり、第２多層配線層８２の第１多層配線層１０２側の領域として設けられる。保護素子領域７２は、ダイオードなどの保護素子が設けられた領域であり、第２多層配線層８２の第２半導体基板８１側の領域として設けられる。保護素子は、配線層８３Ａを介してパッド電極６２と電気的に接続されることで、パッド電極６２から入力され得るサージ（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）から積層体１３の内部に設けられた各種回路を保護することができる。
【0080】
一方、画素アレイ部３３の外周領域の第２半導体基板８１には、第１基板１１側と反対側の第２面Ｓ２に貫通電極８５が設けられる。
【0081】
貫通電極８５は、例えば、第２半導体基板８１を貫通する貫通孔８８の内壁に絶縁層８６を介して、再配線層８７及びフィリング層８９を埋め込むことで構成される。貫通電極８５は、第２多層配線層８２に設けられた配線層６５と電気的に接続することで、撮像装置１の内部の各種回路にて信号処理された画素信号を第２半導体基板８１の第２面Ｓ２側に取り出すことができる。
【0082】
具体的には、貫通孔８８は、第２面Ｓ２側から第２半導体基板８１を貫通して設けられ、底部にて配線層６５を露出させる。絶縁層８６は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、又は酸窒化シリコン（ＳｉＯＮ）などで構成され、貫通孔８８の側面、及び第２半導体基板８１の第２面Ｓ２に一様に設けられる。再配線層８７は、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、及び金（Ａｕ）などを順次積層することで構成され、貫通孔８８の形状に沿って、配線層６５及び絶縁層８６の上に設けられる。再配線層８７は、貫通電極８５から第２半導体基板８１の第２面Ｓ２上の絶縁層８６の上まで延在しており、第２面Ｓ２上で裏面電極１４と接続される。フィリング層８９は、エポキシ系樹脂、ノボラック系樹脂、又はアクリル系樹脂などを主成分とするソルダーレジスト又はソルダーマスクで構成され、貫通孔８８を埋め込むように設けられる。
【0083】
貫通電極８５は、第１半導体基板１０１の第１面Ｓ１からの平面視で、開口６１が設けられた平面領域とは異なる平面領域に設けられる。これによれば、貫通電極８５は、開口６１を介してパッド電極６２にプローブ１２０が押し当てられた際に、プローブ１２０からの応力が直接加わらないようにすることができる。したがって、貫通電極８５は、プローブ１２０からの応力によってフィリング層８９等にクラック等が発生することを抑制することができる。
【0084】
貫通孔８８は、第２半導体基板８１を貫通して設けられるため、貫通孔８８付近の構成は、第２半導体基板８１の面内方向に垂直な方向からの応力に弱くなる。すなわち、貫通電極８５は、プローブテスト時の応力などの積層体１３の積層方向からの応力に弱くなる。そのため、本実施形態に係る撮像装置１は、パッド電極６２を露出させる開口６１とは異なる平面領域に貫通電極８５を設けることで、プローブテスト時の応力によって貫通電極８５にクラックが発生することを効率的に抑制することができる。
【0085】
以上の構成によれば、本実施形態に係る撮像装置１では、第１基板１１の配線層１０３と、第２基板１２の配線層８３とが第１多層配線層１０２と第２多層配線層８２との界面に設けられた電極接合構造１０５にて電気的に接続される。また、撮像装置１では、第２基板１２の配線層８３と、第２面Ｓ２に設けられた裏面電極１４とが貫通電極８５にて電気的に接続される。これによれば、撮像装置１は、平面面積をより小さくすることができるため、より小型化した半導体パッケージを構成することが可能である。
【0086】
また、本実施形態に係る撮像装置１では、製造工程中のプローブテスト時にパッド電極６２を露出させる開口６１と、貫通電極８５とが第１半導体基板１０１の第１面Ｓ１からの平面視で異なる平面領域に設けられる。これによれば、撮像装置１は、プローブテスト時にプローブ１２０から積層体１３に加えられる応力が積層体１３に与える影響をより低減することが可能である。
【0087】
【0088】
（第１の変形例）
図９Ａ及び図９Ｂは、第１の変形例に係る撮像装置１Ａの構成を示す縦断面図である。図９Ａは、図６と同様に、第１の変形例に係る撮像装置１Ａの注目領域ＭＡの縦断面図である。図９Ｂは、図６と同様に、第１の変形例に係る撮像装置１Ａの注目領域ＭＡの縦断面図である。
図９Ａ及び図９Ｂは、第１の変形例に係る撮像装置１Ａの構成を示す縦断面図である。図９Ａは、図６と同様に、第１の変形例に係る撮像装置１Ａの注目領域ＭＡの縦断面図である。図９Ｂは、図６と同様に、第１の変形例に係る撮像装置１Ａの注目領域ＭＡの縦断面図である。
【0089】
【0090】
図９Ａに示すように、積層体１３（すなわち、第１半導体基板１０１）の第１面Ｓ１には、絶縁性材料で構成された平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が設けられる。また、カラーフィルタ１５及びオンチップレンズ１６は、開口６１を埋め込みつつ積層体１３の第１面Ｓ１の全面に延在して設けられた埋込層６３にて埋め込まれる。すなわち、第１の変形例に係る撮像装置１Ａは、カラーフィルタ１５及びオンチップレンズ１６の周囲に空隙（キャビティともいう）が設けられない、いわゆるキャビティレス構造を有する。このような場合、埋込層６３は、画素アレイ部３３にて入射光を遮らないようにガラスシール樹脂などの透明樹脂で構成され得る。
【0091】
なお、画素アレイ部３３以外の領域に設けられた埋込層６３の上には、補強部材６７が設けられてもよい。補強部材６７は、画素アレイ部３３に対応する領域が開口された額縁形状の平面形状の部材である。具体的には、補強部材６７は、積層体１３と同程度のサイズの平面形状を有し、画素アレイ部３３の外周領域を覆う額縁形状の部材であってもよい。補強部材６７は、例えば、シリコン（Ｓｉ）、ガラス、プラスチック、又はカーボンなどの積層体１３を補強可能な剛直な部材で構成され得る。
【0092】
また、図９Ｂに示すように、積層体１３の第１面Ｓ１には、埋込層６３及びガラスシール樹脂１７が設けられてもよい。埋込層６３は、開口６１を埋め込みつつ画素アレイ部３３以外の第１面Ｓ１上に延在して設けられる。ガラスシール樹脂１７は、画素アレイ部３３の第１面Ｓ１上にカラーフィルタ１５及びオンチップレンズ１６を埋め込むように設けられる。このような場合、埋込層６３は、画素アレイ部３３の第１面Ｓ１上に設けられないため、黒色樹脂等の有色樹脂で構成されてもよい。
【0093】
これによれば、第１の変形例に係る撮像装置１Ａは、キャビティレス構造により、積層体１３の積層方向のサイズをより小さくすることができる。したがって、撮像装置１Ａは、より小型化した半導体パッケージを構成することが可能である。
【0094】
なお、図６にて示したキャビティ構造の撮像装置１において、空隙１９をガラスシール樹脂１７で埋め込むことでキャビティレス構造とすることも可能である。このような構造について図９Ｃを参照して説明する。図９Ｃは、キャビティレス構造の撮像装置１の注目領域ＭＡの縦断面図である。
【0095】
図９Ｃに示すように、キャビティレス構造の撮像装置１では、画素アレイ部３３の第１面Ｓ１上に、カラーフィルタ１５及びオンチップレンズ１６を埋め込むようにガラスシール樹脂１７が設けられる。さらに、埋込層６３及びガラスシール樹脂１７の上に透明基板１８が貼り合わせられることで、撮像装置１は、カラーフィルタ１５及びオンチップレンズ１６の周囲に空隙１９が存在しないキャビティレス構造として構成される。本開示に係る技術は、積層体１３の第１面Ｓ１側の構造については特に限定されないため、キャビティ構造又はキャビティレス構造のいずれに対しても適用することが可能である。
【0096】
（第２の変形例）
図１０～図１２は、第２の変形例に係る撮像装置１Ｂの構成をそれぞれ示す縦断面図である。図１０～図１２は、第２の変形例に係る撮像装置１Ｂの注目領域ＭＡから画素アレイ部３３を省略した縦断面図である。
図１０～図１２は、第２の変形例に係る撮像装置１Ｂの構成をそれぞれ示す縦断面図である。図１０～図１２は、第２の変形例に係る撮像装置１Ｂの注目領域ＭＡから画素アレイ部３３を省略した縦断面図である。
【0097】
【0098】
図１０に示すように、パッド電極６２は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の導電性材料にて第１基板１１の第１多層配線層１０２の内部に設けられてもよい。このような場合、開口６１は、第１半導体基板１０１の第１面Ｓ１側から平坦化膜１０８、及び第１半導体基板１０１を貫通して第１多層配線層１０２まで設けられることで、底部にて第１基板１１の第１多層配線層１０２に設けられたパッド電極６２を露出させることができる。
【0099】
また、図１１に示すように、パッド電極６２は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の導電性材料にて第１多層配線層１０２の第１半導体基板１０１側の表面に設けられてもよい。なお、パッド電極６２と第１半導体基板１０１とは、図示しない絶縁膜にて電気的に絶縁される。このような場合、開口６１は、第１半導体基板１０１の第１面Ｓ１側から平坦化膜１０８、及び第１半導体基板１０１を貫通して設けられることで、底部にて第１多層配線層１０２の表面に設けられたパッド電極６２を露出させることができる。
【0100】
さらに、図１２に示すように、パッド電極６２は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の導電性材料にて第１半導体基板１０１の第１面Ｓ１上に設けられてもよい。なお、パッド電極６２と第１半導体基板１０１とは、図示しない絶縁膜にて電気的に絶縁される。このような場合、開口６１は、平坦化膜１０８を貫通して設けられることで、底部にて第１半導体基板１０１の第１面Ｓ１に設けられたパッド電極６２を露出させることができる。
【0101】
これによれば、第２の変形例に係る撮像装置１Ｂは、パッド電極６２が積層体１３のいずれの領域に設けられる場合でも、開口６１にてパッド電極６２を露出させることで、プローブテストを行うことが可能である。第２の変形例に係る撮像装置１Ｂでは、パッド電極６２が積層体１３の第１面Ｓ１側に近い領域に設けられるほど、プローブテスト時にプローブ１２０を押し当てた際の応力が貫通電極８５に与える影響をより低減することが可能である。
【0102】
【0103】
図１３に示すように、第３の変形例に係る撮像装置１Ｃは、パッド電極６２が設けられる平面領域のバリエーションを示す変形例である。
【0104】
具体的には、パッド電極６２は、開口６１の底部から貫通電極８５が設けられた平面領域まで延在して設けられてもよい。パッド電極６２は、貫通電極８５が設けられた平面領域と異なる平面領域に少なくとも設けられていれば、任意の平面領域に設けられてもよい。ただし、パッド電極６２は、プローブテスト時には、貫通電極８５が設けられた平面領域と異なる平面領域が開口６１にて露出される。例えば、パッド電極６２は、開口６１が設けられた平面領域と、貫通電極８５が設けられた平面領域との双方に亘って設けられてもよい。
【0105】
これによれば、第３の変形例に係る撮像装置１Ｃは、開口６１が設けられる平面領域をフレキシブルに変更することが可能である。これは、開口６１が設けられる位置によっては、開口６１を埋め込む埋込層６３の第１面Ｓ１上の側面にて反射された入射光が画素アレイ部３３の意図しない画素３２に入射し、撮像画像にフレアを発生させてしまうためである。そのため、撮像装置１Ｃは、パッド電極６２をより広い平面領域に設けることで、フレアの発生が抑制される位置に埋込層６３の側面が形成されるように、開口６１の位置をフレキシブルに変更することができる。
【0106】
＜３．派生例＞
続いて、図１４～図１８を参照して、本実施形態に係る撮像装置１の派生例について説明する。本実施形態に係る撮像装置１は、図１３に示した構造の一部を変更することで、他の効果を奏する構造に派生させることが可能である。
続いて、図１４～図１８を参照して、本実施形態に係る撮像装置１の派生例について説明する。本実施形態に係る撮像装置１は、図１３に示した構造の一部を変更することで、他の効果を奏する構造に派生させることが可能である。
【0107】
（第１の派生例）
図１４は、第１の派生例に係る撮像装置２を示す縦断面図である。図１４に示すように、第１の派生例に係る撮像装置２では、パッド電極６２は、貫通電極８５が設けられた平面領域と異なる平面領域、及び貫通電極８５が設けられた平面領域の双方に延在して設けられ、開口６１は、貫通電極８５が設けられた平面領域と重畳する平面領域に設けられる。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
図１４は、第１の派生例に係る撮像装置２を示す縦断面図である。図１４に示すように、第１の派生例に係る撮像装置２では、パッド電極６２は、貫通電極８５が設けられた平面領域と異なる平面領域、及び貫通電極８５が設けられた平面領域の双方に延在して設けられ、開口６１は、貫通電極８５が設けられた平面領域と重畳する平面領域に設けられる。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
【0108】
このような場合、撮像装置２は、画素アレイ部３３からより離れた位置に開口６１を設けることができるため、積層体１３の第１面Ｓ１上に設けられた埋込層６３の側面を画素アレイ部３３からより離れた位置に設けることができる。これによれば、第１の派生例に係る撮像装置２は、積層体１３の第１面Ｓ１上に設けられた埋込層６３の側面にて反射した入射光が意図しない画素３２に入射することを抑制することができるため、撮像画像にフレアが発生することを抑制することができる。
【0109】
（第２の派生例）
図１５は、第２の派生例に係る撮像装置３を示す縦断面図である。図１５に示すように、第２の派生例に係る撮像装置３では、パッド電極６２は、貫通電極８５が設けられた平面領域のみに延在して設けられ、開口６１は、貫通電極８５が設けられた平面領域と重畳する平面領域に設けられる。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
図１５は、第２の派生例に係る撮像装置３を示す縦断面図である。図１５に示すように、第２の派生例に係る撮像装置３では、パッド電極６２は、貫通電極８５が設けられた平面領域のみに延在して設けられ、開口６１は、貫通電極８５が設けられた平面領域と重畳する平面領域に設けられる。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
【0110】
このような場合、撮像装置３は、画素アレイ部３３からより離れた位置に開口６１を設けることができるため、積層体１３の第１面Ｓ１上に設けられた埋込層６３の側面を画素アレイ部３３からより離れた位置に設けることができる。これによれば、第２の派生例に係る撮像装置３は、積層体１３の第１面Ｓ１上に設けられた埋込層６３の側面にて反射した入射光が意図しない画素３２に入射することを抑制することができるため、撮像画像にフレアが発生することを抑制することができる。
【0111】
また、撮像装置３は、第１の派生例に係る撮像装置２に対して、パッド電極６２が設けられる平面領域を縮小することができる。したがって、第２の派生例に係る撮像装置３は、パッド電極６２に起因する寄生容量を低減することができるため、信号ノイズ及び信号遅れを低減することができる。
【0112】
（第３の派生例）
図１６は、第３の派生例に係る撮像装置４を示す縦断面図である。図１６に示すように、第３の派生例に係る撮像装置４では、パッド電極６２は、貫通電極８５が設けられた平面領域のみに延在して設けられ、開口６１は、貫通電極８５が設けられた平面領域と重畳する平面領域に設けられる。また、パッド電極６２及び配線層６５は、貫通電極８５が設けられた平面領域と重畳する平面領域のみに設けられる。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
図１６は、第３の派生例に係る撮像装置４を示す縦断面図である。図１６に示すように、第３の派生例に係る撮像装置４では、パッド電極６２は、貫通電極８５が設けられた平面領域のみに延在して設けられ、開口６１は、貫通電極８５が設けられた平面領域と重畳する平面領域に設けられる。また、パッド電極６２及び配線層６５は、貫通電極８５が設けられた平面領域と重畳する平面領域のみに設けられる。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
【0113】
このような場合、撮像装置４は、画素アレイ部３３からより離れた位置に開口６１を設けることができるため、積層体１３の第１面Ｓ１上に設けられた埋込層６３の側面を画素アレイ部３３からより離れた位置に設けることができる。これによれば、第３の派生例に係る撮像装置４は、積層体１３の第１面Ｓ１上に設けられた埋込層６３の側面にて反射した入射光が意図しない画素３２に入射することを抑制することができるため、撮像画像にフレアが発生することを抑制することができる。
【0114】
また、第３の派生例に係る撮像装置４は、第１の派生例に係る撮像装置２、及び第２の派生例に係る撮像装置３に対して、パッド電極６２が設けられる平面領域を縮小することができる。したがって、第３の派生例に係る撮像装置４は、パッド電極６２に起因する寄生容量を低減することができるため、信号ノイズ及び信号遅れを低減することができる。
【0115】
さらに、第３の派生例に係る撮像装置４は、第１の派生例に係る撮像装置２、及び第２の派生例に係る撮像装置３に対して、貫通電極８５と電気的に接続する配線層６５が設けられる平面領域を縮小することができる。したがって、第３の派生例に係る撮像装置４は、第２多層配線層８２に含まれる配線層８３が使用可能な平面領域をより拡大することができるため、配線層８３のレイアウトをより柔軟に設定することが可能である。
【0116】
（第４の派生例）
図１７は、第４の派生例に係る撮像装置５を示す縦断面図である。図１７に示すように、第４の派生例に係る撮像装置５では、貫通電極８５に替えて、パッド電極６２に接続されたボンディングワイヤ１２１によって、積層体１３の内部の各種回路で信号処理された画素信号が外部に出力される。
図１７は、第４の派生例に係る撮像装置５を示す縦断面図である。図１７に示すように、第４の派生例に係る撮像装置５では、貫通電極８５に替えて、パッド電極６２に接続されたボンディングワイヤ１２１によって、積層体１３の内部の各種回路で信号処理された画素信号が外部に出力される。
【0117】
具体的には、パッド電極６２は、図１３に示す撮像装置１Ｃにて貫通電極８５が設けられていた平面領域（すなわち、図１７では配線層６５が設けられた平面領域）、及び貫通電極８５が設けられた平面領域と異なる平面領域の双方に延在して設けられる。開口６１は、パッド電極６２が設けられた平面領域に対応する平面領域に設けられ、パッド電極６２の全域を露出させる。パッド電極６２は、ボンディングワイヤ１２１が接続される接続領域１３１と、プローブテスト時にプローブ１２０が押し当てられるテスト領域１３２とを含む。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
【0118】
第４の派生例に係る撮像装置５は、貫通電極８５に替えてボンディングワイヤ１２１を用いて、図示しない外部基板に実装されることが可能である。また、第４の派生例に係る撮像装置５では、パッド電極６２は、ボンディングワイヤ１２１が接続される接続領域１３１と、プローブテスト時にプローブ１２０が押し当てられるテスト領域１３２とを分けることが可能である。これによれば、第４の派生例に係る撮像装置５は、プローブテスト時のプローブ１２０の圧痕によってボンディングワイヤ１２１の接続の信頼性が低下することを防止することができる。
【0119】
（第５の派生例）
図１８は、第５の派生例に係る撮像装置６を示す縦断面図である。図１８に示すように、第５の派生例に係る撮像装置６では、貫通電極８５に替えて、パッド電極６２に接続されたボンディングワイヤ１２１によって、積層体１３の内部の各種回路で信号処理された画素信号が外部に出力される。また、第５の派生例に係る撮像装置６では、第４の派生例に係る撮像装置５に対して、パッド電極６２及び開口６１が設けられる平面領域が縮小される。
図１８は、第５の派生例に係る撮像装置６を示す縦断面図である。図１８に示すように、第５の派生例に係る撮像装置６では、貫通電極８５に替えて、パッド電極６２に接続されたボンディングワイヤ１２１によって、積層体１３の内部の各種回路で信号処理された画素信号が外部に出力される。また、第５の派生例に係る撮像装置６では、第４の派生例に係る撮像装置５に対して、パッド電極６２及び開口６１が設けられる平面領域が縮小される。
【0120】
具体的には、パッド電極６２は、図１３に示す撮像装置１Ｃにて貫通電極８５が設けられていた平面領域（すなわち、図１７では配線層６５が設けられた平面領域）、及び貫通電極８５が設けられた平面領域と異なる平面領域の双方に延在して設けられる。開口６１は、パッド電極６２が設けられた平面領域に対応する平面領域に設けられ、パッド電極６２の全域を露出させる。ただし、パッド電極６２は、プローブテスト時にプローブ１２０が押し当てられた領域と同じ領域にボンディングワイヤ１２１が接続される。なお、その他の構成については、図１３に示した撮像装置１Ｃの構成と実質的に同様であるため、ここでの説明は省略する。
【0121】
第５の派生例に係る撮像装置６は、貫通電極８５を用いずにボンディングワイヤ１２１を用いて、図示しない外部基板に実装されることが可能である。また、第５の派生例に係る撮像装置６では、第４の派生例に係る撮像装置５に対して、パッド電極６２が設けられる平面領域を縮小することができる。したがって、第５の派生例に係る撮像装置６は、パッド電極６２に起因する寄生容量を低減することができるため、信号ノイズ及び信号遅れを低減することができる。
【0122】
以上にて説明した第１～第５の派生例に係る撮像装置は、図１３に示した撮像装置１Ｃに対して、構造及び製造工程の一部を共通化することが可能である。したがって、本実施形態に係る撮像装置１は、より広範な構造の撮像装置に対して応用又は派生が可能である。
【0123】
＜４．電子機器＞
次に、図１９を参照して、本実施形態に係る撮像装置１を含む電子機器の構成について説明する。図１９は、本実施形態に係る撮像装置１を含む電子機器１０００の構成例を示すブロック図である。例えば、電子機器１０００は、デジタルカメラ又はビデオカメラなどの撮像機器、撮像機能を有する携帯端末装置、又は画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般であってもよい。撮像装置１は、ワンチップとして形成された形態で電子機器１０００に搭載されてもよく、撮像部と信号処理部又は光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態で電子機器１０００に搭載されてもよい。
次に、図１９を参照して、本実施形態に係る撮像装置１を含む電子機器の構成について説明する。図１９は、本実施形態に係る撮像装置１を含む電子機器１０００の構成例を示すブロック図である。例えば、電子機器１０００は、デジタルカメラ又はビデオカメラなどの撮像機器、撮像機能を有する携帯端末装置、又は画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般であってもよい。撮像装置１は、ワンチップとして形成された形態で電子機器１０００に搭載されてもよく、撮像部と信号処理部又は光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態で電子機器１０００に搭載されてもよい。
【0124】
図１９に示すように、電子機器１０００は、光学レンズ１００１と、シャッタ装置１００２と、撮像装置１と、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）回路１０１１と、フレームメモリ１０１４と、表示部１０１２と、記憶部１０１５と、操作部１０１３と、電源部１０１６とを備える。ＤＳＰ回路１０１１、フレームメモリ１０１４、表示部１０１２、記憶部１０１５、操作部１０１３、及び電源部１０１６は、バスライン１０１７を介して相互に接続される。
【0125】
光学レンズ１００１は、被写体からの入射光を撮像装置１の撮像面上に結像させる。シャッタ装置１００２は撮像装置１に対する光照射期間及び遮光期間を制御する。
【0126】
撮像装置１は、光学レンズ１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【0127】
ＤＳＰ回路１０１１は、撮像装置１から出力された画素信号に対して、一般的なカメラ信号処理を行う信号処理回路である。ＤＳＰ回路１０１１は、例えば、ホワイトバランス処理、デモザイク処理、又はガンマ補正処理などを行ってもよい。
【0128】
フレームメモリ１０１４は、一時的なデータの記憶部である。フレームメモリ１０１４は、ＤＳＰ回路１０１１での信号処理の過程にてデータの格納に適宜用いられる。
【0129】
表示部１０１２は、例えば、液晶パネル又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等のパネル型表示装置で構成される。表示部１０１２は、撮像装置１で撮像された動画又は静止画を表示することができる。
【0130】
記憶部１０１５は、撮像装置１で撮像された動画又は静止画をハードディスクドライブ、光ディスク、又は半導体メモリ等の記憶媒体に記録する。
【0131】
操作部１０１３は、ユーザの操作に基づいて、電子機器１０００有する様々な機能について操作指令を発する。
【0132】
電源部１０１６は、ＤＳＰ回路１０１１、フレームメモリ１０１４、表示部１０１２、記憶部１０１５、及び操作部１０１３の動作電源である。電源部１０１６は、これらの供給対象に対して電力を適宜供給することができる。
【0133】
＜５．適用例＞
（移動体への適用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、又はロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
（移動体への適用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、又はロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0134】
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0135】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0136】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0137】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0138】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0139】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0140】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0141】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0142】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0143】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0144】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0145】
図２１は、撮像部１２０３１の設置位置の例を示す図である。
【0146】
図２１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【0147】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0148】
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0149】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0150】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0151】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0152】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0153】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の信頼性を向上させることができるため、例えば、車両制御システムにおいて撮像部１２０３１に起因するエラーの発生を低減することができる。
【0154】
（内視鏡手術システムへの適用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
【0155】
図２２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【0156】
図２２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【0157】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【0158】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【0159】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
【0160】
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【0161】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【0162】
光源装置１１２０３は、例えばＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【0163】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【0164】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【0165】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【0166】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【0167】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【0168】
【0169】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【0170】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【0171】
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【0172】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【0173】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【0174】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【0175】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【0176】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
【0177】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【0178】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【0179】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【0180】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【0181】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【0182】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【0183】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【0184】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【0185】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００やカメラヘッド１１１０２の撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２の信頼性を向上させることができるため、例えば、内視鏡手術システムにおいて撮像部１１４０２に起因するエラーの発生を低減することができる。
【0186】
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【0187】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【0188】
例えば、上記実施形態では、半導体装置の一具体例として撮像装置を示したが、本開示に係る技術は上記例示に限定されない。例えば、本開示に係る技術は、ＴｏＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）センサ等の光検出装置、半導体メモリ等の半導体記憶装置、又はＣＭＯＳ回路等の論理演算装置などを含む半導体装置に適用することも可能である。
【0189】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【0190】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
半導体基板を含む積層体と、
前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、
前記開口の底部に設けられたパッド電極と、
前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、
前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、
を備える、半導体装置。
（２）
前記積層体は、前記第１面側の第１基板と、前記第２面側の第２基板とを積層させることで構成される、上記（１）に記載の半導体装置。
（３）
前記第１基板は、第１半導体基板と、前記第１半導体基板に積層された第１多層配線層とを含み、
前記第２基板は、第２半導体基板と、前記第２半導体基板に積層された第２多層配線層とを含み、
前記第１基板及び前記第２基板は、前記第１多層配線層と前記第２多層配線層とを対向させて積層される、上記（２）に記載の半導体装置。
（４）
前記パッド電極は、前記第１多層配線層の内部、又は前記第２多層配線層の内部に設けられる、上記（３）に記載の半導体装置。
（５）
前記第１半導体基板は、前記第１面に入射する光を光電変換する光電変換素子を含む、上記（３）又は（４）に記載の半導体装置。
（６）
前記第１多層配線層及び前記第２多層配線層との界面には、前記界面に露出された金属電極同士を接合した電極接合構造が設けられる、上記（３）～（５）のいずれか一項に記載の半導体装置。
（７）
前記積層体の前記第１面には、複数の画素を二次元配列した画素アレイ部が設けられる、上記（１）～（６）のいずれか一項に記載の半導体装置。
（８）
前記パッド電極及び前記貫通電極は、前記画素アレイ部の外周に設けられる、上記（７）に記載の半導体装置。
（９）
前記貫通電極は、前記パッド電極に対して前記画素アレイ部が設けられた側と反対側の平面領域に設けられる、上記（８）に記載の半導体装置。
（１０）
前記積層体の前記第１面側には、透明基板がさらに積層される、上記（１）～（９）のいずれか一項に記載の半導体装置。
（１１）
前記積層体と前記透明基板との間には、空隙が形成される、上記（１０）に記載の半導体装置。
（１２）
前記パッド電極は、前記開口が設けられた平面領域と重畳する平面領域から、前記貫通電極が設けられた平面領域にまで延在して設けられる、上記（１）～（１１）のいずれか一項に記載の半導体装置。
（１３）
前記パッド電極の前記開口側の表面には、プローブ痕が存在する、上記（１）～（１２）のいずれか一項に記載の半導体装置。
（１４）
前記貫通電極は、前記第２面に沿って設けられた配線を介して外部接続部と電気的に接続される、上記（１）～（１３）のいずれか一項に記載の半導体装置。
（１５）
前記開口が設けられた平面領域と前記平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された保護素子をさらに備える、上記（１）～（１４）のいずれか一項に記載の半導体装置。
（１）
半導体基板を含む積層体と、
前記積層体の第１面から設けられ、絶縁性材料で埋め込まれた開口と、
前記開口の底部に設けられたパッド電極と、
前記開口が設けられた平面領域と前記第１面からの平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された配線層と、
前記開口が設けられた平面領域と前記平面視で異なる平面領域に設けられ、前記積層体の前記第１面と反対側の第２面から設けられた貫通電極と、
を備える、半導体装置。
（２）
前記積層体は、前記第１面側の第１基板と、前記第２面側の第２基板とを積層させることで構成される、上記（１）に記載の半導体装置。
（３）
前記第１基板は、第１半導体基板と、前記第１半導体基板に積層された第１多層配線層とを含み、
前記第２基板は、第２半導体基板と、前記第２半導体基板に積層された第２多層配線層とを含み、
前記第１基板及び前記第２基板は、前記第１多層配線層と前記第２多層配線層とを対向させて積層される、上記（２）に記載の半導体装置。
（４）
前記パッド電極は、前記第１多層配線層の内部、又は前記第２多層配線層の内部に設けられる、上記（３）に記載の半導体装置。
（５）
前記第１半導体基板は、前記第１面に入射する光を光電変換する光電変換素子を含む、上記（３）又は（４）に記載の半導体装置。
（６）
前記第１多層配線層及び前記第２多層配線層との界面には、前記界面に露出された金属電極同士を接合した電極接合構造が設けられる、上記（３）～（５）のいずれか一項に記載の半導体装置。
（７）
前記積層体の前記第１面には、複数の画素を二次元配列した画素アレイ部が設けられる、上記（１）～（６）のいずれか一項に記載の半導体装置。
（８）
前記パッド電極及び前記貫通電極は、前記画素アレイ部の外周に設けられる、上記（７）に記載の半導体装置。
（９）
前記貫通電極は、前記パッド電極に対して前記画素アレイ部が設けられた側と反対側の平面領域に設けられる、上記（８）に記載の半導体装置。
（１０）
前記積層体の前記第１面側には、透明基板がさらに積層される、上記（１）～（９）のいずれか一項に記載の半導体装置。
（１１）
前記積層体と前記透明基板との間には、空隙が形成される、上記（１０）に記載の半導体装置。
（１２）
前記パッド電極は、前記開口が設けられた平面領域と重畳する平面領域から、前記貫通電極が設けられた平面領域にまで延在して設けられる、上記（１）～（１１）のいずれか一項に記載の半導体装置。
（１３）
前記パッド電極の前記開口側の表面には、プローブ痕が存在する、上記（１）～（１２）のいずれか一項に記載の半導体装置。
（１４）
前記貫通電極は、前記第２面に沿って設けられた配線を介して外部接続部と電気的に接続される、上記（１）～（１３）のいずれか一項に記載の半導体装置。
（１５）
前記開口が設けられた平面領域と前記平面視で重畳する平面領域の前記積層体に設けられ、前記パッド電極と電気的に接続された保護素子をさらに備える、上記（１）～（１４）のいずれか一項に記載の半導体装置。
【符号の説明】
【0191】
１、１Ａ，１Ｂ，１Ｃ，２，３，４，５，６ 撮像装置
１１ 第１基板
１２ 第２基板
１３ 積層体
１４ 裏面電極
１５ カラーフィルタ
１６ オンチップレンズ
１７ ガラスシール樹脂
１８ 透明基板
１９ 空隙
２１ 画素領域
２２ 制御回路
２３ ロジック回路
３２ 画素
３３ 画素アレイ部
３４ 垂直駆動回路
３５ カラム信号処理回路
３６ 水平駆動回路
３７ 出力回路
３８ 制御回路
３９ 入出力端子
４０ 画素駆動配線
４１ 垂直信号線
４２ 水平信号線
５１ 光電変換素子
５２ 第１転送トランジスタ
５３ メモリ部
５４ 第２転送トランジスタ
５５ ＦＤ領域
５６ リセットトランジスタ
５７ 増幅トランジスタ
５８ 選択トランジスタ
５９ 排出トランジスタ
６１ 開口
６２ パッド電極
６３ 埋込層
６７ 補強部材
７１ 配線使用領域
７２ 保護素子領域
８１ 第２半導体基板
８２ 第２多層配線層
８５ 貫通電極
８６ 絶縁層
８７ 再配線層
８８ 貫通孔
８９ フィリング層
１０１ 第１半導体基板
１０２ 第１多層配線層
６５，８３，８３Ａ，１０３ 配線層
８４，１０４ 層間絶縁膜
１０５ 電極接合構造
１０８ 平坦化膜
１２０ プローブ
１２１ ボンディングワイヤ
１３１ 接続領域
１３２ テスト領域
１１ 第１基板
１２ 第２基板
１３ 積層体
１４ 裏面電極
１５ カラーフィルタ
１６ オンチップレンズ
１７ ガラスシール樹脂
１８ 透明基板
１９ 空隙
２１ 画素領域
２２ 制御回路
２３ ロジック回路
３２ 画素
３３ 画素アレイ部
３４ 垂直駆動回路
３５ カラム信号処理回路
３６ 水平駆動回路
３７ 出力回路
３８ 制御回路
３９ 入出力端子
４０ 画素駆動配線
４１ 垂直信号線
４２ 水平信号線
５１ 光電変換素子
５２ 第１転送トランジスタ
５３ メモリ部
５４ 第２転送トランジスタ
５５ ＦＤ領域
５６ リセットトランジスタ
５７ 増幅トランジスタ
５８ 選択トランジスタ
５９ 排出トランジスタ
６１ 開口
６２ パッド電極
６３ 埋込層
６７ 補強部材
７１ 配線使用領域
７２ 保護素子領域
８１ 第２半導体基板
８２ 第２多層配線層
８５ 貫通電極
８６ 絶縁層
８７ 再配線層
８８ 貫通孔
８９ フィリング層
１０１ 第１半導体基板
１０２ 第１多層配線層
６５，８３，８３Ａ，１０３ 配線層
８４，１０４ 層間絶縁膜
１０５ 電極接合構造
１０８ 平坦化膜
１２０ プローブ
１２１ ボンディングワイヤ
１３１ 接続領域
１３２ テスト領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】