特開 2024-98758 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024098758

(43)【公開日】2024-07-24

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H02M 3/07 20060101AFI20240717BHJP

   H03M 1/12 20060101ALI20240717BHJP

   H03M 1/08 20060101ALI20240717BHJP

【ＦＩ】

H02M3/07

H03M1/12 A

H03M1/08 A

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023002431

(22)【出願日】2023-01-11

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】上原 弘大

【テーマコード（参考）】

5H730

5J022

【Ｆターム（参考）】

5H730AA15

5H730AS04

5H730BB02

5H730BB57

5H730FG01

5J022AA01

5J022BA02

5J022BA10

5J022CA10

5J022CE01

5J022CF08

5J022CG01

(57)【要約】

【課題】クロック信号のエッジに起因するノイズがＡ／Ｄ変換部の動作に影響を及ぼすことを抑制しつつチャージポンプ回路の回路面積を小さく抑える。
【解決手段】クロック生成回路８は、チャージポンプ回路９のクロック信号として、最も出力ノード側に設けられた最終段のキャパシタ以外のキャパシタである他のキャパシタのうち少なくともいずれか１つに与える第１クロック信号ＣＬＫ１と、少なくとも最後段のキャパシタに与えるものであり且つ第１クロック信号ＣＬＫ１よりも周波数が低い第２クロック信号ＣＬＫ２と、を生成する。ＡＦＥ７は、第２クロック信号ＣＬＫ２が第１レベルから第２レベルへと変化した後であり、且つ、その後に第２クロック信号ＣＬＫ２が第２レベルから第１レベルへと変化する前のタイミングで入力信号をサンプリングするサンプリング動作を終了するようになっている。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力ノード（Ｎｉ）を介して入力される入力電圧を昇圧した昇圧電圧を生成するとともに出力ノード（Ｎｏ）を介して前記昇圧電圧を出力するものであり、前記入力ノードと前記出力ノードとの間に直列に接続された複数のスイッチング素子（Ｄ１～Ｄ６）と、前記スイッチング素子同士が接続された各接続ノード（Ｎ１～Ｎ５）に一方の端子が接続されるとともに２値のクロック信号が他方の端子に与えられる複数のキャパシタ（Ｃ１～Ｃ６）と、を備えたチャージポンプ回路（９）と、
入力信号をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換部（７）と、
前記クロック信号を生成するクロック生成回路（８）と、
を備え、
前記複数のキャパシタのうち、最も前記出力ノード側に設けられたキャパシタ（Ｃ６）を最後段のキャパシタとするとともに、前記最後段のキャパシタ以外のキャパシタ（Ｃ１～Ｃ５）を他のキャパシタとすると、
前記クロック生成回路は、前記クロック信号として、前記他のキャパシタのうち少なくともいずれか１つに与える第１クロック信号と、少なくとも前記最後段のキャパシタに与えるものであり且つ前記第１クロック信号よりも周波数が低い第２クロック信号と、を生成し、
前記Ａ／Ｄ変換部は、前記第２クロック信号が第１レベルから第２レベルへと変化した後であり、且つ、その後に前記第２クロック信号が前記第２レベルから前記第１レベルへと変化する前のタイミングで前記入力信号をサンプリングするサンプリング動作を終了するようになっている半導体装置。

【請求項2】

前記Ａ／Ｄ変換部は、前記サンプリング動作が行われるサンプリング期間の後半における所定のタイミングから前記サンプリング動作が終了する終了タイミングまでの変化禁止期間に、前記第２クロック信号のレベルが変化しないように前記サンプリング動作を行うようになっている請求項１に記載の半導体装置。

【請求項3】

さらに、前記チャージポンプ回路から出力される前記昇圧電圧の供給を受けて動作するマルチプレクサ（６）を備え、
前記入力電圧は、複数の電池セル（Ｃｂ）が直列接続された構成の組電池（２）の電圧であり、
前記マルチプレクサは、前記複数の電池セルの電圧を入力し、それら入力された電圧のうちいずれかの電圧を選択して出力するようになっており、
前記Ａ／Ｄ変換部は、前記マルチプレクサから出力される電圧を前記入力信号として入力するとともに前記入力信号をサンプリングしてＡ／Ｄ変換するようになっている請求項１または２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、チャージポンプ回路およびＡ／Ｄ変換部を備えた半導体装置に関する。

【背景技術】

【0002】

従来のチャージポンプ回路では、複数のキャパシタのそれぞれの端子に対して同一のクロック信号を与える構成が一般的である。このような従来のチャージポンプ回路と、入力信号をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換部と、を備えた半導体装置を構成する場合、次のような問題が生じるおそれがある。すなわち、チャージポンプ回路について、所望する電流能力を確保しつつ小型化を図るためにクロック信号の周波数を高めることが考えられる。

【0003】

しかし、クロック信号の周波数をＡ／Ｄ変換器におけるサンプリング周波数より高くすると、クロック信号の立ち上がりエッジまたは立ち下がりエッジとＡ／Ｄ変換部によるサンプリングのタイミングとが一致または近接する可能性が高まる。そうすると、Ａ／Ｄ変換部の入力信号にクロック信号のエッジに起因するノイズが混入してしまい、Ａ／Ｄ変換部の動作の精度、ひいてはＡ／Ｄ変換部から出力されるデジタル信号を用いて行われる各種の処理の精度が低下する。

【0004】

このような事情から、従来のチャージポンプ回路とＡ／Ｄ変換部とを備えた半導体装置においては、クロック信号の周波数をＡ／Ｄ変換部におけるサンプリング周波数より低い周波数にする必要があった。このようにクロック信号の周波数に制約があることから、従来の構成では、チャージポンプ回路について、所望する電流能力を確保するためにはキャパシタの静電容量を大きくせざるを得ず、その結果、回路面積が大きくなるという問題があった。

【0005】

一方、特許文献１には、サンプルホールド回路およびチャージポンプ回路を備えた半導体装置において、チャージポンプ回路のスイッチング動作がサンプルホールド回路に影響を及ぼすことを抑制するための技術が開示されている。以下、特許文献１に記載された従来技術のことを第１従来技術と称することとする。第１従来技術では、チャージポンプ回路の動作クロックとして、２つのクロック信号である第一遅延クロック信号および第二遅延クロック信号を用いるようになっている。

【0006】

第一遅延クロック信号および第二遅延クロック信号は、いずれもサンプルホールド回路の動作クロック信号に同期した信号であるとともに動作クロック信号に対して同一時間だけ遅延させた信号である。また、第一遅延クロック信号は、動作クロック信号と同じ周波数を有し、第二遅延クロック信号は、動作クロック信号のｎ倍を周波数を有する。このような構成の第１従来技術によれば、チャージポンプ回路のクロック信号のエッジに起因するノイズの発生タイミングと、サンプルホールド回路の動作タイミングと、にずれが生じることから、ノイズの影響を受けることなくサンプリングを行うことができる。

【先行技術文献】

【非特許文献】

【0007】

【特許文献1】特開２０１７－４１９２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

第１従来技術では、チャージポンプ回路の通常の動作クロックとしては、サンプルホールド回路の動作クロックと同一の周波数を有する第一遅延クロック信号が用いられている。そのため、第１従来技術では、クロック信号のエッジに起因するノイズがサンプルホールド回路の動作に影響を及ぼすことは抑制できるものの、チャージポンプ回路の小型化を実現することは困難であった。

【0009】

本発明は上記事情に鑑みてなされたものであり、その目的は、クロック信号のエッジに起因するノイズがＡ／Ｄ変換部の動作に影響を及ぼすことを抑制しつつチャージポンプ回路の回路面積を小さく抑えることができる半導体装置を提供することにある。

【課題を解決するための手段】

【0010】

請求項１に記載の半導体装置は、チャージポンプ回路（９）と、Ａ／Ｄ変換部（７）と、クロック生成回路（８）と、を備える。前記チャージポンプ回路は、入力ノード（Ｎｉ）を介して入力される入力電圧を昇圧した昇圧電圧を生成するとともに出力ノード（Ｎｏ）を介して前記昇圧電圧を出力するものである。前記チャージポンプ回路は、前記入力ノードと前記出力ノードとの間に直列に接続された複数のスイッチング素子（Ｄ１～Ｄ６）と、前記スイッチング素子同士が接続された各接続ノード（Ｎ１～Ｎ５）に一方の端子が接続されるとともに２値のクロック信号が他方の端子に与えられる複数のキャパシタ（Ｃ１～Ｃ６）と、を備える。前記Ａ／Ｄ変換部は、入力信号をサンプリングしてＡ／Ｄ変換する。前記クロック生成回路は、前記クロック信号を生成する。

【0011】

ここで、前記複数のキャパシタのうち、最も前記出力ノード側に設けられたキャパシタ（Ｃ６）を最後段のキャパシタとするとともに、前記最後段のキャパシタ以外のキャパシタ（Ｃ１～Ｃ５）を他のキャパシタとする。そうすると、前記クロック生成回路は、前記クロック信号として、前記他のキャパシタのうち少なくともいずれか１つに与える第１クロック信号と、少なくとも前記最後段のキャパシタに与えるものであり且つ前記第１クロック信号よりも周波数が低い第２クロック信号と、を生成する。前記Ａ／Ｄ変換器は、前記第２クロック信号が第１レベルから第２レベルへと変化した後であり、且つ、その後に前記第２クロック信号が前記第２レベルから前記第１レベルへと変化する前のタイミングで前記入力信号をサンプリングするサンプリング動作を終了するようになっている。

【0012】

上記構成によれば、少なくともチャージポンプ回路の最終段のキャパシタに与えられる第２クロック信号のエッジとＡ／Ｄ変換部によるサンプリングのタイミングとが一致または近接する可能性を低く抑えることができ、その結果、第２クロック信号のエッジに起因するノイズ、言い換えるとチャージポンプ回路の最終段のスイッチングに起因するノイズがＡ／Ｄ変換部の動作に及ぼす影響が低減される。

【0013】

また、この場合、チャージポンプ回路の他のキャパシタに与えられる第１クロック信号の周波数を第２クロック信号の周波数に比べて高めることが可能となるため、その分だけキャパシタの静電容量が小さく抑えられ、その結果、チャージポンプ回路の回路面積が低減される。このように、上記構成によれば、クロック信号のエッジに起因するノイズがＡ／Ｄ変換部の動作に影響を及ぼすことを抑制しつつチャージポンプ回路の回路面積を小さく抑えることができるという優れた効果が得られる。

【図面の簡単な説明】

【0014】

【図1】一実施形態に係る電池監視装置の構成を模式的に示す図

【図2】一実施形態に係るチャージポンプ回路の具体的な構成例を示す図

【図3】一実施形態に係る各部の動作タイミングの具体例を示すタイミングチャート

【図4】一実施形態に係るサンプリング期間の前半のタイミングでクロック信号のエッジに起因するノイズが重畳した場合における各部の動作波形を模式的に示す図

【図5】一実施形態に係るサンプリング期間の後半のタイミングでクロック信号のエッジに起因するノイズが重畳した場合における各部の動作波形を模式的に示す図

【発明を実施するための形態】

【0015】

以下、チャージポンプ回路およびＡ／Ｄ変換部を備えた半導体装置の実施形態について図面を参照して説明する。
＜全体構成＞
図１に示すように、本実施形態の電池監視装置１は、例えば自動車などの車両に搭載されるものであり、組電池２の電圧などの各種状態を検出して組電池２の状態を監視する装置である。

【0016】

電池監視装置１は、電池監視のための各種の動作を行う回路が集積化された集積回路である電池監視ＩＣ３と、電池監視ＩＣ３の外部に設けられる複数の外付けの素子と、を備えている。なお、ＩＣは、Integrated Circuitの略称である。本実施形態において、電池監視ＩＣ３は、半導体装置の一例である。

【0017】

組電池２は、例えば自動車などの車両に搭載されるものであり、一対の直流電源線Ｌ１、Ｌ２間に、複数個、例えば２４個の電池セルＣｂが多段に直列接続された構成となっている。この場合、電池セルＣｂは、例えばリチウムイオン電池などの二次電池、燃料電池などである。なお、図１では、２４個の電池セルＣｂのうち４個の電池セルＣｂが示されており、それら４個の電池セルＣｂを区別するために、符号の末尾に数字を付している。

【0018】

この数字は、組電池２における電池セルＣｂの配置に対応するものであり、最も低電位側に配置される電池セルＣｂには１が付与され、高電位側に進むにつれて２、３、４、…と付与される数字が大きくなってゆき、最も高電位側に配置される電池セルＣｂには２４が付与される。したがって、図１には、最も低電位側に配置される電池セルＣｂ１と、２番目に低電位側に配置される電池セルＣｂ２と、２番目に高電位側に配置される電池セルＣｂ２３と、最も高電位側に配置される電池セルＣｂ２４と、が示されている。

【0019】

上記した各電池セルＣｂのうち電池セルＣｂ１、Ｃｂ２、Ｃｂ２３、Ｃｂ２４のそれぞれに対応して電池監視装置１に設けられる各構成についても、符号の末尾に同様の数字を付して区別することがある。ただし、これら各構成について、区別する必要がない場合には、末尾の符号を省略して総称することとする。上記構成では、電池セルＣｂには、コモンモード電圧が重畳されている。このコモンモード電圧は、組電池２の上段側、つまり高電位側に接続される電池セルＣｂほど高くなり、その最大値は例えば数百ボルト程度の比較的高い電圧となる。

【0020】

＜外付け素子の構成＞
まず、電池監視ＩＣ３の外部に設けられる外付けの素子の構成について説明する。電池セルＣｂ２４の高電位側端子は、抵抗ＲＢを介して接続端子ＢＬＫに接続されているとともに、抵抗ＲＢを介して接続端子ＰＳ２５に接続されている。接続端子ＢＬＫは、電池監視ＩＣ３の監視対象となる複数の電池セルＣｂが直列接続された構成の組電池２の電圧Ｖａが与えられる端子である。

【0021】

電池セルＣｂ２４の高電位側端子および低電位側端子の間には、抵抗ＲＳおよびキャパシタＣＳが直列接続されている。抵抗ＲＳおよびキャパシタＣＳの相互接続ノードであるノードＮａは、接続端子ＰＶ２４に接続されている。電池セルＣｂ２４の低電位側端子および電池セルＣｂ２３の高電位側端子は、抵抗ＲＢを介して接続端子ＰＳ２４に接続されている。

【0022】

一部の図示は省略しているが、電池セルＣｂ２３の高電位側端子および低電位側端子の間には、抵抗ＲＳおよびキャパシタＣＳが直列接続されている。抵抗ＲＳおよびキャパシタＣＳの相互接続ノードであるノードＮａは、接続端子ＰＶ２３に接続されている。図示は省略しているが、電池セルＣｂ２３の低電位側端子および図示しない電池セルＣｂ２２の高電位側端子は、抵抗ＲＢを介して接続端子ＰＳ２３に接続されている。

【0023】

図示しない電池セルＣｂ３の低電位側端子および電池セルＣｂ２の高電位側端子は、抵抗ＲＢを介して接続端子ＰＳ３に接続されている。電池セルＣｂ２の高電位側端子および低電位側端子の間には、抵抗ＲＳおよびキャパシタＣＳが直列接続されている。抵抗ＲＳおよびキャパシタＣＳの相互接続ノードであるノードＮａは、接続端子ＰＶ２に接続されている。

【0024】

電池セルＣｂ２の低電位側端子および電池セルＣｂ１の高電位側端子は、抵抗ＲＢを介して接続端子ＰＳ２に接続されている。電池セルＣｂ１の高電位側端子および低電位側端子の間には、抵抗ＲＳおよびキャパシタＣＳが直列接続されている。抵抗ＲＳおよびキャパシタＣＳの相互接続ノードであるノードＮａは、接続端子ＰＶ１に接続されている。電池セルＣｂ１の低電位側端子は、抵抗ＲＢを介して接続端子ＰＳ１に接続されている。

【0025】

上記構成では、各電池セルＣｂのそれぞれに対応する抵抗ＲＳおよびキャパシタＣＳにより、低域通過フィルタであるフィルタ４が構成されている。つまり、上記構成では、各電池セルＣｂのそれぞれに対応するようにフィルタ４が設けられている。抵抗ＲＢは、均等化の際に電池セルＣｂを放電するための放電用抵抗である。抵抗ＲＢは、均等化時の電流制限抵抗として機能するため、その抵抗値は、フィルタ４を構成する抵抗ＲＳの抵抗値に比べて非常に小さい値、具体的には例えば数十Ω程度となっている。

【0026】

＜電池監視ＩＣの内部の構成＞
続いて、電池監視ＩＣ３の内部の構成について説明する。電池監視ＩＣ３は、いずれも図示しない均等化スイッチおよび電池監視ＩＣ３の動作全般を制御する制御部５を備えている。上記した均等化スイッチは、複数の電池セルＣｂのそれぞれに対応して設けられている。均等化スイッチは、例えばＭＯＳトランジスタにより構成されており、抵抗ＲＢとともに放電回路を構成する。均等化スイッチのオンオフは、制御部５により制御される。電池均等化の処理では、各電池セルＣｂの電圧が、最も低い電池セルＣｂの電圧と同程度の電圧となるように各放電回路の動作が制御される。

【0027】

電池監視ＩＣ３は、マルチプレクサ６、アナログフロントエンド７、クロック生成回路８およびチャージポンプ回路９を備えている。なお、以下の説明および図１では、マルチプレクサのことをＭＵＸと称するとともに、アナログフロントエンドのことをＡＦＥと称することがある。ＭＵＸ６は、接続端子ＰＶ１～ＰＶ２４のそれぞれに対応する複数のスイッチＳＶおよび接続端子ＰＳ１～ＰＳ２５のそれぞれに対応する複数のスイッチＳＳを備えている。スイッチＳＶ、ＳＳは、例えばＭＯＳトランジスタにより構成されている。

【0028】

複数のスイッチＳＶの各一方の端子は、対応する接続端子ＰＶにそれぞれ接続されている。具体的には、スイッチＳＶ２４、ＳＶ２３、ＳＶ２、ＳＶ１の各一方の端子は、接続端子ＰＶ２４、ＰＶ２３、ＰＶ２、ＰＶ１のそれぞれに接続されている。複数のスイッチＳＶの各他方の端子は、第１出力線Ｌｏ１に接続されている。具体的には、スイッチＳＶ２４、ＳＶ２３、ＳＶ２、ＳＶ１の各他方の端子は、第１出力線Ｌｏ１に接続されている。

【0029】

複数のスイッチＳＳの各一方の端子は、対応する接続端子ＰＳにそれぞれ接続されている。具体的には、スイッチＳＳ２５、ＳＳ２４、ＳＳ３、ＳＳ２、ＳＳ１の各一方の端子は、接続端子ＰＳ２５、ＰＳ２４、ＰＳ３、ＰＳ２、ＰＳ１のそれぞれに接続されている。複数のスイッチＳＳの各他方の端子は、第２出力線Ｌｏ２に接続されている。具体的には、スイッチＳＳ２５、ＳＳ２４、ＳＳ３、ＳＳ２、ＳＳ１の各他方の端子は、第２出力線Ｌｏ２に接続されている。

【0030】

ＭＵＸ６は、接続端子ＰＶ１～ＰＶ２４、ＰＳ１～ＰＳ２５の各電圧を入力し、スイッチＳＶ、ＳＳのオンとオフの切り替えにより、それら入力された電圧のうち検出対象の電池セルＣｂの電圧を検出するために必要となる２つの電圧を選択的に出力する。言い換えると、ＭＵＸ６は、複数の電池セルＣｂの電圧を入力し、それら入力された電圧のうちいずれかの電圧を選択して出力するようになっている。このようなＭＵＸ６による選択動作、つまりスイッチＳＶ、ＳＳのオンとオフの切り替えは、制御部５により制御される。ＭＵＸ６は、チャージポンプ回路９から出力される電圧Ｖｂの供給を受けて動作する。

【0031】

ＡＦＥ７は、入力信号をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換部の一例である。ＡＦＥ７は、差動構成のサンプルホールド回路１０および差動入力形式のＡ／Ｄ変換器１１を備えている。なお、以下の説明および図１などでは、サンプルホールドのことをＳ／Ｈと称するとともに、Ａ／Ｄ変換器のことをＡＤＣと称することがある。Ｓ／Ｈ回路１０は、ＭＵＸ６から出力される電圧を入力信号として入力するとともに、その入力信号をサンプリングする。ＡＤＣ１１は、Ｓ／Ｈ回路１０によりサンプルホールドされた信号をＡ／Ｄ変換する。

【0032】

このような構成により、ＡＦＥ７は、ＭＵＸ６から出力される電圧を入力信号として入力するとともに入力信号をサンプリングしてＡ／Ｄ変換するようになっている。ＡＦＥ７は、クロック生成回路８から出力される第３クロック信号ＣＬＫ３をクロックとして動作する。ＡＦＥ７は、Ａ／Ｄ変換の結果として得られるデジタル信号を制御部５に出力する。制御部５は、ＭＵＸ６、ＡＦＥ７などの動作を制御するとともに、ＡＦＥ７から出力されるデジタル信号に基づいて複数の電池セルＣｂのそれぞれの電圧を時分割で検出する。

【0033】

クロック生成回路８は、いずれも２値の第１クロック信号ＣＬＫ１、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３を生成する。なお、以下の説明では、第１クロック信号ＣＬＫ１、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３のことを、信号ＣＬＫ１、信号ＣＬＫ２および信号ＣＬＫ３と省略することがある。信号ＣＬＫ１、ＣＬＫ２は、チャージポンプ回路９に与えられ、信号ＣＬＫ３は、ＡＦＥ７に与えられる。

【0034】

この場合、信号ＣＬＫ２は、信号ＣＬＫ１よりも周波数が低い信号となっている。また、信号ＣＬＫ３は、信号ＣＬＫ２と周波数が同じ信号となっている。つまり、この場合、信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３の各周波数ｆ１、ｆ２、ｆ３は、下記（１）式に示すような関係となっている。
ｆ１＞ｆ２＝ｆ３ …（１）

【0035】

チャージポンプ回路９は、入力ノードを介して入力される入力電圧を昇圧した昇圧電圧である電圧Ｖｂを生成するとともに出力ノードを介して電圧Ｖｂを出力する。この場合、入力電圧は、組電池２の電圧Ｖａとなっている。チャージポンプ回路９は、クロック生成回路８から出力される第１クロック信号ＣＬＫ１および第２クロック信号ＣＬＫ２をクロックとして動作する。

【0036】

＜チャージポンプ回路の具体的な構成例＞
チャージポンプ回路９の具体的な構成としては、例えば図２に示すような構成例が挙げられる。図２に示すように、本構成例のチャージポンプ回路９は、ダイオードＤ１～Ｄ６、キャパシタＣ１～Ｃ７、インバータ２１、バッファ２２、２３などを備えている。この場合、チャージポンプ回路９は、入力ノードであるノードＮｉを介して電圧Ｖａを入力するとともに、出力ノードであるノードＮｏを介して電圧Ｖｂを出力する構成となっている。

【0037】

インバータ２１は、信号ＣＬＫ１を入力するとともに、信号ＣＬＫ１とは論理が逆の信号、つまり信号ＣＬＫ１を反転した信号を出力する。バッファ２２は、信号ＣＬＫ１を入力するとともに、信号ＣＬＫ１と同じ論理の信号を出力する。バッファ２３は、信号ＣＬＫ２を入力するとともに、信号ＣＬＫ２と同じ論理の信号を出力する。

【0038】

ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５およびＤ６は、ノードＮｉとノードＮｏとの間に、この順番で順方向に直列に接続されている。本構成例において、ダイオードＤ１～Ｄ６は、入力ノードと出力ノードとの間に直列接続された複数のスイッチング素子の一例である。キャパシタＣ１の一方の端子はノードＮｉに接続され、その他方の端子はインバータ２１の出力端子に接続されている。キャパシタＣ２の一方の端子はダイオードＤ１、Ｄ２同士が接続された接続ノードであるノードＮ１に接続され、その他方の端子はバッファ２２の出力端子に接続されている。キャパシタＣ３の一方の端子はダイオードＤ２、Ｄ３同士が接続された接続ノードであるノードＮ２に接続され、その他方の端子はインバータ２１の出力端子に接続されている。

【0039】

キャパシタＣ４の一方の端子はダイオードＤ３、Ｄ４同士が接続された接続ノードであるノードＮ３に接続され、その他方の端子はバッファ２２の出力端子に接続されている。キャパシタＣ５の一方の端子はダイオードＤ４、Ｄ５同士が接続された接続ノードであるノードＮ４に接続され、その他方の端子はインバータ２１の出力端子に接続されている。キャパシタＣ６の一方の端子はダイオードＤ５、Ｄ６同士が接続された接続ノードであるノードＮ５に接続され、その他方の端子はバッファ２３の出力端子に接続されている。キャパシタＣ７の一方の端子はノードＮｏに接続され、その他方の端子は回路の基準電位が与えられるグランドに接続されている。

【0040】

本構成例において、キャパシタＣ１～Ｃ６は、スイッチング素子同士が接続された各接続ノードに一方の端子が接続されるとともに２値のクロック信号が他方の端子に与えられる複数のキャパシタの一例である。上記構成では、キャパシタＣ１～Ｃ５には、信号ＣＬＫ１または信号ＣＬＫ１の反転信号が与えられ、キャパシタＣ６には、信号ＣＬＫ２が与えられる。なお、キャパシタＣ７は、ノードＮｏから出力される電圧Ｖｂを平滑することなどを目的として設けられたものである。

【0041】

キャパシタＣ１～Ｃ６のうち、最もノードＮｏ側に設けられたキャパシタＣ６を最終段のキャパシタとするとともに、最終段のキャパシタ以外のキャパシタＣ１～Ｃ５を他のキャパシタとすると、他のキャパシタには信号ＣＬＫ１または信号ＣＬＫ１の反転信号が与えられ、最終段のキャパシタには信号ＣＬＫ２が与えられている。つまり、クロック生成回路８は、チャージポンプ回路９のクロック信号として、他のキャパシタに与える信号ＣＬＫ１と、最後段のキャパシタに与える信号ＣＬＫ２を生成するようになっている。

【0042】

次に、上記構成における各部の動作タイミングについて説明する。なお、以下の説明では、信号ＣＬＫ１、ＣＬＫ２などの２値の信号について、相対的に高いレベルをハイレベルと称するとともに、相対的に低いレベルをロウレベルと称することとする。本実施形態では、信号ＣＬＫ１、ＣＬＫ２などの２値の信号について、ハイレベルおよびロウレベルのうち一方が第１レベルに相当するとともに、ハイレベルおよびロウレベルのうち他方が第２レベルに相当する。

【0043】

ＡＦＥ７は、信号ＣＬＫ２が第１レベルから第２レベルへと変化した後であり、且つ、その後に信号ＣＬＫ２が第２レベルから第１レベルへと変化する前のタイミングで入力信号をサンプリングするサンプリング動作を終了するようになっている。言い換えると、ＡＦＥ７は、サンプリング動作が行われるサンプリング期間の後半における所定のタイミングからサンプリング動作が終了する終了タイミングまでの変化禁止期間に、信号ＣＬＫ２のレベルが変化しないようにサンプリング動作を行うようになっている。

【0044】

＜各部の動作タイミングの具体例＞
このような各部の動作タイミングの具体例としては、例えば図３に示すようなタイミング例が挙げられる。図３などのタイミングチャートでは、ＡＦＥ７においてサンプリング動作が行われるサンプリング期間を「Ｓａｍｐｌｅ」と表すとともに、ＡＦＥ７においてホールド動作が行われるホールド期間を「Ｈｏｌｄ」と表している。ＡＦＥ７は、信号ＣＬＫ３の１周期毎にサンプリング動作およびホールド動作を交互に行うようになっている。つまり、サンプリング期間およびホールド期間のそれぞれの長さは、信号ＣＬＫ３の１周期の長さと同じになっている。ＡＦＥ７では、信号ＣＬＫ３の１周期毎にサンプリング期間およびホールド期間が交互に繰り返されるようになっている。

【0045】

図３に示すように、本タイミング例では、ＡＦＥ７は、信号ＣＬＫ２がハイレベルからロウレベルへと変化した後であり、且つ、その後に信号ＣＬＫ２がロウレベルからハイレベルへと変化する前のタイミングでサンプリング動作を終了するようになっている。言い換えると、ＡＦＥ７は、サンプリング期間の後半における所定のタイミングｔａからサンプリング動作が終了する終了タイミングｔｂまでの変化禁止期間Ｔａに、信号ＣＬＫ２のレベルが変化しないようにサンプリング動作を行うようになっている。

【0046】

タイミングｔａは、次のような考え方に基づいて設定することができる。なお、以下の説明では、信号ＣＬＫ２などの２値の信号がロウレベルからハイレベルに変化するタイミングを立ち上がりエッジと称することがあるとともに、ハイレベルからロウレベルに変化するタイミングを立ち下がりエッジと称することがある。また、以下の説明では、立ち上がりエッジおよび立ち下がりをエッジと総称することがある。

【0047】

チャージポンプ回路９から出力される電圧Ｖｂには、その最終段におけるスイッチングを制御する信号ＣＬＫ２の立ち上がりエッジおよび立ち下がりエッジの影響によるノイズ、つまり信号ＣＬＫ２のエッジに起因するノイズが重畳する。電圧Ｖｂに重畳するノイズは、直接的にはＭＵＸ６の動作に影響を及ぼすが、間接的にＡＦＥ７の動作にも影響を及ぼすことになる。その理由は、次の通りである。

【0048】

まず、上記構成では、電池セルＣｂの電圧が、ＭＵＸ６を介してＡＦＥ７に入力されるようになっている。そのため、ＭＵＸ６を経由する際に電池セルＣｂの電圧にノイズが重畳する可能性があり、そうすると、ＡＦＥ７の動作にもノイズの影響が及ぶことになり得る。また、上記構成では、ＡＦＥ７は、チャージポンプ回路９などと同一の電池監視ＩＣ３に搭載されている。そのため、電圧Ｖｂに重畳するノイズが半導体基板などを介してＡＦＥ７に伝搬する可能性があり、そうすると、ＡＦＥ７の動作にもノイズの影響が及ぶことになり得る。

【0049】

電圧Ｖｂに重畳するノイズがＡＦＥ７によるサンプリング動作に影響を及ぼすと、電池セルＣｂの電圧検出の精度が低下するおそれがある。そこで、本実施形態では、電圧Ｖｂに重畳する信号ＣＬＫ２のエッジに起因するノイズがＡＦＥ７によるサンプリング動作に影響を及ぼさないように、タイミングｔａを設定するようになっている。まず、図４および図５に示すように、ＡＦＥ７によるサンプリング動作では、終了タイミングｔｂよりも所定時間だけ前の時刻ｔｃにおいてサンプリング値が期待値、つまり検出対象の電池セルＣｂの電圧に相当する値に収束することになる。

【0050】

そのため、図４に示すように、信号ＣＬＫ２のエッジに起因するノイズが、時刻ｔｃよりも十分に前のタイミング、例えばサンプリング期間の前半のタイミングで重畳した場合、そのノイズはサンプリング動作、ひいてはサンプリング値に影響を及ぼすことはない。したがって、この場合、ＡＦＥ７において、サンプリング値が期待値に収束し、電池セルＣｂの電圧を精度良く検出することが可能となる。

【0051】

一方、図５に示すように、信号ＣＬＫ２のエッジに起因するノイズが、時刻ｔｃに近いタイミング、例えば時刻ｔｃの直後のタイミングで重畳した場合、そのノイズはサンプリング動作、ひいてはサンプリング値に影響を及ぼすことになる。したがって、この場合、ＡＦＥ７において、サンプリング値が期待値に収束せず、その結果、電池セルＣｂの電圧の検出結果に誤差が生じるおそれがある。

【0052】

このようなことから、タイミングｔａは、仮にその時点で電圧Ｖｂにノイズが重畳したとしても、ＡＦＥ７においてサンプリング値が期待値に正しく収束することができるようなタイミングに設定する必要がある。すなわち、タイミングｔａは、サンプリング期間の後半における時刻ｔｃよりも所定のマージン時間だけ前の時点、例えばサンプリング期間の後半の開始直後のタイミングなどに設定することができる。この場合、サンプリング期間の後半の開始直後のタイミングから終了タイミングｔｂまでの期間が、前述した変化禁止期間Ｔａとなる。

【0053】

以上説明した本実施形態によれば、次のような効果が得られる。
電池監視ＩＣ３は、ＡＦＥ７、クロック生成回路８およびチャージポンプ回路９を備える。クロック生成回路８は、チャージポンプ回路９のクロック信号として、他のキャパシタに与える信号ＣＬＫ１と、最後段のキャパシタに与えるものであり且つ信号ＣＬＫ１よりも周波数が低い信号ＣＬＫ２と、を生成する。ＡＦＥ７は、信号ＣＬＫ２がハイレベルからロウレベルへと変化した後であり、且つ、その後に信号ＣＬＫ２がロウレベルからハイレベルへと変化する前のタイミングでサンプリング動作を終了するようになっている。

【0054】

言い換えると、ＡＦＥ７は、サンプリング動作が行われるサンプリング期間の後半における所定のタイミングｔａからサンプリング動作が終了する終了タイミングｔｂまでの変化禁止期間Ｔａに、信号ＣＬＫ２のレベルが変化しないようにサンプリング動作を行うようになっている。上記構成によれば、チャージポンプ回路９の最終段のキャパシタに与えられる信号ＣＬＫ２のエッジとＡＦＥ７によるサンプリングのタイミングとが一致または近接する可能性を低く抑えることができ、その結果、信号ＣＬＫ２のエッジに起因するノイズ、言い換えるとチャージポンプ回路９の最終段のスイッチングに起因するノイズがＡＦＥ７の動作に及ぼす影響を抑制することができる。

【0055】

また、この場合、チャージポンプ回路９の他のキャパシタであるキャパシタＣ１～Ｃ５に与えられる信号ＣＬＫ１の周波数を最終段のキャパシタであるキャパシタＣ６に与えられる信号ＣＬＫ２の周波数に比べて高めることが可能となるため、その分だけキャパシタＣ１～Ｃ５の静電容量が小さく抑えられ、その結果、チャージポンプ回路９の回路面積が低減される。このように、本実施形態によれば、クロック信号である信号ＣＬＫ２のエッジに起因するノイズがＡＦＥ７の動作に影響を及ぼすことを抑制しつつチャージポンプ回路９の回路面積を小さく抑えることができるという優れた効果が得られる。

【0056】

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記実施形態で示した数値などは例示であり、それに限定されるものではない。

【0057】

チャージポンプ回路９は、複数のスイッチング素子としてダイオードＤ１～Ｄ６を採用した構成となっていたが、複数のスイッチング素子として、ＭＯＳトランジスタなど、各種の半導体スイッチング素子を採用することもできる。チャージポンプ回路９の段数、つまりスイッチング素子およびキャパシタの数は、上記実施形態で示したものに限らずともよく、２以上であればよい。

【0058】

つまり、チャージポンプ回路９は、ノードＮｉと出力ノードＮｏとの間に直列に接続された複数のスイッチング素子と、それらスイッチング素子同士が接続された各接続ノードに一方の端子が接続されるとともに２値のクロック信号が他方の端子に与えられる複数のキャパシタと、を備えた構成であればよい。このような構成であれば、上記実施形態と同様の作用および効果を得ることができる。

【0059】

チャージポンプ回路９のキャパシタＣ１～Ｃ６の他方の端子に与えられるクロック信号は、上記実施形態において示したものに限らずともよく、次のように変形することができる。すなわち、チャージポンプ回路９は、他のキャパシタであるキャパシタＣ１～Ｃ５のうち少なくともいずれか１つのキャパシタに信号ＣＬＫ１が与えられるとともに、それ以外のキャパシタに信号ＣＬＫ２または信号ＣＬＫ１、ＣＬＫ２とは異なる別のクロック信号が与えられていてもよい。

【0060】

つまり、チャージポンプ回路９は、他のキャパシタのうち少なくともいずれか１つに信号ＣＬＫ１または信号ＣＬＫ１の反転信号が与えられ、少なくとも最終段のキャパシタであるキャパシタＣ６に信号ＣＬＫ２が与えられていてもよい。言い換えると、クロック生成回路８は、チャージポンプ回路９のクロック信号として、他のキャパシタのうち少なくともいずれか１つに与える信号ＣＬＫ１と、少なくとも最後段のキャパシタに与えるものであり且つ信号ＣＬＫ１よりも周波数が低い信号ＣＬＫ２と、を生成するものであればよい。このような構成によっても、チャージポンプ回路９の他のキャパシタのうち信号ＣＬＫ１が与えられるキャパシタの静電容量が小さく抑えられ、その結果、チャージポンプ回路９の回路面積が低減される。

【0061】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0062】

１…電池監視装置、２…組電池、３…電池監視ＩＣ、６…マルチプレクサ、７…アナログフロントエンド、８…クロック生成回路、９…チャージポンプ回路、Ｃ１～Ｃ６…キャパシタ、Ｃｂ…電池セル、Ｄ１～Ｄ６…ダイオード、Ｎ１～Ｎ５…ノード、Ｎｉ…ノード、Ｎｏ…ノード。

【図1】

【図2】

【図3】

【図4】

【図5】