特開2024-9879 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ １０６４４１３７　カナダ　インコーポレイテッドの特許一覧

特開2024-9879パワーエレクトロニックシステム用のメタキャパシタ及びパワーエレクトロニック変換器

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3A
3B
4
5A
5B
5C
6A
6B
7A-7C
8A-8F
8G-8L
9
10A
10B
10C
10D
11
12
13
14
15
16A
16B
16C
16D
16E
16F
16G
16H
17
18
19
20
21A
21B
21C
21D
21E
21F
22
23A
23B
23C
23D
23E
23F
24A
24B
24C
24D
24E
24F
25
26
27
28
29
30
31
32
33
34
35
36
37
38

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024009879

(43)【公開日】2024-01-23

(54)【発明の名称】パワーエレクトロニックシステム用のメタキャパシタ及びパワーエレクトロニック変換器

(51)【国際特許分類】

H01G 4/33 20060101AFI20240116BHJP

H01G 11/12 20130101ALI20240116BHJP

H01G 11/16 20130101ALI20240116BHJP

H02M 3/28 20060101ALI20240116BHJP

H02M 7/12 20060101ALI20240116BHJP

H01G 13/00 20130101ALI20240116BHJP

【ＦＩ】

H01G4/33 102

H01G11/12

H01G11/16

H02M3/28 H

H02M7/12 A

H01G13/00 391Z

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023173537

(22)【出願日】2023-10-05

(62)【分割の表示】P 2022530904の分割

【原出願日】2020-10-09

(31)【優先権主張番号】62/914,237

(32)【優先日】2019-10-11

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】519339998

【氏名又は名称】１０６４４１３７カナダインコーポレイテッド

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤和彦

(72)【発明者】

【氏名】パーレバニネザッド，マジッド

(72)【発明者】

【氏名】パーレヴァニネザド，ハミド

(72)【発明者】

【氏名】ザレイエ，ミラード

(72)【発明者】

【氏名】プーラリ，ベザド

(72)【発明者】

【氏名】エレン，スーザン

(57)【要約】（修正有）

【課題】エネルギーストレージを提供するスーパーキャパシタを使用した高密度エネルギーストレージ装置並びに電力をある形態から別の形態に変換する直接電力伝送を使用したパワーエレクトロニック装置及び方法を提供する。
【解決手段】スーパーキャパシタ１００は、導電性又は半導電性の第１、第２のメタ表面層と、メタ表面層に結合された電極１０２Ａ、１０２Ｂと、第２のメタ表面層から第１のメタ表面層を電気的に絶縁するために、メタ表面層の間に挟まれた誘電層１０４と、を有する。電力変換装置は、電源から受け取った電力の第１の部分を変換し、かつ、出力を介して変換された電力を出力するための第１の電力変換回路構成と、第１の電力変換回路構成をバイパスし、かつ、電源から受け取った電力の第２の部分を出力に直接伝送するために、第１の電力変換回路構成と並列に電気的に結合した１つ又は複数の直接電力伝送（ＤＰＴ）チャネルと、を有する。
【選択図】図５Ａ

【特許請求の範囲】

【請求項1】

導電性又は半導電性の第１のメタ表面層と、
導電性又は半導電性の第２のメタ表面層と、
前記第２のメタ表面層から前記第１のメタ表面層を電気的に絶縁するために前記第１のメタ表面層と前記第２のメタ表面層との間に挟まれた誘電層と、
を含む、電気エネルギーストレージデバイス。

【請求項2】

前記第１のメタ表面層が、複数のナノスケール又はマイクロスケールの第１の構造を含み、
前記第２のメタ表面層が、複数のナノスケール又はマイクロスケールの第２の構造を含み、並びに
前記第１の構造及び前記第２の構造が、互いに対して電気接触なしに延在する、請求項１に記載の電気エネルギーストレージデバイス。

【請求項3】

前記第１の構造が、それらの遠位端で複数の凹部を含み、及び
前記第２の構造の少なくとも第２のセットが、前記第１の構造の前記凹部内に前記凹部と電気接触することなく収容される、請求項２に記載の電気エネルギーストレージデバイス。

【請求項4】

前記第１の構造が、遠位端において凹部を有する複数の第１のロッドを含み、及び
前記第２の構造の少なくとも一部が、前記第１のロッドの前記凹部内に前記凹部と電気接触することなく収容される、請求項２に記載の電気エネルギーストレージデバイス。

【請求項5】

前記第１の構造が、複数の第１のロッドを含み、及び
前記第２の構造が、前記第１のロッドと交互配置される複数の第２のロッドを含む、請求項２に記載の電気エネルギーストレージデバイス。

【請求項6】

前記第１の構造及び前記第２の構造の少なくとも第１のセットが、円形、楕円形、又は矩形断面を有する、請求項１～５の何れか一項に記載の電気エネルギーストレージデバイス。

【請求項7】

前記第１の構造及び前記第２の構造のそれぞれの１つ又は複数の寸法が、ナノメートル範囲内又はマイクロメートル範囲内である、請求項１～６の何れか一項に記載の電気エネルギーストレージデバイス。

【請求項8】

前記第１の構造及び前記第２の構造の厚さが、前記ナノメートル範囲内又は前記マイクロメートル範囲内である、請求項７に記載の電気エネルギーストレージデバイス。

【請求項9】

前記第１のメタ表面層に結合された第１の電極、及び
前記第２のメタ表面層に結合された第２の電極
の少なくとも一方をさらに含む、請求項１～８の何れか一項に記載の電気エネルギーストレージデバイス。

【請求項10】

前記第１のメタ表面層及び前記第２のメタ表面層の少なくとも一方が、電極を形成する導電性ベースを含む、請求項１～８の何れか一項に記載の電気エネルギーストレージデバイス。

【請求項11】

電気エネルギーストレージデバイスの製造方法であって、
（ｉ）第１の導電層を基板上に堆積させることと、
（ｉｉ）前記導電層上にフォトレジスト層をスピンコーティングすることと、
（ｉｉｉ）マスクを前記フォトレジスト層に付与し、及び光の下で前記マスクされたフォトレジスト層を露光させることであって、前記マスクが、予め定義されたパターンを有する、付与し、及び露光させることと、
（ｉｖ）現像により、前記フォトレジスト層の非露光部分を除去することと、
（ｖ）第１の導電性材料が前記フォトレジスト層の前記除去された部分を埋めることを可能にするために、前記導電性材料を前記フォトレジスト層に堆積させることと、
（ｖｉ）第１の導電性構造セットを形成するために前記フォトレジスト層を溶解させることと、
（ｖｉｉ）前記堆積された第１の導電性材料の上に誘電層を形成するために、前記堆積された第１の導電性材料に誘電材料の層を堆積させることと、
（ｖｉｉｉ）第２の構造セットを形成する前記誘電層に第２の導電性材料を堆積させることと、
（ｉｘ）前記第２の構造セットに対して第３の導電性材料を電気めっきすることと、
を含む方法。

【請求項12】

前記基板がシリコン（Ｓｉ）である、請求項１１に記載の方法。

【請求項13】

前記第１の導電層が銀（Ａｇ）を含む、請求項１１又は１２に記載の方法。

【請求項14】

前記第１の導電層がチタン（Ｔｉ）をさらに含む、請求項１３に記載の方法。

【請求項15】

前記フォトレジスト層がＳＵ－８を含む、請求項１１～１４の何れか一項に記載の方法。

【請求項16】

前記光が紫外線（ＵＶ）光を含む、請求項１１～１５の何れか一項に記載の方法。

【請求項17】

前記第１の導電性材料がＡｇを含む、請求項１１～１６の何れか一項に記載の方法。

【請求項18】

前記誘電材料が、溶融石英（ＳｉＯ_２）を含む、請求項１１～１７の何れか一項に記載の方法。

【請求項19】

前記第２の導電性材料がＡｇを含む、請求項１１～１８の何れか一項に記載の方法。

【請求項20】

前記第３の導電性材料がＡｇを含む、請求項１１～１９の何れか一項に記載の方法。

【請求項21】

電源から入力電流を受け取り、前記入力電流の電力の第１の部分を変換し、及び少なくとも１つの出力を介して前記変換された電力を出力するための第１の電力変換回路構成であって、前記第１の電力変換回路構成が、前記電源に結合するための一次側と、前記少なくとも１つの出力に結合するための二次側とを有する第１の変圧器を含む、第１の電力変換回路構成と、
前記第１の電力変換回路構成をバイパスし、及び前記少なくとも１つの出力を介した電力出力のために前記電源から受け取った前記電力の第２の部分を前記第１の変圧器の前記二次側へと直接伝送するために、前記第１の電力変換回路構成と並列に電気的に結合した少なくとも１つの直接電力伝送（ＤＰＴ）チャネルと、
を含む、電力変換装置。

【請求項22】

前記第１の電力変換回路構成が、
電流をスイッチングするために前記第１の変圧器の前記一次側に結合した電流スイッチング構造を含む、請求項２１に記載の装置。

【請求項23】

前記少なくとも１つのＤＰＴチャネルが、第２の変圧器により前記第１の変圧器の前記一次側に結合される、請求項２１又は２２に記載の装置。

【請求項24】

前記第１の変圧器及び前記第２の変圧器が共通コアを共有する、請求項２３に記載の装置。

【請求項25】

前記第１の電力変換回路構成が、ゼロ電圧スイッチング（ＺＶＳ）条件下での動作に適した、少なくとも一対のパワー半導体Ｓ_１及びＳ_２を含む、請求項２１～２４の何れか一項に記載の装置。

【請求項26】

前記少なくとも第１及び第２のパワー半導体が、少なくとも一対の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む、請求項２５に記載の装置。

【請求項27】

ゼロ電流スイッチング（ＺＣＳ）条件下での動作に適した複数の出力ダイオードをさらに含む、請求項２１～２６の何れか一項に記載の装置。

【請求項28】

前記電源を前記第１の電力変換回路構成及び前記少なくとも１つのＤＰＴチャネルに結合させるための入力スイッチをさらに含み、
前記複数の出力ダイオードが、４つのダイオードＤ_１、Ｄ_２、Ｄ_３、及びＤ_４を含み、
Ｄ_１の第１の端部が、第１の入力端を形成するＤ_２の第１の端部に結合され、Ｄ_３の第１の端部が、第２の入力端を形成するＤ_４の第１の端部に結合され、前記第１の入力端及び前記第２の入力端が、前記第１の変圧器の前記二次側、及び前記少なくとも１つのＤＰＴチャネルの出力側に結合され、
Ｄ_１の第２の端部が、第１の出力端を形成するＤ_３の第２の端部に結合され、Ｄ_２の第２のが、第２の出力端を形成するＤ_４の第２の端部に結合され、前記第１の出力端及び前記第２の出力端が、前記少なくとも１つの出力に結合され、
前記装置が、
（ｉ）Ｄ_１及びＤ_４がオンであり、並びにＳ_１が前記ＺＶＳ条件下でオンからオフへ切り換えられる第１のモードと、
（ｉｉ）Ｄ_１及びＤ_４がオンであり、並びにＳ_２が前記ＺＶＳ条件下でオンにされる第２のモードと、
（ｉｉｉ）Ｄ_１及びＤ_４がオフになり、Ｄ_２及びＤ_３が前記ＺＣＳ条件下でオンになり、並びにＳ_２がオンである第３のモードと、
（ｉｖ）Ｓ_２がＺＶＳ条件下でオフにされる第４のモードと、
（ｖ）Ｓ_１がＺＶＳ条件下でオンにされ、並びにＤ_２及びＤ_３がオンである第５のモードと、
（ｖｉ）Ｄ_２及びＤ_３がＺＣＳ条件下でオフになり、Ｄ_１及びＤ４がＺＣＳ条件下でオンになる第６のモードと、
（ｖｉｉ）前記入力電流をゼロにするために前記入力スイッチがオフになる第７のモードと、
を含む複数のモードで動作するのに適している、請求項２５又は２６に従属した請求項２７に記載の装置。

【請求項29】

前記入力スイッチがダイオードである、請求項２８に記載の装置。

【請求項30】

前記装置が、前記入力電流のピーク値及び／又は二乗平均平方根（ＲＭＳ）値を減少させるための疑似連続伝導モード（疑似ＣＣＭ）で前記入力電流を動作させるのに適した、請求項２１～２９の何れか一項に記載の装置。

【請求項31】

前記第１の電力変換回路構成が、第１の共振タンクを含む、請求項２１～３０の何れか一項に記載の装置。

【請求項32】

前記少なくとも１つのＤＰＴチャネルが、少なくとも１つの第２の共振タンクを含む、請求項２１～３１の何れか一項に記載の装置。

【請求項33】

前記入力電流が、交流（ＡＣ）又は直流（ＤＣ）である、請求項２１～３２の何れか一項に記載の装置。

【請求項34】

前記少なくとも１つの出力が、ＡＣ出力又はＤＣ出力を含む、請求項２１～３３の何れか一項に記載の装置。

【請求項35】

前記少なくとも１つの出力が、複数の出力を含み、
前記少なくとも１つのＤＰＴチャネルが、複数のＤＰＴチャネルを含み、及び
前記複数のＤＰＴチャネルの少なくとも２つが、前記複数の出力の異なる出力に結合される、請求項２１～３４の何れか一項に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、その内容が全体として参照により本明細書に援用される、２０１９年１０月１１日に出願された米国仮特許出願第６２／９１４，２３７号の便益を主張するものである。

【0002】

開示の分野
本開示は、一般に、パワーエレクトロニックシステム及びそれらのコンポーネントに関し、特に、エネルギーストレージを提供するためのスーパーキャパシタを使用した高密度エネルギーストレージ装置、並びに電力をある形態から別の形態に変換するための直接電力伝送（direct power transfer）を使用したパワーエレクトロニック装置及び方法に関
する。

【背景技術】

【0003】

背景
パワーエレクトロニック装置及びシステムは、電子デバイスなどの様々な電力消費負荷に電力を供給し、必要であれば、負荷に電力を供給するために電力をある形態から別の形態に変換するための解決策を提供する。電気の使用を伴うほとんど全てのデバイスは、何らかのパワーエレクトロニクス技術を利用する。パワーエレクトロニック装置及びシステムは、通常、電力変換器などのパワーエレクトロニック回路構成を含む。

【0004】

電力源は、通常、発電機、エネルギーストレージ装置及びシステム、並びに関連の回路構成を含む。発電機は、化石燃料（例えば、石炭、天然ガス、及び／又は石油）を使用した電気の発生を用いる従来の火力発電所、及び／又は風力及び／又は太陽エネルギーなどの再生可能エネルギーを用いた発電機の場合がある。

【0005】

再生可能エネルギーは、電力をエンドユーザに提供するためのクリーンで実用的な発電方法である。例えば、住宅エネルギー需要を満たすために、ルーフトップソーラーパネルが多くの注目を集めてきた。風力エネルギーは、風力を獲得して電気を発生させるために使用されてきた。太陽及び風は、それらの顕著な利点により、最も急速に成長している再生可能エネルギーシステムの１つである。

【0006】

再生可能エネルギーは、未来における主流のエネルギー生成技術の１つとなり得るが、再生可能エネルギー技術の幅広い採用を妨げる多くの課題がまだ存在している。これらの課題の幾つかは、以下を含む：
・エネルギー生成は、太陽及び風の間欠性により、信頼できない場合があり、
・太陽／風の環境発電システムの動作点には広範なバリエーションが存在し、これは、システムの効率全体を大きく低下させる可能性があり、並びに
・環境発電システムは、回復力を提供するために、通常、電力系統を必要とする。

【0007】

上述の課題により、既存の太陽／風の環境発電システムは、多くの新たな用途に対して最適の解決策を提供しない場合がある。太陽／風エネルギーシステムの指数関数的成長、及び環境発電システムの景観に対するそれらの影響を考慮すれば、準最適動作は、これらのシステムに対して不利益に大きな影響を及ぼす。

【0008】

エネルギーストレージシステムは、間欠的な再生可能エネルギーソースの上述の課題を
克服するための解決策を提供し、及び信頼性のある再生可能エネルギー発電システムを容易にし得る。

【0009】

エネルギーストレージシステムは、エネルギーを蓄積するための１つ又は複数の電池を含むことが多い。例えば、多くの用途（例えば、電気車両、住宅用エネルギーストレージ、ラップトップ、スマートフォン、タブレットなど）において、リチウムイオン電池が使用されてきた。一部の用途（例えば、グリッドスケールエネルギーストレージ）では、レドックスフロー電池などの他のタイプの電池技術も使用されてきた。

【0010】

大抵は、電池は、ある種のレドックス反応に基づく。したがって、それらは通常、充電及び放電サイクル中に、（通常、過剰なレドックス反応による）活物質の体積変化及び膨張を受ける。一般に、電気化学反応があるときは、ライフサイクルの劣化及び数の減少がある。寿命の延長をもたらすために劣化を軽減させることに関するかなりの研究が行われてきたが、既存の電池の寿命は、まだ限られている。加えて、高性能電池は、通常、可燃性の場合があり、幾つかの安全性リスクを持つ、高価で且つ危険な材料を必要とする。

【0011】

電池の他の欠点は、通常、電池が嵩高いこと、及び通常、電池が低電力密度を有することを含む。

【0012】

スーパーキャパシタは、エネルギーストレージ市場の別の候補として提示されてきた。当業者が理解するように、スーパーキャパシタは、かなりのエネルギーストレージ容量を提供し、電池技術と比較して、特に寿命及びダイナミクスの観点から性能の向上を提供し得る。例えば、電気二重層キャパシタ（ＥＤＬＣ）は、事実上化学反応なしに、ただ単に、電界の生成に基づくものである。したがって、ＥＤＬＣは、非常に長い寿命（例えば、最大、数百万回の充電／放電サイクル）及び非常に高い電力密度を提供し得る。

【0013】

スーパーキャパシタの電力密度は、通常、電池の電力密度よりも数百倍（例えば、１００～１０００倍）高いが、スーパーキャパシタのエネルギー密度（Ｗｈ／リットル単位で測定される体積エネルギー密度）又はＷｈ／Ｋｇ単位で測定される重量エネルギー密度）は、比較的限られている。例えば、電池のエネルギー密度は、通常、スーパーキャパシタのエネルギー密度の数十倍（例えば、３～３０倍）である。実際、スーパーキャパシタの低エネルギー密度は、スーパーキャパシタによって提供される多大な利点にもかかわらず、主流のエネルギーストレージにおいて電池がはるかにより普及している主な理由であるかもしれない。

【0014】

したがって、既存のエネルギーストレージシステムは、通常、（例えば、それらの低エネルギー密度により）嵩高く、通常、寿命が短く、低容量であり、及び値段が高い。したがって、低コストで、高密度エネルギーストレージシステムに対するニーズが存在する。このような高密度エネルギーストレージシステムは、エネルギーシステムの未来に大変革をもたらし得るだけでなく、生物医学（例えば、ウェアラブルデバイス、及び／又はインプラントなど）、ロボット工学、ＩｏＴ（Internet-of-Things）デバイスなどの多くの他の用途においても使用され得る。

【0015】

パワーエレクトロニック装置及びシステムのパワーエレクトロニック回路構成に関して、パワーエレクトロニクス技術及びパワーエレクトロニック変換器が、再生可能エネルギーシステム、エネルギーストレージシステム、電気車両、電子デバイス（例えば、スマートフォン、タブレットなど）、及びＬＥＤ照明などの多くの用途に使用されてきた。したがって、パワーエレクトロニック変換器は、エネルギーシステム及び電子デバイスにおいて重要な役割を果たす。パワーエレクトロニック変換器及びそれらの用途は、指数関数的成長を示してきた。

【0016】

パワーエレクトロニック変換器の効率、電力密度、及び信頼性は、様々な用途にとって非常に重要である。しかしながら、
・パワー半導体のハードスイッチングによる大きなスイッチング損失、
・電力回路構成において使用される様々なコンポーネントの大きな伝導損、及び
・パワーエレクトロニック変換器の信頼性のある動作を確実にしながら、パワーエレクトロニック変換器の動作中に生成された熱を除去するための熱管理の難しさ
などの先行技術の電力変換技術に関連する様々な課題及び困難がある。

【0017】

これらの課題により、先行技術のパワーエレクトロニック変換器は、十分に高い効率、或いは最適な効率を提供しないかもしれない。パワーエレクトロニック変換器及びそれらの用途の普及及び指数関数的成長により、それらの準最適性能又は非効率性が、大きなエネルギーの無駄を生じさせ、結果的に、地球環境に大きな悪影響を生じさせるかもしれない。

【0018】

したがって、上記の問題及び課題を解決するための高効率パワーエレクトロニック変換器に対するニーズがある。

【発明の概要】

【課題を解決するための手段】

【0019】

概要
本開示のある態様によれば、高寿命（例えば、何十万のサイクル範囲内）及び非常に高いエネルギー／電力密度を有する超高密度エネルギーストレージ装置及びシステムが提供される。

【0020】

本開示のある態様によれば、導電性又は半導電性の第１のメタ表面層と、導電性又は半導電性の第２のメタ表面層と、第２のメタ表面層から第１のメタ表面層を電気的に絶縁するために第１のメタ表面層と第２のメタ表面層との間に挟まれた誘電層と、を含む電気エネルギーストレージデバイスが提供される。

【0021】

幾つかの実施形態では、第１のメタ表面層は、複数のナノスケール又はマイクロスケールの第１の構造を含み、第２のメタ表面層は、複数のナノスケール又はマイクロスケールの第２の構造を含み、並びに第１の構造及び第２の構造は、互いに対して電気接触なしに延在する。

【0022】

幾つかの実施形態では、第１の構造は、それらの遠位端で複数の凹部を含み、及び第２の構造の少なくとも第２のセットが、第１の構造の凹部内に凹部と電気接触することなく収容される。

【0023】

幾つかの実施形態では、第１の構造は、遠位端において凹部を有する複数の第１のロッドを含み、及び第２の構造の少なくとも一部が、第１のロッドの凹部内に凹部と電気接触することなく収容される。

【0024】

幾つかの実施形態では、第１の構造は、複数の第１のロッドを含み、及び第２の構造は、第１のロッドと交互配置される複数の第２のロッドを含む。

【0025】

幾つかの実施形態では、第１の構造及び第２の構造の少なくとも第１のセットが、円形、楕円形、又は矩形断面を有する。

【0026】

幾つかの実施形態では、第１の構造及び第２の構造のそれぞれの１つ又は複数の寸法が
、ナノメートル範囲内又はマイクロメートル範囲内である。

【0027】

幾つかの実施形態では、第１の構造及び第２の構造の厚さが、ナノメートル範囲内又はマイクロメートル範囲内である。

【0028】

幾つかの実施形態では、第１のメタ表面層に結合された第１の電極、及び第２のメタ表面層に結合された第２の電極の少なくとも一方をさらに含む電気エネルギーストレージデバイス。

【0029】

幾つかの実施形態では、第１のメタ表面層及び第２のメタ表面層の少なくとも一方は、電極を形成する導電性ベースを含む。

【0030】

ある態様によれば、及び幾つかの実施形態において、電気エネルギーストレージデバイスの製造方法が提供され、この方法は、（ｉ）第１の導電層を基板上に堆積させることと、（ｉｉ）導電層上にフォトレジスト層をスピンコーティングすることと、（ｉｉｉ）マスクをフォトレジスト層に付与し、及び光の下でマスクされたフォトレジスト層を露光させることであって、マスクが、予め定義されたパターンを有する、付与し、及び露光させることと、（ｉｖ）現像により、フォトレジスト層の非露光部分を除去することと、（ｖ）第１の導電性材料がフォトレジスト層の除去された部分を埋めることを可能にするために、導電性材料をフォトレジスト層に堆積させることと、（ｖｉ）第１の導電性構造セットを形成するためにフォトレジスト層を溶解させることと、（ｖｉｉ）堆積された第１の導電性材料の上に誘電層を形成するために、堆積された第１の導電性材料に誘電材料の層を堆積させることと、（ｖｉｉｉ）第２の構造セットを形成する誘電層に第２の導電性材料を堆積させることと、（ｉｘ）第２の構造セットに対して第３の導電性材料を電気めっきすることと、を含む。

【0031】

幾つかの実施形態では、基板は、シリコン（Ｓｉ）である。

【0032】

幾つかの実施形態では、第１の導電層は、銀（Ａｇ）を含む。

【0033】

幾つかの実施形態では、第１の導電層は、チタン（Ｔｉ）をさらに含む。

【0034】

幾つかの実施形態では、フォトレジスト層は、ＳＵ－８を含む。

【0035】

幾つかの実施形態では、光は、紫外線（ＵＶ）光を含む。

【0036】

幾つかの実施形態では、第１の導電性材料は、Ａｇを含む。

【0037】

幾つかの実施形態では、誘電材料は、溶融石英（ＳｉＯ２）を含む。

【0038】

幾つかの実施形態では、第２の導電性材料は、Ａｇを含む。

【0039】

幾つかの実施形態では、第３の導電性材料は、Ａｇを含む。

【0040】

ある態様によれば、及び幾つかの実施形態において、直接電力伝送（ＤＰＴ）を使用するパワーエレクトロニック変換システム及びパワーエレクトロニック変換器が提供される。本明細書に開示されるパワーエレクトロニック変換器は、様々な用途に関して、非常に効率的で、且つ信頼性のある解決策を提供することができる。

【0041】

ある態様によれば、及び幾つかの実施形態において、電源から入力電流を受け取り、入
力電流の電力の第１の部分を変換し、及び少なくとも１つの出力を介して変換された電力を出力するための第１の電力変換回路構成であって、第１の電力変換回路構成が、電源に結合するための一次側と、少なくとも１つの出力に結合するための二次側とを有する第１の変圧器を含む、第１の電力変換回路構成と、第１の電力変換回路構成をバイパスし、及び少なくとも１つの出力を介した電力出力のために電源から受け取った電力の第２の部分を第１の変圧器の二次側へと直接伝送するために、第１の電力変換回路構成と並列に電気的に結合した少なくとも１つの直接電力伝送（ＤＰＴ）チャネルと、を含む電力変換装置が提供される。

【0042】

幾つかの実施形態では、第１の電力変換回路構成は、電流をスイッチングするために第１の変圧器の一次側に結合した電流スイッチング構造を含む。

【0043】

幾つかの実施形態では、少なくとも１つのＤＰＴチャネルは、第２の変圧器により第１の変圧器の一次側に結合される。

【0044】

幾つかの実施形態では、第１の変圧器及び第２の変圧器は、共通コアを共有する。

【0045】

幾つかの実施形態では、第１の電力変換回路構成は、ゼロ電圧スイッチング（ＺＶＳ）条件下での動作に適した、少なくとも一対のパワー半導体Ｓ_１及びＳ_２を含む。

【0046】

幾つかの実施形態では、少なくとも第１及び第２のパワー半導体は、少なくとも一対の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。

【0047】

幾つかの実施形態では、装置は、ゼロ電流スイッチング（ＺＣＳ）条件下での動作に適した複数の出力ダイオードをさらに含む。

【0048】

幾つかの実施形態では、装置は、電源を第１の電力変換回路構成及び少なくとも１つのＤＰＴチャネルに結合させるための入力スイッチをさらに含み、複数の出力ダイオードは、４つのダイオードＤ_１、Ｄ_２、Ｄ_３、及びＤ_４を含み、Ｄ_１の第１の端部が、第１の入力端を形成するＤ_２の第１の端部に結合され、Ｄ_３の第１の端部が、第２の入力端を形成するＤ_４の第１の端部に結合され、第１の入力端及び第２の入力端は、第１の変圧器の二次側、及び少なくとも１つのＤＰＴチャネルの出力側に結合され、Ｄ_１の第２の端部が、第１の出力端を形成するＤ_３の第２の端部に結合され、Ｄ_２の第２のが、第２の出力端を形成するＤ_４の第２の端部に結合され、第１の出力端及び第２の出力端は、少なくとも１つの出力に結合され、装置は、（ｉ）Ｄ_１及びＤ_４がオンであり、並びにＳ_１がＺＶＳ条件下でオンからオフへ切り換えられる第１のモードと、（ｉｉ）Ｄ_１及びＤ_４がオンであり、並びにＳ_２がＺＶＳ条件下でオンにされる第２のモードと、（ｉｉｉ）Ｄ_１及びＤ_４がオフになり、Ｄ_２及びＤ_３がＺＣＳ条件下でオンになり、並びにＳ_２がオンである第３のモードと、（ｉｖ）Ｓ_２がＺＶＳ条件下でオフにされる第４のモードと、（ｖ）Ｓ_１がＺＶＳ条件下でオンにされ、並びにＤ_２及びＤ_３がオンである第５のモードと、（ｖｉ）Ｄ_２及びＤ_３がＺＣＳ条件下でオフになり、Ｄ_１及びＤ４がＺＣＳ条件下でオンになる第６のモードと、（ｖｉｉ）入力電流をゼロにするために入力スイッチがオフになる第７のモードと、を含む複数のモードで動作するのに適している。

【0049】

幾つかの実施形態では、入力スイッチは、ダイオードである。

【0050】

幾つかの実施形態では、装置は、入力電流のピーク値及び／又は二乗平均平方根（ＲＭＳ）値を減少させるための疑似連続伝導モード（疑似ＣＣＭ）で入力電流を動作させるのに適する。

【0051】

幾つかの実施形態では、第１の電力変換回路構成は、第１の共振タンクを含む。

【0052】

幾つかの実施形態では、少なくとも１つのＤＰＴチャネルは、少なくとも１つの第２の共振タンクを含む。

【0053】

幾つかの実施形態では、入力電流は、交流（ＡＣ）又は直流（ＤＣ）である。

【0054】

幾つかの実施形態では、少なくとも１つの出力は、ＡＣ出力又はＤＣ出力を含む。

【0055】

幾つかの実施形態では、少なくとも１つの出力は、複数の出力を含み、少なくとも１つのＤＰＴチャネルは、複数のＤＰＴチャネルを含み、及び複数のＤＰＴチャネルの少なくとも２つが、複数の出力の異なる出力に結合される。

【0056】

図面の簡単な説明
異なる図面の同一の参照番号が同一の要素を示す以下の図面を参照して、本開示の実施形態をこれより説明する。

【図面の簡単な説明】

【0057】

【図1】従来のキャパシタの基本動作を示す模式図である。

【図2】電気二重層キャパシタ（ＥＤＬＣ）の基本構造を示す模式図である。

【図3A】カーボンナノチューブ（ＣＮＴ）ベースのＥＤＬＣを示す模式図である。

【図3B】グラフェンベースのＥＤＬＣを示す模式図である。

【図4】本開示の幾つかの実施形態によるスーパーキャパシタの模式図である。

【図5A】本開示のさらに幾つかの実施形態によるスーパーキャパシタの模式図である。

【図5B】図５Ａに示されるスーパーキャパシタの円筒ナノ／マイクロ構造を示す模式図である。

【図5C】図５Ａに示されるスーパーキャパシタの立方体ナノ／マイクロ構造を示す模式図である。

【図6A】本開示のさらに幾つかの実施形態によるスーパーキャパシタの模式図である。

【図6B】本開示の幾つかの実施形態によるスーパーキャパシタの模式図である。

【図7A-7C】図７Ａは本開示のさらに幾つかの実施形態によるスーパーキャパシタの斜視図であり、図７Ｂは断面Ａ－Ａに沿った、図７Ａに示されるスーパーキャパシタの斜視断面図であり、図７Ｃは図７Ａに示されるスーパーキャパシタの分解斜視図である。

【図8A-8F】図８Ａ～図８Ｆは、本開示の幾つかの実施形態による、図７Ａに示されるスーパーキャパシタの製造プロセスを示す。

【図8G-8L】図８Ｇ～図８Ｋは、本開示の幾つかの実施形態による、図７Ａに示されるスーパーキャパシタの製造プロセスを示し、図８Ｌは、図８Ａ～８Ｋの凡例を示す。

【図9】ＤＣマイクログリッドの例示的配置を示す模式図である。

【図10A】本開示の幾つかの実施形態による、パワーエレクトロニック変換システムの模式図であり、交流（ＡＣ）電源、直流（ＤＣ）負荷、及びそれらの間のＡＣ－ＤＣ（ＡＣ／ＤＣ）電力変換器を有するパワーエレクトロニック変換システムを示す。

【図10B】本開示の幾つかの実施形態による、パワーエレクトロニック変換システムの模式図であり、ＤＣ電源、ＤＣ負荷、及びそれらの間のＤＣ－ＤＣ（ＤＣ／ＤＣ）電力変換器を有するパワーエレクトロニック変換システムを示す。

【図10C】本開示の幾つかの実施形態による、パワーエレクトロニック変換システムの模式図であり、ＤＣ電源、ＡＣ負荷、及びそれらの間のＤＣ－ＡＣ（ＤＣ／ＡＣ）電力変換器を有するパワーエレクトロニック変換システムを示す。

【図10D】本開示の幾つかの実施形態による、パワーエレクトロニック変換システムの模式図であり、ＡＣ電源、ＡＣ負荷、及びそれらの間のＡＣ－ＡＣ（ＡＣ／ＡＣ）電力変換器を有するパワーエレクトロニック変換システムを示す。

【図11】図１０Ｂに示されるパワーエレクトロニック変換システムで使用するための先行技術の共振ＤＣ／ＤＣ変換器の回路構成の模式図である。

【図12】図１０Ｂに示されるパワーエレクトロニック変換システムで使用するための先行技術の非共振ＤＣ／ＤＣ変換器の回路構成の模式図である。

【図13】図１０Ａに示されるパワーエレクトロニック変換システムで使用するためのＡＣ／ＤＣ変換器の回路構成の模式図である。

【図14】パワー半導体が全ての入力電力を処理することを示すための電力フローをブロック矢印が示す、図１２に示された先行技術の非共振ＤＣ／ＤＣ変換器の回路構成の模式図である。

【図15】本開示の幾つかの実施形態による、直接電力伝送（ＤＰＴ）を使用したパワーエレクトロニック変換システムの模式図であり、パワーエレクトロニック変換システムは、電力変換回路構成と、共に並列に電気結合されたＤＰＴチャネルとを有するパワーエレクトロニック変換器を含む。

【図16A】本開示の幾つかの実施形態による、図１５に示されるＤＣ／ＤＣ変換器の回路構成の模式図である。

【図16B】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図16C】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図16D】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図16E】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図16F】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図16G】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図16H】図１６Ａに示されるＤＣ／ＤＣ変換器の異なる動作モードを示す。

【図17】図１６Ａに示されるＤＣ／ＤＣ変換器の主要波形を示す。

【図18】図１６Ａに示されるＤＣ／ＤＣ変換器の簡略化回路を示す模式図である。

【図19】図１６Ａに示されるＤＣ／ＤＣ変換器のｎ_φ及びｎ_ｆの異なる値の観点から、図１６Ａに示されるＤＣ／ＤＣ変換器のパラメータＰ_{ＤＰＴ，ｎ}のプロットを示す。

【図20】結合係数ｋの観点から、図１６Ａに示されるＤＣ／ＤＣ変換器のインダクタンスＬ_１、Ｌ_２、及びＭのプロットを示す。

【図21A】公称負荷での図１６Ａに示されるＤＣ／ＤＣ変換器のシミュレーション結果を示し、スイッチＳ_１の波形を示す。

【図21B】公称負荷での図１６Ａに示されるＤＣ／ＤＣ変換器のシミュレーション結果を示し、スイッチＳ_２の波形を示す。

【図21C】公称負荷での図１６Ａに示されるＤＣ／ＤＣ変換器のシミュレーション結果を示し、結合インダクタの電流波形を示す。

【図21D】公称負荷での図１６Ａに示されるＤＣ／ＤＣ変換器のシミュレーション結果を示し、ｖ_ｉｎｖ、ｖ_ｐｒｉｍ、及びｉ_Ｌｓの波形を示す。

【図21E】公称負荷での図１６Ａに示されるＤＣ／ＤＣ変換器のシミュレーション結果を示し、ｖ_ｓｅｃ及びｉ_ｔの波形を示す。

【図21F】公称負荷での図１６Ａに示されるＤＣ／ＤＣ変換器のシミュレーション結果を示し、出力ダイオードＤ_１及びＤ_２の電流及び電圧波形を示す。

【図22】図１６Ａに示されるＤＣ／ＤＣ変換器のプロトタイプの写真である。

【図23A】全負荷条件下で図２２に示されるプロトタイプから得られた実験波形を示す。

【図23B】全負荷条件下で図２２に示されるプロトタイプから得られた実験波形を示す。

【図23C】全負荷条件下で図２２に示されるプロトタイプから得られた実験波形を示す。

【図23D】全負荷条件下で図２２に示されるプロトタイプから得られた実験波形を示す。

【図23E】全負荷条件下で図２２に示されるプロトタイプから得られた実験波形を示す。

【図23F】全負荷条件下で図２２に示されるプロトタイプから得られた実験波形を示す。

【図24A】公称電力の５０％での図２２に示されるプロトタイプから得られた実験波形を示す。

【図24B】公称電力の５０％での図２２に示されるプロトタイプから得られた実験波形を示す。

【図24C】公称電力の５０％での図２２に示されるプロトタイプから得られた実験波形を示す。

【図24D】公称電力の５０％での図２２に示されるプロトタイプから得られた実験波形を示す。

【図24E】公称電力の５０％での図２２に示されるプロトタイプから得られた実験波形を示す。

【図24F】公称電力の５０％での図２２に示されるプロトタイプから得られた実験波形を示す。

【図25】定格電力の２０％～１００％の図２２に示されるプロトタイプから測定された効率を示す。

【図26】本開示の幾つかの実施形態による、図１５に示されるＡＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図である。

【図27】本開示の幾つかの実施形態による、図１５に示されるＤＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それの電力変換回路構成が、共振タンクを含む。

【図28】本開示の幾つかの実施形態による、図１５に示されるＤＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それのＤＰＴチャネルが、共振タンクを含む。

【図29】本開示の幾つかの実施形態による、図１５に示されるＤＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それの電力変換回路構成及びＤＰＴチャネルのそれぞれが、共振タンクを含む。

【図30】本開示の幾つかの実施形態による、図１５に示されるＡＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それの電力変換回路構成が、共振タンクを含む。

【図31】本開示の幾つかの実施形態による、図１５に示されるＡＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それのＤＰＴチャネルが、共振タンクを含む。

【図32】本開示の幾つかの実施形態による、図１５に示されるＡＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それの電力変換回路構成及びＤＰＴチャネルのそれぞれが、共振タンクを含む。

【図33】本開示の幾つかの実施形態による、図１５に示されるＤＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それの電力変換回路構成及びＤＰＴチャネルが、コイルが別々に共通コアに巻き付けられた共通磁気素子構造を共有した変圧器を含む。

【図34】本開示の幾つかの実施形態による、図１５に示されるＤＣ／ＤＣパワーエレクトロニック変換器の回路構成の模式図であり、それの電力変換回路構成及びＤＰＴチャネルが、中心タップ変圧器として実装された共通磁気素子構造を共有した変圧器を含む。

【図35】本開示の幾つかの実施形態による、ＤＰＴを使用するパワーエレクトロニック変換システムの模式図であり、パワーエレクトロニック変換システムは、電力変換回路構成と、共に並列に電気結合された複数のＤＰＴチャネルとを有するパワーエレクトロニック変換器を含む。

【図36】本開示の幾つかの実施形態による、図３５に示される例示的ＤＣ／ＤＣ変換器の回路構成の模式図であり、パワーエレクトロニック変換システムは、電力変換回路構成と、共に並列に電気結合された２つのＤＰＴチャネルとを有するパワーエレクトロニック変換器を含む。

【図37】本開示の幾つかの実施形態による、ＤＰＴを使用するパワーエレクトロニック変換システムの模式図であり、パワーエレクトロニック変換システムは、電力変換回路構成と、共に並列に電気結合された複数のＤＰＴチャネルとを有する多出力パワーエレクトロニック変換器を含む。

【図38】本開示の幾つかの実施形態による、図３７に示される例示的多出力ＤＣ／ＤＣ変換器の回路構成の模式図であり、パワーエレクトロニック変換システムは、電力変換回路構成と、共に並列に電気結合された２つのＤＰＴチャネルとを有するパワーエレクトロニック変換器を含む。

【発明を実施するための形態】

【0058】

詳細な説明
本明細書の実施形態は、パワーエレクトロニックシステム、並びにスーパーキャパシタの形態のエネルギーストレージ装置／サブシステム及びパワーエレクトロニック装置／サブシステムなどのパワーエレクトロニックシステムのコンポーネントに関する。

【0059】

スーパーキャパシタ
ある態様によれば、及び幾つかの実施形態において、電池のエネルギー密度を上回ることができる、大きく増加したエネルギー密度を有するスーパーキャパシタが提供される。本明細書に開示されるスーパーキャパシタの構造は、スーパーキャパシタ技術をエネルギーストレージ市場の最前線に導き得る。

【0060】

図１は、誘電材料１４の層が間に挟まれる一対の電極１２を含む従来のキャパシタ１０の基本動作を示す。電力は、負荷１８に電力を供給するための導体１６によって、電極１２から出力される。

【0061】

図１によれば、キャパシタ１０のキャパシタンスは、

【数1】

によって得られ、式中、Ｃは、キャパシタンス（ファラド単位）であり、εは、誘電材料１４の電気ファイルされた誘電率（定数）であり、Ａは、２つの電極１２間の重なりの面積（ｍ^２単位）であり、ｄは、電極１２間の距離（メートル単位）である。幾つかの実施形態では、距離ｄに関して、メートルの代わりにセンチメートル（ｃｍ）を使用することもできる。

【0062】

キャパシタ１０に蓄積されたエネルギーは、

【数2】

によって得られ、式中、Ｖは、電極１２に印加される電圧（ボルト単位）である（上述の単位を使用、エネルギーＷは、ジュール単位である）。

【0063】

エネルギーの式（２）は、キャパシタ１０のエネルギー密度に影響を与えるパラメータを示す。これらのパラメータは、
・２つの電極１２間のオーバーラップ面積Ａ、
・電極１２間の距離ｄ、
・誘電材料１４の電界誘電率、及び
・キャパシタ１０の動作電圧Ｖ
である。

【0064】

図１に示される構造に類似した単純な構造を用いた場合、キャパシタンスＣ及び蓄積されたエネルギーＷは、キャパシタ１０をエネルギー蓄積目的で実行可能な選択肢とするには、あまりにも小さ過ぎることが多い。先行技術では、上述のパラメータを最適化し、キャパシタのエネルギー密度を増加させる（この場合、「スーパーキャパシタ」と表記され得る）ために、多くの努力が行われてきた。

【0065】

図２は、電気二重層キャパシタ（ＥＤＬＣ）２０の基本構造を示す。この構造では、電極（すなわち、アノード２２及びカソード２４）が、セパレータ２６（膜など）によって離隔され、電解質２８が、電極２２、２４とセパレータ２６との間に挟まれている。ＥＤＬＣ２０は、電荷分離（図１に示される従来のキャパシタ１０と同じ機構）によりエネルギーを蓄積する。見て分かるように、ＥＤＬＣ２０の構造は、対称的であり、別の極性を提供し得る。主なエネルギーは、２つの電極２２及び２４間の電極に蓄積される。電界が強くなるほど、より多くのエネルギーがＥＤＬＣ２０に蓄積される。

【0066】

図２に示されるように、ＥＤＬＣ２０は、電解質２８と正／負電極２２及び２４との間の界面で２つの分離した電荷層３０を含む（これが、電気二重層キャパシタの名前の由来である）。これは、単一層電荷分離のみを含む従来の構造とは異なる。ＥＤＬＣ２０では、電気二重層３０間の距離は、従来の構造１０のものよりもはるかに小さい。したがって、キャパシタンス、ひいては蓄積エネルギーが、従来の構造１０のものと比較して、数桁増加し得る。

【0067】

面積及び距離は、ＥＤＬＣ２０の高容量及び高エネルギー密度を達成するために制御され得る主なパラメータである。ＥＤＬＣにおいて、高比表面積が一般に望ましいため、高容量及び高エネルギー密度が、ナノ構造などの高比表面積及び良好な導電率を有する材料を使用することによって達成され得る。このようなナノ構造の例は、カーボンナノチューブ（ＣＮＴ）及びグラフェンを含み、ＣＮＴは、１次元（１Ｄ）構造であり、グラフェンは、２次元（２Ｄ）構造である。グラフェンは、ＣＮＴと比較して、さらにより大きな比表面積を有し、したがって、多くのＥＤＬＣ構造において使用されてきた。図３Ａ及び３Ｂは、ＣＮＴ３０を備えたＥＤＬＣ、及びグラフェン４０を備えたＥＤＬＣの構造をそれぞれ示す。図示されるように、ＣＮＴ３０を備えたＥＤＬＣ、及びグラフェン４０を備えたＥＤＬＣの構造は、ＥＤＬＣ３０及び４０が、電極２２、２４とセパレータ２６との間に挟まれたＣＮＴ３０及びグラフェン４０をそれぞれ含むことを除き、図２に示されるＥＤＬＣ２０の構造と類似する。

【0068】

カーボンナノ構造は、高比表面積を提供し、及び大きな数の充電／放電サイクルを提供し得るが、それらをＥＤＬＣに使用するためには幾つかの課題がある。これらの課題は、主に、ＥＤＬＣ用のカーボンナノ構造の合成及び製造、並びにデバイスの一貫性に関連する。また、カーボンナノ構造がＥＤＬＣの性能を大幅に向上させたという事実にもかかわらず、それらのエネルギー密度は、まだ、電池のエネルギー密度よりも低い場合がある。

【0069】

ＣＮＴ及びグラフェン構造は、比表面積、及びその結果として容量を効果的に増加させ
るが、このような増加は、多少ランダムであり、比表面積の理論上のフルサイズを達成することはできない。例えば、理論上は、グラフェンは、数千ｍ^２／ｇ（２６３０ｍ^２／ｇ）の比表面積を達成すべきである。しかしながら、グラフェンの実際的に達成される比表面積は、数十、又は多くても数百ｍ^２／ｇほどである。主な問題は、これらのナノ構造の原子及び分子構造に由来する。

【0070】

ここで図４を参照すると、本開示の幾つかの実施形態によるスーパーキャパシタが示され、一般に、参照番号１００を使用して識別される。図示されるように、スーパーキャパシタ１００は、一対の電極層１０２Ａ及び１０２Ｂ（まとめて参照番号１０２を使用して識別される）と、電極層１０２間に挟まれる誘電層１０４とを含む。これらの実施形態では、各電極層１０２は、比表面積を増加させるためにそれぞれの電極層１０２に結合された導電性又は半導電性メタ表面と、メタ表面を互いに電気的に絶縁するためにメタ表面間に挟まれた適切な誘電材料とを含む。

【0071】

その内容が全体として参照により本明細書に援用される、Nanfang Yu,Patrice Genevet,Mikhail A.Kats,Francesco Aieta,Jean-Philippe Tetienne,Federico Capasso及びZeno Gaburroによる、「LIGHT PROPAGATION WITH PHASE DISCONTINUITIES:GENERALIZED LAWS OF REFLECTION AND REFRACTION」というタイトルの学術論文（Science volume 334,issue 6054,pages 333-337(2011)）は、光学分野での使用の観点からメタ表面を記載している。

【0072】

本明細書に開示するスーパーキャパシタ１００に使用される導電性又は半導電性メタ表面は、上述の学術論文に記載されたものと類似する場合があるが、必ずしも本明細書に記載される光学特徴を示す必要はない。

【0073】

具体的には、スーパーキャパシタ１００に使用される導電性又は半導電性メタ表面は、ナノスケール間隔を有して配置された重畳ナノスケール構造（「ナノ構造」とも表記される）を有する２次元（２Ｄ）表面を持つ構造であり、ナノスケール構造は、１つ又は複数の適切な導電性又は半導電性材料から成る。

【0074】

幾つかの実施形態では、ナノスケール構造は、それの１つ又は複数の寸法がナノメートル（ｎｍ）範囲内（例えば、１マイクロメートル（μｍ）未満）である構造でもよく、「ナノスケール間隔」は、ナノスケール構造間の間隔がナノメートル範囲内であることを意味する。幾つかの実施形態では、ナノスケール構造は、複数のナノロッド（「アンテナ」とも表記される）を含み得る。幾つかの実施形態では、ナノスケール構造１２４は、複数のＶ字形ナノロッドを含み得る。ナノスケール構造は、周期又は反復パターンを形成してもよく、各パターンは、異なる形状及び寸法の複数のナノスケール構造を含み得る。

【0075】

幾つかの実施形態では、各電極層１０２のメタ表面は、複数のマイクロスケール構造を含んでもよい（すなわち、それの１つ又は複数の寸法が、マイクロメートル範囲内（例えば、１ミリメートル（ｍｍ）未満）であり、及び／又はそれらの間にマイクロスケール間隔を有する。

【0076】

本明細書に開示するスーパーキャパシタ１００は、「メタスーパーキャパシタ」又は「メタキャパシタ」と表記されることがある。メタ表面を使用することによって、有効面積が、ナノ／マイクロ構造によって、これらの円柱／円筒のサイズがナノメートル又はマイクロメートル範囲内となり得るため、大いに増加する。

【0077】

幾つかの実施形態では、電極層１０２のメタ表面のナノ／マイクロ構造は、互いに対して電気接触なしに延在し、それらの間に挟まれる誘電層１０４によって電気的に絶縁される。メタ表面のナノ／マイクロ構造は、ナノスケール又はマイクロスケール間隔を有する
ため、結果として、メタ表面間の距離は大幅に減少する。その結果、本明細書に開示するスーパーキャパシタ１００は、超高エネルギー密度を提供することができ、及び安定したデバイス性能を提供することができる。

【0078】

例えば、図５Ａは、ある実施形態におけるスーパーキャパシタ１００の構造を示す。図示されるように、スーパーキャパシタ１００は、一対の電極層１０２Ａ及び１０２Ｂと、それらの間に挟まれた誘電層１０４とを含む。

【0079】

各電極層１０２Ａ、１０２Ｂは、メタ表面１０６Ａ、１０６Ｂ（まとめて参照番号１０６を使用して識別される）を含み、ナノ構造が、比表面積を増加させ、及びそれらの間の間隔を減少させるために、インターロック円柱に配置される。具体的には、電極層１０２Ａは、第１の電極層１０２Ａの２Ｄ表面から延在し、及び開口遠位端を有する（すなわち、それらの遠位端で凹部を有する）中空ロッドの形態の複数の第１のナノ構造（参照番号１０６Ａを使用することによっても識別される）を含む第１のメタ表面１０６Ａを含む。

【0080】

電極層１０２Ｂは、第２の電極層１０２Ｂの２Ｄ表面から延在する中実又は中空ロッドの形態の複数の第２のナノ構造（参照番号１０６Ｂを使用することによっても識別される）を含む第２のメタ表面１０６Ｂを含む。第２のナノ構造が中空ロッドである実施形態において、このような中空ロッドは、比表面積をさらに増加させるための開口遠位端も含み得る。

【0081】

これらの実施形態では、第２のナノ構造１０６Ｂの少なくとも一部は、電気接触なしに、それぞれの第１のナノ構造１０６Ａの凹部内に収容され、それによって、インターロック円柱が形成される。第１及び第２のナノ構造１０６Ａ及び１０６Ｂは、電荷を分離する誘電層１０４の適切な誘電材料によって分離される。

【0082】

幾つかの実施形態では、インターロック円柱１０６は、第２のマイクロ構造１０６Ｂの少なくとも一部がそれぞれの第１のマイクロ構造１０６Ａ内に収容された状態で、第１及び第２のマイクロ構造１０６Ａ及び１０６Ｂを含み得る。

【0083】

様々な実施形態において、第１及び第２のナノ／マイクロ構造１０６Ａ及び１０６Ｂは、任意の適切な形状でよい。例えば、図５Ｂに示されるような幾つかの実施形態では、第１及び第２のナノ／マイクロ構造１０６Ａ及び１０６Ｂは、円形又は楕円形の断面を有する円筒形状でもよい。図５Ｃに示されるような幾つかの実施形態では、第１及び第２のナノ／マイクロ構造１０６Ａ及び１０６Ｂは、矩形断面を有する立方体形状でもよい。

【0084】

本明細書に開示するスーパーキャパシタ１００は、比表面積（すなわち、有効オーバーラップ面積）を実質的に増加させ、及び電極層１０２間の距離を大幅に減少させることによって、蓄積エネルギーを大いに増加させることができる。既存のＥＤＬＣと比較して、スーパーキャパシタ１００は、それのキャパシタンス、ひいてはその中に蓄積されるエネルギーが、何桁も増加し得るように、表面積を十分に利用することができる。

【0085】

上記の実施形態では、第２の構造１０６Ｂの少なくとも一部を対応する第１の構造１０６Ａの凹部内に収容することによって、電気接触なしに互いに対して延在する第１及び第２のナノスケール又はマイクロスケール構造１０６Ａ及び１０６Ｂ。

【0086】

図６Ａに示されるような幾つかの実施形態では、第１のメタ表面１０６Ａは、ナノスケール又はマイクロスケールロッドを全く含まない。より正確に言えば、第１のメタ表面１０６Ａは、電気接触なしに、ナノ／マイクロ構造１０６Ｂを内部に収容するための複数のナノスケール又はマイクロスケール凹部を含む。

【0087】

図６Ｂに示されるような幾つかの実施形態では、第１及び第２のメタ表面１０６Ａ及び１０６Ｂのナノスケール又はマイクロスケール構造は、電気接触なしに交互配置される（すなわち、お互い隣接して）。

【0088】

上記の実施形態では、各メタ表面は、導電性ベース上にナノ／マイクロ構造を堆積させることによって形成され、この導電性ベースは、電極層としても機能する。したがって、これらの実施形態では、さらなる又は別個の電極層は必要ない場合がある。さらに幾つかの実施形態では、各メタ表面は、別の電極層に結合されてもよく、上記別の電極層と導電性がある。

【0089】

上記の通り、スーパーキャパシタ１００の有効表面積は、ナノロッド又はナノピラーを電極１０２の設計に組み込むことによって大きく増加する。ナノピラーは、円形、楕円形、正方形、又は製造に適したその他の形状を有してもよい。電極１０２間の小さなギャップを維持するために、一方の電極のナノピラーは、他方の電極のものに対して相補形状を有し得る。誘電層は、電極１０２のナノスケール構造間のギャップ内を埋め、及びそれらを互いに電気的に絶縁させるために、ＳｉＯ_２、Ａｌ_２Ｏ_３、又は高破壊電圧を有する他の誘電材料などの適切な誘電材料を含む。

【0090】

スーパーキャパシタ１００は、比表面積を実質的に増加させ、及び電極間の距離を大幅に減少させることによって、蓄積エネルギーを大いに増加させることができる。したがって、本明細書に開示するスーパーキャパシタ１００の構造の影響は、３つの部分から成る：
・有効オーバーラップ面積を増加させること、
・電極間の距離を減少させること、及び
・極薄小フォームファクタ構造で高エネルギーストレージを作ること。

【0091】

既存のＥＤＬＣと比べて、本明細書に開示するスーパーキャパシタ１００は、キャパシタンスを最大化するために表面積を十分に利用することができ、その結果として、蓄積エネルギーが、何桁も増加され得る。

【0092】

基本的に非常に薄い表面であるため、本明細書に開示されるスーパーキャパシタ１００は、簡単に光起電性パネルと一体化させることができる。また、代替的に、スーパーキャパシタ１００は、パネルによって生成された電荷を直接蓄積するためのシリコンベースの光起電性パネルの片面上に直接製造されてもよく、それによって、光起電性セルからの電荷を離れたストレージ内に伝送することに関連する損失が排除される。二次的利点として、単一のシリコン基板の両面上に光起電性パネル及びストレージデバイスの両方を有することは、デバイス全体のサイズを大幅に減少させることができ、そうでなければ電荷生成場所とストレージ場所とをつなぐために必要とされる電子回路を無くすことができる。

【0093】

図７Ａは、幾つかの実施形態におけるスーパーキャパシタ１００を示し、図７Ｂは、断面Ａ－Ａに沿った、図７Ａに示されるスーパーキャパシタ１００の斜視断面図であり、図７Ｃは、それの分解斜視図である。

【0094】

図８Ａ～８Ｋは、本開示の幾つかの実施形態による、図７Ａに示されるスーパーキャパシタ１００の製造プロセスを示す。図８Ｌは、図８Ａ～８Ｋの凡例を示す。

【0095】

図８Ａに示されるように、シリコン（Ｓｉ）基板などのベース材料２０２が準備される（準備ステップ）。図８Ｂに示されるように、例えば、チタン（Ｔｉ）及び銀（Ａｇ）の導電層２０４が、電子ビーム又は熱蒸発器を使用してシリコン基板上に堆積される（Ａｇ
堆積ステップ）。これらの実施形態において、Ｔｉ層は、接着層として使用される。図８Ｃに示されるように、ＳＵ－８の層などのフォトレジスト層２０６が、導電層２０４上にスピンコーティングされる（ＳＵ－８スピンコーティングステップ）。

【0096】

図８Ｄに示されるように、紫外線（ＵＶ）光２０８が、ナノピラーパターンを定義するために、適切なマスク層２１０を用いてフォトレジスト層２０６に向けて放射される（ＵＶ露光ステップ）。図８Ｅに示されるように、フォトレジスト層の露光部分が、架橋結合される。図８Ｆに示されるように、フォトレジスト層の非露光部分は、現像により除去される（現像ステップ）。

【0097】

図８Ｇに示されるように、Ａｇ層２１２が、フォトレジスト層の除去された部分によって形成されたパターン内に堆積される。堆積されたＡｇ層２１２は、導電層２０４と一体化される。図８Ｈに示されるように、（Ａｇ層２１２によって形成される）Ａｇナノピラーを生じさせるために、ＳＵ－８を溶解させる。したがって、一体化されたＡｇ層２１２及び導電層２０４が、電極１０２Ｂのメタ表面を形成する。

【0098】

図８Ｉに示されるように、Ａｇナノピラー２１２を覆い、及びＡｇナノピラー２１２を絶縁する薄い誘電層１０４を形成するために、溶融石英（ＳｉＯ_２）などの誘電材料の層２１４が、Ａｇナノピラー２１２に堆積される。

【0099】

図８Ｊに示されるように、Ａｇ層２１６が、誘電層１０４上に堆積され、Ａｇナノピラー２１２間のギャップを埋める。誘電層１０４は、Ａｇナノピラー２１２からＡｇ層２１６を電気的に絶縁する。図８Ｋに示されるように、別のＡｇ層２１８が、エリア全体を覆うように、電気めっきプロセスにより付与される。Ａｇナノピラー２１２は、Ａｇ層２１８と一体化され、電極１０２Ａを形成する。

【0100】

直接電力伝送（ＤＰＴ）を使用したパワーエレクトロニック変換システム及びパワーエレクトロニック変換器
ある態様によれば、及び幾つかの実施形態において、直接電力伝送（ＤＰＴ）を使用したパワーエレクトロニック変換システム及びパワーエレクトロニック変換器が提供される。本明細書に開示するパワーエレクトロニック変換器は、様々な用途に関して、非常に効率的で、且つ信頼性のある解決策を提供することができる。

【0101】

ある態様によれば、及び幾つかの実施形態において、広範な動作条件に関して高性能を提供することができる絶縁直流－直流（ＤＣ／ＤＣ）変換器回路トポロジーが提供される。ＤＣ／ＤＣ変換器回路の主な特徴は、それのＤＰＴ能力、疑似連続伝導モード（疑似ＣＣＭ）動作、及び広範な動作条件に関するソフトスイッチング性能を含む。ＤＰＴ動作を用いた場合、電源スイッチ及び変圧器によって処理される必要がある電力量が減少する。加えて、疑似ＣＣＭ動作は、入力電流のピーク値及び二乗平均平方根値を減少させ、このことは、巻線及び半導体に関連する伝導損の減少をもたらす。

【0102】

ＤＣ／ＤＣ変換器回路構造において、電源スイッチは、それの出力ダイオードがゼロ電流スイッチング条件下で動作する間に、ゼロ電圧スイッチング特性から恩恵を受ける。その結果、出力ダイオードの逆回復問題が排除される。これらの特徴は全て、低伝導損及び低スイッチング損失をもたらし、それによって全体的な効率が向上する。提案される変換器の動作原理及びそれの理論的解析は、後で詳細に説明する。提案されるＤＣ／ＤＣ変換器の実行可能性を検証し、それの優れた性能を実証するために、４５０ワット（Ｗ）（１９０Ｖ／４８Ｖ）の実験用プロトタイプのシミュレーション及び実験結果が提供される。

【0103】

当業者が理解するように、気候変動に対する懸念と共に、増大するエネルギー需要は、
再生可能エネルギーソースへの大幅なパラダイムシフトを必要とする。再生可能ソースからエネルギーを獲得し、負荷に供給するために、信頼性のある、且つ効率的なアーキテクチャが必要とされる。マイクログリッドは、再生可能エネルギーソースを効率的に電力システムに組み込むための、かなり新しく、魅力的な概念である。

【0104】

具体的には、ＤＣマイクログリッドは、近年、それらの効率的な動作により、多くの関心を得ている（［１］～［３］）。太陽及び風などの多くの再生可能エネルギーソースは、ＤＣ電力を発生させる（発電機と共に風力タービンは、交流（ＡＣ）電力を生じさせるが、ＡＣ電力は、可変周波数及び可変振幅を有し、ＤＣへの変換が必要とされる）。また、多くのエネルギーストレージシステムは、必然的にＤＣである電池に基づく。加えて、負荷の状況も、現在では、電子デバイス（スマートフォン、タブレットなど）及びＬＥＤ照明などの多くのＤＣ負荷が存在するため、近年変化している（［４］）。したがって、ＤＣシステムは、多くのＤＣ源、ＤＣ負荷、及びＤＣエネルギーストレージを用いる未来のグリッドに自然に適合するように思われる。ＤＣシステムは、より良い効率を有し、無効電力を必要とせず、高調波に反応しない。したがって、それらは、一般に、それらのＡＣ対応物と比較して優れている（［５］）。ＤＣ電源方式住宅の紹介は、ＤＣマイクログリッドの非常に大きな可能性の証しである（［６］、［７］）。

【0105】

図９は、ＤＣ電源方式の住宅に使用することができるＤＣマイクログリッドの例示的配置を示す。図示されるように、ＤＣマイクログリッドは、高電圧バス（ＨＶＢＵＳ、例えば、±１９０Ｖ）及び低電圧バス（ＬＶＢＵＳ、例えば、４８Ｖ）を含む。メインエネルギーストレージシステム、再生可能エネルギーソース、及び高電力負荷などのより高い電力コンポーネントは、高電圧バスに接続され、ＬＥＤ照明や電子機器などの多くの低電力負荷は、低電圧バスに接続される（［８］～［１０］）。ＤＣ／ＤＣ変換器は、低電圧ＤＣバスの電圧を望ましい範囲内に維持するために、高電圧バスと低電圧バスとの間で使用される。このＤＣ／ＤＣ変換器にとって、高効率、高電力密度、ガルバニック絶縁、及び低出力電流／電圧リップルが望ましい属性である。この変換器は、一部の用途に関して双方向電力フロー能力を必要とするが、本用途に関しては、低電圧バスが単に負荷（ＬＥＤ照明、電子機器など）に給電することを担っているに過ぎないという事実により、一方向電力フローで十分である。

【0106】

ＤＣ／ＤＣ変換器は、文献［１１］～［２４］において広範囲にわたり解析されている。従来、多くの製品は、周知の位相シフトフルブリッジ電力回路トポロジーに基づくものであった。しかしながら、このトポロジーは、出力ダイオードの電圧スパイク、気ままな間隔、軽負荷に対するハードスイッチングなどの幾つかの性能問題を有する。上述の問題を軽減するために、共振型ＤＣ／ＤＣ変換器が紹介されている（［２５］～［２７］）。具体的には、ＬＬＣ共振変換器は、それの魅力的な特徴により、多くの注目を得てきた。実際、多くの現在の工業製品は、それらが優れた性能を有するため、この電力回路トポロジーに基づいている。ＬＬＣ共振変換器は、多くの魅力的な特徴を有するが、それらは、広範な動作条件に関する性能劣化、複雑な磁気設計、複雑な制御、及び嵩高い共振タンクなどの幾つかのデメリットを抱えている（［２８］～［３１］）。

【0107】

性能をさらに向上させるために、高次共振変換器も紹介されている。例えば、ＣＬＬＣ型共振変換器は、広い動作範囲にわたり、それらの一次側及び二次側において、ゼロ電圧スイッチング（ＺＶＳ）及びゼロ電流スイッチング（ＺＣＳ）を実現することができる（［２７］）。加えて、［３２］において、ＬＬＣ型、ＳＲＣ型、及びＣＬＬＣ型を組み合わせることによって、ＣＬＴＣ型共振変換器が紹介されている。このトポロジーでは、広い動作範囲にわたりＺＶＳを提供するために、補助変圧器及び追加の共振コンデンサが使用される。しかしながら、これらの共振変換器の利得曲線は、複数のピークを有する。したがって、制御及び設計がかなり複雑になり得る。

【0108】

［３３］では、複雑さを少なくして、ＬＬＣ共振変換器に類似した高性能を提供することができる電流駆動非共振変換器が紹介されている。この構造は、［１８］において、ソフトスイッチング範囲を拡大するために、さらに改善されている。寄生コンポーネントの影響を減少させるために、［３４］において、非共振ハイブリッド電流駆動トポロジーが開示されている。このトポロジーは、変圧器巻線キャパシタンスの悪影響を減らすことができ、及びより高い電圧利得を有する変換器を提供することができる。しかしながら、受動コンポーネントが変換器の構造に加えられ、このことが、無効電流、及びその結果として伝導損を増加させる。［３５］では、非共振電流駆動トポロジーが、交流－直流（ＡＣ／ＤＣ）変換器に拡張されている。この変換器の電力回路トポロジーは、図１３に示される（後でさらに説明される）。この変換器は、単純な構造を提供し、単純な制御システムを用いて広い動作範囲にわたりＺＶＳを提供する。この電力回路トポロジーは、多くの利点を提供するが、幾つかの欠点を抱えている。不連続伝導モード（ＤＣＭ）での入力インダクタの動作は、高ピーク電流値をもたらす。結果として、電流の二乗平均平方根（ＲＭＳ）値が高く、高伝導損につながる。このトポロジーの他の欠点は、全電力がパワー半導体によって処理される必要がある点である。これにより、伝導損が増加し、より効果的な熱管理が必要となる。

【0109】

したがって、スイッチング損失を軽減するために、通常、既存の電力回路類型学がソフトスイッチングを提供する。しかしながら、それらは、伝導損を改善しない。

【0110】

図１０Ａ～１０Ｄは、本開示の幾つかの実施形態による、パワーエレクトロニック変換システム１１０を示す。パワーエレクトロニック変換システム１１０は、電力をある形態から別の形態に変換するために使用することができ、パワーエレクトロニック変換器１２２を介して負荷１２４に電力を供給する電源１２０を含む。

【0111】

電源１２０は、交流（ＡＣ）電源１２０Ａ（図１０Ａ及び図１０Ｄを参照）、又は直流（ＤＣ）電源１２０Ｄ（図１０Ｂ及び図１０Ｃを参照）でもよい。負荷１２４は、ＤＣ負荷１２４Ｄ（図１０Ａ及び図１０Ｂを参照）、又はＡＣ負荷１２４Ａ（図１０Ｃ及び図１０Ｄを参照）でもよい。それに対応して、パワーエレクトロニック変換器１２２は、ＡＣ／ＤＣ変換器１２２ＡＤ（図１０Ａを参照）、ＤＣ／ＤＣ変換器１２２ＤＤ（図１０Ｂを参照）、ＤＣ－ＡＣ（ＤＣ／ＡＣ）変換器１２２ＤＡ（図１０Ｃを参照）、又はＡＣ－ＡＣ（ＡＣ／ＡＣ）変換器１２２ＡＡ（図１０Ｄを参照）でもよい。

【0112】

先行技術のパワーエレクトロニック変換システムにおいて、及び本明細書に開示するパワーエレクトロニック変換システム１１０の幾つかの実施形態では、パワーエレクトロニック変換器１２２の電力回路構成は、パワー半導体（金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び／又はダイオードなど）、キャパシタ、並びに磁気素子（インダクタ及び／又は変圧器など）を含み得る。これらのシステムにおいて、パワー半導体は、高周波スイッチング（したがって、時に「スイッチング変換器」と表記される）のために使用される。

【0113】

通常、より高いスイッチング周波数を用いたパワー半導体の使用は、より小型の受動コンポーネント（キャパシタ及び／又は磁気素子など）、並びにより高い電力密度の必要性を生じさせる。しかしながら、パワー半導体のスイッチング周波数の増加は、スイッチング損失を増加させ、それによって、スイッチング損失がスイッチング遷移中のスイッチング電流波形とスイッチング電圧波形との間のオーバーラップの結果であるため、電力変換効率が低下する。ソフトスイッチング法は、スイッチング損失を軽減しながら、より高いスイッチング周波数に達するために使用されてきた。

【0114】

電力変換効率に影響を与える別の重要な因子は、通常、理想的に導電性（すなわち、ゼロ抵抗）であると考えられるが、実際には非ゼロ抵抗値を有するコンポーネントを流れる電流によって引き起こされる損失である伝導損（抵抗損とも呼ばれる）である。例えば、ＭＯＳＦＥＴがオンである場合、それは、理論上、理想的に導電性であると考えられるが、実際には、非ゼロ抵抗値（すなわち、Ｒ_ＤＳ（ＯＮ）＞０）を有する抵抗（Ｒ_ＤＳ（ＯＮ）と表記される）として機能する。したがって、オン状態ＭＯＳＦＥＴの伝導損は、Ｉ^２ _ｒｍｓ・Ｒ_ＤＳ（ＯＮ）＞０であり、Ｉ_ｒｍｓは、ＭＯＳＦＥＴを流れる電流の二乗平均平方根（ｒｍｓ）である。

【0115】

ＤＰＴを使用するパワーエレクトロニック変換システム及びパワーエレクトロニック変換器を説明する前に、以下では、まず、パワーエレクトロニック変換器のスイッチング損失及び伝導損を減少させるための幾つかの先行技術の電力回路構成を説明する。

【0116】

先行技術のパワーエレクトロニック変換器において広く使用されている電力回路構成の１つは、共振変換器である。図１１は、例示的共振ＤＣ／ＤＣ変換器１２２ＤＤ’の回路構成の模式図である。

【0117】

図示されるように、共振ＤＣ／ＤＣ変換器１２２ＤＤ’は、ＤＣ電源（不図示）からＤＣ入力Ｖ_ｉｎを受け取り、並びに、一次側１２６で電流をスイッチングするための電流スイッチング構造を形成する一対のＭＯＳＦＥＴＳ_１及びＳ_２と、一次側１２６を二次側１３０に電気的に結合させるための変圧器１２８と、ＤＣ出力Ｖ_ｏを生成するための二次側１３０の４つのダイオードＤ_１～Ｄ_４のセットとを使用する。キャパシタＣ_ｏは、ＤＣ出力Ｖ_ｏからＡＣ成分をフィルタ処理するために、二次側で使用される。

【0118】

この例では、共振ＤＣ／ＤＣ変換器１２２ＤＤ’は、正弦波に近い波形を提供し、及び変圧器１２８にソフトスイッチングを提供するために、一次側１２６で一対のＭＯＳＦＥＴＳ_１及びＳ_２と変圧器１２８との間に高周波フィルタ又は共振タンク１３２を含む。

【0119】

非共振電力回路構成も知られている。図１２は、例示的非共振ＤＣ／ＤＣ変換器１２２ＤＤ’’の回路構成の模式図である。図１１に示される共振ＤＣ／ＤＣ変換器１２２ＤＤ’に類似して、図１２に示される非共振ＤＣ／ＤＣ変換器１２２ＤＤ’’は、一次側の一対のＭＯＳＦＥＴＳ_１及びＳ_２と、一次側１２６を二次側１３０に電気的に結合させるための変圧器１２８と、ＤＣ出力Ｖ_ｏを生成するための二次側１３０の４つのダイオードＤ_１～Ｄ_４のセット及びキャパシタＣ_ｏとを含む。非共振ＤＣ／ＤＣ変換器１２２ＤＤ’’は、ソフトスイッチングを提供するための適切なコンポーネントも含む。

【0120】

共振及び非共振ＤＣ／ＤＣ変換器に関する図１１及び図１２に示される電力回路構成は、ＡＣ／ＤＣ変換器で使用するために変更することができる。図１３は、例示的非共振ＡＣ／ＤＣ変換器１２２ＡＤ’の回路構成を示す。非共振ＡＣ／ＤＣ変換器１２２ＡＤ’は、図１２に示される非共振ＤＣ／ＤＣ変換器１２２ＤＤ’’の電力回路構成と類似した電力回路構成を含み、並びに、一次側１２６で、下流にある電力回路構成に入力するべくＡＣ電力をＤＣ電力に変換するためにＡＣ電源１２０Ａに結合された一対のダイオードＤ_５及びＤ_６をさらに含む。

【0121】

従来技術の電力回路構成では、全ての入力電力が、パワー半導体及び受動コンポーネント（例えば、変圧器）によって処理される。図１４は、ブロック矢印１３４が電力フローを示す、図１２に示された非共振ＤＣ／ＤＣ変換器１２２ＤＤ’’の回路構成の模式図である。全ての入力電力が、パワー半導体Ｓ_１及びＳ_２、並びに変圧器１２８によって処理されるため、パワー半導体Ｓ_１及びＳ_２、並びに変圧器１２８によって生じる大きな伝導損が存在し得る。したがって、先行技術の電力変換器は、十分に高い電力変換効率を提供
しないかもしれない。

【0122】

ＤＰＴを使用したパワーエレクトロニック変換システム及びパワーエレクトロニック変換器をこれより説明する。

【0123】

幾つかの実施形態では、パワーエレクトロニック変換器は、伝導損及びスイッチング損失の両方を最小限に抑え得るＤＣ／ＤＣ変換器でもよい。本明細書に開示する電力回路トポロジーは、［３５］で提案された基礎構造に基づく。この構造の主な特徴は、パワー半導体によって処理される電力を効果的に減少させる、それのＤＰＴ能力である。したがって、伝導損を減少させることができる。つまり、電力の一部が直接出力に伝送される。結果的に、コンポーネントの電力定格及びそれらのコストを減少させることができる。提案される構造の他の主な利点は、入力電流が疑似連続伝導モード（疑似ＣＣＭ）で動作する点である。提案される変換器の入力電流は、［３５］のものと比較して、はるかに低いピーク値及びＲＭＳ値を有する。したがって、提案される構造は、伝導損を大幅に減少させることができる。この変換器は、入力側でパワー半導体に関するＺＶＳ条件、及び出力側でダイオードに関するＺＣＳ条件も提供する。

【0124】

図１５は、本開示の幾つかの実施形態による、電力をある形態から別の形態に変換するためのパワーエレクトロニック変換システム１１０の模式図である。図示されるように、パワーエレクトロニック変換システム１１０は、パワーエレクトロニック変換器１２２を介して負荷１２４に電力を供給する電源１２０を含む。図１０Ａ～１０Ｃに示されるシステムに類似して、これらの実施形態における電源１２０は、ＡＣ電源（図１０Ａに示されるＡＣ電源１２０Ａに対応する）、又はＤＣ電源（図１０Ｂ及び図１０Ｃに示されるＤＣ電源１２０Ｄに対応する）でもよい。負荷１２４は、ＤＣ負荷（図１０Ａ及び図１０Ｂに示されるＤＣ負荷１２４Ｄに対応する）、又はＡＣ負荷（図１０Ｃに示されるＡＣ負荷１２４Ａに対応する）でもよい。

【0125】

それに対応して、パワーエレクトロニック変換器１２２は、ＡＣ／ＤＣ変換器（図１０Ａに示されるＡＣ／ＤＣ変換器１２２ＡＤに類似）、ＤＣ／ＤＣ変換器（図１０Ｂに示されるＤＣ／ＤＣ変換器１２２ＤＤに類似）、又はＤＣ／ＡＣ変換器（図１０Ｃに示されるＤＣ／ＡＣ変換器１２２ＤＡに類似）でもよい。

【0126】

これらの実施形態におけるパワーエレクトロニック変換器１２２は、パワー半導体及び変圧器などの受動コンポーネントを有する「一般的な」先行技術の電力回路構成などの電力変換回路構成１４２を含む（これは、図１１～１３に示される先行技術のパワーエレクトロニック変換器に類似し得る）。しかしながら、これらの実施形態におけるパワーエレクトロニック変換器１２２は、パワーエレクトロニック変換器１２２の性能を向上させるために並列に電力変換回路構成１４２に電気的に結合されたＤＰＴチャネル１４４をさらに含む。

【0127】

動作時に、パワーエレクトロニック変換器１２２は、電源１２０から受け取った電力の第１の部分を変換するために電力変換回路構成１４２を使用し、並びに、電力変換回路構成１４２においてパワー半導体及び受動コンポーネントによって処理されることなく、電源１２０から受け取った電力の第２の部分を直接出力（例えば、負荷１２４）に伝送するためにＤＰＴチャネル１４４を使用する。

【0128】

図１６Ａは、ある実施形態における、ＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの回路構成を示す。図示されるように、パワーエレクトロニック変換器１２２ＤＤは、一対のＭＯＳＦＥＴＳ_１及びＳ_２、並びにＤＣ電源１２０Ｄから受け取ったＤＣ電力の第１の部分（矢印１５２によって示される）を変換するための第１の変圧器１２８を使用
する、図１２に示されるものに類似した一般的な電力変換回路構成１４２（図１２のインダクタＬ_ｇは、図１６Ａでは、Ｌ_１と表記される）を含む。パワーエレクトロニック変換器１２２は、結合インダクタＬ_２によって、一次側１２６の一般的な電力変換回路構成１４２のインダクタＬ_１に結合し、それによって、受け取ったＤＣ電力の第２の部分（矢印１５６によって示される）を一次側１２６から二次側１３０へと直接伝送し、それによって、ＭＯＳＦＥＴＳ_１及びＳ_２、並びに第１の変圧器１２８をバイパスするための第２の変圧器１５４を形成するＤＰＴチャネル１４４もさらに含む。

【0129】

入力電力は、２つの異なる経路を通って出力に伝送される。電力の一部１５２は、パワー半導体によって処理され、他の部分１５６は、結合インダクタ（すなわち、ＤＰＴ）によって変圧器二次側へと直接伝送される。この電力回路では、パワー半導体及び変圧器によって処理される必要がある電力量が減少する。したがって、この構成は、非常に効率的な電力伝送を提供することができる。変換器１２２ＤＤの他の主な特徴は、入力電流のピーク値及びＲＭＳ値を効果的に減少させる疑似ＣＣＭで入力電流が動作し、それによって、伝導損の低下及び効率の向上がもたらされる点である。変換器１２２ＤＤは、入力と出力との間のガルバニック絶縁、及び広範な動作条件にわたるソフトスイッチングも提供する。

【0130】

変換器１２２ＤＤは、１つのスイッチングサイクル内に７つの動作間隔（モード）を有する。図１６Ｂ～１６Ｈは、異なる動作モードにおける回路トポロジー１２２ＤＤの等価回路を示す。回路トポロジー１２２ＤＤの主要波形が図１７に示される。各モード中に結合インダクタ巻線を流れる電流を得るために、結合インダクタの電流と電圧との間の関係を記述する以下の１組の方程式が用いられる。

【数3】

方程式（３）から、電流微分は、電圧の観点から、以下のように書くことができる：

【数4】

式中、

【数5】

である。

【0131】

動作モードは、以下の通り説明される。モード１より前に、入力電流は、ゼロでもよく、電源スイッチＳ_１は、オンであり、出力ダイオードＤ_１及びＤ_４は、導電している（すなわち、オンである）。

【0132】

モード１［ｔ_０；ｔ_１］：ｔ_０では、スイッチＳ_１は、スナバキャパシタＣ_ｓ１及びＳ_ｓ２の存在により、ＺＶＳ条件下でオフにされる。電流ｉ_Ｌｓは、キャパシタＣ_ｓ１を充電し、キャパシタＣ_ｓ２を放電する。その結果、Ｓ_１の電圧が線形に増加し、Ｓ_２の電圧は、ゼロへと線形に減少する。

【0133】

モード２［ｔ_１、ｔ_２］：Ｓ_２の電圧がゼロになるとき、それのボディダイオードが導電し始める。その後、ＺＶＳ条件下でＳ_２がオンになる。その結果、ｖ_ｉｎｖ＝－Ｖ_ｄｃ／２及びｖ_Ｌ１＝Ｖ_ｉｎである。出力側で、出力ブリッジダイオードを流れる総電流ｉ_ｔ（ｎｉ_Ｌｓ及びｉ_Ｌ２の合計）が正であるため、Ｄ_１及びＤ_４は、まだ導電している。その結果、ｖ_ｓｅｃ＝Ｖ_ｏ及びｖ_Ｌ２＝－Ｖ_ｏである。一方、インダクタンスＬ_ｓの電圧は、以下のように得られる。
ｖＬ_ｓ＝ｖ_ｉｎｖ－ｎｖ_ｓｅｃ（６）
方程式（６）から、このモード中の電流ｉ_Ｌｓの傾きは、

【数6】

に等しい。

【0134】

Ｌ_１及びＬ_２に印加される電圧によれば、ｉ_Ｌ１がゼロから線形に増加し、ｉ_Ｌ２は、減少し始める。したがって、入力ダイオードＤ_ｉｎは、ＺＣＳ条件下でオンになる。ｉ_Ｌ１及びｉ_Ｌ２の傾きは、方程式（４）を使用して、以下のように得られる。

【数7】

電流ｉ_Ｌｓ及びｉ_Ｌ２が共に減少しているため、電流ｉ_ｔも減少する。ｉ_ｔがゼロに達すると、Ｄ_１及びＤ_４は、ＺＣＳ条件下でオフになり、このモードが終了する。

【0135】

モード３［ｔ_２、ｔ_３］：電流ｉ_ｔの方向が反転し、ｉ_ｔが負になると、出力ダイオードＤ_２及びＤ_３は、ＺＣＳ条件下でオンになる。したがって、変圧器二次巻線及び結合インダクタ二次巻線の電圧の極性が反転し、すなわち、ｖ_ｓｅｃ＝－Ｖ_ｏ及びｖ_Ｌ２＝Ｖ_ｏである。スイッチＳ_２がまだオンであるため、インバータ出力電圧及びＬ_１の電圧は、前のモードと同じままである（ｖ_ｉｎｖ＝－Ｖ_ｄｃ／２及びｖ_Ｌ１＝Ｖ_ｉｎ）。方程式（６）を使用して、このモード中のｉ_Ｌｓの傾きは、以下のように表現される。

【数8】

方程式（４）から、ｉ_Ｌ１及びｉ_Ｌ２の傾きも得られる。

【数9】

【0136】

モード４［ｔ_３；ｔ_４］：ｔ_３では、スイッチＳ_２が、ＺＶＳ条件下でオフにされる。電流ｉ_Ｌ１及びｉ_Ｌｓの大きさの合計が、キャパシタＣ_ｓ２を充電し、キャパシタＣ_ｓ１
を放電する。その結果、Ｓ_２の電圧が線形に増加し、Ｓ_１の電圧は、ゼロへと線形に減少する。

【0137】

モード５［ｔ_４；ｔ_５］：Ｓ_１の電圧がゼロになるとき、それのボディダイオードが導電し始める。その後、Ｓ_１がＺＶＳ条件下でオンになる。その結果、ｖ_ｉｎｖ＝Ｖ_ｄｃ／２及びｖ_Ｌ１＝Ｖ_ｉｎ－Ｖ_ｄｃである。出力側で、電流ｉｔが負であるため、ダイオードＤ_２及びＤ_３は、まだ導電している。したがって、ｖ_ｓｅｃ及びｖ_Ｌ２は、前のモードと同じである。同様に、このモード中の電流ｉ_Ｌｓ、ｉ_Ｌ１、及びｉ_Ｌ２の傾きは、以下のように得ることができる。

【数10】

【0138】

一方、電流ｉ_ｔの大きさは、ゼロへと線形に減少する。電流がゼロになると、Ｄ_２及びＤ_３は、ＺＣＳ条件下でオフになり、このモードは終了する。

【0139】

モード６［ｔ_５；ｔ_６］：電流ｉｔの方向が反転し、それが正になると、Ｄ_１及びＤ４は、ＺＣＳ条件下でオンになる。その結果、ｖ_ｓｅｃ＝Ｖ_ｏ及びｖ_Ｌ２＝－Ｖ_ｏである。一方、Ｓ_１がまだオンであり、よって、ｖ_ｉｎｖ＝Ｖ_ｄｃ／２及びｖ_Ｌ１＝Ｖ_ｉｎ－Ｖ_ｄｃである。このモード中の電流ｉ_Ｌｓ、ｉ_Ｌ１、及びｉ_Ｌ２の傾きは、以下のように得ることができる。

【数11】

電流ｉ_Ｌ１がゼロになり、Ｄ_ｉｎがＺＣＳ条件下でオフになると、このモードは終了する。

【0140】

モード７［ｔ_６；ｔ_７］：このモード中、入力電流ｉ_Ｌ１は、ゼロである。電圧ｖ_ｉｎｖ、ｖ_ｓｅｃ、及びｖ_Ｌ２は、前のモードと同じである。また、電流ｉ_Ｌｓは、方程式（１６）で得られた傾きを有して増加し続ける。入力電流がゼロであるため、方程式（４）は、Ｌ_１の電圧がｖ_Ｌ２によって決定されることを示唆する（すなわち、ｖ_Ｌ１＝（Ｍ／Ｌ_２）ｖ_Ｌ２）。ｉ_Ｌ２の傾きは、以下のように得られる。
ｍ_２５＝－Ｖ_ｏ／Ｌ_２（１９）
このモードは、次のサイクルの初めに、スイッチＳ_１が再びオフにされるまで継続する。

【0141】

変換器１２２ＤＤは、数学的に詳細に解析される。ＤＣ／ＤＣ変換ステージは、図１８
に描かれるように簡略化することができる。この図では、電圧源ｖ_ｉｎｖは、スイッチがオン及びオフになるときに（デューティサイクルが５０％に等しいと仮定する）、Ｖ_ｄｃ／２と－Ｖ_ｄｃ／２が交互に起こる方形波形を表す。変圧器二次巻線に印加される電圧の極性は、出力ダイオード整流器を流れる総高周波電流ｉ_ｔ（ｎｉ_Ｌｓ及びｉ_Ｌ２の合計）の方向に依存する。ｉ_ｔが正のとき、Ｄ_１及びＤ_４は導電し、ｖ_ｓｅｃ＝Ｖ_ｏである。或いは、それが負であるときは、ｖ_ｓｅｃ＝－Ｖ_ｏである。したがって、出力部分は、電流制御電圧源によって表される。

【0142】

先述の通り、提案される電力回路トポロジーにおける入力電力は、２つの経路を通って：１）電源スイッチ及び高周波変圧器を通って、並びに２）結合インダクタ（ＤＰＴ）を通って出力に伝送される。まず、変圧器を通って伝送される電力量が取得される。このために、電流ｉ_Ｌｓが公式化される必要がある。

【0143】

モード１及びモード４の持続時間は、他のモードと比較して十分に短いため、それらは、解析において無視される。図１７によれば、及びｔ_０＝０であると仮定して、ｉ_Ｌｓは、各スイッチングサイクル内で以下のように４つの一次方程式によって表現することができ、

【数12】

式中、ｍ_１～ｍ_４は、それぞれ方程式（７）、（１０）、（１３）、及び（１６）において得られる。定数Ｉ_０、Ｉ_１、及びＩ_２は、それぞれ、ｔ_φ、Ｔ_ｓ／２、及びＴ_ｓ／２＋ｔ_φで方程式（２０）、（２１）、及び（２２）を評価することによって得られる。

【数13】

方程式（７）、（１０）、（１３）、（１６）、及び（２４）～（２６）を（２０）～（２３）に代入することにより、ｉ_Ｌｓの４つの線形要素が得られる。

【数14】

【0144】

高周波変圧器の二次側に伝送される平均電力Ｐ_ｔｒａｎを計算するために、１つのスイッチング周期にわたり、瞬時電力ｖ_ｉｎｖ（ｔ）・ｉ_Ｌｓ（ｔ）が積分される。

【数15】

方程式（２７）～（３０）を方程式（３１）に代入し、積分を計算することにより、以下のように伝送平均電力が得られる。

【数16】

新しいパラメータｎ_φ＝ｔ_φ／Ｔ_ｓ（スイッチング周期に正規化されたｔ_φ）を定義することにより、方程式（３２）は以下にまで簡略化される。

【数17】

【0145】

方程式（３３）は、Ｐ_ｔｒａｎが、ｎ_φ＝０．２５において、その最大値に達することを示す。また、それは、スイッチング周波数に反比例する。つまり、変圧器を通って伝送される電力量は、スイッチング周波数と共に減少する。

【0146】

電源スイッチ及び変圧器を通って伝送される電力に加えて、電力の一部は、結合インダクタを通って出力に伝送される。この電力を計算するために、結合インダクタの二次巻線を流れる電流ｉ_Ｌ２を取得する必要がある。

【0147】

図１７によれば、ｉ_Ｌ２は、１つのスイッチングサイクル内で５つの線形要素によって表現することができる。

【数18】

式中、電流の傾きｍ_２１～ｍ_２５は、方程式（９）、（１２）、（１５）、（１８）、及び（１９）によって得られる。また、ｔ_ｆは、図１７に示されるように、電流ｉ_Ｌ１がゼロにまで減少するモード６の持続時間である。それぞれｔ_φ、Ｔ_ｓ／２、Ｔ_ｓ／２＋ｔ_φ、及びＴ_ｓ／２＋ｔ_φ＋ｔ_ｆで方程式（３４）～（３７）を評価することによって、定数Ｉ_２１～Ｉ_２４が得られる。

【数19】

方程式（９）、（１２）、（１５）、（１８）、（１９）、及び（３９）～（４２）を方程式（３４）～（３８）に代入することにより、ｉ_Ｌ２の線形要素が得られる。

【数20】

結合インダクタを通って出力に直接伝送される平均電力Ｐ_ＤＰＴは、１つのスイッチングサイクル上で瞬時電力－ｖ_Ｌ２・ｉ_Ｌ２を積分することによって導出される。

【数21】

方程式（４３）～（４７）を（４８）に代入し、積分を計算することにより、以下のように直接平均電力が得られる。

【数22】

新しいパラメータｎ_ｆ＝ｔ_ｆ／Ｔ_ｓ（スイッチング周期に正規化されたｔ_ｆ）を定義することにより、方程式（４９）は、以下にまで簡略化される。

【数23】

【0148】

方程式（５０）は、Ｐ_ｔｒａｎと同様に、Ｐ_ＤＰＴが、スイッチング周波数に反比例することを示す。その結果、スイッチング周波数が増加するにつれて、両経路を通って（変圧器を通って、及び結合インダクタを通って）出力に伝送される電力量は、減少する。Ｐ_ｔｒａｎ及びＰ_ＤＰＴが共に決定されると、総出力電力は、
Ｐ_ｏ＝Ｐ_ｔｒａｎ＋Ｐ_ＤＰＴ（５１）
と表現することができ、式中、Ｐ_ｔｒａｎ及びＰ_ＤＰＴは、それぞれ方程式（３３）及び（５０）において得られる。

【0149】

計算が必要な別の重要なパラメータは、平均入力電流Ｉ_ｉｎである。このために、ｉ_Ｌ１がまず公式化される。図１７によれば、ｉ_Ｌ１は、１つのスイッチングサイクル内で５つの線形要素によって表現することができる。

【数24】

式中、ｍ_１１～ｍ_１４は、方程式（８）、（１１）、（１４）、及び（１７）において得られる。定数Ｉ_１１、Ｉ_１２、及びＩ_１３は、それぞれｔ_φ、Ｔ_ｓ／２、及びＴ_ｓ／２＋ｔ_φで方程式（５２）、（５３）、及び（５４）を評価することによって計算することができる。

【数25】

方程式（８）、（１１）、（１４）、（１７）、及び（５７）～（５９）を方程式（５２）～（５５）に代入することにより、ｉ_Ｌ１の４つの線形要素が導出される。

【数26】

【0150】

その定義によれば、平均入力電流Ｉ_ｉｎは、以下のように得られる。

【数27】

方程式（６０）～（６３）を方程式（６４）に代入し、積分を計算することにより、以下のように平均入力電流が得られる。

【数28】

ｎ_φ及びｎ_ｆの観点から方程式（６５）を書き換えると、以下の簡略化された方程式が得られる。

【数29】

【0151】

方程式（６６）は、平均入力電流（すなわち、入力電力）がスイッチング周波数に反比例することを示す。これは、方程式（３３）及び（５０）において示されるように、出力
電力がスイッチング周波数と共に線形に減少するという事実に従うものである。

【0152】

変換器１２２ＤＤでは、電圧レベルＶ_ｄｃは、平均入力電力Ｐ_ｉｎが出力電力Ｐ_ｏに等しい（変換器損失は無視する）ように決定される。つまり、以下の方程式が満たされなければならない。
Ｖ_ｉｎＩ_ｉｎ＝Ｐ_ｔｒａｎ＋Ｐ_ＤＰＴ（６７）
方程式（３３）、（５０）、及び（６６）を方程式（６７）に代入することにより、以下のように電圧Ｖ_ｄｃが得られる。

【数30】

【0153】

図１７によれば、ｔ_φは、方形電圧ｖ_ｉｎｖとｖ_ｓｅｃとの間の位相差を表す。電圧ｖ_ｉｎｖは、スイッチング状態に依存する。しかしながら、電圧ｖ_ｓｅｃは、図１８に示されるようなＶ_ｏｓｇｎ（ｎｉ_Ｌｓ＋ｉ_Ｌ２）に等しい。図１７によれば、ｔ＝ｔ_２及びｔ＝ｔ_５において、ｉ_ｔ＝０である。よって、以下の方程式が有効である。

【数31】

方程式（２４）、（２６）、（３９）、及び（４１）を方程式（６９）に代入することにより、

【数32】

が得られる。
（７０）における方程式の左辺の項が同じであるので、右辺の項も等しくなければならない。幾つかの数学的操作後に、ｎ_φが、以下のように導出される。

【数33】

【0154】

図１７によれば、ｔ_ｆは、ｉ_Ｌ１が線形にゼロに達するモード６の持続時間である。それは、ｔ＝Ｔ_ｓ／２＋ｔ_φ＋ｔ_ｆで方程式（６３）を評価することによって計算することができる。つまり、ｔ_ｆは、以下の方程式から得られる。

【数34】

【0155】

方程式（７２）から、ｎ_ｆが、以下のように得られる。

【数35】

式中、ｎ_φは、方程式（７１）で得られる。

【0156】

変換器１２２ＤＤの設計手順をこれより詳細に説明する。この手順は、上記の理論的解析に基づく。図１７に示されるｉ_Ｌ１の波形によれば、（ｉ_Ｌ１＝０である）モード７の持続時間がゼロに近づくにつれて、すなわち、ｎ_φ＋ｎ_ｆが０．５に近づくにつれて、所与の平均電流に関する入力電流のピーク値は、さらに低下し、これは、より低いＲＭＳ値をもたらす。加えて、直接結合インダクタを通して最大可能電力を伝送することは、電源スイッチによって処理される電力量を最小にする。したがって、ｎ_φ＋ｎ_ｆが０．５に近い状態で最大可能直接電力伝送を達成するように、提案される変換器を設計することが望ましい。

【0157】

解析を簡略化するために、新しいパラメータが以下のように定義される。
ｘ＝Ｍ／Ｌ_２（７４）
この定義を用いて、方程式（５０）、（７３）、及び（６６）は、以下のように書き換えることができる。

【数36】

【0158】

方程式（７６）から、パラメータｘは、以下のように導出される。

【数37】

【0159】

ｘは、２つのインダクタンスの比率（Ｍ／Ｌ_２）であるため、それは、正でなければならない。（７８）によれば、分母が正であることが分かる。したがって、その分子も正でなければならない。これにより、以下の方程式が得られる。

【数38】

【0160】

この方程式は、ＤＣバス電圧の選択に上限を課す。一方、方程式（７５）及び（７７）によれば、結合インダクタを通って伝送される正規化直接電力Ｐ_{ＤＰＴ，ｎ}は、以下のように導出される。

【数39】

【0161】

パラメータｎ_φ及びｎ_ｆの変動区間は、条件ｎ_φ＋ｎ_ｆ＜０．５の下では、０＜ｎ_φ、ｎ_ｆ＜０．５に限定されるため、方程式（７８）及び（８０）を使用して、ｎ_φ及びｎ_ｆの異なる値の観点から、伝送される正規化直接電力を得てもよい。ｎ_φ、ｎ_ｆ及びＰ_{ＤＰＴ，ｎ}の全ての異なる組み合わせの中で、ｎ_φ＋ｎ_ｆが０．５に近いと同時に、最大直接電力伝送を達成するものを望ましい動作点として選択することができる。

【0162】

【数40】

の比率は、以下のように方程式（７７）を使用して計算することができる。

【数41】

結合インダクタに関して、相互インダクタンスは、以下のように定義される。

【数42】

Ｌ１＝Ｌ２の比率は、（７４）及び（８２）を使用して以下のように得られる。
Ｌ_１／Ｌ_２＝（ｘ／ｋ）^２（８３）
（５）及び（７４）を使用して、Ｌ_２は、以下のように導出することができる。

【数43】

方程式（８１）及び（８３）を方程式（８４）に代入することにより、以下の方程式が得られる。

【数44】

【0163】

パラメータｎ_φ、ｎ_ｆ、及びｘが決定されると、方程式（８５）を使用して、インダクタンスＬ_２が設計される。その後、インダクタンスＭ及びＬ_１が、それぞれＭ／Ｌ_２及びＬ_１／Ｌ_２の値に従って決定される。

【0164】

方程式（３３）から、Ｌ_ｓ／ｎの比率は、以下のように書くことができる。

【数45】

式中、Ｐ_ｔｒａｎ＝Ｐ_ｏ－Ｐ_ＤＰＴであり、Ｐ_ＤＰＴは、方程式（８０）によって得られる。幾つかの数学的操作後に、方程式（７１）は、以下のように書き換えられる。

【数46】

方程式（８６）で得られたＬ_ｓ／ｎを方程式（８７）に代入することによって、変圧器の望ましい巻線比が設計される。その後、インダクタンスＬ_ｓが、Ｌ_ｓ／ｎ及びｎの値に基づいて得られる。

【0165】

本セクションでは、変換器１２２ＤＤが、まず、４５０Ｗの公称電力を有する１９０ＶのＤＣグリッドから４８Ｖの電池を充電する特定の用途に関して、上記のガイドラインを使用して設計される。次に、理論的解析を検証するために、米国カリフォルニア州のSan JoseのCadence Design Systemsによって提供されるOrCAD PSPICE環境で、それのシミュレーションを行う。上述の通り、変換器１２２ＤＤの出力電力は、スイッチング周波数に反比例する。よって、それは、（公称電力における）最小周波数が１４０ｋＨｚであるように設計される。

【0166】

この変換器の設計の第１のステップは、方程式（７９）を使用して、適切なＤＣバス電圧を選ぶことである。上述の通り、０．５に近いｎ_φ＋ｎ_ｆを達成することが望ましい。一方、提案される変換器のＤＣＭ動作を確実にするためには、ｎ_φ＋ｎ_ｆは、０．５よりも十分に小さくあるべきである。０．４に等しいｎ_φ＋ｎ_ｆを考えると、方程式（７９）は、Ｖ_ｄｃが４２７．５Ｖよりも小さくあるべきであることを示唆する。したがって、Ｖ_ｄｃは、４００Ｖであることが選択される。

【0167】

次のステップは、０．０５、０．１０、０．１５、０．２０、０．２５、０．３０、及び０．３５に等しいｎ_φの幾つかの値に関して、０＜ｎ_ｆ＜０．５－ｎ_φの範囲内の異なるｎ_ｆの観点からＰ_{ＤＰＴ，ｎ}のプロットを示す図１９にプロットされるように、方程式（７８）及び（８０）を使用して、ｎ_φ及びｎ_ｆの異なる値の観点から、伝送される正規化直接電力Ｐ_{ＤＰＴ，ｎ}を計算することである。また、破線は、ｎ_φ＋ｎ_ｆ＝０．４を満たす異なるｎ_φ及びｎ_ｆの観点からＰ_{ＤＰＴ，ｎ}の曲線を示す。図１９によれば、Ｐ_{ＤＰＴ，ｎ}は、ｎ_φ＝０．１５及びｎ_ｆ＝０．２５において、３６％の最大値に達する。しか
しながら、ｎ_φ＝０．１及びｎ_ｆ＝０．３の場合、Ｐ_{ＤＰＴ，ｎ}は、最大値に近い３４％である。これは、Ｐ_ＤＰＴ＝１５３Ｗ及びＰ_ｔｒａｎ＝２９７Ｗという結果になる。つまり、約１５０Ｗが直接結合インダクタを通って出力に伝送され、及び約３００Ｗが変圧器を通って出力に伝送される。ｎ_φ及びｎ_ｆが決定されると、方程式（７８）を使用して、２．２９に等しいｘが得られる。

【0168】

方程式（８２）～（８５）によれば、インダクタンスＬ_１、Ｌ_２、及びＭの設計は、結合係数ｋの値に依存する。図２０は、このパラメータが、これらのインダクタンスの設計にどのように影響を与えるかを実証する。観察されるように、ｋが１に近づくにつれて、インダクタンスＬ_１、Ｌ_２、及びＭの全ては、大きな値に向かう。したがって、結合係数が十分に小さい場合、小さなインダクタンスを使用することが可能である。図２０によれば、０．９＜ｋ＜０．９５の範囲内の結合係数を有することにより、上記インダクタンスに関する適正値が得られる。また、結合係数に関するこの範囲を達成することは、結合インダクタの実装を複雑にしない。ｋ＝０．９３を考えると、方程式（８５）は、Ｌ_２＝１０７μＨをもたらす。その結果、Ｍ及びＬ_１は、方程式（７４）及び（８３）で得られたＭ／Ｌ_２及びＬ_１／Ｌ_２の値に基づいて、それぞれ２４４μＨ及び６４７μＨと決定される。（８６）及び（８７）を使用して、直列インダクタンス及び変圧器巻線比が、Ｌ_ｓ＝４３μＨ及びｎ＝２．４として得られる。

【0169】

変換器１２２ＤＤは、以下の表Ｉにリストされたパラメータを用いてシミュレーションされる。

【0170】

【表1】

【0171】

変換器１２２ＤＤの波形が図２１Ａ～２１Ｆに示される。図２１Ａ及び２１Ｂは、それぞれ電源スイッチＳ_１及びＳ_２の波形を示す。観察されるように、スイッチの一方がオフにされると、他方のスイッチのボディダイオードがオンになり、それによって、ＺＶＳターンオン条件が提供される。加えて、両スイッチ共に、ターンオフ瞬間の電流電圧オーバーラップが十分に小さい。ＤＣバス電圧が４００Ｖ付近であることも観察される。図２１Ｃは、結合インダクタの一次巻線及び二次巻線を流れる電流ｉ_Ｌ１及びｉ_Ｌ２を示す。入力電流の疑似ＣＣＭ動作を観察することができる。また、ｔ_ｆは、スイッチングサイクルの３４％である２．４μｓに等しい。つまり、パラメータｎ_ｆは、０．３の望ましい値よりも僅かに大きい。インバータ出力及び変圧器一次巻線の電圧波形、並びに直列インダクタの電流波形が図２１Ｄに示される。観察されるように、方形電圧は、スイッチングサイクルのほぼ１０％である０．７μｓの遅延を有する。つまり、パラメータｎ_φは、望ましい値（０．１）にほぼ等しい。図２１Ｅは、変圧器二次巻線の電圧波形ｖ_ｓｅｃ及び出力
ブリッジダイオードを流れる電流波形ｉ_ｔを示す。上記で説明した通り、この電流の方向は、変圧器二次巻線に印加される電圧の極性を決定する。Ｄ１及びＤ２の電流波形及び電圧波形を示す図２１Ｆによれば、出力ダイオードは、ＺＣＳ条件下でオン及びオフになる。

【0172】

実際に変換器１２２ＤＤの性能を調べるために、上記所与の用途のために４５０Ｗの実験用プロトタイプが実装され、その実験結果が提示される。プロトタイプに使用されるコンポーネントは、以下の表ＩＩにリストされ、その写真が図２２に示される。

【0173】

【表2】

【0174】

図２３Ａ～２３Ｆは、全負荷条件下で実装プロトタイプから得られた実験波形を示す。これらの実験波形は、それぞれ図１７及び図２１Ａ～２１Ｆに示される理論的波形及びシミュレーション波形によく合致している。異なる負荷条件下における変換器１２２ＤＤの性能を調べるために、公称電力の５０％での実装プロトタイプから得られた波形も図２４Ａ～２４Ｆに示される。出力に届けられる電力を定格電力の半分に減らすために、スイッチング周波数を２８０ｋＨｚに増加させた。

【0175】

Ｓ_１及びＳ_２の電圧波形を示す図２４Ａ及び２４Ｂによれば、電源スイッチは、ＺＶＳ特性で動作する。加えて、ＤＣバス電圧が定格電力とまだ同じであることが観察される。つまり、提案される変換器は、疑似ＣＣＭ動作により、異なる負荷条件下で、ほぼ一定のＤＣバス電圧から恩恵を受ける。図２４Ｃ及び２４Ｄから、ｔ_ｆが、全負荷でのそれの値よりも僅かに大きい１．５μｓ（ｎ_ｆ＝０．４）であり、ｔ_φが、望ましい値に等しい０．３μｓ（ｎ_φ＝０．１）であることが観察される。この場合、ｎ_φ＋ｎ_ｆは、０．５に近く、又は同等に、モード７の持続時間が十分に短い。これにより、入力電流に関して低ピーク値及び低ＲＭＳ値がもたらされる。つまり、提案される変換器は、異なる負荷条件下で、疑似ＣＣＭ入力電流波形を維持する。

【0176】

図２５は、定格電力の２０％～１００％の実装プロトタイプから測定された効率を示す。観察されるように、全負荷から軽負荷へと電力が減少するにつれて、効率は、まず、（公称電力で）９５．４％から（公称電力の７０％で）９６．７％のピーク値にまで増加し、その後、減少し始める。先述の通り、出力電力は、提案される変換器において、スイッチング周波数と共に減少する。その結果、出力電力の減少は、伝導損の低下をもたらすが、スイッチング損失の増加をもたらす。提案される変換器のＺＶＳ性能により、低周波数において、伝導損と比べてスイッチング損失が無視できることに言及する価値がある。しかしながら、定格電力の７０％未満に出力電力が減少すると、スイッチング損失はかなり
のものになり、その結果、効率が低下し始める。

【0177】

本明細書に開示される絶縁ＤＣ／ＤＣ回路トポロジー１２２ＤＤは、広範な動作条件に関して高性能を実証することができる。この絶縁ＤＣ／ＤＣ変換器１２２ＤＤは、変換器１２２ＤＤが低電圧バスのＤＣ電圧レベルを望ましい範囲内に維持し得るＤＣマイクログリッド用途によく適している。変換器１２２ＤＤは、伝導損及びスイッチング損失の両方を最小にし得る。変換器１２２ＤＤの一次側のパワー半導体は、ＺＶＳ特性で動作し、出力ダイオードは、ＺＣＳ特性で動作する。変換器１２２ＤＤの主な特徴の１つは、パワー半導体によって処理される電力を減少させ、及び伝導損を最小にするＤＰＴである。電力の一部は、出力に直接伝送することができ、それによって、コンポーネントの電力定格及びコストが減少する。この構造の別の利点は、入力電流に関する疑似ＣＣＭ動作である。この特徴は、入力電流のピーク値及びＲＭＳ値を減少させる。その結果、この構造における伝導損は大幅に減少し得る。４５０Ｗプロトタイプのシミュレーション及び実験結果は、提案される構造の優れた性能を裏付ける。

【0178】

図２６は、他の幾つかの実施形態におけるＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤの回路構成を示す。図示されるように、パワーエレクトロニック変換器１２２ＡＤは、一対のＭＯＳＦＥＴＳ_１及びＳ_２と、ＡＣ電源１２０Ａから受け取ったＤＣ電力の第１の部分を変換するための第１の変圧器１２８とを含む、図１３に示されるものに類似した一般的な電力変換回路構成１４２（図１３のインダクタＬ_ｇは、図２６では、Ｌ_１と表記される）を含む。パワーエレクトロニック変換器１２２ＡＤは、結合インダクタＬ_２によって、一次側１２６の一般的な電力変換回路構成１４２のインダクタＬ_１に結合し、それによって、ＤＣ電力の第２の部分を一次側１２６から二次側１３０へと直接伝送し、それによって、ＭＯＳＦＥＴＳ_１及びＳ_２、並びに第１の変圧器１２８をバイパスするための第２の変圧器１５４を形成するＤＰＴチャネル１４４も含む。

【0179】

図２７は、さらに他の幾つかの実施形態におけるＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの回路構成を示す。図示されるように、パワーエレクトロニック変換器１２２ＤＤは、一対のＭＯＳＦＥＴＳ_１及びＳ_２と、ＤＣ電源１２０Ｄから受け取ったＤＣ電力の第１の部分を変換するための第１の変圧器１２８と、一次側で一対のＭＯＳＦＥＴＳ_１及びＳ_２と変圧器１２８との間に、正弦波に近い波形を提供し、及び変圧器１２８にソフトスイッチングを提供するための図１１に示されるものに類似した共振タンク１３２とを含む一般的な電力変換回路構成１４２を含む。パワーエレクトロニック変換器１２２ＤＤは、結合インダクタＬ_ａによって、一次側１２６の一般的な電力変換回路構成１４２のインダクタＬ_ｇに結合し、それによって、ＤＣ電力の第２の部分を一次側１２６から二次側１３０へと直接伝送し、それによって、ＭＯＳＦＥＴＳ_１及びＳ_２、並びに第１の変圧器１２８をバイパスするための第２の変圧器１５４を形成するＤＰＴチャネル１４４も含む。

【0180】

図２８は、さらに別の実施形態におけるＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの回路構成を示す。この実施形態におけるＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤは、この実施形態では、一般的な電力変換回路構成１４２が共振タンクを含まない一方で、ＤＰＴチャネル１４４が共振タンク１３２を含むことを除き、図２７に示されるものに類似する。

【0181】

図２９は、別の例におけるＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの回路構成を示す。この実施形態におけるＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤは、この実施形態では、ＤＰＴチャネル１４４及び一般的な電力変換回路構成１４２のそれぞれが共振タンク１３２を含むことを除き、図２７に示されるものに類似する。

【0182】

共振タンク１３２は、ＤＰＴを用いる他のタイプの変換器にも同様に使用され得る。

【0183】

例えば、図３０は、ある実施形態におけるＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤの回路構成を示す。ＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤは、この実施形態では、ＤＰＴチャネル１４４が共振タンクを含まない一方で、一般的な電力変換回路構成１４２が共振タンク１３２を含む点を除き、図２６に示されるものに類似する。

【0184】

図３１は、別の実施形態におけるＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤの回路構成を示す。ＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤは、この実施形態では、一般的な電力変換回路構成１４２が共振タンクを含まない一方で、ＤＰＴチャネル１４４が共振タンク１３２を含む点を除き、図２６に示されるものに類似する。

【0185】

図３２は、さらに別の実施形態におけるＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤの回路構成を示す。ＡＣ／ＤＣパワーエレクトロニック変換器１２２ＡＤは、この実施形態では、一般的な電力変換回路構成１４２及びＤＰＴチャネル１４４のそれぞれが共振タンク１３２を含むことを除き、図２６に示されるものに類似する。

【0186】

ＤＰＴチャネルは、任意の適切なやり方で実装され得る。例えば、図３３は、本開示の幾つかの実施形態による、ＤＰＴチャネル１４４を有するＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤを示す。これらの実施形態では、一般的な電力変換回路構成１４２の変圧器１２８及びＤＰＴチャネル１４４の変圧器１５４が、共通及び／又は統合磁気素子構造１６２を共有する。具体的には、変圧器１２８及び１５４のコイルが共通の磁気コア又は強磁性コアに別々に巻き付けられ、それによって、高電力密度が生じる。

【0187】

図３４は、本開示の幾つかの実施形態による、ＤＰＴチャネル１４４を有するＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤを示す。これらの実施形態では、一般的な電力変換回路構成１４２の変圧器１２８及びＤＰＴチャネル１４４の変圧器１５４は、共通及び／又は統合磁気素子構造１６４を共有する。具体的には、ＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤは、変圧器１２８及び１５４が、磁気コア又は強磁性コアに巻き付けられた同じコイルを共有し、これらのコイルが、コイルの両端において２つの端部接点と、コイルの両端の中間にあるコイルの適切な場所において中間接点とを含む３つの接点を含むように、変圧器１２８及び１５４を実装するための中心タップ変圧器１６４を使用する。図３４に示す例では、端部接点１７２及び１７４は、電力出力に使用され、中間接点１７６は、アースに接続される。

【0188】

上記の実施形態では、パワーエレクトロニック変換器１２２は、一般的な電力変換回路構成１４２に並列に電気的に結合された１つのＤＰＴチャネル１４４を含む。図３５に示されるような幾つかの代替実施形態では、パワーエレクトロニック変換器１２２は、一般的な電力変換回路構成１４２に並列に電気的に結合された複数のＤＰＴチャネル１４４を含んでもよい。幾つかの実施形態では、複数のＤＰＴチャネル１４４は、同じ構造、トポロジー、コンポーネント、及び／又はパラメータを有してもよい。幾つかの他の実施形態では、複数のＤＰＴチャネル１４４が、異なる構造、トポロジー、コンポーネント、及び／又はパラメータを有してもよい。

【0189】

例えば、図３６は、ある実施形態におけるＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの回路構成を示す。図示されるように、パワーエレクトロニック変換器１２２ＤＤは、一対のＭＯＳＦＥＴＳ_１及びＳ_２、並びにＤＣ電源１２０Ｄから受け取ったＤＣ電力の第１の部分を変換するための第１の変圧器１２８を使用する、図１２に示されるものに類似した一般的な電力変換回路構成１４２を含む。ＤＣ／ＤＣパワーエレクトロニック
変換器１２２ＤＤは、直接一次側１２６から二次側１３０へと受け取ったＤＣ電力の第２の部分及び第３の部分をそれぞれ伝送し、それによって、ＭＯＳＦＥＴＳ_１及びＳ_２、並びに第１の変圧器１２８をバイパスするための第２の変圧器１５４－１及び１５４－２によって一次側１２６の一般的な電力変換回路構成１４２にそれぞれ結合された２つのＤＰＴチャネル１４４－１及び１４４－２も含む。

【0190】

幾つかの実施形態では、一般的な電力変換回路構成１４２の第１の変圧器１２８、及びＤＰＴチャネル１４４の１つ又は複数の第２の変圧器１５４（例えば、図３６に示される第２の変圧器１５４－１、１５４－２）は、共通コアを共有するなど、共通及び／又は統合磁気素子構造を共有してもよく、各第２の変圧器１５４は、共通コアに巻き付けられた別個のコイルセットを含む（例えば、共通コアに巻き付けられた別個のワイヤがコイルセットを形成する）。

【0191】

幾つかの実施形態では、一般的な電力変換回路構成１４２の第１の変圧器１２８、及びＤＰＴチャネル１４４の１つ又は複数の第２の変圧器１５４（例えば、図３６に示される第２の変圧器１５４－１、１５４－２）は、単一のコイルセット（例えば、コアに巻き付けられた１つのワイヤが単一のコイルセットを形成する）を有する中心タップ変圧器を使用して実装されてもよく、各第２の変圧器１５４は、単一のコイルセットのそれぞれの部分（例えば、コアに巻き付けられたワイヤのそれぞれの部分）に対応するコイルセットを含む。

【0192】

上記の実施形態では、パワーエレクトロニック変換器１２２は、１つの出力のみを有する。図３７に示されるような幾つかの代替実施形態では、パワーエレクトロニック変換器１２２は、複数の負荷１２４に電力を供給するための複数の出力１６０を含む多出力パワーエレクトロニック変換器でもよい。

【0193】

多出力パワーエレクトロニック変換器１２２は、複数の出力１６２を有する一般的な電力回路構成１４２と、一般的な電力変換回路構成１４２に並列に電気的に結合された複数のＤＰＴチャネル１４４とを含んでもよい。具体的には、一般的な電力回路構成１４２の出力１６２の少なくとも１つ又は複数が、それぞれ複数のＤＰＴチャネル１４４の１つ又は複数に電気的に結合され、それによって、各負荷１２４に電力を供給するための多出力パワーエレクトロニック変換器１２２の各出力が形成される。

【0194】

幾つかの実施形態では、一般的な電力回路構成１４２の少なくとも１つの出力１６２は、何れのＤＰＴチャネル１４４とも電気的に結合されず、多出力パワーエレクトロニック変換器１２２の出力１６０を直接形成する。

【0195】

幾つかの実施形態では、一般的な電力回路構成１４２の全ての出力１６２が、多出力パワーエレクトロニック変換器１２２の出力１６０を形成するためにＤＰＴチャネル１４４に電気的に結合される。

【0196】

幾つかの実施形態では、複数のＤＰＴチャネル１４４は、同じ構造、トポロジー、コンポーネント、及び／又はパラメータを有してもよい。幾つかの他の実施形態では、複数のＤＰＴチャネル１４４は、異なる構造、トポロジー、コンポーネント、及び／又はパラメータを有してもよい。

【0197】

例えば、図３８は、ある実施形態における多出力ＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの回路構成を示す。図示されるように、パワーエレクトロニック変換器１２２ＤＤは、一対のＭＯＳＦＥＴＳ_１及びＳ_２と、ＤＣ電源１２０Ｄから受け取ったＤＣ電力の第１の部分を変換するための第１の変圧器１２８とを使用する一般的な電力変換回
路構成１４２を含む。第１の変圧器１２８は、入力コイルセット１６４と、共通コア１６８に巻き付けられた２つの出力コイルセット１６６とを含む。出力コイルセット１６６のそれぞれは、一般的な電力回路構成１４２の出力１６２を形成する。

【0198】

多出力ＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤは、直接一次側１２６から二次側１３０へと受け取ったＤＣ電力の第２の部分及び第３の部分をそれぞれ伝送し、それによって、ＭＯＳＦＥＴＳ_１及びＳ_２、並びに第１の変圧器１２８をバイパスするための２つの第２の変圧器１５４によって一次側１２６の一般的な電力変換回路構成１４２に結合された２つのＤＰＴチャネル１４４も含む。

【0199】

具体的には、多出力ＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤは、一般的な電力回路構成１４２の一次側１２６に電気的に接続された入力コイルセット１７２と、共通コア１７６に全て巻き付けられた２つの出力コイルセット１７４とを有する結合変圧器１７０を含む。各出力コイルセット１７４は、ＤＰＴチャネル１４４に電気的に結合される。したがって、各出力コイルセット１７４、共通コア１７６、及び入力コイルセット１７２は、各第２の変圧器１５４を形成する。

【0200】

二次側で、各ＤＰＴチャネル１４４は、多出力ＤＣ／ＤＣパワーエレクトロニック変換器１２２ＤＤの各出力１６０を形成するために一般的な電力回路構成１４２の出力１６２と並列に電気的に結合される。

【0201】

幾つかの実施形態では、結合変圧器１７０及び第１の変圧器１２８の何れか一方又は両方が、中心タップ変圧器でもよい。

【0202】

添付の図面を参照して実施形態を上記で説明したが、当業者は、添付の特許請求の範囲によって定義されるような範囲から逸脱することなく、変形及び変更を行い得ることを理解するだろう。

【0203】

参考文献
[1] V.Nasirian,S.Moayedi,A.Davoudi,and F.L.Lewis,“Distributed cooperative control of DC microgrids,”IEEE Trans.Power Electron.,vol.30,pp.2288-2303,Apr.2015.
[2] T.Dragicevic,X.Lu,J.C.Vasquez,and J.M.Guerrero,“DC microgrids-Part II:A review of power architectures,applications,and standardization issues,”IEEE Trans.Power Electron.,vol.31,pp.3528-3549,May 2016.
[3] H.Lotfi and A.Khodaei,“AC versus DC microgrid planning,”IEEE Trans.Smart
Grid,vol.8,pp.296-304,Jan.2017.
[4] C.Marnay,S.Lanzisera,M.Stadler,and J.Lai,“Building scale DC microgrids,”in 2012 IEEE Energytech,pp.1-5,May 2012.
[5] M.Zareie,S.Eren,and P.Jain,“A digital sensorless controller for a voltage
balancer used in hybrid microgrids,”in 2018 IEEE International Telecommunications Energy Conference (INTELEC),pp.1-5,Oct.2018.
[6] B.R.Lin,“Modular soft-switching converter in DC micro-grid system applications,”Electronics Letters,vol.54,no.10,pp.649-651,2018.
[7] P.Kolahian,H.Tarzamni,A.Nikafrooz,and M.Hamzeh,“Multi-port DC-DC converter for bipolar medium voltage DC micro-grid applications,”IET Power Electron.,vol.12,no.7,pp.1841-1849,2019.
[8] A.Chub,D.Vinnikov,E.Liivik,and T.Jalakas,“Multiphase quasi-Z-source DC-DC
converters for residential distributed generation systems,”IEEE Trans.Ind.Electron.,vol.65,pp.8361-8371,Oct.2018.
[9] A.Brissette,J.Carr,T.Cui,J.Xu,and L.Qi,“Analysis of emerging technology f
or DC-enabled smart homes,”in 2015 IEEE First International Conference on DC Microgrids (ICDCM),pp.171-174,Jun.2015.
[10] H.Kakigano,Y.Miura,and T.Ise,“Low-voltage bipolar-type DC microgrid for super high quality distribution,”IEEE Trans.Power Electron.,vol.25,pp.3066-3075,Dec.2010.
[11] S.A.Gorji,H.G.Sahebi,M.Ektesabi,and A.B.Rad,“Topologies and control schemes of bidirectional DC-DC power converters:An overview,”IEEE Access,vol.7,pp.117997-118019,2019.
[12] M.Forouzesh,Y.Shen,K.Yari,Y.P.Siwakoti,and F.Blaabjerg,“High-efficiency high step-up DC-DC converter with dual coupled inductors for grid-connected photovoltaic systems,”IEEE Trans.Power Electron.,vol.33,pp.5967-5982,Jul.2018.
[13] L.Schmitz,D.C.Martins,and R.F.Coelho,“Generalized high step-up DC-DC boost-based converter with gain cell,”IEEE Trans.Circuits Syst.I,Reg.Papers,vol.64,pp.480-493,Feb.2017.
[14] T.Cheng,D.D.Lu,and L.Qin,“Non-isolated single-inductor DC/DC converter with fully reconfigurable structure for renewable energy applications,”IEEE Trans.Circuits Syst.,II,Exp.Briefs,vol.65,pp.351-355,Mar.2018.
[15] Y.Wang,H.Song,and D.Xu,“Soft-switching bidirectional DC/DC converter with an LCLC resonant circuit,”IEEE Trans.Emerg.Sel.Topics Power Electron.,vol.7,pp.851-864,Jun.2019.
[16] O.Garcia,P.Zumel,A.de Castro,and A.Cobos,“Automotive DC-DC bidirectional
converter made with many interleaved buck stages,”IEEE Trans.Power Electron.,vol.21,pp.578-586,May 2006.
[17] L.Ni,D.J.Patterson,and J.L.Hudgins,“High power current sensorless bidirectional 16-phase interleaved DC-DC converter for hybrid vehicle application,”IEEE Trans.Power Electron.,vol.27,pp.1141-1151,Mar.2012.
[18] M.Pahlevani,S.Eren,A.Bakhshai,and P.Jain,“A series-parallel current-driven full-bridge DC/DC converter,”IEEE Trans.Power Electron.,vol.31,pp.1275-1293,Feb.2016.
[19] T.Wu,J.Yang,C.Kuo,and Y.Wu,“Soft-switching bidirectional isolated full-bridge converter with active and passive snubbers,”IEEE Trans.Ind.Electron.,vol.61,pp.1368-1376,Mar.2014.
[20] J.A.Sabate,V.Vlatkovic,R.B.Ridley,and F.C.Lee,“High-voltage,high-power,ZVS,full-bridge PWM converter employing an active snubber,”in 1991 IEEE Sixth Annual Applied Power Electronics Conference and Exhibition (APEC),pp.158-163,Mar.1991.
[21] T.Wu,Y.Chen,J.Yang,and C.Kuo,“Isolated bidirectional full-bridge DC-DC converter with a flyback snubber,”IEEE Trans.Power Electron.,vol.25,pp.1915-1922,July 2010.
[22] M.Pahlevaninezhad,J.Drobnik,P.K.Jain,and A.Bakhshai,“A load adaptive control approach for a zero-voltage-switching DC/DC converter used for electric vehicles,”IEEE Trans.Ind.Electron.,vol.59,pp.920-933,Feb.2012.
[23] P.K.Jain,Wen Kang,H.Soin,and Youhao Xi,“Analysis and design considerations of a load and line independent zero-voltage-switching full bridge DC/DC converter topology,”IEEE Trans.Power Electron.,vol.17,pp.649-657,Sep.2002.
[24] G.Catona,E.Bianconi,R.Maceratini,G.Coppola,L.Fumagalli,G.Petrone,and G.Spagnuolo,“An isolated semiresonant DC/DC converter for high power applications,
”IEEE Trans.Ind.Appl.,vol.53,pp.2200-2209,May 2017.
[25] L.Costa,G.Buticchi,and M.Liserre,“A fault-tolerant series-resonant DC-DC
converter,”IEEE Trans.Power Electron.,vol.32,pp.900-905,Feb.2017.
[26] A.Chub,D.Vinnikov,F.Blaabjerg,and F.Z.Peng,“A review of galvanically isolated impedance-source DC-DC converters,”IEEE Trans.Power Electron.,vol.31,pp.2808-2828,Apr.2016.
[27] R.Li and F.Shi,“Control and optimization of residential photovoltaic power generation system with high efficiency isolated bidirectional DC-DC converter,”IEEE Access,vol.7,pp.116107-116122,2019.
[28] S.M.S.I.Shakib and S.Mekhilef,“A frequency adaptive phase shift modulation control based LLC series resonant converter for wide input voltage applications,”IEEE Trans.Power Electron.,vol.32,pp.8360-8370,Nov.2017.
[29] Z.Li and H.Wang,“Comparative analysis of high step-down ratio isolated DC/DC topologies in PEV applications,”in 2016 IEEE Applied Power Electronics Conference and Exposition (APEC),pp.1329-1335,Mar.2016.
[30] J.Walter and R.W.De Doncker,“High-power galvanically isolated DC/DC converter topology for future automobiles,”in IEEE 34th Annual Conference on Power Electronics Specialist (PESC),vol.1,pp.27-32 vol.1,June 2003.
[31] B.Liu,M.Qiu,L.Jing,X.Wang,and M.Chen,“Design of high-performance bidirectional DC/DC converter applied for more electric aircraft,”The Journal of Engineering,vol.2018,no.13,pp.520-523,2018.
[32] C.Wang,S.Zhang,Y.Wang,B.Chen,and J.Liu,“A 5-kw isolated high voltage conversion ratio bidirectional CLTC resonant DC-DC converter with wide gain range and high efficiency,”IEEE Trans.Power Electron.,vol.34,pp.340-355,Jan.2019.
[33] M.Pahlevaninezhad,P.Das,J.Drobnik,P.K.Jain,and A.Bakhshai,“A novel ZVZCS
full-bridge DC/DC converter used for electric vehicles,”IEEE Trans.Power Electron.,vol.27,pp.2752-2769,Jun.2012.
[34] S.Bagawade,M.Pahlevani,R.Fernandes,and P.Jain,“Novel high-gain hybrid current-driven DC-DC converter topology,”in 2018 IEEE Applied Power Electronics Conference and Exposition (APEC),pp.2302-2309,Mar.2018.
[35] I.Askarian,N.Dohmeier,C.Botting,M.Pahlevani,and A.Knight,“A novel single-stage AC/DC converter used in battery charger applications,”in 2018 IEEE Energy Conversion Congress and Exposition (ECCE),pp.2510-2515,Sep.2018.

【図1】