知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098887
(43)【公開日】2024-07-24
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20240717BHJP
H01L 21/60 20060101ALI20240717BHJP
H01L 29/861 20060101ALI20240717BHJP
H01L 23/28 20060101ALN20240717BHJP
H01L 23/48 20060101ALN20240717BHJP
【ＦＩ】
H01L25/04 C
H01L21/60 301B
H01L29/91 K
H01L29/91 C
H01L23/28 K
H01L23/48 G
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023002681
(22)【出願日】2023-01-11
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】山路 将晴
【テーマコード（参考）】
4M109
5F044
【Ｆターム（参考）】
4M109AA01
4M109CA05
4M109DB09
4M109EA02
4M109EA10
4M109EB12
5F044AA01
(57)【要約】
【課題】本開示は、部品コストを抑制しつつ、小型化および低コスト化を図ることができる半導体装置を提供することを目的とする。
【解決手段】半導体装置１００Ａは、駆動チップ２１［ｋ］と、電圧端子Ｈｃと電源端子Ｈｂ［ｋ］とを含む複数の端子Ｈを備え、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する制御チップ４１Ａと、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのダイパッド６３と、電源端子Ｈｂ［ｋ］に個別に接続されて電源電圧Ｖｂ［ｋ］を電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］と、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源電圧Ｖｂ［ｋ］と同数のダイオードを含む半導体チップ３０Ａとを具備する。
【選択図】図１
【解決手段】半導体装置１００Ａは、駆動チップ２１［ｋ］と、電圧端子Ｈｃと電源端子Ｈｂ［ｋ］とを含む複数の端子Ｈを備え、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する制御チップ４１Ａと、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのダイパッド６３と、電源端子Ｈｂ［ｋ］に個別に接続されて電源電圧Ｖｂ［ｋ］を電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］と、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源電圧Ｖｂ［ｋ］と同数のダイオードを含む半導体チップ３０Ａとを具備する。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数のパワー半導体素子と、
第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、
所定の制御電圧を前記第１端子に供給するための第１導体と、
前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、
前記電源電圧を生成するブートストラップ動作に利用され前記第２端子と同数のダイオードを含む半導体チップと
を具備する半導体装置。
第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、
所定の制御電圧を前記第１端子に供給するための第１導体と、
前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、
前記電源電圧を生成するブートストラップ動作に利用され前記第２端子と同数のダイオードを含む半導体チップと
を具備する半導体装置。
【請求項2】
前記半導体チップは、
複数の前記ダイオードのアノード領域を構成する第１導電型の半導体基板と、
複数の前記ダイオードのカソード領域を構成し前記半導体基板の表面層に所定の間隔を空けて並んで形成された第２導電型の複数の第２半導体層と
を含む
請求項１に記載の半導体装置。
複数の前記ダイオードのアノード領域を構成する第１導電型の半導体基板と、
複数の前記ダイオードのカソード領域を構成し前記半導体基板の表面層に所定の間隔を空けて並んで形成された第２導電型の複数の第２半導体層と
を含む
請求項１に記載の半導体装置。
【請求項3】
前記半導体チップは、
前記半導体基板の前記表面層の反対側の面に形成されて前記第１導体の表面に接合され複数の前記ダイオードで共有される陽極と、
前記複数の第２半導体層のそれぞれの上に形成されて前記第１配線を介して前記第２端子に電気的に接続される陰極と
を含む
請求項２に記載の半導体装置。
前記半導体基板の前記表面層の反対側の面に形成されて前記第１導体の表面に接合され複数の前記ダイオードで共有される陽極と、
前記複数の第２半導体層のそれぞれの上に形成されて前記第１配線を介して前記第２端子に電気的に接続される陰極と
を含む
請求項２に記載の半導体装置。
【請求項4】
前記第１端子は、導電性のワイヤを介して前記第１導体の前記表面に接続されている
請求項３に記載の半導体装置。
請求項３に記載の半導体装置。
【請求項5】
前記第１導体に接続された第２配線をさらに具備し、
前記半導体チップは、
第１導電型の半導体基板と、
複数の前記ダイオードのカソード領域を構成し前記半導体基板の表面層に所定の間隔を空けて並んで形成された第２導電型の複数の第２半導体層と、
複数の前記ダイオードのアノード領域を構成し前記複数の第２半導体層が形成されていない前記半導体基板の表面層に形成された第１導電型の第１半導体層と
を含む
請求項１に記載の半導体装置。
前記半導体チップは、
第１導電型の半導体基板と、
複数の前記ダイオードのカソード領域を構成し前記半導体基板の表面層に所定の間隔を空けて並んで形成された第２導電型の複数の第２半導体層と、
複数の前記ダイオードのアノード領域を構成し前記複数の第２半導体層が形成されていない前記半導体基板の表面層に形成された第１導電型の第１半導体層と
を含む
請求項１に記載の半導体装置。
【請求項6】
前記半導体チップは、
前記第１半導体層の上に形成されて前記第２配線を介して前記第１導体に電気的に接続される陽極と、
前記複数の第２半導体層のそれぞれの上に形成されて前記第１配線を介して前記第２端子に電気的に接続される陰極と
を含む
請求項５に記載の半導体装置。
前記第１半導体層の上に形成されて前記第２配線を介して前記第１導体に電気的に接続される陽極と、
前記複数の第２半導体層のそれぞれの上に形成されて前記第１配線を介して前記第２端子に電気的に接続される陰極と
を含む
請求項５に記載の半導体装置。
【請求項7】
前記制御チップは、前記陽極に電気的に接続される中継端子を前記複数の端子に含み、
前記第２配線は、前記中継端子と前記第１端子とを接続する中継パターンを含む
請求項６に記載の半導体装置。
前記第２配線は、前記中継端子と前記第１端子とを接続する中継パターンを含む
請求項６に記載の半導体装置。
【請求項8】
前記制御チップおよび前記半導体チップは、第２導体の上に接合される
請求項５から７までのいずれか一項に記載の半導体装置。
請求項５から７までのいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
従来技術の半導体装置として、３相モータ等の電動機を駆動する３相インバータ回路として利用されるインテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ：ＩＰＭ）が知られている。このようなＩＰＭ内に搭載されるブートストラップダイオード（Ｂｏｏｔｓｔｒａｐ ｄｉｏｄｅ：ＢＳＤ）は、３相個別に３チップ配置された構成を有している。ブートストラップダイオードは、ＩＰＭに設けられたパワー半導体素子を制御するための電源電圧を所定の制御電圧から生成するために用いられている。
【0003】
特許文献１には、相互に直列に接続された抵抗素子およびダイオードをブートストラップ動作に利用する構成が開示されている。特許文献２には、ブートストラップダイオードおよび電流制限抵抗を備え、電流制限抵抗の抵抗値の精度低下を抑制することができる半導体装置が開示されている。
【0004】
特許文献３には、ｐ型の半導体基板にブートストラップダイオードおよび高耐圧電界効果トランジスタを有しは、半導体基板のｎ－型の埋め込み層内に空洞を形成し、この空洞の下部の埋め込み層を高耐圧ｎチャネルＭＯＳＦＥＴのドレインドリフト領域として利用することで、ブートストラップダイオードの順バイアス時に半導体基板側に流れる正孔によるリーク電流を抑制すると同時にブートストラップコンデンサの充電電流を大きくし、なおかつチップ面積の増大を抑制することができる半導体装置が開示されている。
【0005】
特許文献４には、ゲート電位によってディプリーショントランジスタのチャネルに空乏層を生じさせるよう構成されているため、低電圧時の電流が適度に大きく、高電圧時の電流が小さい半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１４－９０００６号公報
【特許文献2】特開２０１９－１９２８３３号公報
【特許文献3】国際公開第２０１４／１９９６０８号
【特許文献4】特開２０１１－１２９６２８号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
近年、産業機器や家電製品などでインバータ化による高効率化が進む一方、電力変換部の小型化が要求されている。そのため、ＩＰＭのパッケージ外形サイズの縮小化要求も高まっており、ＩＰＭ内の部品点数の削減や素子の電力密度の向上などによる実装面積の縮小が推し進められている。
【0008】
ＩＰＭ内に設けられた制御部を構成する部品には、パワー半導体素子を駆動する駆動チップおよびＢＳＤが含まれている。このような部品を含む制御部は、ＩＰＭ全体の面積に対する実装面積の比率が高くなる。また、ＩＰＭが例えば３相インバータなどの３相構造を有する場合、ＢＳＤが３チップ必要になるため、制御部およびパワー半導体素子を含めて全体で１１個のチップ（部品）が必要になる。
【0009】
この他、ＢＳＤを駆動チップに内蔵する技術も知られているが、この技術は、駆動チップ側で高価な誘電体分離技術を導入したり、チャージポンプ方式のブートストラップ用ＦＥＴ制御技術を付加したりする必要があり、部品コストが上がるという問題を有している。
【0010】
本開示の目的は、部品コストを抑制しつつ、小型化および低コスト化を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【0011】
以上の課題を解決するために、本開示の一態様に係る半導体装置は、複数のパワー半導体素子と、第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、所定の制御電圧を前記第１端子に供給するための第１導体と、前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、前記電源電圧を生成するブートストラップ動作に利用され前記第２端子と同数のダイオードを含む半導体チップとを具備する。
【発明の効果】
【0012】
本開示の一態様によれば、部品コストを抑制しつつ、小型化および低コスト化を図ることができる。
【図面の簡単な説明】
【0013】
【図1】本開示の第１実施形態に係る半導体装置の電気的な構成を例示する回路図である。
【図2】本開示の第１実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
【図3】本開示の第１実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
【図5】対比例に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
【図6】本開示の第２実施形態に係る半導体装置の電気的な構成を例示する回路図である。
【図7】本開示の第２実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
【図8】本開示の第２実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
【発明を実施するための形態】
【0014】
本開示を実施するための形態について図面を参照して説明する。なお、各図面においては、各要素の寸法および縮尺が実際の製品とは相違する場合がある。また、以下に説明する形態は、本開示を実施する場合に想定される例示的な一形態である。したがって、本開示の範囲は、以下に例示する形態には限定されない。
【0015】
Ａ：第１実施形態
図１は、本実施形態に係る半導体装置１００Ａの電気的な構成を例示する回路図である。半導体装置１００Ａは、３相モータ等の電動機Ｍを駆動する３相インバータ回路として利用されるインテリジェントパワーモジュールである。半導体装置１００Ａには制御装置１０２が接続される。制御装置１０２は、例えば、半導体装置１００Ａの動作を制御する外部のマイクロプロセッサ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）である。
図１は、本実施形態に係る半導体装置１００Ａの電気的な構成を例示する回路図である。半導体装置１００Ａは、３相モータ等の電動機Ｍを駆動する３相インバータ回路として利用されるインテリジェントパワーモジュールである。半導体装置１００Ａには制御装置１０２が接続される。制御装置１０２は、例えば、半導体装置１００Ａの動作を制御する外部のマイクロプロセッサ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）である。
【0016】
なお、以下の説明においては、電動機Ｍにおける任意のひとつの交流相を記号ｋにより識別する。すなわち、記号ｋは、Ｕ相とＶ相とＷ相との何れかを意味する（ｋ＝Ｕ，Ｖ，Ｗ）。例えば、参照符号に付加された符号［ｋ］は、電動機Ｍの交流相毎の要素であることを意味する。図１に例示される通り、半導体装置１００Ａは、外部接続用の複数の接続端子Ｔ（Ｔｉｎ＿Ｈ［ｋ］，Ｔｉｎ＿Ｌ［ｋ］，Ｔｏｕｔ［ｋ］，Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｐ，Ｔｎ［ｋ］，Ｔｂｓ［ｋ］）を具備する。
【0017】
半導体装置１００Ａは、３個の駆動チップ２１［ｋ］（２１［Ｕ］，２１［Ｖ］，２１［Ｗ］）と３個の駆動チップ２２［ｋ］（２２［Ｕ］，２２［Ｖ］，２２Ｌ［Ｗ］）と１個の半導体チップ３０Ａと１個の制御チップ４１Ａと１個の制御チップ４２とを具備する。電動機Ｍの３相（Ｕ相，Ｖ相，Ｗ相）の各々について駆動チップ２１［ｋ］と駆動チップ２２［ｋ］と１個の半導体チップ３０Ａとが設置される。
【0018】
駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の各々は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）と還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：ＦＷＤ）とを含む逆導通（ＲＣ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴであり、主電極Ｅと主電極Ｃと制御電極Ｇとを具備する。主電極Ｅおよび主電極Ｃは、制御対象となる電流が入力または出力される電極である。主電極ＣはＦＷＤの陰極としても機能し、主電極ＥはＦＷＤの陽極としても機能する。制御電極Ｇは、ＩＧＢＴのオン／オフを制御するための駆動電圧が印加されるゲート電極である。なお、駆動チップ２１［ｋ］および駆動チップ２２［ｋ］は、「パワー半導体素子」の一例である。つまり、半導体装置１００Ａは、複数のパワー半導体素子を具備している。
【0019】
駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の組は、電動機Ｍのひとつの交流相に対応するハーフブリッジ回路を構成する。駆動チップ２１［ｋ］および駆動チップ２２［ｋ］は、接続端子Ｔｐと接続端子Ｔｎ［ｋ］との間に直列に接続される。駆動チップ２１［ｋ］と駆動チップ２２［ｋ］との間の接続点は、接続端子Ｔｏｕｔ［ｋ］に電気的に接続される。接続端子Ｔｏｕｔ［ｋ］は、電動機Ｍのひとつの交流相に電力を供給するための出力端子である。接続端子Ｔｐには外部電源１０３から高電位側の電源電圧が供給される。接続端子Ｔｎ［ｋ］には低電位側の電源電圧（接地電圧）が供給される。なお、３個の接続端子Ｔｎ［ｋ］は、３相に共通の１個の端子に置換されてもよい。
【0020】
制御チップ４１Ａは、高電位側の各駆動チップ２１［ｋ］を制御するＨＶＩＣ（Ｈｉｇｈ Ｖｏｌｔａｇｅ ＩＣ）である。図１に例示される通り、制御チップ４１Ａは、複数の端子Ｈ（Ｈｉｎ［ｋ］，Ｈｏｕｔ［ｋ］，Ｈｂ［ｋ］，Ｈｓ［ｋ］，Ｈｍ［ｋ］（図１では不図示、図３参照），Ｈｃ，Ｈｇ）を具備する。すなわち、制御チップ４１Ａは、電動機Ｍの交流相毎に、入力端子Ｈｉｎ［ｋ］と出力端子Ｈｏｕｔ［ｋ］と電源端子Ｈｂ［ｋ］と電源端子Ｈｓ［ｋ］と中間端子Ｈｍ［ｋ］（図１では不図示、図３参照）とを具備する。
【0021】
制御装置１０２から接続端子Ｔｉｎ＿Ｈ［ｋ］に供給される制御信号が入力端子Ｈｉｎ［ｋ］に入力される。制御信号は、駆動チップ２１［ｋ］を制御するための信号である。電源端子Ｈｂ［ｋ］には高電位側の電源電圧Ｖｂ［ｋ］が供給され、電源端子Ｈｓ［ｋ］には低電位側の電源電圧Ｖｓ［ｋ］が供給される。制御チップ４１Ａは、電源端子Ｈｂ［ｋ］および電源端子Ｈｓ［ｋ］に供給される電源電圧により動作することで、入力端子Ｈｉｎ［ｋ］に供給される制御信号に応じた駆動電圧を出力端子Ｈｏｕｔ［ｋ］に出力する。出力端子Ｈｏｕｔ［ｋ］は、駆動チップ２１［ｋ］におけるＩＧＢＴの制御電極Ｇに電気的に接続される。以上の説明から理解される通り、制御チップ４１Ａは、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する。電源端子Ｈｂ［ｋ］は、「第２端子」の一例である。
【0022】
また、制御チップ４１Ａは、電圧端子Ｈｃと接地端子Ｈｇとを具備する。電圧端子Ｈｃには、外部電源１０４から接続端子Ｔｃ＿Ｈを介して制御電圧Ｖｃｃが供給される。制御電圧Ｖｃｃは、制御チップ４１Ａの動作に利用される所定の直流電圧である。また、制御電圧Ｖｃｃは、制御チップ４１Ａの電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作にも利用される。他方、接地端子Ｈｇは接地される。なお、電圧端子Ｈｃは、「第１端子」の一例である。
【0023】
したがって、半導体装置１００Ａは、電圧端子Ｈｃ（第１端子の一例）と電源端子Ｈｂ［Ｕ］，Ｈｂ［Ｖ］，Ｈｂ［Ｗ］（複数の第２端子の一例）とを含む端子Ｈ（Ｈｉｎ［ｋ］，Ｈｏｕｔ［ｋ］，Ｈｂ［ｋ］，Ｈｓ［ｋ］，Ｈｍ［ｋ］，Ｈｃ，Ｈｇ）（複数の端子の一例）を備えた制御チップ４１Ａを具備している。
【0024】
制御チップ４２は、低電位側の各駆動チップ２２［ｋ］を制御するＬＶＩＣ（Ｌｏｗ ＶｏｌｔａｇｅＩＣ）である。また、制御チップ４１Ａと制御チップ４２とが単体のチップで構成されてもよい。図１に例示される通り、制御チップ４２は、複数の端子Ｌ（Ｌｉｎ［ｋ］，Ｌｏｕｔ［ｋ］，Ｌｃ，Ｌｇ）を具備する。すなわち、制御チップ４２は、電動機Ｍの交流相毎に、入力端子Ｌｉｎ［ｋ］と出力端子Ｌｏｕｔ［ｋ］とを具備する。
【0025】
制御装置１０２から接続端子Ｔｉｎ＿Ｌ［ｋ］に供給される制御信号が入力端子Ｌｉｎ［ｋ］に入力される。制御信号は、各駆動チップ２２［ｋ］を制御するための信号である。制御チップ４２は、入力端子Ｌｉｎ［ｋ］に供給される制御信号に応じた駆動電圧を出力端子Ｌｏｕｔ［ｋ］に出力する。出力端子Ｌｏｕｔ［ｋ］は、駆動チップ２２［ｋ］におけるＩＧＢＴの制御電極Ｇに電気的に接続される。すなわち、制御チップ４２は、各駆動チップ２２［ｋ］を制御する。
【0026】
また、制御チップ４２は、電圧端子Ｌｃと接地端子Ｌｇとを具備する。電圧端子Ｌｃには、外部電源１０４から接続端子Ｔｃ＿Ｌを介して制御電圧Ｖｃｃが供給される。なお、制御チップ４１Ａに供給される制御電圧Ｖｃｃと制御チップ４２に供給される制御電圧Ｖｃｃとは相違してもよい。他方、接地端子Ｌｇは接地される。
【0027】
図１に例示される通り、制御チップ４１Ａの電源端子Ｈｂ［ｋ］は、接続端子Ｔｂｓ［ｋ］に電気的に接続される。接続端子Ｔｂｓ［ｋ］と接続端子Ｔｓ［ｋ］との間には、容量素子Ｂ［ｋ］が電気的に接続される。容量素子Ｂ［ｋ］は、半導体装置１００Ａに外部接続されるブートストラップコンデンサである。容量素子Ｂ［ｋ］のそれぞれは、第１電極ｂ１と第２電極ｂ２とを具備する。第１電極ｂ１は接続端子Ｔｂｓ［ｋ］に電気的に接続され、第２電極ｂ２は接続端子Ｔｓ［ｋ］に電気的に接続される。
【0028】
半導体チップ３０Ａは、接続端子Ｔｃ＿Ｈと接続端子Ｔｂｓ［ｋ］とに接続される。すなわち、制御チップ４１Ａにおける電圧端子Ｈｃと電源端子Ｈｂ［ｋ］とに半導体チップ３０Ａが接続される。半導体チップ３０Ａは、前述のブートストラップ動作に利用される。
【0029】
図１に例示される通り、半導体チップ３０ＡはダイオードＤ［ｋ］を具備する。ダイオードＤ［ｋ］は、ブートストラップ動作において容量素子Ｂ［ｋ］を充電する経路（充電経路α）を構成するブートストラップダイオードである。ダイオードＤ［ｋ］は、半導体チップ３０Ａに設けられた半導体基板３０１（図１では不図示、図４参照）及びＮ－拡散層３０２［ｋ］（図１では不図示、図４参照）を備えている。ダイオードＤ［ｋ］では陽極３０５（図４参照）が共有され、陽極３０５は接続端子Ｔｃ＿Ｈおよび電圧端子Ｈｃに電気的に接続される。ダイオードＤ［ｋ］の陰極３０４［ｋ］は、接続端子Ｔｂｓ［ｋ］および電源端子Ｈｂ［ｋ］に電気的に接続される。半導体チップ３０Ａは、ダイオードＤ［ｋ］の陰極３０４［ｋ］側に、ダイオードＤ［ｋ］を形成するＮ－拡散層３０２［ｋ］によって形成されてダイオードＤ［ｋ］と直列に接続されたＮ－拡散層３０２［ｋ］の抵抗成分（ドリフト抵抗）を有している。図１では、理解を容易にするため、Ｎ－拡散層３０２［ｋ］の抵抗成分（ドリフト抵抗）は、ダイオードＤ［ｋ］と接続端子Ｔｂｓ［ｋ］および電源端子Ｈｂ［ｋ］との間に設けられた抵抗素子Ｒ［ｋ］として図示されている。抵抗素子Ｒ［ｋ］は、ブートストラップ動作においてダイオードＤ［ｋ］に流れる電流を制限する。抵抗素子Ｒ［ｋ］は、Ｎ－拡散層３０２［ｋ］の抵抗成分ではなく、例えばポリシリコンによって形成され、ダイオードＤ［ｋ］に直列に接続された素子であってもよい。半導体チップ３０Ａの詳細な構成については後述する。このように、半導体装置１００Ａは、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源端子Ｈｂ［ｋ］と同数（本実施形態では３個）のダイオードＤ［ｋ］を含む半導体チップ３０Ａを具備している。
【0030】
以上の構成において、駆動チップ２１［ｋ］をオフ状態に維持したまま駆動チップ２２［ｋ］をオン状態に制御することでブートストラップ動作が実行される。駆動チップ２２［ｋ］がオン状態に制御されることで、図１の充電経路αが形成される。なお、図１においては、半導体チップ３０Ａに設けられたダイオードＤ［Ｖ］を経由する充電経路αのみが便宜的に図示されているが、Ｕ相およびＷ相についても同様に充電経路αが形成される。
【0031】
充電経路αは、接続端子Ｔｃ＿ＨとダイオードＤ［ｋ］と抵抗素子Ｒ［ｋ］と接続端子Ｔｂｓ［ｋ］と容量素子Ｂ［ｋ］と接続端子Ｔｓ［ｋ］と駆動チップ２２［ｋ］と接続端子Ｔｎ［ｋ］とを以上の順番で経由する電流経路である。充電経路αにより容量素子Ｂ［ｋ］が充電される。具体的には、容量素子Ｂ［ｋ］の両端間の電圧は、充電経路αを介した充電により制御電圧Ｖｃｃに維持される。したがって、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］は、電源端子Ｈｓ［ｋ］の電源電圧Ｖｓ［ｋ］と比較して制御電圧Ｖｃｃだけ高い電圧に設定される。以上のようにブートストラップ動作は、半導体チップ３０Ａと容量素子Ｂ［ｋ］とを含むブートストラップ回路を利用して電源電圧Ｖｂ［ｋ］を生成する動作である。
【0032】
図２は、第１実施形態に係る半導体装置１００Ａに具備された各種備品の配置を例示するレイアウト図である。図２では、所定の要素同士を接続するワイヤが両端に黒丸を有する直線で図示されている。図３は、半導体装置１００Ａに具備された半導体チップ３０Ａ及び高電位側の制御チップ４１Ａの近傍を拡大して示すレイアウト図である。図４は、図３中に示すＶ－Ｖ線で切断した半導体チップ３０Ａの断面図である。
【0033】
以下の説明においては、図２から図４に例示される通り、相互に直交するＸ軸とＹ軸とＺ軸とを想定する。半導体装置１００Ａの長手方向（すなわち半導体チップ３０Ａや制御チップ４１Ａ，４２などの各要素を内包し薄板直方体形状を有する筐体５０（詳細は後述）の長辺の方向）をＸ軸方向とする。半導体装置１００Ａの短手方向（すなわち筐体５０の短辺の方向）をＹ軸方向とする。半導体装置１００Ａの厚さ方向（すなわち筐体５０の長辺の方向および短辺の方向に直交する方向）をＺ軸方向とする。Ｘ軸に沿う一方向をＸ１方向と表記し、Ｘ１方向の反対の方向をＸ２方向と表記する。また、Ｙ軸に沿う一方向をＹ１方向と表記し、Ｙ１方向の反対の方向をＹ２方向と表記する。同様に、Ｚ軸に沿う一方向をＺ１方向と表記し、Ｚ１方向の反対の方向をＺ２方向と表記する。また、半導体装置１００Ａの任意の要素をＺ軸の方向（Ｚ１方向またはＺ２方向）に沿って視認することを以下では「平面視」と表記する。
【0034】
なお、実際に使用される場面では、半導体装置１００Ａは任意の方向に設置され得るが、以下の説明においては便宜的に、Ｚ１方向を下方と想定し、Ｚ２方向を上方と想定する。したがって、半導体装置１００Ａの任意の要素のうちＺ１方向を向く表面が「下面」と表記され、当該要素のうちＺ２方向を向く表面が「上面」と表記される場合がある。
【0035】
図２に例示される通り、半導体装置１００Ａは、図１に例示した各要素を収容する筐体５０を具備する。筐体５０は、樹脂ケース５１と支持板５２と封止樹脂５３とを具備する。樹脂ケース５１は、樹脂材料で形成された矩形枠状の構造体である。筐体５０は、例えば、ＰＰＳ（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）樹脂、ＰＢＴ（ｐｏｌｙｂｕｔｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）樹脂、ＰＢＳ（ｐｏｌｙ ｂｕｔｙｌｅｎｅ ｓｕｃｃｉｎａｔｅ）樹脂、ＰＡ（ｐｏｌｙａｍｉｄｅ）樹脂、またはＡＢＳ（ａｃｒｙｌｏｎｉｔｒｉｌｅ－ｂｕｔａｄｉｅｎｅ－ｓｔｙｒｅｎｅ）樹脂等の各種の樹脂材料により形成される。
【0036】
支持板５２は、例えばエポキシ樹脂等の樹脂材料で形成された絶縁層（不図示）と、例えばアルミニウムまたは銅等の高熱伝導性の金属材料で形成された放熱板（不図示）との積層で構成される板状部材である。当該絶縁層は、当該放熱板の上面を被覆する。当該放熱板は、板状部材である。支持板５２は、樹脂ケース５１の開口を閉塞するように樹脂ケース５１に固定される。支持板５２を底面として樹脂ケース５１により包囲された空間に、３個の駆動チップ２１［ｋ］（２１［Ｕ］，２１［Ｖ］，２１［Ｗ］）と、３個の駆動チップ２２［ｋ］（２２［Ｕ］，２２［Ｖ］，２２［Ｗ］）と、１個の半導体チップ３０Ａと、制御チップ４１Ａと、制御チップ４２とが収容される。駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の各々の上面には主電極Ｅおよび制御電極Ｇが形成され、各々の下面には主電極Ｃ（図２では不図示、図１参照）が形成される。
【0037】
封止樹脂５３は、樹脂ケース５１の内側の空間に充填された樹脂であり、当該空間に収容された要素を封止する。封止樹脂５３は、例えばシリコーンゲルまたはエポキシ樹脂等の各種の樹脂材料により形成される。なお、封止樹脂５３は、樹脂材料に加えて、酸化珪素または酸化アルミニウム等の各種の絶縁フィラーを含んでもよい。
【0038】
筐体５０にはリードフレーム６０が設置される。リードフレーム６０は、例えば銅または銅合金等の低抵抗な金属材料で形成された配線である。リードフレーム６０は、例えばインサート成形により樹脂ケース５１と一体に形成される。リードフレーム６０は、複数のリードを含む導電体である。前述の各接続端子Ｔは、複数のリードのうち筐体５０から外部に露出した端部である。
【0039】
図２に例示される通り、筐体５０は、平面視で素子領域５５と端子領域５６と制御領域５７とを含む。素子領域５５と端子領域５６と制御領域５７との各々は、Ｘ軸に沿って長尺な領域である。端子領域５６と制御領域５７との間に素子領域５５が位置する。
【0040】
複数の接続端子Ｔのうち制御チップ４１Ａおよび制御チップ４２の動作に関連する一部の接続端子Ｔ（Ｔｉｎ＿Ｈ［ｋ］，Ｔｉｎ＿Ｌ［ｋ］，Ｔｃ＿Ｈ，Ｔｃ［Ｌ］，Ｔｇ，Ｔｂｓ［ｋ］）は、制御領域５７の側面からＹ１方向に突出する制御端子であり、Ｘ軸に沿って相互に間隔をあけて配置される。また、駆動チップ２１［ｋ］の主電極Ｅ［ｋ］と電気的に接続され、かつ、容量素子Ｂ［ｋ］の低電位側と接続される接続端子Ｔｓ［ｋ］、制御チップ４２の電圧端子Ｈｃに接続される接続端子Ｔｃ＿Ｌも制御領域５７の側面からＹ１方向に突出する制御端子であり、Ｘ軸に沿って相互に間隔をあけて配置される。他方、複数の接続端子Ｔのうち電動機Ｍに供給される電力に関連する一部の接続端子Ｔ（Ｔｏｕｔ［ｋ］，Ｔｐ，Ｔｎ［ｋ］）は、端子領域５６の側面からＹ２方向に突出する端子であり、Ｘ軸に沿って相互に間隔をあけて配置される。
【0041】
図２に例示される通り、リードフレーム６０は、１個のダイパッド６１と３個のダイパッド６２［ｋ］とを含む。ダイパッド６１およびダイパッド６２［ｋ］のそれぞれは、平面視で素子領域５５内に位置する金属板である。ダイパッド６１には、３個の駆動チップ２１［ｋ］が実装される。ダイパッド６２［ｋ］には、１個の駆動チップ２２［ｋ］が実装される。駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の実装には、例えば半田または金属焼結材等の導電性の接合材が使用される。以上の説明から理解される通り、素子領域５５には、３個の駆動チップ２１［ｋ］と３個の駆動チップ２２［ｋ］とが設置される。なお、３個のダイパッド６２［ｋ］は単体のダイパッドに置換されてよい。
【0042】
リードフレーム６０は、接続端子Ｔｐと接続端子Ｔｏｕｔ［ｋ］と接続端子Ｔｎ［ｋ］との各々から延伸するリードを含む。接続端子Ｔｐは、リード（不図示）を介してダイパッド６１に連結される。したがって、駆動チップ２１［ｋ］の下面の主電極Ｃ（図２では不図示、図１参照）は、接続端子Ｔｐに電気的に接続される。接続端子Ｔｏｕｔ［ｋ］は、リード（不図示）を介してダイパッド６２［ｋ］に連結される。また、接続端子Ｔｏｕｔ［ｋ］は、駆動チップ２１［ｋ］の上面の主電極Ｅに対してワイヤにより電気的に接続される。したがって、図１の例示の通り、駆動チップ２１［ｋ］の主電極Ｅと駆動チップ２２［ｋ］の下面の主電極Ｃとが、接続端子Ｔｏｕｔ［ｋ］に電気的に接続される。また、各接続端子Ｔｎ［ｋ］は、駆動チップ２２［ｋ］の上面の主電極Ｅに対してワイヤにより電気的に接続される。
【0043】
また、図２に例示される通り、リードフレーム６０は、ダイパッド６３とダイパッド６４と３個の接続パッド６５［ｋ］とを含む。ダイパッド６３とダイパッド６４と接続パッド６５［ｋ］とは、平面視で制御領域５７内に位置する金属板である。
【0044】
リードフレーム６０は、制御チップ４２の動作に関連する制御用の接続端子Ｔ（Ｔｉｎ＿Ｈ［ｋ］，Ｔｉｎ＿Ｌ［ｋ］，Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｂｓ［ｋ］，Ｔｓ［ｋ］）から延伸するリードを含む。ダイパッド６３は、リードを介して接続端子Ｔｃ＿Ｈに連結される。したがって、ダイパッド６３には、接続端子Ｔｃ＿Ｈから制御電圧Ｖｃｃが供給される。ダイパッド６４は、リードを介して接続端子Ｔｇに連結される。したがって、ダイパッド６４には、接続端子Ｔｇから接地電圧が供給される。なお、ダイパッド６３と、接続端子Ｔｃ＿Ｈとは、一体的に形成されてよい。ダイパッド６４と、接続端子Ｔｇとは、一体的に形成されてよい。
【0045】
制御チップ４１Ａはダイパッド６３の表面に接合される。詳細は後述するが、制御チップ４１Ａの実装には、導電性部材（例えば接合材や半田）が使用される。したがって、制御チップ４１Ａの下面とダイパッド６３とは電気的に接続される。なお、ダイパッド６３は「第１導体」の一例である。なお、ダイパッド６３と、ダイパッド６３および接続端子Ｔｃ＿Ｈとを連結するリードとのうちの一部または全部を、「第１導体」としてもよい。
【0046】
制御チップ４１Ａの上面には、前述の複数の端子Ｈが形成される（図３参照）。制御チップ４１Ａの端子Ｈのそれぞれは、駆動チップ２１［ｋ］または接続端子Ｔに対してワイヤにより電気的に接続される。例えば、図２および図３に例示される通り、制御チップ４１Ａの出力端子Ｈｏｕｔ［ｋ］は駆動チップ２１［ｋ］の上面の制御電極Ｇに接続され、中間端子Ｈｍ［ｋ］は駆動チップ２１［ｋ］の上面の主電極Ｅに接続される。また、駆動チップ２１［ｋ］の上面の電源端子Ｈｓ［ｋ］は、接続端子Ｔｓ［ｋ］に連結されたリードに接続される。中間端子Ｈｍ［ｋ］および電源端子Ｈｓ［ｋ］は制御チップ４１Ａ内で電気的に接続されている。制御チップ４１Ａの上面の接地端子Ｈｇは、接続端子Ｔｇに連結されたリードに接続される。制御チップ４１Ａの上面の電圧端子Ｈｃは、ダイパッド６３に接続される。
【0047】
図２に例示される通り、制御チップ４２はダイパッド６４の表面に接合される。制御チップ４２の実装には、絶縁性の接着剤が使用される。したがって、制御チップ４２の下面とダイパッド６４とは電気的に絶縁される。制御チップ４２の上面には、前述の複数の端子Ｌ（図１参照）が形成される。制御チップ４２の端子Ｌのそれぞれは、駆動チップ２２［ｋ］または接続端子Ｔに対してワイヤにより電気的に接続される。例えば、制御チップ４２の出力端子Ｌｏｕｔ［ｋ］（図１参照）は駆動チップ２２［ｋ］の上面の制御電極Ｇに接続される。また、電圧端子Ｌｃ（図１参照）は、接続端子Ｔｃ＿Ｌに連結されたリードに接続され、接地端子Ｌｇ（図１参照）は、接続端子Ｔｇに連結されたリードに接続される。
【0048】
ダイパッド６３は、接続端子Ｔｃ＿Ｈに対してリードを介して連結される。したがって、ダイパッド６３には、接続端子Ｔｃ＿Ｈから制御電圧Ｖｃｃが供給される。ダイパッド６３は、制御電圧Ｖｃｃを制御チップ４１Ａの電圧端子Ｈｃに供給するための導体である。ダイパッド６３および接続端子Ｔｃ＿Ｈと、ダイパッド６３および接続端子Ｔｃ＿Ｈを連結するリードとは、一体的に形成されてよい。なお、ダイパッド６３は「第１導体」の一例である。したがって、半導体装置１００Ａは、制御電圧Ｖｃｃ（所定の制御電圧の一例）を電圧端子Ｈｃ（第１端子の一例）に供給するためのダイパッド６３（第１導体の一例）を具備している。ダイパッド６３と、接続端子Ｔｃ＿Ｈと、ダイパッド６３および接続端子Ｔｃ＿Ｈを連結するリードＲｄｃ（図３参照）とのうちの一部または全部を、「第１導体」としてもよい。
【0049】
接続パッド６５［ｋ］は、接続端子Ｔｂｓ［ｋ］に対してリードを介して連結される。３個の接続パッド６５［ｋ］は、Ｘ軸に沿って相互に間隔をあけて配列される。具体的には、３個の接続パッド６５［ｋ］は、筐体５０のうちＹ１方向に位置する周縁に沿って配列する。前述の通り、接続端子Ｔｂｓ［ｋ］には容量素子Ｂ［ｋ］の高電位側が接続される。すなわち、接続パッド６５［ｋ］には容量素子Ｂ［ｋ］が外部接続される。接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］と、接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］を連結するリードとは、一体的に形成されてよい。
【0050】
ここで、半導体チップ３０Ａの具体的な構成を図１から図３を参照しつつ図４を用いて説明する。
図４に例示される通り、半導体チップ３０Ａは、複数（本実施形態では３個）のダイオードＤ［ｋ］を備える。ダイオードＤ［ｋ］は、Ｐ型（第１導電型の一例）の半導体基板３０１を含む。また、ダイオードＤ［ｋ］は、所定の間隔を空けて設けられた複数（本実施形態では３個）のＮ－拡散層３０２［ｋ］（第２半導体層の一例）を含む。Ｎ－拡散層３０２［ｋ］は、半導体基板３０１とともにｐｎ接合を形成する。図４では、理解を容易にするため、半導体基板３０１のボディ（すなわちバルク）およびＮ－拡散層３０２［ｋ］の接合部分に形成されるｐｎ接合部３０６［ｋ］がダイオードの回路図記号で表されている。
半導体基板３０１は、ダイオードＤ［ｋ］のアノード領域を構成し、Ｎ－拡散層３０２［ｋ］は、ダイオードＤ［ｋ］のカソード領域を構成する。
図４に例示される通り、半導体チップ３０Ａは、複数（本実施形態では３個）のダイオードＤ［ｋ］を備える。ダイオードＤ［ｋ］は、Ｐ型（第１導電型の一例）の半導体基板３０１を含む。また、ダイオードＤ［ｋ］は、所定の間隔を空けて設けられた複数（本実施形態では３個）のＮ－拡散層３０２［ｋ］（第２半導体層の一例）を含む。Ｎ－拡散層３０２［ｋ］は、半導体基板３０１とともにｐｎ接合を形成する。図４では、理解を容易にするため、半導体基板３０１のボディ（すなわちバルク）およびＮ－拡散層３０２［ｋ］の接合部分に形成されるｐｎ接合部３０６［ｋ］がダイオードの回路図記号で表されている。
半導体基板３０１は、ダイオードＤ［ｋ］のアノード領域を構成し、Ｎ－拡散層３０２［ｋ］は、ダイオードＤ［ｋ］のカソード領域を構成する。
【0051】
半導体基板３０１は、例えばシリコンで形成されている。Ｎ－拡散層３０２［ｋ］は、Ｎ型の不純物として例えばリンや砒素をイオン注入し、イオン注入した箇所を活性化することにより半導体基板３０１の表面の所定領域に所定深さで形成される。
【0052】
ダイオードＤ［Ｕ］のｐｎ接合部３０６［Ｕ］は、半導体基板３０１のボディとＮ－拡散層３０２［Ｕ］との接合部に形成される。ダイオードＤ［Ｖ］のｐｎ接合部３０６［Ｖ］は、半導体基板３０１のボディとＮ－拡散層３０２［Ｖ］との接合部に形成される。ダイオードＤ［Ｗ］のｐｎ接合部３０６［Ｗ］は、半導体基板３０１のボディとＮ－拡散層３０２［Ｗ］との接合部に形成される。
【0053】
図４に例示される通り、半導体チップ３０Ａは、Ｎ－拡散層３０２［ｋ］が形成されていない半導体基板３０１の表面に形成されたＰ型の拡散層３１１を含む。したがって、Ｎ－拡散層３０２［ｋ］は、平面視で島状に形成されており、その周囲に拡散層３１１が形成されている。図４では、両端の拡散層３１１の幅とＮ－拡散層３０２の両側の拡散層３１１の幅とが異なる幅で形成されているが、同じ幅であってもよい。
【0054】
拡散層３１１は、半導体基板３０１の表面の所定領域にＰ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより形成される。拡散層３１１は、例えばＮ－拡散層３０２［ｋ］より深い深さで形成される。
【0055】
拡散層３１１は、Ｎ－拡散層３０２［ｋ］よりも高い不純物濃度を有している。拡散層３１１は、隣り合うＮ－拡散層３０２［ｋ］の間に形成されている。このように、隣り合うＮ－拡散層［ｋ］の間にＰ型の拡散層３１１が形成されることにより、Ｎ－拡散層［ｋ］は互いに分離される。
【0056】
図４に例示される通り、半導体チップ３０Ａは、Ｎ－拡散層３０２［ｋ］の表面の一部に形成されたＮ＋拡散層３０３［ｋ］を含む。Ｎ＋拡散層３０３［ｋ］は、例えばＮ－拡散層３０２［ｋ］および拡散層３１１よりも高い不純物濃度を有している。
【0057】
Ｎ＋拡散層３０３［ｋ］は、Ｎ－拡散層３０２［ｋ］の表面の所定領域にＮ型の不純物として例えばリンや砒素をイオン注入し、イオン注入した箇所を活性化することによりＮ－拡散層３０２［ｋ］よりも浅い深さで形成される。
【0058】
Ｎ＋拡散層３０３［Ｕ］は、Ｎ－拡散層３０２［Ｕ］に形成されている。Ｎ＋拡散層３０３［Ｖ］は、Ｎ－拡散層３０２［Ｖ］に形成されている。Ｎ＋拡散層３０３［Ｗ］は、Ｎ－拡散層３０２［Ｗ］に形成されている。
【0059】
半導体チップ３０Ａは、拡散層３１１の表面の一部に形成されたＰ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄを含む。Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄは、例えば拡散層３１１よりも高い不純物濃度を有している。Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄは、例えばＮ＋拡散層３０３［ｋ］と同じ不純物濃度を有している。
【0060】
Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄは、拡散層３１１の表面の所定領域にＰ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより拡散層３１１よりも浅い深さで形成される。
【0061】
Ｐ＋拡散層３１２ａは、拡散層３１１の表面の一部であって半導体基板３０１の側壁とＮ－拡散層３０２［Ｗ］との間の領域に形成されている。Ｐ＋拡散層３１２ｂは、拡散層３１１の表面の一部であってＮ－拡散層３０２［Ｗ］とＮ－拡散層３０２［Ｖ］との間の領域に形成されている。Ｐ＋拡散層３１２ｃは、拡散層３１１の表面の一部であってＮ－拡散層３０２［Ｖ］とＮ－拡散層３０２［Ｕ］との間の領域に形成されている。Ｐ＋拡散層３１２ｄは、拡散層３１１の表面の一部であってＮ－拡散層３０２［Ｕ］と半導体基板３０１の側壁との間の領域に形成されている。
【0062】
図４に例示される通り、半導体チップ３０Ａは、Ｎ－拡散層３０２［ｋ］のそれぞれの上に形成されてワイヤＱｂ［ｋ］（第１配線の一例）（図４では不図示、図３参照）を介して電源端子Ｈｂ［ｋ］に電気的に接続される陰極３０４［ｋ］を含む。陰極３０４［ｋ］は、Ｎ＋拡散層３０３［ｋ］に接触して形成されている。
【0063】
より具体的には、陰極３０４［ｋ］は、Ｎ＋拡散層３０３［ｋ］に接触して形成された導電性プラグ３０４ａと、導電性プラグ３０４ａに接触して形成された電極パッド３０４ｂとを含む。陰極３０４［Ｕ］の導電性プラグ３０４ａは、Ｎ＋拡散層３０３［Ｕ］に接触して形成されている。陰極３０４［Ｖ］の導電性プラグ３０４ａは、Ｎ＋拡散層３０３［Ｖ］に接触して形成されている。陰極３０４［Ｗ］の導電性プラグ３０４ａは、Ｎ＋拡散層３０３［Ｗ］に接触して形成されている。このため、陰極３０４［ｋ］およびＮ＋拡散層３０３［ｋ］は、オーミック接続される。これにより、陰極３０４［ｋ］とＮ＋拡散層３０３［ｋ］との接触抵抗の低減が図られる。
【0064】
図４に例示される通り、半導体チップ３０Ａは、半導体基板３０１の表面の反対側の面に形成されてダイパッド６３の表面に接合され複数のダイオードＤ［ｋ］で共有される陽極３０５を含む。半導体基板３０１の表面は、Ｚ２方向を向く表面であり、半導体基板３０１の表面の反対側の面は、Ｚ１方向を向く表面である。以下、半導体基板３０１の表面の反対側の面を「半導体基板３０１の裏面」と称する。陽極３０５は、半導体基板３０１の裏面の例えば全面に形成されている。陽極３０５は、例えばアルミニウム、ニッケルまたは金などをスパッタリングまたは蒸着によって半導体基板３０１の裏面に形成される。これにより、半導体チップ３０Ａとダイパッド６３との接触抵抗の低減を図ることができる。
【0065】
半導体チップ３０Ａは、制御電圧Ｖｃｃが供給されるダイパッド６３の表面に導電性部材７１によって接合される。導電性部材７１として例えば接着剤や半田が用いられる。このため、半導体チップ３０Ａに設けられた半導体基板３０１のボディは、導電性部材７１を介してダイパッド６３に電気的に接続される。これにより、半導体チップ３０Ａに設けられた半導体基板３０１のボディには、ダイパッド６３および導電性部材７１を介して制御電圧Ｖｃｃが供給される。
【0066】
図３に例示される通り、半導体チップ３０Ａは、裏面に形成された導電性部材７１をダイパッド６３に向けてダイパッド６３に重なるように設置される。ダイパッド６３は、半導体チップ３０Ａおよび制御チップ４１Ａを合わせた広さよりも十分に大きい広さを有している。したがって、半導体基板３０１に形成された導電性部材７１をダイパッド６３に対して容易に接続することができる。
【0067】
図４に戻って、半導体チップ３０Ａは、Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄに接触して形成された導電性プラグ３１３ａ，３１３ｂ，３１３ｃ，３１３ｄを含む。導電性プラグ３１３ａは、Ｐ＋拡散層３１２ａに接触して形成されている。導電性プラグ３１３ｂは、Ｐ＋拡散層３１２ｂに一端部を接触させて形成されている。導電性プラグ３１３ｃは、Ｐ＋拡散層３１２ｃに一端部を接触させて形成されている。導電性プラグ３１３ｄは、Ｐ＋拡散層３１２ｄに一端部を接触させて形成されている。このため、Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄおよび導電性プラグ３１３ａ，３１３ｂ，３１３ｃ，３１３ｄは、オーミック接続される。
【0068】
半導体チップ３０Ａは、導電性プラグ３１３ａ，３１３ｂ，３１３ｃ，３１３ｄのそれぞれの他端部に接触して形成された電極プレート３１４を含む。電極プレート３１４は、薄板直方体形状を有している。電極プレート３１４は、陰極３０４［ｋ］が配置される箇所に陰極３０４［ｋ］の電極パッド３０４ｂが挿入される開口を有している。陰極３０４［ｋ］の電極パッド３０４ｂは、電極プレート３１４に接触せずに当該開口に配置されている。電極プレート３１４は、例えばアルミニウムで形成されている。Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄおよび導電性プラグ３１３ａ，３１３ｂ，３１３ｃ，３１３ｄは、オーミック接続されているため、電極プレート３１４とＰ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄとの接触抵抗の低減が図られる。
【0069】
図４に例示される通り、半導体チップ３０Ａは、表面を覆って形成された保護膜７０を含む。保護膜７０は、半導体基板３０１の表面に接触して形成された絶縁膜７０１と、絶縁膜７０１の上に形成された絶縁膜７０２とを有している。導電性プラグ３１３ａ，３１３ｂ，３１３ｃ，３１３ｄおよび陰極３０４［ｋ］の導電性プラグ３０４ａは、Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄおよびＮ＋拡散層３０３［ｋ］の一部を露出するように絶縁膜７０１に形成された開口部（不図示）に埋め込まれて形成されている。絶縁膜７０２は、電極プレート３１４および陰極３０４［ｋ］の電極パッド３０４ｂ上に形成されている。
【0070】
保護膜７０は、陰極３０４［ｋ］の電極パッド３０４ｂの一部を露出させる開口部７００［ｋ］を有している。開口部７００［Ｕ］は、陰極３０４［Ｕ］の電極パッド３０４ｂの一部を露出する。開口部７００［Ｖ］は、陰極３０４［Ｖ］の電極パッド３０４ｂの一部を露出する。開口部７００［Ｗ］は、陰極３０４［Ｗ］の電極パッド３０４ｂの一部を露出する。
【0071】
図３に例示される通り、陰極３０４［ｋ］の電極パッド３０４ｂには、ワイヤＱｂ［ｋ］が接続されている。ワイヤＱｂ［ｋ］は、ワイヤボンディングにより形成される線状の導電体である。ワイヤＱｂ［ｋ］は、ワイヤ配線Ｑｂ１およびワイヤ配線Ｑｂ２を有している。
【0072】
ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１は、接続端子Ｔｂｓ［Ｕ］と、半導体チップ３０Ａの陰極３０４［Ｕ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１の一端は、接続パッド６５［Ｕ］の表面に接合される。ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１の他端は、開口部７００［Ｕ］に露出する陰極３０４［Ｕ］の電極パッド３０４ｂの表面に接合される。これにより、接続端子Ｔｂｓ［Ｕ］と半導体チップ３０Ａの陰極３０４［Ｕ］とは、接続パッド６５［Ｕ］およびワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１を介して電気的に接続される。
【0073】
ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２は、半導体チップ３０Ａの陰極３０４［Ｕ］と、制御チップ４１Ａの電源端子Ｈｂ［Ｕ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２の一端は、開口部７００［Ｕ］に露出する陰極３０４［Ｕ］の電極パッド３０４ｂの表面に接合される。ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２の他端は、制御チップ４１Ａに電源端子Ｈｂ［Ｕ］の表面に接合される。これにより、半導体チップ３０Ａの陰極３０４［Ｕ］と制御チップ４１Ａの電源端子Ｈｂ［Ｕ］とは、ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２を介して電気的に接続される。
【0074】
ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１は、接続端子Ｔｂｓ［Ｖ］と、半導体チップ３０Ａの陰極３０４［Ｖ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１の一端は、接続パッド６５［Ｖ］の表面に接合される。ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１の他端は、開口部７００［Ｖ］に露出する陰極３０４［Ｖ］の電極パッド３０４ｂの表面に接合される。これにより、接続端子Ｔｂｓ［Ｖ］と半導体チップ３０Ａの陰極３０４［Ｖ］とは、接続パッド６５［Ｖ］およびワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１を介して電気的に接続される。
【0075】
ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２は、半導体チップ３０Ａの陰極３０４［Ｖ］と、制御チップ４１Ａの電源端子Ｈｂ［Ｖ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２の一端は、開口部７００［Ｖ］に露出する陰極３０４［Ｖ］の電極パッド３０４ｂの表面に接合される。ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２の他端は、制御チップ４１Ａに電源端子Ｈｂ［Ｖ］の表面に接合される。これにより、半導体チップ３０Ａの陰極３０４［Ｖ］と制御チップ４１Ａの電源端子Ｈｂ［Ｖ］とは、ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２を介して電気的に接続される。
【0076】
ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１は、接続端子Ｔｂｓ［Ｗ］と、半導体チップ３０Ａの陰極３０４［Ｗ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１の一端は、接続パッド６５［Ｗ］の表面に接合される。ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１の他端は、開口部７００［Ｗ］に露出する陰極３０４［Ｗ］の電極パッド３０４ｂの表面に接合される。これにより、接続端子Ｔｂｓ［Ｗ］と半導体チップ３０Ａの陰極３０４［Ｗ］とは、接続パッド６５［Ｗ］およびワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１を介して電気的に接続される。
【0077】
ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２は、半導体チップ３０Ａの陰極３０４［Ｗ］と、制御チップ４１Ａの電源端子Ｈｂ［Ｗ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２の一端は、開口部７００［Ｗ］に露出する陰極３０４［Ｗ］の電極パッド３０４ｂの表面に接合される。ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２の他端は、制御チップ４１Ａに電源端子Ｈｂ［Ｗ］の表面に接合される。これにより、半導体チップ３０Ａの陰極３０４［Ｗ］と制御チップ４１Ａの電源端子Ｈｂ［Ｗ］とは、ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２を介して電気的に接続される。
【0078】
このように、半導体装置１００Ａは、電源端子Ｈｂ［ｋ］（複数の第２端子の一例）に個別に接続されて制御電圧Ｖｃｃを複数の電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］（複数の第１配線の一例）を具備している。
【0079】
図３に例示される通り、半導体装置１００Ａは、制御チップ４１Ａに設けられた入力端子Ｈｉｎ［Ｕ］，Ｈｉｎ［Ｖ］，Ｈｉｎ［Ｗ］と、接続端子Ｔｉｎ＿Ｈ［Ｕ］，Ｔｉｎ＿Ｈ［Ｖ］，Ｔｉｎ＿Ｈ［Ｗ］に接続されたリードＲｄ［Ｕ］，Ｒｄ［Ｖ］，Ｒｄ［Ｗ］とを接続するワイヤＱｕ，Ｑｖ，Ｑｗを具備している。ワイヤＱｕ，Ｑｖ，Ｑｗは、ワイヤボンディングにより形成される線状の導電体である。
【0080】
半導体装置１００Ａは、制御チップ４１Ａに設けられた電圧端子Ｈｃと、ダイパッド６３とを接続するワイヤＱｃを具備している。ワイヤＱｃは、ワイヤボンディングにより形成される線状の導電体である。ワイヤＱｃの一端は、電圧端子Ｈｃの表面に接合され、ワイヤＱｃの他端は、ダイパッド６３の表面に接合されている。このため、電圧端子Ｈｃは、導電性のワイヤＱｃを介してダイパッド６３の表面に接続されている。ダイパッド６３は、２個のリードＲｄｃと例えば一体に形成されている。２個のリードＲｄｃは、によって２個の接続端子Ｔｃ＿Ｈ（図３では１個の接続端子Ｔｃ＿Ｈのみが図示されている）に接続されている。これにより、制御チップ４１Ａの電圧端子Ｈｃには、接続端子Ｔｃ＿Ｈから入力される制御電圧Ｖｃｃが供給される。
【0081】
半導体装置１００Ａは、制御チップ４１Ａに設けられた接地端子Ｈｇと、ダイパッド６４（図３では不図示、図２参照）に接続されたリードＲｄｇとを接続するワイヤＱｄｇを具備している。ワイヤＱｄｇは、ワイヤボンディングにより形成される線状の導電体である。このため、制御チップ４１Ａの接地端子Ｈｇには、ダイパッド６４に印加される接地電圧が供給される。これにより、制御チップ４１Ａおよび制御チップ４２は、接地電圧が互いに同電位となる。
【0082】
半導体装置１００Ａは、制御チップ４１Ａに設けられた出力端子Ｈｏｕｔ［Ｕ］，Ｈｏｕｔ［Ｖ］，Ｈｏｕｔ［Ｗ］と、駆動チップ２１［ｋ］の制御電極Ｇとを接続するワイヤＱｇ［Ｕ］，Ｑｇ［Ｖ］，Ｑｇ［Ｗ］を具備している。ワイヤＱｇ［Ｕ］，Ｑｇ［Ｖ］，Ｑｇ［Ｗ］は、ワイヤボンディングにより形成される線状の導電体である。
【0083】
半導体装置１００Ａは、制御チップ４１Ａに設けられた中間端子Ｈｍ［Ｕ］，Ｈｍ［Ｖ］，Ｈｍ［Ｗ］と、駆動チップ２１［ｋ］の主電極Ｅとを接続するワイヤＱｅ［Ｕ］，Ｑｅ［Ｖ］，Ｑｅ［Ｗ］を具備している。ワイヤＱｅ［Ｕ］，Ｑｅ［Ｖ］，Ｑｅ［Ｗ］は、ワイヤボンディングにより形成される線状の導電体である。
【0084】
半導体装置１００Ａは、制御チップ４１Ａに設けられた電源端子Ｈｓ［Ｕ］，Ｈｓ［Ｖ］，Ｈｓ［Ｗ］と、接続端子Ｔｓ［Ｕ］，Ｔｓ［Ｖ］，Ｔｓ［Ｗ］に接続されたリードＲｄｓ［Ｕ］，Ｒｄｓ［Ｖ］，Ｒｄｓ［Ｗ］とを接続するワイヤＱｓ［Ｕ］，Ｑｓ［Ｖ］，Ｑｓ［Ｗ］を具備している。ワイヤＱｓ［Ｕ］，Ｑｓ［Ｖ］，Ｑｓ［Ｗ］は、ワイヤボンディングにより形成される線状の導電体である。
【0085】
次に、半導体装置１００Ａの作用・効果について図１から図４を参照しつつ図５を用いて説明する。
図１から図４に例示される通り、本実施形態における半導体チップ３０Ａは、Ｕ相のブートストラップ動作用のダイオードＤ［Ｕ］、Ｖ相のブートストラップ動作用のダイオードＤ［Ｖ］およびＷ相のブートストラップ動作用のダイオードＤ［Ｗ］を１チップ化した構造を有している。
図１から図４に例示される通り、本実施形態における半導体チップ３０Ａは、Ｕ相のブートストラップ動作用のダイオードＤ［Ｕ］、Ｖ相のブートストラップ動作用のダイオードＤ［Ｖ］およびＷ相のブートストラップ動作用のダイオードＤ［Ｗ］を１チップ化した構造を有している。
【0086】
図４に例示される通り、半導体チップ３０Ａに設けられたダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］は、半導体基板３０１の厚さ方向（図４中に示すＺ軸の方向）にｐｎ接合を形成するｐｎ接合部３０６［Ｕ］，３０６［Ｖ］，３０６［Ｗ］を有している。ｐｎ接合部３０６［Ｕ］，３０６［Ｖ］，３０６［Ｗ］のＰ型半導体側は、半導体基板３０１のボディによって構成され、互いに共用している。一方、ｐｎ接合部３０６［Ｕ］，３０６［Ｖ］，３０６［Ｗ］のＮ型半導体側は、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］で構成されている。Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１１によって互いに分離されている。
【0087】
拡散層３１１は、ダイオードＤ［ｋ］のアノード領域を構成する。ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］は、半導体基板３０１の上面に平行方向（図４中に示すＸ軸の方向）にＮ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］と共にｐｎ接合を形成する。
【0088】
ここで、外部電源１０３の高電位側の電源電圧が例えば２００Ｖであり、外部電源１０４の制御電圧Ｖｃｃが例えば１５Ｖであるとする。また、駆動チップ２１［Ｕ］、駆動チップ２２［Ｖ］および駆動チップ２２［Ｗ］がオン状態で、駆動チップ２２［Ｕ］、駆動チップ２１［Ｖ］および駆動チップ２１［Ｗ］がオフである場合を考える。
この場合、接続端子Ｔｏｕｔ［Ｕ］の電圧は２００Ｖであり、半導体チップ３０Ａの陰極３０４［Ｕ］に２００Ｖが印加される。接続端子Ｔｏｕｔ［Ｖ］および接続端子Ｔｏｕｔ［Ｗ］の電圧は接地電圧であり、半導体チップ３０Ａの陰極３０４［Ｖ］および陰極３０４［Ｗ］に接地電圧が印加される。また、半導体基板３０１および拡散層３１１は１５Ｖが印加されている。
よって、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］により、容量素子Ｂ［Ｖ］および容量素子Ｂ［Ｗ］を充電する。
この場合、接続端子Ｔｏｕｔ［Ｕ］の電圧は２００Ｖであり、半導体チップ３０Ａの陰極３０４［Ｕ］に２００Ｖが印加される。接続端子Ｔｏｕｔ［Ｖ］および接続端子Ｔｏｕｔ［Ｗ］の電圧は接地電圧であり、半導体チップ３０Ａの陰極３０４［Ｖ］および陰極３０４［Ｗ］に接地電圧が印加される。また、半導体基板３０１および拡散層３１１は１５Ｖが印加されている。
よって、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］により、容量素子Ｂ［Ｖ］および容量素子Ｂ［Ｗ］を充電する。
【0089】
一方、ダイオードＤ［Ｕ］は、拡散層３１１とＮ－拡散層３０２［Ｕ］とのｐｎ接合およびｐｎ接合部３０６［Ｕ］に逆バイアスが印加されることから、当該ｐｎ接合およびｐｎ接合部３０６［Ｕ］から拡散層３１１、半導体基板３０１およびＮ－拡散層３０２［Ｕ］に空乏層が広がる。
この拡散層３１１に広がる空乏層がダイオードＤ［Ｖ］のＮ－拡散層３０２［Ｖ］に達しないように、かつ、空乏層がＰ＋拡散層３１２ｃ、Ｐ＋拡散層３１２ｄまたはＮ＋拡散層３０３［Ｕ］に達しないように、拡散層３１１の幅および不純物濃度が設定される。
このように設定することにより、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１１によって互いに分離される。
この拡散層３１１に広がる空乏層がダイオードＤ［Ｖ］のＮ－拡散層３０２［Ｖ］に達しないように、かつ、空乏層がＰ＋拡散層３１２ｃ、Ｐ＋拡散層３１２ｄまたはＮ＋拡散層３０３［Ｕ］に達しないように、拡散層３１１の幅および不純物濃度が設定される。
このように設定することにより、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１１によって互いに分離される。
【0090】
ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］に接続される陽極３０５は、半導体基板３０１の裏面に形成されて、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］において共用されている。一方、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］に接続される陰極３０４［Ｕ］，３０４［Ｖ］，３０４［Ｗ］は、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］に電気的に接触して形成されて、互いに分離して設けられている。
【0091】
半導体チップ３０Ａは、導電性部材７１を介して１個のダイパッド６３に陽極３０５を電気的に接続した状態で配置される。このため、ダイオードＤ［ｋ］のｐｎ接合部３０６［ｋ］のそれぞれのＰ型半導体側（すなわち半導体基板３０１のボディ）には、陽極３０５、導電性部材７１、ダイパッド６３、リードＲｄｃおよび接続端子Ｔｃ＿Ｈ（図３参照）を介して、共通の制御電圧Ｖｃｃが供給される。
【0092】
一方、ダイオードＤ［ｋ］のｐｎ接合部３０６［ｋ］のそれぞれのＮ型半導体側（すなわちＮ－拡散層３０２［ｋ］）には、Ｎ＋拡散層３０３［ｋ］、陰極３０４［ｋ］、ワイヤＱｂ［ｋ］のワイヤ配線Ｑｂ２、接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］から、駆動チップ２１［ｋ］の動作に応じた電圧が独立して供給される。このため、半導体チップ３０Ａは、Ｕ相、Ｖ相およびＷ相のブートストラップ動作用の３個のダイオードＤ［ｋ］を１チップ化した構造を有していても、ブートストラップ動作において容量素子Ｂ［ｋ］を充電する充電経路α（図１参照）をＵ相、Ｖ相およびＷ相ごとに構成することができる。
【0093】
また、電極プレート３１４には、ダイパッド６３、導電性部材７１、陽極３０５、半導体基板３０１、拡散層３１１、Ｐ＋拡散層３１２ａ，３１２ｂ，３１２ｃ，３１２ｄおよび導電性プラグ３１３ａ，３１３ｂ，３１３ｃ，３１３ｄを介して制御電圧Ｖｃｃが供給される。さらに、電極プレート３１４は、Ｎ－拡散層３０２［ｋ］と拡散層３１１との境界の上方にも存在している。このため、電極プレート３１４は、フィールドプレートとして機能するので、半導体チップ３０Ａの耐電圧の向上を図ることができる。
【0094】
ところで、ブートストラップ動作に利用されるダイオードＤ［ｋ］を有する半導体チップの構成としては、Ｕ相、Ｖ相およびＷ相ごとに別個独立した構成も想定される。図５は、対比例に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。図５では、理解を容易にするため、本実施形態における半導体チップ３０Ａの外形が併せて図示されている。また、図５では、対比例における制御チップ４１Ｘに対する半導体チップ３０Ａの相対位置および相対的な大きさは、図２および図３における制御チップ４１Ａに対する半導体チップ３０Ａの相対位置および相対的な大きさと同様に図示されている。
【0095】
対比例におけるＵ相用の半導体チップ３０［Ｕ］、Ｖ相用の半導体チップ３０［Ｖ］およびＷ相用の半導体チップ３０［Ｗ］は、それぞれ１個のブートストラップ用のダイオード（不図示）を含む。このため、半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］のそれぞれは、本実施形態における半導体チップ３０Ａよりも小さい大きさを有する。
【0096】
しかしながら、図５に例示される通り、半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］が制御チップ４１Ｘの長手方向に沿って並べて配置された場合、隣り合う半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］の間には、所定の間隔ＤＳが必要になる。このため、対比例における半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］の配置領域は、本実施形態における半導体チップ３０Ａの配置領域よりも大きくなる。
【0097】
さらに、対比例に係る半導体装置は、ブートストラップ動作用として３個の半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］が必要になるので、本実施形態に係る半導体装置１００Ａよりも部品点数が多くなる。
【0098】
したがって、本実施形態に係る半導体装置１００Ａは、ブートストラップ動作用のダイオードをＵ相、Ｖ相およびＷ相ごとに個別に有する３個の半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］を含む対比例に係る半導体装置と比較して、ブートストラップ動作用の半導体チップ３０Ａの実装面積の省スペース化と部品点数の削減とを図ることができる。これにより、半導体装置１００Ａは、外形寸法の小型化を図ることができる。
【0099】
以上説明したように、本実施形態に係る半導体装置１００Ａは、駆動チップ２１［ｋ］る。そして、半導体装置１００Ａは、電圧端子Ｈｃと電源端子Ｈｂ［ｋ］とを含む複数の端子Ｈを備え、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する制御チップ４１Ａを備える。さらに、半導体装置１００Ａは、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのダイパッド６３を備える。さらに、半導体装置１００Ａは、電源端子Ｈｂ［ｋ］に個別に接続されて電源電圧Ｖｂ［ｋ］を電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］と、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源電圧Ｖｂ［ｋ］と同数のダイオードを含む半導体チップ３０Ａを備える。
【0100】
これにより、半導体装置１００Ａは、部品コストを抑制しつつ、小型化および低コスト化を図ることができる。
【0101】
Ｂ：第２実施形態
本開示の第２実施形態に係る半導体装置について図６から図９を用いて説明する。なお、本実施形態において機能が第１実施形態に係る半導体装置の要素と同様の要素については、第１実施形態に係る半導体装置の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
本開示の第２実施形態に係る半導体装置について図６から図９を用いて説明する。なお、本実施形態において機能が第１実施形態に係る半導体装置の要素と同様の要素については、第１実施形態に係る半導体装置の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
【0102】
図６は、本実施形態に係る半導体装置１００Ｂの電気的な構成を例示する回路図である。図７は、半導体装置１００Ｂに具備された各要素の配置を例示するレイアウト図である。図８は、半導体装置１００Ｂに具備された半導体チップ３０Ｂおよび高電位側の駆動チップ２１［ｋ］の近傍を拡大して示すレイアウト図である。図９は、半導体装置１００Ｂに具備された半導体チップ３０Ｂを例示する図であって、図８中に示すＶ－Ｖ線で切断した半導体チップ３０Ｂの断面図である。本実施形態に係る半導体装置１００Ｂは、ブートストラップ動作に用いられる複数のダイオードＤ［ｋ］を有し半導体基板３０１の厚さ方向と交差する方向に充電経路が形成される点に特徴を有している。
【0103】
図６に例示される通り、本実施形態に係る半導体装置１００Ｂは、駆動チップ２１［ｋ］（複数のパワー半導体素子の一例）を具備する。半導体装置１００Ｂは、電圧端子Ｈｃ（第１端子の一例）と電源端子Ｈｂ［ｋ］（複数の第２端子の一例）とを含む複数の端子Ｈを備え、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する制御チップ４１Ｂを具備する。半導体装置１００Ｂは、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのリードＲｄ６３（第１導体の一例。図６では不図示、図８参照）を具備する。半導体装置１００Ｂは、電源端子Ｈｂ［ｋ］に個別に接続されて電源電圧Ｖｂ［ｋ］を電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］（複数の第１配線の一例。図６では不図示、図８参照）を具備する。半導体装置１００Ｂは、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源電圧Ｖｂ［ｋ］と同数のダイオードＤ［ｋ］を含む半導体チップ３０Ｂとを具備する。
【0104】
本実施形態における駆動チップ２１［ｋ］は、中継端子Ｈｒを含む点において、第１実施形態における駆動チップ２１［ｋ］と異なっている。中継端子Ｈｒは、中継パターン４０１ａによって電圧端子Ｈｃに接続されている。中継端子Ｈｒの詳細については後述する。
【0105】
図７に例示される通り、半導体装置１００Ｂに設けられたダイパッド６４は、制御チップ４１Ｂ，４２および半導体チップ３０Ｂの下方に広がって形成されている。制御チップ４１Ｂ，４２および半導体チップ３０Ｂは、ダイパッド６４（第２導体の一例）の上に接合される。すなわち、制御チップ４１Ｂ，４２および半導体チップ３０Ｂは、ダイパッド６４の表面に接合される。制御チップ４１Ｂ，４２および半導体チップ３０Ｂの実装には、絶縁性の接着剤が使用される。したがって、制御チップ４１Ｂ，４２および半導体チップ３０Ｂの下面とダイパッド６４とは電気的に絶縁される。
【0106】
図７及び図８に例示される通り、半導体装置１００Ｂは、リードＲｄ６３に接続された配線部材４０１（第２配線の一例）を具備する。制御チップ４１Ｂは、陽極３１５（詳細は後述）に電気的に接続された中継端子Ｈｒを端子Ｈに含む。配線部材４０１は、中継パターン４０１ａおよびワイヤ４０１ｂを有している。したがって、配線部材４０１は、中継端子Ｈｒと電圧端子Ｈｃとを接続する中継パターン４０１ａを含む。
【0107】
次に、半導体チップ３０Ｂの具体的な構成について図６から図８を参照しつつ図９を用いて説明する。
図９に例示される通り、半導体チップ３０Ｂは、複数（本実施形態では３個）のダイオードＤ［ｋ］を備える。ダイオードＤ［ｋ］Ｂは、Ｐ型（第１導電型の一例）の半導体基板３０１を含む。ダイオードＤ［ｋ］は、半導体基板３０１の表面層に所定の間隔を空けて並んで形成されたＮ型（第２導電型の一例）のＮ－拡散層３０２［ｋ］（複数の第２半導体層の一例）を含む。ダイオードＤ［ｋ］は、Ｎ－拡散層３０２［ｋ］が形成されていない半導体基板３０１の表面層に形成されたＰ型（第１導電型の一例）の拡散層３１６（第１半導体層の一例）を含む。図９では、理解を容易にするため、Ｎ－拡散層３０２［ｋ］および拡散層３１６の接合部分に形成されるｐｎ接合部３１７［ｋ］がダイオードの回路図記号で表されている。
図９に例示される通り、半導体チップ３０Ｂは、複数（本実施形態では３個）のダイオードＤ［ｋ］を備える。ダイオードＤ［ｋ］Ｂは、Ｐ型（第１導電型の一例）の半導体基板３０１を含む。ダイオードＤ［ｋ］は、半導体基板３０１の表面層に所定の間隔を空けて並んで形成されたＮ型（第２導電型の一例）のＮ－拡散層３０２［ｋ］（複数の第２半導体層の一例）を含む。ダイオードＤ［ｋ］は、Ｎ－拡散層３０２［ｋ］が形成されていない半導体基板３０１の表面層に形成されたＰ型（第１導電型の一例）の拡散層３１６（第１半導体層の一例）を含む。図９では、理解を容易にするため、Ｎ－拡散層３０２［ｋ］および拡散層３１６の接合部分に形成されるｐｎ接合部３１７［ｋ］がダイオードの回路図記号で表されている。
【0108】
拡散層３１６は、ダイオードＤ［ｋ］のアノード領域を構成し、Ｎ－拡散層３０２［ｋ］は、ダイオードＤ［ｋ］のカソード領域を構成する。なお、Ｎ－拡散層３０２［ｋ］は抵抗素子Ｒ［ｋ］でもある。半導体基板３０１もダイオードＤ［ｋ］のアノード領域として機能するが主要な電流が流れるのは、Ｎ－拡散層３０２［ｋ］と拡散層３１６との接合部分である。
【0109】
ダイオードＤ［Ｕ］のｐｎ接合部３１７［Ｕ］は、拡散層３１６とＮ－拡散層３０２［Ｕ］との接合部に形成される。ダイオードＤ［Ｖ］のｐｎ接合部３１７［Ｖ］は、Ｎ－拡散層３０２［Ｖ］と拡散層３１６との接合部に形成される。ダイオードＤ［Ｗ］のｐｎ接合部３１７［Ｗ］は、Ｎ－拡散層３０２［Ｗ］と拡散層３１６との接合部に形成される。
【0110】
図９に例示される通り、半導体チップ３０Ｂは、Ｎ－拡散層３０２［ｋ］が形成されていない半導体基板３０１の表面層に形成されたＰ型の拡散層３１６を含む。したがって、Ｎ－拡散層３０２［ｋ］は、平面視で島状に形成されており、その周囲に拡散層３１６が形成されている。図９では、両端の拡散層３１６の幅とＮ－拡散層３０２の両側の拡散層３１６の幅とが異なる幅で形成されているが、同じ幅であってもよい。
【0111】
拡散層３１６は、半導体基板３０１の表面の所定領域にＰ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより形成される。拡散層３１６は、例えばＮ－拡散層３０２［ｋ］より深い深さで形成される。
【0112】
半導体チップ３０Ｂは、拡散層３１６の表面の一部に形成されたＰ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄを含む。Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、例えば拡散層３１６よりも高い不純物濃度を有している。Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、例えばＮ＋拡散層３０３［ｋ］と同じ不純物濃度を有している。
【0113】
Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、Ｐ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより拡散層３１６の表面の所定領域に拡散層３１６よりも浅い深さで形成される。
【0114】
Ｐ＋拡散層３１８ａは、拡散層３１６の表面の一部であって半導体基板３０１の側壁とＮ－拡散層３０２［Ｗ］との間の領域に形成されている。Ｐ＋拡散層３１８ｂは、拡散層３１６の表面の一部であってＮ－拡散層３０２［Ｗ］とＮ－拡散層３０２［Ｖ］との間の領域に形成されている。Ｐ＋拡散層３１８ｃは、拡散層３１６の表面の一部であってＮ－拡散層３０２［Ｖ］とＮ－拡散層３０２［Ｕ］との間の領域に形成されている。Ｐ＋拡散層３１８ｄは、拡散層３１６の表面の一部であってＮ－拡散層３０２［Ｕ］と半導体基板３０１の側壁との間の領域に形成されている。
【0115】
図９に例示される通り、半導体チップ３０Ｂは、Ｎ－拡散層３０２［ｋ］のそれぞれの上に形成されてワイヤＱｂ［ｋ］（第１配線の一例）（図９では不図示、図８参照）を介して電源端子Ｈｂ［ｋ］に電気的に接続される陰極３０４［ｋ］を含む。陰極３０４［ｋ］は、Ｎ＋拡散層３０３［ｋ］に接触して形成されている。
【0116】
本実施形態における陰極３０４［ｋ］は、第１実施形態における陰極３０４［ｋ］と同様の構成を有しているため、説明は省略する。陰極３０４［ｋ］は、導電性プラグ３０４ａをＮ＋拡散層３０３［ｋ］に接触して形成されている。このため、陰極３０４［ｋ］およびＮ＋拡散層３０３［ｋ］は、オーミック接続される。これにより、本実施形態でも陰極３０４［ｋ］とＮ＋拡散層３０３［ｋ］との接触抵抗の低減が図られる。
【0117】
図９に例示される通り、半導体チップ３０Ｂは、拡散層３１６の上に形成されて配線部材４０１（図９では不図示、図８参照）を介してリードＲｄ６３（図９では不図示、図８参照）に電気的に接続される陽極３１５を含む。
【0118】
より具体的には、陽極３１５は、Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄに接触して形成された導電性プラグ３１５ａ，３１５ｂ，３１５ｃ，３１５ｄと、導電性プラグ３１５ａ，３１５ｂ，３１５ｃ，３１５ｄに接触して形成された電極プレート３１５ｅとを含む。導電性プラグ３１５ａは、Ｐ＋拡散層３１８ａに接触して形成されている。導電性プラグ３１５ｂは、Ｐ＋拡散層３１８ｂに接触して形成されている。導電性プラグ３１５ｃは、Ｐ＋拡散層３１８ｃに接触して形成されている。導電性プラグ３１５ｄは、Ｐ＋拡散層３１８ｄに接触して形成されている。このため、陽極３１５およびＰ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、オーミック接続される。これにより、陽極３１５と３１８ａ，３１８ｂ，３１８ｃ，３１８ｄとの接触抵抗の低減が図られる。
【0119】
電極プレート３１５ｅは、薄板直方体形状を有している。電極プレート３１５ｅは、陰極３０４［ｋ］が配置される箇所に陰極３０４［ｋ］の電極パッド３０４ｂが挿入される開口を有している。陰極３０４［ｋ］の電極パッド３０４ｂは、電極プレート３１５ｅに接触せずに当該開口に配置されている。電極プレート３１５ｅは、例えばアルミニウムで形成されている。
【0120】
図８に例示される通り、電極プレート３１５ｅは、ワイヤＱ３１５によって制御チップ４１Ｂの中継端子Ｈｒに電気的に接続されている。ワイヤＱ３１５の一端は、保護膜７０（図８では不図示、図９参照）に形成された開口部７０２ｐ（図９参照）に露出する電極プレート３１５ｅの表面の一部に接合されている。ワイヤＱ３１５の他端は、中継端子Ｈｒの表面に接合されている。中継端子Ｈｒは、中継パターン４０１ａの一端に形成されている。中継パターン４０１ａの他端には、電圧端子Ｈｃが形成されている。電圧端子ＨｃとリードＲｄ６３とは、ワイヤ４０１ｂによって接続されている。リードＲｄ６３は、外部電源１０４（図６参照）から制御電圧Ｖｃｃが入力される接続端子Ｔｃ＿Ｈ（図７参照）に接続されている。このため、陽極３１５には、接続端子Ｔｃ＿Ｈ、リードＲｄ６３、配線部材４０１（すなわちワイヤ４０１ｂおよび中継パターン４０１ａ）およびワイヤＱ３１５を介して制御電圧Ｖｃｃが供給される。
【0121】
図９に戻って、半導体チップ３０Ｂは、半導体基板３０１の表面の反対側の面（すなわち裏面）を絶縁性接着剤７２によってダイパッド６４に接着される。詳細は後述するが、半導体チップ３０Ｂの半導体基板３０１のボディには、陽極３１５から制御電圧Ｖｃｃが供給される。一方、ダイパッド６４は、接地電圧が供給される接続端子ＴｇにリードＲｄｇを介して接続される。このため、ダイパッド６４には、接続端子ＴｇおよびリードＲｄｇを介して接地電圧が供給される。
【0122】
したがって、半導体チップ３０Ｂの半導体基板３０１に供給される電圧と、ダイパッド６４に供給される電圧とは異なる。しかしながら、半導体チップ３０Ｂの半導体基板３０１およびダイパッド６４は、絶縁性接着剤７２によって絶縁されるため、接続端子Ｔｃ＿Ｈおよび接続端子Ｔｇが短絡することが防止される。
【0123】
制御チップ４１Ｂに設けられた接地端子Ｈｇは、ワイヤＱｇｄを介してダイパッド６４に接続される。具体的には、ワイヤＱｇｄの一端は、制御チップ４１Ｂの接地端子Ｈｇの表面に接合され、ワイヤＱｇｄの他端は、ダイパッド６４の表面に接合される。これにより、制御チップ４１Ｂの接地端子Ｈｇには、接続端子Ｔｇ、ダイパッド６４およびワイヤＱｇｄを介して接地電圧が供給される。
【0124】
次に、半導体装置１００Ｂの作用・効果について図６から図９を用いて説明する。
図６から図９に例示される通り、本実施形態における半導体チップ３０Ｂは、Ｕ相のブートストラップ動作用のダイオードＤ［Ｕ］、Ｖ相のブートストラップ動作用のダイオードＤ［Ｖ］およびＷ相のブートストラップ動作用のダイオードＤ［Ｗ］を１チップ化した構造を有している。
図６から図９に例示される通り、本実施形態における半導体チップ３０Ｂは、Ｕ相のブートストラップ動作用のダイオードＤ［Ｕ］、Ｖ相のブートストラップ動作用のダイオードＤ［Ｖ］およびＷ相のブートストラップ動作用のダイオードＤ［Ｗ］を１チップ化した構造を有している。
【0125】
図９に例示される通り、半導体チップ３０Ｂに設けられたダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］は、半導体基板３０１の厚さ方向に直交する方向（図９中に示すＸ軸の方向）にｐｎ接合を形成するｐｎ接合部３１７［Ｕ］，３１７［Ｖ］，３１７［Ｗ］を有している。ｐｎ接合部３１７［Ｕ］，３１７［Ｖ］，３１７［Ｗ］のＰ型半導体側は、拡散層３１６によって構成され、互いに共用している。一方、ｐｎ接合部３１７［Ｕ］，３１７［Ｖ］，３１７［Ｗ］のＮ型半導体側は、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］で構成されている。Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１６によって互いに分離されている。
【0126】
ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］に接続される陽極３１５は、半導体基板３０１の上方に配置されて、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］において共用されている。一方、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］に接続される陰極３０４［Ｕ］，３０４［Ｖ］，３０４［Ｗ］は、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］に接触して形成されて、互いに分離して設けられている。
【0127】
拡散層３１６は、ダイオードＤ［ｋ］のアノード領域を構成する。ダイオードＤ［Ｕ］は、Ｎ－拡散層３０２［Ｕ］およびＮ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６とともにｐｎ接合部３１７［Ｕ］を形成する。ダイオードＤ［Ｖ］は、Ｎ－拡散層３０２［Ｖ］およびＮ－拡散層３０２［Ｖ］の周囲に配置された拡散層３１６とともにｐｎ接合部３１７［Ｖ］を形成する。ダイオードＤ［Ｗ］は、Ｎ－拡散層３０２［Ｗ］およびＮ－拡散層３０２［Ｗ］の周囲に配置された拡散層３１６とともにｐｎ接合部３１７［Ｗ］を形成する。また、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］は、半導体基板３０１の厚さ方向（図９中に示すＺ軸の方向）にＮ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］と共にｐｎ接合を形成する。
【0128】
ここで、外部電源１０３の高電位側の電源電圧が例えば２００Ｖであり、外部電源１０４の制御電圧Ｖｃｃが例えば１５Ｖであるとする。また、駆動チップ２１［Ｕ］、駆動チップ２２［Ｖ］および駆動チップ２２［Ｗ］がオン状態で、駆動チップ２２［Ｕ］、駆動チップ２１［Ｖ］および駆動チップ２１［Ｗ］がオフである場合を考える。
この場合、接続端子Ｔｏｕｔ［Ｕ］の電圧は２００Ｖであり、半導体チップ３０Ｂの陰極３０４［Ｕ］に２００Ｖが印加される。接続端子Ｔｏｕｔ［Ｖ］および接続端子Ｔｏｕｔ［Ｗ］の電圧は接地電圧であり、半導体チップ３０Ｂの陰極３０４［Ｖ］および陰極３０４［Ｗ］に接地電圧が印加される。また、半導体基板３０１および拡散層３１６は１５Ｖが印加されている。
よって、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］により、容量素子Ｂ［Ｖ］および容量素子Ｂ［Ｗ］を充電する。
この場合、接続端子Ｔｏｕｔ［Ｕ］の電圧は２００Ｖであり、半導体チップ３０Ｂの陰極３０４［Ｕ］に２００Ｖが印加される。接続端子Ｔｏｕｔ［Ｖ］および接続端子Ｔｏｕｔ［Ｗ］の電圧は接地電圧であり、半導体チップ３０Ｂの陰極３０４［Ｖ］および陰極３０４［Ｗ］に接地電圧が印加される。また、半導体基板３０１および拡散層３１６は１５Ｖが印加されている。
よって、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］により、容量素子Ｂ［Ｖ］および容量素子Ｂ［Ｗ］を充電する。
【0129】
一方、ダイオードＤ［Ｕ］は、半導体基板３０１とＮ－拡散層３０２［Ｕ］とのｐｎ接合およびｐｎ接合部３１７［Ｕ］に逆バイアスが印加されることから、当該ｐｎ接合およびｐｎ接合部３１７［Ｕ］から、Ｎ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６、半導体基板３０１およびＮ－拡散層３０２［Ｕ］に空乏層が広がる。
Ｎ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６に広がる空乏層がダイオードＤ［Ｖ］のＮ－拡散層３０２［Ｖ］に達しないように、かつ、当該空乏層がＰ＋拡散層３１８ｃ、Ｐ＋拡散層３１８ｄまたはＮ＋拡散層３０３［Ｕ］に達しないように、拡散層３１６の幅および不純物濃度が設定される。
このように設定することにより、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１８によって互いに分離される。
Ｎ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６に広がる空乏層がダイオードＤ［Ｖ］のＮ－拡散層３０２［Ｖ］に達しないように、かつ、当該空乏層がＰ＋拡散層３１８ｃ、Ｐ＋拡散層３１８ｄまたはＮ＋拡散層３０３［Ｕ］に達しないように、拡散層３１６の幅および不純物濃度が設定される。
このように設定することにより、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１８によって互いに分離される。
【0130】
ダイオードＤ［ｋ］のｐｎ接合部３０６［ｋ］のそれぞれのＰ型半導体側（すなわち拡散層３１６）には、陽極３１５、ワイヤＱ３１５、配線部材４０１、導電性部材７１、リードＲｄｃおよび接続端子Ｔｃ＿Ｈ（図７参照）を介して、共通の制御電圧Ｖｃｃが供給される。
【0131】
一方、ダイオードＤ［ｋ］のｐｎ接合部３１７［ｋ］のそれぞれのＮ型半導体側（すなわちＮ－拡散層３０２［ｋ］）には、Ｎ＋拡散層３０３［ｋ］、陰極３０４［ｋ］、ワイヤＱｂ［ｋ］のワイヤ配線Ｑｂ２、接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］から、ブートストラップ動作に応じた電圧が独立して供給される。このため、半導体チップ３０Ｂは、Ｕ相、Ｖ相およびＷ相のブートストラップ動作用の３個のダイオードＤ［ｋ］を１チップ化した構造を有していても、ブートストラップ動作において容量素子Ｂ［ｋ］を充電する充電経路α（図６参照）をＵ相、Ｖ相およびＷ相ごとに構成することができる。
【0132】
また、電極プレート３１５ｅには、制御電圧Ｖｃｃが供給される。さらに、電極プレート３１５ｅは、Ｎ－拡散層３０２［ｋ］と拡散層３１６との境界の上方にも存在している。このため、電極プレート３１５ｅは、フィールドプレートとして機能するので、半導体チップ３０Ｂの耐電圧の向上を図ることができる。
【0133】
このように、本実施形態に係る半導体装置１００Ｂは、ブートストラップ動作用の３個のダイオードＤ［ｋ］が１チップ化された半導体チップ３０Ｂを具備しているので、ブートストラップ動作用のダイオードをＵ相、Ｖ相およびＷ相ごとに個別に有する３個の半導体チップ３０［Ｕ］，３０［Ｖ］，３０［Ｗ］を含む対比例に係る半導体装置（図５参照）と比較して、ブートストラップ動作用の半導体チップ３０Ｂの実装面積の省スペース化と部品点数の削減とを図ることができる。これにより、半導体装置１００Ｂは、外形寸法の小型化を図ることができる。
【0134】
以上説明したように、本実施形態に係る半導体装置１００Ｂは、駆動チップ２１［ｋ］と、電圧端子Ｈｃと電源端子Ｈｂ［ｋ］とを含む複数の端子Ｈを備え、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する制御チップ４１Ａと、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのリードＲｄ６３と、電源端子Ｈｂ［ｋ］に個別に接続されて電源電圧Ｖｂ［ｋ］を電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］と、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源電圧Ｖｂ［ｋ］と同数のダイオードＤ［ｋ］を含む半導体チップ３０Ｂとを具備する。
【0135】
これにより、半導体装置１００Ｂは、部品コストを抑制しつつ、小型化および低コスト化を図ることができる。
【符号の説明】
【0136】
２１，２２ 駆動チップ
３０［Ｕ］，３０［Ｖ］，３０［Ｗ］，３０Ａ，３０Ｂ 半導体チップ
４１Ａ，４１Ｂ，４１Ｘ，４２ 制御チップ
５０ 筐体
５１ 樹脂ケース
５２ 支持板
５３ 封止樹脂
５５ 素子領域
５６ 端子領域
５７ 制御領域
６０ リードフレーム
６１，６２，６３，６４ ダイパッド
６５［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続パッド
７０ 保護膜
７１ 導電性部材
７２ 絶縁性接着剤
１００Ａ，１００Ｂ 半導体装置
１０２ 制御装置
１０３，１０４ 外部電源
３０１ 半導体基板
３０２［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ－拡散層
３０３［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ＋拡散層
３０４ａ，３１３ａ，３１３ｂ，３１３ｃ，３１３ｄ，３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ 導電性プラグ
３０４ｂ 電極パッド
３０５，３１５ 陽極
３０６［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），３１７［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） ｐｎ接合部
３１１，３１６ 拡散層
３１２ａ，３１２ｂ，３１２ｃ，３１２ｄ，３１８ａ，３１８ｂ，３１８ｃ，３１８ｄ Ｐ＋拡散層
３１４，３１５ｅ 電極プレート
４０１ 配線部材
４０１ａ 中継パターン
４０１ｂ ワイヤ
７００［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），７０２ｐ 開口部
７０１，７０２ 絶縁膜
Ｂ 容量素子
ｂ１ 第１電極
ｂ２ 第２電極
Ｃ，Ｅ 主電極
Ｄ ダイオード
ＤＳ 間隔
Ｇ 制御電極
Ｈ，Ｌ 端子
Ｈｂ 電源端子
Ｈｃ，Ｌｃ 電圧端子
Ｈｇ，Ｌｈ 接地端子
Ｈｉｎ 入力端子
Ｈｍ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 中間端子
Ｈｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｈｒ 中継端子
Ｈｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源端子
Ｌｉｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 入力端子
Ｌｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｍ 電動機
Ｑ３１５，Ｑｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｑｃ，Ｑｄｇ，Ｑｅ，Ｑｇ，Ｑｇｄ，Ｑｓ，Ｑｕ，Ｑｖ，Ｑｗ ワイヤ
Ｑｂ１，Ｑｂ２ ワイヤ配線
Ｒ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 抵抗素子
Ｒｄ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｒｄ６３，Ｒｄｃ，Ｒｄｇ，Ｒｄｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） リード
Ｔ，Ｔｂｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｉｎ＿Ｈ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｉｎ＿Ｌ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｐ，Ｔｘ１，Ｔｘ２，Ｔｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続端子
Ｖｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源電圧
Ｖｃｃ 制御電圧
Ｖｓ 電源電圧
α 充電経路
３０［Ｕ］，３０［Ｖ］，３０［Ｗ］，３０Ａ，３０Ｂ 半導体チップ
４１Ａ，４１Ｂ，４１Ｘ，４２ 制御チップ
５０ 筐体
５１ 樹脂ケース
５２ 支持板
５３ 封止樹脂
５５ 素子領域
５６ 端子領域
５７ 制御領域
６０ リードフレーム
６１，６２，６３，６４ ダイパッド
６５［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続パッド
７０ 保護膜
７１ 導電性部材
７２ 絶縁性接着剤
１００Ａ，１００Ｂ 半導体装置
１０２ 制御装置
１０３，１０４ 外部電源
３０１ 半導体基板
３０２［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ－拡散層
３０３［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ＋拡散層
３０４ａ，３１３ａ，３１３ｂ，３１３ｃ，３１３ｄ，３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ 導電性プラグ
３０４ｂ 電極パッド
３０５，３１５ 陽極
３０６［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），３１７［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） ｐｎ接合部
３１１，３１６ 拡散層
３１２ａ，３１２ｂ，３１２ｃ，３１２ｄ，３１８ａ，３１８ｂ，３１８ｃ，３１８ｄ Ｐ＋拡散層
３１４，３１５ｅ 電極プレート
４０１ 配線部材
４０１ａ 中継パターン
４０１ｂ ワイヤ
７００［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），７０２ｐ 開口部
７０１，７０２ 絶縁膜
Ｂ 容量素子
ｂ１ 第１電極
ｂ２ 第２電極
Ｃ，Ｅ 主電極
Ｄ ダイオード
ＤＳ 間隔
Ｇ 制御電極
Ｈ，Ｌ 端子
Ｈｂ 電源端子
Ｈｃ，Ｌｃ 電圧端子
Ｈｇ，Ｌｈ 接地端子
Ｈｉｎ 入力端子
Ｈｍ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 中間端子
Ｈｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｈｒ 中継端子
Ｈｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源端子
Ｌｉｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 入力端子
Ｌｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｍ 電動機
Ｑ３１５，Ｑｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｑｃ，Ｑｄｇ，Ｑｅ，Ｑｇ，Ｑｇｄ，Ｑｓ，Ｑｕ，Ｑｖ，Ｑｗ ワイヤ
Ｑｂ１，Ｑｂ２ ワイヤ配線
Ｒ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 抵抗素子
Ｒｄ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｒｄ６３，Ｒｄｃ，Ｒｄｇ，Ｒｄｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） リード
Ｔ，Ｔｂｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｉｎ＿Ｈ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｉｎ＿Ｌ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｐ，Ｔｘ１，Ｔｘ２，Ｔｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続端子
Ｖｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源電圧
Ｖｃｃ 制御電圧
Ｖｓ 電源電圧
α 充電経路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】