知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098888
(43)【公開日】2024-07-24
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20240717BHJP
H01L 21/60 20060101ALI20240717BHJP
H01L 29/861 20060101ALI20240717BHJP
H01L 21/822 20060101ALI20240717BHJP
H01L 21/8238 20060101ALI20240717BHJP
H01L 23/28 20060101ALN20240717BHJP
H01L 23/48 20060101ALN20240717BHJP
【ＦＩ】
H01L25/04 C
H01L21/60 301B
H01L29/91 C
H01L29/91 K
H01L27/04 A
H01L27/04 H
H01L27/092 B
H01L23/28 K
H01L23/48 G
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023002682
(22)【出願日】2023-01-11
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】山路 将晴
【テーマコード（参考）】
4M109
5F038
5F044
5F048
【Ｆターム（参考）】
4M109AA01
4M109BA01
4M109CA02
4M109DB09
4M109EA02
4M109EA10
4M109EB12
5F038BE07
5F038BH04
5F038BH19
5F038CA05
5F038EZ07
5F044AA01
5F048AA05
5F048AC03
5F048AC06
5F048BA01
5F048BE02
5F048BG12
5F048BG13
5F048BH05
(57)【要約】
【課題】ノイズ耐性の低下を抑制しつつ小型化を図ることができる半導体装置を提供する。
【解決手段】半導体装置は、複数のパワー半導体素子と、第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第１端子に供給するための第１導体と、前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【選択図】図３
【解決手段】半導体装置は、複数のパワー半導体素子と、第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第１端子に供給するための第１導体と、前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【選択図】図３
【特許請求の範囲】
【請求項1】
複数のパワー半導体素子と、
第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、
所定の制御電圧を前記第１端子に供給するための第１導体と、
前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、
前記制御チップが配置されるダイパッドと、
前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備し、
前記半導体チップは前記ダイパッドに絶縁性材料で固定され、
前記ダイパッドは基準電圧が供給される端子に接続される、半導体装置。
第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップと、
所定の制御電圧を前記第１端子に供給するための第１導体と、
前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、
前記制御チップが配置されるダイパッドと、
前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備し、
前記半導体チップは前記ダイパッドに絶縁性材料で固定され、
前記ダイパッドは基準電圧が供給される端子に接続される、半導体装置。
【請求項2】
前記基準電圧は接地電圧である、請求項１に記載の半導体装置。
【請求項3】
前記制御チップは前記ダイパッドに導電性材料で固定される請求項１又は２に記載の半導体装置。
【請求項4】
前記第１導体に接続された第２配線をさらに具備し、
前記半導体チップは、
第１導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第１導電型の第１半導体層と、
前記半導体基板の前記表面層のうちの前記第１半導体層が形成されていない領域に形成されて前記第１半導体層とともに前記ダイオードを構成する第２導電型の第２半導体層と、
前記第２配線を介して前記第１導体に電気的に接続され前記第１半導体層と接合された陽極と、
前記第１配線を介して前記第２端子に電気的に接続され前記第２半導体層に接合された陰極とを有する請求項１又は２に記載の半導体装置。
前記半導体チップは、
第１導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第１導電型の第１半導体層と、
前記半導体基板の前記表面層のうちの前記第１半導体層が形成されていない領域に形成されて前記第１半導体層とともに前記ダイオードを構成する第２導電型の第２半導体層と、
前記第２配線を介して前記第１導体に電気的に接続され前記第１半導体層と接合された陽極と、
前記第１配線を介して前記第２端子に電気的に接続され前記第２半導体層に接合された陰極とを有する請求項１又は２に記載の半導体装置。
【請求項5】
前記制御チップは、前記陽極に電気的に接続された中継端子を前記複数の端子に含み、
前記第２配線は、前記中継端子と前記第１端子とを接続する中継パターンを含む、請求項４に記載の半導体装置。
前記第２配線は、前記中継端子と前記第１端子とを接続する中継パターンを含む、請求項４に記載の半導体装置。
【請求項6】
前記半導体チップは、
前記電源電圧の第１交流相を生成するブートストラップ動作に利用される第１ダイオードを含む第１半導体チップと、
前記電源電圧の第２交流相を生成するブートストラップ動作に利用される第２ダイオードを含む第２半導体チップと、
前記電源電圧の第３交流相を生成するブートストラップ動作に利用される第３ダイオードを含む第３半導体チップとを有し、
前記第１半導体チップ、前記第２半導体チップおよび前記第３半導体チップはそれぞれ、前記ダイパッドに前記絶縁性材料で固定される、請求項１又は２に記載の半導体装置。
前記電源電圧の第１交流相を生成するブートストラップ動作に利用される第１ダイオードを含む第１半導体チップと、
前記電源電圧の第２交流相を生成するブートストラップ動作に利用される第２ダイオードを含む第２半導体チップと、
前記電源電圧の第３交流相を生成するブートストラップ動作に利用される第３ダイオードを含む第３半導体チップとを有し、
前記第１半導体チップ、前記第２半導体チップおよび前記第３半導体チップはそれぞれ、前記ダイパッドに前記絶縁性材料で固定される、請求項１又は２に記載の半導体装置。
【請求項7】
前記第１導体に接続された第２配線をさらに具備し、
前記第１半導体チップ、前記第２半導体チップおよび前記第３半導体チップはそれぞれ、
第１導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第１導電型の第１半導体層と、
前記半導体基板の前記表面層のうちの前記第１半導体層が形成されていない領域に形成されて前記第１半導体層とともに前記ダイオードを構成する第２導電型の第２半導体層と、
前記第２配線を介して前記第１導体に電気的に接続され前記第１半導体層と接合された陽極と、
前記第１配線を介して前記第２端子に電気的に接続され前記第２半導体層に接合された陰極とを有する、請求項６に記載の半導体装置。
前記第１半導体チップ、前記第２半導体チップおよび前記第３半導体チップはそれぞれ、
第１導電型の半導体基板と、
前記半導体基板の表面層に形成された前記第１導電型の第１半導体層と、
前記半導体基板の前記表面層のうちの前記第１半導体層が形成されていない領域に形成されて前記第１半導体層とともに前記ダイオードを構成する第２導電型の第２半導体層と、
前記第２配線を介して前記第１導体に電気的に接続され前記第１半導体層と接合された陽極と、
前記第１配線を介して前記第２端子に電気的に接続され前記第２半導体層に接合された陰極とを有する、請求項６に記載の半導体装置。
【請求項8】
前記第１半導体チップが有する前記陽極と、前記第２半導体チップが有する前記陽極と、前記第３半導体チップが有する前記陽極とを互いに電気的に接続する第３配線とをさらに具備する、請求項７に記載の半導体装置。
【請求項9】
前記第３配線は、
前記第１半導体チップが有する前記陽極に一端が接合され、前記第２半導体チップが有する前記陽極に他端が接合された第１ワイヤと、
前記第２半導体チップが有する前記陽極に一端が接合され、前記第３半導体チップが有する前記陽極に他端が接合された第２ワイヤとを含む、請求項８に記載の半導体装置。
前記第１半導体チップが有する前記陽極に一端が接合され、前記第２半導体チップが有する前記陽極に他端が接合された第１ワイヤと、
前記第２半導体チップが有する前記陽極に一端が接合され、前記第３半導体チップが有する前記陽極に他端が接合された第２ワイヤとを含む、請求項８に記載の半導体装置。
【請求項10】
前記半導体チップは、
第１導電型の半導体基板と、
前記半導体基板に設けられ、前記電源電圧の第１交流相を生成するブートストラップ動作に利用される第１ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第２交流相を生成するブートストラップ動作に利用される第２ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第３交流相を生成するブートストラップ動作に利用される第３ダイオードとを含む、請求項１又は２に記載の半導体装置。
第１導電型の半導体基板と、
前記半導体基板に設けられ、前記電源電圧の第１交流相を生成するブートストラップ動作に利用される第１ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第２交流相を生成するブートストラップ動作に利用される第２ダイオードと、
前記半導体基板に設けられ、前記電源電圧の第３交流相を生成するブートストラップ動作に利用される第３ダイオードとを含む、請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
従来技術の半導体装置として、スイッチング素子およびブートストラップダイオードを備え電力変換を実行可能な半導体装置が知られている（例えば特許文献１および２）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０１４／１９９６０８号
【特許文献2】特開２０１９－１９２８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、産業機器や家電製品などでインバータ化による高効率化が進む一方、スイッチング素子を制御する制御部およびブートストラップダイオードを含む電力変換部の小型化が要求されている。小型化のため制御部およびブートストラップダイオードを同一のダイパッド上に配置した構成は、制御部に入力されたノイズに起因して制御部およびダイパッドの絶縁耐圧を超えた電圧が制御部に印加され、半導体装置が誤動作する可能性がある。
【0005】
本開示の目的は、ノイズ耐性の低下を抑制しつつ小型化を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
以上の課題を解決するために、本開示の一態様に係る半導体装置は、複数のパワー半導体素子と、第１端子と複数の第２端子とを含む複数の端子を備え、前記複数の第２端子に供給される電源電圧を利用して前記複数のパワー半導体素子を制御する制御チップとを具備する。また、半導体装置は、所定の制御電圧を前記第１端子に供給するための第１導体と、前記複数の第２端子に個別に接続されて前記電源電圧を前記複数の第２端子に供給するための複数の第１配線と、前記制御チップが配置されるダイパッドと、前記電源電圧を生成するブートストラップ動作に利用されるダイオードを含む半導体チップとを具備する。前記半導体チップは前記ダイパッドに絶縁性材料で固定される。前記ダイパッドは基準電圧が供給される端子に接続される。
【発明の効果】
【0007】
本開示の一態様によれば、ノイズ耐性の低下を抑制しつつ小型化を図ることができる。
【図面の簡単な説明】
【0008】
【図1】本開示の第１実施形態に係る半導体装置の電気的な構成を例示する回路図である。
【図2】本開示の第１実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
【図3】本開示の第１実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
【図4】本開示の第１実施形態に係る半導体装置に具備された１個の半導体チップの構成例を示す平面図である。
【図6】本開示の第１実施形態に係る半導体装置が備える複数の半導体チップの配置および接続を例示する断面図である。
【図7】本開示の第１実施形態に係る半導体装置に具備された高電位側の制御チップの構成を例示する平面図である。
【図9】本開示の第２実施形態に係る半導体装置の電気的な構成を例示する回路図である。
【図10】本開示の第２実施形態に係る半導体装置に具備された各要素の配置を例示するレイアウト図である。
【図11】本開示の第２実施形態に係る半導体装置に具備された半導体チップおよび高電位側の駆動チップの近傍を拡大して示すレイアウト図である。
【発明を実施するための形態】
【0009】
本開示を実施するための形態について図面を参照して説明する。なお、各図面においては、各要素の寸法および縮尺が実際の製品とは相違する場合がある。また、以下に説明する形態は、本開示を実施する場合に想定される例示的な一形態である。したがって、本開示の範囲は、以下に例示する形態には限定されない。
【0010】
Ａ：第１実施形態
図１は、本実施形態に係る半導体装置１００Ａの電気的な構成を例示する回路図である。半導体装置１００Ａは、３相モータ等の電動機Ｍを駆動する３相インバータ回路として利用されるインテリジェントパワーモジュールである。半導体装置１００Ａには制御装置１０２が接続される。制御装置１０２は、例えば、半導体装置１００Ａの動作を制御する外部のマイクロプロセッサ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）である。
図１は、本実施形態に係る半導体装置１００Ａの電気的な構成を例示する回路図である。半導体装置１００Ａは、３相モータ等の電動機Ｍを駆動する３相インバータ回路として利用されるインテリジェントパワーモジュールである。半導体装置１００Ａには制御装置１０２が接続される。制御装置１０２は、例えば、半導体装置１００Ａの動作を制御する外部のマイクロプロセッサ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）である。
【0011】
なお、以下の説明においては、電動機Ｍにおける任意のひとつの交流相を記号ｋにより識別する。すなわち、記号ｋは、Ｕ相とＶ相とＷ相との何れかを意味する（ｋ＝Ｕ，Ｖ，Ｗ）。例えば、参照符号に付加された符号［ｋ］は、電動機Ｍの交流相毎の要素であることを意味する。図１に例示される通り、半導体装置１００Ａは、外部接続用の複数の接続端子Ｔ（Ｔｉｎ＿Ｈ［ｋ］，Ｔｉｎ＿Ｌ［ｋ］，Ｔｏｕｔ［ｋ］，Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｐ，Ｔｎ［ｋ］，Ｔｂｓ［ｋ］）を具備する。
【0012】
半導体装置１００Ａは、３個の駆動チップ２１［ｋ］（２１［Ｕ］，２１［Ｖ］，２１［Ｗ］）と、３個の駆動チップ２２［ｋ］（２２［Ｕ］，２２［Ｖ］，２２Ｌ［Ｗ］）と３個の半導体チップ３０Ａ［ｋ］（３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］）と１個の制御チップ４１と１個の制御チップ４２とを具備する。電動機Ｍの３相（Ｕ相，Ｖ相，Ｗ相）の各々について駆動チップ２１［ｋ］と駆動チップ２２［ｋ］と半導体チップ３０Ａ［ｋ］とが設置される。
【0013】
駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の各々は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）と還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：ＦＷＤ）とを含む逆導通（ＲＣ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴであり、主電極Ｅと主電極Ｃと制御電極Ｇとを具備する。主電極Ｅおよび主電極Ｃは、制御対象となる電流が入力または出力される電極である。主電極ＣはＦＷＤの陰極としても機能し、主電極ＥはＦＷＤの陽極としても機能する。制御電極Ｇは、ＩＧＢＴのオン／オフを制御するための駆動電圧が印加されるゲート電極である。なお、駆動チップ２１［ｋ］および駆動チップ２２［ｋ］は、「パワー半導体素子」の一例である。つまり、半導体装置１００Ａは、複数のパワー半導体素子を具備している。
【0014】
駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の組は、電動機Ｍのひとつの交流相に対応するハーフブリッジ回路を構成する。駆動チップ２１［ｋ］および駆動チップ２２［ｋ］は、接続端子Ｔｐと接続端子Ｔｎ［ｋ］との間に直列に接続される。駆動チップ２１［ｋ］と駆動チップ２２［ｋ］との間の接続点は、接続端子Ｔｏｕｔ［ｋ］に電気的に接続される。接続端子Ｔｏｕｔ［ｋ］は、電動機Ｍのひとつの交流相に電力を供給するための出力端子である。接続端子Ｔｐには外部電源１０３から高電位側の電源電圧が供給される。接続端子Ｔｎ［ｋ］には低電位側の電源電圧（接地電圧）が供給される。なお、３個の接続端子Ｔｎ［ｋ］は、３相に共通の１個の端子に置換されてもよい。
【0015】
制御チップ４１は、高電位側の各駆動チップ２１［ｋ］を制御するＨＶＩＣ（Ｈｉｇｈ Ｖｏｌｔａｇｅ ＩＣ）である。図１に例示される通り、制御チップ４１は、複数の端子Ｈ（Ｈｉｎ［ｋ］，Ｈｏｕｔ［ｋ］，Ｈｂ［ｋ］，Ｈｓ［ｋ］，Ｈｍ［ｋ］（図１では不図示、図３参照），Ｈｃ，Ｈｇ，Ｈｒ）を具備する。すなわち、制御チップ４１は、電動機Ｍの交流相毎に、入力端子Ｈｉｎ［ｋ］と出力端子Ｈｏｕｔ［ｋ］と電源端子Ｈｂ［ｋ］と電源端子Ｈｓ［ｋ］と中間端子Ｈｍ［ｋ］（図１では不図示、図３参照）とを具備する。
【0016】
制御装置１０２から接続端子Ｔｉｎ＿Ｈ［ｋ］に供給される制御信号が入力端子Ｈｉｎ［ｋ］に入力される。制御信号は、駆動チップ２１［ｋ］を制御するための信号である。電源端子Ｈｂ［ｋ］には高電位側の電源電圧Ｖｂ［ｋ］が供給され、電源端子Ｈｓ［ｋ］には低電位側の電源電圧Ｖｓ［ｋ］が供給される。制御チップ４１は、電源端子Ｈｂ［ｋ］および電源端子Ｈｓ［ｋ］に供給される電源電圧により動作することで、入力端子Ｈｉｎ［ｋ］に供給される制御信号に応じた駆動電圧を出力端子Ｈｏｕｔ［ｋ］に出力する。出力端子Ｈｏｕｔ［ｋ］は、駆動チップ２１［ｋ］におけるＩＧＢＴの制御電極Ｇに電気的に接続される。以上の説明から理解される通り、制御チップ４１は、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する。電源端子Ｈｂ［ｋ］は、「第２端子」の一例である。
【0017】
また、制御チップ４１は、電圧端子Ｈｃと、接地端子Ｈｇと、中継端子Ｈｒとを具備する。電圧端子Ｈｃには、外部電源１０４から接続端子Ｔｃ＿Ｈを介して制御電圧Ｖｃｃが供給される。中継端子Ｈｒは、中継パターン４０１ａによって電圧端子Ｈｃに接続されている。制御電圧Ｖｃｃは、制御チップ４１の動作に利用される所定の直流電圧である。また、制御電圧Ｖｃｃは、制御チップ４１の電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作にも利用される。他方、接地端子Ｈｇは接地される。なお、電圧端子Ｈｃは、「第１端子」の一例である。
【0018】
したがって、半導体装置１００Ａは、電圧端子Ｈｃ（第１端子の一例）と電源端子Ｈｂ［Ｕ］，Ｈｂ［Ｖ］，Ｈｂ［Ｗ］（複数の第２端子の一例）とを含む端子Ｈ（Ｈｉｎ［ｋ］，Ｈｏｕｔ［ｋ］，Ｈｂ［ｋ］，Ｈｓ［ｋ］，Ｈｍ［ｋ］，Ｈｃ，Ｈｇ，Ｈｒ）（複数の端子の一例）を備えた制御チップ４１を具備している。
【0019】
制御チップ４２は、低電位側の各駆動チップ２２［ｋ］を制御するＬＶＩＣ（Ｌｏｗ ＶｏｌｔａｇｅＩＣ）である。また、制御チップ４１と制御チップ４２とが単体のチップで構成されてもよい。図１に例示される通り、制御チップ４２は、複数の端子Ｌ（Ｌｉｎ［ｋ］，Ｌｏｕｔ［ｋ］，Ｌｃ，Ｌｇ）を具備する。すなわち、制御チップ４２は、電動機Ｍの交流相毎に、入力端子Ｌｉｎ［ｋ］と出力端子Ｌｏｕｔ［ｋ］とを具備する。
【0020】
制御装置１０２から接続端子Ｔｉｎ＿Ｌ［ｋ］に供給される制御信号が入力端子Ｌｉｎ［ｋ］に入力される。制御信号は、各駆動チップ２２［ｋ］を制御するための信号である。制御チップ４２は、入力端子Ｌｉｎ［ｋ］に供給される制御信号に応じた駆動電圧を出力端子Ｌｏｕｔ［ｋ］に出力する。出力端子Ｌｏｕｔ［ｋ］は、駆動チップ２２［ｋ］におけるＩＧＢＴの制御電極Ｇに電気的に接続される。すなわち、制御チップ４２は、各駆動チップ２２［ｋ］を制御する。
【0021】
また、制御チップ４２は、電圧端子Ｌｃと接地端子Ｌｇとを具備する。電圧端子Ｌｃには、外部電源１０４から接続端子Ｔｃ＿Ｌを介して制御電圧Ｖｃｃが供給される。なお、制御チップ４１に供給される制御電圧Ｖｃｃと制御チップ４２に供給される制御電圧Ｖｃｃとは相違してもよい。他方、接地端子Ｌｇは接地される。
【0022】
図１に例示される通り、制御チップ４１の電源端子Ｈｂ［ｋ］は、接続端子Ｔｂｓ［ｋ］に電気的に接続される。接続端子Ｔｂｓ［ｋ］と接続端子Ｔｓ［ｋ］との間には、容量素子Ｂ［ｋ］が電気的に接続される。容量素子Ｂ［ｋ］は、半導体装置１００Ａに外部接続されるブートストラップコンデンサである。容量素子Ｂ［ｋ］のそれぞれは、第１電極ｂ１と第２電極ｂ２とを具備する。第１電極ｂ１は接続端子Ｔｂｓ［ｋ］に電気的に接続され、第２電極ｂ２は接続端子Ｔｓ［ｋ］に電気的に接続される。
【0023】
半導体チップ３０Ａ［ｋ］（例えば、３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］）は、接続端子Ｔｃ＿Ｈと接続端子Ｔｂｓ［ｋ］とに接続される。すなわち、制御チップ４１における電圧端子Ｈｃと電源端子Ｈｂ［ｋ］とに半導体チップ３０Ａ［ｋ］が接続される。半導体チップ３０Ａ［ｋ］は、前述のブートストラップ動作に利用される。
【0024】
図１に例示される通り、半導体チップ３０Ａ［ｋ］はダイオードＤ［ｋ］（例えば、Ｄ［Ｕ］，Ｄ［Ｖ］，Ｄ［Ｗ］）を具備する。ダイオードＤ［ｋ］は、ブートストラップ動作において容量素子Ｂ［ｋ］を充電する経路（充電経路α）を構成するブートストラップダイオードである。ダイオードＤ［ｋ］は、半導体チップ３０Ａ［ｋ］に設けられた半導体基板３０１（図１では不図示、図５参照）およびＮ－拡散層３０２（図１では不図示、図５参照）を備えている。ダイオードＤ［ｋ］では陽極３１５［ｋ］（図５参照）が共有され、陽極３１５［ｋ］は接続端子Ｔｃ＿Ｈおよび電圧端子Ｈｃに電気的に接続される。ダイオードＤ［ｋ］の陰極３０４［ｋ］は、接続端子Ｔｂｓ［ｋ］および電源端子Ｈｂ［ｋ］に電気的に接続される。
【0025】
半導体チップ３０Ａ［ｋ］は、ダイオードＤ［ｋ］の陰極３０４［ｋ］側に、ダイオードＤ［ｋ］を形成するＮ－拡散層３０２によって形成されてダイオードＤ［ｋ］と直列に接続されたＮ－拡散層３０２の抵抗成分（ドリフト抵抗）を有している。図１では、理解を容易にするため、Ｎ－拡散層３０２の抵抗成分（ドリフト抵抗）は、ダイオードＤ［ｋ］と接続端子Ｔｂｓ［ｋ］および電源端子Ｈｂ［ｋ］との間に設けられた抵抗素子Ｒ［ｋ］（例えば、Ｒ［Ｕ］，Ｒ［Ｖ］，Ｒ［Ｗ］）として図示されている。抵抗素子Ｒ［ｋ］は、ブートストラップ動作においてダイオードＤ［ｋ］に流れる電流を制限する。抵抗素子Ｒ［ｋ］は、Ｎ－拡散層３０２の抵抗成分ではなく、例えばポリシリコンによって形成され、ダイオードＤ［ｋ］に直列に接続された素子であってもよい。
【0026】
半導体チップ３０Ａ［ｋ］の詳細な構成については後述する。このように、半導体装置１００Ａは、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源端子Ｈｂ［ｋ］と同数の半導体チップ３０Ａ［ｋ］を具備している。半導体チップ３０Ａ［ｋ］は、それぞれダイオードＤ［ｋ］を含む。
【0027】
例えば、半導体装置１００Ａは、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され３個の電源端子Ｈｂ［Ｕ］，Ｈｂ［Ｖ］，Ｈｂ［Ｗ］と、３個の半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］を具備している。半導体チップ３０Ａ［Ｕ］は、ダイオードＤ［Ｕ］を含む。半導体チップ３０Ａ［Ｖ］は、ダイオードＤ［Ｖ］を含む。半導体チップ３０Ａ［Ｗ］は、ダイオードＤ［Ｗ］を含む。
【0028】
以上の構成において、駆動チップ２１［ｋ］をオフ状態に維持したまま駆動チップ２２［ｋ］をオン状態に制御することでブートストラップ動作が実行される。駆動チップ２２［ｋ］がオン状態に制御されることで、図１の充電経路αが形成される。なお、図１においては、半導体チップ３０Ａ［Ｖ］に設けられたダイオードＤ［Ｖ］を経由する充電経路αのみが便宜的に図示されているが、Ｕ相およびＷ相についても同様に充電経路αが形成される。
【0029】
充電経路αは、接続端子Ｔｃ＿ＨとダイオードＤ［ｋ］と抵抗素子Ｒ［ｋ］と接続端子Ｔｂｓ［ｋ］と容量素子Ｂ［ｋ］と接続端子Ｔｓ［ｋ］と駆動チップ２２［ｋ］と接続端子Ｔｎ［ｋ］とを以上の順番で経由する電流経路である。充電経路αにより容量素子Ｂ［ｋ］が充電される。具体的には、容量素子Ｂ［ｋ］の両端間の電圧は、充電経路αを介した充電により制御電圧Ｖｃｃに維持される。したがって、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］は、電源端子Ｈｓ［ｋ］の電源電圧Ｖｓ［ｋ］と比較して制御電圧Ｖｃｃだけ高い電圧に設定される。以上のようにブートストラップ動作は、半導体チップ３０Ａ［ｋ］と容量素子Ｂ［ｋ］とを含むブートストラップ回路を利用して電源電圧Ｖｂ［ｋ］を生成する動作である。
【0030】
図２は、第１実施形態に係る半導体装置１００Ａに具備された各種備品の配置を例示するレイアウト図である。図２では、所定の要素同士を接続するワイヤが両端に黒丸を有する直線で図示されている。図３は、半導体装置１００Ａに具備された半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］および高電位側の制御チップ４１の近傍を拡大して示すレイアウト図である。図４は、半導体装置１００Ａに具備された１個の半導体チップ３０Ａ［ｋ］の構成例を示す平面図である。図５は、図４中に示すＡ－Ａ´線で切断した半導体チップ３０Ａ［ｋ］の断面図である。
【0031】
以下の説明においては、図２から図５に例示される通り、相互に直交するＸ軸とＹ軸とＺ軸とを想定する。半導体装置１００Ａの長手方向（すなわち半導体チップ３０Ａ［ｋ］や制御チップ４１，４２などの各要素を内包し薄板直方体形状を有する筐体５０（詳細は後述）の長辺の方向）をＸ軸方向とする。半導体装置１００Ａの短手方向（すなわち筐体５０の短辺の方向）をＹ軸方向とする。半導体装置１００Ａの厚さ方向（すなわち筐体５０の長辺の方向および短辺の方向に直交する方向）をＺ軸方向とする。Ｘ軸に沿う一方向をＸ１方向と表記し、Ｘ１方向の反対の方向をＸ２方向と表記する。また、Ｙ軸に沿う一方向をＹ１方向と表記し、Ｙ１方向の反対の方向をＹ２方向と表記する。同様に、Ｚ軸に沿う一方向をＺ１方向と表記し、Ｚ１方向の反対の方向をＺ２方向と表記する。また、半導体装置１００Ａの任意の要素をＺ軸の方向（Ｚ１方向またはＺ２方向）に沿って視認することを以下では「平面視」と表記する。
【0032】
なお、実際に使用される場面では、半導体装置１００Ａは任意の方向に設置され得るが、以下の説明においては便宜的に、Ｚ１方向を下方と想定し、Ｚ２方向を上方と想定する。したがって、半導体装置１００Ａの任意の要素のうちＺ１方向を向く表面が「下面」と表記され、当該要素のうちＺ２方向を向く表面が「上面」と表記される場合がある。
【0033】
図２に例示される通り、半導体装置１００Ａは、図１に例示した各要素を収容する筐体５０を具備する。筐体５０は、樹脂ケース５１と支持板５２と封止樹脂５３とを具備する。樹脂ケース５１は、樹脂材料で形成された矩形枠状の構造体である。筐体５０は、例えば、ＰＰＳ（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）樹脂、ＰＢＴ（ｐｏｌｙｂｕｔｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）樹脂、ＰＢＳ（ｐｏｌｙ ｂｕｔｙｌｅｎｅ ｓｕｃｃｉｎａｔｅ）樹脂、ＰＡ（ｐｏｌｙａｍｉｄｅ）樹脂、またはＡＢＳ（ａｃｒｙｌｏｎｉｔｒｉｌｅ－ｂｕｔａｄｉｅｎｅ－ｓｔｙｒｅｎｅ）樹脂等の各種の樹脂材料により形成される。
【0034】
支持板５２は、例えばエポキシ樹脂等の樹脂材料で形成された絶縁層（不図示）と、例えばアルミニウムまたは銅等の高熱伝導性の金属材料で形成された放熱板（不図示）との積層で構成される板状部材である。当該絶縁層は、当該放熱板の上面を被覆する。当該放熱板は、板状部材である。支持板５２は、樹脂ケース５１の開口を閉塞するように樹脂ケース５１に固定される。支持板５２を底面として樹脂ケース５１により包囲された空間に、３個の駆動チップ２１［ｋ］（２１［Ｕ］，２１［Ｖ］，２１［Ｗ］）と、３個の駆動チップ２２［ｋ］（２２［Ｕ］，２２［Ｖ］，２２［Ｗ］）と、３個の半導体チップ３０Ａ［ｋ］（３０［Ｕ］，３０［Ｖ］，３０［Ｗ］）と、制御チップ４１と、制御チップ４２とが収容される。駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の各々の上面には主電極Ｅおよび制御電極Ｇが形成され、各々の下面には主電極Ｃ（図２では不図示、図１参照）が形成される。
【0035】
封止樹脂５３は、樹脂ケース５１の内側の空間に充填された樹脂であり、当該空間に収容された要素を封止する。封止樹脂５３は、例えばシリコーンゲルまたはエポキシ樹脂等の各種の樹脂材料により形成される。なお、封止樹脂５３は、樹脂材料に加えて、酸化珪素または酸化アルミニウム等の各種の絶縁フィラーを含んでもよい。
【0036】
筐体５０にはリードフレーム６０が設置される。リードフレーム６０は、例えば銅または銅合金等の低抵抗な金属材料で形成された配線である。リードフレーム６０は、例えばインサート成形により樹脂ケース５１と一体に形成される。リードフレーム６０は、複数のリードを含む導電体である。前述の各接続端子Ｔは、複数のリードのうち筐体５０から外部に露出した端部である。
【0037】
図２に例示される通り、筐体５０は、平面視で素子領域５５と端子領域５６と制御領域５７とを含む。素子領域５５と端子領域５６と制御領域５７との各々は、Ｘ軸に沿って長尺な領域である。端子領域５６と制御領域５７との間に素子領域５５が位置する。
【0038】
複数の接続端子Ｔのうち制御チップ４１および制御チップ４２の動作に関連する一部の接続端子Ｔ（Ｔｉｎ＿Ｈ［ｋ］，Ｔｉｎ＿Ｌ［ｋ］，Ｔｃ＿Ｈ，Ｔｃ［Ｌ］，Ｔｇ，Ｔｂｓ［ｋ］）は、制御領域５７の側面からＹ１方向に突出する制御端子であり、Ｘ軸に沿って相互に間隔をあけて配置される。また、駆動チップ２１［ｋ］の主電極Ｅ［ｋ］と電気的に接続され、かつ、容量素子Ｂ［ｋ］の低電位側と接続される接続端子Ｔｓ［ｋ］、制御チップ４２の電圧端子Ｈｃに接続される接続端子Ｔｃ＿Ｌも制御領域５７の側面からＹ１方向に突出する制御端子であり、Ｘ軸に沿って相互に間隔をあけて配置される。他方、複数の接続端子Ｔのうち電動機Ｍに供給される電力に関連する一部の接続端子Ｔ（Ｔｏｕｔ［ｋ］，Ｔｐ，Ｔｎ［ｋ］）は、端子領域５６の側面からＹ２方向に突出する端子であり、Ｘ軸に沿って相互に間隔をあけて配置される。
【0039】
図２に例示される通り、リードフレーム６０は、１個のダイパッド６１と３個のダイパッド６２［ｋ］とを含む。ダイパッド６１およびダイパッド６２［ｋ］のそれぞれは、平面視で素子領域５５内に位置する金属板である。ダイパッド６１には、３個の駆動チップ２１［ｋ］が実装される。ダイパッド６２［ｋ］には、１個の駆動チップ２２［ｋ］が実装される。駆動チップ２１［ｋ］および駆動チップ２２［ｋ］の実装には、例えば半田または金属焼結材等の導電性の接合材が使用される。以上の説明から理解される通り、素子領域５５には、３個の駆動チップ２１［ｋ］と３個の駆動チップ２２［ｋ］とが設置される。なお、３個のダイパッド６２［ｋ］は単体のダイパッドに置換されてよい。
【0040】
リードフレーム６０は、接続端子Ｔｐと接続端子Ｔｏｕｔ［ｋ］と接続端子Ｔｎ［ｋ］との各々から延伸するリードを含む。接続端子Ｔｐは、リード（不図示）を介してダイパッド６１に連結される。したがって、駆動チップ２１［ｋ］の下面の主電極Ｃ（図２では不図示、図１参照）は、接続端子Ｔｐに電気的に接続される。接続端子Ｔｏｕｔ［ｋ］は、リード（不図示）を介してダイパッド６２［ｋ］に連結される。また、接続端子Ｔｏｕｔ［ｋ］は、駆動チップ２１［ｋ］の上面の主電極Ｅに対してワイヤにより電気的に接続される。したがって、図１の例示の通り、駆動チップ２１［ｋ］の主電極Ｅと駆動チップ２２［ｋ］の下面の主電極Ｃとが、接続端子Ｔｏｕｔ［ｋ］に電気的に接続される。また、各接続端子Ｔｎ［ｋ］は、駆動チップ２２［ｋ］の上面の主電極Ｅに対してワイヤにより電気的に接続される。
【0041】
また、図２に例示される通り、リードフレーム６０は、ダイパッド６４と３個の接続パッド６５［ｋ］とを含む。ダイパッド６４と接続パッド６５［ｋ］とは、平面視で制御領域５７内に位置する金属板である。
【0042】
リードフレーム６０は、制御チップ４２の動作に関連する制御用の接続端子Ｔ（Ｔｉｎ＿Ｈ［ｋ］，Ｔｉｎ＿Ｌ［ｋ］，Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｂｓ［ｋ］，Ｔｓ［ｋ］）から延伸するリードを含む。ダイパッド６４は、リードＲｄｇを介して接続端子Ｔｇに連結される。したがって、ダイパッド６４には、接続端子Ｔｇから接地電圧（ＧＮＤ）が供給される。接地電圧（ＧＮＤ）は、「基準電圧」の一例である。なお、ダイパッド６４と接続端子Ｔｇとは、一体的に形成されてよい。
【0043】
制御チップ４１はダイパッド６４の表面に接合される。詳細は後述するが、制御チップ４１の実装には、導電性材料（例えば接合材や半田）が使用される。したがって、制御チップ４１の下面とダイパッド６４とは電気的に接続される。
【0044】
制御チップ４１の上面には、前述の複数の端子Ｈが形成される（図３参照）。制御チップ４１の端子Ｈのそれぞれは、駆動チップ２１［ｋ］または接続端子Ｔに対してワイヤにより電気的に接続される。例えば、図２および図３に例示される通り、制御チップ４１の出力端子Ｈｏｕｔ［ｋ］は駆動チップ２１［ｋ］の上面の制御電極Ｇに接続され、中間端子Ｈｍ［ｋ］は駆動チップ２１［ｋ］の上面の主電極Ｅに接続される。また、駆動チップ２１［ｋ］の上面の電源端子Ｈｓ［ｋ］は、接続端子Ｔｓ［ｋ］に連結されたリードに接続される。中間端子Ｈｍ［ｋ］および電源端子Ｈｓ［ｋ］は制御チップ４１内で電気的に接続されている。制御チップ４１の上面の接地端子Ｈｇは、ワイヤＱｄｇを介してダイパッド６４に電気的に接続される。
【0045】
図２に例示される通り、制御チップ４２はダイパッド６４の表面に接合される。制御チップ４２の実装には、絶縁性の接着剤が使用される。したがって、制御チップ４２の下面とダイパッド６４とは電気的に絶縁される。制御チップ４２の上面には、前述の複数の端子Ｌ（図１参照）が形成される。制御チップ４２の端子Ｌのそれぞれは、駆動チップ２２［ｋ］または接続端子Ｔに対してワイヤにより電気的に接続される。例えば、制御チップ４２の出力端子Ｌｏｕｔ［ｋ］（図１参照）は駆動チップ２２［ｋ］の上面の制御電極Ｇに接続される。また、電圧端子Ｌｃ（図１参照）は、接続端子Ｔｃ＿Ｌに連結されたリードに接続され、接地端子Ｌｇ（図１参照）は、接続端子Ｔｇに連結されたリードに接続される。
【0046】
また、リードフレーム６０は、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのリードＲｄ６３を具備する。リードＲｄ６３は、「第１導体」の一例である。リードＲｄ６３は、外部電源１０４（図１参照）から制御電圧Ｖｃｃが入力される接続端子Ｔｃ＿Ｈ（図１参照）に電気的に接続されている。半導体装置１００Ｂは、リードＲｄ６３に電気的に接続された配線部材４０１を具備する。配線部材４０１は、「第２配線」の一例である。
【0047】
配線部材４０１は、中継パターン４０１ａおよびワイヤ４０１ｂを有している。中継パターン４０１ａは、中継端子Ｈｒと電圧端子Ｈｃとを電気的に接続する。ワイヤ４０１ｂは、電圧端子ＨｃとリードＲｄ６３とを電気的に接続する。
【0048】
電圧端子Ｈｃは、接続端子Ｔｃ＿Ｈに対して、ワイヤ４０１ｂとリードＲｄ６３とを介して電気的に接続される。したがって、電圧端子Ｈｃには、接続端子Ｔｃ＿Ｈから制御電圧Ｖｃｃが供給される。接続端子Ｔｃ＿ＨとリードＲｄ６３とは、一体的に形成されてよい。なお、リードＲｄ６３は「第１導体」の一例である。したがって、半導体装置１００Ａは、制御電圧Ｖｃｃ（所定の制御電圧の一例）を電圧端子Ｈｃ（第１端子の一例）に供給するためのリードＲｄ６３（第１導体の一例）を具備している。リードＲｄ６３と、接続端子Ｔｃ＿Ｈとのうちの一部または全部を、「第１導体」としてもよい。
【0049】
接続パッド６５［ｋ］は、接続端子Ｔｂｓ［ｋ］に対してリードを介して連結される。３個の接続パッド６５［ｋ］は、Ｘ軸に沿って相互に間隔をあけて配列される。具体的には、３個の接続パッド６５［ｋ］は、筐体５０のうちＹ１方向に位置する周縁に沿って配列する。前述の通り、接続端子Ｔｂｓ［ｋ］には容量素子Ｂ［ｋ］の高電位側が接続される。すなわち、接続パッド６５［ｋ］には容量素子Ｂ［ｋ］が外部接続される。接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］と、接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］を連結するリードとは、一体的に形成されてよい。
【0050】
次に、半導体チップ３０Ａ［ｋ］の具体的な構成を図１から図３を参照しつつ図４および図５を用いて説明する。図５に例示される通り、半導体チップ３０Ａ［ｋ］は、ダイオードＤ［ｋ］を備える。ダイオードＤ［ｋ］は、Ｐ型（第１導電型の一例）の半導体基板３０１の表面層に形成されたＰ型の拡散層３１６と、半導体基板３０１の表面層に形成されたＮ型（第２導電型の一例）のＮ－拡散層３０２とを含む。Ｐ型の拡散層３１６が「第１半導体層」の一例である。Ｎ－拡散層３０２が「第２半導体層」の一例である。
【0051】
なお、半導体基板３０１の表面層とは、半導体基板３０１の表面と、半導体基板３０１の表面と直交する深さ方向（例えば、Ｚ１方向）において半導体基板３０１の表面の近傍に位置する領域と、を含む層を意味する。Ｐ型の拡散層３１６は、Ｎ－拡散層３０２が形成されていない半導体基板３０１の表面層に形成されている。図５では、理解を容易にするため、Ｎ－拡散層３０２およびＰ型の拡散層３１６の接合部分に形成されるｐｎ接合部３１７［ｋ］がダイオードの回路図記号で表されている。
【0052】
Ｐ型の拡散層３１６は、ダイオードＤ［ｋ］のアノード領域を構成し、Ｎ－拡散層３０２は、ダイオードＤ［ｋ］のカソード領域を構成する。なお、Ｎ－拡散層３０２は抵抗素子Ｒ［ｋ］でもある。半導体基板３０１もダイオードＤ［ｋ］のアノード領域として機能するが主要な電流が流れるのは、Ｎ－拡散層３０２と拡散層３１６との接合部分である。
【0053】
ダイオードＤ［ｋ］のｐｎ接合部３１７［ｋ］は、拡散層３１６とＮ－拡散層３０２［Ｕ］との接合部に形成される。
【0054】
図５に例示される通り、半導体チップ３０Ａ［ｋ］は、Ｎ－拡散層３０２が形成されていない半導体基板３０１の表面層に形成されたＰ型の拡散層３１６を含む。したがって、Ｎ－拡散層３０２は、平面視で島状に形成されており、その周囲に拡散層３１６が形成されている。図５では、両端の拡散層３１６の幅とＮ－拡散層３０２の両側の拡散層３１６の幅とが異なる幅で形成されているが、同じ幅であってもよい。
【0055】
拡散層３１６は、半導体基板３０１の表面の所定領域にＰ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより形成される。拡散層３１６は、例えばＮ－拡散層３０２より深い深さで形成される。
【0056】
半導体チップ３０Ａ［ｋ］は、拡散層３１６の表面の一部に形成されたＰ＋拡散層３１８を含む。Ｐ＋拡散層３１８は、例えば拡散層３１６よりも高い不純物濃度を有している。Ｐ＋拡散層３１８におけるＰ型の不純物濃度は、例えばＮ＋拡散層３０３におけるＮ型の不純物濃度と同じである。
【0057】
Ｐ＋拡散層３１８は、Ｐ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより拡散層３１６の表面の所定領域に拡散層３１６よりも浅い深さで形成される。
【0058】
Ｐ＋拡散層３１８は、Ｐ型の拡散層３１６の表面の一部であって半導体基板３０１の側壁とＮ－拡散層３０２［Ｗ］との間の領域に形成されている。Ｐ＋拡散層３１８とＮ－拡散層３０２との間には、Ｐ型の拡散層３１６が介在している。また、Ｐ型の拡散層３１６とＮ＋拡散層３０３との間には、Ｎ－拡散層３０２が介在している。例えば、半導体基板３０１の表面およびその近傍（すなわち、表面層）では、この表面に水平な方向において、Ｐ＋拡散層３１８とＰ型の拡散層３１６とＮ－拡散層３０２とＮ＋拡散層３０３とがこの順で並んで配置されている。
【0059】
図４および図５に例示される通り、半導体チップ３０Ａ［ｋ］は、Ｎ－拡散層３０２上に形成された陰極３０４［ｋ］を含む。陰極３０４［ｋ］は、Ｎ＋拡散層３０３に接触して形成されている。陰極３０４［ｋ］は、ワイヤＱｂ［ｋ］（第１配線の一例）（図４および図５では不図示、図３参照）を介して電源端子Ｈｂ［ｋ］に電気的に接続される。
【0060】
図５に例示される通り、陰極３０４［ｋ］は、導電性プラグ３０４ａをＮ＋拡散層３０３に接触して形成されている。このため、陰極３０４［ｋ］およびＮ＋拡散層３０３は、オーミック接続される。これにより、陰極３０４［ｋ］とＮ＋拡散層３０３との接触抵抗の低減が図られる。
【0061】
半導体チップ３０Ａ［ｋ］は、陽極３１５［ｋ］を含む。陽極３１５［ｋ］は、拡散層３１６の上に形成されて配線部材４０１（図４および図５では不図示、図３参照）を介してリードＲｄ６３（図４および図５では不図示、図３参照）に電気的に接続される。
【0062】
より具体的には、陽極３１５［ｋ］は、Ｐ＋拡散層３１８に接触して形成された導電性プラグ３１５ａと、導電性プラグ３１５ａに接触して形成された電極プレート３１５ｅとを含む。導電性プラグ３１５ａは、Ｐ＋拡散層３１８に接触して形成されている。このため、陽極３１５［ｋ］およびＰ＋拡散層３１８は、オーミック接続される。これにより、陽極３１５［ｋ］とＰ＋拡散層３１８との接触抵抗の低減が図られる。
【0063】
電極プレート３１５ｅは、薄板直方体形状を有している。電極プレート３１５ｅは、陰極３０４［ｋ］が配置される箇所に陰極３０４［ｋ］の電極パッド３０４ｂが挿入される開口を有している。陰極３０４［ｋ］の電極パッド３０４ｂは、電極プレート３１５ｅに接触せずに当該開口に配置されている。電極プレート３１５ｅは、例えばアルミニウムで形成されている。
【0064】
図３に例示される通り、半導体チップ３０Ａ［ｋ］（例えば、後述の図６に示す半導体チップ３０Ａ［Ｕ］）の陽極３１５［ｋ］の一部である電極プレート３１５ｅは、ワイヤＱ３１５によって制御チップ４１の中継端子Ｈｒに電気的に接続されている。ワイヤＱ３１５は、ワイヤボンディングにより形成される線状の導電体である。
【0065】
図４および図５に例示される通り、半導体チップ３０Ａ［ｋ］は、半導体基板３０１の表面を覆って形成された絶縁膜７０を含む。絶縁膜７０は、半導体基板３０１の表面に接触して形成された酸化膜などの絶縁膜７０１と、絶縁膜７０１の上に形成されたポリイミドなどの保護膜７０２とを有している。また、半導体チップ３０Ａ［ｋ］は、絶縁膜７０（図３では不図示、図５参照）に形成された開口部７０２ｐ１，７０２ｐ２，７００［ｋ］（図３では不図示、図４、図５参照）をそれぞれ有する。開口部７０２ｐ１，７０２ｐ２の底面では、電極プレート３１５ｅの表面の一部がそれぞれ露出している。開口部７００［ｋ］の底面では、電極パッド３０４ｂの表面の一部が露出している。
【0066】
半導体チップ３０Ａ［ｋ］（例えば、後述の図６に示す半導体チップ３０Ａ［Ｕ］）において、ワイヤＱ３１５の一端は、絶縁膜７０に形成された開口部７０２ｐ１に露出する電極プレート３１５ｅの表面の一部に接合されている。ワイヤＱ３１５の他端は、中継端子Ｈｒの表面に接合されている。中継端子Ｈｒは、中継パターン４０１ａの一端に形成されている。中継パターン４０１ａの他端には、電圧端子Ｈｃが形成されている。電圧端子ＨｃとリードＲｄ６３とは、ワイヤ４０１ｂによって接続されている。ワイヤ４０１ｂは、ワイヤボンディングにより形成される線状の導電体である。
【0067】
リードＲｄ６３は、外部電源１０４（図１参照）から制御電圧Ｖｃｃが入力される接続端子Ｔｃ＿Ｈ（図１および図２参照）に接続されている。このため、陽極３１５［ｋ］には、接続端子Ｔｃ＿Ｈ、リードＲｄ６３、配線部材４０１（すなわちワイヤ４０１ｂおよび中継パターン４０１ａ）およびワイヤＱ３１５を介して制御電圧Ｖｃｃが供給される。
【0068】
図５に戻って、半導体チップ３０Ａ［ｋ］は、半導体基板３０１の表面の反対側の面（すなわち裏面）を絶縁性接着剤７２によってダイパッド６４に接着される。詳細は後述するが、半導体チップ３０Ａ［ｋ］の半導体基板３０１のボディには、陽極３１５［ｋ］から制御電圧Ｖｃｃが供給される。一方、ダイパッド６４は、接地電圧が供給される接続端子ＴｇにリードＲｄｇを介して接続される。このため、ダイパッド６４には、接続端子ＴｇおよびリードＲｄｇを介して接地電圧が供給される。
【0069】
したがって、半導体チップ３０Ａ［ｋ］の半導体基板３０１に供給される電圧と、ダイパッド６４に供給される電圧とは異なる。しかしながら、半導体チップ３０Ａ［ｋ］の半導体基板３０１およびダイパッド６４は、絶縁性接着剤７２によって絶縁されるため、接続端子Ｔｃ＿Ｈおよび接続端子Ｔｇが短絡することが防止される。
【0070】
制御チップ４１に設けられた接地端子Ｈｇは、ワイヤＱｇｄを介してダイパッド６４に接続される。ワイヤＱｇｄは、ワイヤボンディングにより形成される線状の導電体である。ワイヤＱｇｄの一端は、制御チップ４１の接地端子Ｈｇの表面に接合され、ワイヤＱｇｄの他端は、ダイパッド６４の表面に接合される。これにより、制御チップ４１の接地端子Ｈｇには、接続端子Ｔｇ、ダイパッド６４およびワイヤＱｇｄを介して接地電圧が供給される。
【0071】
図６は、半導体装置１００Ａが備える複数（本実施形態では３個）の半導体チップ３０Ａ［ｋ］の配置および接続を例示する断面図である。図６は、図３中に示すＢ－Ｂ´線で切断した３個の半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］を例示する断面図である。
【0072】
図６に例示される通り、半導体装置１００Ａは、例えば３個の半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］を備える。半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］は、互いに一定の間隔を置いて配置されている。例えば、半導体チップ３０Ａ［Ｕ］，３０［Ｖ］，３０［Ｗ］は、制御チップ４１の長手方向（Ｘ軸方向）に沿って、一定の間隔を置いて配置されている。半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］は、それぞれ、絶縁性接着剤７２を介してダイパッド６４の表面に固定されている。
【0073】
半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］は、絶縁膜７０に形成された開口部７０２ｐ１，７０２ｐ２をそれぞれ有する。例えば、半導体チップ３０Ａ［Ｕ］の開口部７０２ｐ１の底面に露出する電極プレート３１５ｅの表面には、ワイヤＱ３１５の一端が接合されている。このワイヤＱ３１５の他端は、中継端子Ｈｒの表面に接合されている。
【0074】
半導体チップ３０Ａ［Ｕ］の開口部７０２ｐ２の底面に露出する電極プレート３１５ｅの表面には、ワイヤＱ３１６の一端が接合されている。このワイヤＱ３１６の他端は、半導体チップ３０Ａ［Ｖ］の開口部７０２ｐ１の底面に露出する電極プレート３１５ｅの表面に接合されている。ワイヤＱ３１６は、ワイヤボンディングにより形成される線状の導電体である。これにより、半導体チップ３０Ａ［Ｕ］の電極プレート３１５ｅと半導体チップ３０Ａ［Ｖ］の電極プレート３１５ｅは、ワイヤＱ３１６を介して互いに電気的に接続される。半導体チップ３０Ａ［Ｖ］の電極プレート３１５ｅには、ワイヤＱ３１５，Ｑ３１６を介して制御電圧Ｖｃｃが供給される。
【0075】
半導体チップ３０Ａ［Ｖ］の開口部７０２ｐ２の底面に露出する電極プレート３１５ｅの表面には、ワイヤＱ３１７の一端が接合されている。このワイヤＱ３１７の他端は、半導体チップ３０Ａ［Ｗ］の開口部７０２ｐ１の底面に露出する電極プレート３１５ｅの表面に接合されている。ワイヤＱ３１７は、ワイヤボンディングにより形成される線状の導電体である。これにより、半導体チップ３０Ａ［Ｖ］の電極プレート３１５ｅと半導体チップ３０Ａ［Ｗ］の電極プレート３１５ｅは、ワイヤＱ３１７を介して互いに電気的に接続される。半導体チップ３０Ａ［Ｗ］の電極プレート３１５ｅには、ワイヤＱ３１５，Ｑ３１６，Ｑ３１７を介して制御電圧Ｖｃｃが供給される。
【0076】
なお、図６において、半導体チップ３０Ａ［Ｕ］が「第１半導体チップ」の一例であり、半導体チップ３０Ａ［Ｕ］が有するダイオードＤ［Ｕ］が「第１ダイオード」の一例である。ダイオードＤ［Ｕ］は、電源電圧Ｖｂ［Ｕ］（電源電圧の第１交流相の一例）を生成するブートストラップ動作に利用される。半導体チップ３０Ａ［Ｖ］が「第２半導体チップ」の一例であり、半導体チップ３０Ａ［Ｖ］が有するダイオードＤ［Ｖ］が「第２ダイオード」の一例である。ダイオードＤ［Ｖ］は、電源電圧Ｖｂ［Ｖ］（電源電圧の第２交流相の一例）を生成するブートストラップ動作に利用される。半導体チップ３０Ａ［Ｗ］が「第３半導体チップ」の一例であり、半導体チップ３０Ａ［Ｗ］が有するダイオードＤ［Ｗ］が「第３ダイオード」の一例である。ダイオードＤ［Ｗ］は、電源電圧Ｖｂ［Ｗ］（電源電圧の第２交流相の一例）を生成するブートストラップ動作に利用される。また、ワイヤＱ３１５は例えば「第２配線」の一部である。ワイヤＱ３１６，Ｑ３１７は「第３配線」の一例である。ワイヤＱ３１６が、第３配線の「第１ワイヤ」の一例である。ワイヤＱ３１７が、第３配線の「第２ワイヤ」の一例である。
【0077】
次に、半導体チップ３０Ａの陰極３０４［ｋ］とワイヤＱｂ［ｋ］との接続について、より具体的に説明する。図３に例示される通り、陰極３０４［ｋ］の電極パッド３０４ｂには、ワイヤＱｂ［ｋ］が接続されている。ワイヤＱｂ［ｋ］は、ワイヤボンディングにより形成される線状の導電体である。ワイヤＱｂ［ｋ］は、ワイヤ配線Ｑｂ１およびワイヤ配線Ｑｂ２を有している。
【0078】
ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１は、接続端子Ｔｂｓ［Ｕ］と、半導体チップ３０Ａ［Ｕ］の陰極３０４［Ｕ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１の一端は、接続パッド６５［Ｕ］の表面に接合される。ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１の他端は、開口部７００［Ｕ］に露出する陰極３０４［Ｕ］の電極パッド３０４ｂの表面に接合される。これにより、接続端子Ｔｂｓ［Ｕ］と半導体チップ３０Ａ［ｋ］の陰極３０４［Ｕ］とは、接続パッド６５［Ｕ］およびワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ１を介して電気的に接続される。
【0079】
ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２は、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｕ］と、制御チップ４１の電源端子Ｈｂ［Ｕ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２の一端は、開口部７００［Ｕ］に露出する陰極３０４［Ｕ］の電極パッド３０４ｂの表面に接合される。ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２の他端は、制御チップ４１に電源端子Ｈｂ［Ｕ］の表面に接合される。これにより、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｕ］と制御チップ４１の電源端子Ｈｂ［Ｕ］とは、ワイヤＱｂ［Ｕ］のワイヤ配線Ｑｂ２を介して電気的に接続される。
【0080】
ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１は、接続端子Ｔｂｓ［Ｖ］と、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｖ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１の一端は、接続パッド６５［Ｖ］の表面に接合される。ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１の他端は、開口部７００［Ｖ］に露出する陰極３０４［Ｖ］の電極パッド３０４ｂの表面に接合される。これにより、接続端子Ｔｂｓ［Ｖ］と半導体チップ３０Ａ［ｋ］の陰極３０４［Ｖ］とは、接続パッド６５［Ｖ］およびワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ１を介して電気的に接続される。
【0081】
ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２は、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｖ］と、制御チップ４１の電源端子Ｈｂ［Ｖ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２の一端は、開口部７００［Ｖ］に露出する陰極３０４［Ｖ］の電極パッド３０４ｂの表面に接合される。ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２の他端は、制御チップ４１に電源端子Ｈｂ［Ｖ］の表面に接合される。これにより、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｖ］と制御チップ４１の電源端子Ｈｂ［Ｖ］とは、ワイヤＱｂ［Ｖ］のワイヤ配線Ｑｂ２を介して電気的に接続される。
【0082】
ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１は、接続端子Ｔｂｓ［Ｗ］と、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｗ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１の一端は、接続パッド６５［Ｗ］の表面に接合される。ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１の他端は、開口部７００［Ｗ］に露出する陰極３０４［Ｗ］の電極パッド３０４ｂの表面に接合される。これにより、接続端子Ｔｂｓ［Ｗ］と半導体チップ３０Ａ［ｋ］の陰極３０４［Ｗ］とは、接続パッド６５［Ｗ］およびワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ１を介して電気的に接続される。
【0083】
ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２は、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｗ］と、制御チップ４１の電源端子Ｈｂ［Ｗ］とを接続する配線である。具体的には、ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２の一端は、開口部７００［Ｗ］に露出する陰極３０４［Ｗ］の電極パッド３０４ｂの表面に接合される。ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２の他端は、制御チップ４１に電源端子Ｈｂ［Ｗ］の表面に接合される。これにより、半導体チップ３０Ａ［ｋ］の陰極３０４［Ｗ］と制御チップ４１の電源端子Ｈｂ［Ｗ］とは、ワイヤＱｂ［Ｗ］のワイヤ配線Ｑｂ２を介して電気的に接続される。
【0084】
このように、半導体装置１００Ａは、電源端子Ｈｂ［ｋ］（複数の第２端子の一例）に個別に接続されて制御電圧Ｖｃｃを複数の電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］（複数の第１配線の一例）を具備している。
【0085】
図３に例示される通り、半導体装置１００Ａは、制御チップ４１に設けられた入力端子Ｈｉｎ［Ｕ］，Ｈｉｎ［Ｖ］，Ｈｉｎ［Ｗ］と、接続端子Ｔｉｎ＿Ｈ［Ｕ］，Ｔｉｎ＿Ｈ［Ｖ］，Ｔｉｎ＿Ｈ［Ｗ］に接続されたリードＲｄ［Ｕ］，Ｒｄ［Ｖ］，Ｒｄ［Ｗ］とを接続するワイヤＱｕ，Ｑｖ，Ｑｗを具備している。ワイヤＱｕ，Ｑｖ，Ｑｗは、ワイヤボンディングにより形成される線状の導電体である。
【0086】
半導体装置１００Ａは、制御チップ４１に設けられた接地端子Ｈｇと、ダイパッド６４に接続されたリードＲｄｇとを接続するワイヤＱｄｇを具備している。ワイヤＱｄｇは、ワイヤボンディングにより形成される線状の導電体である。このため、制御チップ４１の接地端子Ｈｇには、ダイパッド６４に印加される接地電圧が供給される。これにより、制御チップ４１および制御チップ４２は、接地電圧が互いに同電位となる。
【0087】
半導体装置１００Ａは、制御チップ４１に設けられた出力端子Ｈｏｕｔ［Ｕ］，Ｈｏｕｔ［Ｖ］，Ｈｏｕｔ［Ｗ］と、駆動チップ２１［ｋ］の制御電極Ｇとを接続するワイヤＱｇ［Ｕ］，Ｑｇ［Ｖ］，Ｑｇ［Ｗ］を具備している。ワイヤＱｇ［Ｕ］，Ｑｇ［Ｖ］，Ｑｇ［Ｗ］は、ワイヤボンディングにより形成される線状の導電体である。
【0088】
半導体装置１００Ａは、制御チップ４１に設けられた中間端子Ｈｍ［Ｕ］，Ｈｍ［Ｖ］，Ｈｍ［Ｗ］と、駆動チップ２１［ｋ］の主電極Ｅとを接続するワイヤＱｅ［Ｕ］，Ｑｅ［Ｖ］，Ｑｅ［Ｗ］を具備している。ワイヤＱｅ［Ｕ］，Ｑｅ［Ｖ］，Ｑｅ［Ｗ］は、ワイヤボンディングにより形成される線状の導電体である。
【0089】
半導体装置１００Ａは、制御チップ４１に設けられた電源端子Ｈｓ［Ｕ］，Ｈｓ［Ｖ］，Ｈｓ［Ｗ］と、接続端子Ｔｓ［Ｕ］，Ｔｓ［Ｖ］，Ｔｓ［Ｗ］に接続されたリードＲｄｓ［Ｕ］，Ｒｄｓ［Ｖ］，Ｒｄｓ［Ｗ］とを接続するワイヤＱｓ［Ｕ］，Ｑｓ［Ｖ］，Ｑｓ［Ｗ］を具備している。ワイヤＱｓ［Ｕ］，Ｑｓ［Ｖ］，Ｑｓ［Ｗ］は、ワイヤボンディングにより形成される線状の導電体である。
【0090】
図７は、半導体装置１００Ａに具備された高電位側の制御チップ４１の構成を例示する平面図である。図８は、本開示の第１実施形態に係る半導体装置１００Ａに具備された制御チップ４１の構成を例示する断面図である。図８は、図７中に示すＣ－Ｃ´線で切断した高電位側の制御チップ４１の断面図である。
【0091】
図７に例示される制御チップ４１は、高電位側の各駆動チップ２１［ｋ］を制御するＨＶＩＣである。制御チップ４１は、例えば、外部電源１０３から電源電圧Ｖｂ［ｋ］が供給されるハイサイド領域と、外部電源１０４から制御電圧Ｖｃｃが供給されるローサイド領域とを含む。制御電圧Ｖｃｃよりも電源電圧Ｖｂ［ｋ］の方が高電圧である。ハイサイド領域は、駆動チップ２１［Ｕ］を制御するための制御領域４１１［Ｕ］と、駆動チップ２１［Ｖ］を制御するための制御領域４１１［Ｖ］と、駆動チップ２１［Ｗ］を制御するための制御領域４１１［Ｗ］とを含む。
【0092】
制御領域４１１［Ｕ］には、１個の電源端子Ｈｂ［Ｕ］、２個の電源端子Ｈｓ［Ｕ］、１個の出力端子Ｈｏｕｔ［Ｕ］が配置されている。制御領域４１１［Ｖ］には、１個の電源端子Ｈｂ［Ｖ］、２個の電源端子Ｈｓ［Ｖ］、１個の出力端子Ｈｏｕｔ［Ｖ］が配置されている。制御領域４１１［Ｗ］には、１個の電源端子Ｈｂ［Ｗ］、２個の電源端子Ｈｓ［Ｗ］、１個の出力端子Ｈｏｕｔ［Ｗ］が配置されている。ハイサイド領域において、制御領域４１１［Ｕ］，４１１［Ｖ］，４１１［Ｗ］間は、例えば後述のＰ＋拡散層５１８とＮ＋拡散層５０３（図７では不図示、図８参照）との間に形成される空乏層（耐圧領域）によって電気的に分離される。あるいは、ハイサイド領域において、制御領域４１１［Ｕ］，４１１［Ｖ］，４１１［Ｗ］間は、ＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）又はトレンチアイソレーション等の素子分離部によって電気的に分離されていてもよい。
【0093】
ローサイド領域には、入力端子Ｈｉｎ［Ｕ］，Ｈｉｎ［Ｖ］，Ｈｉｎ［Ｗ］と、接地端子Ｈｇと、電圧端子Ｈｃと、中継端子Ｈｒと、電圧端子Ｈｃと中継端子Ｈｒとを電気的に接続する中継パターン４０１ａとが配置されている。ローサイド領域とハイサイド領域との間は、後述のＰ＋拡散層５１８とＮ＋拡散層５０３（図７では不図示、図８参照）との間に形成される空乏層（耐圧領域）によって電気的に分離される。あるいは、ローサイド領域とハイサイド領域との間は、ＬＯＣＯＳ又はトレンチアイソレーション等の素子分離部によって電気的に分離されていてもよい。
【0094】
図８に例示されるように、制御チップ４１は、Ｐ型の半導体基板５０１と、Ｐ型の半導体基板５０１に設けられたハイサイド領域と、Ｐ型の半導体基板５０１に設けられたローサイド領域（図８では不図示、図７参照）と、を含む。また、制御チップ４１は、Ｐ型の半導体基板５０１の表面層に形成されたＮ型のＮ－ウェル層５０２と、Ｎ－ウェル層５０２が形成されていないＰ型の半導体基板５０１の表面層に形成されたＰ型のＰウェル層５１６と、Ｐ型のＰウェル層５１６の表面層に形成されたＰ型のＰ＋拡散層５１８とを含む。Ｐウェル層５１６は、Ｐ型の半導体基板５０１よりもＰ型の不純物濃度が高い。Ｐ＋拡散層５１８は、Ｐウェル層５１６よりもＰ型の不純物濃度が高い。図示しないが、Ｐ＋拡散層５１８は図８の紙面と交差する方向（Ｘ軸の方向）に延びており、任意の端子（例えば、接地端子Ｈｇ）と電気的に接続している。これにより、Ｐ＋拡散層５１８、Ｐウェル層５１６およびＰ型の半導体基板５０１に任意の電圧（例えば、接地電圧）が供給される。
【0095】
また、図８に例示されるように、Ｎ－ウェル層５０２には、Ｎ型のＮ＋拡散層５０３と、Ｐウェル層５１２とが設けられている。Ｎ＋拡散層５０３は、Ｎ－ウェル層５０２よりもＮ型の不純物濃度が高い。図示しないが、Ｎ＋拡散層５０３は図８の紙面と交差する方向（例えば、Ｘ軸の方向）に延びており、任意の端子（例えば、電源端子Ｈｂ［ｋ］）と電気的に接続している。これにより、Ｎ＋拡散層５０３に任意の電圧（例えば、電源電圧Ｖｂ［ｋ］；図１に示した容量素子Ｂ［ｋ］の高電位）が供給される。
【0096】
例えば、Ｎ－ウェル層５０２にはＰ型のＭＯＳトランジスタＴｒｐが設けられている。Ｐウェル層５１２には、Ｎ型のＭＯＳトランジスタＴｒｎが設けられている。ハイサイド領域の一部は、ＭＯＳトランジスタＴｒｐ，Ｔｒｎを含むＣＭＯＳトランジスタで構成されている。このＣＭＯＳトランジスタは、例えば駆動チップ２１［ｋ］の制御電極Ｇ（図８では不図示、図１参照）に入力される信号を出力するバッファ回路である。
【0097】
Ｐウェル層５１２は図８の紙面と交差する方向（Ｘ軸の方向）に延びており、任意の端子（例えば、電源端子Ｈｓ［ｋ］）と電気的に接続している。これにより、Ｐウェル層５１２に任意の電圧（例えば、電源電圧Ｖｓ［ｋ］；図１に示した容量素子Ｂ［ｋ］の低電位）が供給される。
【0098】
なお、ハイサイド領域に設けられる回路は、上記のバッファ回路に限定されず、例えば電流検出回路やラッチ回路など、任意の回路が設けられていてもよい。
半導体基板５０１の表面上には絶縁膜５２０が設けられている。絶縁膜５２０は、絶縁膜７０と同様に酸化膜などの絶縁膜とポリイミドなどの保護膜の積層構造とすることができる。
ここで、半導体チップ３０Ａ［Ｋ］のＮ－拡散層３０２および拡散層３１６の２つの領域は素子を構成する主要な領域である。これら２つの領域によって素子の耐圧が決まるからである。制御チップ４１のＮ－ウェル層５０２およびＰウェル層５１６の２つの領域と半導体チップ３０Ａ［Ｋ］のＮ－拡散層３０２および拡散層３１６の２つの領域はそれぞれ、同一の製造方法で形成することができる。よって、制御チップ４１の前記した２つの領域と半導体チップ３０Ａ［Ｋ］の前記した２つの領域はそれぞれ、同じ深さおよび不純物濃度で形成することができる。このように、半導体チップ３０Ａ［Ｋ］の主要の構成を制御チップ４１と同一の深さおよび不純物濃度で形成することにより、制御チップ４１の設計に基づいて半導体チップ３０Ａ［Ｋ］を容易に設計することができる。
ここでは、２つの領域について同一の深さおよび不純物濃度で形成することを記載したが、その他の領域、例えば、Ｎ＋拡散層５０３とＮ＋拡散層３０３を同一の製造方法としてもよい。
半導体基板５０１の表面上には絶縁膜５２０が設けられている。絶縁膜５２０は、絶縁膜７０と同様に酸化膜などの絶縁膜とポリイミドなどの保護膜の積層構造とすることができる。
ここで、半導体チップ３０Ａ［Ｋ］のＮ－拡散層３０２および拡散層３１６の２つの領域は素子を構成する主要な領域である。これら２つの領域によって素子の耐圧が決まるからである。制御チップ４１のＮ－ウェル層５０２およびＰウェル層５１６の２つの領域と半導体チップ３０Ａ［Ｋ］のＮ－拡散層３０２および拡散層３１６の２つの領域はそれぞれ、同一の製造方法で形成することができる。よって、制御チップ４１の前記した２つの領域と半導体チップ３０Ａ［Ｋ］の前記した２つの領域はそれぞれ、同じ深さおよび不純物濃度で形成することができる。このように、半導体チップ３０Ａ［Ｋ］の主要の構成を制御チップ４１と同一の深さおよび不純物濃度で形成することにより、制御チップ４１の設計に基づいて半導体チップ３０Ａ［Ｋ］を容易に設計することができる。
ここでは、２つの領域について同一の深さおよび不純物濃度で形成することを記載したが、その他の領域、例えば、Ｎ＋拡散層５０３とＮ＋拡散層３０３を同一の製造方法としてもよい。
【0099】
【0100】
図１から図８に例示される通り、半導体装置１００Ａは、例えば３相モータ等の電動機Ｍを駆動する３相インバータ回路として利用されるインテリジェントパワーモジュール（ＩＰＭ）である。ＩＰＭ内の実装面積縮小のために、ＨＶＩＣである制御チップ４１と、ブートストラップダイオード（ＢＳＤ）であるダイオードＤ［ｋ］を有する半導体チップ３０Ａ［ｋ］が同一のダイパッド６４上に配置されている。
【0101】
ダイパッド６４には、例えば接地電圧が供給される。ダイオードＤ［ｋ］に電気的に接続する陽極３１５［ｋ］および陰極３０４［ｋ］を半導体チップ３０Ａ［ｋ］の表面側に配置し、半導体チップ３０Ａ［ｋ］の裏面側は絶縁性接着剤７２を配置することで、ダイオードＤ［ｋ］をダイパッド６４から絶縁している。絶縁性接着剤７２は、「絶縁性材料」の一例である。
【0102】
制御チップ４１はダイパッド６４に導電性接着剤７１で固定されている。導電性接着剤７１は、「導電性材料」の一例である。制御チップ４１の裏面側には導電性接着剤７１を配置することで、制御チップ４１に含まれる半導体基板５０１に接地電圧（ＧＮＤ）を供給している。これにより、制御チップ４１側のノイズ耐性の低下や絶縁破壊などを回避しつつ、制御チップ４１と、複数の（例えば、３個の）半導体チップ３０Ａ［ｋ］を同一のダイパッド６４に搭載することができる。
【0103】
半導体装置１００Ａの構成から導かれる作用・効果について、図１から図８を参照しつつ、より詳しく説明する。半導体装置１００では、ＨＶＩＣである制御チップ４１と、Ｕ層用のＢＳＤであるダイオードＤ［Ｕ］を有する半導体チップ３０Ａ［Ｕ］と、Ｖ層用のＢＳＤであるダイオードＤ［Ｖ］を有する半導体チップ３０Ａ［Ｖ］と、Ｗ層用のＢＳＤであるダイオードＤ［Ｗ］を有する半導体チップ３０Ａ［Ｗ］とがそれぞれ１チップずつ、同一のダイパッド６４上に配置されている。ダイパッド６４には、例えば接地電圧（ＧＮＤ）が供給される。また、半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］３０Ａ［Ｗ］において、Ｎ－拡散層３０２とＰ型の拡散層３１６とのｐｎ接合により、高耐圧のダイオードＤ［Ｕ］，Ｄ［Ｖ］，Ｄ［Ｗ］がそれぞれ形成されている。
【0104】
カソードにあたるＮ－拡散層３０２の表面には、オーミックとなるＮ＋拡散層３０３が形成されている。アノードにあたるＰ型の拡散層３１６の表面には、オーミックとなるＰ＋拡散層３１８が形成されている。Ｎ＋拡散層３０３上およびＰ＋拡散層３１８上にはそれぞれ、アルミニウム等で構成された陰極３０４［ｋ］および陽極３１５［ｋ］が接続している。そして、半導体基板３０１の表面側は絶縁膜７０が設けられている。絶縁膜７０には、陰極３０４［ｋ］および陽極３１５［ｋ］にそれぞれワイヤの一端を接合ができるように、開口部７００、７０２ｐ１，７０２ｐ２が設けられている。
【0105】
ダイオードＤ［ｋ］の充電電流経路は、半導体チップ３０Ａ［ｋ］の表面のアノードからカソードへ、半導体基板３０１の表面に平行又はほぼ平行な方向（すなわち、横方向）に流れる。要求されるＩＰＭの定格・保証耐圧に応じて、半導体チップ３０Ａ［ｋ］のＮ－拡散層３０２の不純物濃度やドリフト長を調整することで、半導体チップ３０Ａ［ｋ］は例えば６００Ｖ、１２００Ｖなどの耐圧クラスに対応することができる。
【0106】
なお、パワーデバイスのスイッチングや外来サージに伴うｄＶ／ｄｔノイズは、陽極３１５［ｋ］が電気的に接続する電源端子Ｈｓだけでなく、陰極３０４［ｋ］が電気的に接続する電源端子Ｈｂにも入力されるため、半導体チップ３０Ａ［ｋ］にもｄＶ／ｄｔはかかる。
【0107】
しかしながら、半導体チップ３０Ａ［ｋ］は、制御チップ４１と比較してハイサイド領域がないため、Ｐ型の半導体基板３０１とＮ－拡散層３０２との接合面積は小さい。そのため、ダイオードＤ［ｋ］の接合容量ＣｂとｄＶ／ｄｔの積による変位電流量は、制御チップ４１の接合容量ＣｈとｄＶ／ｄｔの積による変位電流量よりも小さい。そのため、ダイオードＤ［ｋ］を有する半導体チップ３０Ａ［ｋ］の裏面を絶縁していても、裏面電位の持ち上がりは制御チップ４１の裏面を絶縁した場合よりも低くなる。かりに、半導体チップ３０Ａ［ｋ］の裏面と制御チップ４１の裏面とに同じ厚さの絶縁性接着剤を塗布した場合、半導体チップ３０Ａ［ｋ］裏面の絶縁破壊リスクは、制御チップ４１裏面の絶縁破壊リスクよりも低くなる。
【0108】
実装面積縮小のために制御チップ４１と半導体チップ３０Ａ［ｋ］とを同一ダイパッドに配置した際に、Ｐ型の半導体基板（Ｐｓｕｂ）上に形成したＢＳＤのアノード・カソード電極を表面側に配置し、ＰＳｕｂの裏面側を絶縁することで、ダイパッドやＨＶＩＣ裏面の電位をＧＮＤに固定することができる。これにより、自己分離方式や接合分離方式の安価な分離方式を適用したＨＶＩＣの裏面側で、スイッチングノイズや外来ノイズによる発生キャリアを引き抜くことができ、ノイズ耐性の低下を抑制できる。また、半導体チップ３０Ａ［ｋ］では、変位電流に起因したＰｓｕｂ電位の持ち上がりの影響（絶縁破壊）もＨＶＩＣに比べて小さくなる。よって、安価な構成でＩＰＭ内の実装面積を縮小、ＩＰＭの小型が実現でき、なおかつＨＶＩＣのノイズ耐性の低下も抑制することができる。
【0109】
なお、本実施形態と比較される比較例として、制御チップ４１と半導体チップ３０Ａ［ｋ］とを同一ダイパッドに配置するとともに、ＢＳＤのアノードを半導体チップの表面側ではなく、裏面側に配置し、ＢＳＤの充電電流経路を縦方向（すなわち、半導体チップの厚さ方向）とする態様が考えられる。
【0110】
この比較例では、ダイパッドをＶｃｃ電位にする必要があるが、ＢＳＤと同一ダイパッドに配置されるＨＶＩＣの裏面はＰ型の半導体基板（Ｐｓｕｂ）である。このため、ＨＶＩＣのＰｓｕｂをＶｃｃ電位から切り離す必要があり、ＨＶＩＣの裏面に絶縁性接着剤を塗布する必要がある。ここで、ＨＶＩＣの裏面を絶縁性接着剤等で絶縁すると、ＨＶＩＣのハイサイド領域にｄＶ／ｄｔノイズが入力された際に、Ｎウェル／Ｐｓｕｂの接合容量ＣｈとｄＶ／ｄｔの積による変位電流の発生でＰｓｕｂ（基板）電位が数百ボルトまで持ち上がり、ＨＶＩＣ裏面の絶縁性接着剤の絶縁耐圧を超えて、ＰｓｕｂがＶｃｃと短絡してしまう可能性がある。また、ＨＶＩＣのハイサイド領域の縦（裏面）方向で発生キャリアを引き抜けずに誤動作を引き起こし易くなることが考えられる。
【0111】
これに対して、本実施形態の半導体装置１００Ａでは、ダイパッド６４に接地電圧（ＧＮＤ）が供給され、ＨＶＩＣである制御チップ４１の裏面は導電性接着剤７１を介してダイパッド６４に固定されている。これにより、半導体装置１００Ａでは、制御チップ４１について、比較例で説明したようなＰｓｕｂとＶｃｃとの短絡を防ぐことができる。また、半導体装置１００Ａでは、ダイパッド６４から導電性接着剤７１を介して制御チップ４１に接地電圧（ＧＮＤ）が供給されるため、ハイサイド領域の縦（裏面）方向で発生キャリアを引き抜けずに誤動作を引き起こす可能性を低減することができる。
【0112】
以上説明したように、本開示の第１実施形態に係る半導体装置１００Ａは、複数のパワー半導体素子（例えば、駆動チップ２１［ｋ］および駆動チップ２２［ｋ］）と、第１端子（例えば、電圧端子Ｈｃ）と複数の第２端子（例えば、電源端子Ｈｂ［ｋ］）とを含む複数の端子を備え、複数の第２端子に供給される電源電圧Ｖｂ［ｋ］を利用して複数のパワー半導体素子を制御する制御チップ４１とを具備する。また、半導体装置１００Ａは、所定の制御電圧Ｖｃｃを第１端子に供給するための第１導体（例えば、リードＲｄ６３と接続端子Ｔｃ＿Ｈ）と、複数の第２端子に個別に接続されて電源電圧Ｖｂ［ｋ］を複数の第２端子に供給するための複数の第１配線（例えば、ワイヤＱｂ［ｋ］）と、制御チップ４１が配置されるダイパッド６４と、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用されるダイオードＤ［ｋ］を含む半導体チップ３０Ａ［ｋ］とを具備する。
【0113】
半導体チップ３０Ａ［ｋ］は、例えば、ダイオードＤ［Ｕ］を含む半導体チップ３０Ａ［Ｕ］と、ダイオードＤ［Ｖ］を含む半導体チップ３０Ａ［Ｖ］と、ダイオードＤ［Ｗ］を含む半導体チップ３０Ａ［Ｗ］とを有する。半導体チップ３０Ａ［ｋ］はダイパッド６４に絶縁性接着剤７２で固定される。ダイパッド６４は基準電圧（例えば、接地電圧（ＧＮＤ））が供給される端子（例えば、接続端子Ｔｇ）に接続される。
【0114】
これにより、半導体装置１００Ａは、ノイズ耐性の低下を抑制しつつ小型化を図ることができる。
【0115】
なお、第１実施形態では、制御チップ４１が３相１チップの３ｃｈ－ＨＶＩＣである場合を説明したが、これはあくまで一例である。制御チップ４１は、単相ＨＶＩＣ×３チップ（すなわち、Ｕ相駆動用のＨＶＩＣ、Ｖ層駆動用のＨＶＩＣ、Ｗ相駆動用のＨＶＩＣの計３チップ）の構成であってもよい。また、ＨＶＩＣである制御チップ４１と、ＬＶＩＣである制御チップ４２とが１チップ化されていてもよい。このような構成は、第１実施形態だけでなく、後述の第２実施形態においても適用してよい。
【0116】
Ｂ：第２実施形態
上記の第１実施形態では、Ｕ層用のＢＳＤであるダイオードＤ［Ｕ］を有する半導体チップ３０Ａ［Ｕ］と、Ｖ層用のＢＳＤであるダイオードＤ［Ｖ］を有する半導体チップ３０Ａ［Ｖ］と、Ｗ層用のＢＳＤであるダイオードＤ［Ｗ］を有する半導体チップ３０Ａ［Ｗ］とがそれぞれ１チップずつ、ダイパッド６４上に配置されていることを説明した。
上記の第１実施形態では、Ｕ層用のＢＳＤであるダイオードＤ［Ｕ］を有する半導体チップ３０Ａ［Ｕ］と、Ｖ層用のＢＳＤであるダイオードＤ［Ｖ］を有する半導体チップ３０Ａ［Ｖ］と、Ｗ層用のＢＳＤであるダイオードＤ［Ｗ］を有する半導体チップ３０Ａ［Ｗ］とがそれぞれ１チップずつ、ダイパッド６４上に配置されていることを説明した。
【0117】
しかしながら、本開示の実施形態はこれに限定されない。本開示の実施形態では、ダイオードＤ［Ｕ］を有する半導体チップ３０Ａ［Ｕ］と、ダイオードＤ［Ｖ］を有する半導体チップ３０Ａ［Ｖ］と、ダイオードＤ［Ｗ］を有する半導体チップ３０Ａ［Ｗ］とが１チップ化されていてもよい。複数のダイオードＤ［ｋ］を有する半導体チップ３０Ｂと、ＨＶＩＣである制御チップ４１とが同一のダイパッド６４上に配置されていてもよい。このような態様を第２実施形態として、図９から図１２を用いて説明する。
【0118】
なお、第２実施形態において機能が第１実施形態に係る半導体装置の要素と同様の要素については、第１実施形態に係る半導体装置の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
【0119】
図９は、本開示の第２実施形態に係る半導体装置１００Ｂの電気的な構成を例示する回路図である。図１０は、半導体装置１００Ｂに具備された各要素の配置を例示するレイアウト図である。図１１は、半導体装置１００Ｂに具備された半導体チップ３０Ｂおよび高電位側の駆動チップ２１［ｋ］の近傍を拡大して示すレイアウト図である。図１２は、図１１中に示すＤ－Ｄ´線で切断した半導体チップ３０Ｂの断面図である。本実施形態に係る半導体装置１００Ｂは、ブートストラップ動作に用いられる複数のダイオードＤ［ｋ］を１つの半導体チップ３０Ｂが有し、半導体基板３０１の表面に平行又はほぼ平行な方向（例えば、横方向）に充電経路が形成される。
【0120】
図９に例示される通り、第２実施形態に係る半導体装置１００Ｂは、第１実施形態に係る半導体装置１００Ａと同様に、電源端子Ｈｂ［ｋ］に供給される電源電圧Ｖｂ［ｋ］を利用して駆動チップ２１［ｋ］を制御する制御チップ４１と、制御電圧Ｖｃｃを電圧端子Ｈｃに供給するためのリードＲｄ６３（図９では不図示、図１１参照）と、電源端子Ｈｂ［ｋ］に個別に接続されて電源電圧Ｖｂ［ｋ］を電源端子Ｈｂ［ｋ］に供給するためのワイヤＱｂ［ｋ］（図９では不図示、図１１参照）とを具備する。また、半導体装置１００Ｂは、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用され電源電圧Ｖｂ［ｋ］と同数のダイオードＤ［ｋ］を含む半導体チップ３０Ｂとを具備する。
【0121】
図１０に例示される通り、半導体装置１００Ｂに設けられたダイパッド６４は、制御チップ４１，４２および半導体チップ３０Ｂの下方に広がって形成されている。制御チップ４１，４２および半導体チップ３０Ｂは、ダイパッド６４の上に接合される。すなわち、制御チップ４１，４２および半導体チップ３０Ｂは、ダイパッド６４の表面に接合される。半導体チップ３０Ｂの実装には、絶縁性の接着剤が使用される。したがって、半導体チップ３０Ｂの下面とダイパッド６４とは電気的に絶縁される。また、制御チップ４１の実装には、導電性の接着剤が使用される。したがって、制御チップ４１の下面とダイパッド６４は電気的に接続される。
【0122】
次に、半導体チップ３０Ｂの具体的な構成について図９から図１１を参照しつつ図１２を用いて説明する。図１２に例示される通り、半導体チップ３０Ｂは、複数（本実施形態では３個）のダイオードＤ［ｋ］を備える。ダイオードＤ［ｋ］は、Ｐ型の半導体基板３０１を含む。ダイオードＤ［ｋ］は、半導体基板３０１の表面層に所定の間隔を空けて並んで形成されたＮ型のＮ－拡散層３０２［ｋ］を含む。ダイオードＤ［ｋ］は、Ｎ－拡散層３０２［ｋ］が形成されていない半導体基板３０１の表面層に形成されたＰ型の拡散層３１６を含む。図１２では、理解を容易にするため、Ｎ－拡散層３０２［ｋ］および拡散層３１６の接合部分に形成されるｐｎ接合部３１７［ｋ］がダイオードの回路図記号で表されている。
【0123】
拡散層３１６は、ダイオードＤ［ｋ］のアノード領域を構成し、Ｎ－拡散層３０２［ｋ］は、ダイオードＤ［ｋ］のカソード領域を構成する。なお、Ｎ－拡散層３０２［ｋ］は抵抗素子Ｒ［ｋ］でもある。半導体基板３０１もダイオードＤ［ｋ］のアノード領域として機能するが主要な電流が流れるのは、Ｎ－拡散層３０２［ｋ］と拡散層３１６との接合部分である。
【0124】
ダイオードＤ［Ｕ］のｐｎ接合部３１７［Ｕ］は、拡散層３１６とＮ－拡散層３０２［Ｕ］との接合部に形成される。ダイオードＤ［Ｖ］のｐｎ接合部３１７［Ｖ］は、Ｎ－拡散層３０２［Ｖ］と拡散層３１６との接合部に形成される。ダイオードＤ［Ｗ］のｐｎ接合部３１７［Ｗ］は、Ｎ－拡散層３０２［Ｗ］と拡散層３１６との接合部に形成される。
【0125】
図１２に例示される通り、半導体チップ３０Ｂは、Ｎ－拡散層３０２［ｋ］が形成されていない半導体基板３０１の表面層に形成されたＰ型の拡散層３１６を含む。したがって、Ｎ－拡散層３０２［ｋ］は、平面視で島状に形成されており、その周囲に拡散層３１６が形成されている。図１２では、両端の拡散層３１６の幅とＮ－拡散層３０２［ｋ］の両側の拡散層３１６の幅とが異なる幅で形成されているが、同じ幅であってもよい。
【0126】
拡散層３１６は、半導体基板３０１の表面の所定領域にＰ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより形成される。拡散層３１６は、例えばＮ－拡散層３０２［ｋ］より深い深さで形成される。
【0127】
半導体チップ３０Ｂは、拡散層３１６の表面の一部に形成されたＰ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄを含む。Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、例えば拡散層３１６よりも高い不純物濃度を有している。Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、例えばＮ＋拡散層３０３［ｋ］と同じ不純物濃度を有している。
【0128】
Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、Ｐ型の不純物として例えばボロンをイオン注入し、イオン注入した箇所を活性化することにより拡散層３１６の表面の所定領域に拡散層３１６よりも浅い深さで形成される。
【0129】
Ｐ＋拡散層３１８ａは、拡散層３１６の表面の一部であって半導体基板３０１の側壁とＮ－拡散層３０２［Ｗ］との間の領域に形成されている。Ｐ＋拡散層３１８ｂは、拡散層３１６の表面の一部であってＮ－拡散層３０２［Ｗ］とＮ－拡散層３０２［Ｖ］との間の領域に形成されている。Ｐ＋拡散層３１８ｃは、拡散層３１６の表面の一部であってＮ－拡散層３０２［Ｖ］とＮ－拡散層３０２［Ｕ］との間の領域に形成されている。Ｐ＋拡散層３１８ｄは、拡散層３１６の表面の一部であってＮ－拡散層３０２［Ｕ］と半導体基板３０１の側壁との間の領域に形成されている。
【0130】
図１２に例示される通り、半導体チップ３０Ｂは、Ｎ－拡散層３０２［ｋ］のそれぞれの上に形成されてワイヤＱｂ［ｋ］（図１２では不図示、図１１参照）を介して電源端子Ｈｂ［ｋ］に電気的に接続される陰極３０４［ｋ］を含む。陰極３０４［ｋ］は、Ｎ＋拡散層３０３［ｋ］に接触して形成されている。
【0131】
本実施形態における陰極３０４［ｋ］は、第１実施形態における陰極３０４［ｋ］（図５参照）と同様の構成を有しているため、説明は省略する。陰極３０４［ｋ］は、導電性プラグ３０４ａをＮ＋拡散層３０３［ｋ］に接触して形成されている。このため、陰極３０４［ｋ］およびＮ＋拡散層３０３［ｋ］は、オーミック接続される。これにより、本実施形態でも陰極３０４［ｋ］とＮ＋拡散層３０３［ｋ］との接触抵抗の低減が図られる。
【0132】
図１２に例示される通り、半導体チップ３０Ｂは、拡散層３１６の上に形成されて配線部材４０１（図１２では不図示、図１１参照）を介してリードＲｄ６３（図１２では不図示、図１１参照）に電気的に接続される陽極３１５［ｋ］を含む。
【0133】
より具体的には、陽極３１５［ｋ］は、Ｐ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄに接触して形成された導電性プラグ３１５ａ，３１５ｂ，３１５ｃ，３１５ｄと、導電性プラグ３１５ａ，３１５ｂ，３１５ｃ，３１５ｄに接触して形成された電極プレート３１５ｅとを含む。導電性プラグ３１５ａは、Ｐ＋拡散層３１８ａに接触して形成されている。導電性プラグ３１５ｂは、Ｐ＋拡散層３１８ｂに接触して形成されている。導電性プラグ３１５ｃは、Ｐ＋拡散層３１８ｃに接触して形成されている。導電性プラグ３１５ｄは、Ｐ＋拡散層３１８ｄに接触して形成されている。このため、陽極３１５［ｋ］およびＰ＋拡散層３１８ａ，３１８ｂ，３１８ｃ，３１８ｄは、オーミック接続される。これにより、陽極３１５［ｋ］と３１８ａ，３１８ｂ，３１８ｃ，３１８ｄとの接触抵抗の低減が図られる。
【0134】
図１１に例示される通り、電極プレート３１５ｅは、ワイヤＱ３１５によって制御チップ４１の中継端子Ｈｒに電気的に接続されている。ワイヤＱ３１５の一端は、絶縁膜７０（図１１では不図示、図１２参照）に形成された開口部７０２ｐ（図１２参照）に露出する電極プレート３１５ｅの表面の一部に接合されている。ワイヤＱ３１５の他端は、中継端子Ｈｒの表面に接合されている。中継端子Ｈｒは、中継パターン４０１ａの一端に形成されている。中継パターン４０１ａの他端には、電圧端子Ｈｃが形成されている。電圧端子ＨｃとリードＲｄ６３とは、ワイヤ４０１ｂによって接続されている。リードＲｄ６３は、外部電源１０４（図９参照）から制御電圧Ｖｃｃが入力される接続端子Ｔｃ＿Ｈ（図１０参照）に接続されている。このため、陽極３１５［ｋ］には、接続端子Ｔｃ＿Ｈ、リードＲｄ６３、配線部材４０１（すなわちワイヤ４０１ｂおよび中継パターン４０１ａ）およびワイヤＱ３１５を介して制御電圧Ｖｃｃが供給される。
【0135】
図１２に戻って、半導体チップ３０Ｂは、半導体基板３０１の表面の反対側の面（すなわち裏面）を絶縁性接着剤７２によってダイパッド６４に接着される。半導体チップ３０Ｂの半導体基板３０１のボディには、陽極３１５［ｋ］から制御電圧Ｖｃｃが供給される。一方、ダイパッド６４は、接地電圧が供給される接続端子ＴｇにリードＲｄｇを介して接続される。このため、ダイパッド６４には、接続端子ＴｇおよびリードＲｄｇを介して接地電圧が供給される。
【0136】
したがって、半導体チップ３０Ｂの半導体基板３０１に供給される電圧と、ダイパッド６４に供給される電圧とは異なる。しかしながら、半導体チップ３０Ｂの半導体基板３０１およびダイパッド６４は、絶縁性接着剤７２によって絶縁されるため、接続端子Ｔｃ＿Ｈおよび接続端子Ｔｇが短絡することが防止される。
【0137】
次に、半導体装置１００Ｂの作用・効果について図９から図１２を用いて説明する。
図９から図１２に例示される通り、本実施形態における半導体チップ３０Ｂは、Ｕ相のブートストラップ動作用のダイオードＤ［Ｕ］、Ｖ相のブートストラップ動作用のダイオードＤ［Ｖ］およびＷ相のブートストラップ動作用のダイオードＤ［Ｗ］を１チップ化した構造を有している。
図９から図１２に例示される通り、本実施形態における半導体チップ３０Ｂは、Ｕ相のブートストラップ動作用のダイオードＤ［Ｕ］、Ｖ相のブートストラップ動作用のダイオードＤ［Ｖ］およびＷ相のブートストラップ動作用のダイオードＤ［Ｗ］を１チップ化した構造を有している。
【0138】
図１２に例示される通り、半導体チップ３０Ｂに設けられたダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］は、半導体基板３０１の厚さ方向に直交する方向（図１２中に示すＸ軸の方向）にｐｎ接合を形成するｐｎ接合部３１７［Ｕ］，３１７［Ｖ］，３１７［Ｗ］を有している。ｐｎ接合部３１７［Ｕ］，３１７［Ｖ］，３１７［Ｗ］のＰ型半導体側は、拡散層３１６によって構成され、互いに共用している。一方、ｐｎ接合部３１７［Ｕ］，３１７［Ｖ］，３１７［Ｗ］のＮ型半導体側は、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］で構成されている。Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ型の拡散層３１６によって互いに分離されている。
【0139】
ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］に接続される陽極３１５［ｋ］は、半導体基板３０１の上方に配置されて、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］において共用されている。一方、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］に接続される陰極３０４［Ｕ］，３０４［Ｖ］，３０４［Ｗ］は、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］に接触して形成されて、互いに分離して設けられている。
【0140】
拡散層３１６は、ダイオードＤ［ｋ］のアノード領域を構成する。ダイオードＤ［Ｕ］は、Ｎ－拡散層３０２［Ｕ］およびＮ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６とともにｐｎ接合部３１７［Ｕ］を形成する。ダイオードＤ［Ｖ］は、Ｎ－拡散層３０２［Ｖ］およびＮ－拡散層３０２［Ｖ］の周囲に配置された拡散層３１６とともにｐｎ接合部３１７［Ｖ］を形成する。ダイオードＤ［Ｗ］は、Ｎ－拡散層３０２［Ｗ］およびＮ－拡散層３０２［Ｗ］の周囲に配置された拡散層３１６とともにｐｎ接合部３１７［Ｗ］を形成する。また、ダイオードＤ［Ｕ］、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］は、半導体基板３０１の厚さ方向（図１２中に示すＺ軸の方向）にＮ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］と共にｐｎ接合を形成する。
【0141】
ここで、外部電源１０３の高電位側の電源電圧が例えば２００Ｖであり、外部電源１０４の制御電圧Ｖｃｃが例えば１５Ｖであるとする。また、駆動チップ２１［Ｕ］、駆動チップ２２［Ｖ］および駆動チップ２２［Ｗ］がオン状態で、駆動チップ２２［Ｕ］、駆動チップ２１［Ｖ］および駆動チップ２１［Ｗ］がオフである場合を考える。
この場合、接続端子Ｔｏｕｔ［Ｕ］の電圧は２００Ｖであり、半導体チップ３０Ｂの陰極３０４［Ｕ］に２００Ｖが印加される。接続端子Ｔｏｕｔ［Ｖ］および接続端子Ｔｏｕｔ［Ｗ］の電圧は接地電圧であり、半導体チップ３０Ｂの陰極３０４［Ｖ］および陰極３０４［Ｗ］に接地電圧が印加される。また、半導体基板３０１および拡散層３１６は１５Ｖが印加されている。
よって、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］により、容量素子Ｂ［Ｖ］および容量素子Ｂ［Ｗ］を充電する。
この場合、接続端子Ｔｏｕｔ［Ｕ］の電圧は２００Ｖであり、半導体チップ３０Ｂの陰極３０４［Ｕ］に２００Ｖが印加される。接続端子Ｔｏｕｔ［Ｖ］および接続端子Ｔｏｕｔ［Ｗ］の電圧は接地電圧であり、半導体チップ３０Ｂの陰極３０４［Ｖ］および陰極３０４［Ｗ］に接地電圧が印加される。また、半導体基板３０１および拡散層３１６は１５Ｖが印加されている。
よって、ダイオードＤ［Ｖ］およびダイオードＤ［Ｗ］により、容量素子Ｂ［Ｖ］および容量素子Ｂ［Ｗ］を充電する。
【0142】
一方、ダイオードＤ［Ｕ］は、半導体基板３０１とＮ－拡散層３０２［Ｕ］とのｐｎ接合およびｐｎ接合部３１７［Ｕ］に逆バイアスが印加されることから、当該ｐｎ接合およびｐｎ接合部３１７［Ｕ］から、Ｎ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６、半導体基板３０１およびＮ－拡散層３０２［Ｕ］に空乏層が広がる。
Ｎ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６に広がる空乏層がダイオードＤ［Ｖ］のＮ－拡散層３０２［Ｖ］に達しないように、かつ、当該空乏層がＰ＋拡散層３１８ｃ、Ｐ＋拡散層３１８ｄまたはＮ＋拡散層３０３［Ｕ］に達しないように、拡散層３１６の幅および不純物濃度が設定される。
このように設定することにより、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ＋拡散層３１８によって互いに分離される。
Ｎ－拡散層３０２［Ｕ］の周囲に配置された拡散層３１６に広がる空乏層がダイオードＤ［Ｖ］のＮ－拡散層３０２［Ｖ］に達しないように、かつ、当該空乏層がＰ＋拡散層３１８ｃ、Ｐ＋拡散層３１８ｄまたはＮ＋拡散層３０３［Ｕ］に達しないように、拡散層３１６の幅および不純物濃度が設定される。
このように設定することにより、Ｎ－拡散層３０２［Ｕ］，３０２［Ｖ］，３０２［Ｗ］は、Ｐ＋拡散層３１８によって互いに分離される。
【0143】
ダイオードＤ［ｋ］のｐｎ接合部３１７［ｋ］のそれぞれのＰ型半導体側（すなわち拡散層３１６）には、陽極３１５［ｋ］、ワイヤＱ３１５、配線部材４０１、導電性接着剤７１、リードＲｄｃおよび接続端子Ｔｃ＿Ｈ（図１０参照）を介して、共通の制御電圧Ｖｃｃが供給される。
【0144】
一方、ダイオードＤ［ｋ］のｐｎ接合部３１７［ｋ］のそれぞれのＮ型半導体側（すなわちＮ－拡散層３０２［ｋ］）には、Ｎ＋拡散層３０３［ｋ］、陰極３０４［ｋ］、ワイヤＱｂ［ｋ］のワイヤ配線Ｑｂ２、接続パッド６５［ｋ］および接続端子Ｔｂｓ［ｋ］から、ブートストラップ動作に応じた電圧が独立して供給される。このため、半導体チップ３０Ｂは、Ｕ相、Ｖ相およびＷ相のブートストラップ動作用の３個のダイオードＤ［ｋ］を１チップ化した構造を有していても、ブートストラップ動作において容量素子Ｂ［ｋ］を充電する充電経路α（図９参照）をＵ相、Ｖ相およびＷ相ごとに構成することができる。
【0145】
また、電極プレート３１５ｅには、制御電圧Ｖｃｃが供給される。さらに、電極プレート３１５ｅは、Ｎ－拡散層３０２と拡散層３１６との境界の上方にも存在している。このため、電極プレート３１５ｅは、フィールドプレートとして機能するので、半導体チップ３０Ｂの耐電圧の向上を図ることができる。
【0146】
このように、本実施形態に係る半導体装置１００Ｂは、ブートストラップ動作用の３個のダイオードＤ［ｋ］が１チップ化された半導体チップ３０Ｂを具備しているので、ブートストラップ動作用のダイオードをＵ相、Ｖ相およびＷ相ごとに個別に有する３個の半導体チップ３０Ａ［Ｕ］，３０Ａ［Ｖ］，３０Ａ［Ｗ］を含む第１実施形態に係る半導体装置１００Ａ（図１から図８参照）と比較して、ブートストラップ動作用の半導体チップ３０Ｂの実装面積の省スペース化と部品点数の削減とを図ることができる。これにより、半導体装置１００Ｂは、外形寸法の小型化を図ることができる。
【0147】
以上説明したように、本開示の第２実施形態に係る半導体装置１００Ｂは、複数のパワー半導体素子（例えば、駆動チップ２１［ｋ］および駆動チップ２２［ｋ］）と、第１端子（例えば、電圧端子Ｈｃ）と複数の第２端子（例えば、電源端子Ｈｂ［ｋ］）とを含む複数の端子を備え、複数の第２端子に供給される電源電圧Ｖｂ［ｋ］を利用して複数のパワー半導体素子を制御する制御チップ４１とを具備する。また、半導体装置１００Ｂは、所定の制御電圧Ｖｃｃを第１端子に供給するための第１導体（例えば、リードＲｄ６３と接続端子Ｔｃ＿Ｈ）と、複数の第２端子に個別に接続されて電源電圧Ｖｂ［ｋ］を複数の第２端子に供給するための複数の第１配線（例えば、ワイヤＱｂ［ｋ］）と、制御チップ４１が配置されるダイパッド６４と、電源電圧Ｖｂ［ｋ］を生成するブートストラップ動作に利用されるダイオードＤ［ｋ］を含む半導体チップ３０Ｂとを具備する。
【0148】
半導体チップ３０Ｂは、例えば、ダイオードＤ［Ｕ］，Ｄ［Ｖ］，Ｄ［Ｗ］を含む。半導体チップ３０Ｂは、ダイオードＤ［Ｕ］，Ｄ［Ｖ］，Ｄ［Ｗ］を１チップ化した構造を有する。半導体チップ３０Ｂはダイパッド６４に絶縁性接着剤７２で固定される。ダイパッド６４は基準電圧（例えば、接地電圧（ＧＮＤ））が供給される端子（例えば、接続端子Ｔｇ）に接続される。
【0149】
これにより、半導体装置１００Ｂは、ノイズ耐性の低下を抑制しつつ小型化を図ることができる。また、半導体装置１００Ｂは、ダイオードＤ［Ｕ］，Ｄ［Ｖ］，Ｄ［Ｗ］を１チップ化することにより、さらなる小型化および低コスト化を図ることができる。
【符号の説明】
【0150】
２１，２２ 駆動チップ
３０Ａ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），３０Ｂ 半導体チップ
４１，４２ 制御チップ
５０ 筐体
５１ 樹脂ケース
５２ 支持板
５３ 封止樹脂
５５ 素子領域
５６ 端子領域
５７ 制御領域
６０ リードフレーム
６１，６２，６４ ダイパッド
６５［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続パッド
７０、５２０、７０１ 絶縁膜
７１ 導電性接着剤
７２ 絶縁性接着剤
１００Ａ，１００Ｂ 半導体装置
１０２ 制御装置
１０３，１０４ 外部電源
３０１ 半導体基板
３０２，３０２［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ－拡散層
３０３，３０３［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ＋拡散層
３０４ａ，３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ 導電性プラグ
３０４ｂ 電極パッド
３１５［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 陽極
３１７［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） ｐｎ接合部
３１６ 拡散層
３１８ａ，３１８ｂ，３１８ｃ，３１８ｄ Ｐ＋拡散層
３１５ｅ 電極プレート
４０１ 配線部材
４０１ａ 中継パターン
４０１ｂ ワイヤ
７００［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），７０２ｐ１，７０２ｐ２ 開口部
７０２ 保護膜
Ｂ 容量素子
ｂ１ 第１電極
ｂ２ 第２電極
Ｃ，Ｅ 主電極
Ｄ ダイオード
Ｇ 制御電極
Ｈ，Ｌ 端子
Ｈｂ 電源端子
Ｈｃ，Ｌｃ 電圧端子
Ｈｇ，Ｌｈ 接地端子
Ｈｉｎ 入力端子
Ｈｍ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 中間端子
Ｈｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｈｒ 中継端子
Ｈｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源端子
Ｌｉｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 入力端子
Ｌｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｍ 電動機
Ｑ３１５，Ｑ３１６，Ｑ３１７，Ｑｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｑｃ，Ｑｄｇ，Ｑｅ，Ｑｇ，Ｑｇｄ，Ｑｓ，Ｑｕ，Ｑｖ，Ｑｗ ワイヤ
Ｑｂ１，Ｑｂ２ ワイヤ配線
Ｒ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 抵抗素子
Ｒｄ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｒｄ６３，Ｒｄｇ，Ｒｄｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） リード
Ｔ，Ｔｂｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｉｎ＿Ｈ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｉｎ＿Ｌ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｐ，Ｔｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続端子
Ｖｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源電圧
Ｖｃｃ 制御電圧
Ｖｓ 電源電圧
α 充電経路
３０Ａ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），３０Ｂ 半導体チップ
４１，４２ 制御チップ
５０ 筐体
５１ 樹脂ケース
５２ 支持板
５３ 封止樹脂
５５ 素子領域
５６ 端子領域
５７ 制御領域
６０ リードフレーム
６１，６２，６４ ダイパッド
６５［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続パッド
７０、５２０、７０１ 絶縁膜
７１ 導電性接着剤
７２ 絶縁性接着剤
１００Ａ，１００Ｂ 半導体装置
１０２ 制御装置
１０３，１０４ 外部電源
３０１ 半導体基板
３０２，３０２［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ－拡散層
３０３，３０３［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） Ｎ＋拡散層
３０４ａ，３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ 導電性プラグ
３０４ｂ 電極パッド
３１５［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 陽極
３１７［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） ｐｎ接合部
３１６ 拡散層
３１８ａ，３１８ｂ，３１８ｃ，３１８ｄ Ｐ＋拡散層
３１５ｅ 電極プレート
４０１ 配線部材
４０１ａ 中継パターン
４０１ｂ ワイヤ
７００［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），７０２ｐ１，７０２ｐ２ 開口部
７０２ 保護膜
Ｂ 容量素子
ｂ１ 第１電極
ｂ２ 第２電極
Ｃ，Ｅ 主電極
Ｄ ダイオード
Ｇ 制御電極
Ｈ，Ｌ 端子
Ｈｂ 電源端子
Ｈｃ，Ｌｃ 電圧端子
Ｈｇ，Ｌｈ 接地端子
Ｈｉｎ 入力端子
Ｈｍ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 中間端子
Ｈｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｈｒ 中継端子
Ｈｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源端子
Ｌｉｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 入力端子
Ｌｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 出力端子
Ｍ 電動機
Ｑ３１５，Ｑ３１６，Ｑ３１７，Ｑｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｑｃ，Ｑｄｇ，Ｑｅ，Ｑｇ，Ｑｇｄ，Ｑｓ，Ｑｕ，Ｑｖ，Ｑｗ ワイヤ
Ｑｂ１，Ｑｂ２ ワイヤ配線
Ｒ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 抵抗素子
Ｒｄ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｒｄ６３，Ｒｄｇ，Ｒｄｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） リード
Ｔ，Ｔｂｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｃ＿Ｈ，Ｔｃ＿Ｌ，Ｔｇ，Ｔｉｎ＿Ｈ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｉｎ＿Ｌ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｎ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｏｕｔ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ），Ｔｐ，Ｔｓ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 接続端子
Ｖｂ［ｋ］（ｋ＝Ｕ，Ｖ，Ｗ） 電源電圧
Ｖｃｃ 制御電圧
Ｖｓ 電源電圧
α 充電経路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】