特開 2024-98906 受光素子および光検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024098906

(43)【公開日】2024-07-24

(54)【発明の名称】受光素子および光検出装置

(51)【国際特許分類】

   H01L 31/10 20060101AFI20240717BHJP

【ＦＩ】

H01L31/10 A

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023002714

(22)【出願日】2023-01-11

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】夏目 和俊

【テーマコード（参考）】

5F149

5F849

【Ｆターム（参考）】

5F149AA04

5F149AB07

5F149AB17

5F149BA04

5F149BA17

5F149BB03

5F149CB04

5F149CB10

5F149CB14

5F149DA02

5F149DA05

5F149DA27

5F149DA30

5F149DA36

5F149EA04

5F149EA07

5F149EA13

5F149FA05

5F149FA13

5F149GA06

5F149HA03

5F149HA09

5F149HA12

5F149JA01

5F149JA10

5F149KA20

5F149LA01

5F149XB37

5F849AA04

5F849AB07

5F849AB17

5F849BA04

5F849BA17

5F849BB03

5F849CB04

5F849CB10

5F849CB14

5F849DA02

5F849DA05

5F849DA27

5F849DA30

5F849DA36

5F849EA04

5F849EA07

5F849EA13

5F849FA05

5F849FA13

5F849GA06

5F849HA03

5F849HA09

5F849HA12

5F849JA01

5F849JA10

5F849KA20

5F849LA01

5F849XB37

(57)【要約】      （修正有）

【課題】検出精度を向上できる受光素子および光検出装置を提供する。
【解決手段】第１主面１０ａを有する基板１０と、第１主面１０ａの上に、第１導電型の第１コンタクト層２１、受光層３１、画素分離調整層３３及び第２導電型の第２コンタクト層２２を順に積層し、第１主面１０ａに平行な第１方向で第２コンタクト層２２及び画素分離調整層３３を複数の画素に分離する複数の第１溝７１と、前記第１方向での複数の第１溝７１の外側において、第２コンタクト層２２、画素分離調整層３３及び受光層３１に形成され、第１コンタクト層２１に達する第２溝７２と、第２溝７２の底において、第１コンタクト層２１に接する第１電極５５と、第２コンタクト層２２の上に設けられた第２電極５２と、を有し、受光層３１は、第１電気抵抗を備えた第１領域を有し、隣り合う前記第１領域の間に設けられ、前記第１電気抵抗よりも高い第２電気抵抗を備えた第２領域を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１主面を有する基板と、
前記第１主面の上に設けられた第１導電型の第１コンタクト層と、
前記第１コンタクト層の上に設けられた受光層と、
前記受光層の上に設けられた画素分離調整層と、
前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、
前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、
前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、
前記第２溝の底において、前記第１コンタクト層に接する第１電極と、
前記第２コンタクト層の上に設けられた第２電極と、
を有し、
前記受光層は、前記画素毎に設けられ、第１電気抵抗を備えた第１領域を有し、
隣り合う前記第１領域の間に設けられ、前記第１電気抵抗よりも高い第２電気抵抗を備えた第２領域を有する、受光素子。

【請求項2】

前記第２領域の幅は、１μｍ以上５μｍ以下である、請求項１に記載の受光素子。

【請求項3】

前記第２領域は、前記第１溝の底面に連なり、前記受光層に入り込む第３溝を含む、請求項１または請求項２に記載の受光素子。

【請求項4】

前記第３溝内に設けられ、前記第２領域を透過してきた光を前記第１領域に向けて反射する反射膜を有する、請求項３に記載の受光素子。

【請求項5】

前記第３溝内に設けられ、前記第２領域を透過してきた光を吸収する吸収膜を有する、請求項３に記載の受光素子。

【請求項6】

前記第３溝は、前記第１コンタクト層に達する、請求項３に記載の受光素子。

【請求項7】

前記第２領域は、前記第１領域よりも高濃度で不純物を含む不純物領域を含む、請求項１に記載の受光素子。

【請求項8】

前記第１溝の底面に連なり、前記不純物領域に達する第４溝を含む、請求項７に記載の受光素子。

【請求項9】

請求項１または請求項２に記載の受光素子と、
前記受光素子に接続された回路基板と、
を有する、光検出装置。

【請求項10】

前記受光素子と前記回路基板との間に設けられた樹脂層を有する、請求項９に記載の光検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、受光素子および光検出装置に関する。

【背景技術】

【0002】

赤外線を検知する受光素子として、受光層の上に設けられた半導体層に画素分離用の溝が形成された受光素子が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－０３４６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

受光素子に対して、検出精度の向上が望まれている。

【0005】

本開示は、検出精度を向上できる受光素子および光検出装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の受光素子は、第１主面を有する基板と、前記第１主面の上に設けられた第１導電型の第１コンタクト層と、前記第１コンタクト層の上に設けられた受光層と、前記受光層の上に設けられた画素分離調整層と、前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、前記第２溝の底において、前記第１コンタクト層に接する第１電極と、前記第２コンタクト層の上に設けられた第２電極と、を有し、前記受光層は、前記画素毎に設けられ、第１電気抵抗を備えた第１領域を有し、隣り合う前記第１領域の間に設けられ、前記第１電気抵抗よりも高い第２電気抵抗を備えた第２領域を有する。

【発明の効果】

【0007】

本開示によれば、検出精度を向上できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る受光素子を示す模式図である。

【図2】図２は、第１実施形態に係る受光素子を示す断面図である。

【図3】図３は、第１実施形態に係る受光素子の製造方法を示す断面図（その１）である。

【図4】図４は、第１実施形態に係る受光素子の製造方法を示す断面図（その２）である。

【図5】図５は、第１実施形態に係る受光素子の製造方法を示す断面図（その３）である。

【図6】図６は、第１実施形態に係る受光素子の製造方法を示す断面図（その４）である。

【図7】図７は、第１実施形態に係る受光素子の製造方法を示す断面図（その５）である。

【図8】図８は、第１実施形態に係る受光素子の製造方法を示す断面図（その６）である。

【図9】図９は、第１実施形態に係る受光素子の製造方法を示す断面図（その７）である。

【図10】図１０は、第１実施形態に係る受光素子の製造方法を示す断面図（その８）である。

【図11】図１１は、第１実施形態に係る受光素子の製造方法を示す断面図（その９）である。

【図12】図１２は、参考例に係る受光素子を示す断面図である。

【図13】図１３は、第２実施形態に係る受光素子を示す断面図である。

【図14】図１４は、第３実施形態に係る光検出装置を示す断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る受光素子は、第１主面を有する基板と、前記第１主面の上に設けられた第１導電型の第１コンタクト層と、前記第１コンタクト層の上に設けられた受光層と、前記受光層の上に設けられた画素分離調整層と、前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、前記第２溝の底において、前記第１コンタクト層に接する第１電極と、前記第２コンタクト層の上に設けられた第２電極と、を有し、前記受光層は、前記画素毎に設けられ、第１電気抵抗を備えた第１領域を有し、隣り合う前記第１領域の間に設けられ、前記第１電気抵抗よりも高い第２電気抵抗を備えた第２領域を有する。

【0011】

受光層に光が入射すると、受光層において電荷が生じ、各画素において第１コンタクト層と第２コンタクト層との間の電位差に応じて電荷が第１コンタクト層または第２コンタクト層に向かって流れる。このとき、第２電気抵抗が第１電気抵抗よりも高いため、電荷は第２領域を通過しにくく、電荷は第１領域の内側で第１コンタクト層または第２コンタクト層に向かって流れる。また、第２領域では電荷が生じにくいため、第２領域から第１領域への電荷の移動に伴う光信号に対する電気的応答の遅延の発生を抑制できる。従って、画素毎に入射した光の量に応じた電荷が得やすく、高い検出精度が得られる。

【0012】

〔２〕 〔１〕において、前記第２領域の幅は、１μｍ以上５μｍ以下であってもよい。この場合、第２領域を形成しやすく、また、第１領域を十分な大きさで確保しやすい。

【0013】

〔３〕 〔１〕または〔２〕において、前記第２領域は、前記第１溝の底面に連なり、前記受光層に入り込む第３溝を含んでもよい。この場合、第３溝では光の吸収が行われず、隣り合う画素の境界の近傍での電荷の発生に付随する検出精度の低下を抑制できる。

【0014】

〔４〕 〔３〕において、前記第３溝内に設けられ、前記第２領域を透過してきた光を前記第１領域に向けて反射する反射膜を有してもよい。第２領域を透過してきた光が受光素子の外部で反射され、受光層に戻ってきた場合、入射する画素を特定できず、検出精度が低下するおそれがあるが、反射膜によって反射することで、入射する画素を特定して検出精度の低下を抑制できる。

【0015】

〔５〕 〔３〕において、前記第３溝内に設けられ、前記第２領域を透過してきた光を吸収する吸収膜を有してもよい。第２領域を透過してきた光が受光素子の外部で反射され、受光層に戻ってきた場合、入射する画素を特定できず、検出精度が低下するおそれがあるが、吸収膜によって吸収することで、反射光に伴う検出精度の低下を抑制できる。

【0016】

〔６〕 〔３〕から〔５〕のいずれかにおいて、前記第３溝は、前記第１コンタクト層に達してもよい。この場合、特に検出精度を向上しやすい。

【0017】

〔７〕 〔１〕において、前記第２領域は、前記第１領域よりも高濃度で不純物を含む不純物領域を含んでもよい。この場合、不純物領域により光が吸収されるが、不純物領域から第１領域への電荷の移動が抑制され、隣り合う画素の境界の近傍での電荷の発生に付随する検出精度の低下を抑制できる。

【0018】

〔８〕 〔７〕において、前記第１溝の底面に連なり、前記不純物領域に達する第４溝を含んでもよい。この場合、第４溝では光の吸収が行われず、隣り合う画素の境界の近傍での電荷の発生に付随する検出精度の低下を更に抑制しやすい。

【0019】

〔９〕 本開示の他の一態様に係る光検出装置は、〔１〕から〔８〕のいずれかの受光素子と、前記受光素子に接続された回路基板と、を有する。光検出装置が上記の受光素子を有することで、検出精度を向上できる。

【0020】

〔１０〕 〔９〕において、前記受光素子と前記回路基板との間に設けられた樹脂層を有してもよい。この場合、第２領域を透過してきた光が受光素子の外部で反射され、受光層に戻ってきた場合、入射する画素を特定できず、検出精度が低下するおそれがあるが、第２領域を透過してきた光が樹脂層によって吸収されるため、反射光に伴う検出精度の低下を抑制できる。

【0021】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、受光素子または光検出装置の姿勢について限定するものではない。また、任意の点からみて、＋Ｚ側を上方、上側または上ということがあり、－Ｚ側を下方、下側または下ということがある。

【0022】

（第１実施形態）
第１実施形態について説明する。第１実施形態は受光素子に関する。図１は、第１実施形態に係る受光素子を示す模式図である。図２は、第１実施形態に係る受光素子を示す断面図である。図１は、メサ、バンプおよび溝の配置を平面視で示す。図２は、図１中のII-II線に沿った断面図に相当する。

【0023】

第１実施形態に係る受光素子１００には、２次元アレイを構成する複数の画素１が形成されている。例えば、画素１のピッチは２５μｍ以上８５μｍ以下である。また、「Ｘ軸方向での数」×「Ｙ軸方向での数」で、３２×１２８の画素１が形成されていてもよく、２５６×３２０の画素１が形成されていてもよく、５１２×６４０の画素１が形成されていてもよい。

【0024】

図１に示されるように、受光素子１００は、基板１０と、ｎ型コンタクト層２１と、受光層３１と、中間層３２と、画素分離調整層３３と、ｐ型コンタクト層２２とを有する。受光素子１００は、更に、パッシベーション膜４１と、反射防止膜３６と、ｐ電極５２と、第１ｎ電極５１と、第２ｎ電極５３と、配線５４と、金属膜５５と、インジウム（Ｉｎ）バンプ６１と、Ｉｎバンプ６２とを有する。

【0025】

基板１０は、例えばｎ型のリン化インジウム（ＩｎＰ）基板である。基板１０は、例えば鉄（Ｆｅ）を含有する。基板１０は、第１主面１０ａと、第１主面１０ａとは反対の第２主面１０ｂとを有する。基板１０の厚さは、例えば６００μｍ程度である。

【0026】

ｎ型コンタクト層２１は第１主面１０ａの上に設けられている。ｎ型コンタクト層２１は、例えば、ｎ型のＩｎＰ層である。ｎ型コンタクト層２１の厚さは、例えば２．０μｍ程度である。ｎ型コンタクト層２１は、例えばシリコン（Ｓｉ）を１×１０^１８ｃｍ^－３以上の濃度で含有する。ｎ型コンタクト層２１は第１コンタクト層の一例である。

【0027】

受光層３１はｎ型コンタクト層２１の上に設けられている。受光層３１は、例えば砒化インジウムガリウム（ＩｎＧａＡｓ）層である。受光層３１の厚さは、例えば２．０μｍ程度である。受光層３１の厚さが１．０μｍ以上４．０μｍ以下であってもよい。受光層３１には、不純物元素はドープされてはおらず、受光層３１に含まれる不純物元素の濃度は、１×１０^１５ｃｍ^－３以下である。

【0028】

中間層３２は受光層３１の上に設けられている。中間層３２は、例えば砒化リン化インジウムガリウム（ＩｎＧａＡｓＰ）層を含む。中間層３２の厚さは、例えば０．０５μｍ程度である。中間層３２には、不純物元素はドープされてはおらず、中間層３２に含まれる不純物元素の濃度は、２×１０^１５ｃｍ^－３以下である。中間層３２のバンドギャップは、受光層３１のバンドギャップよりも広く、画素分離調整層３３のバンドギャップよりも狭い。中間層３２が、組成が異なる複数のＩｎＧａＡｓＰ層を含んでもよい。この場合、複数のＩｎＧａＡｓＰ層の間では、中間層３２に近いＩｎＧａＡｓＰ層ほどバンドギャップが狭い。すなわち、複数のＩｎＧａＡｓＰ層の間では、中間層３２から離れるに連れて、段階的にバンドギャップが広くなる。

【0029】

画素分離調整層３３は中間層３２の上に設けられている。画素分離調整層３３は、ｎ型ワイドギャップ層３４と、ｐ型ワイドギャップ層３５とを有する。ｎ型ワイドギャップ層３４は中間層３２の上に設けられており、ｐ型ワイドギャップ層３５はｎ型ワイドギャップ層３４の上に設けられている。ｎ型ワイドギャップ層３４は、例えばｎ型のＩｎＰ層である。ｎ型ワイドギャップ層３４の厚さは、例えば０．５μｍ程度である。ｎ型ワイドギャップ層３４の厚さが０．２μｍ以上１．０μｍ以下であってもよい。ｎ型ワイドギャップ層３４は、例えばＳｉを２×１０^１５ｃｍ^－３以下の濃度で含有する。ｐ型ワイドギャップ層３５は、例えばｐ型のＩｎＰ層である。ｐ型ワイドギャップ層３５の厚さは、例えば０．２μｍ程度である。ｐ型ワイドギャップ層３５の厚さが０．１μｍ以上０．５μｍ以下であってもよい。ｐ型ワイドギャップ層３５は、例えば亜鉛（Ｚｎ）を１×１０^１８ｃｍ^－３以上の濃度で含有する。ｎ型ワイドギャップ層３４とｐ型ワイドギャップ層３５との界面にｐｎ接合３９がある。ｎ型ワイドギャップ層３４のバンドギャップおよびｐ型ワイドギャップ層３５のバンドギャップは、中間層３２のバンドギャップおよび受光層３１のバンドギャップよりも広い。

【0030】

ｐ型コンタクト層２２はｐ型ワイドギャップ層３５の上に設けられている。ｐ型コンタクト層２２は、例えばｐ型のＩｎＧａＡｓ層である。ｐ型コンタクト層２２は、例えばＺｎを２×１０^１９ｃｍ^－３以上６×１０^１９ｃｍ^－３の濃度で含有する。ｐ型コンタクト層２２の厚さは、例えば０．２μｍ程度である。ｐ型コンタクト層２２の厚さが０．１μｍ以上０．５μｍ以下であってもよい。ｐ型コンタクト層２２は第２コンタクト層の一例である。

【0031】

ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４の一部とに複数の第１溝７１が形成されている。第１溝７１はｎ型ワイドギャップ層３４に達している。第１溝７１の底面にｎ型ワイドギャップ層３４が露出している。第１溝７１はｐｎ接合３９を貫通している。第１溝７１により、画素１ごとにメサ８１が形成され、画素分離されている。第１溝７１の一部は、Ｘ軸方向に一定のピッチで形成されており、Ｙ軸方向に延びる。第１溝７１の他の一部は、Ｙ軸方向に一定のピッチで形成されており、Ｘ軸方向に延びる。第１溝７１は、第１主面１０ａに平行なＸ軸方向またはＹ軸方向でｐ型コンタクト層２２および画素分離調整層３３を複数の画素１に分離する。例えば、第１溝７１の深さは０．６μｍ以上０．８μｍ以下であり、幅は５μｍ以上１０μｍ以下である。メサ８１の平面形状は、例えば一辺の長さが２０μｍ以上７５μｍ以下の正方形状である。

【0032】

Ｘ軸方向またはＹ軸方向での複数の第１溝７１の外側において、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１の一部とに第２溝７２が形成されている。第２溝７２はｎ型コンタクト層２１に達する。第２溝７２の底面にｎ型コンタクト層２１が露出している。第２溝７２は、第１主面１０ａに垂直な平面視で、環状に形成され、すべての第１溝７１を取り囲む。第２溝７２により、画素領域１１と電極接続領域１２とが互いから分離されている。メサ８１は画素領域１１に形成されている。電極接続領域１２にメサ８２が形成されている。第２溝７２の幅は、例えば４５０μｍ程度である。

【0033】

隣り合うメサ８１の間に、第１溝７１の底面に連なる第３溝７３が形成されている。第３溝７３は、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１とに形成されている。第３溝７３は受光層３１に入り込む。例えば、第３溝７３はｎ型コンタクト層２１に達する。例えば、第３溝７３の断面形状は、Ｖ字状である。第３溝７３の一部は、Ｘ軸方向に一定のピッチで形成されており、Ｙ軸方向に延びる。第３溝７３の他の一部は、Ｙ軸方向に一定のピッチで形成されており、Ｘ軸方向に延びる。第３溝７３は、隣り合う画素１の境界にある。第３溝７３の受光層３１の上面での幅は、例えば１μｍ以上５μｍ以下である。第３溝７３の受光層３１の上面での幅は、例えば電子顕微鏡を用いて測定できる。

【0034】

受光層３１の第３溝７３により画定された領域は、受光層３１の材料に応じた第１電気抵抗を備える。受光層３１の第３溝７３により画定された領域は第１領域の一例である。また、第３溝７３には実質的に電流が流れず、第３溝７３は第１電気抵抗よりも高い第２電気抵抗を備える。第３溝７３は第２領域の一例である。

【0035】

パッシベーション膜４１は、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１と、基板１０とを覆う。パッシベーション膜４１は、例えば窒化シリコン（ＳｉＮ）膜である。パッシベーション膜４１の厚さは、例えば１８０ｎｍ以上２２０ｎｍ以下である。パッシベーション膜４１に、メサ８１のｐ型コンタクト層２２を露出する開口部４１ａと、画素領域１１と電極接続領域１２との間でｎ型コンタクト層２１を露出する開口部４１ｂとが形成されている。ｐｎ接合３９の側面がパッシベーション膜４１に接触している。

【0036】

メサ８１の各々においてｐ型コンタクト層２２の上にｐ電極５２が形成されている。ｐ電極５２は開口部４１ａを通じてｐ型コンタクト層２２に接する。ｐ電極５２は、例えばチタン（Ｔｉ）層および白金（Ｐｔ）層を順に積層した金属積層膜により構成されている。例えば、Ｔｉ層の厚さは５０ｎｍ程度であり、Ｐｔ層の厚さは８０ｎｍ程度である。ｐ電極５２は第２電極の一例である。

【0037】

画素領域１１と電極接続領域１２との間でｎ型コンタクト層２１の上に第１ｎ電極５１が形成されている。第１ｎ電極５１は開口部４１ｂを通じてｎ型コンタクト層２１に接する。メサ８２の上においてパッシベーション膜４１の上に第２ｎ電極５３が形成されている。第１ｎ電極５１および第２ｎ電極５３は、例えばＴｉ層およびＰｔ層を順に積層した金属積層膜により構成されている。例えば、Ｔｉ層の厚さは５０ｎｍ程度であり、Ｐｔ層の厚さは８０ｎｍ程度である。第１ｎ電極５１は第１電極の一例である。

【0038】

配線５４は、第１ｎ電極５１と第２ｎ電極５３とを接続する。配線５４はパッシベーション膜４１の上に形成されている。配線５４は、例えばＴｉ層および金（Ａｕ）層を順に積層した金属積層膜により構成されている。例えば、Ｔｉ層の厚さは５０ｎｍ程度であり、Ａｕ層の厚さは６００ｎｍ程度である。

【0039】

金属膜５５は、第１主面１０ａに垂直な平面視で第３溝７３と重なり、パッシベーション膜４１の上に形成されている。金属膜５５は第３溝７３の内側に形成されていてもよい。金属膜５５は、例えば、ｐ電極５２と同じ材料から構成されている。金属膜５５は反射膜の一例である。

【0040】

ｐ電極５２の上にＩｎバンプ６２が設けられている。画素領域１１における画素１の各々において、メサ８１の上面に平面形状が円形状のｐ電極５２が形成されており、ｐ電極５２の上に平面形状が円形状のＩｎバンプ６２が形成されている。

【0041】

電極接続領域１２においては、第２ｎ電極５３の上にＩｎバンプ６１が設けられている。第２ｎ電極５３の上に平面形状が円形状のＩｎバンプ６１が形成されている。

【0042】

第２ｎ電極５３およびｐ電極５２は、それぞれＩｎバンプ６１および６２を介して、読み出し回路基板４００（図１４参照）に設けられた電極に接続される。Ｉｎバンプ６１および６２の高さは、例えば１０μｍ程度である。

【0043】

反射防止膜３６は第２主面１０ｂに設けられている。反射防止膜３６は、例えばＳｉＮ膜である。

【0044】

次に、第１実施形態に係る受光素子１００の製造方法について説明する。図３から図１１は、第１実施形態に係る受光素子の製造方法を示す断面図である。

【0045】

まず、図３に示されるように、基板１０の第１主面１０ａに、エピタキシャル成長により、ｎ型コンタクト層２１、受光層３１、中間層３２、ｎ型ワイドギャップ層３４、ｐ型ワイドギャップ層３５およびｐ型コンタクト層２２を順に形成する。上記の化合物半導体層のエピタキシャル成長には、有機金属気相エピタキシャル成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）法が用いられる。基板１０の厚さは、例えば４００μｍ以上５００μｍ以下である。

【0046】

次に、図４に示されるように、ｐ型コンタクト層２２の上に、プラズマ化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、厚さが０．４μｍ程度のＳｉＮ膜１９１を形成する。次いで、ＳｉＮ膜１９１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第１溝７１が形成される領域と、第２溝７２が形成される領域とに開口部を有する。レジストパターンの開口部におけるＳｉＮ膜１９１を、バッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜１９１からマスクを形成する。その後、レジストパターンを有機溶剤等により除去する。

【0047】

次に、図５に示されるように、ＳｉＮ膜１９１の開口部に露出するｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４の一部とを反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）等のドライエッチングにより除去する。このＲＩＥでは、例えば四塩化ケイ素（ＳｉＣｌ_４）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを用いる。このようにして、画素分離するための第１溝７１が形成される。また、第２溝７２が形成される領域に仮溝７２Ｘが形成される。第１溝７１の形成に伴ってメサ８１が形成され、各々の画素１（図１参照）が分離される。

【0048】

次に、ドライエッチングで生成した不図示の堆積物を除去する。堆積物は、バッファードフッ酸を用いて除去できる。また、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４の第１溝７１の近傍には、ドライエッチングの際にダメージが生じ得る。このため、堆積物の除去の後、ウェットエッチングを行って、ドライエッチングの際にダメージが生じた部分を除去する。例えば、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４の各々の第１溝７１に露出する部分を０．１μｍの厚さで除去する。その後、ＳｉＮ膜１９１をバッファードフッ酸により除去する。

【0049】

次に、図６に示されるように、プラズマＣＶＤ法により、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４を覆う、厚さが０．８μｍ程度のＳｉＮ膜１９２を形成する。次いで、ＳｉＮ膜１９２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第２溝７２が形成される領域と、第３溝７３が形成される領域とに開口部を有する。レジストパターンの開口部におけるＳｉＮ膜１９２を、バッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜１９２からマスクを形成する。その後、レジストパターンを有機溶剤等により除去する。

【0050】

次に、図７に示されるように、ＳｉＮ膜１９２の開口部に露出するｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１の一部とをＲＩＥ等のドライエッチングにより除去する。このＲＩＥでは、例えばＳｉＣｌ_４ガスおよびＡｒガスの混合ガスを用いる。このようにして、第２溝７２および第３溝７３が形成され、メサ８１からみて、第２溝７２の外側にメサ８２が形成される。また、第１溝７１の底面に連なる第３溝７３が形成される。

【0051】

次に、ドライエッチングで生成した不図示の堆積物を除去する。堆積物は、バッファードフッ酸を用いて除去できる。また、ｎ型ワイドギャップ層３４、中間層３２、受光層３１およびｎ型コンタクト層２１の第２溝７２または第３溝７３の近傍には、ドライエッチングの際にダメージが生じ得る。このため、堆積物の除去の後、ウェットエッチングを行って、ドライエッチングの際にダメージが生じた部分を除去する。例えば、ｎ型ワイドギャップ層３４、中間層３２、受光層３１およびｎ型コンタクト層２１の各々の第２溝７２または第３溝７３に露出する部分を０．１μｍの厚さで除去する。その後、ＳｉＮ膜１９２をバッファードフッ酸により除去する。

【0052】

次に、図８に示されるように、パッシベーション膜４１を形成する。具体的には、全面に、プラズマＣＶＤ法により不図示のＳｉＮ膜を成膜し、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、ｐ電極５２が形成される領域と、第１ｎ電極５１が形成される領域とに開口部を有しており、レジストパターンの開口部におけるＳｉＮ膜をＲＩＥ等のドライエッチングにより除去する。この結果、メサ８１のｐ型コンタクト層２２の表面を露出する開口部４１ａと、ｎ型コンタクト層２１の表面を露出する開口部４１ｂとを備えたパッシベーション膜４１が形成される。

【0053】

次に、図９に示されるように、ｐ型コンタクト層２２の上にｐ電極５２を形成し、ｎ型コンタクト層２１の上に第１ｎ電極５１を形成し、メサ８２の上でパッシベーション膜４１の上に第２ｎ電極５３を形成する。また、第１主面１０ａに垂直な平面視で第３溝７３と重なるように、パッシベーション膜４１の上に金属膜５５を形成する。金属膜５５は、例えば第３溝７３の内側に形成される。ｐ電極５２、第１ｎ電極５１、第２ｎ電極５３および金属膜５５は、リフトオフ法により形成する。具体的には、ｐ電極５２が形成される領域と、第１ｎ電極５１が形成される領域と、第２ｎ電極５３が形成される領域と、金属膜５５が形成される領域とに開口部を有する不図示のレジストパターンを形成する。次いで、電子線（ｅｌｅｃｔｒｏｎ ｂｅａｍ：ＥＢ）蒸着によりＴｉ層およびＰｔ層が順に積層された金属積層膜を成膜し、その後に有機溶剤等に浸漬させる。この結果、レジストパターンとともにレジストパターンの上の金属積層膜が除去され、残存している金属積層膜からｐ電極５２、第１ｎ電極５１、第２ｎ電極５３および金属膜５５が形成される。

【0054】

更に、第１ｎ電極５１と第２ｎ電極５３とを接続する配線５４をリフトオフ法により形成する。具体的には、配線５４が形成される領域に開口部を有する不図示のレジストパターンを形成し、ＥＢ蒸着によりＴｉ層およびＡｕ層が順に積層された金属積層膜を成膜し、その後に有機溶剤等に浸漬させる。この結果、レジストパターンとともにレジストパターンの上の金属積層膜が除去され、残存している金属積層膜から配線５４が形成される。配線５４を形成するためのＥＢ蒸着は、例えば第１主面１０ａに垂直な方向から傾斜した方向からの斜め蒸着である。

【0055】

次に、図１０に示されるように、基板１０の第２主面１０ｂを研磨により鏡面にする。次に、第２主面１０ｂに反射防止膜３６を形成する。反射防止膜３６はプラズマＣＶＤ法により形成する。

【0056】

次に、図１１に示されるように、第２ｎ電極５３の上にＩｎバンプ６１を形成し、ｐ電極５２の上にＩｎバンプ６２を形成する。Ｉｎバンプ６１および６２はリフトオフ法により形成する。この後、チップに分割する。

【0057】

このようにして、第１実施形態に係る受光素子１００を製造することができる。

【0058】

受光素子１００は、ｐ電極５２と第２ｎ電極５３との間に、例えば－８Ｖの逆バイアス電圧が印加されて使用される。逆バイアス電圧が印加されることで、画素１毎に空乏層が広がる。画素１毎に空乏層が広がった状態で、近赤外光が基板１０の第２主面１０ｂから受光層３１に入射すると、受光層３１において電荷（ホールおよび電子）が生じ、電子はｎ型コンタクト層２１に向かって流れ、ホールはｐ型コンタクト層２２に向かって流れる。この時、電荷は第３溝７３を通過できず、ホールは、受光層３１の第３溝７３により画定された領域（第１領域）の内側でｐ型コンタクト層２２に向かって流れる。

【0059】

また、受光層３１内の空乏層の外側で生じた電荷は、空乏層内で生じた電荷よりも移動しにくく、光信号に対する電気的応答の遅延を招くおそれがあるが、第３溝７３では電荷が生じないため、遅延の発生を抑制できる。第３溝７３に入射した光は、金属膜５５により、第３溝７３に隣接する受光層３１に向けて反射される。従って、金属膜５５が設けられていない場合には、読み出し回路基板４００（図１４参照）により不特定な方向に反射されるおそれがあるが、金属膜５５が設けられていることで反射の方向が定められる。従って、入射光が過大であっても、多重反射が抑制される。

【0060】

更に、上述のように、ｐ電極５２は、Ｉｎバンプ６２を介して読み出し回路基板４００（図１４参照）に設けられた電極に接続されるが、ある一つのＩｎバンプ６２に接続不良が生じる場合もある。このような場合であっても、接続不良が生じた画素１内で発生した電荷は、当該画素１に隣接する画素１には移動しないため、これら隣接する画素１には影響が及ばない。

【0061】

従って、受光素子１００によれば、画素１毎に入射した光の量に応じた電荷が得やすく、高い検出精度が得られる。

【0062】

ここで、第１実施形態との比較のために、参考例について説明する。図１２は、参考例に係る受光素子を示す断面図である。図１２は、図１中のII-II線に沿った断面図に相当する。

【0063】

参考例に係る受光素子１００Ｘでは、第３溝７３が形成されていない。従って、受光素子１００Ｘでは、隣り合う画素１の境界で生じた電荷が、光信号に対する電気的応答の遅延を招くおそれがある。また、隣り合う画素１の境界で生じた電荷はどちらの画素１にも移動し得る。更に、ある一つのＩｎバンプ６２に接続不良が生じた場合、接続不良が生じた画素１内で発生した電荷が、当該画素１に隣接する画素１に移動し得る。この場合、電気的応答の大きな遅延が生じる得る。

【0064】

従って、受光素子１００Ｘでは、受光素子１００と比べて、画素１毎に入射した光の量に応じた電荷が得にくい。逆の見方をすると、受光素子１００によれば、受光素子１００Ｘよりも画素１毎に入射した光の量に応じた電荷が得やすく、高い検出精度が得られる。

【0065】

第３溝７３の受光層３１の上面での幅が１μｍ以上５μｍ以下であることで、第３溝７３を形成しやすく、また、受光層３１の光吸収が可能な領域（第１領域）を十分な大きさで確保しやすい。第３溝７３の受光層３１の上面での幅が１μｍ以上３μｍ以下であってもよく、１μｍ以上２μｍ以下であってもよい。

【0066】

金属膜５５に代えて、第３溝７３を透過してきた光を吸収する吸収膜が設けられていてもよい。吸収膜が光を吸収することで、読み出し回路基板４００（図１４参照）による不特定な方向への反射を抑制できる。吸収膜は、例えば樹脂膜である。

【0067】

第３溝７３はｎ型コンタクト層２１に達している必要はないが、第３溝７３がｎ型コンタクト層２１に達していることで、隣り合う画素１間での電荷の移動を抑制しやすく、また、移動先の画素１が不確定の電荷の発生を抑制しやすい。

【0068】

（第２実施形態）
第２実施形態について説明する。第２実施形態は、第２領域の構成の点で第１実施形態と相違する。図１３は、第２実施形態に係る受光素子を示す断面図である。図１３は、図１中のII-II線に沿った断面図に相当する。

【0069】

受光素子２００では、隣り合うメサ８１の間で、受光層３１に不純物領域３７が形成されている。不純物領域３７は、受光層３１の他の領域よりも高濃度で不純物、例えば鉄（Ｆｅ）を含有する。また、隣り合うメサ８１の間に、第１溝７１の底面に連なる第４溝７４が形成されている。第４溝７４は、ｎ型ワイドギャップ層３４と、中間層３２と、不純物領域３７とに形成されている。第４溝７４は不純物領域３７に達する。第４溝７４の深さは、不純物領域３７が光を十分に吸収できる程度であり、例えば１μｍ以上２μｍ以下である。例えば、第４溝７４の断面形状は、Ｖ字状である。不純物領域３７および第４溝７４の一部は、Ｘ軸方向に一定のピッチで形成されており、Ｙ軸方向に延びる。不純物領域３７および第４溝７４の他の一部は、Ｙ軸方向に一定のピッチで形成されており、Ｘ軸方向に延びる。不純物領域３７および第４溝７４は、隣り合う画素１の境界にある。不純物領域３７の幅は、例えば１μｍ以上５μｍ以下である。不純物領域３７の幅は、例えば電子顕微鏡を用いて測定できる。

【0070】

受光層３１の不純物領域３７および第４溝７４により画定された領域は、受光層３１の材料に応じた第１電気抵抗を備える。受光層３１の不純物領域３７および第４溝７４により画定された領域は第１領域の一例である。また、不純物領域３７および第４溝７４には実質的に電流が流れず、不純物領域３７および第４溝７４は第１電気抵抗よりも高い第２電気抵抗を備える。不純物領域３７および第４溝７４は第２領域の一例である。

【0071】

受光素子２００には、金属膜５５が設けられていなくてもよい。

【0072】

第２実施形態の他の構成は第１実施形態と同一である。

【0073】

次に、第２実施形態に係る受光素子２００の製造方法について説明する。

【0074】

まず、第１実施形態と同じく、第１溝７１および仮溝７２Ｘの形成と、堆積物の除去とまでの処理を行う（図５参照）。次に、Ｆｅのイオン注入を行い、不純物領域３７を形成する。例えば、Ｆｅのドーズ量は、１×１０^１６原子／ｃｍ^２程度とする。次に、第１実施形態と同じく、ＳｉＮ膜１９２を形成する。次に、ドライエッチングにより第２溝７２および第４溝７４を形成する。

【0075】

次に、第１実施形態と同じく、ドライエッチングで生成した不図示の堆積物の除去以降の処理を行う。

【0076】

このようにして、第２実施形態に係る受光素子２００を製造することができる。

【0077】

なお、第４溝７４を形成した後に不純物領域３７を形成してもよい。

【0078】

受光素子２００では、不純物領域３７が光を吸収するが、不純物領域３７から画素１への電荷の移動が抑制される。従って、第１実施形態と同じく、画素１毎に入射した光の量に応じた電荷が得やすく、高い検出精度が得られる。

【0079】

第４溝７４が形成されていることで、第４溝７４では光の吸収が行われず、隣り合う画素１の境界の近傍での電荷の発生に付随する検出精度の低下を更に抑制しやすい。

【0080】

不純物領域３７の幅が１μｍ以上５μｍ以下であることで、不純物領域３７を形成しやすく、また、受光層３１の光吸収が可能な領域（第１領域）を十分な大きさで確保しやすい。不純物領域３７の幅が１μｍ以上３μｍ以下であってもよく、１μｍ以上２μｍ以下であってもよい。

【0081】

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、第１実施形態に係る受光素子１００を含む光検出装置に関する。図１４は、第３実施形態に係る光検出装置を示す断面図である。

【0082】

第３実施形態に係る光検出装置３００は、受光素子１００と、読み出し回路基板（ｒｅａｄ ｏｕｔ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：ＲＯＩＣ）４００とを有する。読み出し回路基板４００は、配線基板４１０と、画素電極４５２と、共通電極４５１と、アンダーフィル樹脂層３０１とを有する。画素電極４５２および共通電極４５１は、配線基板４１０の一方の面に配列している。読み出し回路基板４００は、受光素子１００から出力された信号を読み出す回路、例えばマルチプレクサを含む。読み出し回路基板４００は回路基板の一例である。

【0083】

光検出装置３００は、更に、ｐ電極５２と画素電極４５２とを接続する接続部材３５２と、第２ｎ電極５３と共通電極４５１とを接続する接続部材３５１とを有する。接続部材３５１は、Ｉｎバンプ６１と、接合前に読み出し回路基板４００の共通電極４５１上に設けられていたＩｎバンプとを含んで構成されている。接続部材３５２は、Ｉｎバンプ６２と、接合前に読み出し回路基板４００の画素電極４５２上に設けられていたＩｎバンプとを含んで構成されている。

【0084】

アンダーフィル樹脂層３０１は、受光素子１００と読み出し回路基板４００との間に設けられている。アンダーフィル樹脂層３０１は樹脂層の一例である。

【0085】

第３実施形態によれば、受光素子１００を含むため、高い検出精度が得られる。

【0086】

なお、受光素子１００に代えて受光素子２００が用いられてもよい。

【0087】

第３実施形態において、受光素子１００に金属膜５５が設けられておらず、アンダーフィル樹脂層３０１が第３溝７３を埋めていてもよい。この場合、第３溝７３に入射した光は、アンダーフィル樹脂層３０１により吸収される。つまり、アンダーフィル樹脂層３０１が反射膜の一例として機能する。アンダーフィル樹脂層３０１が光を吸収することで、読み出し回路基板４００による不特定な方向への反射を抑制できる。

【0088】

以上、実施形態について詳述したが、本開示は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0089】

１：画素
１０：基板
１０ａ：第１主面
１０ｂ：第２主面
１１：画素領域
１２：電極接続領域
２１：ｎ型コンタクト層
２２：ｐ型コンタクト層
３１：受光層
３２：中間層
３３：画素分離調整層
３４：ｎ型ワイドギャップ層
３５：ｐ型ワイドギャップ層
３６：反射防止膜
３７：不純物領域
３９：ｐｎ接合
４１：パッシベーション膜
４１ａ、４１ｂ：開口部
５１：第１ｎ電極
５２：ｐ電極
５３：第２ｎ電極
５４：配線
５５：金属膜
６１、６２：Ｉｎバンプ
７１：第１溝
７２：第２溝
７２Ｘ：仮溝
７３：第３溝
７４：第４溝
８１、８２：メサ
１００、１００Ｘ、２００：受光素子
１９１、１９２：ＳｉＮ膜
３００：光検出装置
３０１：アンダーフィル樹脂層
３５１、３５２：接続部材
４００：読み出し回路基板
４１０：配線基板
４５１：共通電極
４５２：画素電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】