知財求人 - 知財ポータルサイト「IP Force」
特開2024-98946発光素子、発光素子の製造方法および発光素子を含む表示装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098946
(43)【公開日】2024-07-24
(54)【発明の名称】発光素子、発光素子の製造方法および発光素子を含む表示装置
(51)【国際特許分類】
H01L 33/20 20100101AFI20240717BHJP
H01L 33/44 20100101ALI20240717BHJP
H01S 5/34 20060101ALI20240717BHJP
H01S 5/32 20060101ALI20240717BHJP
H01S 5/20 20060101ALI20240717BHJP
H01S 5/028 20060101ALI20240717BHJP
【ＦＩ】
H01L33/20
H01L33/44
H01S5/34
H01S5/32
H01S5/20
H01S5/028
【審査請求】未請求
【請求項の数】39
【出願形態】ＯＬ
(21)【出願番号】P 2023121874
(22)【出願日】2023-07-26
(31)【優先権主張番号】10-2023-0004232
(32)【優先日】2023-01-11
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】リム，サンヒュン
(72)【発明者】
【氏名】シン，ミヒャン
【テーマコード（参考）】
5F173
5F241
【Ｆターム（参考）】
5F173AF05
5F173AF08
5F173AH22
5F173AP42
5F173AP73
5F173AR23
5F173AR99
5F241AA03
5F241AA43
5F241CA04
5F241CA05
5F241CA12
5F241CA40
5F241CA74
5F241CB04
5F241FF06
(57)【要約】
【課題】発光効率および信頼性が向上し、製造過程で発生し得るリスクを防止できる発光素子、発光素子の製造方法、および発光素子を含む表示装置を提供する。
【解決手段】本開示の実施例による発光素子の製造方法は、成長ベースの第１ベース領域をパターニングするステップと、半導体層を形成するステップと、前記成長ベースの前記第１ベース領域とは異なる第２ベース領域の一部をパターニングするステップと、を含む。前記製造方法により製造された前記発光素子は絶縁層を含んでもよく、前記絶縁層および前記成長ベースは、互いに同じ物質を含んでもよい。
【選択図】図８
【解決手段】本開示の実施例による発光素子の製造方法は、成長ベースの第１ベース領域をパターニングするステップと、半導体層を形成するステップと、前記成長ベースの前記第１ベース領域とは異なる第２ベース領域の一部をパターニングするステップと、を含む。前記製造方法により製造された前記発光素子は絶縁層を含んでもよく、前記絶縁層および前記成長ベースは、互いに同じ物質を含んでもよい。
【選択図】図８
【特許請求の範囲】
【請求項1】
成長ベースの第１ベース領域をパターニングするステップと、
半導体層を形成するステップと、
前記成長ベースの前記第１ベース領域とは異なる第２ベース領域の一部をパターニングするステップと、を含むことを特徴とする発光素子の製造方法。
半導体層を形成するステップと、
前記成長ベースの前記第１ベース領域とは異なる第２ベース領域の一部をパターニングするステップと、を含むことを特徴とする発光素子の製造方法。
【請求項2】
前記製造方法により製造された前記発光素子は絶縁層を含み、
前記絶縁層および前記成長ベースは、互いに同じ物質を含むことを特徴とする請求項１に記載の発光素子の製造方法。
前記絶縁層および前記成長ベースは、互いに同じ物質を含むことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項3】
前記成長ベースおよび前記絶縁層は、アルミニウム酸化物あるいはシリコン系物質を含むことを特徴とする請求項２に記載の発光素子の製造方法。
【請求項4】
前記第１ベース領域をパターニングするステップは、
前記成長ベース上にバリア層およびマスクを形成するステップと、
前記マスクが前記成長ベースを露出するステップと、を含み、
前記マスクが配置されていない未配置領域と前記第１ベース領域とは、平面上で見たときに互いに重畳することを特徴とする請求項２に記載の発光素子の製造方法。
前記成長ベース上にバリア層およびマスクを形成するステップと、
前記マスクが前記成長ベースを露出するステップと、を含み、
前記マスクが配置されていない未配置領域と前記第１ベース領域とは、平面上で見たときに互いに重畳することを特徴とする請求項２に記載の発光素子の製造方法。
【請求項5】
前記第２ベース領域の一部をパターニングするステップは、前記バリア層を除去するステップを含むことを特徴とする請求項４に記載の発光素子の製造方法。
【請求項6】
前記第２ベース領域の一部をパターニングするステップは、前記バリア層の少なくとも一部を残して、前記バリア層が前記絶縁層上に形成するステップを含むことを特徴とする請求項４に記載の発光素子の製造方法。
【請求項7】
前記第１ベース領域をパターニングするステップは、前記成長ベースにホールを形成するステップを含み、
前記ホールの形状は、前記製造方法により製造された前記発光素子を形成する半導体積層構造の形状に対応することを特徴とする請求項１に記載の発光素子の製造方法。
前記ホールの形状は、前記製造方法により製造された前記発光素子を形成する半導体積層構造の形状に対応することを特徴とする請求項１に記載の発光素子の製造方法。
【請求項8】
前記ホールは、前記ホールの長さ方向に沿って同じ断面積を有することを特徴とする請求項７に記載の発光素子の製造方法。
【請求項9】
前記第１ベース領域の一部をパターニングするステップは、前記ホールによって画定される前記成長ベースの内側面が傾斜面を有するように前記成長ベースをエッチングするステップを含むことを特徴とする請求項７に記載の発光素子の製造方法。
【請求項10】
前記ホールを形成するステップは、
第１ホールを形成するステップと、
第２ホールを形成するステップと、
第３ホールを形成するステップと、を含み、
前記第１ホール、前記第２ホール、および前記第３ホールは、それぞれ均一な断面積を有し、
前記第２ホールの断面積は、前記第１ホールの断面積よりも大きく、前記第３ホールの断面積よりも小さいことを特徴とする請求項７に記載の発光素子の製造方法。
第１ホールを形成するステップと、
第２ホールを形成するステップと、
第３ホールを形成するステップと、を含み、
前記第１ホール、前記第２ホール、および前記第３ホールは、それぞれ均一な断面積を有し、
前記第２ホールの断面積は、前記第１ホールの断面積よりも大きく、前記第３ホールの断面積よりも小さいことを特徴とする請求項７に記載の発光素子の製造方法。
【請求項11】
前記半導体層は、第１半導体層、活性層、および第２半導体層を含む半導体積層構造を含み、
前記半導体層を形成するステップは、前記半導体積層構造の外面を保護するステップ（ｐａｓｓｉｖａｔｉｎｇ）を含むことを特徴とする請求項１に記載の発光素子の製造方法。
前記半導体層を形成するステップは、前記半導体積層構造の外面を保護するステップ（ｐａｓｓｉｖａｔｉｎｇ）を含むことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項12】
前記半導体層は、
前記第１ベース領域と重畳し、第１半導体層、活性層、および第２半導体層を含む半導体積層構造と、
前記第２ベース領域と重畳し、上部第１半導体層、上部活性層および上部第２半導体層を含む上部半導体積層構造と、を含むことを特徴とする請求項１に記載の発光素子の製造方法。
前記第１ベース領域と重畳し、第１半導体層、活性層、および第２半導体層を含む半導体積層構造と、
前記第２ベース領域と重畳し、上部第１半導体層、上部活性層および上部第２半導体層を含む上部半導体積層構造と、を含むことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項13】
前記半導体層を形成するステップは、井戸層および障壁層を含む活性層を形成するステップを含み、
前記活性層を形成するステップは、前記井戸層および前記障壁層が量子粒子を含むように形成されるステップを含むことを特徴とする請求項１に記載の発光素子の製造方法。
前記活性層を形成するステップは、前記井戸層および前記障壁層が量子粒子を含むように形成されるステップを含むことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項14】
前記半導体層を形成するステップの後に電極層を形成するステップをさらに含み、
前記電極層は、前記第１ベース領域と前記第２ベース領域とにわたって形成されることを特徴とする請求項１に記載の発光素子の製造方法。
前記電極層は、前記第１ベース領域と前記第２ベース領域とにわたって形成されることを特徴とする請求項１に記載の発光素子の製造方法。
【請求項15】
前記第２ベース領域の一部をパターニングするステップは、前記第１ベース領域に対するエッチング工程なしに、前記第２ベース領域の一部をエッチングするステップを含むことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項16】
前記第２ベース領域の一部をエッチングするステップは、前記第２ベース領域の少なくとも一部を残して、絶縁層として提供するステップを含むことを特徴とする請求項１５に記載の発光素子の製造方法。
【請求項17】
前記半導体層は、第１半導体層、活性層、および第２半導体層を含み、
前記活性層は、量子粒子を含んだ量子井戸構造を含み、
前記第２ベース領域の一部をエッチングするステップが行われるエッチング範囲は、エッチング方向に沿って前記量子粒子と重畳しないことを特徴とする請求項１５に記載の発光素子の製造方法。
前記活性層は、量子粒子を含んだ量子井戸構造を含み、
前記第２ベース領域の一部をエッチングするステップが行われるエッチング範囲は、エッチング方向に沿って前記量子粒子と重畳しないことを特徴とする請求項１５に記載の発光素子の製造方法。
【請求項18】
第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に配置された活性層を含む半導体積層構造、および
前記半導体積層構造の少なくとも一側面上に配置された絶縁層を含み、
前記絶縁層は、結晶性構造を含むことを特徴とする発光素子。
前記半導体積層構造の少なくとも一側面上に配置された絶縁層を含み、
前記絶縁層は、結晶性構造を含むことを特徴とする発光素子。
【請求項19】
前記活性層は、量子粒子を含んだ３次元量子井戸構造を含むことを特徴とする請求項１８に記載の発光素子。
【請求項20】
前記活性層は、前記量子粒子の大きさに対応する欠陥を含むことなく、井戸層および障壁層を含むことを特徴とする請求項１９に記載の発光素子。
【請求項21】
前記絶縁層は、アルミニウム酸化物あるいはシリコン系物質を含むことを特徴とする請求項１８に記載の発光素子。
【請求項22】
前記第１半導体層と前記活性層との間に配置された超格子層と、
前記活性層と前記第２半導体層との間に配置された歪み緩和層と、をさらに含むことを特徴とする請求項１８に記載の発光素子。
前記活性層と前記第２半導体層との間に配置された歪み緩和層と、をさらに含むことを特徴とする請求項１８に記載の発光素子。
【請求項23】
前記絶縁層は、前記発光素子の長さ方向に突出し、前記半導体積層構造の一端部上の空間を囲む絶縁突出部を含むことを特徴とする請求項１８に記載の発光素子。
【請求項24】
前記絶縁層上に配置され、導電性物質を含んだバリア層をさらに含むことを特徴とする請求項１８に記載の発光素子。
【請求項25】
前記発光素子は、前記第１半導体層が隣接する第１端部および前記第２半導体層が隣接する第２端部を含み、
前記絶縁層の厚さは、前記第１端部から前記第２端部に向かうほど小さくなり、前記半導体積層構造の断面積は、前記第１端部から前記第２端部に向かうほど大きくなることを特徴とする請求項１８に記載の発光素子。
前記絶縁層の厚さは、前記第１端部から前記第２端部に向かうほど小さくなり、前記半導体積層構造の断面積は、前記第１端部から前記第２端部に向かうほど大きくなることを特徴とする請求項１８に記載の発光素子。
【請求項26】
前記絶縁層の厚さは、前記半導体積層構造の断面積と相補的に形成され、前記発光素子の断面積は、前記発光素子の長さ方向に沿って均一なことを特徴とする請求項２５に記載の発光素子。
【請求項27】
前記活性層、前記第１半導体層、および前記第２半導体層は、一断面積をそれぞれ有し、前記活性層の断面積は、前記第１半導体層の断面積よりも大きく、前記第２半導体層の断面積よりも小さいことを特徴とする請求項１９に記載の発光素子。
【請求項28】
前記活性層は、前記第１半導体層に向かう第１活性面および前記第２半導体層に向かう第２活性面を含み、
前記第１活性面は、前記第１半導体層と接触する接触領域および前記第１半導体層と非接触である非接触領域を含むことを特徴とする請求項２７に記載の発光素子。
前記第１活性面は、前記第１半導体層と接触する接触領域および前記第１半導体層と非接触である非接触領域を含むことを特徴とする請求項２７に記載の発光素子。
【請求項29】
前記第２活性面は、全体的に前記第２半導体層と接することを特徴とする請求項２８に記載の発光素子。
【請求項30】
前記絶縁層は、
結晶性構造を含み、前記半導体積層構造の側面上に配置された第１絶縁層と、
非晶質構造を含み、前記半導体積層構造の第１端部上に配置された第２絶縁層と、を含むことを特徴とする請求項１８に記載の発光素子。
結晶性構造を含み、前記半導体積層構造の側面上に配置された第１絶縁層と、
非晶質構造を含み、前記半導体積層構造の第１端部上に配置された第２絶縁層と、を含むことを特徴とする請求項１８に記載の発光素子。
【請求項31】
請求項１８に記載の発光素子を含むことを特徴とする表示装置。
【請求項32】
第１ベース領域および第２ベース領域を含む成長ベースの前記第１ベース領域をパターニングするステップと、
半導体積層構造および上部半導体積層構造を含む半導体層を形成するステップと、
上部絶縁層を形成するステップと、
前記第２ベース領域と重畳する上部半導体積層構造を分離するステップと、
前記成長ベースの前記第２ベース領域をパターニングするステップと、
前記第１ベース領域と重畳する半導体積層構造を分離するステップと、を含むことを特徴とする発光素子の製造方法。
半導体積層構造および上部半導体積層構造を含む半導体層を形成するステップと、
上部絶縁層を形成するステップと、
前記第２ベース領域と重畳する上部半導体積層構造を分離するステップと、
前記成長ベースの前記第２ベース領域をパターニングするステップと、
前記第１ベース領域と重畳する半導体積層構造を分離するステップと、を含むことを特徴とする発光素子の製造方法。
【請求項33】
前記半導体積層構造を分離するステップが行われて提供された前記発光素子は、絶縁層を含み、
前記絶縁層と前記成長ベースは、互いに同じ物質を含み、
前記第１ベース領域をパターニングするステップは、前記成長ベースにホールを形成するステップを含み、
前記ホールの形状は、前記発光素子の形状に対応することを特徴とする請求項３２に記載の発光素子の製造方法。
前記絶縁層と前記成長ベースは、互いに同じ物質を含み、
前記第１ベース領域をパターニングするステップは、前記成長ベースにホールを形成するステップを含み、
前記ホールの形状は、前記発光素子の形状に対応することを特徴とする請求項３２に記載の発光素子の製造方法。
【請求項34】
前記上部半導体積層構造は、平面上で見たときに前記第２ベース領域と重畳し、
前記半導体積層構造は、平面上で見たときに前記第１ベース領域と重畳することを特徴とする請求項３２に記載の発光素子の製造方法。
前記半導体積層構造は、平面上で見たときに前記第１ベース領域と重畳することを特徴とする請求項３２に記載の発光素子の製造方法。
【請求項35】
前記上部絶縁層は、前記上部半導体積層構造の側面をカバーする外側絶縁層および前記半導体積層構造の少なくとも一面上に配置された内側絶縁層を含むことを特徴とする請求項３４に記載の発光素子の製造方法。
【請求項36】
前記上部絶縁層は、非晶質構造を含むことを特徴とする請求項３５に記載の発光素子の製造方法。
【請求項37】
前記半導体層を形成するステップの後に、前記上部半導体積層構造をエッチングするステップをさらに含むことを特徴とする請求項３２に記載の発光素子の製造方法。
【請求項38】
前記半導体積層構造を分離するステップは、第１発光素子を提供するステップを含み、
前記上部半導体積層構造を分離するステップは、第２発光素子を提供するステップを含むことを特徴とする請求項３７に記載の発光素子の製造方法。
前記上部半導体積層構造を分離するステップは、第２発光素子を提供するステップを含むことを特徴とする請求項３７に記載の発光素子の製造方法。
【請求項39】
前記第１発光素子の大きさは、前記第２発光素子の大きさよりも小さいことを特徴とする請求項３８に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、発光素子、発光素子の製造方法、および発光素子を含む表示装置に関する。
【背景技術】
【0002】
最近、情報ディスプレイに対する関心が高まるにつれて、表示装置に関する研究開発が持続的に行われている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】韓国公開特許第２０２１－０００３９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示の一課題は、発光効率および信頼性が向上した発光素子、発光素子の製造方法、および発光素子を含む表示装置を提供することである。
【0005】
本開示の一課題は、製造過程で発生し得るリスクを防止できる発光素子、発光素子の製造方法、および発光素子を含む表示装置を提供することである。
【課題を解決するための手段】
【0006】
本開示の実施例による発光素子の製造方法は、成長ベースの第１ベース領域をパターニングするステップ、半導体層を形成するステップ、および前記成長ベースの前記第１ベース領域とは異なる第２ベース領域の一部をパターニングするステップを含むことができる。
【0007】
実施例によれば、前記製造方法により製造された前記発光素子は、絶縁層を含むことができる。前記絶縁層および前記成長ベースは、互いに同じ物質を含むことができる。
【0008】
実施例によれば、前記成長ベースおよび前記絶縁層は、アルミニウム酸化物あるいはシリコン系物質を含むことができる。
【0009】
実施例によれば、前記第１ベース領域をパターニングするステップは、前記成長ベース上にバリア層およびマスクを形成するステップと、前記マスクが前記成長ベースを露出するステップと、を含むことができる。前記マスクが配置されていない未配置領域と前記第１ベース領域とは、平面上で見たときに互いに重畳することができる。
【0010】
実施例によれば、前記第２ベース領域の一部をパターニングするステップは、前記バリア層を除去するステップを含むことができる。
【0011】
実施例によれば、前記第２ベース領域の一部をパターニングするステップは、前記バリア層の少なくとも一部を残して、前記バリア層が前記絶縁層上に形成するステップを含むことができる。
【0012】
実施例によれば、前記第１ベース領域をパターニングするステップは、前記成長ベースにホールを形成するステップを含むことができる。前記ホールの形状は、前記製造方法により製造された前記発光素子を形成する半導体積層構造の形状に対応することができる。
【0013】
実施例によれば、前記ホールは、前記ホールの長さ方向に沿って同じ断面積を有することができる。
【0014】
実施例によれば、前記第１ベース領域の一部をパターニングするステップは、前記ホールによって画定される前記成長ベースの内側面が傾斜面を有するように前記成長ベースをエッチングするステップを含むことができる。
【0015】
実施例によれば、前記ホールを形成するステップは、第１ホールを形成するステップと、第２ホールを形成するステップと、第３ホールを形成するステップと、を含むことができる。前記第１ホール、前記第２ホール、および前記第３ホールは、それぞれ均一な断面積を有することができる。前記第２ホールの断面積は、前記第１ホールの断面積よりも大きくてもよく、前記第３ホールの断面積よりも小さくてもよい。
【0016】
実施例によれば、前記半導体層は、第１半導体層、活性層、および第２半導体層を含む半導体積層構造を含むことができる。前記半導体層を形成するステップは、前記半導体積層構造の外面を保護するステップ（ｐａｓｓｉｖａｔｉｎｇ）を含むことができる。
【0017】
実施例によれば、前記半導体層は、前記第１ベース領域と重畳することができ、第１半導体層、活性層、および第２半導体層を含む半導体積層構造と、前記第２ベース領域と重畳し、上部第１半導体層、上部活性層、および上部第２半導体層を含む上部半導体積層構造と、を含むことができる。
【0018】
実施例によれば、前記半導体層を形成するステップは、井戸層および障壁層を含む活性層を形成するステップを含むことができる。前記活性層を形成するステップは、前記井戸層および前記障壁層が量子粒子を含むように形成されるステップを含むことができる。
【0019】
実施例によれば、前記製造方法は、前記半導体層を形成するステップの後に電極層を形成するステップをさらに含むことができる。前記電極層は、前記第１ベース領域と前記第２ベース領域とにわたって形成されることができる。
【0020】
実施例によれば、前記第２ベース領域の一部をパターニングするステップは、前記第１ベース領域に対するエッチング工程なしに、前記第２ベース領域の一部をエッチングするステップを含むことができる。
【0021】
実施例によれば、前記第２ベース領域の一部をエッチングするステップは、前記第２ベース領域の少なくとも一部を残して、絶縁層として提供するステップを含むことができる。
【0022】
実施例によれば、前記半導体層は、第１半導体層、活性層、および第２半導体層を含むことができる。前記活性層は、量子粒子を含んだ量子井戸構造を含むことができる。前記第２ベース領域の一部をエッチングするステップが行われるエッチング範囲は、エッチング方向に沿って前記量子粒子と重畳しなくてもよい。
【0023】
本開示の実施例による発光素子は、第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に配置された活性層を含む半導体積層構造、および前記半導体積層構造の少なくとも一側面上に配置された絶縁層を含むことができる。前記絶縁層は、結晶性構造を含むことができる。
【0024】
実施例によれば、前記活性層は、量子粒子を含んだ３次元量子井戸構造を含むことができる。
【0025】
実施例によれば、前記活性層は、前記量子粒子の大きさに対応する欠陥を含むことなく、井戸層および障壁層を含むことができる。
【0026】
実施例によれば、前記絶縁層は、アルミニウム酸化物あるいはシリコン系物質を含むことができる。
【0027】
実施例によれば、前記発光素子は、前記第１半導体層と前記活性層との間に配置された超格子層、および前記活性層と前記第２半導体層との間に配置された歪み緩和層をさらに含んでもよい。
【0028】
実施例によれば、前記絶縁層は、前記発光素子の長さ方向に突出し、前記半導体積層構造の一端部上の空間を囲む絶縁突出部を含むことができる。
【0029】
実施例によれば、前記発光素子は、前記絶縁層上に配置され、導電性物質を含んだバリア層をさらに含んでもよい。
【0030】
実施例によれば、前記発光素子は、前記第１半導体層が隣接する第１端部および前記第２半導体層が隣接する第２端部を含むことができる。前記絶縁層の厚さは、前記第１端部から前記第２端部に向かうほど小さくなり得る。前記半導体積層構造の断面積は、前記第１端部から前記第２端部に向かうほど大きくなり得る。
【0031】
実施例によれば、前記絶縁層の厚さは、前記半導体積層構造の断面積と相補的に形成され、前記発光素子の断面積は、前記発光素子の長さ方向に沿って均一であることができる。
【0032】
実施例によれば、前記活性層、前記第１半導体層、および前記第２半導体層は、一断面積をそれぞれ有し、前記活性層の断面積は、前記第１半導体層の断面積よりも大きく、前記第２半導体層の断面積よりも小さくてもよい。
【0033】
実施例によれば、前記活性層は、前記第１半導体層に向かう第１活性面および前記第２半導体層に向かう第２活性面を含むことができる。前記第１活性面は、前記第１半導体層と接触する接触領域および前記第１半導体層と非接触する非接触領域を含むことができる。
【0034】
実施例によれば、前記第２活性面は、全体的に前記第２半導体層と接することができる。
【0035】
実施例によれば、前記絶縁層は、結晶性構造を含み、前記半導体積層構造の側面上に配置された第１絶縁層と、非晶質構造を含み、前記半導体積層構造の第１端部上に配置された第２絶縁層と、を含むことができる。
【0036】
実施例によれば、前記発光素子を含む表示装置を提供することができる。
【0037】
本開示の実施例による発光素子の製造方法は、第１ベース領域および第２ベース領域を含む成長ベースの前記第１ベース領域をパターニングするステップ、半導体積層構造および上部半導体積層構造を含む半導体層を形成するステップ、上部絶縁層を形成するステップ、前記第２ベース領域と重畳する上部半導体積層構造を分離するステップ、前記成長ベースの前記第２ベース領域をパターニングするステップ、および前記第１ベース領域と重畳する半導体積層構造を分離するステップを含むことができる。
【0038】
実施例によれば、前記半導体積層構造を分離するステップが行われて提供された前記発光素子は、絶縁層を含むことができる。前記絶縁層と前記成長ベースは、互いに同じ物質を含むことができる。前記第１ベース領域をパターニングするステップは、前記成長ベースにホールを形成するステップを含むことができる。前記ホールの形状は、前記発光素子の形状に対応することができる。
【0039】
実施例によれば、前記上部半導体積層構造は、平面上で見たときに前記第２ベース領域と重畳することができる。前記半導体積層構造は、平面上で見たときに前記第１ベース領域と重畳することができる。
【0040】
実施例によれば、前記上部絶縁層は、前記上部半導体積層構造の側面をカバーする外側絶縁層および前記半導体積層構造の少なくとも一面上に配置された内側絶縁層を含むことができる。
【0041】
実施例によれば、前記上部絶縁層は、非晶質構造を含むことができる。
【0042】
実施例によれば、前記製造方法は、前記半導体層を形成するステップの後に、前記上部半導体積層構造をエッチングするステップをさらに含んでもよい。
【0043】
実施例によれば、前記半導体積層構造を分離するステップは、第１発光素子を提供するステップを含むことができる。前記上部半導体積層構造を分離するステップは、第２発光素子を提供するステップを含むことができる。
【0044】
実施例によれば、前記第１発光素子の大きさは、前記第２発光素子の大きさよりも小さくてもよい。
【発明の効果】
【0045】
本開示の実施例によれば、発光効率および信頼性が向上した発光素子、発光素子の製造方法、および発光素子を含む表示装置を提供することができる。
【0046】
本開示の一課題は、製造過程で発生し得るリスクを防止できる発光素子、発光素子の製造方法、および発光素子を含む表示装置を提供することができる。
【図面の簡単な説明】
【0047】
【図1】第１実施例による発光素子を示す概略図である。
【図2】第１実施例による発光素子を示す概略図である。
【図3】第１実施例による発光素子を示す概略図である。
【図4】第２実施例による発光素子を示す概略図である。
【図5】第２実施例による発光素子を示す概略図である。
【図6】第３実施例による発光素子を示す概略図である。
【図7】第４実施例による発光素子を示す概略図である。
【図8】第５実施例による発光素子を示す概略図である。
【図9】第６実施例による発光素子を示す概略図である。
【図10】第７実施例による発光素子を示す概略図である。
【図11】実施例による表示装置を示す概略平面図である。
【図12】実施例によるサブ画素を示す概略平面図である。
【図14】実施例による表示装置を示す概略断面図である。
【図15】実施例による表示装置を示す概略断面図である。
【図16】実施例による画素を示す概略断面図である。
【図17】第１～第６実施例による発光素子の製造方法を示す図である。
【図18】第１～第６実施例による発光素子の製造方法を示す図である。
【図19】第１～第６実施例による発光素子の製造方法を示す図である。
【図20】第１～第６実施例による発光素子の製造方法を示す図である。
【図21】第１～第６実施例による発光素子の製造方法を示す図である。
【図22】第１～第６実施例による発光素子の製造方法を示す図である。
【図23】第１～第６実施例による発光素子の製造方法を示す図である。
【図24】第１～第６実施例による発光素子の製造方法を示す図である。
【図25】第１～第６実施例による発光素子の製造方法を示す図である。
【図26】第１～第６実施例による発光素子の製造方法を示す図である。
【図27】第１～第６実施例による発光素子の製造方法を示す図である。
【図28】第１～第６実施例による発光素子の製造方法を示す図である。
【図29】第１～第６実施例による発光素子の製造方法を示す図である。
【図30】第１～第６実施例による発光素子の製造方法を示す図である。
【図31】第１～第６実施例による発光素子の製造方法を示す図である。
【図32】第１～第６実施例による発光素子の製造方法を示す図である。
【図33】第１～第６実施例による発光素子の製造方法を示す図である。
【図34】第１～第６実施例による発光素子の製造方法を示す図である。
【図35】第１～第６実施例による発光素子の製造方法を示す図である。
【図36】第１～第６実施例による発光素子の製造方法を示す図である。
【図37】第１～第６実施例による発光素子の製造方法を示す図である。
【図38】第１～第６実施例による発光素子の製造方法を示す図である。
【図39】第１～第６実施例による発光素子の製造方法を示す図である。
【図40】第１～第６実施例による発光素子の製造方法を示す図である。
【図41】第７実施例による発光素子の製造方法を示す図である。
【図42】第７実施例による発光素子の製造方法を示す図である。
【図43】第７実施例による発光素子の製造方法を示す図である。
【図44】第７実施例による発光素子の製造方法を示す図である。
【図45】第７実施例による発光素子の製造方法を示す図である。
【図46】第７実施例による発光素子の製造方法を示す図である。
【図47】第７実施例による発光素子の製造方法を示す図である。
【図48】第７実施例による発光素子の製造方法を示す図である。
【図49】実施例による第１発光素子と第２発光素子との間の大きさを比較するための概略図である。
【発明を実施するための形態】
【0048】
本開示は、多様な変更が可能であり、様々な形態に実施することができるが、特定の実施例だけを図面に例示し、これに基づいて本開示を説明する。しかし、本開示はこのような特定の開示形態に限定されるものではなく、本開示の思想および技術範囲に含まれるすべての変更、均等物または代替物は本開示に含まれるものと理解されるべきである。
【0049】
第１、第２などの用語は、多様な構成要素の説明に用いられるが、前記構成要素は、前記用語によって限定されてはならない。前記の用語は、１つの構成要素を他の構成要素から区別する目的でのみ用いられる。例えば、本開示の権利範囲を離れずに第１構成要素は第２構成要素と呼ぶことができ、同様に第２構成要素も第１構成要素と呼ぶことができる。単数の表現は、文脈上明白に異なる意味ではない限り、複数の表現を含む。
【0050】
本開示で「含む」又は「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定するものであり、１つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部分品又はこれらを組み合わせたもの等の存在又は付加の可能性を予め排除しないものと理解されるべきである。また、層、膜、領域、板等の部分が他の部分の「上に」あるとする場合、これは他の部分の「真上に」ある場合だけでなく、それらの間にさらに他の部分が位置する場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分の上（ｏｎ）に形成されたとする場合、形成された方向は上部方向のみに限定されず、側面や下部方向に形成されたものを含む。逆に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「真下に」ある場合だけでなく、それらの間にさらに他の部分が位置する場合も含む。
【0051】
本開示は、発光素子、発光素子の製造方法、および発光素子を含む表示装置に関する。以下では、添付の図を参照して、実施例による発光素子、発光素子の製造方法、および発光素子を含む表示装置について説明する。
【0052】
【0053】
【0054】
図１～図３は、第１実施例による発光素子を示す概略図である。図１は、第１実施例による発光素子ＬＤを示す概略断面図である。図２は、第１実施例による発光素子ＬＤを示す概略斜視図である。図３は、図１のＥＡ１領域の概略拡大図である。
【0055】
発光素子ＬＤは、光を発散するように構成される。発光素子ＬＤは、半導体積層構造ＥＳＳおよび絶縁層ＩＮＦを含むことができる。半導体積層構造ＥＳＳは、第１半導体層ＳＣＬ１、第２半導体層ＳＣＬ２、および第１半導体層ＳＣＬ１と第２半導体層ＳＣＬ２との間に配置された活性層ＡＬを含むことができる。実施例によれば、発光素子ＬＤは、電極層ＥＬＬをさらに含んでもよい。
【0056】
実施例によれば、第１半導体層ＳＣＬ１、活性層ＡＬ、および第２半導体層ＳＣＬ２は、発光素子ＬＤの長さＬ方向に沿って順次積層されることができる。本明細書において、長さＬ方向は、半導体積層構造ＥＳＳの各層が積層された方向であり得る。
【0057】
発光素子ＬＤは、様々な形状を有することができる。例えば、発光素子ＬＤは、一方向（例えば、長さＬ方向）に延びる柱状を有することができる。第１実施例による発光素子ＬＤの断面積は、長さＬ方向に沿って概ね均一であり得る。例えば、第２半導体層ＳＣＬ２の断面積、活性層ＡＬの断面積、および第１半導体層ＳＣＬ１の断面積は、概ね類似してもよい。以下の実施例において、各層の断面積は、例えば、長さＬ方向に対して直交する方向に切断した場合の断面積、又は、発光素子ＬＤの直径Ｄが定義される方向に沿う断面積である。
【0058】
発光素子ＬＤは、第１端部ＥＰ１と第２端部ＥＰ２を有することができる。半導体積層構造ＥＳＳは、第１端部ＥＰ１と第２端部ＥＰ２を有することができる。実施例によれば、発光素子ＬＤの第１端部ＥＰ１には第１半導体層ＳＣＬ１が隣接し、発光素子ＬＤの第２端部ＥＰ２には第２半導体層ＳＣＬ２が隣接することができる。実施例によれば、第２端部ＥＰ２には、電極層ＥＬＬが隣接することができる。実施例によれば、絶縁層ＩＮＦの絶縁突出部ＩＮＦ＿Ｐは、第２端部ＥＰ２に隣接することができる。
【0059】
発光素子ＬＤは、様々な大きさを有することができる。実施例によれば、発光素子ＬＤの直径Ｄ（または幅）と発光素子ＬＤの長さＬは、それぞれナノスケール乃至マイクロスケールを有することができる。ただし、本開示は必ずしもこれに限定されない。
【0060】
第１半導体層ＳＣＬ１は、第１導電型の半導体を含むことができる。第１半導体層ＳＣＬ１は、活性層ＡＬ上に配置され、第２半導体層ＳＣＬ２と異なるタイプ（導電型）の半導体層を含むことができる。例えば、第１半導体層ＳＣＬ１は、Ｎ型半導体層を含むことができる。例えば、第１半導体層ＳＣＬ１は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、およびＩｎＮの群のうちから選択される１つ以上を含むことができ、Ｓｉ、Ｇｅ、およびＳｎなどのような第１導電型ドーパントがドープされたＮ型半導体層を含むことができる。ただし、本開示は前述の例に限定されない。第１半導体層ＳＣＬ１は、様々な物質を含むことができる。
【0061】
活性層ＡＬは、第１半導体層ＳＣＬ１と第２半導体層ＳＣＬ２との間に配置されることができる。活性層ＡＬの位置は、特定の例に限定されず、発光素子ＬＤの種類によって多様に変更されることができる。
【0062】
活性層ＡＬは、単一量子井戸（ｓｉｎｇｌｅ－ｑｕａｎｔｕｍ ｗｅｌｌ）または多重量子井戸（ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｗｅｌｌ）構造を含むことができる。
【0063】
活性層ＡＬは、井戸層ＷＬおよび障壁層ＢＬを含むことができる。障壁層ＢＬは、量子井戸構造を形成するための量子障壁を形成することができ、井戸層ＷＬは、量子井戸構造を形成するための量子井戸を形成することができる。例えば、障壁層ＢＬは、ＧａＮを含むことができ、井戸層ＷＬは、ＩｎＧａＮを含むことができる。ただし、本開示は必ずしもこれに限定されない。
【0064】
実施例によれば、活性層ＡＬは、３次元量子井戸構造を有することができる。例えば、活性層ＡＬは、量子粒子ＱＤをさらに含んでもよい。例えば、障壁層ＢＬは、量子粒子ＱＤを含むことができ、井戸層ＷＬは、量子粒子ＱＤを含むことができる。量子粒子ＱＤは、活性層ＡＬ内の電子と正孔との間の再結合率を向上させることができ、これにより発光素子ＬＤの発光効率を改善することができる。
【0065】
実施例によれば、量子粒子ＱＤは、様々な物質を含むことができる。実施例によれば、量子粒子ＱＤはＩｎＧａＮを含むことができる。例えば、量子粒子ＱＤを形成するためのＩｎＧａＮは、ＩｎｘＧａ１－ｘＮの組成を有することができ、実施例によれば、Ｉｎは、ＩｎｘＧａ１－ｘＮに１０ａｔ％（原子パーセント）～３０ａｔ％の割合で含められ得る。ただし、本開示は必ずしもこれに限定されない。
【0066】
量子粒子ＱＤは、一量子直径ＱＤＳを有することができる。ここで、量子直径ＱＤＳは、量子粒子ＱＤにおいて定義される最も大きな直径を意味することができる。例えば、量子粒子ＱＤが球形である場合、量子直径ＱＤＳは球形の直径であり得る。量子粒子ＱＤが楕円形である場合、量子直径ＱＤＳは楕円形の長辺の長さであり得る。量子粒子ＱＤが不規則な形状を有する場合、量子粒子ＱＤにおいて定義される最も長い径を意味することができる。例えば、量子粒子ＱＤにおいて外郭の地点である第１地点と第２地点と間の離隔距離が定義されることができ、量子直径ＱＤＳは、離隔距離が最も大きい値を意味することができる。
【0067】
実施例によれば、量子直径ＱＤＳは、０．５ｎｍ～１０ｎｍであり得る。実施例によれば、量子直径ＱＤＳは、１ｎｍ～５ｎｍであり得る。実施例によれば、量子直径ＱＤＳは、活性層ＡＬの直径Ｄよりも小さくてもよい。実施例によれば、直径Ｄは、０．５ｎｍ～１０００ｎｍであり得る。実施例によれば、直径Ｄは、１ｎｍ～５００ｎｍであり得る。ただし、本開示は必ずしもこれに限定されない。
【0068】
実施例によれば、活性層ＡＬは、欠陥（ｄｅｆｅｃｔ）を含まないことが可能である。例えば、活性層ＡＬは、量子直径ＱＤＳに対応する大きさの欠陥を含まないことが可能である。実施例によれば、発光素子ＬＤを製造する際、量子粒子ＱＤを含む活性層ＡＬに対するエッチング工程を行わなくてもよい。例えば、活性層ＡＬをパターニングするためのエッチング工程を行わなくてもよい。これにより、量子粒子ＱＤがエッチング工程によって損傷するリスクを防止することができる。
【0069】
実験的に、量子粒子ＱＤがエッチング工程によって損傷する場合、量子粒子ＱＤが配置されていた空間は欠陥として提供されてしまう。しかしながら、実施例によれば、活性層ＡＬに対するエッチング工程を行うことなく発光素子ＬＤを製造できるので、発光素子ＬＤへの欠陥生成を防止することができ、発光素子ＬＤの発光効率を改善することができる。
【0070】
活性層ＡＬの第１側および／または第２側には、導電性ドーパントがドープされたクラッド層が形成されてもよい。例えば、クラッド層は、ＡｌＧａＮおよびＩｎＡｌＧａＮのうちの１つ以上を含むことができる。ただし、本開示は前述の例に必ずしも限定されない。
【0071】
第２半導体層ＳＣＬ２は、第２導電型の半導体を含むことができる。第２半導体層ＳＣＬ２は、活性層ＡＬ上に配置され、第１半導体層ＳＣＬ１と異なるタイプ（導電型）の半導体層を含むことができる。例えば、第２半導体層ＳＣＬ２は、Ｐ型半導体層を含むことができる。例えば、第２半導体層ＳＣＬ２は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、およびＩｎＮの群の中から選択された１つ以上の半導体材料を含むことができ、Ｇａ、Ｂ、およびＭｇなどのような第２導電型ドーパントがドープされたＰ型半導体層を含むことができる。ただし、本開示は前述の例に限定されない。第２半導体層ＳＣＬ２は、様々な物質を含むことができる。
【0072】
発光素子ＬＤの第１端部ＥＰ１と第２端部ＥＰ２にしきい電圧以上の電圧が印加される場合、活性層ＡＬで電子－正孔対は互いに再結合でき、発光素子ＬＤは光を発散することができる。このような原理を利用して発光素子ＬＤの発光を制御することによって、発光素子ＬＤは様々な装置で光源として用いられることができる。
【0073】
絶縁層ＩＮＦは、半導体積層構造ＥＳＳの一側面上に配置されることができる。絶縁層ＩＮＦは、活性層ＡＬの外面の少なくとも一部（例えば、第１半導体層ＳＣＬ１および第２半導体層ＳＣＬ２によってカバーされていない活性層ＡＬの側面）を囲むことができ、その他にも第１半導体層ＳＣＬ１および第２半導体層ＳＣＬ２のそれぞれの一部をさらに囲むことができる。
【0074】
本明細書において、「側面」は対象（ｏｂｊｅｃｔ）（例えば、半導体積層構造ＥＳＳ、活性層ＡＬ、第１半導体層ＳＣＬ１、または第２半導体層ＳＣＬ２など）の上面および下面以外の残りの領域の一部を含む領域を意味することができる。ここで、対象の上面と下面は、発光素子ＬＤ（あるいは半導体積層構造ＥＳＳ）の第１端部ＥＰ１または第２端部ＥＰ２に対応する面を意味することができる。実施例によれば、側面は、発光素子ＬＤ（あるいは半導体積層構造ＥＳＳ）の第１端部ＥＰ１と第２端部ＥＰ２との間の領域で定義される対象の外面の一部を意味することができる。
【0075】
絶縁層ＩＮＦは、互いに異なる極性を有する発光素子ＬＤの第１端部ＥＰ１および第２端部ＥＰ２を露出することができる。例えば、絶縁層ＩＮＦは、発光素子ＬＤの第１端部ＥＰ１および第２端部ＥＰ２に隣接する電極層ＥＬＬおよび第１半導体層ＳＣＬ１のそれぞれの一端を露出することができる。
【0076】
絶縁層ＩＮＦは、発光素子ＬＤの電気的安定性を確保することができる。また、絶縁層ＩＮＦは、発光素子ＬＤの表面欠陥を最小化して寿命および効率を向上させることができる。また、複数の発光素子ＬＤが互いに密接に配置されている場合、絶縁層ＩＮＦは、発光素子ＬＤ間のショート欠陥を防止することができる。
【0077】
絶縁層ＩＮＦは、無機材料を含むことができる。例えば、絶縁層ＩＮＦは、アルミニウム酸化物（ＡｌｘＯｙ）を含んでもよい。あるいは、実施例によれば、絶縁層ＩＮＦは、シリコン系物質を含んでもよい。例えば、シリコン系物質は、シリコン酸化物（ＳｉＯｘ）であり得る。
【0078】
実施例によれば、絶縁層ＩＮＦは、結晶性構造を含んだ無機材料を含むことができる。絶縁層ＩＮＦは、発光素子ＬＤを成長させるための成長ベースＧＳを形成する物質と同じ物質を含むことができる。
【0079】
例えば、成長ベースＧＳがサファイア基板であって、アルミニウム酸化物（ＡｌｘＯｙ）を含む場合、絶縁層ＩＮＦは、アルミニウム酸化物（ＡｌｘＯｙ）を含むことができる。あるいは成長ベースＧＳがシリコン基板（例えば、シリコン（Ｓｉ）あるいはシリコンカーバイド（ＳｉＣ）など）である場合、絶縁層ＩＮＦはシリコン系物質を含むことができる。
【0080】
これは、発光素子ＬＤの絶縁層ＩＮＦが、成長ベースＧＳがパターニングされて製造されることによるもので、詳細は後述する。
【0081】
絶縁層ＩＮＦは、絶縁突出部ＩＮＦ＿Ｐを含むことができる。絶縁突出部ＩＮＦ＿Ｐは、電極層ＥＬＬに比べて一方向（例えば、発光素子ＬＤの長さＬ方向）にさらに突出した絶縁層ＩＮＦの一部であり得る。絶縁突出部ＩＮＦ＿Ｐは、発光素子ＬＤの第２端部ＥＰ２に対応する一面の外郭ラインに沿って配置されることができる。例えば、絶縁突出部ＩＮＦ＿Ｐが形成されることにより、絶縁突出部ＩＮＦ＿Ｐが囲む領域内で電極層ＥＬＬ上には空間Ｓが形成されることができる。
【0082】
実施例によれば、絶縁突出部ＩＮＦ＿Ｐは、電極層ＥＬＬおよび半導体積層構造ＥＳＳよりもさらに突出するように配置されることができ、これにより、外部の影響から電極層ＥＬＬおよび半導体積層構造ＥＳＳをより効率的に保護することができる。
【0083】
電極層ＥＬＬは、第２半導体層ＳＣＬ２上に配置されることができる。電極層ＥＬＬは、第２端部ＥＰ２に隣接することができる。電極層ＥＬＬは、絶縁突出部ＩＮＦ＿Ｐが形成する空間Ｓに直接隣接することができる。
【0084】
電極層ＥＬＬは、第２半導体層ＳＣＬ２と電気的に接続されることができる。電極層ＥＬＬの一部は露出されることができる。例えば、絶縁層ＩＮＦは、電極層ＥＬＬの一面を露出することができる。電極層ＥＬＬは、第１端部ＥＰ１に対応する領域で露出されることができる。実施例によれば、電極層ＥＬＬの側面が露出されてもよい。
【0085】
実施例によれば、電極層ＥＬＬは、オーミック（Ｏｈｍｉｃ）コンタクト電極であり得る。ただし、本開示は前述の例に必ずしも限定されない。例えば、電極層ＥＬＬは、ショットキー（ｓｃｈｏｔｔｋｙ）コンタクト電極であり得る。
【0086】
実施例によれば、電極層ＥＬＬは、クロム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、これらの酸化物、および合金の群のうちの１つ以上を含むことができる。ただし、本開示は前述の例に必ずしも限定されない。実施例によれば、電極層ＥＬＬは、実質的に透明であってもよい。例えば、電極層ＥＬＬは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を含むことができる。これにより、電極層ＥＬＬは、発散された光を透過させることができる。
【0087】
実施例による発光素子ＬＤの構造は、前述の例に必ずしも限定されない。例えば、発光素子ＬＤは、第１半導体層ＳＣＬ１と活性層ＡＬとの間に配置される超格子（Ｓｕｐｅｒｌａｔｔｉｃｅ）層および／または活性層ＡＬと第２半導体層ＳＣＬ２との間に配置される歪み緩和層をさらに含んでもよい。
【0088】
実施例によれば、超格子層は、組成の異なる２つ以上の層が交互に積層された構造を有することができる。例えば、超格子層は、ＧａＮ層とＩｎＧａＮ層とが互いに交互に配置された構造を有することができる。実施例によれば、超格子層は、第１半導体層ＳＣＬ１と活性層ＡＬとの間の応力を緩和することができる。電子遮断層は、活性層ＡＬと第２半導体層ＳＣＬ２との間で電子の流れの少なくとも一部を遮断して、発光のための電子－正孔対の再結合効率を向上させることができる。
【0089】
実施例によれば、電子遮断層は、電子のオーバーフローを防止するために、第２半導体層ＳＣＬ２よりもバンドギャップエネルギーがさらに大きい物質を含むことができる。例えば、電子遮断層は、ＭｇのドープされたＡｌＧａＮを含むことができる。
【0090】
【0091】
【0092】
第２実施例による発光素子ＬＤは、バリア層ＢＡＲをさらに含む点が、第１実施例による発光素子ＬＤと異なる。第２実施例による発光素子ＬＤは、絶縁突出部ＩＮＦ＿Ｐ上に配置されたバリア層ＢＡＲをさらに含むことができる。
【0093】
バリア層ＢＡＲは、第２端部ＥＰ２に隣接して配置されることができる。バリア層ＢＡＲは、絶縁突出部ＩＮＦ＿Ｐで定義される空間Ｓに隣接して配置されることができる。
【0094】
バリア層ＢＡＲは、発光素子ＬＤの上方に見たとき（例えば、第１端部ＥＰ１から第２端部ＥＰ２に向かう方向から見たとき）、絶縁突出部ＩＮＦ＿Ｐの形状に対応する形状を有することができる。
【0095】
バリア層ＢＡＲは、導電性材料を含むことができる。この場合、発光素子ＬＤにアノード信号あるいはカソード信号を印加できる電極がより確実に電気的に接続されることができて、発光素子ＬＤに対する電気的接続不良を防止することができる。
【0096】
バリア層ＢＡＲは、ドライエッチングに対する耐性がある（ドライエッチングに対するエッチングレートが相対的に遅い）物質を含むことができる。例えば、バリア層ＢＡＲは、チタン（Ｔｉ）およびタンタル（Ｔａ）の群のうちの１つ以上を含むことができる。バリア層ＢＡＲは、発光素子ＬＤを製造する工程において、成長ベースＧＳに対するドライエッチング工程が進行される際、エッチングマスクの下部に配置されたバリア構造物であり得る。これに関する詳細は後述する。
【0097】
次に、図６を参照して、第３実施例による発光素子ＬＤについて説明する。前述した内容と重複する内容については説明を省略し、前述した実施例との相違点を中心に第３実施例について述べる。
【0098】
【0099】
第３実施例による発光素子ＬＤは、半導体積層構造ＥＳＳの断面積が発光素子ＬＤの長さＬによって異なることができ、絶縁層ＩＮＦの厚さが発光素子ＬＤの長さＬ方向によって異なることができるという点が、第２実施例による発光素子ＬＤと異なる。第３実施例による発光素子ＬＤの絶縁層ＩＮＦの厚さは、対応する位置での半導体積層構造ＥＳＳの断面積によって異なることができる。
【0100】
第３実施例において、半導体積層構造ＥＳＳの断面積は、発光素子ＬＤの直径Ｄが定義される方向に沿う断面積であり得る。
【0101】
半導体積層構造ＥＳＳの断面積は、第１端部ＥＰ１から第２端部ＥＰ２に向かうほど大きくなり得る。例えば、活性層ＡＬの断面積は、第１半導体層ＳＣＬ１の断面積よりも大きくてもよく、第２半導体層ＳＣＬ２の断面積よりも小さくてもよい。
【0102】
絶縁層ＩＮＦの厚さは、第１端部ＥＰ１から第２端部ＥＰ２に向かうほど小さくなり得る。例えば、活性層ＡＬに対応する位置での絶縁層ＩＮＦの厚さは、第１半導体層ＳＣＬ１に対応する位置での絶縁層ＩＮＦの厚さよりも小さくてもよく、第２半導体層ＳＣＬ２に対応する位置での絶縁層ＩＮＦの厚さよりも大きくてもよい。
【0103】
電極層ＥＬＬの断面積は、半導体積層構造ＥＳＳの断面積よりも大きくてもよい。電極層ＥＬＬに対応する位置での絶縁層ＩＮＦの厚さは、半導体積層構造ＥＳＳに対応する位置での絶縁層ＩＮＦの厚さよりも小さくてもよい。
【0104】
実施例によれば、絶縁層ＩＮＦの厚さは、半導体積層構造ＥＳＳの断面積の長さＬ方向に沿う変化に相補的に（ｃｏｍｐｌｅｍｅｎｔａｒｙ）決定されることができる。これにより、発光素子ＬＤの全体の断面積（あるいは直径Ｄ）は、長さＬ方向に沿って概ね均一であり得る。この場合、発光素子ＬＤが画素回路層ＰＣＬ（図１３参照）（例えば、バックプレーン（ｂａｃｋｐｌａｎｅ）層）上に効率よく配列されることができ、発光素子ＬＤの構造的安定性を確保することができる。
【0105】
実施例によれば、第１半導体層ＳＣＬ１と活性層ＡＬとが接する界面の面積は、活性層ＡＬの一面の面積および第１半導体層ＳＣＬ１の一面の面積と同じであってもよい。第２半導体層ＳＣＬ２と活性層ＡＬとが接する界面の面積は、活性層ＡＬの他面の面積および第２半導体層ＳＣＬ２の一面の面積と同じであってもよい。
【0106】
第３実施例によれば、バリア層ＢＡＲが絶縁層ＩＮＦ上に配置されることができ、発光素子ＬＤの第２端部ＥＰ２の周辺部に形成されることができる。バリア層ＢＡＲは、第２実施例を参照して前述した内容と同様に、ドライエッチングに対する耐性がある物質を含むことができる。実施例によれば、バリア層ＢＡＲを配置して、発光素子ＬＤの電気的接続性能を向上させることができる。
【0107】
次に、図７を参照して、第４実施例による発光素子ＬＤについて説明する。前述した内容と重複する内容については説明を省略し、前述した実施例との相違点を中心に第４実施例について述べる。
【0108】
【0109】
第４実施例による発光素子ＬＤは、バリア層ＢＡＲが形成されない点が、第３実施例による発光素子ＬＤと異なる。第４実施例による発光素子ＬＤは、半導体積層構造ＥＳＳの断面積と絶縁層ＩＮＦの厚さが相補的に形成されることができるが、バリア層ＢＡＲが配置されなくてもよい。
【0110】
実施例によれば、バリア層ＢＡＲが形成されなくてもよく、絶縁層ＩＮＦが形成された領域を基準にして発光素子ＬＤの長さＬが決定されることができる。この場合、絶縁層ＩＮＦと電極層ＥＬＬのそれぞれの一部は、発光素子ＬＤの第２端部ＥＰ２で均一な面を形成することができる。
【0111】
次に、図８を参照して、第５実施例による発光素子ＬＤについて説明する。前述した内容と重複する内容については説明を省略し、前述した実施例との相違点を中心に第６実施例について述べる。
【0112】
【0113】
第５実施例による発光素子ＬＤは、活性層ＡＬの断面積が第１半導体層ＳＣＬ１の断面積よりも大きくてもよく、第２半導体層ＳＣＬ２の断面積よりも小さくてもよいが、半導体積層構造ＥＳＳの各層の断面積がそれぞれ概ね均一であるという点が、第３実施例による発光素子ＬＤと異なる。
【0114】
実施例によれば、活性層ＡＬの第１活性面ＡＬＳ１は、第１半導体層ＳＣＬ１と接触する接触領域および第１半導体層ＳＣＬ１と接触しない非接触領域を含むことができる。例えば、第１半導体層ＳＣＬ１の断面積が活性層ＡＬの断面積よりも小さくてもよく、これにより第１半導体層ＳＣＬ１を介して拡散される電子の量を減少させることができる。
【0115】
実施例によれば、活性層ＡＬの第２活性面ＡＬＳ２は、全体的に第２半導体層ＳＣＬ２と接することができる。例えば、第２半導体層ＳＣＬ２の活性接触面ＡＣＳは、活性層ＡＬの第２活性面ＡＬＳ２と接触する第１領域Ａ１および活性層ＡＬの第２活性面ＡＬＳ２と非接触である第２領域Ａ２を含むことができる。第２領域Ａ２は、第１領域Ａ１の少なくとも一部を囲むことができる。
【0116】
実施例によれば、半導体積層構造ＥＳＳの各層の断面積を、差を有するように設計することで、第１半導体層ＳＣＬ１を介する電子のオーバーフローを防止することができる。これにより、実施例によれば、活性層ＡＬと第２半導体層ＳＣＬ２との間に電子遮断層が配置されなくてもよく、電子遮断層が別途配置されない場合にも電子のオーバーフローが防止され、これにより電子－正孔対の再結合効率を向上させることができる。実験的に、電子遮断層が活性層ＡＬと第２半導体層ＳＣＬ２との間に配置される場合、追加の積層による格子不整合が原因で、発光素子ＬＤ内で歪みが発生してしまう可能性がある。しかしながら、実施例によれば、電子のオーバーフローが防止されて発光効率が改善されると共に、追加の層が必須に要求されないので、工程ステップを簡素化することができる。また、追加の層が配置されないので、発光素子ＬＤ内での歪みを減少させることができる。
【0117】
実施例によれば、絶縁層ＩＮＦの厚さは、半導体積層構造ＥＳＳの各層の種類によって異なってもよい。例えば、活性層ＡＬに対応する位置での絶縁層ＩＮＦの厚さは、第１半導体層ＳＣＬ１に対応する位置での絶縁層ＩＮＦの厚さよりも小さくてもよく、第２半導体層ＳＣＬ２に対応する位置での絶縁層ＩＮＦの厚さよりも大きくてもよい。ここで、活性層ＡＬに対応する位置での絶縁層ＩＮＦの厚さは、概ね均一に定義されることができる。第１半導体層ＳＣＬ１に対応する位置での絶縁層ＩＮＦの厚さは、概ね均一に分布することができる。第２半導体層ＳＣＬ２に対応する位置での絶縁層ＩＮＦの厚さは、概ね均一に分布することができる。これにより、発光素子ＬＤは、長さＬ方向に沿って概ね均一な断面積（あるいは直径Ｄ）を有することができる。
【0118】
第５実施例によれば、バリア層ＢＡＲは、絶縁層ＩＮＦ上に配置されることができ、発光素子ＬＤの第２端部ＥＰ２の周辺部に形成されることができる。バリア層ＢＡＲは、第２実施例を参照して前述した内容と同様に、ドライエッチングに対する耐性がある物質を含むことができる。実施例によれば、バリア層ＢＡＲを配置して、発光素子ＬＤの電気的接続性能を向上させることができる。
【0119】
次に、図９を参照して、第６実施例による発光素子ＬＤについて説明する。前述した内容と重複する内容については説明を省略し、前述した実施例との相違点を中心に第１０実施例について述べる。
【0120】
【0121】
第６実施例による発光素子ＬＤは、バリア層ＢＡＲが形成されない点が、第５実施例による発光素子ＬＤと異なる。第６実施例による発光素子ＬＤは、活性層ＡＬの断面積が第１半導体層ＳＣＬ１の断面積よりも大きくてもよく、第２半導体層ＳＣＬ２の断面積よりも小さくてもよいが、半導体積層構造ＥＳＳの各層の断面積はそれぞれ概ね均一であり、バリア層ＢＡＲは配置されなくてもよい。
【0122】
実施例によれば、バリア層ＢＡＲが形成されなくてもよく、絶縁層ＩＮＦが形成された領域を基準にして発光素子ＬＤの長さＬが決定されることができる。この場合、絶縁層ＩＮＦと電極層ＥＬＬのそれぞれの一部は、発光素子ＬＤの第２端部ＥＰ２で均一な面を形成することができる。
【0123】
次に、図１０を参照して、第７実施例による発光素子ＬＤについて説明する。前述した内容と重複する内容については説明を省略し、前述した実施例との相違点を中心に第７実施例について述べる。
【0124】
【0125】
第７実施例による発光素子ＬＤは、内側絶縁層ＩＮＦ’をさらに含む点が、第１実施例による発光素子ＬＤと異なる。第７実施例による発光素子ＬＤは、電極層ＥＬＬに隣接して形成された内側絶縁層ＩＮＦ’をさらに含むことができる。
【0126】
第７実施例では、絶縁層ＩＮＦを第１絶縁層と呼ぶことができ、内側絶縁層ＩＮＦ’を第２絶縁層と呼ぶことができる。
【0127】
内側絶縁層ＩＮＦ’は、絶縁層ＩＮＦの内側面上に配置されることができる。内側絶縁層ＩＮＦ’の少なくとも一部は、電極層ＥＬＬと絶縁層ＩＮＦとの間に配置されることができる。内側絶縁層ＩＮＦ’は、発光素子ＬＤを上方に見たときに（例えば、第１端部ＥＰ１から第２端部ＥＰ２に向かう方向から見たときに）電極層ＥＬＬの少なくとも一部を囲むことができる。内側絶縁層ＩＮＦ’の少なくとも一部は、発光素子ＬＤを上方に見たときに（例えば、第１端部ＥＰ１から第２端部ＥＰ２に向かう方向から見たときに）絶縁層ＩＮＦによって囲まれることができる。
【0128】
本明細書において、内側面は、対象の中心部に向かう側面の一部を意味することができる。対象の中心部は、対象の上面または下面の中心領域を意味することができる。
【0129】
内側絶縁層ＩＮＦ’と絶縁層ＩＮＦは、互いに異なる内部構造を有することができる。例えば、内側絶縁層ＩＮＦ’は、非晶質（ａｍｏｒｐｈｏｕｓ）構造を有する物質を含むことができ、絶縁層ＩＮＦは、結晶性構造を有する物質を含むことができる。例えば、内側絶縁層ＩＮＦ’は、結晶性構造を有さない無機材料を含むことができるが、絶縁層ＩＮＦは、結晶性構造を有する無機材料を含むことができる。例えば、内側絶縁層ＩＮＦ’は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム酸化物（ＡｌｘＯｙ）、およびチタン酸化物（ＴｉＯｘ）の群のうちの１つ以上を含むことができる。ただし、本開示は前述の例に必ずしも限定されない。
【0130】
本実施例では、内側絶縁層ＩＮＦ’と絶縁層ＩＮＦは、互いに異なる工程で製造されることができる。例えば、絶縁層ＩＮＦは、成長ベースＧＳをパターニングすることによって製造された構造であり、内側絶縁層ＩＮＦ’は、別途の蒸着工程（例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程など）を介して製造された構造であり得る。実施例によれば、同じ数の成長ベースＧＳから、より多い数の発光素子ＬＤを製造することができて、工程にかかる費用を削減することができる。これに関する詳細は、図４１～図４９を参照して後述する。
【0131】
【0132】
図１１は、実施例による表示装置を示す概略平面図である。
【0133】
表示装置ＤＤは、光を発散するように構成される。表示装置ＤＤは、発光素子ＬＤを含む。実施例によれば、表示装置ＤＤは、様々な形態で提供されることができる。例えば、表示装置ＤＤは、スマートフォン、ノートパソコン、タブレットＰＣ（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ）、ウェアラブルデバイス（例えば、ヘッドマウントデバイス、スマートウォッチ、およびスマートグラスなど）、テレビ、または車両用インフォテインメントシステムなどに適用可能であり、その他に様々な実施形態に適用可能である。
【0134】
図１１を参照すると、表示装置ＤＤは、ベース層ＢＳＬおよびベース層ＢＳＬ上に配置された画素ＰＸＬを含むことができる。表示装置ＤＤは、画素ＰＸＬを駆動するための駆動回路部（例えば、走査駆動部およびデータ駆動部）、配線およびパッドをさらに含んでもよい。
【0135】
表示装置ＤＤは、表示領域ＤＡおよび非表示領域ＮＤＡを含むことができる。非表示領域ＮＤＡは、表示領域ＤＡ以外の領域を意味することができる。非表示領域ＮＤＡは、表示領域ＤＡの少なくとも一部を囲むことができる。
【0136】
ベース層ＢＳＬは、表示装置ＤＤのベース部材を形成することができる。ベース層ＢＳＬは、硬性または軟性の基板やフィルムであることができる。例えば、ベース層ＢＳＬは、ガラスまたは強化ガラスからなる硬性基板、プラスチックまたは金属材質の軟性基板（または薄膜フィルム）、または少なくとも一層の絶縁層であり得る。ベース層ＢＳＬの材料および／又は物性は特に限定されない。実施例によれば、ベース層ＢＳＬは実質的に透明であり得る。ここで、実質的に透明とは、一透過度以上に光を透過させ得ることを意味できる。他の実施例では、ベース層ＢＳＬは、半透明または不透明であり得る。また、ベース層ＢＳＬは、実施例によって反射性の物質を含んでもよい。
【0137】
表示領域ＤＡは、画素ＰＸＬが配置される領域を意味することができる。非表示領域ＮＤＡは、画素ＰＸＬが配置されていない領域を意味することができる。非表示領域ＮＤＡには、表示領域ＤＡの画素ＰＸＬに接続される駆動回路部、配線、およびパッドが配置されることができる。
【0138】
実施例によれば、画素ＰＸＬ（またはサブ画素ＳＰＸ）は、ストライプ（ｓｔｒｉｐｅ）またはペンタイル（ＰＥＮＴＩＬＥ（登録商標））配列構造などによって配列されることができる。ただし、本開示は必ずしもこれに限定されない。
【0139】
実施例によれば、画素ＰＸＬは、発光素子ＬＤを含む。画素ＰＸＬ（またはサブ画素ＳＰＸ）は、第１サブ画素ＳＰＸ１、第２サブ画素ＳＰＸ２、および第３サブ画素ＳＰＸ３を含むことができる。少なくとも１つの第１サブ画素ＳＰＸ１、第２サブ画素ＳＰＸ２、および第３サブ画素ＳＰＸ３は、様々な色の光を放出できる１つの画素ユニットＰＸＵを形成することができる。
【0140】
例えば、第１サブ画素ＳＰＸ１、第２サブ画素ＳＰＸ２、および第３サブ画素ＳＰＸ３のそれぞれは、一色の光を放出することができる。例えば、第１サブ画素ＳＰＸ１は、赤色（例えば、第１色）の光を放出する赤色画素であり、第２サブ画素ＳＰＸ２は、緑色（例えば、第２色）の光を放出する緑色画素であり、第３サブ画素ＳＰＸ３は、青色（例えば、第３色）の光を放出する青色画素であり得る。それぞれの画素ユニットＰＸＵを構成する第１サブ画素ＳＰＸ１、第２サブ画素ＳＰＸ２、および第３サブ画素ＳＰＸ３の色、種類および／または個数などは特定の例に限定されない。
【0141】
【0142】
サブ画素ＳＰＸは、発光領域ＥＭＡおよび非発光領域ＮＥＡを含むことができる。サブ画素ＳＰＸは、第１バンクＢＮＫ１、整列電極層ＥＬＴ、発光素子ＬＤ、および接続電極層ＣＮＥを含むことができる。
【0143】
発光領域ＥＭＡは、平面上で見たとき、第１バンクＢＮＫ１によって画定される開口部ＯＰＮと重畳することができる。発光領域ＥＭＡ内には、発光素子ＬＤが配置されることができる。非発光領域ＮＥＡには、発光素子ＬＤを配置しなくてもよい。
【0144】
第１バンクＢＮＫ１は、開口部ＯＰＮを形成（あるいは提供）することができる。例えば、第１バンクＢＮＫ１は、ベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）に突出する形状を有することができ、一領域を囲むことができる。実施例によれば、第１バンクＢＮＫ１によって画定される開口部ＯＰＮに発光素子ＬＤを含んだインクを供給して、発光素子ＬＤを開口部ＯＰＮ内に配置させることができる。
【0145】
実施例によれば、第１バンクＢＮＫ１は、アクリル樹脂（ａｃｒｙｌｉｃ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）、ポリエステル樹脂（ｐｏｌｙｅｓｔｅｒ ｒｅｓｉｎ）、ポリフェニレンスルファイド樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）等の有機物質を含むことができる。ただし、本開示は前述の例に限定されない。
【0146】
整列電極層ＥＬＴは、発光素子ＬＤを整列させるための電極を含むことができる。実施例によれば、整列電極層ＥＬＴは、第１電極ＥＬＴＡおよび第２電極ＥＬＴＧを含むことができる。実施例によれば、第１電極ＥＬＴＡは第１整列電極であり、第２電極ＥＬＴＧは第２整列電極であり得る。
【0147】
発光素子ＬＤは、整列電極層ＥＬＴ上に配置（または整列）されることができる。実施例によれば、発光素子ＬＤは、平面上で見たときに第１電極ＥＬＴＡと第２電極ＥＬＴＧとの間に整列されることができる。発光素子ＬＤは、発光ユニットＥＭＵを形成（または構成）することができる。
【0148】
実施例によれば、第１電極ＥＬＴＡおよび第２電極ＥＬＴＧは、発光領域ＥＭＡで第１方向ＤＲ１に沿って互いに離隔されることができる。
【0149】
実施例によれば、第１整列電極である第１電極ＥＬＴＡは、発光素子ＬＤを整列するために交流信号が供給される電極であり得る。第１電極ＥＬＴＡは、発光素子ＬＤが光を発散するために、アノード信号が供給される電極であり得る。第２整列電極である第２電極ＥＬＴＧは、発光素子ＬＤを整列するために、グラウンド信号が供給される電極であり得る。第２電極ＥＬＴＧは、発光素子ＬＤが光を発散するために、カソード信号が供給される電極であり得る。
【0150】
第１電極ＥＬＴＡ（あるいは第１整列電極）および第２電極ＥＬＴＧ（あるいは第２整列電極）には、発光素子ＬＤが整列される工程ステップにおいて、それぞれ第１整列信号および第２整列信号が供給（あるいは提供）されることができる。例えば、発光素子ＬＤを含んだインクを開口部ＯＰＮに供給（あるいは提供）し、第１電極ＥＬＴＡに第１整列信号を供給し、第２電極ＥＬＴＧに第２整列信号を供給することができる。第１整列信号と第２整列信号は、互いに異なる波形、電位、および／または位相を有することができる。例えば、第１整列信号は交流信号であり、第２整列信号はグラウンド信号であってもよい。ただし、本開示は前述の例に必ずしも限定されない。第１電極ＥＬＴＡと第２電極ＥＬＴＧとの間に（あるいはこれらの上に）電界が形成され、発光素子ＬＤは、前記電界に基づいて第１電極ＥＬＴＡと第２電極ＥＬＴＧとの間に整列されることができる。例えば、発光素子ＬＤは、前記電界による力（例えば、ＤＥＰ（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）力）によって移動（または回転）されて、第１整列電極と第２整列電極との上に整列（または配置）されることができる。
【0151】
発光素子ＬＤは、提供された電気的信号に基づいて光を発散することができる。例えば、発光素子ＬＤは、アノード接続電極ＣＮＥＡから提供された第１電気的信号（例えば、アノード信号）およびカソード接続電極ＣＮＥＣから提供された第２電気的信号（例えば、カソード信号）に基づいて光を提供することができる。
【0152】
発光素子ＬＤの第１端部ＥＰ１は、第１電極ＥＬＴＡに隣接するように配置され、発光素子ＬＤの第２端部ＥＰ２は、第２電極ＥＬＴＧに隣接するように配置されることができる。
【0153】
接続電極層ＣＮＥは、発光素子ＬＤの第１端部ＥＰ１および第２端部ＥＰ２上に配置されることができる。アノード接続電極ＣＮＥＡは、発光素子ＬＤの第１端部ＥＰ１に電気的に接続されるように第１端部ＥＰ１上に配置されることができる。カソード接続電極ＣＮＥＣは、発光素子ＬＤの第２端部ＥＰ２に電気的に接続されるように第２端部ＥＰ２上に配置されることができる。
【0154】
実施例によれば、接続電極層ＣＮＥは、アノード接続電極ＣＮＥＡ、およびカソード接続電極ＣＮＥＣを含むことができる。
【0155】
【0156】
図１３を参照すると、表示装置ＤＤは、画素回路層ＰＣＬおよび発光素子層ＥＭＬを含むことができる。
【0157】
画素回路層ＰＣＬは、発光素子ＬＤを駆動するための画素回路を含む層であり得る。画素回路層ＰＣＬは、ベース層ＢＳＬ、画素回路を形成するための金属層および前記金属層の間に配置された絶縁層を含むことができる。実施例によれば、ベース層ＢＳＬは、表示装置ＤＤを支持するための基底面を形成することができる。
【0158】
実施例によれば、画素回路は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含むことができる。画素回路は、記憶キャパシタをさらに含んでもよい。画素回路は、発光素子ＬＤと電気的に接続されて、発光素子ＬＤが光を発散するための電気的信号を提供することができる。
【0159】
発光素子層ＥＭＬは、画素回路層ＰＣＬ上に配置されることができる。発光素子層ＥＭＬは、第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２、整列電極層ＥＬＴ、第１絶縁膜ＩＮＳ１、第１バンクＢＮＫ１、発光素子ＬＤ、第２絶縁膜ＩＮＳ２、および接続電極層ＣＮＥを含むことができる。
【0160】
第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２は、保護層上に配置されることができる。第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２は、実施例によって様々な形状を有することができる。実施例において、第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２は、ベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）に突出してもよい。
【0161】
第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２は、発光素子ＬＤが発光領域ＥＭＡ内で容易に整列され得るように段差を形成することができる。実施例によれば、第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２は、隔壁であってもよい。実施例によれば、第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２は、少なくとも１つの有機物質および／または無機材料を含むことができる。ただし、本開示は特定の例に必ずしも限定されない。
【0162】
整列電極層ＥＬＴは、保護層および／または第１および第２絶縁パターンＩＮＰ１、ＩＮＰ２上に配置されることができる。第１電極ＥＬＴＡには、第１コンタクト部材を介して第１整列信号および／または第１電源が供給されることができる。第２電極ＥＬＴＧには、第２コンタクト部材を介して第２整列信号および／または第２電源が供給されることができる。
【0163】
第１絶縁膜ＩＮＳ１は、整列電極層ＥＬＴ上に配置されることができる。例えば、第１絶縁膜ＩＮＳ１は、第１電極ＥＬＴＡおよび第２電極ＥＬＴＧをカバーすることができる。
【0164】
第１バンクＢＮＫ１は、第１絶縁膜ＩＮＳ１上に配置されることができる。第１バンクＢＮＫ１は、前述したように、発光素子ＬＤを含んだインクが収容されることができる空間を形成することができる。
【0165】
発光素子ＬＤは、第１バンクＢＮＫ１が囲む領域内の第１絶縁膜ＩＮＳ１上に配置されることができる。実施例によれば、発光素子ＬＤは、アノード接続電極ＣＮＥＡおよびカソード接続電極ＣＮＥＣから提供された電気的信号（例えば、アノード信号およびカソード信号）に基づいて光を放出することができる。
【0166】
第２絶縁膜ＩＮＳ２は、発光素子ＬＤ上に配置されることができる。第２絶縁膜ＩＮＳ２は、発光素子ＬＤの活性層ＡＬをカバーすることができる。第２絶縁膜ＩＮＳ２は、発光素子ＬＤの少なくとも一部を露出することができる。例えば、第２絶縁膜ＩＮＳ２は、発光素子ＬＤの第１端部ＥＰ１および第２端部ＥＰ２をカバーしなくてもよく、これにより発光素子ＬＤの第１端部ＥＰ１および第２端部ＥＰ２は露出され、それぞれアノード接続電極ＣＮＥＡおよびカソード接続電極ＣＮＥＣと電気的に接続されることができる。実施例によれば、第２絶縁膜ＩＮＳ２の他の一部は、第１バンクＢＮＫ１および第１絶縁膜ＩＮＳ１上に配置されてもよい。
【0167】
発光素子ＬＤの整列が完了した後に発光素子ＬＤ上に第２絶縁膜ＩＮＳ２を形成する場合、発光素子ＬＤの整列された位置からの離脱を防止できる。
【0168】
第２絶縁膜ＩＮＳ２は、単一層または多重層の構造を有することができる。第２絶縁膜ＩＮＳ２は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌｘＯｙ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、およびチタン酸化物（ＴｉＯｘ）の群のうちの１つ以上を含むことができる。ただし、本開示は前述の例に限定されない。
【0169】
アノード接続電極ＣＮＥＡおよびカソード接続電極ＣＮＥＣは、第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２上に配置されることができる。アノード接続電極ＣＮＥＡは、発光素子ＬＤの第１端部ＥＰ１と電気的に接続されることができる。カソード接続電極ＣＮＥＣは、発光素子ＬＤの第２端部ＥＰ２と電気的に接続されることができる。
【0170】
アノード接続電極ＣＮＥＡは、第１絶縁膜ＩＮＳ１を貫通する第１コンタクト部ＣＮＴ１を介して第１電極ＥＬＴＡと電気的に接続されることができ、カソード接続電極ＣＮＥＣは、第１絶縁膜ＩＮＳ１を貫通する第２コンタクト部ＣＮＴ２を介して第２電極ＥＬＴＧと電気的に接続されることができる。実施例によれば、アノード接続電極ＣＮＥＡは、第１コンタクト部ＣＮＴ１を介して画素回路層ＰＣＬのラインと直接電気的に接続されてもよい。カソード接続電極ＣＮＥＣは、第２コンタクト部ＣＮＴ２を介して画素回路層ＰＣＬのラインと直接電気的に接続されてもよい。
【0171】
実施例によれば、アノード接続電極ＣＮＥＡおよびカソード接続電極ＣＮＥＣは、同じ工程内の同一時点にパターニングされてもよい。ただし、本開示は前述の例に必ずしも限定されない。アノード接続電極ＣＮＥＡおよびカソード接続電極ＣＮＥＣのうちのいずれか１つがパターニングされた後、残りの電極がパターニングされてもよい。
【0172】
【0173】
【0174】
【0175】
実施例によれば、第３～第６実施例による発光素子ＬＤは、長さＬ方向が垂直方向（例えば、ベース層ＢＳＬの厚さ方向、第３方向ＤＲ３）に向かうように整列されてもよい。例えば、図１４および図１５は、実施例による発光素子ＬＤの垂直方向の整列を示す。
【0176】
【0177】
例えば、発光素子ＬＤの第１端部ＥＰ１および第２端部ＥＰ２は、ベース層ＢＳＬの厚さ方向に互いに離隔されてもよい。実施例によれば、第１電極ＥＬＴＡと第２電極ＥＬＴＧは、発光素子ＬＤを挟んで、第３方向ＤＲ３に沿って互いに離隔されてもよい。これにより、発光素子ＬＤは、垂直方向に離隔された第１電極ＥＬＴＡと第２電極ＥＬＴＧとの間で、規定された電界に基づいて配列されることができる。
【0178】
【0179】
図１６を参照すると、表示領域ＤＡには、サブ画素ＳＰＸにそれぞれ対応するサブ画素領域ＳＰＸＡが形成されることができる。サブ画素領域ＳＰＸＡは、第１サブ画素ＳＰＸ１に対応する第１サブ画素領域ＳＰＸＡ１、第２サブ画素ＳＰＸ２に対応する第２サブ画素領域ＳＰＸＡ２、および第３サブ画素ＳＰＸ３に対応する第３サブ画素領域ＳＰＸＡ３を含むことができる。第１サブ画素領域ＳＰＸＡ１、第２サブ画素領域ＳＰＸＡ２、および第３サブ画素領域ＳＰＸＡ３は、第１方向ＤＲ１に沿って配列されることができる。
【0180】
第２バンクＢＮＫ２は、第１～第３サブ画素領域ＳＰＸＡ１、ＳＰＸＡ２、ＳＰＸＡ３の間または境界に配置され、第１～第３サブ画素領域ＳＰＸＡ１、ＳＰＸＡ２、ＳＰＸＡ３とそれぞれ重畳する空間（または領域）を画定することができる。第２バンクＢＮＫ２によって画定される空間は、色変換層ＣＣＬが提供できる領域であり得る。
【0181】
第２バンクＢＮＫ２は、発光素子層ＥＭＬで一つの領域を囲むように配置されることができる。第２バンクＢＮＫ２は、ベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）に突出して、一つの領域を画定することができ、開口部ＯＰＮには色変換層ＣＣＬが提供される空間が形成されることができる。
【0182】
第２バンクＢＮＫ２は、アクリル樹脂（ａｃｒｙｌｉｃ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）、ポリエステル樹脂（ｐｏｌｙｅｓｔｅｒ ｒｅｓｉｎ）、ポリフェニレンスルファイド樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ ｒｅｓｉｎ）、またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などの有機物質を含むことができる。ただし、本開示は必ずしもこれに限定されない。
【0183】
色変換層ＣＣＬは、第２バンクＢＮＫ２によって囲まれた空間内で、発光素子ＬＤ上に配置されることができる。色変換層ＣＣＬは、第１サブ画素ＳＰＸ１に配置された第１色変換層ＣＣＬ１、第２サブ画素ＳＰＸ２に配置された第２色変換層ＣＣＬ２、および第３サブ画素ＳＰＸ３に配置された散乱層ＬＳＬを含むことができる。
【0184】
色変換層ＣＣＬは、発光素子ＬＤ上に配置されることができる。色変換層ＣＣＬは、光の波長を変更するように構成されることができる。実施例によれば、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３は、互いに同じ色の光を放出する発光素子ＬＤを含むことができる。例えば、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３は、第３色（または青色）の光を放出する発光素子ＬＤを含むことができる。このような第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３上にそれぞれ色変換粒子を含んだ色変換層ＣＣＬが配置されることにより、フルカラーの画像を表示することができる。
【0185】
第１色変換層ＣＣＬ１は、発光素子ＬＤから放出される第３色の光を第１色の光に変換する第１色変換粒子を含むことができる。例えば、第１色変換層ＣＣＬ１は、ベース樹脂などのような一つのマトリックス材料内に分散された複数の第１量子ドットＱＤ１を含むことができる。
【0186】
実施例によれば、発光素子ＬＤが青色の光を放出する青色発光素子であり、第１サブ画素ＳＰＸ１が赤色画素である場合、第１色変換層ＣＣＬ１は、前記青色発光素子から放出される青色の光を赤色の光に変換する第１量子ドットＱＤ１を含むことができる。第１量子ドットＱＤ１は、青色光を吸収し、エネルギー遷移によって波長をシフトさせて赤色光を放出することができる。一方、第１サブ画素ＳＰＸ１が異なる色の画素である場合、第１色変換層ＣＣＬ１は、第１サブ画素ＳＰＸ１の色に対応する第１量子ドットＱＤ１を含むことができる。
【0187】
第２色変換層ＣＣＬ２は、発光素子ＬＤから放出される第３色の光を第２色の光に変換する第２色変換粒子を含むことができる。例えば、第２色変換層ＣＣＬ２は、ベース樹脂などのような一つのマトリックス材料内に分散された複数の第２量子ドットＱＤ２を含むことができる。
【0188】
実施例によれば、発光素子ＬＤが青色の光を放出する青色発光素子であり、第２サブ画素ＳＰＸ２が緑色画素である場合、第２色変換層ＣＣＬ２は、前記青色発光素子から放出される青色の光を緑色の光に変換する第２量子ドットＱＤ２を含むことができる。第２量子ドットＱＤ２は、青色の光を吸収し、エネルギー遷移によって波長をシフトさせて緑色光を放出することができる。一方、第２サブ画素ＳＰＸ２が異なる色の画素である場合、第２色変換層ＣＣＬ２は、第２サブ画素ＳＰＸ２の色に対応する第２量子ドットＱＤ２を含むことができる。
【0189】
実施例によれば、可視光線領域のうち比較的短い波長を有する青色の光をそれぞれ第１量子ドットＱＤ１および第２量子ドットＱＤ２に入射させることで、第１量子ドットＱＤ１および第２量子ドットＱＤ２の吸収係数を増加させることができる。これにより、最終的に、第１サブ画素ＳＰＸ１および第２サブ画素ＳＰＸ２から放出される光効率を向上させるとともに、優れた色再現性を確保することができる。また、同色の発光素子ＬＤ（例えば、青色発光素子）を利用して第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３の発光ユニットＥＭＵを構成することによって、表示装置ＤＤの製造効率を高めることができる。
【0190】
散乱層ＬＳＬは、発光素子ＬＤから放出される第３色（または青色）の光を効率的に利用するために備えられることができる。例えば、発光素子ＬＤが青色の光を放出する青色発光素子であり、第３サブ画素ＳＰＸ３が青色画素である場合、散乱層ＬＳＬは、発光素子ＬＤから放出される光を効率的に利用するために、少なくとも１種類の散乱体ＳＣＴを含むことができる。例えば、散乱体ＳＣＴは、シリカ（ｓｉｌｉｃａ；ＳｉＯｘ）（例えば、シリカビード（ｂｅａｄ）、中空シリカなど）、チタン酸化物（ＴｉＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、アルミニウム酸化物（ＡｌｘＯｙ）、インジウム酸化物（ＩｎｘＯｙ）、亜鉛酸化物（ＺｎＯｘ）、スズ酸化物（ＳｎＯｘ）、およびアンチモン酸化物（ＳｂｘＯｙ）の群のうちの１つ以上を含むことができる。ただし、本開示はこれに限定されない。
【0191】
一方、散乱体ＳＣＴが第３サブ画素ＳＰＸ３にのみ配置されるのではなく、第１色変換層ＣＣＬ１または第２色変換層ＣＣＬ２の内部にも選択的に含まれてもよい。実施例によれば、散乱体ＳＣＴを省略し、透明ポリマーを含む散乱層ＬＳＬが提供されてもよい。
【0192】
色変換層ＣＣＬ上には、第１キャッピング層ＣＰＬ１が配置されることができる。第１キャッピング層ＣＰＬ１は、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３にわたって提供されることができる。第１キャッピング層ＣＰＬ１は、色変換層ＣＣＬをカバーすることができる。第１キャッピング層ＣＰＬ１は、外部から水分または空気などの不純物が浸透して色変換層ＣＣＬを損傷させたり汚染させたりすることを防止できる。
【0193】
第１キャッピング層ＣＰＬ１は、無機層であって、シリコン窒化物（ＳｉＮｘ）、アルミニウム窒化物（ＡｌＮｘ）、チタン窒化物（ＴｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、アルミニウム酸化物（ＡｌｘＯｙ）、チタン酸化物（ＴｉＯｘ）、シリコン酸炭化物（ＳｉＯｘＣｙ）、およびシリコン酸窒化物（ＳｉＯｘＮｙ）の群のうちの１つ以上を含むことができる。
【0194】
第１キャッピング層ＣＰＬ１上には光学層ＯＰＬが配置されることができる。光学層ＯＰＬは、色変換層ＣＣＬから提供された光を全反射によって再利用して、光抽出効率を向上させる役割を果たすことができる。このため、光学層ＯＰＬは、色変換層ＣＣＬに比べて相対的に低い屈折率を有することができる。例えば、色変換層ＣＣＬの屈折率は約１．６～２．０であり、光学層ＯＰＬの屈折率は約１．１～１．３であり得る。
【0195】
光学層ＯＰＬ上には第２キャッピング層ＣＰＬ２が配置されることができる。第２キャッピング層ＣＰＬ２は、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３にわたって提供されることができる。第２キャッピング層ＣＰＬ２は、光学層ＯＰＬをカバーすることができる。第２キャッピング層ＣＰＬ２は、外部から水分または空気などの不純物が浸透して光学層ＯＰＬを損傷させたり汚染させたりすることを防止できる。
【0196】
第２キャッピング層ＣＰＬ２は無機層であって、シリコン窒化物（ＳｉＮｘ）、アルミニウム窒化物（ＡｌＮｘ）、チタン窒化物（ＴｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、アルミニウム酸化物（ＡｌｘＯｙ）、チタン酸化物（ＴｉＯｘ）、シリコン酸炭化物（ＳｉＯｘＣｙ）、およびシリコン酸窒化物（ＳｉＯｘＮｙ）の群のうちの１つ以上を含むことができる。
【0197】
第２キャッピング層ＣＰＬ２上には平坦化層ＰＬＬが配置されることができる。平坦化層ＰＬＬは、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３にわたって提供されることができる。
【0198】
平坦化層ＰＬＬは、アクリル樹脂（ａｃｒｙｌｉｃ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）、ポリエステル樹脂（ｐｏｌｙｅｓｔｅｒ ｒｅｓｉｎ）、ポリフェニレンスルファイド樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ ｒｅｓｉｎ）、またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などの有機物質を含むことができる。ただし、本開示は必ずしもこれに限定されず、平坦化層ＰＬＬは、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌｘＯｙ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）をはじめとする様々な種類の無機材料を含むことができる。
【0199】
平坦化層ＰＬＬ上にはカラーフィルタ層ＣＦＬが配置されることができる。カラーフィルタ層ＣＦＬは、各画素ＰＸＬの色に合致するカラーフィルタＣＦ１、ＣＦ２、ＣＦ３を含むことができる。第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３のそれぞれの色に合致するカラーフィルタＣＦ１、ＣＦ２、ＣＦ３が配置されることによって、表示装置ＤＤはフルカラーの画像を表示することができる。
【0200】
カラーフィルタ層ＣＦＬは、第１サブ画素ＳＰＸ１に配置され、第１サブ画素ＳＰＸ１から放出される光を選択的に透過させる第１カラーフィルタＣＦ１、第２サブ画素ＳＰＸ２に配置され、第２サブ画素ＳＰＸ２から放出される光を選択的に透過させる第２カラーフィルタＣＦ２、および第３サブ画素ＳＰＸ３に配置され、第３サブ画素ＳＰＸ３から放出される光を選択的に透過させる第３カラーフィルタＣＦ３を含むことができる。
【0201】
実施例によれば、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２および第３カラーフィルタＣＦ３は、それぞれ赤色カラーフィルタ、緑色カラーフィルタおよび青色カラーフィルタであり得るが、本開示は必ずしもこれに限定されない。以下では、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２および第３カラーフィルタＣＦ３のうち任意のカラーフィルタを指すか、又は２種類以上のカラーフィルタをまとめて指すときは「カラーフィルタＣＦ」という。
【0202】
第１カラーフィルタＣＦ１は、第１色変換層ＣＣＬ１とベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）に重畳することができる。第１カラーフィルタＣＦ１は、第１色（または赤色）の光を選択的に透過させるカラーフィルタ物質を含むことができる。例えば、第１サブ画素ＳＰＸ１が赤色画素である場合、第１カラーフィルタＣＦ１は赤色カラーフィルタ物質を含むことができる。
【0203】
第２カラーフィルタＣＦ２は、第２色変換層ＣＣＬ２とベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）に重畳することができる。第２カラーフィルタＣＦ２は、第２色（または緑色）の光を選択的に透過させるカラーフィルタ物質を含むことができる。例えば、第２サブ画素ＳＰＸ２が緑色画素である場合、第２カラーフィルタＣＦ２は緑色カラーフィルタ物質を含むことができる。
【0204】
第３カラーフィルタＣＦ３は、散乱層ＬＳＬとベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）に重畳することができる。第３カラーフィルタＣＦ３は、第３色（または青色）の光を選択的に透過させるカラーフィルタ物質を含むことができる。例えば、第３サブ画素ＳＰＸ３が青色画素である場合、第３カラーフィルタＣＦ３は青色カラーフィルタ物質を含むことができる。
【0205】
実施例によれば、第１～第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３の間に遮光層ＢＭをさらに配置してもよい。このように、遮光層ＢＭを第１～第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３の間に形成する場合、表示装置ＤＤの正面または側面から視認される混色不良を防止することができる。遮光層ＢＭの物質は特に限定されず、様々な遮光性物質で構成されることができる。例えば、遮光層ＢＭは、ブラックマトリックスを含むか、第１～第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３が互いに積層されて具現されてもよい。
【0206】
カラーフィルタ層ＣＦＬ上にはオーバーコート層ＯＣが配置されることができる。オーバーコート層ＯＣは、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３にわたって提供されることができる。オーバーコート層ＯＣは、カラーフィルタ層ＣＦＬをはじめとする下部部材をカバーできる。オーバーコート層ＯＣは、前述した下部部材に水分または空気が浸透することを防止できる。また、オーバーコート層ＯＣは、塵のような異物から前述した下部部材を保護することができる。
【0207】
オーバーコート層ＯＣは、アクリル樹脂（ａｃｒｙｌｉｃ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）、ポリエステル樹脂（ｐｏｌｙｅｓｔｅｒ ｒｅｓｉｎ）、ポリフェニレンスルファイド樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などの有機物質を含むことができる。ただし、本開示は必ずしもこれに限定されず、オーバーコート層ＯＣは、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、アルミニウム窒化物（ＡｌＮｘ）、アルミニウム酸化物（ＡｌｘＯｙ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、またはチタン酸化物（ＴｉＯｘ）をはじめとする様々な種類の無機材料を含むことができる。
【0208】
外郭フィルム層ＯＦＬは、オーバーコート層ＯＣ上に配置されることができる。外郭フィルム層ＯＦＬは、ベース層ＢＳＬの厚さ方向（例えば、第３方向ＤＲ３）を基準にして表示装置ＤＤの外郭に配置されて、外部影響を低減させることができる。外郭フィルム層ＯＦＬは、第１～第３サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３にわたって提供されることができる。実施例によれば、外郭フィルム層ＯＦＬは、ＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ）フィルム、低反射フィルム、偏光フィルム、および透過度制御フィルム（ｔｒａｎｓｍｉｔｔａｎｃｅ ｃｏｎｔｒｏｌｌａｂｌｅ ｆｉｌｍ）の群のうちの１つを含むことができる。ただし、本開示は必ずしもこれに限定されない。実施例によれば、画素ＰＸＬは、外郭フィルム層ＯＦＬではなく上部基板を含んでもよい。
【0209】
【0210】
【0211】
【0212】
第１～第６実施例による発光素子ＬＤの製造方法は、成長ベースの第１ベース領域をパターニングするステップＳ１００、半導体層を形成するステップＳ２００、成長ベースの第２ベース領域の一部をパターニングするステップＳ３００、および半導体積層構造を分離するステップＳ４００を含むことができる。
【0213】
図１７～図２６を参照して、第１実施例による発光素子ＬＤの製造方法について説明する。図１８～図２６は、第１実施例による発光素子ＬＤの製造方法を示す工程ステップ毎の概略図である。図１８、図１９、図２２～図２６は、第１実施例による発光素子ＬＤの製造方法を示す工程ステップ毎の概略断面図である。図２１および図２２は、第１実施例による発光素子ＬＤの製造方法を示す工程ステップ毎の概略平面図である。
【0214】
【0215】
本ステップ（ｐｈａｓｅ）において、第１ベース領域ＢＡ１および第２ベース領域ＢＡ２を含む成長ベースＧＳが設けられ、成長ベースＧＳの少なくとも一部がエッチングされることができる。第１ベース領域ＢＡ１は、成長ベースＧＳの一部がエッチングされるための領域に対応することができ、第２ベース領域ＢＡ２は、第１ベース領域ＢＡ１外の領域を含むことができる。
【0216】
実施例によれば、成長ベースＧＳをパターニングするために、ドライエッチング工程を行うことができる。例えば、成長ベースＧＳ上にバリア層ＢＡＲおよびマスクＭＡＳをパターニングすることができる。実施例によれば、バリア層ＢＡＲおよびマスクＭＡＳは、平面上で見たときに重畳してもよい。バリア層ＢＡＲおよびマスクＭＡＳは、成長ベースＧＳの一部領域に配置されなくてもよく、これにより未配置領域ＮＰを形成することができる。バリア層ＢＡＲおよびマスクＭＡＳは、未配置領域ＮＰで成長ベースＧＳを露出することができる。未配置領域ＮＰは、平面上で見たときに第１ベース領域ＢＡ１と重畳してもよい。
【0217】
実施例によれば、バリア層ＢＡＲは、マスクＭＡＳと成長ベースＧＳとの間に配置されることができる。実施例によれば、バリア層ＢＡＲは、成長ベースＧＳをカバーする保護構造であってもよく、後続の工程が行われるときに除去できる犠牲構造であってもよい。例えば、バリア層ＢＡＲは、犠牲構造であって、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を含むことができる。ただし、本開示は必ずしもこれに限定されない。
【0218】
成長ベースＧＳは、物質を成長させるためのベース板であり得る。例えば、成長ベースＧＳは、対象物質のエピタキシャル成長（ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）のためのウェハ（ｗａｆｅｒ）であり得る。
【0219】
成長ベースＧＳは、製造しようとする発光素子ＬＤの絶縁層ＩＮＦと同じ物質を含むことができる。例えば、前述したように、成長ベースＧＳがサファイア基板であって、アルミニウム酸化物（ＡｌｘＯｙ）を含む場合、絶縁層ＩＮＦはアルミニウム酸化物（ＡｌｘＯｙ）を含むことができる。あるいは、成長ベースＧＳがシリコン基板（例えば、シリコン（Ｓｉ）あるいはシリコンカーバイド（ＳｉＣ）など）である場合、絶縁層ＩＮＦはシリコン系物質を含むことができる。
【0220】
本ステップにおいて、成長ベースＧＳの第１ベース領域ＢＡ１はエッチングされ、成長ベースＧＳの第２ベース領域ＢＡ２はエッチングされなくてもよい。成長ベースＧＳの第１ベース領域ＢＡ１がエッチングされて、成長ベースＧＳの内部が凹んだホールＨが形成されることができる。
【0221】
例えば、バリア層ＢＡＲおよびマスクＭＡＳが配置されていない領域（例えば、未配置領域ＮＰ）は、第１ベース領域ＢＡ１と重畳することができる（あるいは対応することができる）。実施例によれば、バリア層ＢＡＲおよびマスクＭＡＳが配置された領域は、第２ベース領域ＢＡ２と重畳することができる（あるいは対応することができる)。
【0222】
本ステップにおいて、製造されたホールＨの形状は、製造しようとする発光素子ＬＤの半導体積層構造ＥＳＳの形状に対応することができる。例えば、本ステップにおいて、製造されたホールＨは、一方向に延びる柱状を有することができ、この場合、製造された発光素子ＬＤの半導体積層構造ＥＳＳは柱状を有することができる。実施例によれば、ホールＨは、長さ方向（例えば、成長ベースＧＳの厚さ方向）に沿って同じ断面積を有することができる。
【0223】
本ステップにおいて、製造されたホールＨの大きさは、発光素子ＬＤの半導体積層構造ＥＳＳの大きさに対応できる。例えば、本ステップで製造されたホールＨの長さは、製造された発光素子ＬＤの半導体積層構造ＥＳＳの長さに対応することができる。本ステップで製造されたホールＨの直径は、製造された発光素子ＬＤの半導体積層構造ＥＳＳの直径に対応することができる。
【0224】
実施例によれば、ホールＨは、井戸部と呼ぶことができる。
【0225】
本ステップにおいて、未配置領域ＮＰの形状は、製造しようとする発光素子ＬＤの断面の形状によって決定されることができる。例えば、成長ベースＧＳは、未配置領域ＮＰに対応する第１ベース領域ＢＡ１でエッチングされることができる。実施例によれば、第１ベース領域ＢＡ１（あるいはホールＨ）の形状は、平面上で見たときに円形状であり得る（図２０）。実施例によれば、第１ベース領域ＢＡ１の形状は、平面上で見たときに六角形状であり得る（図２１）。ただし、本開示はこれに限定されず、第１ベース領域ＢＡ１（あるいはホールＨ）の形状は、一多角形状など様々な形状を有することができる。
【0226】
図１７および図２２を参照すると、半導体層を形成するステップＳ２００において、半導体層を成長（あるいは形成）させることができる。実施例によれば、マスクＭＡＳを除去するステップが行われ、半導体層を順次形成して、半導体積層構造ＥＳＳおよび上部半導体積層構造ＥＳＳ’を形成することができる。半導体層は、エピタキシャル成長法など様々な方式で形成されることができる。
【0227】
本ステップにおいて、未ドープ半導体層ＵＳＣＬ、第１半導体層ＳＣＬ１、ＳＣＬ１’、活性層ＡＬ、ＡＬ’、および第２半導体層ＳＣＬ２、ＳＣＬ２’が順次形成されることができる。これにより、第１ベース領域ＢＡ１と重畳する（例えば、対応する）位置には、半導体積層構造ＥＳＳが提供され、第２ベース領域ＢＡ２と重畳する（例えば、対応する）位置には、上部半導体積層構造ＥＳＳ’が提供されることができる。
【0228】
後続の工程が行われることにより、発光素子ＬＤを形成する半導体積層構造ＥＳＳに対する直接的なエッチング工程を行うことなく、個別にパターニングされた半導体積層構造ＥＳＳを製造することができる。
【0229】
実験的に、発光素子ＬＤを形成するため、半導体積層構造ＥＳＳに対してエッチング工程が進行され、個別にパターニングされる場合、半導体積層構造ＥＳＳの外面が損傷し、発光効率が減少（例えば、非発光再結合現象の増加など）してしまうリスクがあり得る。
【0230】
実施例によれば、半導体積層構造ＥＳＳの外面は、露出された半導体積層構造ＥＳＳの少なくとも一部領域を含む領域を意味することができる。半導体積層構造ＥＳＳの外面は、露出された半導体積層構造ＥＳＳの側面であってもよく、露出された半導体積層構造ＥＳＳの上面であってもよい。例えば、半導体積層構造ＥＳＳの外面は、半導体積層構造ＥＳＳの形状を定義する外郭領域を含むことができる。
【0231】
しかしながら、実施例によれば、半導体積層構造ＥＳＳに対して適用されるエッチング工程を行うことなく、半導体積層構造ＥＳＳを個別にパターニングすることができ、したがって、発光素子ＬＤの発光効率が低減するリスクを実質的に減少させることができる。例えば、発光素子ＬＤにおける不要な漏洩電流を減少させることができ、発光素子ＬＤにおける非発光再結合などの発生を減少させることができる。これにより、発光素子ＬＤは、非常に丈夫なダイオードとして提供されることができる。
【0232】
実施例によれば、後続の工程が行われるときに、絶縁層ＩＮＦを形成可能な成長ベースＧＳの一部と半導体積層構造ＥＳＳとが互いに接触するステップは、半導体積層構造ＥＳＳを成長させるステップと同じ工程で行われることができる。絶縁層ＩＮＦを形成する別途の蒸着工程などを行うことなく、半導体積層構造ＥＳＳの外面は保護（ｐａｓｓｉｖａｔｅｄ）されることができる。例えば、本ステップにおいて、絶縁層ＩＮＦは、半導体積層構造ＥＳＳをカバーすることができる。本ステップにおいて、絶縁層ＩＮＦは、半導体積層構造ＥＳＳを保護するためのキャッピング構造を形成することができる。
【0233】
実施例によれば、上部半導体積層構造ＥＳＳ’は、第２ベース領域ＢＡ２と重畳する位置から一方向に突出するように形成されることができ、一領域を囲むようにパターニングされることができる。例えば、上部半導体積層構造ＥＳＳ’は、上部ホールＵＨを囲むことができる。上部ホールＵＨは、平面上で見たときに第１ベース領域ＢＡ１および半導体積層構造ＥＳＳと重畳することができる。
【0234】
実施例によれば、活性層ＡＬ、ＡＬ’を形成するための井戸層ＷＬおよび障壁層ＢＬを交互に形成（または蒸着）することができる。これにより、活性層ＡＬ、ＡＬ’は、量子井戸構造を有するように製造されることができる。実施例によれば、活性層ＡＬの成長条件を制御して、井戸層ＷＬおよび障壁層ＢＬが量子粒子ＱＤを含むように製造することができる。量子粒子ＱＤは、分子線エピタキシー法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）など様々な方式で形成されることができ、成長条件を制御することで量子粒子ＱＤの大きさなどを調節することができる。
【0235】
一方、図２３を参照すると、半導体積層構造ＥＳＳおよび上部半導体積層構造ＥＳＳ’を形成した後、ベース電極層ＥＬＬ０を形成（または蒸着）するステップをさらに行ってもよい。
【0236】
例えば、ベース電極層ＥＬＬ０は、第１ベース領域ＢＡ１および第２ベース領域ＢＡ２にわたって形成されることができる。実施例によれば、ベース電極層ＥＬＬ０は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を含むことができる。ベース電極層ＥＬＬ０は、スパッタリング工程など様々な方式で形成されることができ、本開示は特定の例に限定されない。
【0237】
図１７、図２４、および図２５を参照すると、成長ベースの第２ベース領域の一部をパターニングするステップＳ３００において、成長ベースＧＳの少なくとも一部が除去されることができ、上部半導体積層構造ＥＳＳ’が除去されることができる。
【0238】
本ステップにおいて、第２ベース領域ＢＡ２と重畳する成長ベースＧＳの少なくとも一部領域および上部半導体積層構造ＥＳＳ’を除去するためのドライエッチング工程を行うことができる。ドライエッチングは、第２ベース領域ＢＡ２の少なくとも一部に対して行うことができ、第１ベース領域ＢＡ１に対して行わなくてもよい。
【0239】
例えば、本ステップで行われるドライエッチング工程は、第１ベース領域ＢＡ１に対して行われなくてもよく、これにより半導体積層構造ＥＳＳはエッチングされないことができる。本ステップで行われるドライエッチング工程は、第２ベース領域ＢＡ２に対して行われることができ、第２ベース領域ＢＡ２の少なくとも一部領域では行われなくてもよい。
【0240】
本ステップにおいて、半導体積層構造ＥＳＳに直接隣接する成長ベースＧＳの少なくとも一部は、エッチング工程で除去されないことがある。本ステップにおいて、成長ベースＧＳの一部として半導体積層構造ＥＳＳに隣接し、エッチング工程で除去されなかった一部は、半導体積層構造ＥＳＳをカバーする絶縁層ＩＮＦとして提供されることができる。
【0241】
絶縁層ＩＮＦを形成するための蒸着工程を行うことなく、半導体積層構造ＥＳＳをカバーする絶縁層ＩＮＦを製造することができる。
【0242】
実施例によれば、成長ベースＧＳの一部は、発光素子ＬＤの絶縁層ＩＮＦを形成することができる。実施例によれば、成長ベースＧＳと絶縁層ＩＮＦは同じ物質を含むことができる。例えば、成長ベースＧＳが結晶性構造を含んだ物質を含むことができ、絶縁層ＩＮＦも同様に結晶性構造を含んだ物質を含むことができる。
【0243】
本ステップにおいて、第２ベース領域ＢＡ２の一部の領域を残すことにより、絶縁突出部ＩＮＦ＿Ｐが形成されることができる。絶縁突出部ＩＮＦ＿Ｐは、半導体積層構造ＥＳＳの側面を全体的にカバーすることができる。
【0244】
本ステップにおいて、第２ベース領域ＢＡ２に適用されるエッチング工程は、上側から下側に向かうエッチング方向ＥＤＲに沿って行われることができる。実施例によれば、第２ベース領域ＢＡ２に適用されるエッチング工程（例えば、エッチング範囲）は、エッチング方向ＥＤＲに沿って第１ベース領域ＢＡ１と重畳しなくてもよく、第２ベース領域ＢＡ２に適用されるエッチング工程は、エッチング方向ＥＤＲに沿って第２ベース領域ＢＡ２と重畳するが、第２ベース領域ＢＡ２の一部と重畳しないことによって、絶縁層ＩＮＦとして製造されることができる。エッチング工程は、第１ベース領域ＢＡ１に適用されないことから、活性層ＡＬに形成された量子粒子ＱＤには適用されないようにすることができる。
【0245】
実験的に、エッチング方向ＥＤＲに沿ってエッチング工程が適用される領域が量子粒子ＱＤと重畳する場合、量子粒子ＱＤが損傷し、量子粒子ＱＤが配置されていた領域は活性層ＡＬの欠陥として提供されてしまう。この場合、発生した欠陥は、発光素子ＬＤの発光効率を低減させるリスクを発生させる可能性がある。しかしながら、実施例によれば、量子粒子ＱＤに対してエッチング工程が適用されるリスクを実質的に解消できることから、発光素子ＬＤの欠陥が防止され、発光素子ＬＤの発光効率を向上させることができる。
【0246】
図１７および図２６を参照すると、半導体積層構造を分離するステップＳ３００において、第１半導体層ＳＣＬ１および絶縁層ＩＮＦのそれぞれの一部がカットされて、個別に分離された発光素子ＬＤが提供されることができる。
【0247】
本ステップにおいて、発光素子ＬＤを分離するためにレーザリフトオフなどの工程を行うことができる。ただし、本開示はこれに限定されず、様々な工程を適用することができる。
【0248】
図１７、図２７～図３０を参照して、第２実施例による発光素子ＬＤの製造方法について説明する。図２７～図３０は、第２実施例による発光素子の製造方法を示す工程ステップ毎の概略図である。前述した内容と重複する内容については説明を省略する。
【0249】
第２実施例による発光素子ＬＤの製造方法は、成長ベースＧＳ上に配置されたバリア層ＢＡＲがドライエッチングに対する耐性がある物質を含む点が、前述した第１実施例による発光素子ＬＤの製造方法と異なる。
【0250】
第２実施例による発光素子ＬＤの製造方法では、バリア層ＢＡＲは、チタン（Ｔｉ）などのドライエッチングに対する耐性がある物質を含むことができる。例えば、バリア層ＢＡＲは、チタン（Ｔｉ）などのドライエッチングに対する耐性がある物質を含むことができる。そして、第２実施例による発光素子ＬＤの製造方法では、第２ベース領域ＢＡ２上には半導体層が形成されなくてもよい。
【0251】
例えば、図１７および図２７を参照すると、半導体層を形成するステップＳ２００において、第２ベース領域ＢＡ２内のバリア層ＢＡＲ上に半導体層が形成されることなく、第１ベース領域ＢＡ１内には半導体積層構造ＥＳＳが形成されることができる。
【0252】
図２８を参照すると、ベース電極層ＥＬＬ０が第１ベース領域ＢＡ１および第２ベース領域ＢＡ２にわたって形成されることができ、ベース電極層ＥＬＬ０は、バリア層ＢＡＲを少なくともカバーすることができる。
【0253】
【0254】
例えば、第２ベース領域ＢＡ２内の成長ベースＧＳの少なくとも一部がエッチングされ、第２ベース領域ＢＡ２内に残存した成長ベースＧＳの一部が絶縁層ＩＮＦを形成することができる。
【0255】
実施例によれば、バリア層ＢＡＲは、エッチングに対する耐性がある物質を含み得ることから、本エッチング工程が行われた後に、バリア層ＢＡＲの少なくとも一部は絶縁層ＩＮＦ上に残存することができる。
【0256】
図１７および図３０を参照すると、半導体積層構造を分離するステップＳ４００において、第１半導体層ＳＣＬ１および絶縁層ＩＮＦのそれぞれの一部がカットされて、個別に分離された発光素子ＬＤが提供されることができる。
【0257】
これにより、前述したように、第２実施例による発光素子ＬＤは半導体積層構造ＥＳＳおよび絶縁層ＩＮＦを含むことができるが、絶縁層ＩＮＦ上にバリア層ＢＡＲが配置された構造を含むことができる。
【0258】
図１７、図３１～図３５を参照して、第３実施例および第４実施例による発光素子ＬＤの製造方法について説明する。図３１～図３５は、第３実施例および第４実施例による発光素子の製造方法を説明するための工程ステップ毎の概略図である。前述した内容と重複する内容については説明を省略する。
【0259】
第３実施例および第４実施例による発光素子ＬＤの製造方法は、ホールＨによって画定される（例えば、ホールＨと隣接する）成長ベースＧＳの内側面が傾斜面を有するように、第１ベース領域ＢＡ１に対するエッチング工程が行われる点が、前述した第１実施例による発光素子ＬＤの製造方法と異なる。
【0260】
第３および第４実施例による発光素子ＬＤの製造方法において、第１ベース領域ＢＡ１内の成長ベースＧＳは、深い位置ほど狭い面積がエッチングされることができる。この場合、ホールＨは、成長ベースＧＳの深い位置ほど小さな断面積を有することができる。
【0261】
例えば、ホールＨは、錐台状を有することができる。例えば、ホールＨは、断面の形状に応じて円錐台または多角錐台であり得る。例えば、ホールＨは、四角錐台または六角錐台であり得る。ただし、本開示は特定の例に限定されない。
【0262】
図１７および図３２を参照すると、半導体層を形成するステップＳ２００において、ホールＨに半導体層を順次形成することができ、これにより、長さ方向に沿って異なる断面積を有する半導体積層構造ＥＳＳを形成することができる。
【0263】
その後、図３３を参照すると、半導体積層構造ＥＳＳ上に電極層ＥＬＬをパターニングして、電極層ＥＬＬを半導体積層構造ＥＳＳのそれぞれの第２半導体層ＳＣＬ２上に配置することができる。
【0264】
【0265】
例えば、第２ベース領域ＢＡ２内の成長ベースＧＳの少なくとも一部がエッチングされ、第２ベース領域ＢＡ２内に残存した成長ベースＧＳの一部が絶縁層ＩＮＦを形成することができる。
【0266】
実施例によれば、エッチング工程を行う方向は、半導体積層構造ＥＳＳの側面が延びる方向と異なることから、絶縁層ＩＮＦは、第２半導体層ＳＣＬ２から第１半導体層ＳＣＬ１に向かうほど厚い厚さを有することができる。
【0267】
実施例によれば、バリア層ＢＡＲは、エッチングに対する耐性がある物質を含むことができ、本エッチング工程が行われた後にバリア層ＢＡＲの少なくとも一部は絶縁層ＩＮＦ上に残存することができ、この場合、第３実施例による発光素子ＬＤが製造されることができる。
【0268】
実施例によれば、バリア層ＢＡＲがエッチングに対する耐性がある物質ではない物質（例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）など）を含む場合、バリア層ＢＡＲは除去され、この場合、第４実施例による発光素子ＬＤが製造されることができる。
【0269】
図１７および図３５を参照すると、半導体積層構造を分離するステップＳ４００において、第１半導体層ＳＣＬ１および絶縁層ＩＮＦのそれぞれの一部がカットされて、個別に分離された発光素子ＬＤが提供されることができる。
【0270】
これにより、前述したように、第３実施例および第４実施例による発光素子ＬＤは、半導体積層構造ＥＳＳおよび絶縁層ＩＮＦを含むことができ、発光素子ＬＤの長さＬ方向に沿って半導体積層構造ＥＳＳの異なる断面積を有する構造を含むように製造されることができる。
【0271】
図１８、図３６～図４０を参照して、第５実施例および第６実施例による発光素子ＬＤの製造方法について説明する。図３６～図４０は、第５実施例および第６実施例による発光素子の製造方法を説明するための工程ステップ毎の概略図である。前述した内容と重複する内容については説明を省略する。
【0272】
第５実施例および第６実施例による発光素子ＬＤの製造方法は、ホールＨが段差を有する複数の領域を含むように、第１ベース領域ＢＡ１に対するエッチング工程が行われる点が、前述した第１実施例による発光素子ＬＤの製造方法と異なる。
【0273】
第５および第６実施例による発光素子ＬＤの製造方法において、第１ベース領域ＢＡ１内の成長ベースＧＳは、段差を有するようにエッチングされることができ、深い位置ほど狭い面積がエッチングされることができる。
【0274】
図１７および図３６を参照すると、成長ベースの第１ベース領域をパターニングするステップＳ１００において、ホールＨは、互いに流動的に接続された第１ホールＨ１、第２ホールＨ２、および第３ホールＨ３を含むことができる。第１ホールＨ１、第２ホールＨ２、および第３ホールＨ３は、それぞれ均一な断面積を有することができる。
【0275】
第１ホールＨ１、第２ホールＨ２、および第３ホールＨ３は、互いに異なるサイズを有するが、対応する形状を有することができる。ここで、対応する形状は錐台形状であり得る。実施例によれば、錐台の形状は円錐台あるいは多角錐台であることができる。多角錐台は、四角錐台あるいは六角錐台であり得る。ただし、本開示は特定の例に限定されない。
【0276】
実施例によれば、第２ホールＨ２の断面積は、第１ホールＨ１の断面積よりも大きくてもよく、第３ホールＨ３の断面積よりも小さくてもよい。これにより、ホールＨは、略Ｔ字状を有することができる。
【0277】
図１７および図３７を参照すると、半導体層を形成するステップＳ２００において、ホールＨに半導体層を順次形成することができる。実施例によれば、第１ホールＨ１に第１半導体層ＳＣＬ１を形成することができ、第２ホールＨ２に活性層ＡＬを形成することができ、第３ホールＨ３に第２半導体層ＳＣＬ２を形成することができる。
【0278】
その後、図３８を参照すると、半導体積層構造ＥＳＳ上に電極層ＥＬＬをパターニングして、電極層ＥＬＬを半導体積層構造ＥＳＳのそれぞれの第２半導体層ＳＣＬ２上に配置することができる。
【0279】
【0280】
例えば、第２ベース領域ＢＡ２内の成長ベースＧＳの少なくとも一部がエッチングされ、第２ベース領域ＢＡ２内に残存した成長ベースＧＳの一部が絶縁層ＩＮＦを形成することができる。
【0281】
実施例によれば、エッチング工程が行われる方向は半導体積層構造ＥＳＳの側面が延びる方向と異なりながら、第１半導体層ＳＣＬ１、活性層ＡＬ、および第２半導体層ＳＣＬ２のそれぞれの断面積が異なることから、これに相補的に形成された絶縁層ＩＮＦは第１半導体層ＳＣＬ１、活性層ＡＬ、および第２半導体層ＳＣＬ２のそれぞれに対応する位置で異なる厚さを有することができる。
【0282】
実施例によれば、バリア層ＢＡＲは、エッチングに対する耐性がある物質を含むことができ、本エッチング工程が行われた後に、バリア層ＢＡＲの少なくとも一部は絶縁層ＩＮＦ上に残存することができ、この場合、第５実施例による発光素子ＬＤが製造されることができる。
【0283】
実施例によれば、バリア層ＢＡＲがエッチングに対する耐性がある物質ではない物質（例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）など）を含む場合、バリア層ＢＡＲは除去され、この場合に第６実施例による発光素子ＬＤが製造されることができる。
【0284】
図１７および図４０を参照すると、半導体積層構造を分離するステップＳ４００において、第１半導体層ＳＣＬ１および絶縁層ＩＮＦのそれぞれの一部がカットされて、個別に分離された発光素子ＬＤが提供されることができる。
【0285】
これにより、前述したように、第３実施例および第４実施例による発光素子ＬＤは、半導体積層構造ＥＳＳおよび絶縁層ＩＮＦを含むことができ、発光素子ＬＤの長さＬ方向に沿って半導体積層構造ＥＳＳの異なる断面積を有する構造を含むように製造されることができる。
【0286】
【0287】
図４１～図４８は、第７実施例による発光素子の製造方法を示す図である。図４１は、第７実施例による発光素子の製造方法を示すフローチャートである。図４２～図４８は、第７実施例による発光素子ＬＤの製造方法を示す工程ステップ毎の概略図である。図４９は、実施例による第１発光素子と第２発光素子との間の大きさを比較するための概略図である。前述した内容と重複する内容については説明を省略する。
【0288】
図４１を参照すると、第７実施例による発光素子の製造方法は、成長ベースの第１ベース領域をパターニングするステップＳ１０００、半導体層を形成するステップＳ２０００、上部絶縁層を形成するステップＳ３０００、電極層を形成するステップＳ４０００、上部半導体積層構造を分離するステップＳ５０００、成長ベースの第２ベース領域の一部をパターニングするステップＳ６０００、および半導体積層構造を分離するステップＳ７０００を含むことができる。
【0289】
図４１および図４２を参照すると、第７実施例による発光素子の製造方法を行うために、成長ベースの第１ベース領域をパターニングするステップＳ１０００が行われることができる。例えば、成長ベースＧＳの一部をパターニングして、製造しようとする発光素子ＬＤの半導体積層構造ＥＳＳの形状に対応するパターンを形成することができる。そして、半導体層を形成するステップＳ２０００が行われて、第１ベース領域ＢＡ１には半導体積層構造ＥＳＳが形成され、第２ベース領域ＢＡ２には成長ベースＧＳ上に上部半導体積層構造ＥＳＳ’が形成されることができる。
【0290】
例えば、成長ベースＧＳのパターニングされた凹部内で半導体層が成長して、下部半導体層を形成する半導体積層構造ＥＳＳが製造されることができ、成長ベースＧＳのパターニングされていない突出部上に半導体層が成長して、上部半導体積層構造ＥＳＳ’が製造されることができる。実施例によれば、上部半導体積層構造ＥＳＳ’は、上部未ドープ半導体層ＵＳＣＬ’、上部第１半導体層ＳＣＬ１’、上部活性層ＡＬ’、および上部第２半導体層ＳＣＬ２’を含むことができる。
【0291】
前述と同様に、実施例による半導体積層構造ＥＳＳに対する直接的なエッチング工程なしに、個別の半導体積層構造ＥＳＳを形成できることから、半導体積層構造ＥＳＳの構造的安定性が向上し、発光素子ＬＤの発光効率を改善させることができる。
【0292】
図４１、図４３、および図４４を参照すると、上部絶縁層を形成するステップＳ３０００において、上部半導体積層構造ＥＳＳ’をカバーする上部ベース絶縁層ＩＮＦ０’が形成（または蒸着）されることができ、上部ベース絶縁層ＩＮＦ０’をエッチングして、外側絶縁層ＯＩＮＦおよび内側絶縁層ＩＮＦ’を形成することができる。
【0293】
例えば、上部ベース絶縁層ＩＮＦ０’は、第１ベース領域ＢＡ１と第２ベース領域ＢＡ２とにわたって形成されることができる。これにより、上部ベース絶縁層ＩＮＦ０’の一部は、上部半導体積層構造ＥＳＳ’上に配置されることができ、上部ベース絶縁層ＩＮＦ０’の他の一部は、半導体積層構造ＥＳＳ上に配置されることができる。実施例よれば、上部ベース絶縁層ＩＮＦ０’は、上部半導体積層構造ＥＳＳ’の側面をカバーすることができる。
【0294】
上部ベース絶縁層ＩＮＦ０’は、上部半導体積層構造ＥＳＳ’を含む第２発光素子ＬＤ２（図４６参照）の外側絶縁層ＯＩＮＦを形成することができる。上部ベース絶縁層ＩＮＦ０’は、第７実施例による発光素子ＬＤの内側絶縁層ＩＮＦ’を形成することができる。実施例によれば、上部ベース絶縁層ＩＮＦ０’は、非晶質構造を有することができる。これにより、第７実施例による発光素子ＬＤの内側絶縁層ＩＮＦ’は、非晶質構造を有することができる。
【0295】
図示は省略するが、実施例によれば、上部半導体積層構造ＥＳＳ’をパターニングするための追加のエッチング工程が行われた後、上部ベース絶縁層ＩＮＦ０’を形成してもよい。例えば、追加のエッチング工程を行って、上部半導体積層構造ＥＳＳ’の断面形状および大きさが決定されることもできる。
【0296】
本ステップにおいて、上部ベース絶縁層ＩＮＦ０’がエッチングされて、上部半導体積層構造ＥＳＳ’の上面が露出されてもよく、半導体積層構造ＥＳＳの上面が露出されてもよい。
【0297】
図４１および図４５を参照すると、電極層を形成するステップＳ４０００において、第１ベース領域ＢＡ１内の半導体積層構造ＥＳＳ上に電極層ＥＬＬを形成することができ、第２ベース領域ＢＡ２内の上部半導体積層構造ＥＳＳ’上に上部電極層ＥＬＬ’を形成することができる。
【0298】
本ステップにおいて、電極層ＥＬＬ、ＥＬＬ’がパターニングされることができ、電極層ＥＬＬ、ＥＬＬ’の一部は、半導体積層構造ＥＳＳと電気的に接続されるように第１ベース領域ＢＡ１内に配置されることができ、電極層ＥＬＬ、ＥＬＬ’の他の一部は、上部半導体積層構造ＥＳＳ’と電気的に接続されるように第２ベース領域ＢＡ２内に配置されることができる。
【0299】
【0300】
第２発光素子ＬＤ２は、第２ベース領域ＢＡ２と重畳する成長ベースＧＳ上に成長した半導体層に基づいて、個別に分離された素子であり得る。実施例によれば、成長ベースＧＳのエッチング領域である第１ベース領域ＢＡ１内で発光素子ＬＤが製造されるだけでなく、成長ベースＧＳの非エッチング（ｎｏｎ－ｅｔｃｈｅｄ）領域である第２ベース領域ＢＡ２内で第２発光素子ＬＤ２が製造され得ることから、成長ベースＧＳの構造を最適に活用することができ、工程にかかる費用を大幅に削減することができる。
【0301】
【0302】
例えば、本ステップで分離された第２発光素子ＬＤの下部の構造が除去されることができ、半導体積層構造ＥＳＳは互いに離隔されるように製造することができる。
【0303】
図４１および図４８を参照すると、半導体積層構造を分離するステップＳ７０００において、半導体積層構造ＥＳＳ、絶縁層ＩＮＦ、および内側絶縁層ＩＮＦ’が分離されて、第７実施例による発光素子ＬＤ（例えば、第１発光素子ＬＤ１）が製造されることができる。
【0304】
一方、図４９を参照すると、第１発光素子ＬＤ１は、第２発光素子ＬＤ２に比べて小さい大きさを有することができる。例えば、第１発光素子ＬＤ１の第１直径Ｄ１は、第２発光素子ＬＤ２の第２直径Ｄ２よりも小さくてもよい。例えば、第１発光素子ＬＤ１の第１長さＬ１は、第２発光素子ＬＤ２の第２長さＬ２よりも小さくてもよい。
【0305】
実施例によれば、半導体層に対するエッチング工程を行うことなく個別にパターニングできる第１発光素子ＬＤ１は、相対的に小型化された大きさを有することができ、半導体層に対するエッチング工程を行う第２発光素子ＬＤ２は、相対的に大きい大きさを有することができる。半導体層に対するエッチング工程を行うか否かによって、発光素子ＬＤ１、ＬＤ２の大きさが決定できることから、工程を最適化することができる。
【0306】
以上に述べたように、本開示の好ましい実施例を参照して説明したが、当該技術分野の熟練した当業者又は当該技術分野に通常の知識を有する者であれば、後述する特許請求の範囲に記載された本開示の思想および技術領域から逸脱しない範囲内において、本開示を多様に修正および変更可能であることが理解されるべきである。
【0307】
したがって、本開示の技術的範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められるべきである。
【符号の説明】
【0308】
ＬＤ 発光素子
ＳＣＬ１ 第１半導体層
ＳＣＬ２ 第２半導体層
ＡＬ 活性層
ＥＬＬ 電極層
ＩＮＦ 絶縁層
ＩＮＦ＿Ｐ 絶縁突出部
ＢＡＲ バリア層
ＥＳＳ 半導体積層構造
ＤＤ 表示装置
ＰＸＬ 画素
ＳＰＸ サブ画素
ＧＳ 成長ベース
ＢＡ１ 第１ベース領域
ＢＡ２ 第２ベース領域
ＳＣＬ１ 第１半導体層
ＳＣＬ２ 第２半導体層
ＡＬ 活性層
ＥＬＬ 電極層
ＩＮＦ 絶縁層
ＩＮＦ＿Ｐ 絶縁突出部
ＢＡＲ バリア層
ＥＳＳ 半導体積層構造
ＤＤ 表示装置
ＰＸＬ 画素
ＳＰＸ サブ画素
ＧＳ 成長ベース
ＢＡ１ 第１ベース領域
ＢＡ２ 第２ベース領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】