知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024099139
(43)【公開日】2024-07-25
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20240718BHJP
【ＦＩ】
H02M3/28 C
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023002852
(22)【出願日】2023-01-12
(71)【出願人】
【識別番号】000006220
【氏名又は名称】ミツミ電機株式会社
(74)【代理人】
【識別番号】100090033
【弁理士】
【氏名又は名称】荒船 博司
(74)【代理人】
【識別番号】100093045
【弁理士】
【氏名又は名称】荒船 良男
(72)【発明者】
【氏名】佐藤 武史
(72)【発明者】
【氏名】加戸 稔
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS01
5H730BB43
5H730DD04
5H730EE02
5H730EE07
5H730EE13
5H730EE59
5H730FD01
5H730FF19
5H730XX04
5H730XX13
5H730XX24
5H730XX33
5H730XX50
(57)【要約】
【課題】同期整流方式のスイッチング電源装置において、二次側制御回路の電源端子に電圧が供給されなくなっても異常検出回路が動作停止することがないようにする。
【解決手段】絶縁ゲート型電界効果トランジスタで構成された同期整流用スイッチング素子（Ｓ０）をオン、オフ制御する二次側制御回路（２０）を有するスイッチング電源装置において、二次側制御回路は、同期整流用トランジスタのドレイン電圧が入力される外部端子と、同期整流用トランジスタにより整流された電圧が入力される電源端子と、ドレイン電圧のピークを保持するピークホールド回路と、電源端子の電圧もしくは当該電圧から派生した電圧およびピークホールド回路の保持電圧に基づいて動作することで、電源端子の電圧が低下または電圧が入力されていない異常状態を検出して異常検出信号を出力するように構成された異常検出回路を備えるようにした。
【選択図】図１
【解決手段】絶縁ゲート型電界効果トランジスタで構成された同期整流用スイッチング素子（Ｓ０）をオン、オフ制御する二次側制御回路（２０）を有するスイッチング電源装置において、二次側制御回路は、同期整流用トランジスタのドレイン電圧が入力される外部端子と、同期整流用トランジスタにより整流された電圧が入力される電源端子と、ドレイン電圧のピークを保持するピークホールド回路と、電源端子の電圧もしくは当該電圧から派生した電圧およびピークホールド回路の保持電圧に基づいて動作することで、電源端子の電圧が低下または電圧が入力されていない異常状態を検出して異常検出信号を出力するように構成された異常検出回路を備えるようにした。
【選択図】図１
【特許請求の範囲】
【請求項1】
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する電圧を生成するスイッチング制御回路を備えた二次側制御回路と、を有するスイッチング電源装置であって、
前記同期整流用スイッチング素子は絶縁ゲート型電界効果トランジスタであり、
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン電圧が入力される外部端子と、
前記同期整流用スイッチング素子により整流された電圧が入力される電源端子と、
前記外部端子に入力された前記ドレイン電圧のピークを保持するピークホールド回路と、
前記電源端子の電圧もしくは当該電圧から派生した電圧および前記ピークホールド回路の保持電圧に基づいて動作することで、前記電源端子の電圧が低下または電圧が入力されていない異常状態を検出して異常検出信号を出力するように構成された異常検出回路と、を備えていることを特徴とするスイッチング電源装置。
前記同期整流用スイッチング素子は絶縁ゲート型電界効果トランジスタであり、
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン電圧が入力される外部端子と、
前記同期整流用スイッチング素子により整流された電圧が入力される電源端子と、
前記外部端子に入力された前記ドレイン電圧のピークを保持するピークホールド回路と、
前記電源端子の電圧もしくは当該電圧から派生した電圧および前記ピークホールド回路の保持電圧に基づいて動作することで、前記電源端子の電圧が低下または電圧が入力されていない異常状態を検出して異常検出信号を出力するように構成された異常検出回路と、を備えていることを特徴とするスイッチング電源装置。
【請求項2】
前記異常検出回路は、
前記電源端子の電圧もしくは当該電圧から派生した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路を備え、
前記電圧比較回路は、前記ピークホールド回路の保持電圧を電源電圧として動作し前記異常状態を検出した場合に異常検出信号を生成し外部へ出力するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
前記電源端子の電圧もしくは当該電圧から派生した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路を備え、
前記電圧比較回路は、前記ピークホールド回路の保持電圧を電源電圧として動作し前記異常状態を検出した場合に異常検出信号を生成し外部へ出力するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項3】
前記異常検出回路は、
前記電源端子の電圧もしくは当該電圧を分圧した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路と、
前記異常検出信号を出力するための異常出力端子と定電位点との間に接続された第１スイッチ素子と、
前記第１スイッチ素子の制御端子と定電位点との間に接続され前記電圧比較回路の出力によってオン、オフ動作される第２スイッチ素子と、
前記外部端子の電圧もしくは当該電圧から派生した電圧と前記ピークホールド回路の保持電圧を入力とし前記第１スイッチ素子の制御端子に出力ノードが接続されたダイオード論理回路と、を備え、
前記電圧比較回路は、
前記ピークホールド回路の保持電圧を電源電圧として動作し、
前記異常状態を検出した場合に前記第２スイッチ素子をオフさせ、前記ダイオード論理回路の出力により前記第１スイッチ素子をオンさせて前記異常出力端子よりロウレベルの異常検出信号を出力させ、
前記電源端子の電圧が低下していない正常動作状態では前記第２スイッチ素子をオンさせて前記第１スイッチ素子をオフさせ、前記異常出力端子をハイインピーダンスにさせるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
前記電源端子の電圧もしくは当該電圧を分圧した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路と、
前記異常検出信号を出力するための異常出力端子と定電位点との間に接続された第１スイッチ素子と、
前記第１スイッチ素子の制御端子と定電位点との間に接続され前記電圧比較回路の出力によってオン、オフ動作される第２スイッチ素子と、
前記外部端子の電圧もしくは当該電圧から派生した電圧と前記ピークホールド回路の保持電圧を入力とし前記第１スイッチ素子の制御端子に出力ノードが接続されたダイオード論理回路と、を備え、
前記電圧比較回路は、
前記ピークホールド回路の保持電圧を電源電圧として動作し、
前記異常状態を検出した場合に前記第２スイッチ素子をオフさせ、前記ダイオード論理回路の出力により前記第１スイッチ素子をオンさせて前記異常出力端子よりロウレベルの異常検出信号を出力させ、
前記電源端子の電圧が低下していない正常動作状態では前記第２スイッチ素子をオンさせて前記第１スイッチ素子をオフさせ、前記異常出力端子をハイインピーダンスにさせるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項4】
前記異常検出回路は、
前記電源端子の電圧もしくは当該電圧を分圧した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路と、
前記異常検出信号を出力するための異常出力端子と定電位点との間に接続された第１スイッチ素子と、
前記第１スイッチ素子の制御端子と定電位点との間に接続され前記電圧比較回路の出力によってオン、オフ動作される第２スイッチ素子と、
前記外部端子の電圧もしくは当該電圧から派生した電圧と前記ピークホールド回路の保持電圧を入力とし前記第１スイッチ素子の制御端子に出力ノードが接続されたダイオード論理回路と、を備え、
前記電圧比較回路は、
前記外部端子の電圧もしくは当該電圧から派生した電圧を電源電圧として動作し、
前記異常状態を検出した場合に前記第２スイッチ素子をオフさせ、前記ダイオード論理回路の出力により前記第１スイッチ素子をオンさせて前記異常出力端子よりロウレベルの異常検出信号を出力させ、
前記電源端子の電圧が低下していない正常動作状態では前記第２スイッチ素子をオンさせて前記第１スイッチ素子をオフさせ、前記異常出力端子をハイインピーダンスにさせるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
前記電源端子の電圧もしくは当該電圧を分圧した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路と、
前記異常検出信号を出力するための異常出力端子と定電位点との間に接続された第１スイッチ素子と、
前記第１スイッチ素子の制御端子と定電位点との間に接続され前記電圧比較回路の出力によってオン、オフ動作される第２スイッチ素子と、
前記外部端子の電圧もしくは当該電圧から派生した電圧と前記ピークホールド回路の保持電圧を入力とし前記第１スイッチ素子の制御端子に出力ノードが接続されたダイオード論理回路と、を備え、
前記電圧比較回路は、
前記外部端子の電圧もしくは当該電圧から派生した電圧を電源電圧として動作し、
前記異常状態を検出した場合に前記第２スイッチ素子をオフさせ、前記ダイオード論理回路の出力により前記第１スイッチ素子をオンさせて前記異常出力端子よりロウレベルの異常検出信号を出力させ、
前記電源端子の電圧が低下していない正常動作状態では前記第２スイッチ素子をオンさせて前記第１スイッチ素子をオフさせ、前記異常出力端子をハイインピーダンスにさせるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項5】
前記異常検出回路は、
前記電源端子の電圧もしくは当該電圧を分圧した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路を備え、
前記電圧比較回路は、
前記ピークホールド回路の保持電圧を電源電圧として動作し、
前記異常状態を検出した場合に異常出力端子よりハイレベルの異常検出信号を出力させ、
前記電源端子の電圧が低下していない正常動作状態では前記異常出力端子をロウレベルにさせるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
前記電源端子の電圧もしくは当該電圧を分圧した電圧と所定の参照電圧とを比較して、前記異常状態を検出可能な電圧比較回路を備え、
前記電圧比較回路は、
前記ピークホールド回路の保持電圧を電源電圧として動作し、
前記異常状態を検出した場合に異常出力端子よりハイレベルの異常検出信号を出力させ、
前記電源端子の電圧が低下していない正常動作状態では前記異常出力端子をロウレベルにさせるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項6】
前記トランスの二次側には、二次側の出力端子と接地点との間に接続され二次側の出力電圧に応じた信号を前記一次側制御回路へ送信可能なフォトダイオードが設けられ、
前記トランスの一次側には、前記一次側制御回路のフィードバック端子に接続され前記フォトダイオードと共にフォトインタラプタを構成するフォトトランジスタが設けられ、
前記異常出力端子は前記フォトダイオードのアノード端子に接続されていることを特徴とする請求項３または４に記載のスイッチング電源装置。
前記トランスの一次側には、前記一次側制御回路のフィードバック端子に接続され前記フォトダイオードと共にフォトインタラプタを構成するフォトトランジスタが設けられ、
前記異常出力端子は前記フォトダイオードのアノード端子に接続されていることを特徴とする請求項３または４に記載のスイッチング電源装置。
【請求項7】
前記トランスの二次側には、二次側の出力端子と接地点との間に接続され二次側の出力電圧に応じた信号を前記一次側制御回路へ送信可能なフォトダイオードおよび当該フォトダイオードのアノード端子と接地点との間に接続されたスイッチ素子が設けられ、
前記トランスの一次側には、前記一次側制御回路のフィードバック端子に接続され前記フォトダイオードと共にフォトインタラプタを構成するフォトトランジスタが設けられ、
前記異常出力端子は前記スイッチ素子の制御ゲート端子に接続されていることを特徴とする請求項５に記載のスイッチング電源装置。
前記トランスの一次側には、前記一次側制御回路のフィードバック端子に接続され前記フォトダイオードと共にフォトインタラプタを構成するフォトトランジスタが設けられ、
前記異常出力端子は前記スイッチ素子の制御ゲート端子に接続されていることを特徴とする請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧変換用のトランスを備えたスイッチング制御方式の直流電源装置に関し、例えばトランスの二次側に同期整流回路を備えた絶縁型ＤＣ－ＤＣコンバータに利用して有効な技術に関する。
【背景技術】
【0002】
従来、スイッチング電源装置の１つとして、トランスの一次側コイルに間欠的に電流を流すためのスイッチング素子としてのＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）および該素子をオン、オフ制御する制御回路（ＩＣ）を備え、一次側コイルに電流を流すことで二次側コイルに誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置（絶縁型ＤＣ－ＤＣコンバータ）がある。しかるに、二次側回路に整流用ダイオードを用いた絶縁型ＤＣ－ＤＣコンバータにおいては、整流用ダイオードにおける損失が大きく効率を低下させる原因となる。
【0003】
そこで、二次側回路の整流用ダイオードの代わりに同期整流用のスイッチング素子（ＭＯＳトランジスタ）を設けるとともに、二次側制御回路によって同期整流用スイッチング素子の端子電圧（ソース－ドレイン間電圧）を検出し、一次側回路のスイッチング素子のオフタイミングに同期して二次側スイッチング素子をターンオン制御することによって、整流素子における損失を減らし高効率化を図るようにした技術がある。
【0004】
しかし、同期整流方式の二次側回路を備えた絶縁型ＤＣ－ＤＣコンバータにおいては、例えば起動時において、一次側のスイッチング素子のオン期間に、同期整流トランジスタが誤ってオンされる。あるいは、二次側の同期整流トランジスタのドレイン端子から配線が外れる事故（ドレインオープン）が発生し、その電流によって素子が発熱したり電源装置の電圧変換効率が低下したりするといった異常状態が発生することがある。
そこで、従来、ＤＣ－ＤＣコンバータの二次側制御回路に異常状態を検出する検出回路を設けるようにした発明が提案されている（特許文献１、２、３）。
そこで、従来、ＤＣ－ＤＣコンバータの二次側制御回路に異常状態を検出する検出回路を設けるようにした発明が提案されている（特許文献１、２、３）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１９－１２９５４９号公報
【特許文献2】特許第６５１４９１０号公報
【特許文献3】米国特許出願公開第２０１８／６９５９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１～３に記載されている異常検出回路を備えたスイッチング制御方式の絶縁型電源装置の二次側制御回路（二次側制御ＩＣ）においては、異常検出回路の電源電圧を二次側の出力電圧から取得するように構成されている。そのため、二次側制御ＩＣの電源端子から配線が外れる事故が発生した場合、異常検出回路に電源電圧が供給されなくなって異常を検出することができなくなるという事態が発生するおそれがある。
また、従来の絶縁型電源装置においては、異常が発生して同期整流素子がオン、オフしなくなってもボディダイオードを通して電流が流れるので、異常検出回路が異常を検出した場合、二次側制御回路の動作を停止するものの、電源装置全体の動作を停止しないのが一般的であった。そのため、ボディダイオードを通して電流が流れる状態が続き、その電流によって素子が発熱したり、同期整流素子における損失で電源装置の電圧変換効率が低下したりするといった課題がある。
また、従来の絶縁型電源装置においては、異常が発生して同期整流素子がオン、オフしなくなってもボディダイオードを通して電流が流れるので、異常検出回路が異常を検出した場合、二次側制御回路の動作を停止するものの、電源装置全体の動作を停止しないのが一般的であった。そのため、ボディダイオードを通して電流が流れる状態が続き、その電流によって素子が発熱したり、同期整流素子における損失で電源装置の電圧変換効率が低下したりするといった課題がある。
【0007】
この発明は上記のような背景の下になされたもので、その目的とするところは、同期整流方式のスイッチング電源装置において、二次側制御回路の電源端子に電圧が供給されなくなっても異常検出回路が動作停止することがないようにすることにある。
本発明の他の目的は、同期整流方式のスイッチング電源装置において、二次側制御回路に設けられた異常検出回路が電源端子の異常を検出した場合に、一次側回路を含め電源装置全体の動作を停止して同期整流素子における損失や発熱の発生を抑えることができるようにすることにある。
本発明の他の目的は、同期整流方式のスイッチング電源装置において、二次側制御回路に設けられた異常検出回路が電源端子の異常を検出した場合に、一次側回路を含め電源装置全体の動作を停止して同期整流素子における損失や発熱の発生を抑えることができるようにすることにある。
【課題を解決するための手段】
【0008】
上記目的を達成するため、この発明は、
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する電圧を生成するスイッチング制御回路を備えた二次側制御回路と、を有するスイッチング電源装置において、
前記同期整流用スイッチング素子は絶縁ゲート型電界効果トランジスタであり、
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン電圧が入力される外部端子と、
前記同期整流用スイッチング素子により整流された電圧が入力される電源端子と、
前記外部端子に入力された前記ドレイン電圧のピークを保持するピークホールド回路と、
前記電源端子の電圧もしくは当該電圧から派生した電圧および前記ピークホールド回路の保持電圧に基づいて動作することで、前記電源端子の電圧が低下または電圧が入力されていない異常状態を検出して異常検出信号を出力するように構成された異常検出回路と、を備えるように構成したものである。
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する電圧を生成するスイッチング制御回路を備えた二次側制御回路と、を有するスイッチング電源装置において、
前記同期整流用スイッチング素子は絶縁ゲート型電界効果トランジスタであり、
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン電圧が入力される外部端子と、
前記同期整流用スイッチング素子により整流された電圧が入力される電源端子と、
前記外部端子に入力された前記ドレイン電圧のピークを保持するピークホールド回路と、
前記電源端子の電圧もしくは当該電圧から派生した電圧および前記ピークホールド回路の保持電圧に基づいて動作することで、前記電源端子の電圧が低下または電圧が入力されていない異常状態を検出して異常検出信号を出力するように構成された異常検出回路と、を備えるように構成したものである。
【0009】
上記した手段によれば、二次側制御回路に設けられた異常検出回路が電源端子の電圧もしくは当該電圧から派生した電圧および同期整流用スイッチング素子（ＭＯＳトランジスタ）のドレイン電圧のピークホールド回路の保持電圧に基づいて動作するため、二次側制御回路の電源端子に電圧が供給されていない、または供給されなくなっても異常検出回路が動作停止しないようにすることができる。
【発明の効果】
【0010】
本発明によると、同期整流方式のスイッチング電源装置において、二次側制御回路の電源端子に電圧が供給されていない、または供給されなくなっても異常検出回路が動作停止しないようにすることができる。また、二次側制御回路に設けられた異常検出回路が電源端子の異常を検出した場合に、一次側回路を含め電源装置全体の動作を停止して同期整流素子における損失や発熱の発生を抑えることができることができるという効果がある。
【図面の簡単な説明】
【0011】
【図1】本発明に係る同期整流方式のスイッチング電源装置を構成する二次側制御回路の一実施形態を示すブロック図である。
【図2】（Ａ）,（Ｂ）は実施形態の二次側制御回路に設けられた異常検出回路の具体例を示す回路構成図である。
【図3】実施形態の二次側制御回路に設けられた異常検出回路の他の具体例を示す回路構成図である。
【図7】（Ａ）,（Ｂ）は実施形態の二次側制御回路を適用したスイッチング電源装置の構成例を示す回路構成図である
【発明を実施するための形態】
【0012】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１には、本発明に係る同期整流方式のスイッチング電源装置の二次側回路を構成する二次側制御回路２０の一実施形態がその周辺回路と共に示されている。なお、本実施形態における二次側制御回路２０は、１個の半導体チップ上に半導体集積回路（ＩＣ）として、または１つのパッケージ内に実装された半導体装置として構成されている。
図１には、本発明に係る同期整流方式のスイッチング電源装置の二次側回路を構成する二次側制御回路２０の一実施形態がその周辺回路と共に示されている。なお、本実施形態における二次側制御回路２０は、１個の半導体チップ上に半導体集積回路（ＩＣ）として、または１つのパッケージ内に実装された半導体装置として構成されている。
【0013】
図１に示すように、同期整流方式のスイッチング電源装置は、トランス１０の二次側コイルＬｓと直列に接続された同期整流トランジスタＳ０と、該トランジスタＳ０を所定のタイミングでオン、オフ制御する二次側制御回路（二次側制御用ＩＣ）２０と、トランジスタＳ０により整流され平滑コンデンサＣ０により平滑された電圧Ｖoutが出力される二次側の出力端子ＯＵＴを備えて構成されている。
【0014】
本実施形態の二次側制御回路２０は、二次側の出力端子ＯＵＴより出力される電圧Ｖoutが印加される電源端子ＶＣＣと、該電源端子ＶＣＣの電圧を受けて内部回路に適した内部電圧ＲＥＧを生成するシリーズレギュレータなどからなる内部電源回路２１を備えている。
また、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ０のドレイン電圧が入力されるドレイン電圧端子ＶＤと、トランジスタＳ１のソース・ドレイン電圧を検出してトランジスタＳ０のゲート端子ＶＧに印加するオン、オフ制御信号を生成し外部端子ＶＧより出力するスイッチング制御回路２２を備えている。スイッチング制御回路２２は上記内部電源回路２１により生成された内部電圧ＲＥＧによって動作する。
また、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ０のドレイン電圧が入力されるドレイン電圧端子ＶＤと、トランジスタＳ１のソース・ドレイン電圧を検出してトランジスタＳ０のゲート端子ＶＧに印加するオン、オフ制御信号を生成し外部端子ＶＧより出力するスイッチング制御回路２２を備えている。スイッチング制御回路２２は上記内部電源回路２１により生成された内部電圧ＲＥＧによって動作する。
【0015】
さらに、本実施形態の二次側制御回路２０は、ドレイン電圧端子ＶＤの電圧のピーク値を保持するピークホールド回路２３と、ピークホールド回路２３に保持されたピーク電圧VD_PEAKと上記内部電源回路２１により生成された内部電圧ＲＥＧに基づいて電源端子ＶＣＣの電圧低下を検出する異常検出回路２４を備えている。また、本実施形態の二次側制御回路２０には、異常を検出すると外部へ異常検出信号を出力する外部端子ＶＰが設けられている。なお、ピークホールド回路２３には、ドレイン電圧端子ＶＤにアノード端子が接続されたダイオードと、該ダイオードのカソード端子と接地点との間に接続されたコンデンサとからなる一般的なピークホールド回路と同様な回路を使用することができる。
【0016】
次に、異常検出回路２４の具体的な回路例について説明する。
図２（Ａ）,（Ｂ）は、正常動作時に外部端子ＶＰをハイインピーダンスとし、異常検出時に外部端子ＶＰを接地電位（ロウレベル）とする場合の回路が示されている。図２（Ａ）,（Ｂ）のうち、図２（Ａ）は異常検出用のコンパレータCOMPの電源をピーク電圧VD_PEAKとした場合のもの、図２（Ｂ）は異常検出用のコンパレータCOMPの電源を内部電圧ＲＥＧとした場合のものである。
図２（Ａ）,（Ｂ）は、正常動作時に外部端子ＶＰをハイインピーダンスとし、異常検出時に外部端子ＶＰを接地電位（ロウレベル）とする場合の回路が示されている。図２（Ａ）,（Ｂ）のうち、図２（Ａ）は異常検出用のコンパレータCOMPの電源をピーク電圧VD_PEAKとした場合のもの、図２（Ｂ）は異常検出用のコンパレータCOMPの電源を内部電圧ＲＥＧとした場合のものである。
【0017】
具体的には、図２（Ａ）,（Ｂ）の異常検出回路２４は、内部電圧ＲＥＧが入力される端子と接地点との間に直列に接続された抵抗Ｒ１,Ｒ２からなり抵抗比に応じて内部電圧ＲＥＧを分圧する抵抗分圧回路と、該抵抗分圧回路により分圧された電圧と所定の参照電圧Ｖrefとを比較して内部電圧ＲＥＧのレベルが参照電圧Ｖrefよりも高いか否か判定する電圧比較回路としてのコンパレータCOMPとをそれぞれ備える。コンパレータCOMPが、抵抗分圧回路（Ｒ１,Ｒ２）により内部電圧ＲＥＧを分圧した電圧と参照電圧Ｖrefとを比較しているが、分圧する前の内部電圧ＲＥＧまたは電源端子ＶＣＣの電圧と参照電圧Ｖrefとを比較するように構成しても良い。参照電圧Ｖrefの値は、回路の構成に応じて適宜決定される。
【0018】
また、異常検出回路２４は、内部電圧ＲＥＧが入力される端子に抵抗Ｒ３を介してアノード端子が接続されたダイオードＤ１およびピーク電圧VD_PEAKが入力される端子に抵抗Ｒ４を介してアノード端子が接続されたダイオードＤ２と、コンパレータCOMPの出力がゲート端子に印加されるスイッチ用ＭＯＳトランジスタＳ２を備える。上記ダイオードＤ１，Ｄ２のカソード端子はトランジスタＳ２のドレイン端子に接続され、トランジスタＳ２のソース端子は接地点に接続されている。
さらに、異常検出信号を出力する外部端子ＶＰと接地点との間に接続されたＭＯＳトランジスタＳ１が設けられ、このトランジスタＳ１のゲート端子に、ダイオードＤ１，Ｄ２のカソード端子が接続されたノードＮ１の電位が印加されており、ダイオードＤ１，Ｄ２はダイオードＯＲ論理回路として機能する。そして、ノードＮ１は、この論理回路の出力ノードとなる。なお、図２（Ａ）,（Ｂ）の回路においては、内部電圧ＲＥＧの代わりに電源端子ＶＣＣの電圧をそのまま入力するように構成しても良い。
さらに、異常検出信号を出力する外部端子ＶＰと接地点との間に接続されたＭＯＳトランジスタＳ１が設けられ、このトランジスタＳ１のゲート端子に、ダイオードＤ１，Ｄ２のカソード端子が接続されたノードＮ１の電位が印加されており、ダイオードＤ１，Ｄ２はダイオードＯＲ論理回路として機能する。そして、ノードＮ１は、この論理回路の出力ノードとなる。なお、図２（Ａ）,（Ｂ）の回路においては、内部電圧ＲＥＧの代わりに電源端子ＶＣＣの電圧をそのまま入力するように構成しても良い。
【0019】
次に、図２（Ａ）,（Ｂ）の異常検出回路２４の動作について説明する。
図２（Ａ）の異常検出回路２４においては、二次側制御ＩＣの電源端子ＶＣＣから配線が外れるなどして、ＶＣＣが上昇しない異常状態が発生すると、内部電圧ＲＥＧも上昇しないので、抵抗Ｒ１,Ｒ２による分圧電圧が接地電位となるため、コンパレータCOMPの出力がロウレベルとなってトランジスタＳ２がオフ状態となる。そのため、トランジスタＳ２のドレイン端子が接続されたノードＮ１は、ダイオードＤ２によりハイレベルとなり、トランジスタＳ１がオンされて外部端子ＶＰはロウレベル（接地電位）となる。
一方、ＶＣＣが上昇する正常状態においては、内部電圧ＲＥＧが上昇して抵抗Ｒ１,Ｒ２による分圧電圧が参照電圧Ｖrefよりも高くなるため、コンパレータCOMPの出力がハイレベルとなってトランジスタＳ２がオン状態となる。その結果、トランジスタＳ２のドレイン端子が接続されたノードＮ１の電位がロウレベルとなり、トランジスタＳ１がオフされて外部端子ＶＰはハイインピーダンスとなる。
図２（Ａ）の異常検出回路２４においては、二次側制御ＩＣの電源端子ＶＣＣから配線が外れるなどして、ＶＣＣが上昇しない異常状態が発生すると、内部電圧ＲＥＧも上昇しないので、抵抗Ｒ１,Ｒ２による分圧電圧が接地電位となるため、コンパレータCOMPの出力がロウレベルとなってトランジスタＳ２がオフ状態となる。そのため、トランジスタＳ２のドレイン端子が接続されたノードＮ１は、ダイオードＤ２によりハイレベルとなり、トランジスタＳ１がオンされて外部端子ＶＰはロウレベル（接地電位）となる。
一方、ＶＣＣが上昇する正常状態においては、内部電圧ＲＥＧが上昇して抵抗Ｒ１,Ｒ２による分圧電圧が参照電圧Ｖrefよりも高くなるため、コンパレータCOMPの出力がハイレベルとなってトランジスタＳ２がオン状態となる。その結果、トランジスタＳ２のドレイン端子が接続されたノードＮ１の電位がロウレベルとなり、トランジスタＳ１がオフされて外部端子ＶＰはハイインピーダンスとなる。
【0020】
図２（Ｂ）の異常検出回路２４においては、コンパレータCOMPの電源として内部電圧ＲＥＧ（またはＶＣＣ）を使用しているため、ＶＣＣが上昇しない異常状態が発生すると、コンパレータCOMPの出力がロウレベルに固定されてトランジスタＳ２がオフ状態となる。そのため、トランジスタＳ２のドレイン端子が接続されたノードＮ１は、アノード端子にピーク電圧VD_PEAKが入力されるダイオードＤ２によってハイレベルとなり、トランジスタＳ１がオンされて外部端子ＶＰはロウレベル（接地電位）となる。
【0021】
一方、ＶＣＣが上昇する正常状態においては、コンパレータCOMPが動作するとともに抵抗Ｒ１,Ｒ２による分圧電圧が参照電圧Ｖrefよりも高くなるため、コンパレータCOMPの出力がハイレベルとなってトランジスタＳ２がオン状態となる。その結果、トランジスタＳ２のドレイン端子が接続されたノードＮ１がロウレベルとなり、トランジスタＳ１がオフされて外部端子ＶＰはハイインピーダンスとなる。
なお、図２（Ａ）,（Ｂ）の実施例の異常検出回路２４において、コンパレータCOMPの反転入力端子および非反転入力端子に入力される電圧を、図２とは逆にすることで、正常動作時に外部端子ＶＰを接地電位（ロウレベル）とし、異常検出時に外部端子ＶＰをハイインピーダンスとするように構成しても良い。
なお、図２（Ａ）,（Ｂ）の実施例の異常検出回路２４において、コンパレータCOMPの反転入力端子および非反転入力端子に入力される電圧を、図２とは逆にすることで、正常動作時に外部端子ＶＰを接地電位（ロウレベル）とし、異常検出時に外部端子ＶＰをハイインピーダンスとするように構成しても良い。
【0022】
図３には、正常動作時に外部端子ＶＰをロウレベル（接地電位）とし、異常検出時に外部端子ＶＰをハイレベルとする場合の異常検出回路２４の回路構成例が示されている。
図３の異常検出回路２４においては、コンパレータCOMPの電源としてピーク電圧VD_PEAKが使用される。また、異常検出信号を出力するための外部端子ＶＰには、コンパレータCOMPの出力（ハイレベル）がそのまま異常検出信号として出力されるように構成されている。
なお、コンパレータCOMPの反転入力端子および非反転入力端子に入力される電圧を、図３とは逆にすることで、正常動作時に外部端子ＶＰをハイレベルとし、異常検出時に外部端子ＶＰをロウレベル（接地電位）とするように構成しても良い。
図３の異常検出回路２４においては、コンパレータCOMPの電源としてピーク電圧VD_PEAKが使用される。また、異常検出信号を出力するための外部端子ＶＰには、コンパレータCOMPの出力（ハイレベル）がそのまま異常検出信号として出力されるように構成されている。
なお、コンパレータCOMPの反転入力端子および非反転入力端子に入力される電圧を、図３とは逆にすることで、正常動作時に外部端子ＶＰをハイレベルとし、異常検出時に外部端子ＶＰをロウレベル（接地電位）とするように構成しても良い。
【0023】
図３の異常検出回路２４においては、二次側制御ＩＣの電源端子ＶＣＣから配線が外れるなどして、ＶＣＣが上昇しない異常状態が発生すると、抵抗Ｒ１,Ｒ２による分圧電圧が接地電位となるため、コンパレータCOMPの出力すなわち外部端子ＶＰがロウレベルとなる。一方、ＶＣＣが上昇する正常状態においては、抵抗Ｒ１,Ｒ２による分圧電圧が参照電圧Ｖrefよりも高くなるとともに、コンパレータCOMPの電源としてピーク電圧VD_PEAKが使用しているため、コンパレータCOMPの出力すなわち外部端子ＶＰはハイレベルに変化することとなる。
また、本実施形態においては、一次側回路が動作してトランスの二次側子コイルに電圧が誘起されると、ピークホールド回路２３によりドレイン電圧端子ＶＤの電圧のピーク値を保持され、その電圧により異常検出回路２４が動作するため、起動前からＶＣＣ端子がオープンの場合、オープン起動前からＶＣＣ－ＧＮＤ間がショートしている場合、一度起動した後にＶＣＣ－ＧＮＤ間がショートした場合にも、異常を検出することができる。
また、本実施形態においては、一次側回路が動作してトランスの二次側子コイルに電圧が誘起されると、ピークホールド回路２３によりドレイン電圧端子ＶＤの電圧のピーク値を保持され、その電圧により異常検出回路２４が動作するため、起動前からＶＣＣ端子がオープンの場合、オープン起動前からＶＣＣ－ＧＮＤ間がショートしている場合、一度起動した後にＶＣＣ－ＧＮＤ間がショートした場合にも、異常を検出することができる。
【0024】
図４には、異常検出回路２４として図３に示す構成の回路を使用した場合に、電源装置が動作を開始して終了するまでの間におけるＶＤ端子の電圧、ピーク電圧VD_PEAK、電源端子ＶＣＣの電圧およびＶＰ端子の電圧の変化の様子が示されている。
図４に示されているように、電源装置が動作を開始すると電源端子ＶＣＣの各電圧が次第に上昇し、ＶＣＣが参照電圧Ｖrefを超えると外部端子ＶＰの電圧が接地電位に変化する（タイミングｔ１）。そして、電源装置の正常動作中に、期間Ｔ１のように、ＶＣＣがＶrefよりも低くなる異常状態が発生すると、外部端子ＶＰの電圧がハイレベルに変化して、異常が発生したことを外部へ報知する。
図４に示されているように、電源装置が動作を開始すると電源端子ＶＣＣの各電圧が次第に上昇し、ＶＣＣが参照電圧Ｖrefを超えると外部端子ＶＰの電圧が接地電位に変化する（タイミングｔ１）。そして、電源装置の正常動作中に、期間Ｔ１のように、ＶＣＣがＶrefよりも低くなる異常状態が発生すると、外部端子ＶＰの電圧がハイレベルに変化して、異常が発生したことを外部へ報知する。
【0025】
次に、図５および図６を用いて、上記実施形態の異常検出回路２４の変形例について説明する。図５および図６に示す変形例は、二次側制御用ＩＣ２０が電源端子ＶＣＣの電圧異常の検出機能の他に、例えばチップ温度の異常を検出する温度異常検出回路のような異常検出機能を備えている場合に、共通の外部端子ＶＰを使用して異常検出を外部へ報知可能にする場合の回路構成例を示したものである。
図５（Ａ）は図２（Ａ）の異常検出回路２４に、温度異常を検出して外部へ報知する機能を追加したもの、図５（Ｂ）は図２（Ｂ）の異常検出回路２４に、温度異常を検出して外部へ報知する機能を追加したものである。また、図６は図３の異常検出回路２４に、温度異常を検出して外部へ報知する機能を追加したものである。
図５（Ａ）は図２（Ａ）の異常検出回路２４に、温度異常を検出して外部へ報知する機能を追加したもの、図５（Ｂ）は図２（Ｂ）の異常検出回路２４に、温度異常を検出して外部へ報知する機能を追加したものである。また、図６は図３の異常検出回路２４に、温度異常を検出して外部へ報知する機能を追加したものである。
【0026】
具体的には、温度異常検出回路２５を設けるとともに、コンパレータCOMPの後段に、コンパレータCOMPの出力と温度異常検出回路２５からの異常検出信号を入力とするＯＲ論理ゲートＧ１を設け、このＯＲ論理ゲートＧ１の出力をトランジスタＳ２のゲート端子に印加するように構成されている。
また、図５（Ａ）および図６に示すように、コンパレータCOMPの電源電圧としてピーク電圧VD_PEAKを使用する場合には、ＯＲ論理ゲートＧ１および温度異常検出回路２５の電源電圧としてピーク電圧VD_PEAKが使用される。一方、図５（Ｂ）に示すように、コンパレータCOMPの電源電圧として内部電圧ＲＥＧ（または電源端子ＶＣＣの電圧）を使用する場合には、ＯＲ論理ゲートＧ１の電源電圧として内部電圧ＲＥＧ（または電源端子ＶＣＣの電圧）が使用される。
また、図５（Ａ）および図６に示すように、コンパレータCOMPの電源電圧としてピーク電圧VD_PEAKを使用する場合には、ＯＲ論理ゲートＧ１および温度異常検出回路２５の電源電圧としてピーク電圧VD_PEAKが使用される。一方、図５（Ｂ）に示すように、コンパレータCOMPの電源電圧として内部電圧ＲＥＧ（または電源端子ＶＣＣの電圧）を使用する場合には、ＯＲ論理ゲートＧ１の電源電圧として内部電圧ＲＥＧ（または電源端子ＶＣＣの電圧）が使用される。
【0027】
次に、図７（Ａ），（Ｂ）を用いて、上記実施形態の異常検出回路２４を備えた二次側制御用ＩＣ２０を使用したスイッチング電源装置（ＤＣ－ＤＣコンバータ）の構成例について説明する。
このうち図７（Ａ）は、正常動作時に外部端子ＶＰをハイインピーダンスとする図２（Ａ），（Ｂ）の異常検出回路２４を備えた二次側制御用ＩＣ２０を使用した場合の構成を、図７（Ｂ）は、正常動作時に外部端子ＶＰをロウレベルとする図３の異常検出回路２４を備えた二次側制御用ＩＣ２０を使用した場合の構成をそれぞれ示す。
このうち図７（Ａ）は、正常動作時に外部端子ＶＰをハイインピーダンスとする図２（Ａ），（Ｂ）の異常検出回路２４を備えた二次側制御用ＩＣ２０を使用した場合の構成を、図７（Ｂ）は、正常動作時に外部端子ＶＰをロウレベルとする図３の異常検出回路２４を備えた二次側制御用ＩＣ２０を使用した場合の構成をそれぞれ示す。
【0028】
図７（Ａ），（Ｂ）に示すように、同期整流方式のスイッチング電源装置は、一次側コイルＬｐと二次側コイルＬｓを有する電圧変換用のトランス１０を備え、該トランス１０の一次側にＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷおよびその制御回路（一次側制御回路）１１が設けられている。一次側制御回路１１には、公知の過電圧保護機能（ＯＶＰ）あるいは過負荷保護機能（ＯＬＰ）を有するものが使用されるのが望ましい。
【0029】
一方、トランス１０の二次側には、二次側コイルＬｓと直列に接続された同期整流素子としてのＭＯＳトランジスタＳ１およびその制御回路（二次側制御用ＩＣ）２０が設けられ、一次側のスイッチングで二次側コイルＬｓに誘起された電圧をトランジスタＳ０で整流し出力端子ＯＵＴ１－ＯＵＴ２間に接続されたコンデンサＣ０で平滑することで、出力端子ＯＵＴより直流電圧Ｖoutを出力する絶縁型ＤＣ－ＤＣコンバータとして構成されている。なお、図７（Ａ），（Ｂ）のスイッチング電源装置は、トランス１０として、二次側コイルＬｓの極性が一次側コイルＬｐと逆極性のものが使用されており、フライバックコンバータとして動作するように構成されている。
【0030】
また、図７（Ａ），（Ｂ）のスイッチング電源装置においては、一次側制御回路１１に接続され二次側の回路からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路１１はフィードバック信号に応じてスイッチング素子ＳＷのスイッチング周波数またはデューティ比を変化させて、負荷の変動に対応するように構成されている。なお、出力端子ＯＵＴ１－ＯＵＴ２間に接続された可変抵抗ＬＤは、負荷を表わしている。
また、出力端子ＯＵＴ１と接地点との間に接続されたフィードバック用のフォトダイオードＰＤおよび該フォトダイオードＰＤと直列に接続され出力電圧Ｖoutの電位に応じた電流を流すシャントレギュレータＳＲを備えている。
また、出力端子ＯＵＴ１と接地点との間に接続されたフィードバック用のフォトダイオードＰＤおよび該フォトダイオードＰＤと直列に接続され出力電圧Ｖoutの電位に応じた電流を流すシャントレギュレータＳＲを備えている。
【0031】
出力端子ＯＵＴ１－ＯＵＴ２間には分圧用の抵抗Ｒ５，Ｒ６が接続されており、該抵抗Ｒ５，Ｒ６の抵抗比で出力電圧Ｖoutを分圧した電圧がシャントレギュレータＳＲに印加されることで、シャントレギュレータＳＲは出力電圧Ｖoutのレベルに比例した電流をフォトダイオードＰＤに流すように構成されている。
また、二次側のフォトダイオードＰＤと一次側のフォトトランジスタＰＴは、絶縁型信号伝達手段としてのフォトインタラプタを構成しており、二次側のフォトダイオードＰＤから発せられた光が一次側のフォトトランジスタＰＴにより受光用されて光の強度に応じたフィードバック信号が生成され、一次側制御回路１１はこのフィードバック信号に応じてスイッチング素子ＳＷを制御する。
また、二次側のフォトダイオードＰＤと一次側のフォトトランジスタＰＴは、絶縁型信号伝達手段としてのフォトインタラプタを構成しており、二次側のフォトダイオードＰＤから発せられた光が一次側のフォトトランジスタＰＴにより受光用されて光の強度に応じたフィードバック信号が生成され、一次側制御回路１１はこのフィードバック信号に応じてスイッチング素子ＳＷを制御する。
【0032】
図７（Ａ）のスイッチング電源装置においては、二次側制御用ＩＣ２０の外部端子ＶＰがフォトダイオードＰＤのアノード端子に接続されている。これにより、二次側制御用ＩＣ２０の外部端子ＶＰがハイインピーダンスとなる正常動作時においては、フォトダイオードＰＤに出力電圧Ｖoutの電位に応じた電流が流される。
一方、二次側制御用ＩＣ２０の電源端子ＶＣＣの電圧が低下して異常検出回路２４により外部端子ＶＰがロウレベルとされる異常検出時においては、フォトダイオードＰＤのアノード端子がロウレベルに固定され、電流が流れないようにされる。その結果、一次側のフォトトランジスタＰＴにも電流が流れなくなり、一次側制御回路１１が備える過電圧保護機能（ＯＶＰ）によって、一次側のスイッチング素子ＳＷのオン、オフ制御が停止され、電源装置の動作が停止される。
一方、二次側制御用ＩＣ２０の電源端子ＶＣＣの電圧が低下して異常検出回路２４により外部端子ＶＰがロウレベルとされる異常検出時においては、フォトダイオードＰＤのアノード端子がロウレベルに固定され、電流が流れないようにされる。その結果、一次側のフォトトランジスタＰＴにも電流が流れなくなり、一次側制御回路１１が備える過電圧保護機能（ＯＶＰ）によって、一次側のスイッチング素子ＳＷのオン、オフ制御が停止され、電源装置の動作が停止される。
【0033】
なお、一次側制御回路１１が過電圧保護機能（ＯＶＰ）を備えていない場合であっても、過負荷保護機能（ＯＬＰ）を備えていれば、二次側制御用ＩＣ２０の電源端子ＶＣＣの電圧が低下すると同期整流用トランジスタＳ０のオン、オフ制御が停止することで、二次側回路の状態が変化し、この状態変化が過負荷保護機能（ＯＬＰ）によって検知され、一次側のスイッチング素子ＳＷのオン、オフ制御が停止され、電源装置の動作が停止されるようにすることも可能である。また、一次側制御回路１１が、ＯＶＰとＯＬＰの両方の機能が備えている場合には、いずれかの保護機能により停止するようにすることができる。
【0034】
図７（Ｂ）のＤＣ－ＤＣコンバータにおいては、フォトダイオードＰＤおよびシャントレギュレータＳＲと並列をなすようにスイッチ用のＭＯＳトランジスタＳ３が接続され、二次側制御用ＩＣ２０の外部端子ＶＰがトランジスタＳ３のゲート端子に接続されている。これにより、二次側制御用ＩＣ２０の外部端子ＶＰがロウレベルとなる正常動作時においては、トランジスタＳ３がオフ状態にされ、フォトダイオードＰＤに出力電圧Ｖoutの電位に応じた電流が流される。
【0035】
一方、二次側制御用ＩＣ２０の電源端子ＶＣＣの電圧が低下して異常検出回路２４により外部端子ＶＰがハイレベルとされる異常検出時においては、トランジスタＳ３がオン状態にされて、フォトダイオードＰＤに電流が流れないようにされる。
その結果、一次側のフォトトランジスタＰＴにも電流が流れなくなり、一次側制御回路１１が備える過電圧保護機能（ＯＶＰ）あるいは過負荷保護機能（ＯＬＰ）によって、一次側のスイッチング素子ＳＷのオン、オフ制御が停止され、電源装置の動作が停止される。
その結果、一次側のフォトトランジスタＰＴにも電流が流れなくなり、一次側制御回路１１が備える過電圧保護機能（ＯＶＰ）あるいは過負荷保護機能（ＯＬＰ）によって、一次側のスイッチング素子ＳＷのオン、オフ制御が停止され、電源装置の動作が停止される。
【0036】
以上説明したように、上記実施形態における二次側制御回路によれば、二次側制御回路の電源端子に電圧が供給されなくなっても異常検出回路が動作停止することのないようにすることができる。また、二次側制御回路の異常検出回路が電源端子の異常を検出した場合に、フォトインタラプタを介して一次側制御回路へ異常を検出したことを伝達して電源装置全体の動作を停止させることができるため、二次側回路の同期整流素子における損失や発熱の発生を抑えることができるという利点がある。
【0037】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態の変形例として、電源端子の異常検出信号とチップの温度異常検出信号の論理和をとって外部端子ＶＰの状態を変化させるようにしたものを説明したが、温度異常の他、例えば同期整流用ＭＯＳトランジスタＳ１のドレイン端子から配線が外れた異常状態（ドレインオープン）を検出する機能を設け、ドレインオープン異常検出信号と電源端子の異常検出信号との論理和をとって外部端子ＶＰの状態を変化させるように構成してもよい。
【0038】
また、前記実施形態では、一次側回路へ出力のフィードバック信号を送信するためのフォトダイオードＰＤと並列に接続されたスイッチ用ＭＯＳトランジスタＳ３を設けて、異常検出信号を送るようにしているが、上記フィードバック信号を送信するためのフォトダイオードとは別に、二次側回路から一次側回路へイネーブル信号を送信する機能を有する電源装置があるので、そのような電源装置においてはイネーブル信号に重畳して異常検出信号を送信するように構成してもよい。また、二次側制御用ＩＣの電源端子の電圧が低下する異常を検出した信号を送信する専用のフォトインタラプタを設けるようにしても良い。
【0039】
また、上記実施形態で説明した電源端子の異常検出回路は、フライバックコンバータに限るものでは無く、異なる電源方式にも適用可能である。
例えば、フォワードコンバータやハーフブリッジコンバータなど、二次側に整流素子が複数存在し、これらの整流素子に同期整流用ＭＯＳトランジスタを使用する場合においても、適用することが可能である。
例えば、フォワードコンバータやハーフブリッジコンバータなど、二次側に整流素子が複数存在し、これらの整流素子に同期整流用ＭＯＳトランジスタを使用する場合においても、適用することが可能である。
【符号の説明】
【0040】
１０……トランス、１１……一次側制御回路、２０……二次側制御回路、２１……内部電源回路、２２……スイッチング制御回路、２３……ピークホールド回路、２４……異常検出回路、２５……チップ温度異常検出回路、COMP……異常検出用コンパレータ（電圧比較回路）、Ｓ０……同期整流用ＭＯＳトランジスタ、Ｓ１,Ｓ２,Ｓ３……スイッチ用ＭＯＳトランジスタ、ＳＲ……シャントレギュレータ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】