特開 2024-99215 最適化システム、最適化方法及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024099215

(43)【公開日】2024-07-25

(54)【発明の名称】最適化システム、最適化方法及びプログラム

(51)【国際特許分類】

   G06N 99/00 20190101AFI20240718BHJP

   G06N 10/60 20220101ALI20240718BHJP

【ＦＩ】

G06N99/00 180

G06N10/60

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023002994

(22)【出願日】2023-01-12

(71)【出願人】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(74)【代理人】

【識別番号】100165179

【弁理士】

【氏名又は名称】田▲崎▼ 聡

(74)【代理人】

【識別番号】100188558

【弁理士】

【氏名又は名称】飯田 雅人

(74)【代理人】

【識別番号】100175824

【弁理士】

【氏名又は名称】小林 淳一

(74)【代理人】

【識別番号】100152272

【弁理士】

【氏名又は名称】川越 雄一郎

(74)【代理人】

【識別番号】100181722

【弁理士】

【氏名又は名称】春田 洋孝

(72)【発明者】

【氏名】大関 真之

(57)【要約】

【課題】アニーリングによる最適化の実行による最適化の精度を高める技術を提供すること。
【解決手段】第１変数を独立変数とする関数で表現される最適化対象であって拘束条件を有する最適化対象、の最適化を行う最適化システムであって、アニーリングによる最適化を実行するアニーラーと、前記アニーラーを制御する制御部と、を備え、前記最適化は、前記第１変数にくわえて更に第２変数を独立変数とする関数であり第１変数についてより一層低次元である、という条件を満たす関数によって分配関数が表現された系であって前記最適化対象を表現する系、の最適化であり、前記最適化は、第１変数に基づいて第２変数を推定する数理モデルを前記制御部が実行する推定処理と、アニーリングによって最適化を行う処理とを含み、前記数理モデルは、前記最適化の結果に応じて更新される、最適化システム。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１変数ｘを独立変数とする関数で表現される最適化対象であって拘束条件を有する最適化対象、の最適化を行う最適化システムであって、
アニーリングによる最適化を実行するアニーラーと、
前記アニーラーを制御する管理制御部と、
を備え、
前記最適化は、前記第１変数ｘにくわえて更に第２変数ｚを独立変数とする関数であり、前記拘束条件を示す項が、前記第２変数ｚを用いない場合よりも前記第１変数ｘについて低次元である、という条件を満たす関数である低次元分配関数、によって分配関数が表現された系であって前記最適化対象を表現する系、の最適化であり、
前記最適化は、前記第１変数ｘに基づいて前記第２変数ｚを推定する数理モデルを前記管理制御部が実行する推定処理と、前記第２変数ｚの値が前記推定処理で推定された値に固定された状態における前記最適化対象の最適化を前記アニーラーがアニーリングによって行うアニーリング処理と、前記拘束条件が満たされている度合が所定の度合よりも高いか否かを前記アニーリング処理の結果を用いて前記管理制御部が判定する判定処理と、を含み、
前記度合が前記所定の度合以下である場合に、前記管理制御部は、前記拘束条件が満たされている度合をより一層高めるように前記数理モデルを更新する、
最適化システム。

【請求項2】

前記低次元分配関数における前記拘束条件を示す項は、前記第１変数ｘについて１次元である、
請求項１に記載の最適化システム。

【請求項3】

前記アニーリングは、量子アニーリングである、
請求項１に記載の最適化システム。

【請求項4】

第１変数ｘを独立変数とする関数で表現される最適化対象であって拘束条件を有する最適化対象、の最適化を行う最適化システムであって、アニーリングを実行するアニーラーと、前記アニーラーを制御する管理制御部と、を備え、前記最適化は、前記第１変数ｘにくわえて更に第２変数ｚを独立変数とする関数であり、前記拘束条件を示す項が、前記第２変数ｚを用いない場合よりも前記第１変数ｘについて低次元である、という条件を満たす関数である低次元分配関数、によって分配関数が表現された系であって前記最適化対象を表現する系、の最適化である最適化システム、が実行する最適化方法であって、
前記管理制御部が、前記第１変数ｘに基づいて前記第２変数ｚを推定する数理モデルを実行する推定ステップと、
前記アニーラーが、前記第２変数ｚの値が前記推定ステップで推定された値に固定された状態における前記最適化対象の最適化をアニーリングによって行うアニーリングステップと、
前記管理制御部が、前記拘束条件が満たされている度合が所定の度合よりも高いか否かを前記アニーリングステップの結果を用いて判定する判定ステップと、
を有し、
前記管理制御部は、前記度合が前記所定の度合以下である場合に、前記拘束条件が満たされている度合をより一層高めるように前記数理モデルを更新する、
最適化方法。

【請求項5】

請求項１～３のいずれか一項に記載の最適化システムとしてコンピュータを機能させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、最適化システム、最適化方法及びプログラムに関する。

【背景技術】

【0002】

近年、最適化を高速に行えることから、量子アニーリング等のアニーリングによる最適化（以下「アニーリング最適化」という。）の実行による最適化への注目が高まっている。アニーリング最適化は、具体的には、量子アニーラー（非特許文献１参照）等によって実行される。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】Masayuki Ohzeki, Akira Miki, Masamichi J. Miyama, Masayoshi Terabe, “Control of automated guided vehicles without collision by quantum annealer and digital devices”, Front. Comput. Sci., 19 (2019)

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、独立変数について２次以上の高次の項を含む関数で最適化対象が表現される場合、アニーリング最適化の実行による最適化の精度は良く無い場合があった。理由は、ビットを表現する実体間の相互作用の影響である。なお、ビットを表現する実体は、量子アニーラーであれば例えばスピンである。

【0005】

上記事情に鑑み、本発明は、アニーリングによる最適化の実行による最適化の精度を高める技術を提供することを目的としている。

【課題を解決するための手段】

【0006】

本発明の一態様は、第１変数ｘを独立変数とする関数で表現される最適化対象であって拘束条件を有する最適化対象、の最適化を行う最適化システムであって、アニーリングによる最適化を実行するアニーラーと、前記アニーラーを制御する管理制御部と、を備え、前記最適化は、前記第１変数ｘにくわえて更に第２変数ｚを独立変数とする関数であり、前記拘束条件を示す項が、前記第２変数ｚを用いない場合よりも前記第１変数ｘについて低次元である、という条件を満たす関数である低次元分配関数、によって分配関数が表現された系であって前記最適化対象を表現する系、の最適化であり、前記最適化は、前記第１変数ｘに基づいて前記第２変数ｚを推定する数理モデルを前記管理制御部が実行する推定処理と、前記第２変数ｚの値が前記推定処理で推定された値に固定された状態における前記最適化対象の最適化を前記アニーラーがアニーリングによって行うアニーリング処理と、前記拘束条件が満たされている度合が所定の度合よりも高いか否かを前記アニーリング処理の結果を用いて前記管理制御部が判定する判定処理と、を含み、前記度合が前記所定の度合以下である場合に、前記管理制御部は、前記拘束条件が満たされている度合をより一層高めるように前記数理モデルを更新する、最適化システムである。

【0007】

本発明の一態様は、第１変数ｘを独立変数とする関数で表現される最適化対象であって拘束条件を有する最適化対象、の最適化を行う最適化システムであって、アニーリングを実行するアニーラーと、前記アニーラーを制御する管理制御部と、を備え、前記最適化は、前記第１変数ｘにくわえて更に第２変数ｚを独立変数とする関数であり、前記拘束条件を示す項が、前記第２変数ｚを用いない場合よりも前記第１変数ｘについて低次元である、という条件を満たす関数である低次元分配関数、によって分配関数が表現された系であって前記最適化対象を表現する系、の最適化である最適化システム、が実行する最適化方法であって、前記管理制御部が、前記第１変数ｘに基づいて前記第２変数ｚを推定する数理モデルを実行する推定ステップと、前記アニーラーが、前記第２変数ｚの値が前記推定ステップで推定された値に固定された状態における前記最適化対象の最適化をアニーリングによって行うアニーリングステップと、前記管理制御部が、前記拘束条件が満たされている度合が所定の度合よりも高いか否かを前記アニーリングステップの結果を用いて判定する判定ステップと、を有し、前記管理制御部は、前記度合が前記所定の度合以下である場合に、前記拘束条件が満たされている度合をより一層高めるように前記数理モデルを更新する、最適化方法。である。

【0008】

本発明の一態様は、上記の最適化システムとしてコンピュータを機能させるためのプログラムである。

【発明の効果】

【0009】

本発明により、アニーリングによる最適化の実行による最適化の精度を高める技術を提供することが可能となる。

【図面の簡単な説明】

【0010】

【図1】実施形態の最適化システムの概要を説明する説明図。

【図2】実施形態における最適化システムで実行される最適化の処理の流れの一例を示すフローチャート。

【図3】実施形態における管理装置のハードウェア構成の一例を示す図である。

【図4】実施形態におけるアニーラーのハードウェア構成の一例を示す図。

【図5】実施形態におけるアニール部の構成の一例を示す図。

【発明を実施するための形態】

【0011】

（実施形態）
図１は、実施形態の最適化システム１００の概要を説明する説明図である。最適化システム１００は、管理装置１と、アニーラー２と、を備え、量子アニーリング等のアニーリングによる最適化（以下「アニーリング最適化」という。）を行うことで最適化対象の最適化を行う。

【0012】

管理装置１は、バスで接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサ９１とメモリ９２とを備える制御部１１を備え、プログラムを実行するノイマン型のコンピュータである。管理装置１は、プログラムの実行により、例えば、アニーラー２の動作を制御する。

【0013】

アニーラー２はアニーリング最適化を行う。最適化システム１００は、アニーラー２を備えるため、アニーリング最適化による最適化対象の最適化が可能である。アニーラー２は、例えば量子アニーラーである。以下、説明の簡単のためアニーラー２が量子アニーラーである場合を例に説明を行う。なお、量子アニーラーによる最適化は、いわゆる量子アニーリングである。

【0014】

アニーラー２によるアニーリング最適化では、例えば、いわゆる大関法（参考文献１参照）による最適化が行われてもよい。

【0015】

参考文献１：Masayuki Ohzeki, “Breaking limitation of quantum annealer in solving optimization problems under constraints”, Sci.Rep., 10:3126, (2020)

【0016】

ところで、一般に最適化では拘束条件が存在する。したがって最適化対象は、具体的には、以下の式（１）で表現される。すなわち、最適化対象は、変数ｘを独立変数とする関数で表現され、拘束条件を有する。

【0017】

【数1】

【0018】

テンソルｘは独立変数を表し、Ｆ（ｘ）＝ｃが拘束条件を表す。関数Ｆは、ｘの関数であればどのような関数であってもよい。ｃは定数である。ｃはスカラーであってもよいし、テンソルであってもよい。

【0019】

式（１）で表される最適化対象の最適化は、以下の式（２）を実行することに等価である。

【0020】

【数2】

【0021】

λは所定の重み係数である。｜・｜^２は二乗ノルムを意味する。

【0022】

さらに、式（２）の最適化は、分配関数が以下の式（３）で表される系の最適化を行うことに等価である。

【0023】

【数3】

【0024】

ところで、式（３）に含まれる拘束条件を示す項であるが、この項は、２乗の操作があることから、変数ｘの１次の項としては表現されていない。変数ｘは、アニーリングにおいては例えばスピンの状態で表される量である。したがって、スピン間の相互作用の影響を考慮すれば、式（３）に含まれる拘束条件を示す項は、変数ｘについてより低次の項で表されることがアニーリングによる最適化の観点からは好ましい。

【0025】

そこで、最適化システム１００は、分配関数が、式（３）で表される系の代わりに、分配関数が低次元分配関数で表される系に対するアニーリングを行う。低次元分配関数は、変数ｘにくわえて更に補助変数ｚを独立変数とする関数であり、式（３）に含まれる拘束条件を示す項が、補助変数ｚを用いない場合よりも変数ｘについて低次元である、という条件を満たす関数である。

【0026】

例えばＦ（ｘ）がｘの線形変換を表す関数であれば、低次元分配関数における拘束条件を示す項は、例えば、変数ｘについて１次元である。

【0027】

こうした場合、補助変数ｚの値を得る処理が別途必要である。そこで、最適化システム１００は、機械学習により更新される数理モデルであって、補助変数ｚの値を推定する数理モデルを用いる。このような数理モデルは、具体的には、後述する推定モデル、である。これにより、数理モデルによる補助変数ｚの推定と、その推定結果を用いたアニーリングであって低次元分配関数で分配関数が表現される系に対するアニーリング、による変数ｘの取得と、数理モデルの更新と、の実行が可能になる。このようにして、最適化システム１００は、最適化対象の最適化を行う。

【0028】

＜最適化システム１００の奏する効果＞
こうした最適化システム１００では、機械学習によって更新される数理モデルによって補助変数ｚの値が推定されるので、ユーザが補助変数ｚを導出する関数を実装する負担は少ない。また、機械学習によって更新される数理モデルによって補助変数ｚの値が決定されるので、低次元分配関数の設定の仕方は、アニーリングの対象の系として実装可能な条件に応じてユーザがさまざまに設計可能である。すなわち、最適化システム１００は、アニーリングの対象の系の設計の自由度を増大させる。その結果、より最適化の精度の高い系による最適化を可能とする。さらに、一般に人が次数の高い式を解析的に扱うことは困難であるため、人が設計する補助変数ｚと変数ｘとの関係は精度が悪い場合が多い。しかしながら、最適化システム１００であれば補助変数ｚと変数ｘとの関係が機械学習によって得られる。そのため、最適化システム１００は、アニーリングによる最適化の実行による最適化の精度を高めることができる。

【0029】

数理モデルは学習により更新されるので、どういった関数を表現する数理モデルが得られるのか、は学習過程や最適化対象によって異なる。しかしながら、数理モデルが表現する可能性のある関数の一例を、数学的な式変形で示すことは、最適化システム１００の理解に有用であると思われる。そこで、ここで数学的な式変形で示すことのできる例を示す。

【0030】

＜変数ｚの値を推定する数理モデルが表現する関数の例＞
式（３）は、the Hubbard-Stratonovich 変換（以下「ＨＳ変換」という。）により以下の式（４）に変換される。

【0031】

【数4】

【0032】

ここで、量ｉは、虚数単位を表す。Ｔは転置を表す。変数ｚは、ＨＳ変換によって生じた補助変数である。式（４）は、ＨＳ変換により、２乗の項が１乗の項に変換されたことを示す。したがって、式（４）は、ＨＳ変換により、変数ｘについてより低次の式に変換されたことを示す。そして、機械学習には学習済みという用語があるがそれを用いて表現すれば、ＨＳ変換によって得られる補助変数ｚと変数ｘとの関係を示す式が、学習済みの推定モデルが表現する関数の一例である。

【0033】

上述したように、最適化システム１００では、補助変数ｚを用いて最適化を行う。最適化システム１００において補助変数ｚは、変数ｘとは独立な変数として処理される。より具体的には、最適化システム１００において、補助変数ｚと変数ｘとは互いに独立な確率変数として処理され、それによって最適化が行われる。具体的には、図２に示す以下の処理が実行される。

【0034】

図２は、実施形態における最適化システム１００で実行される最適化の処理の流れの一例を示すフローチャートである。なおここでは、説明の簡単のため、低次元分配関数、は予め制御部１１が取得済みであるとする。

【0035】

変数ｘの初期値を制御部１１が取得する（ステップＳ１０１）。次に、制御部１１は、推定モデルを実行することで、取得した変数ｘの値に基づき、変数ｚの値を推定する（ステップＳ１０２）。

【0036】

推定モデルは、変数ｘの値に基づいて変数ｚの値を推定する数理モデルである。推定モデルは機械学習により更新される数理モデルである。機械学習による更新とは、数理モデルの有するパラメータを更新する処理である。推定モデルのパラメータは、例えば、変数ｘと変数ｚとの同時確率分布を示す量である。推定モデルのパラメータは、例えば、変数ｘと変数ｚとの同時確率分布から得られる確率変数ｚの周辺確率の確率分布、を示す量であってもよい。したがって、推定モデルの学習とは、例えば、確率変数ｚの周辺確率分布の更新を意味する。

【0037】

ステップＳ１０２の次に制御部１１は、アニーラー２の動作を制御し、変数ｚの値がステップＳ１０２で推定された変数ｚの値に固定された状態、における最適化対象の最適化を行わせる（ステップＳ１０３）。したがってステップＳ１０３では、アニーリングが実行される。より具体的には、ステップＳ１０３では、補助変数ｚの値がステップＳ１０２で推定された値に固定された状態における最適化対象の最適化をアニーリングによって行う、ことが行われる。

【0038】

アニーリングの対象の系は、分配関数が低次元分配関数で表現される系である。アニーリングの実行により、変数ｚの値がステップＳ１０２で推定された変数ｚの値に固定された状態における最適化対象、が最適化された状態における変数ｘの値が得られる。

【0039】

ステップＳ１０３で実行されるアニーリングについて、より具体的な状況を、一例を挙げて説明する。ステップＳ１０３では、例えば、変数ｚの値がステップＳ１０２で推定された値であってスピンの向きが変数ｘを表す低次元分配関数、を表現する量子スピン系に対する量子アニーリングが実行される。その結果、式（２）を満たす変数ｘの値が取得される。

【0040】

ステップＳ１０３の次に、制御部１１はステップＳ１０３の処理の結果を用いて、拘束条件が満たされている度合が、所定の度合よりも高いか否かを判定する（ステップＳ１０４）。ステップＳ１０３の処理の結果とは、具体的には、ステップＳ１０３で得られた変数ｘの値、である。

【0041】

拘束条件が満たされている度合は、例えば、Ｆ（ｘ）－ｃの値とゼロとの違いである。Ｆ（ｘ）－ｃが０であるとき、拘束条件は完全に満たされており、Ｆ（ｘ）－ｃと０との違いが大きいほど、拘束条件が満たされている度合が低い。拘束条件が完全に満たされている、とは拘束条件が満たされている度合が最大である、ことを意味する。

【0042】

拘束条件が満たされている度合は、例えば、Ｆ（ｘ）と定数ｃとの違いであってもよい。Ｆ（ｘ）がｃであるとき、拘束条件は完全に満たされており、Ｆ（ｘ）とｃとの違いが大きいほど、拘束条件が満たされている度合が低い。

【0043】

拘束条件が満たされている度合は、例えば、Ｆ（ｘ）を定数ｃで割り算した値（すなわちＦ（ｘ）／ｃ）と１との違いであってもよい。Ｆ（ｘ）／ｃが１であるとき、拘束条件は完全に満たされており、Ｆ（ｘ）／ｃと１との違いが大きいほど、拘束条件が満たされている度合が低い。

【0044】

拘束条件が満たされている度合が所定の度合よりも高い場合（ステップＳ１０４：ＹＥＳ）、処理が終了する。一方、拘束条件が満たされている度合が所定の度合以下である場合（ステップＳ１０４：ＮＯ）、制御部１１は、所定の規則にしたがって推定モデルの更新を行うとともに、ステップＳ１０３で取得された変数ｘの値を取得する（ステップＳ１０５）。ステップＳ１０５の次に、ステップＳ１０２の処理に戻る。ステップＳ１０５で制御部１１が取得した変数ｘの値がステップＳ１０２の処理で用いられる。

【0045】

なお、ステップＳ１０４でＹＥＳだった場合の推定モデルは、学習済みの推定モデル、の一例である。なお、ステップＳ１０３の処理は、アニーリング最適化の一例である。

【0046】

なお、所定の規則は、拘束条件が満たされている度合をより一層高めるように推定モデルを更新する、という規則である。

【0047】

図３は、実施形態における管理装置１のハードウェア構成の一例を示す図である。管理装置１は、上述したように、バスで接続されたＣＰＵ等のプロセッサ９１とメモリ９２とを備える制御部１１を備え、プログラムを実行する。管理装置１は、プログラムの実行によって制御部１１、入力部１２、通信部１３、記憶部１４及び出力部１５を備える装置として機能する。

【0048】

より具体的には、プロセッサ９１が記憶部１４に記憶されているプログラムを読み出し、読み出したプログラムをメモリ９２に記憶させる。プロセッサ９１が、メモリ９２に記憶させたプログラムを実行することによって、管理装置１は、制御部１１、入力部１２、通信部１３、記憶部１４及び出力部１５を備える装置として機能する。

【0049】

制御部１１は、管理装置１が備える各種機能部の動作を制御する。制御部１１は、例えば推定モデルを実行する。制御部１１は、例えば、通信部１３を介してアニーラー２の動作を制御する。制御部１１は、例えば、アニーラー２の動作を制御することで、アニーラー２による最適化の結果を、通信部１３を介して取得する。

【0050】

最適化の結果は、具体的には、固定最適化対象がアニーリングの実行により最適化された状態、における変数ｘの値、である。固定最適化対象は、変数ｚの値が推定モデルにより推定された値に固定された状態における最適化対象である。

【0051】

入力部１２は、マウスやキーボード、タッチパネル等の入力装置を含んで構成される。入力部１２は、これらの入力装置を管理装置１に接続するインタフェースとして構成されてもよい。入力部１２は、管理装置１に対する各種情報の入力を受け付ける。入力部１２には、例えばユーザによる最適化の開始の指示が入力される。

【0052】

入力部１２には、例えば変数ｘの初期値が入力される。入力部１２には、例えば低次元分配関数を示す情報が入力される。入力部１２に入力された、低次元分配関数を示す情報は例えば記憶部１４に記憶される。制御部１１は、記憶部１４に記憶された、低次元分配関数を示す情報、を読み出すことで、低次元分配関数を用いる処理を実行する。

【0053】

通信部１３は、管理装置１を外部装置に接続するための通信インタフェースを含んで構成される。通信部１３は、有線又は無線を介して外部装置と通信する。外部装置は、例えば変数ｘの初期値の送信元の装置である。通信部１３は、変数ｘの初期値の送信元の装置との通信によって、変数ｘの初期値を取得する。外部装置は、例えばアニーラー２である。通信部１３は、アニーラー２との通信によって、制御部１１による指示をアニーラー２に送信する。制御部１１による指示を受信したアニーラー２は、その指示にしたがった動作を行う。

【0054】

外部装置は、例えば低次元分配関数を示す情報の送信元の装置である。通信部１３は、低次元分配関数を示す情報の送信元との通信によって、低次元分配関数を示す情報を取得する。

【0055】

記憶部１４は、磁気ハードディスク装置や半導体記憶装置などのコンピュータ読み出し可能な記憶媒体装置（non-transitory computer-readable recording medium）を用いて構成される。記憶部１４は管理装置１に関する各種情報を記憶する。記憶部１４は、例えば入力部１２又は通信部１３を介して入力された情報を記憶する。記憶部１４は、例えば制御部１１で生じた各種情報を記憶する。記憶部１４は、例えば、予め推定モデルを記憶する。記憶部１４は、例えば、学習済みの推定モデルを記憶する。記憶部１４は、例えば、変数ｘの初期値を記憶する。記憶部１４は、例えば、低次元分配関数を示す情報を記憶する。

【0056】

出力部１５は、各種情報を出力する。出力部１５は、例えばＣＲＴ（Cathode Ray Tube）ディスプレイや液晶ディスプレイ、有機ＥＬ（Electro-Luminescence）ディスプレイ等の表示装置を含んで構成される。出力部１５は、これらの表示装置を管理装置１に接続するインタフェースとして構成されてもよい。出力部１５は、例えば入力部１２又は通信部１３に入力された情報を出力する。

【0057】

図４は、実施形態におけるアニーラー２のハードウェア構成の一例を示す図である。アニーラー２は、バスで接続されたＣＰＵ等のプロセッサ９３とメモリ９４とを備える制御部２１を備え、プログラムを実行する。アニーラー２は、プログラムの実行によって制御部２１、通信部２２、記憶部２３及びアニール部２４を備える装置として機能する。

【0058】

より具体的には、アニーラー２は、プロセッサ９３が記憶部２３に記憶されているプログラムを読み出し、読み出したプログラムをメモリ９４に記憶させる。プロセッサ９３が、メモリ９４に記憶させたプログラムを実行することによって、アニーラー２は、制御部２１、通信部２２、記憶部２３及びアニール部２４を備える装置として機能する。

【0059】

制御部２１は、アニーラー２が備える各機能部の動作を制御する。制御部２１は、例えば、管理装置１の備える制御部１１の制御を受けて、アニール部２４の動作を制御する。制御部２１は、例えばアニール部２４によるアニーリングの実行の結果を記憶部２３に記録する。制御部２１は、例えば通信部２２の動作を制御する。制御部２１は、例えば通信部２２の動作を制御して、管理装置１にアニーリングの実行の結果を送信する。制御部２１は、例えば通信部２２を介して、管理装置１の備える記憶部１４から、記憶部１４の備える情報を読み出してもよい。

【0060】

通信部２２は、アニーラー２を管理装置１に接続するための通信インタフェースを含んで構成される。通信部２２は、例えば通信先の管理装置１にアニーリングの実行結果を送信する。通信部２２は、例えば管理装置１が送信した指示を受信する。

【0061】

記憶部２３は、磁気ハードディスク装置や半導体記憶装置などのコンピュータ読み出し可能な記憶媒体装置（non-transitory computer-readable recording medium）を用いて構成される。記憶部２３はアニーラー２に関する各種情報を記憶する。記憶部２３は、例えばアニーラー２が備える各機能部の動作を制御するプログラムを予め記憶する。

【0062】

記憶部２３は、例えば通信部２２を介して制御部２１が管理装置１の備える記憶部１４から読み出した情報を記憶してもよい。記憶部２３は、例えば制御部２１で生じた各種情報を記憶する。記憶部２３は、例えばアニール部２４で得られた結果を記憶してもよい。

【0063】

アニール部２４は、分配関数が、変数ｚの値が推定モデルにより推定された値に固定された低次元分配関数、で表される系、に対する最適化をアニーリングにより行う。アニール部２４による最適化によって、固定最適化対象がアニーリングの実行により最適化された状態、における変数ｘの値、が得られる。

【0064】

図５は、実施形態におけるアニール部２４の構成の一例を示す図である。アニール部２４は、量子ビット体４１０、断熱制御部４２０及び測定装置４３０を備える。

【0065】

量子ビット体４１０は、複数の量子ビット４１１を有する。量子ビット体４１０は、例えば量子ドットを有する半導体基板である。このような場合、量子ビット４１１は、例えば量子ドット中の電子のスピンである。量子ビット体４１０は、窒素欠陥を有するダイヤモンド基盤であってもよい。このような場合、量子ビット４１１は、例えば窒素欠陥中の電子のスピンである。量子ビット体４１０は、超電導回路であってもよい。このような場合、量子ビット４１１は、例えば超電導量子ビットである。量子ビット体４１０は量子系の一例である。

【0066】

量子ビット体４１０の系の分配関数は、変数ｚの値が固定された低次元分配関数で表される分配関数である。量子ビット４１１の状態が、低次元分配関数の変数ｘの値を示す。

【0067】

断熱制御部４２０は、制御部１１の制御を受けた制御部２１の制御によって動作する。断熱制御部４２０は、量子ビット体４１０の量子状態を制御し、量子ビット体４１０の系のエネルギーを最小にするまで、量子ビット体４１０の量子状態を断熱的に変化させる。量子ビット体４１０の量子状態を制御し、量子ビット体４１０の系のエネルギーを最小にするまで、量子ビット体４１０の量子状態を断熱的に変化させる処理が、アニーリングの一例である。

【0068】

断熱制御部４２０は、例えば量子ビット体４１０に対して断熱的に変化する横磁場を印加することで量子ビット体４１０の量子状態を断熱的に変化させる。なお、量子ビット体４１０の量子状態とは、具体的には、量子ビット体４１０が含む全ての量子ビット４１１から成る複合量子系の量子状態である。

【0069】

測定装置４３０は、制御部１１の制御を受けた制御部２１の制御によって動作し、量子ビット体４１０の系のエネルギーが最小になったタイミングの量子ビット体４１０の量子状態を測定する。測定装置４３０は、量子ビット体４１０の量子状態を取得可能であればどのようなものであってもよい。測定装置４３０は、例えば磁束計を備える装置であって磁束計によって量子ビット体４１０の量子状態を測定する装置である。測定装置４３０は、例えばレーザーと光センサとを備える装置であってレーザーによって照射した光の散乱や反射等を光センサで受光することによって量子ビット体４１０の量子状態を測定する装置であってもよい。

【0070】

このような断熱制御部４２０と測定装置４３０との動作により、量子ビット体４１０の系のエネルギーが最小になったタイミングの変数ｘの値を得る処理が、ステップＳ１０３の処理の一例である。

【0071】

なお、測定装置４３０による測定結果は、固定最適化対象がアニーリングの実行により最適化された状態、における変数ｘの値、を示す結果である。制御部１１及び制御部２１は、測定装置４３０による測定結果を取得することで、固定最適化対象がアニーリングの実行により最適化された状態、における変数ｘの値、を示す結果を取得する。

【0072】

このようにアニール部２４では、断熱制御部４２０の動作によるアニーリングの実行と、アニーリングの結果を測定装置４３０が測定することで変数ｘの値を取得することと、が行われる。

【0073】

このように構成された最適化システム１００は、変数ｘ及び補助変数ｚで表現される低次元分配関数によって分配関数が表される系に対するアニーリングと、補助変数ｚを推定する数理モデルであって学習により更新される数理モデルと、を用いて最適化を行う。そのため、＜最適化システム１００の奏する効果＞で説明した効果を奏することができる。したがって、最適化システム１００は、アニーリングによる最適化の実行による最適化の精度を高めることができる。

【0074】

（変形例）
なお、管理装置１とアニーラー２とは、必ずしも異なる装置として実装される必要は無い。管理装置１とアニーラー２とは、例えば両者の機能を併せ持つ１つの装置として実装されてもよい。

【0075】

なお、管理装置１は、ネットワークを介して通信可能に接続された複数台の情報処理装置を用いて実装されてもよい。この場合、管理装置１が備える各機能部は、複数の情報処理装置に分散して実装されてもよい。

【0076】

なお、アニーラー２は、ネットワークを介して通信可能に接続された複数台の情報処理装置を用いて実装されてもよい。この場合、アニーラー２が備える各機能部は、複数の情報処理装置に分散して実装されてもよい。

【0077】

なお、管理装置１とアニーラー２の各機能の全て又は一部は、ＡＳＩＣ（Application Specific Integrated Circuit）やＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のハードウェアを用いて実現されてもよい。プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して送信されてもよい。

【0078】

なお、変数ｘは第１変数ｘの一例である。補助変数ｚは第２変数ｚの一例である。ステップＳ１０２の処理は、推定処理の一例である。ステップＳ１０３の処理は、アニーリング処理の一例である。ステップＳ１０４の処理は、判定処理の一例である。制御部１１は、管理制御部の一例である。

【0079】

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

【符号の説明】

【0080】

１００…最適化システム、１…管理装置、２…アニーラー、１１…制御部、１２…入力部、１３…通信部、１４…記憶部、１５…出力部、２１…制御部、２２…通信部、２３…記憶部、２４…アニール部、４１０…量子ビット体、４１１…量子ビット、４２０…断熱制御部、４３０…測定装置、９１…プロセッサ、９２…メモリ、９３…プロセッサ、９４…メモリ

【図1】

【図2】

【図3】

【図4】

【図5】