特開 2024-99940 表示装置および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024099940

(43)【公開日】2024-07-26

(54)【発明の名称】表示装置および電子機器

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240719BHJP

   G09F 9/302 20060101ALI20240719BHJP

   H10K 50/10 20230101ALI20240719BHJP

   H10K 59/12 20230101ALI20240719BHJP

   H10K 59/123 20230101ALI20240719BHJP

   H10K 59/131 20230101ALI20240719BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 339Z

G09F9/30 365

G09F9/302 C

H10K50/10

H10K59/12

H10K59/123

H10K59/131

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023003591

(22)【出願日】2023-01-13

(71)【出願人】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(74)【代理人】

【識別番号】100225901

【弁理士】

【氏名又は名称】今村 真之

(72)【発明者】

【氏名】児玉 拓海

(72)【発明者】

【氏名】腰原 健

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107BB07

3K107BB08

3K107CC33

3K107CC35

3K107EE03

3K107FF15

3K107HH05

5C094AA02

5C094AA05

5C094BA03

5C094BA27

5C094CA20

5C094DB01

5C094EA04

(57)【要約】

【課題】表示品位が低下を抑制することができる表示装置、および電子機器を提供する。
【解決手段】表示装置は、走査線と、第１データ線および第２データ線と、第１トランジスター回路と、第２トランジスター回路と、第１画素電極を含む第１発光素子と、第２画素電極を含む第２発光素子と、を備え、前記第１トランジスター回路は、第１駆動トランジスターと、第１選択トランジスターと、を有し、前記第２トランジスター回路は、第２駆動トランジスターと、第２選択トランジスターと、を有し、前記第１画素電極および前記第２画素電極は、前記第２方向に並び、前記第１トランジスター回路および前記第２トランジスター回路は、前記第１方向に並び、前記第１選択トランジスターが有するゲートと、前記第２選択トランジスターが有するゲートとは、前記走査線に電気的に接続される。
【選択図】図５

【特許請求の範囲】

【請求項1】

第１方向に延在する走査線と、
前記第１方向と交差する第２方向に延在し、前記第１方向に並ぶ第１データ線および第２データ線と、
第１トランジスター回路と、
第２トランジスター回路と、
第１画素電極を含む第１発光素子と、
第２画素電極を含む第２発光素子と、を備え、
前記第１トランジスター回路は、前記第１画素電極に前記第１データ線からの第１映像信号に応じた電位に基づく第１駆動電流を供給する第１駆動トランジスターと、前記第１データ線と前記第１駆動トランジスターとを電気的に接続する第１選択トランジスターと、を有し、
前記第２トランジスター回路は、前記第２画素電極に前記第２データ線からの第２映像信号に応じた電位に基づく第２駆動電流を供給する第２駆動トランジスターと、前記第２データ線と前記第２駆動トランジスターとを電気的に接続する第２選択トランジスターと、を有し、
前記第１画素電極および前記第２画素電極は、前記第２方向に並び、
前記第１トランジスター回路および前記第２トランジスター回路は、前記第１方向に並び、
前記第１選択トランジスターが有するゲートと、前記第２選択トランジスターが有するゲートとは、前記走査線に電気的に接続される、
ことを特徴とする表示装置。

【請求項2】

前記第２方向に延在し、前記第１方向に並ぶ第３データ線および第４データ線と、
第３トランジスター回路と、
第４トランジスター回路と、
第３画素電極を含む第３発光素子と、
第４画素電極を含む第４発光素子と、を備え、
前記第３トランジスター回路は、前記第３画素電極に前記第３データ線からの第３映像信号に応じた電位に基づく第３駆動電流を供給する第３駆動トランジスターと、前記第３データ線と前記第３駆動トランジスターとを電気的に接続する第３選択トランジスターと、を有し、
前記第４トランジスター回路は、前記第４画素電極に前記第４データ線からの第４映像信号に応じた電位に基づく第４駆動電流を供給する第４駆動トランジスターと、前記第４データ線と前記第４駆動トランジスターとを電気的に接続する第４選択トランジスターと、を有し、
前記第３画素電極は、前記第１画素電極に対して前記第１方向に設けられ、
前記第４画素電極は、前記第２画素電極に対して前記第１方向に設けられ、かつ、前記第３画素電極に対して前記第２方向に設けられ、
前記第３トランジスター回路および前記第４トランジスター回路は、前記第１方向に並び、
前記第３選択トランジスターが有するゲートと、前記第４選択トランジスターが有するゲートとは、前記走査線に電気的に接続される、
請求項１に記載の表示装置。

【請求項3】

前記第２方向に延在し、前記第１方向に並ぶ第５データ線および第６データ線と、
第５トランジスター回路と、
第６トランジスター回路と、
第５画素電極を含む第５発光素子と、
第６画素電極を含む第６発光素子と、を備え、
前記第５トランジスター回路は、前記第５画素電極に前記第５データ線からの第５映像信号に応じた電位に基づく第５駆動電流を供給する第５駆動トランジスターと、前記第５データ線と前記第５駆動トランジスターとを電気的に接続する第５選択トランジスターと、を有し、
前記第６トランジスター回路は、前記第６画素電極に前記第６データ線からの第６映像信号に応じた電位に基づく第６駆動電流を供給する第６駆動トランジスターと、前記第６データ線と前記第６駆動トランジスターとを電気的に接続する第６選択トランジスターと、を有し、
前記第５画素電極は、前記第３画素電極に対して前記第１方向に設けられ、
前記第６画素電極は、前記第４画素電極に対して前記第１方向に設けられ、かつ、前記第５画素電極に対して前記第２方向に設けられ、
前記第５トランジスター回路および前記第６トランジスター回路は、前記第１方向に並び、
前記第５選択トランジスターが有するゲートと、前記第６選択トランジスターが有するゲートとは、前記走査線に電気的に接続され、
前記第１画素電極、前記第３画素電極、および前記第５画素電極は、カラー表示の１ドットを構成する第１画素に設けられ、
前記第１画素電極、前記第３画素電極、および前記第５画素電極は、カラー表示の他の１ドットを構成する第２画素に設けられ、
請求項２に記載の表示装置。

【請求項4】

前記第１画素電極、前記第２画素電極、前記第３画素電極、および前記第４画素電極は、カラー表示の１ドットを構成する１つの画素に設けられる、
請求項２に記載の表示装置。

【請求項5】

請求項１に記載の表示装置と、
前記表示装置の動作を制御する制御部と、を有することを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置および電子機器に関する。

【背景技術】

【0002】

液晶表示装置および有機エレクトロルミネッセンス表示装置等の表示装置が知られている。かかる装置の一例として、特許文献１に記載の有機ＥＬ表示装置が挙げられる。

【0003】

特許文献１の有機ＥＬ表示装置では、複数のサブ画素をまとめて１つの矩形状の画素が構成されており、当該画素がマトリクス状に配置される。各サブ画素は、列方向に延びるデータ線と行方向に延びる走査線との交差に対応して設けられる。また、各サブ画素の領域内には、発光素子のアノード電極、スイッチ用トランジスターおよび駆動用トランジスターが設けられる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１６－７５８６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の表示装置において、高解像度化を図るためにサブ画素数が増えると、１本の走査線に対応するサブ画素数が増加する。このため、１水平走査期間が減少してしまう。この結果、表示品位が低下するという課題がある。さらに、駆動フレームレートの高速化が進むと、当該課題はより顕著になる。

【課題を解決するための手段】

【0006】

以上の課題を解決するために、本発明の好適な態様に係る表示装置は、第１方向に延在する走査線と、前記第１方向と交差する第２方向に延在し、前記第１方向に並ぶ第１データ線および第２データ線と、第１トランジスター回路と、第２トランジスター回路と、第１画素電極を含む第１発光素子と、第２画素電極を含む第２発光素子と、を備え、前記第１トランジスター回路は、前記第１画素電極に前記第１データ線からの第１映像信号に応じた電位に基づく第１駆動電流を供給する第１駆動トランジスターと、前記第１データ線と前記第１駆動トランジスターとを電気的に接続する第１選択トランジスターと、を有し、前記第２トランジスター回路は、前記第２画素電極に前記第２データ線からの第２映像信号に応じた電位に基づく第２駆動電流を供給する第２駆動トランジスターと、前記第２データ線と前記第２駆動トランジスターとを電気的に接続する第２選択トランジスターと、を有し、前記第１画素電極および前記第２画素電極は、前記第２方向に並び、前記第１トランジスター回路および前記第２トランジスター回路は、前記第１方向に並び、前記第１選択トランジスターが有するゲートと、前記第２選択トランジスターが有するゲートとは、前記走査線に電気的に接続される。

【図面の簡単な説明】

【0007】

【図1】第１実施形態の表示装置を示す図である。

【図2】図１の表示装置を模式的に示す図である。

【図3】図１の複数の画素のうちの任意の２つの画素を示す図である。

【図4】図３に示す６つの表示画素に対応する６つのトランジスター回路の配置図である。

【図5】図４の６つのトランジスター回路を示す図である。

【図6】第２実施形態の１つの画素を示す図である。

【図7】図６の４つの表示画素に対応する４つのトランジスター回路の配置図である。

【図8】第３実施形態の１つの画素を示す図である。

【図9】図８の２つの表示画素に対応する２つのトランジスター回路の配置図である。

【図10】表示装置を備える電子機器としてのヘッドマウントディスプレイの外観を示す斜視図である。

【図11】図１０に示すヘッドマウントディスプレイの光学的な構成の図である。

【発明を実施するための形態】

【0008】

以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法や縮尺は実際のものと適宜異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。

【0009】

Ａ.第１実施形態
１．表示装置１の基本構成
図１は、第１実施形態の表示装置１を示す図である。図１に示す表示装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。また、表示装置１は、例えば、ＯＬＥＤを含む有機ＥＬ装置である。ＯＬＥＤは、Organic Light Emitting Diodeの略称である。ＥＬは、Electroluminescenceの略称である。本実施形態では、表示装置１は、フルカラーの画像の表示が可能である。なお、画像には、文字情報のみを表示するものが含まれる。また、表示装置１は単色のみを表示可能な装置であってもよい。

【0010】

表示装置１は、画像を表示する表示パネル１０を有し、表示パネル１０で開口する枠状のケース７１に収納される。表示装置１には、ＦＰＣ基板７２の一端が接続されている。ＦＰＣは、Flexible Printed Circuitsの略称である。ＦＰＣ基板７２の他端には、図示省略されたホスト装置を接続するための複数の端子７３が設けられる。複数の端子７３が当該ホスト装置に接続されると、表示装置１には、当該ホスト装置からＦＰＣ基板７２を介して各種信号が供給される。

【0011】

２．表示装置１の構成
図２は、図１の表示装置１を模式的に示す図である。なお、以下では、説明の便宜上、Ｘ方向およびＹ方向を適宜用いて説明する。Ｘ方向に沿った軸とＹ方向に沿った軸とは互いに直交する。Ｘ方向は「第１方向」および「行方向」であり、Ｙ方向が「第２方向」および「列方向」である。

【0012】

図２に示すように、表示装置１は、表示パネル１０と、制御回路１３０、走査線駆動回路１１０、およびデータ線駆動回路１２０を含む。表示パネル１０、制御回路１３０、走査線駆動回路１１０、およびデータ線駆動回路１２０は、例えばシリコン基板等の半導体基板上に形成される。

【0013】

表示パネル１０には、Ｘ方向に延びるｍ本の走査線１１と、Ｙ方向に延びるｎ本のデータ線１２とが設けられる。複数の走査線１１と複数のデータ線１２との交差に対応して複数の表示画素Ｐ０が設けられる。なお、例えば、Ｘ方向に並ぶ３つの表示画素Ｐ０ごとにカラー映像の１ドットを表現する画素Ｐを構成される。本実施形態では、画素Ｐの配列は、所謂ＲＧＢストライプ配列である。また、各表示画素Ｐ０には、後述の発光素子１５が有する画素電極１５１が設けられる。

【0014】

制御回路１３０は、画像の表示を制御する。図２に示す制御回路１３０には、図示省略されたホスト装置から出力されるデジタルの映像データＶｉｄｅｏが同期信号Ｓｙｎｃに同期して供給される。制御回路１３０は、映像データＶｉｄｅｏおよび同期信号Ｓｙｎｃに基づいて表示装置１の各部を制御する。映像データＶｉｄｅｏとは、表示すべき画像における表示画素Ｐ０の階調レベルを例えば８ビットで指定する。また、同期信号Ｓｙｎｃとは、映像データＶｉｄｅｏの垂直走査開始を指示する垂直同期信号、水平走査開始を指示する水平同期信号、およびドットクロック信号を含む信号である。

【0015】

制御回路１３０は、同期信号Ｓｙｎｃに基づいて制御信号Ｃｔｒ１を生成し、制御信号Ｃｔｒ１を走査線駆動回路１１０に供給するとともに、同期信号Ｓｙｎｃに基づいて制御信号Ｃｔｒ２を生成し、制御信号Ｃｔｒ２をデータ線駆動回路１２０に供給する。制御信号Ｃｔｒ１およびＣｔｒ２のそれぞれは、パルス信号や、クロック信号、イネーブル信号などの複数の信号を含む。

【0016】

さらに、制御回路１３０は、映像データＶｉｄｅｏに基づいて映像データＶｉｄを生成し、映像データＶｉｄをデータ線駆動回路１２０に供給する。映像データＶｉｄで示される階調レベルと、後述の発光素子１５とでは、輝度の特性が一致しない場合がある。そこで、映像データＶｉｄｅｏで示される階調レベルに対応した輝度で発光素子１５を発光させるために、制御回路１３０は、例えば、映像データＶｉｄｅｏの８ビットを１０ビットに変更した映像データＶｉｄを生成する。

【0017】

また、制御回路１３０は、図示省略された電源回路からの電力の供給を受け、走査線駆動回路１１０、データ線駆動回路１２０、および表示パネル１０に含まれる後述の複数のトランジスター回路２０へ電源電位を供給する。

【0018】

走査線駆動回路１１０は、制御信号Ｃｔｒ１に基づいて走査信号Ｇｗｒを生成する。走査信号Ｇｗｒは、各フレーム期間Ｖにおいてｍ行の走査線１１を所定数行ごとに順番に選択して走査するため信号である。走査線駆動回路１１０は、各フレーム期間Ｖに含まれる１水平走査期間Ｈごとに、ｍ行の走査線１１から１以上の走査線１１を順次排他的に選択し、複数の表示画素Ｐ０のうち映像信号Ｖｄを書込む表示画素Ｐ０を選択する。なお、図２では、１、２、３、…、ｍ行目の走査線１１に供給される走査信号Ｇｗｒは、Ｇｗｒ_１、Ｇｗｒ_２、Ｇｗｒ_３、…Ｇｗｒ_ｍと表記される。

【0019】

なお、前述のフレーム期間Ｖとは、表示装置１が１カット分の画像を表示するのに要する期間をいう。フレーム期間Ｖの長さは、例えば、駆動フレームレートが６０Ｈｚである場合、１／６０秒である。１フレーム期間Ｖには、行ごとに対応する水平走査期間Ｈおよび発光期間が含まれる。発光期間は、発光素子１５が発光する期間である。１水平走査期間Ｈは、１行分の水平走査に要する期間である。１水平走査期間Ｈには、表示画素Ｐ０に映像信号Ｖｄが書き込まれる書込期間が含まれる。なお、１水平走査期間Ｈでの走査線１１の選択数は、１行に限定されず、２行以上でもよい。

【0020】

データ線駆動回路１２０は、走査線駆動回路１１０によって選択された行に設けられる表示画素Ｐ０に対応する後述のトランジスター回路２０に対して映像信号Ｖｄを供給する。なお、図２では、１、２、３、…、ｎ行目のデータ線１２に供給される映像信号Ｖｄは、Ｖｄ_１、Ｖｄ_２、Ｖｄ_３、…Ｖｄ_ｎと表記される。

【0021】

３．表示画素Ｐ０の配置
図３は、図１の複数の画素Ｐのうちの任意の２つの画素Ｐを示す図である。図３には、複数の画素Ｐのうちの任意の２つの画素Ｐが図示される。一方の画素Ｐを第１画素Ｐ１とし、他方の画素Ｐを第２画素Ｐ２とする。第２画素Ｐ２は、第１画素Ｐ１に対してＹ方向に設けられる。

【0022】

第１画素Ｐ１および第２画素Ｐ２のそれぞれは、３つの表示画素Ｐ０を有する。具体的には、第１画素Ｐ１は、第１表示画素Ｐａ、第３表示画素Ｐｃおよび第５表示画素Ｐｅを有する。第１表示画素Ｐａ、第３表示画素Ｐｃおよび第５表示画素Ｐｅは、Ｘ方向に並ぶ。また、第２画素Ｐ２は、第２表示画素Ｐｂ、第４表示画素Ｐｄおよび第６表示画素Ｐｆを有する。第２表示画素Ｐｂ、第４表示画素Ｐｄおよび第６表示画素Ｐｆは、Ｘ方向に並ぶ。第１表示画素Ｐａおよび第２表示画素Ｐｂは、例えば赤色の波長域の光を発する。第３表示画素Ｐｃおよび第４表示画素Ｐｄは、例えば緑色の波長域の光を発する。第５表示画素Ｐｅおよび第６表示画素Ｐｆは、例えば青色の波長域の光を発する。

【0023】

各表示画素Ｐ０には、画素電極１５１が設けられる。複数の表示画素Ｐ０がマトリクス状に配置されていることと同様に、複数の画素電極１５１は、マトリクス状に配置される。なお、図示はしないが、各表示画素Ｐ０には、画素電極１５１とほぼ同一の平面積でほぼ同一の平面視形状である発光領域が設けられる。当該発光領域から光が出射される。

【0024】

第１表示画素Ｐａには、第１画素電極１５１ａが設けられる。第３表示画素Ｐｃには、第３画素電極１５１ｃが設けられる。第５表示画素Ｐｅには、第５画素電極１５１ｅが設けられる。また、第２表示画素Ｐｂには、第２画素電極１５１ｂが設けられる。第４表示画素Ｐｄには、第４画素電極１５１ｄが設けられる。第５表示画素Ｐｅには、第５画素電極１５１ｅが設けられる。第６表示画素Ｐｆには、第６画素電極１５１ｆが設けられる。

【0025】

第３画素電極１５１ｃは、第１画素電極１５１ａに対してＸ方向に設けられる。第５画素電極１５１ｅは、第３画素電極１５１ｃに対してＸ方向に設けられる。また、第２画素電極１５１ｂは、第１画素電極１５１ａに対してＹ方向に設けられる。第４画素電極１５１ｄは、第３画素電極１５１ｃに対してＹ方向に設けられ、かつ第２画素電極１５１ｂに対してＸ方向に設けられる。第６画素電極１５１ｆは、第５画素電極１５１ｅに対してＹ方向に設けられ、かつ第４画素電極１５１ｄに対してＸ方向に設けられる。

【0026】

４．トランジスター回路２０の配置
図４は、図３に示す６つの表示画素Ｐ０に対応する６つのトランジスター回路２０の配置図である。図４には、６つのトランジスター回路２０として、第１トランジスター回路２０ａ、第２トランジスター回路２０ｂ、第３トランジスター回路２０ｃ、第４トランジスター回路２０ｄ、第５トランジスター回路２０ｅ、および第６トランジスター回路２０ｆが図示される。

【0027】

第１トランジスター回路２０ａは、第１表示画素Ｐａに対応する。第２トランジスター回路２０ｂは、第２表示画素Ｐｂに対応する。第３トランジスター回路２０ｃは、第３表示画素Ｐｃに対応する。第４トランジスター回路２０ｄは、第４表示画素Ｐｄに対応する。第５トランジスター回路２０ｅは、第５表示画素Ｐｅ対応する。第６トランジスター回路２０ｆは、第６表示画素Ｐｆに対応する。

【0028】

第１トランジスター回路２０ａと、第２トランジスター回路２０ｂと、第３トランジスター回路２０ｃと、第４トランジスター回路２０ｄと、第５トランジスター回路２０ｅと、第６トランジスター回路２０ｆとは、この順にＸ方向に並ぶ。

【0029】

詳細な図示はしないが、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂは、平面視で第１表示画素Ｐａおよび第２表示画素Ｐｂに重なる。かかる配置により、第１トランジスター回路２０ａと第１画素電極１５１ａとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。なお、第２トランジスター回路２０ｂについても同様である。また、平面視とは、Ｘ方向およびＹ方向の両方に対して直交する方向から見ることをいう。

【0030】

同様に、詳細な図示はしないが、第３トランジスター回路２０ｃおよび第４トランジスター回路２０ｄは、平面視で第３表示画素Ｐｃおよび第４表示画素Ｐｄに重なる。かかる配置により、第３トランジスター回路２０ｃと第３画素電極１５１ｃとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。なお、第４トランジスター回路２０ｄについても同様である。また、第５トランジスター回路２０ｅおよび第６トランジスター回路２０ｆは、平面視で第５表示画素Ｐｅおよび第６表示画素Ｐｆに重なる。かかる配置により、第５トランジスター回路２０ｅと第５画素電極１５１ｅとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。なお、第６トランジスター回路２０ｆについても同様である。

【0031】

５．トランジスター回路２０の構成
図５は、図４の６つのトランジスター回路２０を示す図である。図５に示すように、第１トランジスター回路２０ａは、第１発光素子１５ａ、第１駆動トランジスター１６ａ、第１選択トランジスター１７ａ、および第１容量素子１８ａを有する。

【0032】

第１発光素子１５ａは、第１画素電極１５１ａ、共通電極１５２、および発光層１５３を含む。なお、共通電極１５２は、第１～第６発光素子１５ａ～１５ｆで共通である。発光層１５３は、第１～第６発光素子１５ａ～１５ｆで共通であるが、個別であってもよい。

【0033】

第１発光素子１５ａは、第１定電位配線１３ｐと第２定電位配線１４ｐとを連結する経路上に配置される。第１定電位配線１３ｐには、図示省略された電源回路から高位側の電位Ｖelが供給される。第２定電位配線１４ｐには、当該電源回路から低位側の電位Ｖctが供給される。また、第１発光素子１５ａは、例えばＯＬＥＤである。発光層１５３は、発光材料を含み、第１画素電極１５１ａと共通電極１５２との間に介在する。第１画素電極１５１ａがアノード電極として機能し、共通電極１５２がカソード極として機能する。かかる第１発光素子１５ａは、第１画素電極１５１ａから供給される正孔と、共通電極１５２から供給される電子とが発光層１５３で再結合する。再結合により、発光層１５３が発光する。

【0034】

第１駆動トランジスター１６ａは、第１画素電極１５１ａにｎ本のデータ線１２のうちの第１データ線１２ａから供給される第１映像信号Ｖｄａに応じた電位に基づく第１駆動電流Ｉｄａを供給する。第１駆動トランジスター１６ａは、第１発光素子１５ａに対して直列に配置される。第１駆動トランジスター１６ａのソースまたはドレインのうちの一方は、第１定電位配線１３ｐに電気的に接続され、他方は、第１画素電極１５１ａに電気的に接続される。

【0035】

第１選択トランジスター１７ａは、第１データ線１２ａと第１駆動トランジスター１６ａとを電気的に接続する。具体的には、第１選択トランジスター１７ａは、第１データ線１２ａと第１駆動トランジスター１６ａのゲートとの導通および非導通を制御するスイッチとして機能する。第１選択トランジスター１７ａのソースまたはドレインのうちの一方が、第１データ線１２ａに電気的に接続され、他方は、第１駆動トランジスター１６ａのゲートに電気的に接続される。第１選択トランジスター１７ａが有するゲートは、ｍ本の走査線１１のうちの任意の１つの走査線１１ｐに電気的に接続される。

【0036】

以下では、第２～第６トランジスター回路２０ｂ～２０ｆについて説明するが、第１トランジスター回路２０ａと同様の事項については適宜説明を省略する。

【0037】

第２トランジスター回路２０ｂは、第２発光素子１５ｂ、第２駆動トランジスター１６ｂ、第２選択トランジスター１７ｂ、および第２容量素子１８ｂを有する。第２発光素子１５ｂは、第２画素電極１５１ｂ、共通電極１５２、および発光層１５３を含む。第２駆動トランジスター１６ｂは、第２画素電極１５１ｂに第２データ線１２ｂから供給される第２映像信号Ｖｄｂに応じた電位に基づく第２駆動電流Ｉｄｂを供給する。第２選択トランジスター１７ｂは、ｎ本のデータ線１２のうちの第２データ線１２ｂと第２駆動トランジスター１６ｂとを電気的に接続する。第２選択トランジスター１７ｂが有するゲートは、走査線１１ｐに電気的に接続される。

【0038】

第３トランジスター回路２０ｃは、第３発光素子１５ｃ、第３駆動トランジスター１６ｃ、第３選択トランジスター１７ｃ、および第３容量素子１８ｃを有する。第３発光素子１５ｃは、第３画素電極１５１ｃ、共通電極１５２、および発光層１５３を含む。第３駆動トランジスター１６ｃは、第３画素電極１５１ｃに第３データ線１２ｃから供給される第３映像信号Ｖｄｃに応じた電位に基づく第３駆動電流Ｉｄｃを供給する。第３選択トランジスター１７ｃは、ｎ本のデータ線１２のうちの第３データ線１２ｃと第３駆動トランジスター１６ｃとを電気的に接続する。第３選択トランジスター１７ｃが有するゲートは、走査線１１ｐに電気的に接続される。

【0039】

第４トランジスター回路２０ｄは、第４発光素子１５ｄ、第４駆動トランジスター１６ｄ、第４選択トランジスター１７ｄ、および第４容量素子１８ｄを有する。第４発光素子１５ｄは、第４画素電極１５１ｄ、共通電極１５２、および発光層１５３を含む。第４駆動トランジスター１６ｄは、第４画素電極１５１ｄに第４データ線１２ｄから供給される第４映像信号Ｖｄｄに応じた電位に基づく第４駆動電流Ｉｄｄを供給する。第４選択トランジスター１７ｄは、ｎ本のデータ線１２のうちの第４データ線１２ｄと第４駆動トランジスター１６ｄとを電気的に接続する。第４選択トランジスター１７ｄが有するゲートは、走査線１１ｐに電気的に接続される。

【0040】

第５トランジスター回路２０ｅは、第５発光素子１５ｅ、第５駆動トランジスター１６ｅ、第５選択トランジスター１７ｅ、および第５容量素子１８ｅを有する。第５発光素子１５ｅは、第５画素電極１５１ｅ、共通電極１５２、および発光層１５３を含む。第５駆動トランジスター１６ｅは、第５画素電極１５１ｅに第５データ線１２ｅから供給される第５映像信号Ｖｄｅに応じた電位に基づく第５駆動電流Ｉｄｅを供給する。第５選択トランジスター１７ｅは、ｎ本のデータ線１２のうちの第５データ線１２ｅと第５駆動トランジスター１６ｅとを電気的に接続する。第５選択トランジスター１７ｅが有するゲートは、走査線１１ｐに電気的に接続される。

【0041】

第６トランジスター回路２０ｆは、第６発光素子１５ｆ、第６駆動トランジスター１６ｆ、第６選択トランジスター１７ｆ、および第６容量素子１８ｆを有する。第６発光素子１５ｆは、第６画素電極１５１ｆ、共通電極１５２、および発光層１５３を含む。第６駆動トランジスター１６ｆは、第６画素電極１５１ｆに第６データ線１２ｆから供給される第６映像信号Ｖｄｆに応じた電位に基づく第６駆動電流Ｉｄｆを供給する。第６選択トランジスター１７ｆは、ｎ本のデータ線１２のうちの第６データ線１２ｆと第６駆動トランジスター１６ｆとを電気的に接続する。第６選択トランジスター１７ｆが有するゲートは、走査線１１ｐに電気的に接続される。

【0042】

なお、トランジスター回路２０の図５に示す構成は一例であり、図５に示す構成以外であってもよい。例えば、第１トランジスター回路２０ａは、第１画素電極１５１ａと第１駆動トランジスター１６ａとの間の導通を制御する他のトランジスターをさらに備えてもよい。

【0043】

前述のように、図３に示す第１画素電極１５１ａおよび第２画素電極１５１ｂは、Ｙ方向に並ぶ。一方、図４に示す第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂは、Ｘ方向に並ぶ。したがって、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂの配列方向は、第１画素電極１５１ａおよび第２画素電極１５１ｂの配列方向と交差する。そして、図５に示す第１選択トランジスター１７ａが有するゲートと、第２選択トランジスター１７ｂが有するゲートとは、同一の走査線１１ｐに電気的に接続される。なお、第１選択トランジスター１７ａのソースまたはドレインのうちの一方と、第２選択トランジスター１７ｂのソースまたはドレインのうちの一方は、互いに異なるデータ線１２に電気的に接続される。

【0044】

従来、トランジスター回路２０は、画素電極１５１の配置と同様に、マトリクス状に配置される。このため、従来、第１画素電極１５１ａおよび第２画素電極１５１ｂがＹ方向に並ぶ場合、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂは、Ｙ方向に並ぶ。よって、第１トランジスター回路２０ａと第２トランジスター回路２０ｂとは、互いに異なる走査線１１に電気的に接続されていた。したがって、従来、第１選択トランジスター１７ａと第２選択トランジスター１７ｂのＯＮ／ＯＦＦを制御するためには、２本の走査線１１が必要であった。

【0045】

これに対し、本実施形態では、第１画素電極１５１ａおよび第２画素電極１５１ｂは、Ｙ方向に並ぶことに対し、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂは、Ｘ方向に並ぶ。このため、第１選択トランジスター１７ａが有するゲートと、第２選択トランジスター１７ｂが有するゲートとは、同一の走査線１１ｐに電気的に接続される。したがって、第１選択トランジスター１７ａおよび第２選択トランジスター１７ｂのＯＮ／ＯＦＦを制御する走査線１１ｐは共通である。よって、従来、２本必要であって走査線１１が、本実施形態では１本の走査線１１ｐで済む。つまり、従来の構成に比べ、走査線１１の数を１／２にすることができる。このため、１水平走査期間Ｈを従来の１水平走査期間Ｈよりも２倍長くすることができる。よって、１水平走査期間Ｈが短くなることによる表示品位の低下を抑制することができる。特に、駆動フレームレートの高速化が進んだ場合であっても、表示品位の維持に十分な１水平走査期間Ｈを確保することができる。

【0046】

また、図３に示すように、第３画素電極１５１ｃは、第１画素電極１５１ａに対してＸ方向に設けられる。第４画素電極１５１ｄは、第２画素電極１５１ｂに対してＸ方向に設けられ、かつ、第３画素電極１５１ｃに対してＹ方向に設けられる。第５画素電極１５１ｅは、第３画素電極１５１ｃに対してＸ方向に設けられる。第６画素電極１５１ｆは、第４画素電極１５１ｄに対してＸ方向に設けられ、かつ、第５画素電極１５１ｅに対してＹ方向に設けられる。したがって、第１～第６画素電極１５１ａ～１５１ｆは、２行３列で配置される。

【0047】

また、図４に示すように、第３トランジスター回路２０ｃ、第４トランジスター回路２０ｄ、第５トランジスター回路２０ｅおよび第６トランジスター回路２０ｆは、走査線１１ｐの延びる方向と同じＸ方向に並ぶ。したがって、第１～第６トランジスター回路２０ａ～２９ｆは、１行６列で配置される。そして、第３選択トランジスター１７ｃが有するゲートと、第４選択トランジスター１７ｄが有するゲートと、第５選択トランジスター１７ｅが有するゲートと、第６選択トランジスター１７ｆが有するゲートとは、走査線１１ｐに電気的に接続される。したがって、第１～第６選択トランジスター１７ａ～１７ｆの各ゲートは、走査線１１ｐに電気的に接続される。よって、第１～第６トランジスター回路２０ａ～２０ｆの第１～第６選択トランジスター１７ａ～１７ｆのＯＮ／ＯＦＦを制御する走査線１１ｐは共通である。なお、第１～第６選択トランジスター１７ａ～１７ｆのソースまたはドレインのうちの一方は、互いに異なるデータ線１２に電気的に接続される。

【0048】

本実施形態によれば、６つの表示画素Ｐ０が２行３列に配置されることに対し、６つのトランジスター回路２０は１行６列で配置される。したがって、画素電極１５１の列方向の配列数に対し、トランジスター回路２０の列方向の配列数を半分にすることができる。すなわち、表示画素Ｐ０の配列数に対し、トランジスター回路２０の配列数を半分にすることができる。したがって、前述のように、１水平走査期間Ｈを従来の１水平走査期間Ｈの２倍確保することができる。よって、表示品位の低下を抑制することができる。

【0049】

また、第１画素電極１５１ａ、第３画素電極１５１ｃ、および第５画素電極１５１ｅは、カラー表示の１ドットを構成する第１画素Ｐ１を構成する。第２画素電極１５１ｂ、第４画素電極１５１ｄ、および第６画素電極１５１ｆは、カラー表示の他の１ドットを構成する第２画素Ｐ２を構成する。よって、列方向に並ぶ２つの画素Ｐのトランジスター回路２０が行方向に並ぶ。そして、列方向に並ぶ２つの画素Ｐが有するトランジスター回路２０のゲートが１本の走査線１１ｐに電気的に接続される。かかる構成によれば、画素Ｐの配列方向に関わらず、前述のように、画素電極１５１の列方向の配列数に対し、トランジスター回路２０の列方向の配列数を半分にすることができる。したがって、前述のように、１水平走査期間Ｈを従来の１水平走査期間Ｈの２倍確保することができる。よって、表示品位の低下を抑制することができる。

【0050】

Ｂ．第２実施形態
第２実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。

【0051】

本実施形態では、１画素Ｐに含まれる表示画素Ｐ０の組み合わせが第１実施形態と異なる。本実施形態における表示画素Ｐ０の配置は、いわゆるベイヤー配列である。

【0052】

図６は、第２実施形態の１つの画素Ｐを示す図である。なお、図６には、複数の画素Ｐのうちの任意の１つの画素ＰＡが図示される。

【0053】

図６に示すように、画素ＰＡは、４つの表示画素Ｐ０を有する。具体的には、画素Ｐ３は、第１表示画素ＰａＡ、第２表示画素ＰｂＡ、第３表示画素ＰｃＡおよび第４表示画素ＰｄＡを有する。例えば、第１表示画素ＰａＡは、赤色の波長域の光を発する。第２表示画素ＰｂＡは、緑色の波長域の光を発する。第３表示画素ＰｃＡは、緑色の波長域の光を発する。第４表示画素ＰｄＡは、青色の波長域の光を発する。

【0054】

第１表示画素ＰａＡには、第１画素電極１５１ａが設けられる。第２表示画素ＰｂＡには、第２画素電極１５１ｂが設けられる。第３表示画素ＰｃＡには、第３画素電極１５１ｃが設けられる。第４表示画素ＰｄＡには、第４画素電極１５１ｄが設けられる。

【0055】

第２画素電極１５１ｂは、第１画素電極１５１ａに対してＸ方向に設けられる。第３表示画素ＰｃＡは、第１画素電極１５１ａに対してＹ方向に設けられる。第４画素電極１５１ｄは、第３表示画素ＰｃＡに対してＸ方向に設けられ、かつ第２画素電極１５１ｂに対してＹ方向に設けられる。

【0056】

図７は、図６に示す４つの表示画素Ｐ０に対応する４つのトランジスター回路２０の配置図である。図７には、４つのトランジスター回路２０として、第１トランジスター回路２０ａと、第２トランジスター回路２０ｂと、第３トランジスター回路２０ｃと、第４トランジスター回路２０ｄと、が図示される。第１トランジスター回路２０ａは、第１表示画素ＰａＡに対応する。第２トランジスター回路２０ｂは、第２表示画素ＰｂＡに対応する。第３トランジスター回路２０ｃは、第３表示画素ＰｃＡに対応する。第４トランジスター回路２０ｄは、第４表示画素ＰｄＡに対応する。

【0057】

第１トランジスター回路２０ａと、第２トランジスター回路２０ｂと、第３トランジスター回路２０ｃと、第４トランジスター回路２０ｄとは、この順にＸ方向に並ぶ。

【0058】

詳細な図示はしないが、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂは、平面視で第１表示画素ＰａＡおよび第２表示画素ＰｂＡに重なる。かかる配置により、第１トランジスター回路２０ａと第１画素電極１５１ａとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。なお、第２トランジスター回路２０ｂについても同様である。また、詳細な図示はしないが、第３トランジスター回路２０ｃおよび第４トランジスター回路２０ｄは、平面視で第３表示画素ＰｃＡおよび第４表示画素ＰｄＡに重なる。かかる配置により、第３トランジスター回路２０ｃと第３画素電極１５１ｃとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。なお、第４トランジスター回路２０ｄについても同様である。

【0059】

本実施形態では、４つの表示画素Ｐ０が２行２列に配置されることに対し、４つのトランジスター回路２０が１行４列で配置される。また、第１選択トランジスター１７ａが有するゲートと、第２選択トランジスター１７ｂが有するゲートと、第３選択トランジスター１７ｃが有するゲートと、第４選択トランジスター１７ｄが有するゲートとは、同一の走査線１１ｐに電気的に接続される。

【0060】

本実施形態によれば、第１実施形態と同様に、画素電極１５１の列方向の配列数に対し、トランジスター回路２０の列方向の配列数を半分にすることができる。すなわち、表示画素Ｐ０の配列数に対し、トランジスター回路２０の配列数を半分にすることができる。具体的には、なお、表示画素Ｐ０の行方向の配列数に対し、トランジスター回路２０の配列数は２倍になる。かかる本実施形態の構成によれば、１水平走査期間Ｈを従来の１水平走査期間Ｈの２倍確保することができる。よって、１水平走査期間Ｈが短くなることによる表示品位の低下を抑制することができる。

【0061】

また、本実施形態では、第１画素電極１５１ａ、第２画素電極１５１ｂ、第３画素電極１５１ｃおよび第４画素電極１５１ｄは、カラー表示の１ドットを構成する１画素Ｐを構成する。よって、１画素Ｐに対応する第１～第４トランジスター回路２０ａ～２０ｄが一行に並び、第１～第４トランジスター回路２０ａ～２０ｄの各ゲートが走査線１１ｐに電気的に接続される。本実施形態のように、１画素Ｐが有する４つの表示画素Ｐ０が２行２列で配置される場合であっても、画素電極１５１の列方向の配列数に対し、トランジスター回路２０の列方向の配列数を半分にすることができる。したがって、前述のように、１水平走査期間Ｈを従来の１水平走査期間Ｈの２倍確保することができる。よって、表示品位の低下を抑制することができる。

【0062】

Ｃ．第３実施形態
第３実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。

【0063】

本実施形態では、１画素Ｐに含まれる表示画素Ｐ０の組み合わせが第１実施形態と異なる。本実施形態では、例えば、単色表示を行う。

【0064】

図８は、第３実施形態の１つの画素Ｐを示す図である。なお、図８には、複数の画素Ｐのうちの任意の１つの画素ＰＢが図示される。図８に示すように、画素ＰＢは、２つの表示画素Ｐ０を有する。具体的には、画素ＰＢは、第１表示画素ＰａＢ、および第２表示画素ＰｂＢを有する。例えば、第１表示画素ＰａＡおよび第２表示画素ＰｂＢは、互いに同一の色の波長域の光を発する。

【0065】

第１表示画素ＰａＢには、第１画素電極１５１ａが設けられる。第２表示画素ＰｂＢには、第２画素電極１５１ｂが設けられる。第２画素電極１５１ｂは、第１画素電極１５１ａに対してＹ方向に設けられる。

【0066】

図９は、図８に示す２つの表示画素Ｐ０に対応する２つのトランジスター回路２０の配置図である。図９には、２つのトランジスター回路２０として、第１トランジスター回路２０ａと第２トランジスター回路２０ｂとが図示される。第１トランジスター回路２０ａは、第１表示画素ＰａＢに対応する。第２トランジスター回路２０ｂは、第２表示画素ＰｂＢに対応する。

【0067】

第１トランジスター回路２０ａと、第２トランジスター回路２０ｂとは、この順にＸ方向に並ぶ。詳細な図示はしないが、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂは、平面視で第１表示画素ＰａＢおよび第２表示画素ＰｂＢに重なる。かかる配置により、第１トランジスター回路２０ａと第１画素電極１５１ａとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。同様に、第２トランジスター回路２０ｂと第２画素電極１５１ｂとの電気的な接続経路が過度に長くなること、および過度に複雑になることが抑制される。

【0068】

本実施形態では、第１実施形態と同様に、第１トランジスター回路２０ａおよび第２トランジスター回路２０ｂの配列方向は、第１画素電極１５１ａおよび第２画素電極１５１ｂの配列方向と交差する。また、本実施形態では、２つの表示画素Ｐ０が２行１列に配置されることに対し、２つのトランジスター回路２０は１行２列で配置される。そして、第１選択トランジスター１７ａが有するゲートと、第２選択トランジスター１７ｂが有するゲートとは、同一の走査線１１ｐに電気的に接続される。

【0069】

本実施形態によれば、第１実施形態と同様に、画素電極１５１の列方向の配列数に対し、トランジスター回路２０の列方向の配列数を半分にすることができる。すなわち、表示画素Ｐ０の配列数に対し、トランジスター回路２０の配列数を半分にすることができる。かかる本実施形態の構成によれば、１水平走査期間Ｈを従来の１水平走査期間Ｈの２倍確保することができる。よって、１水平走査期間Ｈが短くなることによる表示品位の低下を抑制することができる。

【0070】

また、本実施形態では、第１画素電極１５１ａ、および第２画素電極１５１ｂは、カラー表示の１ドットを構成する１画素Ｐを構成する。１画素Ｐが有する２つの表示画素Ｐ０が２行1列で配置される場合であっても、２つの表示画素Ｐ０に対応する２つのトランジスター回路２０のゲートが１本の走査線１１ｐに電気的に接続される。かかる構成によれば、前述のように、行方向の配列数を半分にすることができる。したがって、前述のように、１水平走査期間Ｈを従来の１水平走査期間Ｈの２倍確保することができる。よって、表示品位の低下を抑制することができる。

【0071】

Ｄ．変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。

【0072】

前述の実施形態の表示画素Ｐ０の配置は例示であり、他の配置であってもよい。例えば、いわゆるペンタイル配置等であってもよい。

【0073】

前述の実施形態では、２つのトランジスター回路２０が平面視で２つの表示画素Ｐ０に重なる。しかし、３つ以上のトランジスター回路２０が平面視で３つ以上の表示画素Ｐ０重なってもよい。この場合、Ｙ方向に並ぶ３つ以上の表示画素Ｐ０に対応する３つ以上のトランジスター回路２０がＸ方向に並ぶ。そして、この場合、当該３つのトランジスター回路２０が有する選択トランジスター１７のゲートが同一の走査線１１ｐに電気的に接続される。この構成によれば、表示画素Ｐ０の配列数に対し、トランジスター回路２０の配列数を１／３以下にすることができる。かかる構成によれば、１水平走査期間Ｈを従来の１水平走査期間Ｈの３倍以上確保することができる。

【0074】

ただし、２つのトランジスター回路２０が平面視で２つの表示画素Ｐ０に重なり、当該２つの表示画素Ｐ０に対応する２つのトランジスター回路２０が有する選択トランジスター１７のゲートが同一の走査線１１ｐに電気的に接続される構成が最適である。データ線１２の配線数が過度に密にならず、かつ、１水平走査期間Ｈが短くなることによる表示品位の低下を抑制することができる。

【0075】

前述の実施形態では、発光素子１５は、ＯＬＥＤである。しかし、例えば発光素子１５は、ＬＥＤ、ミニＬＥＤ、マイクロＬＥＤ等であってもよい。ＬＥＤは、light-emitting diodeの略である。

【0076】

Ｅ．電子機器
前述の各実施形態または各変形例の表示装置１は、各種の電子機器に適用することができる。前述の実施形態に係る表示装置１は、特に２Ｋ２Ｋ以上の高精細な画像の表示を要求され、かつ小型であることを要求される電子機器に好適である。

【0077】

図１０は、電子機器としてのヘッドマウントディスプレイ３００の外観を示す斜視図である。図１１は、図１０に示すヘッドマウントディスプレイ３００の光学的な構成の図である。図１１では、左眼用の表示装置１を表示装置１Ｌと表記し、右眼用の表示装置１を表示装置１Ｒと表記する。

【0078】

図１０に示されるように、ヘッドマウントディスプレイ３００は、テンプル３１０、ブリッジ３２０、投射光学系３０１Ｌ、投射光学系３０１Ｒ、および制御部３５０を備える。また、図１１に示すように、ヘッドマウントディスプレイ３００は、２つの表示装置１を備える。制御部３５０は、例えばプロセッサーおよびメモリーを含み、２つの表示装置１の各動作を制御する。

【0079】

表示装置１Ｌによって形成される映像光ＬＬは、投射光学系３０１Ｌに出射される。投射光学系３０１Ｌは、光学レンズ３０２Ｌおよびハーフミラー３０３Ｌを含む。映像光ＬＬは、光学レンズ３０２Ｌを介してハーフミラー３０３Ｌに向けて出射される。映像光ＬＬの一部はハーフミラー３０３Ｌで反射し、ヘッドマウントディスプレイ３００の装着者の瞳ＥＹに投射される。また、映像光ＬＬの一部は、ハーフミラー３０３Ｌを透過する。同様に、表示装置１Ｒによって形成される映像光ＬＲは、投射光学系３０１Ｒに出射される。投射光学系３０１Ｒは、光学レンズ３０２Ｒおよびハーフミラー３０３Ｒを含む。映像光ＬＲは、光学レンズ３０２Ｒを介してハーフミラー３０３Ｌに向けて出射される。映像光ＬＲの一部はハーフミラー３０３Ｒで反射し、ヘッドマウントディスプレイ３００の装着者の瞳ＥＹに投射される。また、映像光ＬＲの一部は、ハーフミラー３０３Ｒを透過する。

【0080】

ヘッドマウントディスプレイ３００の装着者は、外界像を視認しながら、映像光ＬＬおよびＬＲにより形成された画像を視認することができる。

【0081】

ヘッドマウントディスプレイ３００は、前述の表示装置１および制御部３５０を備える。表示装置１によれば、表示品位の低下を抑制することができる。したがって、ヘッドマウントディスプレイ３００が表示装置１を備えることで、ヘッドマウントディスプレイ３００の表示品位の低下を抑制することができる。

【0082】

なお、前述の表示装置１が適用される電子機器としては、ヘッドマウントディスプレイ３００のほか、デジタルスコープ、デジタル双眼鏡、デジタルスチルカメラ、ビデオカメラなど眼に近接して配置する電子機器が挙げられる。さらに、携帯電話機、スマートフォン、スマートウォッチ、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、カーナビゲーション装置、および車載用のインストルメントパネルなどの表示器等の電子機器に設けられる表示部として適用することができる。また、表示装置１は、投写式プロジェクターのライトバルブに適用可能である。

【0083】

以上、本発明について図示の実施形態および変形例に基づいて説明したが、本発明は、これらに限定されるものではない。また、本発明の各部の構成は、前述した実施形態の同様の機能を発揮する任意の構成のものに置換することができ、また、任意の構成を付加することもできる。

【符号の説明】

【0084】

１…表示装置、１Ｈ…１水平走査期間、１Ｌ…表示装置、１Ｒ…表示装置、１０…表示パネル、１１…走査線、１１ｐ…走査線、１２…データ線、１２ａ…第１データ線、１２ｂ…第２データ線、１２ｃ…第３データ線、１２ｄ…第４データ線、１２ｅ…第５データ線、１２ｆ…第６データ線、１３ｐ…第１定電位配線、１４ｐ…第２定電位配線、１５…発光素子、１５ａ…第１発光素子、１５ｂ…第２発光素子、１５ｃ…第３発光素子、１５ｄ…第４発光素子、１５ｅ…第５発光素子、１５ｆ…第６発光素子、１６ａ…第１駆動トランジスター、１６ｂ…第２駆動トランジスター、１６ｃ…第３駆動トランジスター、１６ｄ…第４駆動トランジスター、１６ｅ…第５駆動トランジスター、１６ｆ…第６駆動トランジスター、１７…第１選択トランジスター、１７ａ…第１選択トランジスター、１７ｂ…第２選択トランジスター、１７ｃ…第３選択トランジスター、１７ｄ…第４選択トランジスター、１７ｅ…第５選択トランジスター、１７ｆ…第６選択トランジスター、１８ａ…第１容量素子、１８ｂ…第２容量素子、１８ｃ…第３容量素子、１８ｄ…第４容量素子、１８ｅ…第５容量素子、１８ｆ…第６容量素子、２０…トランジスター回路、２０ａ…第１トランジスター回路、２０ｂ…第２トランジスター回路、２０ｃ…第３トランジスター回路、２０ｄ…第４トランジスター回路、２０ｅ…第５トランジスター回路、２０ｆ…第６トランジスター回路、７１…ケース、７２…ＦＰＣ基板、７３…端子、１１０…走査線駆動回路、１２０…データ線駆動回路、１３０…制御回路、１５１…画素電極、１５１ａ…第１画素電極、１５１ｂ…第２画素電極、１５１ｃ…第３画素電極、１５１ｄ…第４画素電極、１５１ｅ…第５画素電極、１５１ｆ…第６画素電極、１５２…共通電極、１５３…発光層、３００…ヘッドマウントディスプレイ、３０１Ｌ…投射光学系、３０１Ｒ…投射光学系、３０２Ｌ…光学レンズ、３０２Ｒ…光学レンズ、３０３Ｌ…ハーフミラー、３０３Ｒ…ハーフミラー、３１０…テンプル、３２０…ブリッジ、３５０…制御部、Ｃｔｒ１…制御信号、Ｃｔｒ２…制御信号、ＥＹ…瞳、Ｇｗｒ…走査信号、Ｉｄａ…第１駆動電流、Ｉｄｂ…第２駆動電流、Ｉｄｃ…第３駆動電流、Ｉｄｄ…第４駆動電流、Ｉｄｅ…第５駆動電流、Ｉｄｆ…第６駆動電流、ＬＬ…映像光、ＬＲ…映像光、Ｐ…画素、Ｐ０…表示画素、Ｐ１…第１画素、Ｐ２…第２画素、Ｐ３…画素、ＰＡ…画素、ＰＢ…画素、Ｐａ…第１表示画素、ＰａＡ…第１表示画素、ＰａＢ…第１表示画素、Ｐｂ…第２表示画素、ＰｂＡ…第２表示画素、ＰｂＢ…第２表示画素、Ｐｃ…第３表示画素、ＰｃＡ…第３表示画素、Ｐｄ…第４表示画素、ＰｄＡ…第４表示画素、Ｐｅ…第５表示画素、Ｐｆ…第６表示画素、Ｖct…電源電位、Ｖｄ…映像信号、Ｖｄａ…第１映像信号、Ｖｄｂ…第２映像信号、Ｖｄｃ…第３映像信号、Ｖｄｄ…第４映像信号、Ｖｄｅ…第５映像信号、Ｖｄｆ…第６映像信号、Ｖel…電源電位、Ｖｉｄ…映像データ、Ｖｉｄｅｏ…映像データ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】