特開 2025-100079 ゲート駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025100079

(43)【公開日】2025-07-03

(54)【発明の名称】ゲート駆動装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20250626BHJP

   H03K 17/0412 20060101ALI20250626BHJP

   H03K 17/0812 20060101ALI20250626BHJP

   H03K 17/04 20060101ALN20250626BHJP

   H03K 17/08 20060101ALN20250626BHJP

   H03K 17/16 20060101ALN20250626BHJP

   H03K 17/695 20060101ALN20250626BHJP

【ＦＩ】

H02M1/08 A

H03K17/0412

H03K17/0812

H03K17/04 E

H03K17/08 C

H03K17/16 H

H03K17/695

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023217178

(22)【出願日】2023-12-22

(71)【出願人】

【識別番号】509186579

【氏名又は名称】Ａｓｔｅｍｏ株式会社

(74)【代理人】

【識別番号】110002365

【氏名又は名称】弁理士法人サンネクスト国際特許事務所

(72)【発明者】

【氏名】高 杭賢

(72)【発明者】

【氏名】田中 信太朗

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740AA05

5H740BA11

5H740BA12

5H740BB05

5H740BB09

5H740BB10

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5H740MM01

5J055AX02

5J055AX22

5J055AX34

5J055BX16

5J055CX13

5J055CX20

5J055CX28

5J055DX22

5J055DX56

5J055DX59

5J055EX07

5J055EY01

5J055EY05

5J055EY10

5J055EY12

5J055EY21

5J055EZ10

5J055EZ63

5J055FX12

5J055GX01

5J055GX04

(57)【要約】

【課題】対アームおよび自アーム側の合計のスイッチング損失を低減することができるゲート駆動装置の提供。
【解決手段】ゲート駆動装置６０Ａ，６０Ｂは、上下アームのゲート放電経路のインピーダンスを個別に制御するインピーダンス調整部としてのターンオン検知部６０１、ターンオフ検知部６２１、ロジック回路６０２およびインピーダンス調整回路Ｚ、を備える。ロジック回路６０２は、対アームのオン切替期間における自アームのゲート放電経路の第１インピーダンスを、対アームのオフ切替期間における自アームのゲート放電経路の第２インピーダンスよりも高く設定する。
【選択図】図４

【特許請求の範囲】

【請求項1】

上下アームの半導体素子を駆動するゲート駆動装置であって、
前記上下アームのゲート放電経路のインピーダンスを個別に制御するインピーダンス調整部を備え、
前記インピーダンス調整部は、前記上下アームのうちの一方のアームのオン切替期間における他方のアームのゲート放電経路の第１インピーダンスを、前記一方のアームのオフ切替期間における前記他方のアームのゲート放電経路の第２インピーダンスよりも高く設定する、ゲート駆動装置。

【請求項2】

請求項１に記載のゲート駆動装置において、
前記インピーダンス調整部は、前記一方のアームのターンオン完了からターンオフ開始までの間に、前記他方のアームのゲート放電経路のインピーダンスを前記第１インピーダンスから前記第２インピーダンスに変更する、ゲート駆動装置。

【請求項3】

請求項１に記載のゲート駆動装置において、
前記インピーダンス調整部は、前記半導体素子のゲートとソースの間のインピーダンスを前記第２インピーダンスに保持するミラークランプ回路を含む、ゲート駆動装置。

【請求項4】

請求項１に記載のゲート駆動装置において、
前記第１インピーダンスは、前記一方のアームのターンオンによって前記他方のアームの半導体素子がセルフターンオンする値に設定される、ゲート駆動装置。

【請求項5】

請求項１に記載のゲート駆動装置において、
前記インピーダンス調整部は、前記一方のアームのゲート情報に基づいて、前記他方のアームのゲート放電経路のインピーダンスを前記第１および第２インピーダンスに制御する、ゲート駆動装置。

【請求項6】

請求項１に記載のゲート駆動装置において、
前記インピーダンス調整部は、前記他方のアームの主電圧情報を検知する主電圧検知部と、前記他方のアームの主電流情報を検知する主電流検知部との少なくとも一方を備え、
前記インピーダンス調整部は、前記主電圧情報および前記主電流情報の少なくとも一方に基づいて、前記他方のアームのゲート放電経路のインピーダンスを前記第１および第２インピーダンスに制御する、ゲート駆動装置。

【請求項7】

請求項１に記載のゲート駆動装置において、
前記インピーダンス調整部はインピーダンス調整用素子として容量素子を含む、ゲート駆動装置。

【請求項8】

請求項１に記載のゲート駆動装置において、
前記インピーダンス調整部はインピーダンス調整用素子としてダイオードを含む、ゲート駆動装置。

【請求項9】

請求項１に記載のゲート駆動装置において、
前記上下アームの各々は並列接続された複数の半導体素子で構成され、
前記他方のアームの複数の半導体素子の各ゲートインピーダンスは、前記一方のアームのターンオン時における該複数の半導体素子のリカバリサージが均等になるように設定される、ゲート駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲート駆動装置に関する。

【背景技術】

【0002】

電力変換装置の三相スイッチングアームは、相ごとに上下アームのスイッチング素子を有する。ところで、上下アームのスイッチング素子の一方がスイッチングするときに、クロストークにより他方のアームのスイッチング素子がセルフターンオンするという現象が生じる場合がある。その場合、上下アームが同時に導通し、上下アームの半導体素子の間に短絡電流が流れる。この短絡電流はスイッチング素子の損失を増加させるおそれがある。

【0003】

そのため、特許文献１では、セルフターンオンを抑制する方法が提案されている。特許文献１に記載の技術では、ゲート駆動装置にインピーダンス調整回路を設け、ターンオンおよびターンオフ時におけるゲート－ソース間のインピーダンスをインピーダンス調整回路により低減するようにしている。それにより、一方のアームのスイッチング素子がターンオンおよびターンオフした時の、他方のアームのスイッチング素子のセルフターンオンおよびゲート電圧の負サージを抑制している。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－１５１０３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上述のように対アームターンオン時に自アーム側のインピーダンスを低減すると、自アームスイッチング素子の還流ダイオードが導通状態から遮断状態に移行するときに発生するリンキングのサージ電圧（リカバリサージ）が大きくなる。このリカバリサージの増大を抑制するためにはスイッチング速度を抑える必要があり、スイッチング損失の増大を招く。

【課題を解決するための手段】

【0006】

本発明の態様によるゲート駆動装置は、上下アームの半導体素子を駆動するゲート駆動装置であって、前記上下アームのゲート放電経路のインピーダンスを個別に制御するインピーダンス調整部を備え、前記インピーダンス調整部は、前記上下アームのうちの一方のアームのオン切替期間における他方のアームのゲート放電経路の第１インピーダンスを、前記一方のアームのオフ切替期間における前記他方のアームのゲート放電経路の第２インピーダンスよりも高く設定する。

【発明の効果】

【0007】

本発明によれば、対アームターンオン時において、自アームのリカバリサージを抑制しつつターンオンスピードの向上が図れ、対アームおよび自アーム側の合計のスイッチング損失を低減することができる。

【図面の簡単な説明】

【0008】

【図1】電力変換装置の一例を示す図である。

【図2】単相回路の従来構成を示す図である。

【図3】比較例を示す図である。

【図4】ゲート駆動装置の第１の実施形態を示す図である。

【図5】インピーダンス制御動作を説明する図であり、波形（Ａ）～波形（Ｄ）を示す。

【図6】第１の実施形態の変形例１を示す図である。

【図7】第１の実施形態の変形例２を示す図である。

【図8A】インピーダンス調整回路の変形例１を示す図である。

【図8B】インピーダンス調整回路の変形例２を示す図である。

【図8C】インピーダンス調整回路の変形例３を示す図である。

【図8D】インピーダンス調整回路の変形例４を示す図である。

【図8E】インピーダンス調整回路の変形例５を示す図である。

【図9】ゲート駆動装置の第２の実施形態を示す図である。

【図10】ゲート駆動装置の第３の実施形態を示す図である。

【図11】ゲート駆動装置の第４の実施形態を示す図である。

【図12】ゲート駆動装置の第５の実施形態を示す図である。

【発明を実施するための形態】

【0009】

以下、図を参照して本発明を実施するための形態について説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。また、以下の説明では、同一または類似の要素および処理には同一の符号を付し、重複説明を省略する場合がある。なお、以下に記載する内容はあくまでも本発明の実施の形態の一例を示すものであって、本発明は下記の実施の形態に限定されるものではなく、他の種々の形態でも実施する事が可能である。

【0010】

（第１の実施形態）
図１は、電力変換装置の一例を示す図である。第１の実施形態では、車両１０００に搭載された電力変換装置２０を例に説明する。電力変換装置２０は、車両１０００に搭載された電動モータ３０を駆動する。車両１０００には蓄電装置１０が設けられ、電力変換装置２０は蓄電装置１０から供給される直流電力を交流電力に変換し、電動モータ３０を駆動する。

【0011】

電動モータ３０は、例えば、車輪を回転させるための走行用モータである。電動モータ３０は、所定のパターンで結線される３相コイルを有する。結線パターンとしては、図１に示すＹ字パターンに限られず、デルタパターンのような他の結線パターンでも良い。電力変換装置２０から所定の通電パターンを３相コイルに印加することにより、電動モータ３０が回転駆動される。

【0012】

蓄電装置１０は、正極端子１０ａおよび負極端子１０ｂを有する。電力変換装置２０は、正極バス線２１ｐ、負極バス線２１ｎ、平滑コンデンサ１１および三相スイッチングアーム５０（Ｕ，Ｖ，Ｗ）を有する。正極バス線２１ｐは、蓄電装置１０の正極端子１０ａに接続される。負極バス線２１ｎは、蓄電装置１０の負極端子１０ｂに接続される。平滑コンデンサ１１および三相スイッチングアーム５０（Ｕ，Ｖ，Ｗ）の両端は、正極バス線２１ｐと負極バス線２１ｎとに接続される。

【0013】

三相スイッチングアーム５０（Ｕ，Ｖ，Ｗ）のそれぞれには、上アームのスイッチング素子７０Ａと下アームのスイッチング素子７０Ｂとが設けられている。スイッチング素子７０Ａ，７０Ｂは、例えばパワースイッチング素子であり、例えば、ＩＧＢＴあるいはＭＯＳＦＥＴ等が用いられる。各スイッチング素子７０Ａ，７０Ｂは、並列接続された還流ダイオード（または、ボディーダイオード）を有する。なお、実施形態では、スイッチング素子７０Ａ，７０ＢがＭＯＳＦＥＴの場合を例に説明する。

【0014】

上アームのスイッチング素子７０Ａと下アームのスイッチング素子７０Ｂとは直列に接続されている。上アームのスイッチング素子７０Ａと下アームのスイッチング素子７０Ｂとの接続点は、電動モータ３０の対応する相のコイルの一端に接続されている。なお、図１に示す例では、各上下アームに１つのスイッチング素子が設けられているが、複数のスイッチング素子を並列使用する構成であっても良い。

【0015】

電力変換装置２０は、ゲート駆動装置６０Ａ，６０Ｂを制御する制御回路４０を備える。制御回路４０は、ゲート駆動装置６０Ａ，６０Ｂに対してＰＷＭ制御指令Ｐ１，Ｐ２を出力し、各スイッチング素子７０Ａ，７０Ｂを個別に制御する。制御回路４０は、例えば、内部にＣＰＵ、ＲＡＭ、ＲＯＭ、通信回路等を有している。ＰＷＭ制御指令Ｐ１，Ｐ２は所定のパルス幅を有するパルス信号であり、制御回路４０はスイッチング素子７０Ａ，７０ＢをＰＷＭ制御する。ＰＷＭ制御指令Ｐ１，Ｐ２によって、同一の相の上下アームのスイッチング素子７０Ａ，７０Ｂは、同時にオンにならない範囲で交互にオン／オフ制御される。その結果、蓄電装置１０からの直流電力が交流電力に変換されて電動モータ３０が回転駆動される。

【0016】

なお、本実施形態では、図１に示すようなインバータを構成する電力変換装置２０を例に説明するが、本発明は、これに限られず、ＤＣ／ＤＣコンバータ、ＡＣ／ＡＣコンバータ、ＡＣ／ＤＣインバータ等にも適用することができる。

【0017】

＜クロストーク現象の説明＞
図２は、一相のスイッチングアーム５０における単相回路の従来構成を示す図である。ゲート駆動装置６１Ａ，６１Ｂは、従来の一般的な構成である場合を示す。ゲート駆動装置６１Ａとゲート駆動装置６１Ｂとは同一構成を有しており、ゲートドライバＩＣ６１０と、ターンオンの速度を制御するゲート抵抗Ｒonおよびターンオフの速度を制御するゲート抵抗Ｒoffとを備える。なお、図２では、ゲート駆動装置６１ＡのゲートドライバＩＣ６１０を符号６１０ａで表すことにし、ゲート駆動装置６１ＢのゲートドライバＩＣ６１０を符号６１０ｂで表すことにする。

【0018】

各スイッチング素子７０Ａ，７０Ｂはドレイン電極Ｄ、ソース電極Ｓ、およびゲート電極Ｇを有する。各スイッチング素子７０Ａ，７０Ｂのゲート電極Ｇおよびソース電極Ｓは、各々ゲート駆動装置６１Ａ，６１Ｂに接続される。以下では、下アームのスイッチング素子７０Ｂを自アームスイッチング素子７０Ｂと称し、上アームのスイッチング素子７０Ａを対アームスイッチング素子７０Ａと称する場合がある。

【0019】

対アームスイッチング素子７０Ａのソース電極Ｓおよび自アームスイッチング素子７０Ｂのドレイン電極Ｄは、ＡＣ端子に接続される。各スイッチング素子７０Ａ，７０Ｂは、ゲート電極Ｇとソース電極Ｓとの間の電圧（ゲート電圧）Ｖgsによって導通（ターンオン）または遮断（ターンオフ）を切り替える。例えば、ゲート電圧Ｖgsが所定のターンオン閾値電圧より高いときに導通状態となり、ゲート電圧Ｖgsがターンオン閾値電圧より低いときに遮断状態になる。

【0020】

ところで、図２の単相回路においては、片方のアームがスイッチングするときにクロストークという現象が生じる。ここでは、対アームスイッチング素子７０Ａがターンオン時に発生するクロストークについて説明する。各スイッチング素子７０Ａ，７０Ｂには、ゲート－ドレイン間およびゲート－ソース間に寄生容量Ｃgd，Ｃgsが存在する。

【0021】

図示のように対アームスイッチング素子７０Ａがターンオンすると、対アームスイッチング素子７０Ａのソース電極Ｓおよび自アームスイッチング素子７０Ｂのドレイン電極Ｄの電位が急激に上昇する。この場合、自アームスイッチング素子７０Ｂのドレイン電極Ｄの電位上昇に伴って、電位変化速度（dＶ/dt）に比例した大きさ（dＶ/dt）×Ｃgdの電流が流れ、自アームスイッチング素子７０Ｂの寄生容量Ｃgdを充電する。また、大きさ（dＶ/dt）×Ｃgdの電流の一部はゲート抵抗Ｒoffを介してソース電極Ｓに流れ、寄生容量Ｃgsを充電する。

【0022】

自アームスイッチング素子７０Ｂのゲート電圧Ｖgsの変化率の大きさ|Ｖgs/dt|は、次式（１）で表すことができる。式（１）において、Ｚgsはゲート－ソース間のインピーダンスである。この場合、インピーダンスＺgsは主にゲート抵抗Ｒoffである。
|Ｖgs/dt|＝１/Ｃgs[Ｃgd×|dＶ/dt|－(Ｖgs/Ｚgs)] …（１）

【0023】

このように寄生容量ＣgdおよびＣgsの充電によって自アームスイッチング素子７０Ｂのゲート電圧Ｖgsがターンオン閾値電圧を超えることで、これまでオフ状態であった自アームスイッチング素子７０Ｂが導通状態になる。この現象を寄生ターンオンまたはセルフターンオンという。式（１）に示すように、（dＶ/dt）あるいはゲート抵抗Ｒoffが大きいほどゲート電圧Ｖgsが上昇しやすくなり、セルフターンオンしやすくなる。セルフターンオンが発生すると、対アームスイッチング素子７０Ａと自アームスイッチング素子７０Ｂが同時に導通し、両スイッチング素子７０Ａ，７０Ｂの間に短絡電流が流れる。この短絡電流は対アームスイッチング素子７０Ａおよび自アームスイッチング素子７０Ｂの損失を増加させるおそれがある。

【0024】

また、図示しないが、対アームスイッチング素子７０Ａのターンオフ時に、自アームスイッチング素子７０Ｂのドレイン電極Ｄの電位が急激に減少（（dＶ/dt）がマイナスの値）する。この場合、自アームスイッチング素子７０Ｂのソース電極Ｓから電流が流れ、寄生容量ＣgdおよびＣgsが放電される。これにより、自アームスイッチング素子７０Ｂのゲート電圧Ｖgsが減少し、負サージが発生する。この場合、式（１）に示したように、（dＶ/dt）またはゲート抵抗Ｒoffの大きさが大きいほどゲート電圧Ｖgsが減少しやすくなり、負サージが生じやすくなる。このゲート電圧Ｖgsの負サージはゲート酸化膜にストレスを与え、スイッチング素子の寿命を短縮させる。そのため、負サージを抑制できる対策を取る必要がある。

【0025】

上述した（dＶ/dt）に起因するセルフターンオンおよび負サージを抑制する対策としては、例えば、対アームスイッチング素子７０Ａのスイッチングスピードを遅くしたり、自アームスイッチング素子７０Ｂのゲート電極Ｇに負バイアスを設けたり、ゲート－ソース間のインピーダンスを低減したりするなどの対策があげられる。なお、特許文献１に記載の発明では、自アームスイッチング素子７０Ｂのゲート－ソース間のインピーダンスを低減する回路が提案されている。

【0026】

図３は、ゲート駆動装置にゲート－ソース間のインピーダンスを低減する従来の回路を設けた場合の一例を示す図である。以下では、図３に示す構成を、本実施形態に対する比較例と称することにする。ゲート駆動装置６２Ａ，６２Ｂは同一構成であり、ここでは代表して上アーム側のゲート駆動装置６２Ａの構成について説明する。比較例のゲート駆動装置６２Ａは、ゲートドライバＩＣ６２０ａと、ゲート抵抗Ｒon，Ｒoffと、インピーダンス調整回路Ｚとを備えている。ゲート駆動装置６２ＡのゲートドライバＩＣ６２０ａには、制御回路４０からＰＷＭ制御指令Ｐ１が入力される。なお、下アームのゲート駆動装置６２ＢのゲートドライバＩＣ６２０ｂには、制御回路４０からＰＷＭ制御指令Ｐ２が入力される。

【0027】

インピーダンス調整回路Ｚは、スイッチング素子７０Ａのゲート－ソース間インピーダンスを調整する回路である。インピーダンス調整回路Ｚは、スイッチング素子７０Ａのゲート電極Ｇに接続される。図３に示す例では、インピーダンス調整回路Ｚはスイッチ素子で構成される。ゲートドライバＩＣ６２０ａは、制御回路４０から入力されるＰＷＭ制御指令Ｐ１に基づいてスイッチング素子７０Ａのオンオフを制御する回路である。ゲートドライバＩＣ６２０ａは、インピーダンス調整に関係する構成としてターンオフ検知部６２１およびロジック回路６２２を備えている。

【0028】

スイッチング素子７０Ａのターンオフ動作を検知するターンオフ検知部６２１は、ゲートオン側においてゲート電圧をモニタする。図３に示す例では、ターンオフ検知部６２１はコンパレータで構成され、モニタされたゲート電圧Ｖgsと閾値電圧Ｖamcとを比較し、Ｖgs＜Ｖamcである場合にＨＩＧＨ信号（検知信号）をロジック回路６２２に出力する。ロジック回路６２２は、ＰＷＭ制御指令Ｐ１とターンオフ検知部６２１からの信号に基づいてインピーダンス調整回路Ｚの制御信号を生成する。

【0029】

インピーダンス調整回路Ｚは、ロジック回路６２２からの制御信号によりゲート－ソース間のインピーダンスを変更する。図３に示す例では、制御信号としてインピーダンス調整回路Ｚのスイッチング素子をオンオフするＯＮ／ＯＦＦ信号が入力される。インピーダンス調整回路ＺにＯＮ信号が入力されると、ゲート－ソース間がショートされインピーダンスが低くなる。一方、インピーダンス調整回路ＺにＯＦＦ信号が入力されると、ゲート－ソース間のショートが解除されインピーダンスが高くなる。

【0030】

図４は、第１実施形態のゲート駆動装置６０Ａ，６０Ｂを示す図である。ゲート駆動装置６０Ａ，６０Ｂの場合も両方とも同一の構成とされ、ここでは、代表してゲート駆動装置６０Ａの構成を説明する。ゲート駆動装置６０Ａは、ゲートドライバＩＣ６００ａと、ゲート抵抗Ｒon，Ｒoffと、インピーダンス調整回路Ｚとを備えている。ゲート抵抗Ｒon，Ｒoffおよびインピーダンス調整回路Ｚについては、上述した比較例（図３）の場合と同一の構成である。ゲートドライバＩＣ６００ａについては、インピーダンス調整に関係する構成がゲートドライバＩＣ６２０ａと異なる。なお、ゲート駆動装置６０ＢのゲートドライバＩＣは符号６２０ｂで示しているが、ゲートドライバＩＣ６２０ａと同一構成である。

【0031】

ゲートドライバＩＣ６００ａは、インピーダンス調整に関係する構成として、ターンオン検知部６０１、ターンオフ検知部６２１およびロジック回路６０２を備えている。ターンオフ検知部６２１は、上述したゲートドライバＩＣ６２０ａに設けられているターンオフ検知部６２１と同一のものである。また、ロジック回路６０２は、ロジック回路６２２と制御内容が異なるだけなので、比較例のロジック回路６２２をそのまま流用することが可能である。

【0032】

スイッチング素子７０Ａのターンオン動作を検知するターンオン検知部６０１は、ゲートオフ側においてゲート電圧をモニタする。図４に示す例では、ターンオン検知部６０１はコンパレータで構成され、モニタされたゲート電圧Ｖgsと閾値電圧Ｖptoとを比較し、Ｖgs＞Ｖptoである場合にＨＩＧＨ信号（検知信号）をロジック回路６０２に出力する。

【0033】

上アーム側のドライバＩＣ６００ａのロジック回路６０２には、ＰＷＭ制御指令Ｐ１と、ターンオフ検知部６２１からの信号と、下アーム側のＰＷＭ制御指令Ｐ２と、下アーム側のドライバＩＣ６００ｂのターンオン検知部６０１からの信号（スイッチング素子７０Ｂのゲートターンオン信号）とが入力される。一方、下アーム側のドライバＩＣ６００ｂのロジック回路６０２には、ＰＷＭ制御指令Ｐ２と、ターンオフ検知部６２１からの信号と、上アーム側のＰＷＭ制御指令Ｐ１と、上アーム側のドライバＩＣ６００ａのターンオン検知部６０１からの信号（スイッチング素子７０Ａのゲートターンオン信号）とが入力される。各ドライバＩＣ６００ａ，６００ｂのロジック回路６０２は、入力された信号に基づいてインピーダンス調整回路Ｚの制御信号を生成する。

【0034】

（１．インピーダンス制御動作の説明）
第１実施形態におけるロジック回路６０２の制御例を、比較例のロジック回路６２２の制御と比較して説明する。図５はロジック回路６０２，６２２の制御動作を説明する図であり、スイッチング素子７０Ａ，７０ＢをＰＷＭ制御する際の各信号の波形例を示す図である。図５において、波形（Ａ）は、上下アームのＰＷＭ制御指令Ｐ１，Ｐ２を示す。太い実線で示す波形がＰＷＭ制御指令Ｐ１の波形であり、細い実線で示す波形がＰＷＭ制御指令Ｐ２の波形である。

【0035】

波形（Ｂ）は、スイッチング素子７０Ａ，７０Ｂのゲート電圧Ｖgsを示す。太い実線で示す波形がスイッチング素子７０Ａのゲート電圧Ｖgs1であり、細い実線および破線で示す波形がスイッチング素子７０Ｂのゲート電圧Ｖgs2である。なお、第１実施形態と比較例とではゲート電圧Ｖgs2の波形が異なり、破線は第１実施形態におけるゲート電圧Ｖgs2を示し、実線は比較例におけるゲート電圧Ｖgs2を示す。

【0036】

波形（Ｃ）は、スイッチング素子７０Ａ，７０Ｂの主電圧（ドレイン－ソース間電圧）Ｖdsを示す。太い実線はスイッチング素子７０Ａの主電圧Ｖds1を示し、細い実線および破線はスイッチング素子７０Ｂの主電圧Ｖds2を示す。なお、主電圧Ｖds2を示す波形の内、破線は第１実施形態における主電圧Ｖds2を示し、実線は比較例における主電圧Ｖds2を示す。

【0037】

波形（Ｄ）は、下アームのスイッチング素子７０Ｂのゲート－ソース間のインピーダンスＺgs2を示す。破線は第１実施形態におけるインピーダンスＺgs2を示し、実線は比較例におけるインピーダンスＺgs2を示す。インピーダンスＺgs2は、インピーダンス調整回路Ｚによりゲート－ソース間がショートされるとＬｏｗになり、ゲート－ソース間のショートが解除されるとインピーダンスがＨｉｇｈになる。

【0038】

波形（Ｅ）は、スイッチング素子７０Ａ，７０Ｂの主電流（ドレイン電流）Ｉdsを示す。太い実線はスイッチング素子７０Ａの主電流Ｉds1であり、細い実線および破線はスイッチング素子７０Ｂの主電流Ｉds2である。なお、主電流Ｉds2を示す波形の内、破線は第１実施形態における主電流Ｉds2を示し、実線は比較例における主電流Ｉds2を示す。

【0039】

波形（Ａ）に示すＰＷＭ制御指令波形は、上アームのスイッチング素子７０Ａをオンオフして通電する場合のＰＷＭ制御指令Ｐ１，Ｐ２の波形パターンを示したものである。この場合、ＰＷＭ制御指令Ｐ１がＯＮとなる時刻ｔ３から時刻ｔ５までが通電期間で、ＰＷＭ制御指令Ｐ１がＯＦＦとなる期間が還流期間である。還流期間において、下アームのスイッチング素子７０ＢがＯＦＦの場合には還流ダイオードに還流電流が流れ、スイッチング素子７０ＢがＯＮ（同期整流）の場合にはスイッチング素子７０Ｂに還流電流が流れる。

【0040】

なお、以下の動作説明において、通電電流が流れるスイッチング素子が上述した対アームスイッチング素子であり、還流電流が流れるスイッチング素子が上述した自アームスイッチング素子である。すなわち、図５に示す通電パターンでは、上アームのスイッチング素子７０Ａが対アームスイッチング素子に対応し、下アームのスイッチング素子７０Ｂが自アームスイッチング素子に対応する。一方、図２において通電電流がＡＣ端子を図示右側から左側に流れる通電パターンの場合には、通電電流はスイッチング素子７０Ｂを流れるので、スイッチング素子７０Ｂが対アームスイッチング素子に対応し、スイッチング素子７０Ａが自アームスイッチング素子に対応する。

【0041】

通電電流が流れる対アームスイッチング素子（図２のスイッチング素子７０Ａ）のオンオフ動作において、波形（Ａ）のＰＷＭ制御指令Ｐ１がＯＮに立ち上がる時刻ｔ３から、波形（Ｂ）のゲート電圧Ｖgs1が所定の閾値電圧Ｖptoとなる時刻ｔ４までの期間が、対アームスイッチング素子７０Ａがターンオンする際の「オン切替期間」である。また、ＰＷＭ制御指令Ｐ１がＯＮからＯＦＦに切り替わる時刻ｔ５から、波形（Ｅ）の主電流Ｉds1がゼロになる時刻ｔ５１までの期間が、対アームスイッチング素子７０Ａがターンオフする際の「オフ切替期間」である。

【0042】

（１－１．比較例の制御）
まず、図３に示す比較例の場合のインピーダンス制御動作について説明する。比較例では、インピーダンス調整回路Ｚによりゲート－ソース間のインピーダンスを低減することで、対アームスイッチング素子（上アームのスイッチング素子）７０Ａの（dＶ/dt）に起因するセルフターンオンおよび負サージを抑制するようにしている。図３に示すゲートドライバＩＣ６２０ｂに設けられたロジック回路６２２は、波形（Ｄ）の実線で示すようにスイッチング素子７０Ｂのゲート－ソース間のインピーダンスＺgs2を制御する。すなわち、インピーダンスＺgs2を時刻ｔ２においてＨＩＧＨからＬＯＷに切り替え、時刻ｔ６においてＬＯＷからＨＩＧＨに戻す。

【0043】

波形（Ａ）に示すように、対アームスイッチング素子７０Ａと自アームスイッチング素子７０ＢとはＯＮ状態を交互に繰り返す。図５では、自アームスイッチング素子７０Ｂは時刻ｔ１から時刻ｔ６までＯＦＦ状態に制御され、対アームスイッチング素子７０Ａは時刻ｔ３から時刻ｔ５までＯＮ状態に制御される。時刻ｔ１になると、下アームのゲートドライバＩＣ６２０ｂにＯＦＦのＰＷＭ制御指令Ｐ２が入力される。しばらくすると、自アームスイッチング素子７０Ｂのゲート電圧Ｖgs2が減少し始める。

【0044】

ゲートドライバＩＣ６２０ｂのターンオフ検知部６２１は、モニタしている自アームスイッチング素子７０Ｂのゲート電圧Ｖgs2と閾値電圧Ｖamcとを比較し、Ｖgs2＜Ｖamcとなる時刻ｔ２においてＨＩＧＨ信号をロジック回路６２２に出力する。ロジック回路６２２は、ＰＷＭ制御指令Ｐ１がＯＦＦ、かつ、ターンオフ検知部６２１の出力がＨＩＧＨの場合に、ＨＩＧＨ状態のインピーダンスＺgs2をＬＯＷに低下させる信号（すなわち、ＯＮ信号）を出力する。インピーダンス調整回路ＺにＯＮ信号が入力されると、自アームスイッチング素子７０Ｂのゲート－ソース間がショートされ、インピーダンスＺgs2がＨＩＧＨからＬＯＷに切り替えられる。

【0045】

時刻ｔ３においてＰＷＭ制御指令Ｐ１がＯＦＦからＯＮに切り替わると、対アームスイッチング素子７０Ａがターンオン動作を開始する。しばらくすると、対アームスイッチング素子７０Ａのゲート電圧Ｖgs1が上昇し始め、主電圧Ｖds1が減少し始める。比較例では、自アームスイッチング素子７０ＢのインピーダンスＺgs2がＬＯＷであるため、クロストークによるゲート電圧Ｖgs2の上昇（矢印Ｓ１で示す箇所におけるスパイク）が抑制される。一方で、インピーダンスＺgs2をＬＯＷとしたことにより、波形（Ｃ）の細い実線で示すように、自アームスイッチング素子７０Ｂの還流ダイオードが導通状態から遮断状態に移行するときに発生するリンキングのサージ電圧（主電圧Ｖds２のリカバリサージ）が大きくなる。このことはスイッチング速度の高速化を阻害し、スイッチング損失の増大を招く。

【0046】

時刻ｔ５においてＰＷＭ制御指令Ｐ１がＯＮからＯＦＦに切り替わると、対アームスイッチング素子７０Ａがターンオフ動作を開始する。しばらくすると、対アームスイッチング素子７０Ａのゲート電圧Ｖgsが減少し始め、主電圧Ｖds1が上昇し始める。比較例では、自アームスイッチング素子７０ＢのインピーダンスＺgs2がＬＯＷであるため、クロストークによる自アームスイッチング素子７０Ｂのゲート電圧Ｖgs2の負スパイク（矢印Ｓ２で示す箇所のスパイク）が抑制される。

【0047】

時刻ｔ６において、ＰＷＭ制御指令Ｐ１がＯＦＦからＯＮに切り替わると、ゲートドライバＩＣ６２０ｂのロジック回路６２２は、ＬＯＷ状態のインピーダンスＺgs2をＨＩＧＨに上昇させるＯＦＦ信号を出力する。インピーダンス調整回路ＺにＯＦＦ信号が入力されると、ゲート－ソース間のショートが解除されインピーダンスＺgs2がＬＯＷからＨＩＧＨに切り替えられる。

【0048】

（１－２．第１実施形態の制御）
次に、図４に示す第１実施形態の場合のインピーダンス制御動作について説明する。図４に示すゲートドライバＩＤ６００ｂに設けられたロジック回路６０２は、図５の波形（Ｄ）の破線で示すように自アームスイッチング素子７０ＢのインピーダンスＺgs2を制御する。すなわち、インピーダンスＺgs2を時刻ｔ２においてＨＩＧＨからＬＯＷに切り替え、時刻ｔ３においてＬＯＷからＨＩＧＨに戻し、時刻ｔ４において再びＨＩＧＨからＬＯＷに切り替え、時刻ｔ６において再びＬＯＷからＨＩＧＨに戻す。

【0049】

ここで、インピーダンスＺgs2の値ＨＩＧＨは、対アームスイッチング素子７０Ａのターンオンによって自アーム側の持ち上げられるゲート電圧Ｖgs2が閾値電圧Ｖth（図５の波形（Ｂ）を参照）を超えるような、すなわち自アームスイッチング素子７０Ｂがセルフターンオンするようなインピーダンスに設定される。一方、値ＬＯＷは、対アームスイッチング素子７０Ａのターンオン時に、自アームスイッチング素子７０Ｂがセルフターンオンしないインピーダンスに設定される。

【0050】

対アームスイッチング素子７０Ａのターンオン時の自アームスイッチング素子７０Ｂのゲート電圧Ｖgs2は、上述した式（１）の左辺を積分したもので表される。積分期間はターンオン時間（オン切替期間）であり、この期間中にゲート電圧Ｖgs2が閾値電圧Ｖthを超えるタイミングがあるようなインピーダンスＺgs2は、セルフターンオンするインピーダンスＨＩＧＨに相当する。一方、期間中に閾値電圧Ｖthを超えるタイミングがない場合のインピーダンスＺgs2は、セルフターンオンしないインピーダンスＬＯＷに相当する。

【0051】

まず、図５の時刻ｔ１においてゲートドライバＩＣ６００ｂにＯＦＦのＰＷＭ制御指令Ｐ２が入力されてからしばらくすると、自アームスイッチング素子７０Ｂのゲート電圧Ｖgs2が減少し始める。ゲートドライバＩＣ６００ｂのターンオフ検知部６２１は、モニタしている自アームスイッチング素子７０Ｂのゲート電圧Ｖgs2と閾値電圧Ｖamcとを比較し、Ｖgs2＜Ｖamcとなる時刻ｔ２においてＨＩＧＨ信号をロジック回路６０２に出力する。ロジック回路６０２は、ＰＷＭ制御指令Ｐ１がＯＦＦ、かつ、ターンオフ検知部６２１の出力がＨＩＧＨの場合に、ＨＩＧＨ状態のインピーダンスＺgs2をＬＯＷに低下させるＯＮ信号を出力する。インピーダンス調整回路ＺにＯＮ信号が入力されると、自アームスイッチング素子７０Ｂのゲート－ソース間がショートされインピーダンスＺgs2がＨＩＧＨからＬＯＷに切り替えられる。

【0052】

時刻ｔ３においてＰＷＭ制御指令Ｐ１がＯＦＦからＯＮに切り替わると、ゲートドライバＩＣ６００ｂのロジック回路６０２は、ＬＯＷ状態のインピーダンスＺgs2をＨＩＧＨに上昇させるＯＦＦ信号を出力する。インピーダンス調整回路ＺにＯＦＦ信号が入力されると、インピーダンスＺgs2がＬＯＷからＨＩＧＨに切り替えられる。

【0053】

時刻ｔ３において対アームスイッチング素子７０Ａがターンオン動作を開始し、しばらくすると対アームスイッチング素子７０Ａのゲート電圧Ｖgs1が上昇し始め、主電圧Ｖds1が減少し始める。第１実施形態の場合にはインピーダンスＺgs2がＨＩＧＨなので、対アームスイッチング素子７０Ａのターンオン期間中に、クロストークにより自アームスイッチング素子７０Ｂにおいて発生するゲート電圧Ｖgs2のスパイクが閾値電圧Ｖthを超える。その結果、自アームスイッチング素子７０Ｂがしばらくの間導通状態になることで還流ダイオードのリンキングがクランプされ、主電圧Ｖds2のリカバリサージが比較例の場合よりも大きく低減される。

【0054】

時刻ｔ４以降の動作は、波形（Ｄ）に示すようにインピーダンスＺgs2が比較例の場合と同様に制御される。そのため、時刻ｔ５以後のターンオフ期間中に発生する自アームスイッチング素子７０Ｂの負スパイク（矢印Ｓ２で示す箇所のスパイク）は、比較例の場合と同様に抑制される。

【0055】

上述したように、比較例では時刻ｔ２から時刻ｔ６までインピーダンスＺgs2をＬＯＷ状態に切り替えているので、対アームターンオン時の自アームのセルフターンオンを防止すると共に、対アームターンオフ時の負サージを抑制することができる。しかしながら、対アームターンオン時の自アームのリカバリサージが大きくなり、スイッチングの高速化の阻害要因となる。

【0056】

一方、第１実施形態では、波形（Ｄ）の破線で示すように、対アームターンオン期間においてインピーダンスＺgs2をＬＯＷからＨＩＧＨに戻すような制御を行う。それにより、対アームターンオン時に自アームのゲートインピーダンスをＨＩＧＨに上昇させることで、自アームのゲートのキャリアを引き抜く速度が遅くなりセルフターンオンに誘導することができる。その結果、クロストークによるゲート電圧Ｖgs2のスパイクが閾値電圧Ｖthを超えることによって還流ダイオードのリンキングがクランプされ、主電圧Ｖds2のリカバリサージを大きく低減することができる。そして、対アームターンオン時の自アームリカバリサージを抑制しつつターンオン速度をより高速にすることが可能となり、対アーム側と自アーム側とを合わせた合計のスイッチング損失を低減することができる。さらに、比較例の場合と同様に、対アームターンオフ時の自アーム側のゲート負サージも抑えることができる。

【0057】

（変形例１）
図６は、図５の波形（Ｄ）の破線のようなインピーダンス制御を行う第１実施形態の変形例１を示す図である。変形例１におけるゲートドライバＩＣ６００ａ，６００ｂでは、ターンオン検知部６０１が省略され、ロジック回路６０２Ａに入力される信号が上述したロジック回路６０２の場合と異なる。ゲートドライバＩＣ６００ａのロジック回路６０２Ａには、ＰＷＭ制御指令Ｐ１、ターンオフ検知部６２１からの信号および下アーム側のＰＷＭ制御指令Ｐ２が入力される。一方、ゲートドライバＩＣ６００ｂのロジック回路６０２Ａには、ＰＷＭ制御指令Ｐ２、ターンオフ検知部６２１からの信号および上アーム側のＰＷＭ制御指令Ｐ１が入力される。ゲート駆動装置６０Ａ，６０Ｂのその他の構成は、図４に示した第１実施形態の場合と同様である。

【0058】

ロジック回路６０２ＡによるインピーダンスＺgs2の制御動作について説明する。変形例１においても、インピーダンスＺgs2の制御パターンは上述した第１実施形態の場合と同様であり、図５の波形（Ｄ）の破線で示すように制御する。時刻ｔ２では、第１実施形態の場合と同様に、ターンオフ検知部６２１においてＶgs2＜Ｖamcを検知することにより、インピーダンスＺgs2をＨＩＧＨからＬＯＷに切り替える。

【0059】

時刻ｔ３では、第１実施形態の場合と同様に、対アーム側のＰＷＭ制御指令Ｐ１がＯＦＦからＯＮに切り替わると、ロジック回路６０２Ａは、ＬＯＷ状態のインピーダンスＺgs2をＨＩＧＨに上昇させるＯＦＦ信号を出力する。さらに、ロジック回路６０２Ａは、ＰＷＭ制御指令Ｐ１のＯＦＦからＯＮへの切り替わりを検知してから所定の遅延時間Δｔ１が経過すると、インピーダンスＺgs2をＨＩＧＨからＬＯＷに切り替える。ここで、遅延時間Δｔ１は、ターンオンされる対アームスイッチング素子７０Ａのオン切替期間以上であって、ターンオフ開始（時刻ｔ５）までの期間内に設定される。時刻ｔ６では、第１実施形態の場合と同様に、自アーム側のＰＷＭ制御指令Ｐ２がＯＦＦからＯＮに切り替わると、インピーダンスＺgs2をＬＯＷからＨＩＧＨに戻す。

【0060】

（変形例２）
図７は、図５の波形（Ｄ）の破線のようなインピーダンス制御を行う第１実施形態の変形例２を示す図である。変形例２におけるゲートドライバＩＣ６００ａ，６００ｂでは、ロジック回路６０２Ｂに入力される信号が第１実施形態の場合のロジック回路６０２と異なる。上アーム側のゲートドライバＩＣ６００ａのロジック回路６０２Ｂには、ＰＷＭ制御指令Ｐ１と、ターンオフ検知部６２１からの信号と、下アーム側のゲートドライバＩＣ６００ｂのターンオン検知部６０１からの信号とが入力される。一方、下アーム側のゲートドライバＩＣ６００ｂのロジック回路６０２Ｂには、ＰＷＭ制御指令Ｐ２と、ターンオフ検知部６２１からの信号と、上アーム側のゲートドライバＩＣ６００ａのターンオン検知部６０１からの信号とが入力される。ゲート駆動装置６０Ａ，６０Ｂのその他の構成は、図４に示した第１実施形態の場合と同様である。

【0061】

ロジック回路６０２ＢによるインピーダンスＺgs2の制御動作について説明する。時刻ｔ２では、第１実施形態の場合と同様に、ターンオフ検知部６２１においてＶgs2＜Ｖamcを検知することにより、インピーダンスＺgs2をＨＩＧＨからＬＯＷに切り替える。ロジック回路６０２Ｂは、上アーム側のターンオン検知部６０１を介して上アーム側のゲート電圧Ｖgs1をモニタし、ゲート電圧Ｖgs1が増加し始めたならばインピーダンスＺgs2をＬＯＷからＨＩＧＨに戻す。このタイミングが図５の時刻ｔ３に相当する。

【0062】

その後、上アーム側のターンオン検知部６０１からＨＩＧＨ信号が入力されたならば（時刻ｔ４）、インピーダンスＺgs2を再びＨＩＧＨからＬＯＷに切り替える。そして、下アーム側のＰＷＭ制御指令Ｐ２がＯＦＦからＯＮに切り替わったならば（時刻ｔ６）、インピーダンスＺgs2を再びＬＯＷからＨＩＧＨに戻す。

【0063】

（２．インピーダンス調整回路Ｚ）
上述した実施形態および変形例では、インピーダンス調整回路Ｚを配線上に設けられた一つのスイッチ素子で構成した。スイッチ素子をオンするとインピーダンスはＬＯＷとなり、オフするとＨＩＧＨとなる、以下では、インピーダンス調整回路Ｚの他の構成について説明する。

【0064】

図８Ａは、インピーダンス調整回路Ｚの変形例１を示す図である。変形例１では、インピーダンス調整回路Ｚを、スイッチ素子８０とキャパシタ８１との直列回路とした。スイッチ素子８０がオンするとインピーダンスはＨＩＧＨとなり、オフするとＬＯＷとなる。キャパシタ８１のインピーダンスは、容量Ｃに対して１/Ｃとなるので、容量Ｃが小さいほどインピーダンスが大きくなる。それにより、リカバリサージを抑え込むことができる。

【0065】

図８Ｂは、インピーダンス調整回路Ｚの変形例２を示す図である。変形例２では、インピーダンス調整回路Ｚを、スイッチ素子８０と抵抗８２との直列回路とした。スイッチ素子８０がオンするとインピーダンスはＬＯＷとなり、オフするとＨＩＧＨとなる。インピーダンス調整回路Ｚのインピーダンスの大きさは抵抗８２のインピーダンスに依存し、オン時もオフ時も同一値となる。

【0066】

図８Ｃは、インピーダンス調整回路Ｚの変形例３を示す図である。変形例３では、インピーダンス調整回路Ｚを、スイッチ素子８０とダイオード８３との直列回路とした。ダイオード８３は、カソードがゲート側となるように接続されるのが望ましい。スイッチ素子８０をオンするとインピーダンスはＬＯＷとなり、スイッチ素子８０をオフするとインピーダンスはＨＩＧＨになる。

【0067】

対アームのターンオフ時にスイッチ素子８０をオンすると、ゲート負スパイク発生時はソースからゲートに向かってスパイク電流が流れる。ゲート負スパイクの大きさはこの電流とゲートに向かうインピーダンスとの積に比例し、ダイオード８３によりゲートに向かうインピーダンスを低減することでゲート負スパイクを低減することができる。

【0068】

図８Ｄは、インピーダンス調整回路Ｚの変形例４を示す図である。変形例４では、抵抗８２とダイオード８３との並列回路をスイッチ素子８０に対して直列接続した。並列回路の部分に関して、図示上側から下側の流れに対しては抵抗８２のインピーダンスとなり、対アームターンオン時のリカバリサージが低減する。一方、下側から上側への流れに対してはダイオード８３が支配的になりインピーダンスがゼロになるので、対アームターンオフ時の負サージが低減する。なお、図８Ｃの変形例３では、図示上側から下側の流れに対してはインピーダンスが無限大となるので、変形例４の構成の方が好ましい。なお、ダイオード、抵抗およびキャパシタの３つの素子の並列回路としても良い。

【0069】

図８Ｅは、インピーダンス調整回路Ｚの変形例５を示す図である。変形例５では、スイッチ素子８０Ａおよび抵抗８２Ａの直列回路と、スイッチ素子８０Ｂおよび抵抗８２Ｂの直列回路とを並列接続する構成とした。各スイッチ素子８０Ａ，８０Ｂを以下のように動作させることで、インピーダンスを複数段で変化させることができる。

【0070】

スイッチ素子８０Ａ，８０Ｂを同時にオフすると、インピーダンスは最も大きなＺ１となる。逆に、スイッチ素子８０Ａ，８０Ｂを同時にオンすると、インピーダンスは最も小さなＺ４となる。スイッチ素子８０Ａをオンかつスイッチ素子８０Ｂをオフにした場合のインピーダンスをＺ２、スイッチ素子８０Ａをオフかつスイッチ素子８０Ｂをオンにした場合のインピーダンスをＺ３とする。ここでは、Ｚ２＞Ｚ３となるように抵抗８２Ａ，８２Ｂの値を設定する。すなわち、スイッチ素子８０Ａ，８０Ｂのオンオフ制御により、インピーダンスをＺ１，Ｚ２，Ｚ３，Ｚ４（Ｚ１＞Ｚ２＞Ｚ３＞Ｚ４）の４段階に制御することができる。

【0071】

図５の波形（Ｄ）の時刻ｔ３から時刻ｔ４までの期間のインピーダンス調整回路Ｚのインピーダンスを、前半をＺ１（ＨＩＧＨに対応）に設定し、後半をＺ２またはＺ３に設定する。そして、時刻ｔ２～ｔ３およびｔ４～ｔ６は、インピーダンスをＺ４（ＬＯＷに対応）に設定する。このように、時刻ｔ３～ｔ４のインピーダンスをスイッチング素子７０Ａ，７０Ｂの状態に応じて制御することにより、適切なリカバリサージまで抑制でき、損失を最適化できる。それにより、過度なサージ抑制による損失の増加を防止することができる。なお、図８Ｅでは２並列としたが３並列以上としても良く、より細かなインピーダンス調整が可能となる。

【0072】

また、時刻ｔ３～ｔ４におけるインピーダンス値を調整する方式として、スイッチング素子７０Ａ，７０Ｂの状態（主電圧、主電流、ジャンクション温度）に基づいて調整するようにしても良い。例えば、ジャンクション温度Ｔ１，Ｔ２（＞Ｔ１）に関して、ジャンクション温度Ｔ１においては時刻ｔ３～ｔ４のインピーダンス値をＺ１に設定し、ジャンクション温度Ｔ２においては時刻ｔ３～ｔ４のインピーダンス値をＺ２またはＺ３に設定するような制御方式でも良い。

【0073】

主電流Ｉdsに基づいた例としては、第１主電流と、第１主電流より高い第２主電流とを考える。この場合、第１主電流においては時刻ｔ３～ｔ４のインピーダンス値をＺ１にして、第２主電流においては時刻ｔ３～ｔ４のインピーダンス値をＺ２またはＺ３にするような制御方式もよい。

【0074】

（第２の実施形態）
図９は、ゲート駆動装置の第２の実施形態を示す図である。図９に示すように、ゲートドライバＩＣ６００ａ，６００ｂは、ターンオン検知部６０１およびロジック回路６０２Ｃを備えている。第２実施形態においては、自アーム側のＰＷＭ制御指令と対アーム側のターンオン検知部６０１の信号とに基づいて、インピーダンス調整回路Ｚの制御信号を生成する。

【0075】

上アーム側のゲートドライバＩＣ６００ａのロジック回路６０２Ｃは、ＰＷＭ制御指令Ｐ１と、下アーム側のゲートドライバＩＣ６００ｂのターンオン検知部６０１の出力信号とに基づいて、インピーダンス調整回路Ｚの制御信号を生成する。一方、下アーム側のゲートドライバＩＣ６００ａのロジック回路６０２Ｃは、ＰＷＭ制御指令Ｐ２と、上アーム側のゲートドライバＩＣ６００ｂのターンオン検知部６０１の出力信号とに基づいて、インピーダンス調整回路Ｚの制御信号を生成する。

【0076】

第２実施形態では、以下のような制御信号生成方法により、図５の波形（Ｄ）の破線で示すような制御パターンを生成する。自アーム側（下アーム側）のロジック回路６０２Ｃは、自アーム側のＰＷＭ制御指令Ｐ２のＯＦＦタイミング（時刻ｔ１）から所定の遅延時間Δｔ２が経過したタイミング（時刻ｔ２に相当）で、インピーダンスＺgs2をＨｉｇｈからＬＯＷに切り替える。その後、ロジック回路６０２Ｃは、対アーム側のターンオン検知部６０１を介して対アーム側のゲート電圧Ｖgs1をモニタし、ゲート電圧Ｖgs1が増加し始めたならばインピーダンスＺgs2をＬＯＷからＨＩＧＨに戻す（時刻ｔ３に相当）。

【0077】

ロジック回路６０２Ｃは、対アーム側のターンオン検知部６０１からＨＩＧＨ信号が入力されると（時刻ｔ４）、インピーダンスＺgs2をＨｉｇｈからＬＯＷに切り替える。その後、ロジック回路６０２Ｃは、自アーム側のＰＷＭ制御指令Ｐ２がＬＯＷからＨＩＧＨに切り替わると（時刻ｔ６）、インピーダンスＺgs2を再びＬＯＷからＨｉｇｈに戻す。その結果、第２実施形態の場合も、第１実施形態の場合と同様の効果を奏することができる。

【0078】

（第３の実施形態）
図１０は、ゲート駆動装置の第３の実施形態を示す図である。ゲートドライバＩＣ６００ａ，６００ｂのロジック回路６０２Ｄには、自アーム側および対アーム側のＰＷＭ制御指令Ｐ１，Ｐ２が入力される。ロジック回路６０２Ｄは、ＰＷＭ制御指令Ｐ１，Ｐ２に基づいてインピーダンス調整回路Ｚの制御信号を生成する。

【0079】

第３実施形態では、以下のような制御信号生成方法により、図５の波形（Ｄ）の破線で示すような制御パターンを生成する。自アーム側（下アーム側）のロジック回路６０２Ｄは、自アーム側のＰＷＭ制御指令Ｐ２のＯＦＦタイミング（時刻ｔ１）から所定の遅延時間Δｔ２が経過したタイミング（時刻ｔ２に相当）で、インピーダンスＺgs2をＨｉｇｈからＬＯＷに切り替える。その後、ロジック回路６０２Ｄは、対アーム側のＰＷＭ制御指令Ｐ１がＯＦＦからＯＮに切り替わると（時刻ｔ３）、インピーダンスＺgs2をＬＯＷからＨｉｇｈに戻す。

【0080】

ロジック回路６０２Ｄは、対アーム側のＰＷＭ制御指令Ｐ１がＯＮに切り替わるタイミング（時刻ｔ３）から所定の遅延時間Δｔ１が経過したタイミング（時刻ｔ４に相当）で、インピーダンスＺgs2をＨｉｇｈからＬＯＷに切り替える。その後、ロジック回路６０２Ｄは、自アーム側のＰＷＭ制御指令Ｐ２がＬＯＷからＨＩＧＨに切り替わると（時刻ｔ６）、インピーダンスＺgs2を再びＬＯＷからＨｉｇｈに戻す。その結果、第３実施形態の場合も、第１実施形態の場合と同様の効果を奏することができる。

【0081】

（第４の実施形態）
図１１は、ゲート駆動装置の第４の実施形態を示す図である。ゲートドライバＩＣ６００ａ，６００ｂは、主電圧検知部６０３、主電流検知部６０４およびロジック回路６０２Ｅを備えている。主電圧検知部６０３および主電流検知部６０４は、例えばコンパレータで構成される。各ゲートドライバＩＣ６００ａ，６００ｂの主電圧検知部６０３は、対応するスイッチング素子７０Ａ，７０Ｂの主電圧（ドレイン－ソース間電圧）Ｖds1，Ｖds2と基準電圧とを比較し、主電圧Ｖds1，Ｖds2が基準電圧以上の場合にＶds検知信号をロジック回路６０２Ｅへ出力する。各ゲートドライバＩＣ６００ａ，６００ｂの主電流検知部６０４は、対応するスイッチング素子７０Ａ，７０Ｂの主電流（ドレイン電流）Ｉds1，Ｉds2と基準電流とを比較し、主電流Ｉds1，Ｉds2が基準電流以下の場合にＩds検知信号をロジック回路６０２Ｅへ出力する。ロジック回路６０２Ｅは、ＰＷＭ制御指令と、Ｖds検知信号およびＩds検知信号の少なくとも一方とに基づいて、インピーダンスＺgs2を制御する。

【0082】

第４実施形態では、以下のような制御信号生成方法により、図５の波形（Ｄ）の破線で示すような制御パターンを生成する。自アーム側（下アーム側）のロジック回路６０２Ｅは、自アーム側のＰＷＭ制御指令Ｐ２のＯＦＦタイミング（時刻ｔ１）から所定の遅延時間Δｔ２が経過したタイミング（時刻ｔ２に相当）で、インピーダンスＺgs2をＨｉｇｈからＬＯＷに切り替える。ロジック回路６０２Ｅは、自アームのＩds検知信号およびＶds検知信号の少なくとも一方が入力されると（時刻ｔ３１）、インピーダンスＺgs2を再びＬＯＷからＨｉｇｈに戻す。ここで、時刻ｔ３１は第１実施形態の時刻ｔ３に相当する。

【0083】

次いで、ロジック回路６０２Ｅは、時刻ｔ３１から所定の遅延時間Δｔ３が経過したタイミング（時刻ｔ４に相当）において、再びインピーダンスＺgs2をＨｉｇｈからＬＯＷに切り替える。その後、ロジック回路６０２Ｅは、自アーム側のＰＷＭ制御指令Ｐ２がＬＯＷからＨＩＧＨに切り替わると（時刻ｔ６）、インピーダンスＺgs2を再びＬＯＷからＨｉｇｈに戻す。その結果、第４実施形態の場合も、第１実施形態の場合と同様の効果を奏することができる。

【0084】

対アーム（上アーム）側と自アーム（下アーム）側とではグランド電位が異なるが、図１１に示す構成では、対アームは対アーム側の信号に基づいてインピーダンス制御を行い、一方、自アームは自アーム側の信号に基づいてインピーダンス制御を行うように、上下アームで独立している。例えば、図４に示す構成では上下アームが独立していないので、上下アーム間で信号のやり取りをするための絶縁素子を必要とする。一方、図１１に示す構成では上下アームで独立しているのでそのような絶縁素子を必要とせず、コスト低減を図ることができる。

【0085】

（第５の実施形態）
図１２は、第５の実施形態に係る単相回路の構成を示す図である。第５実施形態では、第１実施形態において、上下アームのスイッチング素子を、並列接続された複数のスイッチング素子で構成するようにした。図１２に示す例では、上アーム側には並列接続されたスイッチング素子７０Ａ１，７０Ａ２が設けられ、下アーム側には並列接続されたスイッチング素子７０Ｂ１，７０Ｂ２が設けられている。

【0086】

スイッチング素子７０Ａ１のゲート端子には、インピーダンスＺ1aを有する電子部品（例えば、抵抗、インダクタ）９１ａが接続される。また、スイッチング素子７０Ａ２のゲート端子には、インピーダンスＺ1bを有する電子部品９１ｂが接続される。電子部品９１ａ，９１ｂの他端はゲートドライバＩＣ６００ａと接続される。インピーダンスＺ1a，Ｚ1bは、リカバリ期間中のスイッチング素子７０Ａ１，７０Ａ２のリカバリサージが同程度の値（例えば、差が５０Ｖ以内）になるように設定する。

【0087】

同様に、スイッチング素子７０Ｂ１のゲート端子には、インピーダンスＺ2aを有する電子部品９２ａが接続される。また、スイッチング素子７０Ｂ２のゲート端子には、インピーダンスＺ2bを有する電子部品９２ｂが接続される。電子部品９２ａ，９２ｂの他端はゲートドライバＩＣ６００ｂと接続される。インピーダンスＺ2a，Ｚ2bは、リカバリ期間中のスイッチング素子７０Ｂ１，７０Ｂ２のリカバリサージが同程度の値（例えば、差が５０Ｖ以内）になるように設定する。

【0088】

このように、複数のスイッチング素子を並列接続した構成においても、第１実施形態の場合と同様のゲート駆動装置６０Ａ，６０Ｂを備え、図５の波形（Ｄ）に示すようなインピーダンス制御を行うことにより、上述した第１実施形態と同様の効果を奏することができる。なお、第２実施形態から第４実施形態までの構成に対して、図１２の場合と同様に複数のスイッチング素子を並列接続した構成を適用しても良い。

【0089】

なお、図１２では２並列の場合を示したが、３以上のスイッチング素子を並列接続した構成にも適用できる。その場合も、各スイッチング素子におけるリカバリサージが同程度の値となるようにインピーダンスが設定された電子部品を、各スイッチング素子のゲート端子に接続するように構成する。

【0090】

以上説明した本発明の実施形態および変形例によれば、以下の作用効果を奏する。

【0091】

（Ｃ１）図４，５等に示すように、上下アームのスイッチング素子（半導体素子）７０Ａを駆動するゲート駆動装置６０Ａ，６０Ｂであって、上下アームのゲート放電経路のインピーダンスを個別に制御するインピーダンス調整部としてのターンオン検知部６０１，ターンオフ検知部６２１，ロジック回路６０２およびインピーダンス調整回路Ｚ，を備え、ロジック回路６０２は、上下アームのうちの対アーム（一方のアーム）のオン切替期間における自アーム（他方のアーム）のゲート放電経路の第１インピーダンス（ＨＩＧＨ）を、一方のアームのオフ切替期間における他方のアームのゲート放電経路の第２インピーダンス（ＬＯＷ）よりも高く設定する。

【0092】

そのように第１インピーダンスを設定することにより、対アームターンオン時に自アームのゲートインピーダンスをＨＩＧＨに上昇させることで、自アームのゲートのキャリアを引き抜く速度を遅くすることでセルフターンオンに誘導する。その結果、自アームのリカバリサージを抑制しつつ対アームターンオンスピードを向上させることができ、対アーム側および自アーム側の両方を合わせた合計のスイッチング損失を低減することができる。

【0093】

（Ｃ２）上記（Ｃ１）において、図５に示すように、インピーダンス調整部のロジック回路６０２は、対アーム（一方のアーム）のターンオン完了（時刻ｔ４）からターンオフ開始（時刻ｔ５）までの間に、自アーム（他方のアーム）のゲート放電経路のインピーダンスをＨＩＧＨ（第１インピーダンス）からＬＯＷ（第２インピーダンス）に変更する。ターンオフ期間（オフ切替期間）は自アームのゲート放電経路のインピーダンスがＬＯＷに設定されるので、ゲートの酸化膜へのダメージを防止でき、ゲートの信頼性低下を防止することができる。

【0094】

（Ｃ３）上記（Ｃ１）において、図４等に示すように、インピーダンス調整部は、スイッチング素子７０Ａ，７０Ｂのゲートとソースの間のインピーダンスをＬＯＷ（第２インピーダンス）に保持するミラークランプ回路を含む。比較例である図３の構成において、ターンオフ検知部６２１、ロジック回路６２２およびインピーダンス調整回路Ｚは、ミラークランプ回路を構成している。図５に示す第１実施形態におけるインピーダンス調整部は、このミラークランプ回路を利用して構成されているので、回路の簡素化を図ることができる。もちろん、ミラークランプ回路を使わずに上記インピーダンス調整部の機能を有する回路を構成しても構わない。

【0095】

（Ｃ４）上記（Ｃ１）において、図５等に示すように、第１インピーダンス（ＨＩＧＨ）は、対アーム（一方のアーム）のターンオンによって自アーム（他方のアーム）のスイッチング素子７０Ｂがセルフターンオンする値ＨＩＧＨに設定される。このように、自アームスイッチング素子７０Ｂにセルフターンオンが発生することにより、自アームのリカバリサージを低減することができる。

【0096】

（Ｃ５）上記（Ｃ１）において、図４，５，１０等に示すように、インピーダンス調整部のロジック回路６０２は、対アーム（一方のアーム）のゲート情報に基づいて、自アーム（他方のアーム）のゲート放電経路のインピーダンスをＨＩＧＨおよびＬＯＷに制御する。ゲート情報の例としては、図４に示す構成の場合には、対アームのＰＷＭ制御指令Ｐ１およびターンオン検知部６０１からの信号で図１０に示す構成の場合には、対アームのＰＷＭ制御指令Ｐ１である。このように自アームのゲートインピーダンス調整タイミングを対アームのゲート情報から判断することで、回路の簡素化を図ることができる。

【0097】

（Ｃ６）上記（Ｃ１）において、図５，１１等に示すように、インピーダンス調整部は、自アーム（他方のアーム）の主電圧Ｖds2（主電圧情報）を検知する主電圧検知部６０３と、自アームの主電流Ｉds2（主電流情報）を検知する主電流検知部６０４との少なくとも一方を備え、インピーダンス調整部のロジック回路６０２Ｅは、主電圧Ｖds2および主電流Ｉds2の少なくとも一方に基づいて、自アームのゲート放電経路のインピーダンスをＨＩＧＨ（第１インピーダンス）およびＬＯＷ（第２インピーダンス）に制御する。

【0098】

図１１に示す構成において、対アーム（上アーム）側と自アーム（下アーム）側とではグランド電位が異なる。上述のように、対アームは対アーム側の信号に基づき、また、自アームは自アーム側の信号に基づいてインピーダンス制御を行うことにより、上下アーム間で信号のやり取りをする場合に必要な絶縁素子を省略した構成とすることができ、コスト低減を図ることができる。

【0099】

（Ｃ７）上記（Ｃ１）において、図８Ａ等に示すように、インピーダンス調整部はインピーダンス調整用素子としてキャパシタ８１（容量素子）を含む。ゲートインピーダンスを調整する場合には、一般的に抵抗（０Ωのシャント抵抗、ジャンパも含む）で構成されるが、上述のように容量素子（容量Ｃ）で調整することも可能である。インピーダンスは１/Ｃに比例するため、容量Ｃが大きいほどインピーダンスが低くなる。それにより、リカバリサージを抑え込むことができる。

【0100】

（Ｃ８）上記（Ｃ１）において、図８Ｃ，８Ｄ等に示すように、インピーダンス調整部はインピーダンス調整用素子としてダイオード８３を含む。ダイオード８３を設けることにより、ゲートに向かってのインピーダンスが低減され、ゲート負スパイクを低減することができる。

【0101】

（Ｃ９）上記（Ｃ１）において、図１２等に示すように、上アームは並列接続された複数のスイッチング素子７０Ａ１，７０Ａ２で構成され、下アームは並列接続された複数のスイッチング素子７０Ｂ１，７０Ｂ２で構成される。自アーム（他方のアーム）の複数のスイッチング素子７０Ｂ１，７０Ｂ２のゲート配線に設けられる各電子部品９２ａ，９２ｂのインピーダンス（ゲートインピーダンス）は、対アーム（一方のアーム）のターンオン時におけるスイッチング素子７０Ｂ１，７０Ｂ２のリカバリサージが均等になるように設定される。

【0102】

図１２のように並列接続されたスイッチング素子７０Ｂ１，７０Ｂ２のゲートインピーダンスを同じ値に調整した場合、異なるリカバリサージが発生する場合がある。その場合、リカバリサージの大きいほうのスイッチング素子が早期故障する可能性がある。そこで、スイッチング素子７０Ｂ１，７０Ｂ２のゲート配線にインピーダンス調整用の電子部品９２ａ，９２ｂを設け、発生するリカバリサージが均等になるように電子部品９２ａ，９２ｂのインピーダンスを設定する。それにより、スイッチング素子７０Ｂ１，７０Ｂ２のいずれか一方が早期故障するという不都合の発生を防止することができる。

【0103】

以上説明した各実施形態や各種変形例はあくまで一例であり、発明の特徴が損なわれない限り、本発明はこれらの内容に限定されるものではない。また、上記では種々の実施形態や変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

【符号の説明】

【0104】

１０…蓄電装置、２０…電力変換装置、３０…電動モータ、４０…制御回路、６０Ａ，６０Ｂ，６１Ａ，６１Ｂ，６２Ａ，６２Ｂ…ゲート駆動装置、７０Ａ，７０Ｂ…スイッチング素子、６００ａ，６００ｂ，６１０（６１０ａ，６１０ｂ），６２０ａ，６２０ｂ…ゲートドライバＩＣ、６０１…ターンオン検知部、６０２，６０２Ａ，６０２Ｂ，６０２Ｃ，６０２Ｄ，６２２…ロジック回路、６０３…主電圧検知部、６０４…主電流検知部、６２１…ターンオフ検知部、Ｐ１，Ｐ２…ＰＷＭ制御指令、Ｚ…インピーダンス調整回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図8C】

【図8D】

【図8E】

【図9】

【図10】

【図11】

【図12】