特開 2025-104274 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025104274

(43)【公開日】2025-07-09

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250702BHJP

【ＦＩ】

H01G4/30 201N

H01G4/30 201M

H01G4/30 201Z

H01G4/30 511

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2024205749

(22)【出願日】2024-11-26

(31)【優先権主張番号】10-2023-0193108

(32)【優先日】2023-12-27

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】キム、ヨウン エウン

(72)【発明者】

【氏名】チョイ、ジャエ イェオル

(72)【発明者】

【氏名】アン、ヨウン ギュ

(72)【発明者】

【氏名】チョ、ジョーン イェオブ

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AD03

5E001AH01

5E001AJ03

5E082AA01

5E082AB03

5E082BC32

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG26

5E082GG28

5E082PP09

(57)【要約】

【課題】信頼性に優れ、内部電極と外部電極との間の接触性が向上し、等価直列抵抗（ＥＳＲ）の低く、小型でありながら容量に優れた積層型電子部品を提供する。
【解決手段】本発明の一実施形態に係る積層型電子部品は、誘電体層及び上記誘電体層と第１方向に交互に配置される内部電極を含む容量形成部、上記容量形成部の第１方向の両面に配置されるカバー部、及び上記容量形成部及びカバー部の第３方向の両面に配置されるサイドマージン部を含む本体と、第３及び第４面に配置される外部電極と、を含み、上記本体の第１及び第３方向の断面で、１つ以上のエッジ領域には、上記本体の外表面に対する接線の傾きが反対になる地点であるＩＰが１つ以上配置され、上記本体の第１方向の最大厚さをＴ、上記本体の第２方向の最大長さをＬ、上記本体の第３方向の最大幅をＷとするとき、Ｗ＜Ｔ＜Ｌを満たすことができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１方向に向かい合う第１及び第２面、前記第１及び第２面と連結され、第２方向に向かい合う第３及び第４面、前記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含み、
誘電体層、及び前記誘電体層と第１方向に交互に配置される内部電極を含む容量形成部、前記容量形成部の第１方向の両面に配置されるカバー部、及び前記容量形成部及びカバー部の第３方向の両面に配置されるサイドマージン部を含む本体と、
前記第３及び第４面に配置される外部電極と、を含み、
前記本体の第１及び第３方向の断面で、１つ以上のエッジ領域には、前記本体の外表面に対する接線の傾きが反対になる地点であるＩＰが１つ以上配置され、
前記本体の第１方向の最大厚さをＴ、前記本体の第２方向の最大長さをＬ、前記本体の第３方向の最大幅をＷとするとき、Ｗ＜Ｔ＜Ｌを満たす、積層型電子部品。

【請求項2】

前記エッジ領域は湾曲した形状を含む、請求項１に記載の積層型電子部品。

【請求項3】

前記第１方向の最上部に配置された内部電極の第３方向の一端から前記第１方向の上部に直線を引いたときに、前記本体の外表面と接する地点をＰ１、前記第１方向の最上部に配置された内部電極の前記第３方向の一端から前記第３方向に直線を引いたときに、前記本体の外表面と接する地点をＰ２とするとき、
前記Ｐ１とＰ２との間に前記ＩＰが配置される、請求項１に記載の積層型電子部品。

【請求項4】

前記Ｐ１とＰ２との間に前記ＩＰが１つのみ配置される、請求項３に記載の積層型電子部品。

【請求項5】

前記Ｐ１とＰ２との間に前記ＩＰが２つ以上配置される、請求項３に記載の積層型電子部品。

【請求項6】

前記エッジ領域のうち少なくとも一つのエッジ領域に前記ＩＰが２つ以上配置される、請求項１に記載の積層型電子部品。

【請求項7】

前記第１方向の最上部に配置された内部電極の第３方向の一端から前記第１方向の上部に直線を引いたときに、前記本体の外表面と接する地点をＰ１、前記第１方向の最上部に配置された内部電極の前記第３方向の一端から前記第３方向に直線を引いたときに、前記本体の外表面と接する地点をＰ２とするとき、
前記Ｐ１で第３方向に前記サイドマージン部の平均幅の半分以内の領域をＲ１、前記Ｐ２で第１方向に前記カバー部の平均厚さの半分以内の領域をＲ２とするとき、
前記Ｒ１に配置されるＩＰであるＩＰ１、前記Ｒ２に配置されるＩＰであるＩＰ２を含む、請求項１に記載の積層型電子部品。

【請求項8】

前記ＩＰ１は前記容量形成部と第１方向に重なるように配置され、前記ＩＰ２は前記容量形成部と第３方向に重なるように配置される、請求項７に記載の積層型電子部品。

【請求項9】

前記ＩＰ１は前記容量形成部と第１方向に重ならないように配置され、前記ＩＰ２は前記容量形成部と第３方向に重ならないように配置される、請求項７に記載の積層型電子部品。

【請求項10】

前記Ｒ１及びＲ２には、それぞれ前記ＩＰが１つずつのみ配置される、請求項７に記載の積層型電子部品。

【請求項11】

前記Ｔ及びＷは、１．１＜Ｔ／Ｗ＜１．８を満たす、請求項１に記載の積層型電子部品。

【請求項12】

前記Ｌは０．６９ｍｍ以下であり、前記Ｗは０．３９ｍｍ以下である、請求項１に記載の積層型電子部品。

【請求項13】

前記Ｔは０．５５ｍｍ以下である、請求項１２に記載の積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。

【0003】

積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができ、コンピュータ、モバイル機器などの各種電子機器が小型化、高出力化されながら積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。

【0004】

一般的に、ＭＬＣＣは幅と厚さが同じ構造を有している。高容量を達成するためには、誘電体層及び内部電極の薄層化による積層数の増加が必要である。しかしながら、誘電体層及び内部電極の薄層化は、技術的限界によりチップの幅と厚さが同一である構造では、高い積層数を実現することが容易ではない。そこで、チップの厚さを厚くして高い積層数を実現するＨＰＣＣ（Ｈｉｇｈ－Ｐｒｏｆｉｌｅ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）製品が開発された。

【0005】

ＨＰＣＣは、幅Ｗに対して厚さＴが厚い構造を有しており、幅と厚さが同じ構造を有する一般的なＭＬＣＣに対して積層数を増加させることができ、高容量を容易に達成することができる。

【0006】

このようなＨＰＣＣは、一般的なＭＬＣＣに対して積層数が増加するため、内部電極と外部電極との間の接触性が信頼性に重要な影響を及ぼす要素の一つである。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の様々な目的の一つは、信頼性に優れた積層型電子部品を提供することである。

【0008】

本発明の様々な目的の一つは、内部電極と外部電極との間の接触性が向上した積層型電子部品を提供することである。

【0009】

本発明の様々な目的の一つは、等価直列抵抗（ＥＳＲ）の低い積層型電子部品を提供することである。

【0010】

本発明の様々な目的の一つは、小型でありながら容量に優れた積層型電子部品を提供することである。

【0011】

但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0012】

本発明の一実施形態に係る積層型電子部品は、第１方向に向かい合う第１及び第２面、上記第１及び第２面と連結され、第２方向に向かい合う第３及び第４面、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含み、誘電体層及び上記誘電体層と第１方向に交互に配置される内部電極を含む容量形成部、上記容量形成部の第１方向の両面に配置されるカバー部、及び上記容量形成部及びカバー部の第３方向の両面に配置されるサイドマージン部を含む本体と、上記第３及び第４面に配置される外部電極と、を含み、上記本体の第１及び第３方向の断面において、１つ以上のエッジ領域には、上記本体の外表面に対する接線の傾きが反対になる地点であるＩＰが１つ以上配置され、上記本体の第１方向の最大厚さをＴ、上記本体の第２方向の最大長さをＬ、上記本体の第３方向の最大幅をＷとするとき、Ｗ＜Ｔ＜Ｌを満たすことができる。

【発明の効果】

【0013】

本発明の様々な効果の一効果として、積層型電子部品の信頼性を向上させることができる。

【0014】

本発明の様々な効果の一効果として、内部電極と外部電極との間の接触性を向上させることができる。

【0015】

本発明の様々な効果の一効果として、等価直列抵抗（ＥＳＲ）の低い積層型電子部品を提供することができる。

【0016】

本発明の様々な効果の一効果として、小型でありながら容量に優れた積層型電子部品を提供することができる。

【0017】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。

【図面の簡単な説明】

【0018】

【図1】本発明の一実施形態に係る積層型電子部品の斜視図を概略的に示したものである。

【図2】本発明の一実施形態に係る本体の斜視図を概略的に示したものである。

【図3】図２の本体においてサイドマージン部を除いて示したものである。

【図4】図１のＩ－Ｉ'線に沿った断面図を概略的に示したものである。

【図5】図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものである。

【図6】図５のＫ１領域を拡大した図面である。

【図7】他の一実施形態に係る図６に対応する図面である。

【図8】さらに他の一実施形態に係る図６に対応する図面である。

【図9】図１の積層型電子部品が実装された基板を示したものである。

【発明を実施するための形態】

【0019】

以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。

【0020】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0021】

図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。

【0022】

積層型電子部品
図１は、本発明の一実施形態に係る積層型電子部品の斜視図を概略的に示したものであり、図２は、本発明の一実施形態に係る本体の斜視図を概略的に示したものであり、図３は、図２の本体においてサイドマージン部を除いて示したものであり、図４は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図５は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図６は、図５のＫ１領域を拡大した図面である。

【0023】

以下、図１～図６を参照して、本発明の一実施形態に係る積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として、積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明がこれに限定されるものではなく、セラミック材料を用いる多様な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。

【0024】

本発明の一実施形態に係る積層型電子部品１００は、第１方向に向かい合う第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に向かい合う第３及び第４面３、４、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面５、６を含み、誘電体層１１１及び上記誘電体層と第１方向に交互に配置される内部電極１２１、１２２を含む容量形成部Ａｃ、上記容量形成部の第１方向の両面に配置されるカバー部１１２、１１３、及び上記容量形成部及びカバー部の第３方向の両面に配置されるサイドマージン部１１４、１１５を含む本体１１０と、上記第３及び第４面に配置される外部電極１３１、１３２と、を含み、上記本体の第１及び第３方向の断面において、１つ以上のエッジ領域には、上記本体の外表面に対する接線の傾きが反対になる地点であるＩＰが１つ以上配置され、上記本体の第１方向の最大厚さをＴ、上記本体の第２方向の最大長さをＬ、上記本体の第３方向の最大幅をＷとするとき、Ｗ＜Ｔ＜Ｌを満たすことができる。

【0025】

本発明の一実施形態によると、本体１１０の１つ以上のエッジ領域には、上記本体の外表面に対する接線の傾きが反対になる地点であるＩＰが１つ以上配置され、上記本体の第１方向の最大厚さをＴ、上記本体の第２方向の最大長さをＬ、上記本体の第３方向の最大幅をＷとするとき、Ｗ＜Ｔ＜Ｌを満たすことにより、内部電極と外部電極との間の接触性を改善することができ、高容量を確保することができる。

【0026】

以下、本発明の一実施形態に係る積層型電子部品１００に含まれる各構成について説明する。

【0027】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。

【0028】

本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体状またはこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではないことができる。

【0029】

本体１１０は、第１方向に向かい合う第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に向かい合う第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に向かい合う第５及び第６面５、６を有することができる。

【0030】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。誘電体層の積層数は特に制限する必要はなく、積層型電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。

【0031】

誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、上記スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、上記セラミックグリーンシートを焼成することで形成することができる。セラミック粉末は、十分な静電容量を得ることができる限り、特に制限されないが、例えば、セラミック粉末としてチタン酸バリウム（ＢａＴｉＯ_３）系粉末、ＣａＺｒＯ_３基盤の常誘電性粉末などを用いることができる。より具体的な例を挙げると、チタン酸バリウム（ＢａＴｉＯ_３）系粉末は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上であることができ、ＣａＺｒＯ_３基盤の常誘電性粉末は、（Ｃａ_１－ｘＳｒ_ｘ）（Ｚｒ_１－ｙＴｉ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）であることができる。

【0032】

したがって、誘電体層１１１は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）、Ｂａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）及び（Ｃａ_１－ｘＳｒ_ｘ）（Ｚｒ_１－ｙＴｉ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）のうち一つ以上を含むことができる。

【0033】

本体１１０は本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３を含むことができる。

【0034】

また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。

【0035】

カバー部１１２、１１３は、容量形成部Ａｃの第１方向の両面に配置されることができる。

【0036】

カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される第１カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される第２カバー部１１３を含むことができる。第１カバー部１１２を上部カバー部、第２カバー部１１３を下部カバー部と称することができる。

【0037】

第１カバー部１１２及び第２カバー部１１３は、単一誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0038】

第１カバー部１１２及び第２カバー部１１３は、内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。

【0039】

すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0040】

一方、カバー部１１２、１１３の厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｃは２０μｍ以下であることができる。また、積層型電子部品１００のサイズが０４０２（長さ：０．４ｍｍ、幅：０．２ｍｍ）の場合には、カバー部１１２、１１３の厚さｔｃは１８μｍ以下であることができる。

【0041】

カバー部１１２、１１３の平均厚さｔｃは、第１方向の大きさを意味することができ、容量形成部Ａｃの上部または下部で等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向の大きさを平均した値であることができる。

【0042】

サイドマージン部１１４、１１５は、容量形成部Ａｃ及びカバー部１１２、１１３の第３方向の両面に配置されることができる。

【0043】

サイドマージン部１１４、１１５は、容量形成部Ａｃ及びカバー部１１２、１１３の第３方向の一面に配置される第１サイドマージン部１１４と、第３方向の他面に配置される第２サイドマージン部１１５を含むことができる。

【0044】

セラミックグリーンシートと内部電極パターンが印刷されたセラミックグリーンシートを積層して、焼結工程後の容量形成部Ａｃ及びカバー部１１２、１１３となる積層体を形成した後、上記積層体の第３方向の両面にセラミックグリーンシートを第３方向に１つ以上積層してサイドマージン部１１４、１１５を形成することができる。

【0045】

サイドマージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0046】

一方、サイドマージン部１１４、１１５の幅は特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、サイドマージン部１１４、１１５の平均幅Ｗｍは１７μｍ以下であることができる。

【0047】

サイドマージン部１１４、１１５の平均幅Ｗｍは、内部電極１２１、１２２が第５面と離隔した領域の第３方向の平均大きさ及び内部電極１２１、１２２が第６面と離隔した領域の第３方向の平均大きさを意味することができ、容量形成部Ａｃの側面で第１方向に等間隔を有する５個の地点で測定したマージン部１１４、１１５の第３方向の大きさを平均した値であることができる。

【0048】

したがって、一実施形態において、内部電極１２１、１２２が第５及び第６面と離隔した領域の第３方向の平均大きさは、それぞれ１７μｍ以下であることができる。

【0049】

内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

【0050】

第１内部電極１２１は第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。本体の第３面３には第１外部電極１３１が配置されて、第１内部電極１２１と連結され、本体の第４面４には第２外部電極１３２が配置されて、第２内部電極１２２と連結されることができる。

【0051】

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されずに第２外部電極１３２と連結される。したがって、第１内部電極１２１は第４面４で一定距離離隔して形成され、第２内部電極１２２は第３面３で一定距離離隔して形成されることができる。

【0052】

また、第１及び第２内部電極１２１、１２２は、本体１１０の第５及び第６面と離隔して配置されることができる。第１及び第２内部電極１２１、１２２の第３方向の両端はサイドマージン部１１４、１１５と接触することができる。

【0053】

内部電極１２１、１２２に含まれる導電性金属は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ｉｎ、Ｓｎ、Ａｌ、Ｔｉ及びこれらの合金のうち一つ以上であることができるが、本発明がこれに限定されるものではない。

【0054】

誘電体層１１１の平均厚さｔｄは、特に限定する必要はないが、例えば０．１μｍ～１０μｍであることができる。内部電極１２１、１２２の平均厚さｔｅは、特に限定する必要はないが、例えば０．０５μｍ～３．０μｍであることができる。また、誘電体層１１１の平均厚さｔｄと内部電極１２１、１２２の平均厚さｔｅは、所望の特性や用途に応じて任意に設定することができる。例えば、小型化及び高容量化を達成するために、小型ＩＴ用電子部品の場合、誘電体層１１１の平均厚さｔｄは０．４５μｍ以下であることができ、内部電極１２１、１２２の平均厚さｔｅは０．４５μｍ以下であることができる。

【0055】

誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅは、それぞれ誘電体層１１１及び内部電極１２１、１２２の第１方向の大きさを意味する。誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的には、誘電体層１１１の平均厚さｔｄは、一つの誘電体層１１１の多数の地点、例えば第２方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。また、内部電極１２１、１２２の平均厚さｔｅは、一つの内部電極１２１、１２２の多数の地点、例えば第２方向に等間隔の３０個の地点で、その厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、容量形成部Ａｃで指定されることができる。一方、このような平均値測定をそれぞれ１０個の誘電体層１１１及び１０個の内部電極１２１、１２２について行った後、平均値を測定すると、誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅをさらに一般化することができる。

【0056】

外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。

【0057】

外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置されて、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。

【0058】

図１を参照すると、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向の両端面を覆うように配置されることができる。

【0059】

本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0060】

一方、外部電極１３１、１３２は、金属などのように電気導電性を有するものであれば、どのような物質を用いても形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。

【0061】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層及び上記電極層上に形成されためっき層を含むことができる。

【0062】

上記電極層に対するより具体的な例を挙げると、上記電極層は、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。

【0063】

また、上記電極層は、本体上に焼成電極及び樹脂系電極が順次形成された形態であることができる。また、上記電極層は、本体上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであることができる。

【0064】

上記電極層に含まれる導電性金属として、電気導電性に優れた材料を用いることができるが、特に限定されない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びそれらの合金のうち一つ以上であることができる。

【0065】

上記めっき層は実装特性を向上させる役割を果たす。上記めっき層の種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であることができ、複数の層で形成されることができる。

【0066】

上記めっき層に対するより具体的な例を挙げると、上記めっき層は、Ｎｉめっき層またはＳｎめっき層であることができ、上記電極層上にＮｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次形成された形態であることができる。また、上記めっき層は、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0067】

本体１１０の第１及び第３方向の断面において、１つ以上のエッジ領域には、上記本体の外表面に対する接線の傾きが反対になる地点であるＩＰが１つ以上配置されることができる。これにより、外部電極１３１、１３２の本体に対する接合性を向上させ、内部電極１２１、１２２と外部電極１３１、１３２との間の接触性を向上させることができる。内部電極１２１、１２２と外部電極１３１、１３２との間の接触性が向上するにつれて、等価直列抵抗（ＥＳＲ）を下げることができる。

【0068】

一方、本体１１０の第１及び第３方向の断面の４つのエッジ領域のうち、１つのエッジ領域について説明するが、上記４つのエッジ領域は対称関係として、上記４つのエッジ領域のうち少なくともいずれか１つのエッジ領域にＩＰが配置される場合を含む。

【0069】

一実施形態において、上記エッジ領域は、図５に示したように湾曲した形状を含むことができる。

【0070】

図５のＫ１領域を拡大した図６を参照すると、一実施形態において、第１方向の最上部に配置された内部電極の第３方向の一端から上記第１方向の上部に直線Ｌ１を引いたときに、上記本体の外表面と接する地点をＰ１、上記第１方向の最上部に配置された内部電極の上記第３方向の一端から上記第３方向に直線Ｌ２を引いたときに、上記本体の外表面と接する地点をＰ２とするとき、上記Ｐ１とＰ２との間に上記ＩＰが配置されることができる。

【0071】

一実施形態において、図６に示したように、上記Ｐ１とＰ２との間に上記ＩＰが１つのみ配置されることができる。但し、これに限定されず、上記Ｐ１とＰ２との間に上記ＩＰが２つ以上配置されることもできる。

【0072】

一方、エッジ領域のうち少なくとも１つのエッジ領域に２つ以上のＩＰが配置されることができる。

【0073】

他の一実施形態に係る図６に対応する図面である図７を参照すると、上記第１方向の最上部に配置された内部電極の第３方向の一端から上記第１方向の上部に直線Ｌ１を引いたとき、上記本体の外表面と接する地点をＰ１、上記第１方向の最上部に配置された内部電極の上記第３方向の一端から上記第３方向に直線Ｌ２を引いたとき、上記本体の外表面と接する地点をＰ２とするとき、上記Ｐ１で第３方向に上記サイドマージン部の平均幅Ｗｍの半分（Ｗｍ／２）以内の領域をＲ１、上記Ｐ２で第１方向に上記カバー部の平均厚さｔｃの半分（ｔｃ／２）以内の領域をＲ２とするとき、上記Ｒ１に配置されるＩＰであるＩＰ１、上記Ｒ２に配置されるＩＰであるＩＰ２を含むことができる。すなわち、Ｒ１はＰ１で第３方向の一側にＷｍ／２だけ離隔した地点とＰ１で第３方向の他側にＷｍ／２だけ離隔した地点との間の領域を意味することができ、Ｒ１の第３方向の大きさはサイドマージン部の第３方向の大きさＷｍと同じであることができる。同様に、Ｒ２はＰ２で第１方向の一側にｔｃ／２だけ離隔した地点とＰ２で第１方向の他側にｔｃ／２だけ離隔した地点との間の領域を意味することができ、Ｒ２の第１方向の大きさはカバー部の第１方向の大きさｔｃと同じであることができる。

【0074】

Ｒ１及びＲ２にそれぞれ１つ以上のＩＰが配置されることによって、外部電極１３１、１３２の本体に対する接合性をより向上させ、内部電極１２１、１２２と外部電極１３１、１３２との間の接触性をより向上させることができる。

【0075】

図７と同様に、ＩＰ１は容量形成部Ａｃと第１方向に重なるように配置され、ＩＰ２は容量形成部Ａｃと第３方向に重なるように配置されることができる。

【0076】

但し、これに制限されず、さらに他の一実施形態に係る図６に対応する図面である図８に示したように、ＩＰ１（ＩＰ１'）は容量形成部Ａｃと第１方向に重ならないように配置され、ＩＰ２（ＩＰ２'）は容量形成部Ａｃと第３方向に重ならないように配置されることができる。

【0077】

また、一実施形態において、ＩＰ１は容量形成部Ａｃと第１方向に重なるように配置され、ＩＰ２は容量形成部Ａｃと第３方向に重ならないように配置されることもできる。

【0078】

また、一実施形態において、ＩＰ１は容量形成部Ａｃと第１方向に重ならないように配置され、ＩＰ２は容量形成部Ａｃと第３方向に重なるように配置されることもできる。

【0079】

一実施形態において、上記Ｒ１及びＲ２には、それぞれ上記ＩＰが１つずつ配置されることができる。

【0080】

一方、エッジ領域にＩＰを形成するための方法は、特に限定する必要はない。好ましい一例として、カバー部とサイドマージン部を収縮率を制御して、エッジ領域に形成されるＩＰ位置及び個数を制御することができる。カバー部とサイドマージン部を収縮率を制御する方法で、焼結工程の焼結温度、焼結時間などを制御することができ、カバー部形成用セラミックグリーンシート及びサイドマージン部用セラミックグリーンシートの組成を制御することができる。

【0081】

図２を参照すると、本体１１０の第１方向の最大厚さをＴ、本体１１０の第２方向の最大長さをＬ、本体１１０の第３方向の最大幅をＷとするとき、Ｗ＜Ｔ＜Ｌを満たすことができる。Ｗ＜Ｔを満たすことによって積層数を増加させて高容量を容易に確保することができる。

【0082】

図１の積層型電子部品が実装された基板を示した図９を参照すると、基板２０１上に配置された一対の電極パッド２１０、２２０にソルダー２３０を介して外部電極１３１、１３２を接合させて積層型電子部品を基板に実装することができる。Ｗ及びＬよりは、Ｔに対する制約が少ないため、積層数を増加させてＴを増加させても大きな制約なしに高容量を容易に確保することができる。

【0083】

一実施形態において、上記Ｔ及びＷは１．１＜Ｔ／Ｗ＜１．８を満たすことができる。１．１＜Ｔ／Ｗを満たすことによって高容量をより容易に確保することができ、Ｔ／Ｗ＜１．８を満たすことによって基板に実装信頼性を安定的に確保することができる。

【0084】

Ｔ／Ｗが１．１以下の場合には、ＨＰＣＣ形態に係る高容量の確保効果が不十分であることができ、Ｔ／Ｗが１．８以上の場合には、本体の幅に対して厚さが厚すぎるため、積層型電子部品を基板に実装する際に傾きなどの問題点が発生するおそれがある。

【0085】

積層型電子部品１００のサイズは特に限定する必要はない。

【0086】

但し、本発明に係る外部電極１３１、１３２の本体に対する接合性向上及び内部電極１２１、１２２と外部電極１３１、１３２との間の接触性向上効果は、積層型電子部品１００のサイズが小さいほど顕著になることができる。

【0087】

特に、積層型電子部品１００のサイズが０６０３（長さ：０．６ｍｍ、幅：０．３ｍｍ）以下である場合に、本発明による効果がより顕著になることができる。製造誤差等を考慮したときに、本体１１０の第２方向の最大長さＬが０．６９ｍｍ以下であり、本体１１０の第３方向の最大幅Ｗが０．３９ｍｍ以下である場合に、本発明による効果がより顕著になることができる。このとき、本体１１０の第１方向の最大厚さＴは０．５５ｍｍ以下であることができる。

【0088】

より具体的な例を挙げると、積層型電子部品１００が０６０３サイズのときに、本体１１０の第２方向の最大長さＬが０．５１～０．６９ｍｍであり、本体１１０の第３方向の最大幅Ｗが０．２１～０．３９ｍｍの場合に、本発明による効果がより顕著になることができる。このとき、本体１１０の第１方向の最大厚さＴは、０．４５～０．５５ｍｍであることができる。

【0089】

ここで、本体１１０の第２方向の最大長さＬは、本体１１０の第２方向の最大大きさを意味し、本体１１０の第３方向の最大幅Ｗは、本体１１０の第３方向の最大大きさを意味し、本体１１０の第１方向の最大厚さＴは、本体１１０の第１方向の最大大きさを意味することができる。

【0090】

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【0091】

また、本開示において用いられた「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施形態は、他の一実施形態の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施形態において説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対または矛盾する説明がない限り、他の一実施形態に関連する説明として理解することができる。

【0092】

本開示で用いられた用語は、単に一実施形態を説明するために用いられたものであり、本開示を限定する意図ではない。このとき、単数の表現は、文脈上明らかに異なるものを意味しない限り、複数の表現を含む。

【符号の説明】

【0093】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ サイドマージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】