特開 2025-104289 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025104289

(43)【公開日】2025-07-09

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250702BHJP

   H01C 7/18 20060101ALI20250702BHJP

【ＦＩ】

H01G4/30 201K

H01G4/30 512

H01C7/18

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2024216447

(22)【出願日】2024-12-11

(31)【優先権主張番号】10-2023-0192889

(32)【優先日】2023-12-27

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】キム、ユン

(72)【発明者】

【氏名】チョ、ジョーン イェオブ

(72)【発明者】

【氏名】アン、ヨウン ギュ

(72)【発明者】

【氏名】チョイ、ジェア イェオル

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AD02

5E001AD03

5E001AE02

5E001AE03

5E001AF06

5E082AA01

5E082AB03

5E082BC19

5E082BC36

5E082EE04

5E082FF05

5E082FG04

5E082FG26

5E082GG10

5E082PP09

(57)【要約】      （修正有）

【課題】信頼性に優れ、実装信頼性が向上し、本体の割れが抑制された積層型電子部品を提供する。
【解決手段】積層型電子部品は、本体の角がラウンド形状を有し、上部カバー部１１２に位置した角の曲率半径Ｒｕが下部カバー部に位置した角の曲率半径よりも大きい。そして上部カバー部に含まれた誘電体結晶粒の平均大きさが下部カバー部に含まれた誘電体結晶粒の平均大きさより大きい。
【選択図】図４

【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層を挟んで、第１方向に交互に配置される第１及び第２内部電極を含む容量形成部、前記容量形成部の第１方向の上部に配置される第１カバー部、及び前記容量形成部の第１方向の下部に配置される第２カバー部を含み、
前記第１方向に向かい合う第１及び第２面、前記第１及び第２面と連結され、第２方向に向かい合う第３及び第４面、前記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含む本体と、
前記本体に配置されて前記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極と、を含み、
前記本体の第１及び第２方向の断面で前記本体の角はラウンド形状を有し、前記第１カバー部に位置した角の曲率半径をＲｕ、前記第２カバー部に位置した角の曲率半径をＲｄとするとき、Ｒｄ＜Ｒｕを満たし、
前記第１カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ１、前記第２カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ２とするとき、Ｇｓ２＜Ｇｓ１を満たす、積層型電子部品。

【請求項2】

前記Ｒｕ及びＲｄは、０．７０＜Ｒｄ／Ｒｕ＜１．００を満たす、請求項１に記載の積層型電子部品。

【請求項3】

前記Ｇｓ１及びＧｓ２は、０．７０＜Ｇｓ２／Ｇｓ１＜１．００を満たす、請求項１に記載の積層型電子部品。

【請求項4】

前記第１カバー部の平均厚さをｔｃ１、前記第２カバー部の平均厚さをｔｃ２とするとき、ｔｃ２＜ｔｃ１を満たす、請求項１に記載の積層型電子部品。

【請求項5】

前記ｔｃ１及びｔｃ２は、０．５０＜ｔｃ２／ｔｃ１＜１．００を満たす、請求項４に記載の積層型電子部品。

【請求項6】

前記第１外部電極は、前記第３面に配置され、前記第１面の一部に延びる第１－１バンド部及び前記第２面の一部に延びる第１－２バンド部を含み、
前記第２外部電極は、前記第４面に配置され、前記第１面の一部に延びる第２－１バンド部及び前記第２面の一部に延びる第２－２バンド部を含む、請求項１に記載の積層型電子部品。

【請求項7】

前記第１－１バンド部の平均厚さは、前記第１－２バンド部の平均厚さより薄く、
前記第２－１バンド部の平均厚さは、前記第２－２バンド部の平均厚さより薄い、請求項６に記載の積層型電子部品。

【請求項8】

前記本体の第１及び第２方向の断面において、前記第３面の延長線から前記第１－１バンド部の端までの中央地点で測定した第１－１バンド部の厚さをＴｂｄ、前記第３面の延長線から前記第１－２バンド部の端までの中央地点で測定した第１－２バンド部の厚さをＴｂｕとするとき、Ｔｂｄ＜Ｔｂｕを満たす、請求項６に記載の積層型電子部品。

【請求項9】

前記Ｔｂｄ及びＴｂｕは、０．５＜Ｔｄｂ／Ｔｂｕ＜１．０を満たす、請求項８に記載の積層型電子部品。

【請求項10】

前記第１方向の最上部に配置された第１内部電極で測定した第１外部電極の厚さをＴａｕ、前記第１方向の最下部に配置された第１内部電極上で測定した第１外部電極の厚さをＴａｄ、前記本体の第１方向の中央部で測定した第１外部電極の厚さをＴａｃとするとき、Ｔａｄ＜Ｔａｕ＜Ｔａｃを満たす、請求項１に記載の積層型電子部品。

【請求項11】

前記第１方向の最上部に配置された第１内部電極で測定した第１外部電極の厚さをＴａｕ、前記第１方向の最下部に配置された第１内部電極上で測定した第１外部電極の厚さをＴａｄ、前記本体の第１方向の中央部で測定した第１外部電極の厚さをＴａｃとするとき、Ｔｂｄ＜Ｔｂｕ＜Ｔａｄ＜Ｔａｕ＜Ｔａｃを満たす、請求項８に記載の積層型電子部品。

【請求項12】

前記本体の第１及び第３方向の断面で前記本体の角はラウンド形状を有し、前記第１カバー部に位置した角の曲率半径をＲｕｗ、前記第２カバー部に位置した角の曲率半径をＲｄｗとするとき、Ｒｕｗ＞Ｒｄｗを満たす、請求項１に記載の積層型電子部品。

【請求項13】

前記Ｒｕ、Ｒｄ、Ｒｕｗ、及びＲｕｄは、Ｒｕｗ＞Ｒｕ＞Ｒｄｗ＞Ｒｄを満たす、請求項１２に記載の積層型電子部品。

【請求項14】

前記第１カバー部の気孔率をＰｓ１、前記第２カバー部の気孔率をＰｓ２とするとき、
Ｐｓ２＜Ｐｓ１を満たす、請求項１に記載の積層型電子部品。

【請求項15】

前記Ｐｓ１及びＰｓ２は、０．７≦Ｐｓ２／Ｐｓ１＜１．０を満たす、請求項１４に記載の積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。

【0003】

積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができ、コンピュータ、モバイル機器などの各種電子機器が小型化、高出力化されながら積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。

【0004】

また、自動車用電装部品などへの適用が増加するにつれて、様々な環境での高信頼性が求められている。

【0005】

積層セラミックキャパシタは、一般的に基板に実装されて使用される。したがって、実装信頼性は積層セラミックキャパシタ製品において非常に重要な要素の一つである。実装信頼性を確保するためには、実装強度を向上させなければならない。

【0006】

また、積層セラミックキャパシタの本体の割れは、耐湿信頼性低下、絶縁抵抗低下などの様々な信頼性低下を引き起こす可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の様々な目的の一つは、信頼性に優れた積層型電子部品を提供することである。

【0008】

本発明の様々な目的の一つは、実装信頼性が向上した積層型電子部品を提供することである。

【0009】

本発明の様々な目的の一つは、本体の割れが抑制された積層型電子部品を提供することである。

【0010】

但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0011】

本発明の一実施形態に係る積層型電子部品は、誘電体層及び上記誘電体層を挟んで第１方向に交互に配置される第１及び第２内部電極を含む容量形成部、上記容量形成部の第１方向の上部に配置される第１カバー部、及び上記容量形成部の第１方向の下部に配置される第２カバー部を含み、上記第１方向に向かい合う第１及び第２面、上記第１及び第２面と連結され、第２方向に向かい合う第３及び第４面、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含む本体と、上記本体に配置されて、上記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極と、を含み、上記本体の第１及び第２方向の断面で上記本体の角はラウンド形状を有し、上記第１カバー部に位置した角の曲率半径をＲｕ、上記第２カバー部に位置した角の曲率半径をＲｄとするとき、Ｒｄ＜Ｒｕを満たし、上記第１カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ１、上記第２カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ２とするとき、Ｇｓ２＜Ｇｓ１を満たすことができる。

【発明の効果】

【0012】

本発明の様々な効果の一効果として、積層型電子部品の信頼性を向上させることができる。

【0013】

本発明の様々な効果の一効果として、積層型電子部品の実装信頼性を向上させることができる。

【0014】

本発明の様々な効果の一効果として、積層型電子部品の本体の割れを抑制することができる。

【0015】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施形態に係る積層型電子部品の斜視図を概略的に示したものである。

【図2】図１のＩ－Ｉ'線に沿った断面図を概略的に示したものである。

【図3】図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものである。

【図4】図２のＫ１領域を拡大した図面である。

【図5】図２のＫ２領域を拡大した図面である。

【図6】図２のＫ３領域を拡大した図面である。

【図7】図２のＫ４領域を拡大した図面である。

【図8】図２のＫ５領域を拡大した図面である。

【図9】図３のＫ６領域を拡大した図面である。

【図10】図３のＫ７領域を拡大した図面である。

【発明を実施するための形態】

【0017】

以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。

【0018】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0019】

図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。

【0020】

積層型電子部品
図１は、本発明の一実施形態に係る積層型電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は、図２のＫ１領域を拡大した図面であり、図５は、図２のＫ２領域を拡大した図面であり、図６は、図２のＫ３領域を拡大した図面であり、図７は、図２のＫ４領域を拡大した図面であり、図８は、図２のＫ５領域を拡大した図面であり、図９は、図３のＫ６領域を拡大した図面であり、図１０は、図３のＫ７領域を拡大した図面である。

【0021】

以下、図１～図１０を参照して、本発明の一実施形態による積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として、積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明がこれに限定されるものではなく、セラミック材料を用いる多様な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。

【0022】

本発明の一実施形態に係る積層型電子部品１００は、誘電体層１１１及び上記誘電体層を挟んで第１方向に交互に配置される第１及び第２内部電極１２１、１２２を含む容量形成部Ａｃ、上記容量形成部の第１方向の上部に配置される第１カバー部１１２、及び上記容量形成部の第１方向の下部に配置される第２カバー部１１３を含み、上記第１方向に向かい合う第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に向かい合う第３及び第４面３、４、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面５、６を含む本体１１０と、上記本体に配置されて上記第１及び第２内部電極とそれぞれ連結される第１及び第２外部電極１３１、１３２と、を含み、上記本体の第１及び第２方向の断面で上記本体の角はラウンド形状を有し、上記第１カバー部に位置した角の曲率半径をＲｕ、上記第２カバー部に位置した角の曲率半径をＲｄとするとき、Ｒｄ＜Ｒｕを満たし、上記第１カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ１、上記第２カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ２とするとき、Ｇｓ２＜Ｇｓ１を満たすことができる。

【0023】

本発明の一実施形態によると、本体１１０の角がラウンド形状を有し、第１カバー部１１２に位置した角の曲率半径Ｒｕが第２カバー部１１３に位置した角の曲率半径Ｒｄより大きく、第１カバー部１１２に含まれた誘電体結晶粒の平均大きさＧｓ１が第２カバー部１１３に含まれた誘電体結晶粒の平均大きさＧｓ２より大きくすることで、実装信頼性を向上させることができ、本体の割れを抑制することができる。

【0024】

以下、本発明の一実施形態に係る積層型電子部品１００に含まれる各構成について説明する。

【0025】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。

【0026】

本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は、六面体状またはこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではないことができる。または、本体１１０の各面を連結する角を別途の工程を行い、ラウンド処理することによって、第１面と第３～第６面を連結するコーナー及び／又は第２面と第３～第６面を連結するコーナーはラウンド形態を有することができる。

【0027】

本体１１０は、第１方向に向かい合う第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に向かい合う第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に向かい合う第５及び第６面５、６を有することができる。第１面１は、基板に実装時に基板と向かい合うように配置される実装面であることができる。

【0028】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。誘電体層の積層数は特に制限する必要はなく、積層型電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。

【0029】

誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、上記スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、上記セラミックグリーンシートを焼成することで形成することができる。セラミック粉末は、十分な静電容量を得ることができる限り、特に制限されないが、例えば、セラミック粉末としてチタン酸バリウム（ＢａＴｉＯ_３）系粉末、ＣａＺｒＯ_３基盤の常誘電性粉末などを用いることができる。より具体的な例を挙げると、チタン酸バリウム（ＢａＴｉＯ_３）系粉末は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上であることができ、ＣａＺｒＯ_３基盤の常誘電性粉末は、（Ｃａ_１－ｘＳｒ_ｘ）（Ｚｒ_１－ｙＴｉ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）であることができる。

【0030】

したがって、誘電体層１１１は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）、Ｂａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）及び（Ｃａ_１－ｘＳｒ_ｘ）（Ｚｒ_１－ｙＴｉ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）のうち一つ以上を含むことができる。

【0031】

本体１１０は本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３を含むことができる。

【0032】

また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。

【0033】

カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される第１カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される第２カバー部１１３を含むことができる。第１カバー部１１２を上部カバー部、第２カバー部１１３を下部カバー部と称することができる。

【0034】

第１上部カバー部１１２及び第２カバー部１１３は、単一誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0035】

第１カバー部１１２及び第２カバー部１１３は、内部電極を含まないことができる。また、第１カバー部１１２及び第２カバー部１１３は、誘電体層１１１と同じ材料を含むことができる。すなわち、第１カバー部１１２及び第２カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0036】

図４及び図５を参照すると、本体１１０の第１及び第２方向の断面で本体１１０の角はラウンド形状を有し、上記第１カバー部１１２に位置した角の曲率半径をＲｕ、上記第２カバー部１１３に位置した角の曲率半径をＲｄとするとき、Ｒｄ＜Ｒｕを満たすことができる。第１カバー部１１２に位置した角の曲率半径Ｒｕを第２カバー部１１３に位置した角の曲率半径Ｒｄより大きくして本体の割れを抑制し、実装信頼性を向上させることができる。

【0037】

第２カバー部１１３に位置した角の曲率半径Ｒｄが小さいため、基板に実装時に基板と本体との間の距離を最小化して実装強度を向上させることができる。一般的に、本体の角の曲率半径が大きくなるほど、外部電極の厚さは厚くなり、逆に本体の角の曲率半径が小さくなるほど、外部電極の厚さは薄くなることができる。したがって、第２カバー部１１３に位置した角の曲率半径Ｒｄが小さいため、第１－１バンド部１３１ｂ１の厚さが薄くなるにつれて、基板に実装時に基板と本体との間の距離を最小化して実装強度を向上させることができる。

【0038】

ただし、本体の角の曲率半径が大きくなるほど本体の割れを容易に抑制することができ、逆に本体の角の曲率半径が小さくなるほど本体の割れを抑制することが難しくなる。したがって、第２カバー部１１３に位置した角の曲率半径Ｒｄが小さい場合、実装強度は向上させることができるが、本体の割れが発生するおそれがある。しかしながら、本発明の一実施形態によると、第１カバー部１１２に含まれた誘電体結晶粒Ｇ１の平均大きさをＧｓ１、上記第２カバー部１１３に含まれた誘電体結晶粒Ｇ２の平均大きさをＧｓ２とするとき、Ｇｓ２＜Ｇｓ１を満たすことができ、これにより、第２カバー部１１３に位置した角の曲率半径Ｒｄが小さくても第２カバー部１１３の緻密度が高いため、本体の割れを抑制することができる。したがって、本発明の一実施形態によると、本体の割れを抑制しながらも実装信頼性を確保することができる。

【0039】

また、本体１１０の角のラウンド形態を研磨工程によって形成する場合、Ｇｓ２＜Ｇｓ１を満たすにつれて、第１カバー部１１２の緻密度が第２カバー部１１３の緻密度よりも低いため、同じ研磨工程を適用しても、第１カバー部１１２に位置した角の曲率半径Ｒｕが第２カバー部１１３に位置した角の曲率半径Ｒｄより大きくなることができる。

【0040】

一実施形態において、Ｒｕ及びＲｄは、０．７０＜Ｒｄ／Ｒｕ＜１．００を満たすことができる。これにより、より容易に本体の割れを抑制しながらも実装信頼性を確保することができる。Ｒｄ／Ｒｕが０．７０以下の場合には、本体の割れの抑制効果及び実装信頼性を同時に確保することが難しい場合がある。

【0041】

より好ましくは、Ｒｕ及びＲｄは０．７０＜Ｒｄ／Ｒｕ＜０．９５を満たすことができるが、これに制限されない。

【0042】

一方、Ｒｕ及びＲｄのそれぞれの数値を特に限定する必要はなく、積層型電子部品のサイズを考慮して適宜選択することができる。例えば、１００５サイズ（長さ：１．００ｍｍ、幅：０．５ｍｍ）の積層型電子部品の場合、Ｒｕは１５ｍｍ以上３０ｍｍ以下であることができ、Ｒｄは１４ｍｍ以上３０ｍｍ未満であることができる。

【0043】

一実施形態において、Ｇｓ１及びＧｓ２は、０．８０＜Ｇｓ２／Ｇｓ１＜１．００を満たすことができる。これにより、より容易に本体の割れを抑制しながらも実装信頼性を確保することができる。

【0044】

Ｇｓ２／Ｇｓ１が０．８０以下の場合には、本体の割れの抑制効果及び実装信頼性を同時に確保することが難しい場合がある。

【0045】

より好ましくは、Ｒｕ及びＲｄは０．８０＜Ｇｓ２／Ｇｓ１＜０．９５を満たすことができるが、これに制限されない。

【0046】

一方、Ｇｓ１及びＧｓ２のそれぞれの数値を特に限定する必要はなく、積層型電子部品のサイズを考慮して適宜選択することができる。例えば、１００５サイズ（長さ：１．００ｍｍ、幅：０．５ｍｍ）の積層型電子部品の場合、Ｇｓ１は１００ｎｍ以上５００ｎｍ以下であることができ、Ｇｓ２は９０ｎｍ以上４５０ｎｍ以下であることができる。

【0047】

一方、第１カバー部１１２に位置した角の曲率半径Ｒｕを第２カバー部１１３に位置した角の曲率半径Ｒｄより大きく、第１カバー部１１２に含まれた誘電体結晶粒の平均大きさＧｓ１を第２カバー部１１３に含まれた誘電体結晶粒の平均大きさＧｓ２よりも大きく制御する方法は、特に限定する必要はない。例えば、第１カバー部１１２を形成するためのセラミックグリーンシートと第２カバー部１１３を形成するためのセラミックグリーンシートの組成をバインダー含有量、セラミック粉末の種類等を異ならせて第２カバー部１１３の緻密度を第１カバー部１１２の緻密度より高くすることができる。また、同一組成のセラミックグリーンシートを用いて第１カバー部１１２及び第２カバー部１１３を形成することもできる。例えば、セラミックグリーンシートを１枚以上積層して第２カバー部１１３を積層した後、内部電極パターンが印刷されたセラミックグリーンシートを積層する前に圧着工程を一度行い、この後、内部電極パターンが印刷されたセラミックグリーンシート及び第１カバー部１１２を形成するためのセラミックグリーンシートを積層して、再び圧着工程を行うことで、第２カバー部１１３には２回の圧着工程が行われることによって第１カバー部１１２に比べて緻密度が大きくなるように制御することができる。このような第１及び第２カバー部間の緻密度の差によって、研磨工程において第１及び第２カバー部に同一条件の研磨工程を行っても、第１及び第２カバー部のそれぞれに位置したラウンド形状の曲率半径を異ならせて制御することができる。

【0048】

一実施形態において、上記第１カバー部１１２の平均厚さをｔｃ１、上記第２カバー部１１３の平均厚さをｔｃ２とするとき、ｔｃ２＜ｔｃ１を満たすことができる。ｔｃ２＜ｔｃ１を満たすことによってＲｄ＜Ｒｕを容易に満たすことができる。

【0049】

このとき、上記ｔｃ１及びｔｃ２は、０．５０＜ｔｃ２／ｔｃ１＜１．００を満たすことができる。ｔｃ２／ｔｃ１が０．５０以下である場合には、カバー部１１２、１１３による内部電極の損傷を防止する役割が不十分となるか、積層型電子部品の単位体積当たりの容量が低下するおそれがある。

【0050】

一方、ｔｃ１及びｔｃ２のそれぞれの数値を特に限定する必要はなく、積層型電子部品のサイズを考慮して適宜選択することができる。例えば、１００５サイズ（長さ：１．００ｍｍ、幅：０．５ｍｍ）の積層型電子部品の場合、ｔｃ１は２０μｍ以上７０μｍ以下であることができ、ｔｃ２は１５μｍ以上６０μｍ以下であることができる。

【0051】

カバー部１１２、１１３の厚さは、それぞれの第１方向の大きさを意味することができる。第１カバー部１１２の平均厚さは、容量形成部Ａｃの上部で等間隔の５個の地点で測定した第１カバー部１１２の第１方向の大きさを平均した値であることができ、第２カバー部１１３の平均厚さは、容量形成部Ａｃの下部で等間隔の５個の地点で測定した第２カバー部１１３の第１方向の大きさを平均した値であることができる。

【0052】

一実施形態において、第１外部電極１３１は第３面３に配置され、第１面１の一部に延びる第１－１バンド部１３１ｂ１及び第２面２の一部に延びる第１－２バンド部１３１ｂ２を含み、第２外部電極１３２は第４面４に配置され、第１面１の一部に延びる第２－１バンド部１３２ｂ１及び第２面２の一部に延びる第２－２バンド部１３２ｂ２を含むことができる。

【0053】

このとき、第１－１バンド部１３１ｂ１の平均厚さは、第１－２バンド部１３１ｂ２の平均厚さより薄く、第２－１バンド部１３２ｂ１の平均厚さは、第２－２バンド部１３２ｂ２の平均厚さより薄いことができる。これにより、積層型電子部品１００を基板に実装する際に、基板と本体との間の距離を最小化して実装強度を向上させることができる。

【0054】

また、本体１１０の第１及び第２方向の断面において、上記第３面の延長線Ｅ３から上記第１－１バンド部の端までの中央地点で測定した第１－１バンド部の厚さをＴｂｄ、上記第３面の延長線Ｅ３から上記第１－２バンド部の端までの中央地点で測定した第１－２バンド部の厚さをＴｂｕとするとき、Ｔｂｄ＜Ｔｂｕを満たすことができる。

【0055】

図５を参照すると、第３面の延長線Ｅ３から上記第１－１バンド部の端までの距離がＬｂｄの場合、第３面の延長線Ｅ３からＬｂｄ／２だけ離隔した地点で測定した第１－１バンド部の厚さをＴｂｄとすることができる。また、図４を参照すると、第３面の延長線Ｅ３から上記第１－２バンド部の端までの距離がＬｂｕの場合、第３面の延長線Ｅ３からＬｂｕ／２だけ離隔した地点で測定した第１－２バンド部の厚さをＴｂｕとすることができる。このとき、本体の第３方向の中央で切断した第１及び第２方向の断面でＴｂｕ及びＴｂｄを測定することができる。

【0056】

このとき、上記Ｔｂｄ及びＴｂｕは、０．５＜Ｔｄｂ／Ｔｂｕ＜１．０を満たすことができる。これにより、より容易に本体の割れを抑制しながらも実装信頼性を確保することができる。

【0057】

一方、Ｔｂｄ及びＴｂｕのそれぞれの数値を特に限定する必要はなく、積層型電子部品のサイズを考慮して適宜選択することができる。例えば、１００５サイズ（長さ：１．００ｍｍ、幅：０．５ｍｍ）の積層型電子部品の場合、Ｔｂｄは１７μｍ以上３５μｍ以下であることができ、Ｔｂｕは１５μｍ以上３０μｍ以下であることができる。

【0058】

図４～６を参照すると、上記第１方向の最上部に配置された第１内部電極１２１で測定した第１外部電極１３１の厚さをＴａｕ、上記第１方向の最下部に配置された第１内部電極１２１上で測定した第１外部電極１３１の厚さをＴａｄ、上記本体の第１方向の中央部で測定した第１外部電極の厚さをＴａｃとするとき、Ｔａｄ＜Ｔａｕ＜Ｔａｃを満たすことができる。

【0059】

外部電極１３１、１３２を導電性ペーストにディッピングする方式によって形成することにより、本体１１０の中央部における外部電極１３１、１３２の厚さが本体１１０の外側での外部電極１３１、１３２の厚さより厚いことができ、Ｒｄ＜Ｒｕを満たすことによってＴａｄ＜Ｔａｕを満たすことができる。

【0060】

このとき、外部電極のバンド部は、本体の外側での外部電極の厚さよりも薄いことができ、Ｔｂｄ＜Ｔｂｕ＜Ｔａｄ＜Ｔａｕ＜Ｔａｃを満たすことができる。

【0061】

一方、本体の第１及び第２方向の断面のみならず、本体の第１及び第３方向の断面においても本体の角はラウンド形状を有することができる。図９及び図１０を参照すると、本体の第１及び第３方向の断面において第１カバー部に位置した角の曲率半径をＲｕｗ、上記第２カバー部に位置した角の曲率半径をＲｄｗとするとき、Ｒｕｗ＞Ｒｄｗを満たすことができる。

【0062】

また、図２及び図３を参照すると、本体の第２方向の端部には第１内部電極又は第２内部電極が配置されるが、本体の第３方向の端部には第１及び第２内部電極が配置されないため、内部電極の厚さによる段差によって、上記Ｒｕ、Ｒｄ、Ｒｕｗ及びＲｕｄは、Ｒｕｗ＞Ｒｕ＞Ｒｄｗ＞Ｒｄを満たすことができる。

【0063】

図７及び図８を参照すると、第１カバー部１１２は複数の結晶粒Ｇ１及び気孔Ｐ１を含むことができ、第２カバー部１１３は複数の結晶粒Ｇ２及び気孔Ｐ２を含むことができる。

【0064】

上記第１カバー部１１２の気孔率をＰｓ１、上記第２カバー部１１３の気孔率をＰｓ２とするとき、Ｐｓ２＜Ｐｓ１を満たすことができる。気孔率も第１及び第２カバー部の緻密度に大きな影響を及ぼすことができるため、Ｐｓ２＜Ｐｓ１を満たすことによって、第１カバー部の緻密度を第２カバー部の緻密度より低くすることができるため、より容易に本体の割れを抑制しながらも実装信頼性を確保することができる。

【0065】

一実施形態において、Ｐｓ１及びＰｓ２は、０．７≦Ｐｓ２／Ｐｓ１＜１．０を満たすことができる。Ｐｓ２／Ｐｓ１が０．７未満の場合、第２カバー部１１３の十分な強度が確保されず、研磨時に曲率半径が第１カバー部１１２と類似する可能性が高く、これにより十分な実装強度を確保することが難しいことがある。

【0066】

第１及び第２カバー部１１２、１１３の結晶粒の平均大きさ及び気孔率は、本体の第３方向の中央で第１及び第２方向に切断した断面においてＺＥＩＳＳ社のＳＥＭを用いて５０ｋ倍率でスキャンしたイメージを分析して測定することができる。このとき、第１及び第２カバー部１１２、１１３のそれぞれの第１方向の中央部及び第２方向の中央部をＳＥＭでスキャンすることができる。

【0067】

上記スキャンしたイメージを粒径測定ソフトウェアであるＺｏｏｔｏｓを用いて結晶粒のペレット径（Ｆｅｒｅｔ ｄｉａｍｅｔｅｒ）を測定して、各結晶粒Ｇ１、Ｇ２の平均大きさを取得することができる。また、誘電体結晶粒Ｇ１、Ｇ２と気孔Ｐ１、Ｐ２は、明確な明暗差を有するため、イメージ分析プログラムを用いてＳＥＭのスキャンイメージで観察される第１カバー部の全体面積（気孔を含む）に対して気孔Ｐ１が占める面積割合及びＳＥＭのスキャンイメージで観察される第２カバー部の全体面積（気孔を含む）のうち、気孔Ｐ２が占める面積割合を測定してそれぞれの気孔率を取得することができる。

【0068】

また、上記容量形成部Ａｃの側面にはマージン部１１４、１１５が配置されることができる。

【0069】

マージン部１１４、１１５は、本体１１０の第５面５に配置された第１マージン部１１４と第６面６に配置された第２マージン部１１５を含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

【0070】

マージン部１１４、１１５は、図３に示されたように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）で第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。

【0071】

マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0072】

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成されるところを除いて導電性ペーストを塗布して内部電極を形成することで形成されたものであることができる。

【0073】

一方、マージン部１１４、１１５の幅は特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であることができる。

【0074】

マージン部１１４、１１５の平均幅は、内部電極１２１、１２２が第５面と離隔した領域の第３方向の平均大きさ及び内部電極１２１、１２２が第６面と離隔した領域の第３方向の平均大きさを意味することができ、容量形成部Ａｃの側面で第１方向に等間隔を有する５個の地点で測定したマージン部１１４、１１５の第３方向の大きさを平均した値であることができる。

【0075】

したがって、一実施形態において、内部電極１２１、１２２が第５及び第６面と離隔した領域の第３方向の平均大きさは、それぞれ１５μｍ以下であることができる。

【0076】

内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

【0077】

第１内部電極１２１は第４面４から離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３から離隔し、第４面４を介して露出することができる。本体の第３面３には第１外部電極１３１が配置されて、第１内部電極１２１と連結され、本体の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。

【0078】

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されずに第２外部電極１３２と連結される。したがって、第１内部電極１２１は第４面４で一定距離離隔して形成され、第２内部電極１２２は第３面３で一定距離離隔して形成されることができる。また、第１及び第２内部電極１２１、１２２は、本体１１０の第５及び第６面と離隔して配置されることができる。

【0079】

内部電極１２１、１２２に含まれる導電性金属は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ｉｎ、Ｓｎ、Ａｌ、Ｔｉ及びこれらの合金のうち一つ以上であることができるが、本発明がこれに限定されるものではない。

【0080】

誘電体層１１１の平均厚さｔｄは、特に限定する必要はないが、例えば０．１μｍ～１０μｍであることができる。内部電極１２１、１２２の平均厚さｔｅは、特に限定する必要はないが、例えば０．０５μｍ～３．０μｍであることができる。また、誘電体層１１１の平均厚さｔｄと内部電極１２１、１２２の平均厚さｔｅは、所望の特性や用途に応じて任意に設定することができる。例えば、小型化及び高容量化を達成するために、高電圧電場用電子部品の場合、誘電体層１１１の平均厚さｔｄは２．８μｍ未満であることができ、内部電極１２１、１２２の平均厚さｔｅは、１μｍ未満であることができる。また、小型化及び高容量化を達成するために小型ＩＴ用電子部品の場合、誘電体層１１１の平均厚さｔｄは０．４μｍ以下であることができ、内部電極１２１、１２２の平均厚さｔｅは０．４μｍ以下であることができる。

【0081】

誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅは、それぞれ誘電体層１１１及び内部電極１２１、１２２の第１方向の大きさを意味する。誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的には、誘電体層１１１の平均厚さｔｄは、一つの誘電体層１１１の多数の地点、例えば第２方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。また、内部電極１２１、１２２の平均厚さｔｅは、一つの内部電極１２１、１２２の多数の地点、例えば第２方向に等間隔の３０個の地点で、その厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、容量形成部Ａｃで指定されることができる。一方、このような平均値測定をそれぞれ１０個の誘電体層１１１及び１０個の内部電極１２１、１２２について行った後、平均値を測定すると、誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅをさらに一般化することができる。

【0082】

外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。

【0083】

外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置されて、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。

【0084】

図１を参照すると、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向の両端面を覆うように配置されることができる。

【0085】

本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0086】

一方、外部電極１３１、１３２は、金属などのように電気導電性を有するものであれば、どのような物質を用いても形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。

【0087】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層及び上記電極層上に形成されためっき層を含むことができる。

【0088】

上記電極層に対するより具体的な例を挙げると、上記電極層は、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。

【0089】

また、上記電極層は、本体上に焼成電極及び樹脂系電極が順次形成された形態であることができる。また、上記電極層は、本体上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであることができる。

【0090】

上記電極層に含まれる導電性金属として、電気導電性に優れた材料を用いることができるが、特に限定されない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びそれらの合金のうち一つ以上であることができる。

【0091】

上記めっき層は実装特性を向上させる役割を果たす。上記めっき層の種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であることができ、複数の層で形成されることができる。

【0092】

上記めっき層に対するより具体的な例を挙げると、上記めっき層は、Ｎｉめっき層またはＳｎめっき層であることができ、上記電極層上にＮｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次形成された形態であることができる。また、上記めっき層は、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0093】

積層型電子部品１００のサイズは、特に限定する必要はない。例えば、積層型電子部品１００の長さは４．５ｍｍ以下であることができ、積層型電子部品１００の厚さは３．２ｍｍ以下であることができ、積層型電子部品１００の幅は３．２ｍｍ以下であることができる。

【0094】

ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向の最大大きさを意味し、積層型電子部品１００の厚さは、積層型電子部品１００の第１方向の最大大きさを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向の最大大きさを意味することができる。

【0095】

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【0096】

また、本開示において用いられた「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施形態は、他の一実施形態の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施形態において説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対または矛盾する説明がない限り、他の一実施形態に関連する説明として理解することができる。

【0097】

本開示で用いられた用語は、単に一実施形態を説明するために用いられたものであり、本開示を限定する意図ではない。このとき、単数の表現は、文脈上明らかに異なるものを意味しない限り、複数の表現を含む。

【符号の説明】

【0098】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２ 第１カバー部
１１３ 第２カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】