特開 2025-10457 低ノイズ超高速イメージセンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025010457

(43)【公開日】2025-01-21

(54)【発明の名称】低ノイズ超高速イメージセンサ

(51)【国際特許分類】

   H10F 39/18 20250101AFI20250114BHJP

   H04N 25/70 20230101ALI20250114BHJP

   H04N 23/11 20230101ALI20250114BHJP

   H10F 30/20 20250101ALN20250114BHJP

【ＦＩ】

H01L27/146 A

H04N25/70

H04N23/11

H01L31/10 A

【審査請求】未請求

【請求項の数】8

【出願形態】書面

(21)【出願番号】P 2023122033

(22)【出願日】2023-07-08

(71)【出願人】

【識別番号】591128888

【氏名又は名称】江藤 剛治

(72)【発明者】

【氏名】江藤 剛治

【テーマコード（参考）】

4M118

5C024

5F149

【Ｆターム（参考）】

4M118AA05

4M118AA10

4M118AB01

4M118BA14

4M118CA03

4M118CB01

4M118CB13

4M118DD09

4M118FA26

4M118FA33

4M118FA39

4M118GB03

4M118GB07

4M118HA25

5C024AX01

5C024AX06

5C024CX32

5C024GX01

5C024GX02

5C024GX16

5C024GY31

5F149AB02

5F149AB07

5F149BA05

5F149BB03

(57)【要約】

【課題】Ｇｅ－ｏｎ－Ｓｉ構造のマルチフレーミングイメージセンサにより、可視光、ＮＩＲ、１２００ｎｍ以下のＳＷＩＲ光に対して時間分解能１００ｐｓ以下を実現する。最終ターゲットは１０ｐｓである。さらに、Ｇｅ－ｏｎ－Ｓｉ構造のイメージセンサに伴う大きな暗電流やリーク電流の生成を抑制する。
【解決の手段】回路拡散層と光電変換層を隔絶するｐ－ｗｅｌｌや絶縁層からなる垂直方向の電荷移動禁止層に３個以上の開口を備える。一つの手段は、前記の開口を画素中心から放射方向で等距離の位置に備え、光電変換層を貫通して各開口に達する縦型転送ゲートを備える。また、電荷移動禁止層と固定電荷層を積層し、これらを貫通する多数の２５ナノメートル以下の小孔を備える。
【選択図】図９

【特許請求の範囲】

【請求項1】

半導体デバイスと、
入射電磁波または入射荷電粒子（以後、「入射光等」と呼ぶ）を前記の半導体デバイスの上に集光する手段と、前記の半導体デバイスを制御する手段と、前記の半導体デバイスから出力される信号を処理する手段とを備える撮影装置であって、
前記の入射光等の平均的入射方向を垂直方向と呼び、前記の垂直方向に直交する方向を放射方向と呼ぶとき、
前記の半導体デバイスは、Ｍ行Ｎ列（ここにＭおよびＮは正の整数）の画素を備え、
前記の各画素は、放射方向に延在するとともに垂直方向に積層して成る（１）前記の入射光等で信号電荷を生成する光電変換層と、（２）前記の信号電荷の垂直方向の移動を制限する電荷移動制限層と、（３）前記の信号電荷を一旦隔離、もしくは他の電気信号に変換する回路拡散層を備えるとともに、
前記の電荷移動制限層は、信号電荷の垂直移動を許容しない電荷移動禁止層と、前記の電荷移動禁止層に開けられた３個以上の信号電荷垂直移動領域（以後、「開口」と呼ぶ）を備えることを特徴とする。

【請求項2】

請求項１に記載の撮影装置であって、前記の回路拡散層の中心から放射方向の等距離に、３個以上の信号電荷を転送する転送デバイスを備えることを特徴とする。

【請求項3】

請求項２に記載の撮影装置であって、前記の転送デバイスが、前記の回路拡散層内を垂直方向に延在する縦型電極部分を備える縦型転送ゲートであって、前記の各縦型電極が、前記の開口の１個に達していることを特徴とする。

【請求項4】

請求項１に記載の撮影装置であって、前記の電荷移動禁止層が信号電荷に対する反発力を生じる層を備える。

【請求項5】

請求項４に記載の撮影装置であって、前記の信号電荷に対する反発力を生じる層が３型もしくは５型のイオンを注入した層から成る。

【請求項6】

請求項４に記載の撮影装置であって、前記の信号電荷に対する反発力を生じる層が、ハフニウム、アルミニウム、ジルコニウム、タンタル、チタン、イットリウムのうち、少なくとも１つの元素を含む層である。

【請求項7】

請求項４から請求項６までのいずれかに記載の撮影装置であって、前記の開口のサイズとピッチが共に２５ナノメートル以下である。

【請求項8】

請求項１から請求項７のいずれかに記載の撮影装置であって、前記の光電変換層がゲルマニウムを含むか、もしくはインジウムとガリウムとヒ素のうちの少なくとも一つを含む半導体から成る。

【発明の詳細な説明】

【技術分野】

【0001】

本特許は超高速撮影のためのイメージセンサの構造の単純化と暗電流抑制技術に関する。

【0002】

特に、シリコン（Ｓｉ）回路上にゲルマニウムフォトダイオード（Ｇｅ ＰＤ）を載せたＧｅ－ｏｎ－Ｓｉ構造の超高速イメージセンサのさらなる高速化と低ノイズ化に関する。

【背景技術】

【スーパー時間分解能】

【0003】

イメージセンサで達成することができる時間分解能には実質的な上限がある。この上限を限界時間分解能と呼ぶ。

【0004】

通常のイメージセンサでは、フォトダイオード（ＰＤ）で生成した信号電子をＰＤ内で縦方向に転送する。

【0005】

発明者らは、信号電子がＰＤ内を縦方向転送する場合について、限界時間分解能の式を導いた。また限界時間分解能より短い時間分解能をスーパー時間分解能（Ｓｕｐｅｒ－Ｔｅｍｐｏｒａｌ－ Ｒｅｓｏｌｕｔｉｏｎ， ＳＴＲ）と呼ぶことを提唱した（非特許文献１）。

【0006】

限界時間分解能の式は、ＰＤ材料中の電荷のドリフト速度や拡散係数、光の特性等を代表する数個のパラメータを含む。その一つは入射光の波長に対するＰＤの吸収係数（１／平均侵入深さ）である。

【0007】

吸収係数については歴史的に非常に多くの測定値が示されている。

【0008】

可視光の代表的な波長として一般的に５５０ｎｍが使われる。

【0009】

シリコン（Ｓｉ）に対する５５０ｎｍ光の吸収係数と平均侵入深さのデータを、平均侵入深さで統一表示すると、０．８５μｍから１．７３μｍの広範囲に分布している。２つの値を平均すると１．２９μｍである。既存の多くのデータの平均値もこれに近い値になる。

【0010】

１．７３μｍは非特許文献２に開示されていた数値表から読み取った。吸収係数や平均侵入深さに関する多くのデータは図で与えられている。図から読み取ると任意性を免れない。従ってこれまでＳｉに対する５５０ｎｍ光の平均侵入深さとして１．７３μｍという値を使ってきた。

【0011】

導いた限界時間分解能の式に平均侵入深さとして１．７３μｍを代入すると、ＳｉＰＤと５５０ｎｍ光に対して限界時間分解能は１１．１ｐｓとなる。

【0012】

しかし現在、非特許文献２にはアクセスできない。

【0013】

非特許文献３にもＳｉに対する波長と吸収係数の関係が数表として開示されている。この表に基づいて平均侵入深さを推定する。

【0014】

この表によれば、５５０ｎｍ光に対する吸収係数は３００°Ｋのとき、６．３９Ｅ＋０３（１／ｃｍ）である。その逆数である平均侵入深さは１．５６μｍである。

【0015】

図１は非特許文献３の数値表を、この表の作者が図化したものである。

【0016】

１．５６μｍは既存のデータが示す平均侵入深さの最大値でもある（非特許文献２の値を除く）。従って、この値から限界時間分解能を推定するとやや過大側になる恐れがある。しかし、６．３９Ｅ＋０３（１／ｃｍ）が数値として与えられているので本特許申請以後は、平均侵入深さとして１．５６μｍを用いる。

【0017】

超高速撮影のために、飽和ドリフト速度に対応する高い電界を想定する。このとき、限界時間分解能は近似的にドリフト速度Ｖに反比例し、ＰＤの厚さＷに比例する。

【0018】

限界時間分解能の式と、転送方向の拡散係数（縦拡散係数）Ｄの関係については非線形関係になる。しかし、飽和ドリフト速度に近い高い電界ではドリフト効果に対して縦拡散効果は小さくなる。従って、高い精度を必要としなければ、限界時間分解能は平均侵入深さに比例する。

【0019】

従って、平均侵入深さ１７．３μｍのときの限界時間分解能１１．１ｐｓから、平均侵入深さが１．５６μｍのときの限界時間分解能を推定する。結果は１０．０ｐｓ（＝１１．１×１．５６／１．７３）となる。従って本明細書では１．００ｐｓ以下の時間分解能をＳＴＲと定義する。

【0020】

因みに平均侵入深さとして１．２９μｍを用いると、限界時間分解能は近似的に８．２８ｐｓ（＝１１．１×１．２９／１．７３）と推定される。

【0021】

このように、過去の実験値から推定した限界時間分解能には上下約３０％の大きな幅がある。しかし、限界時間分解能の値がこの程度変わっても、以下の論理展開の論拠として使う大小関係に矛盾は生じない。

【0022】

非特許文献５ではＧｅに対する５５０ｎｍ光の平均侵入深さを０．０２μｍとしている。Ｇｅに対しては波長と吸収係数の関係を表すまとまった数値表を見つけることができなかった。従ってインターネットに掲載されていたＧｅの波長と吸収係数の関係を示す図から０．０２μｍという値を推定した。

【0023】

以上より、本特許申請ではＳｉとＧｅに対する５５０ｎｍ光の平均侵入深さを１．５６μｍおよび０．０２μｍとする。

【９５％飽和ドリフト速度】

【0024】

図２はＳｉに対する電界Ｅとドリフト速度Ｖの関係１００を示す（非特許文献５の図９）。Ｇｅに対するＥとＶの関係も併記している。

【0025】

電界に対してドリフト速度は単調増加し、飽和ドリフト速度に漸近して、勾配がほとんど０になる。従って、電界とドリフト速度の関係図から飽和ドリフト速度に対応する電界を推定すると大きな任意性を伴う。

【0026】

従って、飽和ドリフト速度の９５％の電界を「飽和電界」と呼ぶことにした。またこの飽和電界（９５％飽和電界）に対するドリフト速度を新たに「飽和ドリフト速度」と定義した。

【0027】

このとき、Ｓｉの飽和電界と飽和ドリフト速度は２５ｋＶ／ｃｍ（＝２．５Ｖ／μｍ）および０．０９１μｍ／ｐｓと推定される。Ｇｅに対しては４ｋＶ／ｃｍ（＝０．４Ｖ／μｍ）および０．０５８μｍ／ｐｓと推定される。

【0028】

飽和ドリフト速度等の値についても読み取り時に誤差が生じる。しかし、これらの値が多少変わっても以下の論理展開の論拠として使う大小関係に矛盾は生じない。

【0029】

このとき、ＳｉとＧｅの飽和ドリフト速度の比は約３／２（＝０．０９１／０．０５８）である。また飽和電界比は約６倍（≒２５／４）である。

【シリコン結晶とゲルマニウム結晶の格子定数と界面の欠陥】

【0030】

３００°ＫにおけるＳｉとＧｅの格子定数は０．５４３１０ｎｍ、および０．５６７５４ｎｍである。従ってＧｅの格子定数はＳｉのそれより４．５％大きい。

【0031】

このためＳｉとＧｅの結晶界面には大別して２種の結晶欠陥（Ｄｉｓｌｏｃａｔｉｏｎｓ）が生じる。

【0032】

一つは大規模なＴｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎである。この欠陥はＧｅとＳｉの界面からＧｅ側にひも状もしくはリボン状に延びる。従って非常に大きな暗電流やトラップを生じる。他の一つは原子間の接続が切れているＭｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎである。

【0033】

このうちＴｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎについては、Ｓｉ結晶上のＧｅ結晶の成長時、および成長後の温度管理により減らすことができる。

【0034】

例えば、Ｇｅ結晶の厚さが２０ｎｍまでは２５０℃程度の低温で成長させる。それ以後は７００℃程度で成長させる。これによりＴｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎの密度が下がる。

【0035】

さらにＧｅの結晶成長後、約２００℃と約７００℃の間で複数回温度を上下させる。これにより、Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎは合体や移動を起こす。

【0036】

水平方向に移動したＴｈｒｅａｄｉｎｇ ＤｉｓｌｏｃａｔｉｏｎはＧｅ ＰＤの端面に設けた縦方向の酸化膜の近傍で移動が制限される。

【0037】

このような温度制御技術により、信号電子が通過するＰＤ中央部のＴｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎの空間密度を減少させることができる。

【0038】

現在では、Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎの空間密度は数μｍ四方に１個以下にできる。

【0039】

最近のイメージセンサの画素サイズは、１ミクロンのオーダーである。従って、１画素当たりのＴｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎの存在確率を１より小さい値にできる。

【0040】

実際的な対応として、Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎにより大きな暗電流が生じる画素の画像信号を無視し、周囲の４画素の画像信号の平均値で内挿することができる。

【0041】

このように、Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎの空間密度の減少とＰＤ端面への水平移動により、Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎを原因とする非常に大きな暗電流の影響は実用上回避することができる。

【0042】

Ｍｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎも温度制御により減少する。しかし、Ｍｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎのサイズは原子間距離、すなわち１ｎｍのオーダーである。従って、ＰＤのサイズである１μｍ程度とはスケールが違う。従ってＰＤを縮小しても解消されない。

【２酸化シリコン薄層に開けられたナノホールでのＳｉ層とＧｅ層の結合】

【0043】

図３は非特許文献６から引用した図である。この図はＴＥＭによってＳｉとＧｅの界面の原子の配列を観察した図である。

【0044】

Ｓｉ層の表面に、数原子層以下の厚さの２酸化シリコン層を形成する。これに直径数ｎｍの孔を開ける。露出したＳｉ層の表面からＧｅ層を成長させる。

【0045】

図３では、ＧｅとＳｉの界面にＭｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎが見られる。しかし、孔の中央付近の少なくとも３ｎｍ程度の領域１０１の数個のＳｉ原子はＧｅ原子と直接連結しているように見える。このように、開口スケールが原子間距離のスケールに近くなるに従って、Ｍｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎの生成確率も減少すると期待される。

【0046】

一方、開口領域の辺縁部では数原子層の幅にわたって結晶の不連続性が見られる。また図３の範囲には入っていないが、開口の外側の２酸化シリコン層とその上下面は、全く結晶化されていない。

【0047】

上層のＧｅ層を光電変換層として使う場合、２酸化シリコンの開口部の辺縁と、２酸化シリコン層の上下面との非結晶性領域は非常に大きな暗電流と信号電子のトラップおよび再放出の生成領域となる。

【ダングリングボンドと固定電荷層】

【0048】

通常のＳｉイメージセンサのＰＤの表面は２酸化シリコンから成る酸化膜の薄層で保護されている。Ｓｉ層と酸化膜の境界となる層のＳｉ原子のほとんどは未結合手（ダングリングボンド）層である。

【0049】

この境界部の未結合Ｓｉ原子には水素ガスを供給してダングリングボンドを水素で終端させる。これは標準的な技術である。

【0050】

さらに界面近傍の欠陥領域の影響を抑制するために、界面近傍に局所的に負電位を形成する技術が使われている。これにより信号電子が界面近傍に近付く確率を下げる。
このために一般的に以下の２種類の技術が使われている。

【0051】

一つは境界部へのボロンイオンの注入である。

【0052】

他の一つは界面のシリコン酸化膜への３酸化２アルミニウム（以後「酸化アルミニウム」と書く）や２酸化ハフニウム等の固定電荷を持つ薄層の積層である（特許文献４、非特許文献７）。２つの技術を併用する場合もある。

【平屋型マルチフレーミングイメージセンサ】

【0053】

特許文献１、特許文献２はマルチフレーミングイメージセンサの画素の１形態を開示している。この形態では、ＰＤ下のｐ－ｗｅｌｌの中心に１個の比較的大きい開口を備える。回路拡散層上に、この開口から放射方向に配置した３個以上の平面型転送ゲート（Ｔｒａｎｓｆｅｒ Ｇａｔｅ， ＴＧ）を備える。光電変換手段で生成した信号電子を順次、これらのＴＧの上を通して、画素中心から放射方向で等距離にあるアナログメモリに保存する。これにより、ＴＧの数に等しい数の連続画像を非常に短い時間間隔で撮影することができる。

【0054】

この画素構造を備えるイメージセンサを用いて、イメージセンサとしては世界で初めて飛翔する光の連続撮影に成功した（非特許文献８）。

【0055】

特許文献３は図４に示すイメージセンサの画素構造を開示している。図４（ａ）は平面図、図４（ｂ）は、図４（ａ）の一点鎖線１０３に沿う断面図である。この構造は特許文献１、特許文献２で開示された画素構造を単純化して進化させた形態である。

【0056】

センサチップは通常、ＰＤ１０４、ＴＧ１０５、１０６、１０７、および読出し回路（Ｏｕｔｐｕｔ Ｃｉｒｃｕｉｔ、 ＯＣ）１０８、１０９、１１６を備える。

【0057】

ＯＣは図４（ｃ）に示すように、通常、信号電荷の電圧変換のためのフローティングディフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ，ＦＤ）１１０、リセットゲート（Ｒｅｓｅｔ Ｇａｔｅ， ＲＳ）１１１、およびリセットドレーン（Ｒｅｓｅｔ Ｄｒａｉｎ， ＲＤ）１１２を備える。

【0058】

図４に示すセンサチップのＰＤ１０４と単一電極縦型ＴＧ１０５、１０６、１０７は、図４（ｂ）に示すように、同じ平面空間上に配列されている。従ってこのセンサ構造を「平屋型」と呼ぶことにする。

【0059】

このセンサではＰＤ、ＴＧ、ＦＤ等は全てＳｉ半導体で作られている。

【0060】

またセンサ部はＮ個の単一電極縦型ＴＧを備えることを特徴とする。このケースではＮ＝１６である。

【0061】

撮影時には１個のＴＧ１０５に高い電圧ＶＨをかけ、残りの１５個のＴＧ１０６、１０７に低い電圧ＶＬをかける。ＰＤで生成した信号電子はＶＨをかけたＴＧ１０５に収集され、ＰＤ領域の外部のＯＣ１０８中のＦＤ１１０で電圧に変換される。

【0062】

ＶＨをかけるＴＧ１０５を、ＶＬをかけていたＴＧ１０６の一つに変えることで、順次、連続１５枚の画像信号を最短時間間隔で収集し、一旦、ＦＤに保存することができる。

【0063】

１個のＴＧ１０７はドレーン用の読出し回路ＯＣ１１６として使う。すなわち、このＯＣのＲＳ１１１は常に高い電圧ＶＨに保つ。ＯＣ１１６のＲＳの前段のＴＧ１０７にＶＨをかける。これにより、撮影後にＰＤで生じる暗電流やリーク電流によって生成する電子はＴＧ１０７に接続するＲＤから連続的にセンサ外に排出される。

【0064】

撮影後、他のＴＧ１０５、１０６の電圧はＶＬに固定される。従って、ＰＤで生成した暗電流は全てドレーンからイメージセンサ外に排出される。

【0065】

１５個のＦＤ１１０の信号電子パケットの流入前後の電位差が電流増幅され、画像信号として接合チップに転送される。

【0066】

実際のイメージセンサは図５に示すように、センサチップ１１３の下部に駆動回路１１４を備えるチップ１５２と画像信号処理回路１１５を備えるチップ１５３を接合してなる。

【0067】

駆動回路は、センサ部を駆動するための駆動電圧を生成する。画像信号処理回路は、撮影で得られた画像信号を一旦保存し、信号処理後、イメージセンサ外に転送する。

【0068】

ＦＤで電圧変換された画像信号は金属配線（図には描かれていない）を通じて、画像信号処理回路１１５に転送される。

【0069】

平屋型ではＰＤ１０４とＴＧ１０５、１０６、１０７の深さ（幅）は実質的に同じである。このとき図４（ｂ）に示すように、ＰＤ内の信号電子の転送方向は水平方向である。これにより、ＰＤ内での信号転送時間は最小化される。

【0070】

ただしＰＤと同じ高さの広い幅のＴＧは駆動電圧のＲＣ遅れを大きくする。ここにＲとＣは、ＴＧの電気抵抗と容量である。ＲＣ遅れを小さくする技術については後述する。

【0071】

ＶＨをかけたＴＧには次の瞬間ＶＬがかかる。従って一旦１個のＴＧの外側に出た信号電子は、そのＴＧを経由してＰＤに帰ることはできない。

【0072】

ドリフト速度の上限は飽和ドリフト速度で決まっている。従って、最高速を達成することを目的にする場合は、図４の平屋型の時間分解能は、一旦ＰＤ外に出るまでの距離、すなわちＰＤの直径１０２で決まる。

【0073】

ＰＤの最小直径は回折限界で決まる。例えば５５０ｎｍ光に対しては２５０ｎｍから５００ｎｍである。ただし２５０ｎｍにするには液浸レンズを使うなど、特殊な光学系を必要とする。従って以下では５５０ｎｍ光の実用的回折限界を５００ｎｍとする。

【0074】

平屋型イメージセンサが全Ｓｉ構造であるとき、５５０ｎｍ光の平均侵入深さは１．５６μｍである。５５０ｎｍ光に対する回折限界は５００ｎｍ程度である。従って、回折限界は平均侵入深さの約１／３（＝５００ｎｍ／１．５６μｍ）である。

【0075】

平屋型の信号電子の転送方向は水平方向である。Ｓｉではドリフト速度は、垂直転送の場合も水平転送の場合もほとんど同じ値である。

【0076】

ＳＴＲ条件を導くに当たっては、信号電子は、光の平均侵入深さに等しい厚さのＰＤを飽和ドリフト速度で縦方向に転送されるとした。図４の平屋型における限界時間分解能は、信号電子が光の回折限界に等しい直径のＰＤを飽和ドリフト速度で水平方向に転送される場合の時間分解能として定義するのが妥当である。従ってこの場合の限界時間分解能は、縦方向転送のＰＤに対して導かれたＳＴＲに対して約１／３になる。

【0077】

従って、全Ｓｉ構造であっても平屋型にすることでＰＤでの転送時間についてはＳＴＲを達成できる。

【0078】

ただしこの場合、ＴＧの幅は５５０ｎｍ光の平均侵入深さと同オーダーである。これを１．５６μｍとする。一方、通常のイメージセンサで使われる回路要素のサイズは数１０ナノメートルから数１００ナノメートルである。従って１．５６μｍのＴＧは、通常の回路要素のサイズに比べて１から２桁大きい。

【0079】

ＴＧ単体の電気抵抗Ｒと容量Ｃは幅に比例する。従って図４の平屋型ではそれらの積であるＴＧのＲＣ遅れは非常に大きい。従って、全Ｓｉ構造の平屋型画素では、駆動電圧の送付におけるＲＣ遅れが時間分解能を抑制する上で大きな制限要因になる。

【Ｇｅ－ｏｎ－Ｓｉ構造の２階型マルチフレーミングイメージセンサ】

【0080】

図６のセンサチップ１１７ではＳｉ半導体層１１８の上にＧｅ ＰＤ１１９を載せている。いわば「２階型」である。

【0081】

２階型で、通常のＳｉ ＰＤをＧｅ ＰＤで置換するとＳＴＲを容易に実現できる。２つの理由がある。一つはＰＤ内の信号電子の垂直転送時間の短縮である。他の一つはＳｉ回路拡散層におけるＴＧのＲＣ遅れの短縮である。これらについて説明する。

【0082】

５５０ｎｍ光のＳｉに対する平均侵入深さは１５６０ｎｍである。Ｇｅでは２０ｎｍである。従ってＧｅ ＰＤの厚さはＳｉ ＰＤの厚さの１／７８程度になる。図２に示すようにＧｅとＳｉの飽和ドリフト速度には大きな差はない。

【0083】

従って５５０ｎｍ光に対してＧｅ ＰＤでの垂直転送時間はＳｉ ＰＤの場合より２桁程度小さくなる。

【0084】

ＳＴＲ（＜１０．０ｐｓ）は５５０ｎｍ光のＳｉへの平均侵入深さ１．５６μｍに対して導かれた。図２に示すように、Ｇｅの飽和ドリフト速度はＳｉのそれの約２／３である。一方、ＮＩＲと、１，２００ｎｍ以下のＳＷＩＲ（短波赤外）光のＧｅへの平均侵入深さは１μｍ（＝１．５６×２／３）以下である。従って、Ｇｅ ＰＤにより、これらの入射光に対してもＳＴＲを実現できる。

【0085】

平屋型ではＰＤもＳｉであるとすると、このＳｉ層は光電変換と信号電子の水平転送の２つの機能を持つ。一方、図６の２階型では光電変換は実質的にＧｅ ＰＤで完了している。従ってＳｉ層の役割は信号電子の水平転送だけである。

【0086】

例えば、ＰＤの直径が回折限界である５００ｎｍとするときは、Ｓｉ層の厚さは２００ｎｍ程度にできる。すなわち１．５６μｍに比べて１桁小さい。

【0087】

図６に示すように、ＴＧの幅（深さ）はＳｉ層の厚さ１１８と同じである。ＴＧを駆動するときのＲＣ遅れはＲとＣの積に比例する。従って、ＴＧのＲＣ遅れのうち、ドライバや配線のＲＣを除く、ＴＧ起源のＲＣ遅れは、図４の全Ｓｉ平屋型の場合のＲＣ遅れに対して２桁程度小さくなる。

【0088】

従って、Ｇｅ―ｏｎ－Ｓｉの２階型のセンサチップについてはＰＤでの垂直転送時間も、ＴＧの駆動におけるＲＣ遅れもＳＴＲを実現する上での大きな制約にならない。

【0089】

ただし、図４、図５の平屋型でも、ＰＤ１０４がＧｅであれば、可視光やＮＩＲ光ではＴＧの幅（＝ＰＤの厚さ）が薄くなる。従って、ＲもＣも小さくなり、相乗効果により、ＲＣ遅れがＳＴＲを実現する上での大きな障害ではなくなる。しかも、図２に示すように、Ｇｅ ＰＤに対してあるドリフト速度を達成するために必要な電界は、Ｓｉ ＰＤの場合の約１／２である。

【超高速撮影における連続撮影枚数、暗電流と読出しノイズ】

【0090】

マルチフレーミングイメージセンサでＳＴＲ撮影を目指す場合は画素からの読出しノイズと暗電流の課題は大きく軽減される。

【0091】

マルチフレーミングイメージセンサでは、取得した信号電子パケットは各画素の光電変換層に直近の画素内メモリにその場保存される。従って、ＰＤから画素内メモリへの転送に伴う読出し（転送）ノイズは十分小さい。また、撮影後の画素内メモリからの信号転送速度は十分遅くできるので、センサチップから接合したチップ等への読出しノイズも小さい。特に、センサを冷却する場合は読出しノイズを１電子以下にできる。

【0092】

通常のビデオカメラの撮影速度は３０ｆｐｓ（ｆｒａｍｅｓ ｐｅｒ ｓｅｃｏｎｄ）から１２０ｆｐｓである。暗電流をオーダー的に比較するために、代表値を１００ｆｐｓ（時間分解能１０ｍｓ）とする。

【0093】

通常の並列連続読出し高速イメージセンサで実現できる最高撮影速度は１Ｍｆｐｓ（時間分解能１μｓ）程度である。ただし、並列連続読出しイメージセンサでは撮影速度と画素数が逆比例する。最高撮影速度時の画素数は１０００画素（３０×３０画素）程度である。多くの撮影用途ではこの空間分解能では足りない。

【0094】

現実的に有効な空間分解能を確保する場合の最高撮影速度は１００ｋｆｐｓ（時間分解能１０μｓ）程度である。

【0095】

マルチフレーミングイメージセンサでは連続撮影枚数は数枚から１００枚程度と少ない。従って、マルチフレーミング超高速イメージセンサを適用せざるを得ない撮影速度領域は、並列連続読出しイメージセンサでは撮影困難な速度領域である。すなわち、時間分解能が１０μｓからＳＴＲ（１０ｐｓ）程度までの撮影速度領域である。

【0096】

このとき、マルチフレーミングイメージセンサの１フレーム当たりの暗電流は、１０ｍｓ（１００ｆｐｓ）当たりの暗電流の１／１，０００（＝１０μｓ／１０ｍｓ）から１／１，０００，０００，０００（＝１０ｐｓ／１０ｍｓ）である。

【0097】

従って、撮影速度が大きいほど１画素当たりの暗電流は小さくなる。

【0098】

また、連続読出しイメージセンサでは撮影速度を上げようとすると、各画素からセンサ外への画像信号の読出し速度を上げる必要があり、ノイズがさらに増大する。

【0099】

さらに、超高速撮影では、空間分解能についてもマルチフレーミングイメージセンサが有利である。すなわち、マルチフレーミングイメージセンサでは、画素数（空間分解能）は撮影速度に関係なく一定である。

【0100】

以上、連続撮影枚数の点では並列連続読出しイメージセンサが有利である。一方、撮影速度、空間分解能（画素数）、ノイズレベルの点でマルチフレーミングイメージセンサがはるかに有利である。

【0101】

近い将来、イメージセンサチップの接合枚数が増える。実際、デジタル回路では１０枚程度のチップを接合している場合もある。接合メモリチップを増やせば、マルチフレーミングイメージセンサの連続撮影枚数も大きくなる。

【ｐ－ｗｅｌｌに達する縦型転送ゲートを備える２階型イメージセンサ】

【0102】

特許文献１、特許文献２で開示されている画素構造では、上部の光電変換層と下部の回路拡散層をｐ－ｗｅｌｌで隔てている。ｐ－ｗｅｌｌに１個の開口（孔）を設け、光電変換層で生じた信号電子を回路拡散層に転送している。この場合、開口部とその周辺の非常に弱いｐ領域の面積は広い。

【0103】

特許文献５でも図７に示すように、ｎ型の光電変換層１２０とｐ型の回路拡散層１２１の間にｐプラスのｐ－ｗｅｌｌ１２２を設けている。このような、垂直方向の電荷移動を制限する層を「電荷移動制限層」と呼ぶことにする。

【0104】

本例ではｐ－ｗｅｌｌから成る電荷移動制限層にｐマイナスから成る開口１２４を設けている。さらにこの開口に縦型のＴＧ１２３を通している。ＴＧは酸化膜１２７で絶縁されている。

【0105】

ＴＧに高い電圧を与えるとＴＧ周辺のｐマイナス領域１２４の電位は、ｎ型の光電変換層の電位より高くなる。このとき、光電変換層への入射光１２５で生成した信号電子１２６はｐマイナス領域１２４を通って、ＴＧの周辺を伝って回路拡散層１２１に導かれる。

【0106】

特許文献１、２での開口部とその周辺の非常に弱いｐ領域の面積に比べて。開口１２４に縦型ＴＧ１２３を通して、正電圧をかけ、いわば無理やり電子を通過させる場合に必要な開口１２４の面積ははるかに小さくて良い。これにより画素面積を縮小することができる。

【0107】

一方、縦型貫通ＴＧの周囲の絶縁層と外部のＳｉ層の界面は欠陥層で、暗電流の原因となる。ただし、ＴＧの周囲に固定電荷層を挿入すればこの問題は軽減される。

【0108】

一方、特許文献１、２の構造の場合は、開口の周りの絶縁層は無い。従って、Ｓｉ層と絶縁層の界面の欠陥から生じる暗電流やトラップはない。

【先行技術文献】

【特許文献】

【0109】

【特許文献1】特許６１８８６７９号、登録日 ２０１７年８月１０日、非特権者 江藤剛治、発明者 江藤剛治・山田哲生・ヴ・ツルオン・ソン，ダオ

【特許文献2】Ｐａｔｅｎｔ Ｎｏ：ＵＳ９，５０３，６６３ Ｂ２，Ｎｏｖ．２２，２０１６，Ａｐｐｌｉｃａｎｔ：Ｔａｋｅｈａｒｕ Ｅｔｏｈ，Ｉｎｖｅｎｔｏｒｓ：Ｔａｋｅｈａｒｕ Ｅｔｏｈ；Ｔｅｔｓｏ Ｙａｍａｄａ；Ｄａｏ Ｖｕ Ｔｒｕｏｎｇ Ｓｏｎ．

【特許文献3】特願２０２３－７６９７２、出願日 ２０２３年５月８日、出願者 武藤秀樹、発明者 武藤秀樹、江藤剛治、シャルボン・エドアルド

【特許文献4】特許５１３６０８１号、登録日 ２０１２年１１月２２日、特許権者 ソニー株式会社、発明者 平野智之

【特許文献5】特許５４０１９２８号、登録日 ２０１３年１１月８日、特許権者 ソニー株式会社、発明者 山田明大

【非特許文献】

【0110】

【非特許文献1】Ｔ．Ｇ．Ｅｔｏｈ，ｅｔ ａｌ．，Ｔｈｅ Ｔｈｅｏｒｅｔｉｃａｌ Ｈｉｇｈｅｓｔ Ｆｒａｍｅ Ｒａｔｅ ｏｆ Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒｓ，Ｓｅｎｓｏｒｓ，ｖｏｌ．１７，Ｎｏ．３，４８３，２０１７．

【非特許文献2】Ｍ．Ｈ．Ｊｏｎｅｓ ａｎｄ Ｓ．Ｈ．Ｊｏｎｅｓ，Ｏｐｔｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｓｉｌｉｃｏｎ，Ｖｅｒｇｉｎｉａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ．（ａｃｃｅｓｓｅｄ ｏｎ １３ Ｊａｎｕａｒｙ ２０１７：ｎｏ ｍｏｒｅ ａｃｃｅｓｓｉｂｌｅ）．

【非特許文献3】Ｍ．Ａ．Ｇｒｅｅｎ，Ｓｅｌｆ－ｃｏｎｓｉｓｔｅｎｔ ｏｐｔｉｃａｌ ｐａｒａｍｅｔｅｒｓ ｏｆ ｉｎｔｒｉｎｓｉｃ ｓｉｌｉｃｏｎ ａｔ ３００ Ｋ ｉｎｃｌｕｄｉｎｇ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｆｉｅｎｔｓ，Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ＆ Ｓｏｌａｒ Ｃｅｌｌｓ，Ｖｏｌ．９２，Ｎｏ．１１，１３０５－１３１０（２００８）．

【非特許文献4】Ｈａｎｄｂｏｏｋ ｏｆ Ｏｐｔｉｃａｌ Ｃｏｎｓｔａｎｔｓ ｏｆ Ｓｏｌｉｄｓ，ｅｄｉｔｅｄ ｂｙ Ｅｄｗａｒｄ Ｄ．Ｐａｌｉｋ，Ａｃａｄｅｍｉｃ Ｐｒｅｓｓ Ｉｎｃ．，（１９８５）．

【非特許文献5】江藤剛治、超高速カメラ開発の歴史と展望、応用物理、９０巻６号、３３２－３３８頁、２０２１年．

【非特許文献6】Ｑｉｍｉｎｇ Ｌｉ，ｅｔ ａｌ．，Ｍｏｒｐｈｏｌｏｇｉｃａｌ ｅｖｏｌｕｔｉｏｎ ａｎｄ ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｏｆ Ｇｅ ｉｓｌａｎｄｓ ｇｒｏｗｎ ｏｎ ｃｈｅｍｉｃａｌｌｙ ｏｘｉｄｉｚｅｄ Ｓｉ（１００）ｂｙ ｍｏｌｅｃｕｌａｒ－ｂｅａｍ ｅｐｉｔａｘｉ，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．９８，Ｎｏ．７，０７３５０４（２００５）．

【非特許文献7】上村昌己、山華雅司、内藤達也、Ａｌ２Ｏ３固定電荷層適用における裏面照射型ＣＭＯＳイメージセンサ暗電流低減についての検討、第６３回応用物理学会春季学術講演会講演予稿集、２０ａ－Ｓ４２２－１２，２０１６．

【非特許文献8】Ｔ．Ｇ．Ｅｔｏｈ，ｅｔ ａｌ．，Ｌｉｇｈｔ－ｉｎ－Ｆｌｉｇｈｔ Ｉｍａｇｉｎｇ ｂｙ ａ Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒ：Ｔｏｗａｒｄ ｔｈｅ Ｔｈｅｏｒｅｔｉｃａｌ Ｈｉｇｈｅｓｔ Ｆｒａｍｅ Ｒａｔｅ，Ｓｅｎｓｏｒｓ，Ｖｏｌ．１９，Ｎｏ．１０，２２４７（２０１９）．

【発明の概要】

【発明が解決しようとする課題】

【0111】

２つの課題を解決する。

【0112】

特許文献３では図４に示す縦型ＴＧを用いた平屋型のマルチフレーミングイメージセンサが開示されている。この発明では、平面的に見て受光面の外部に縦型ＴＧ１０５、１０６、１０７や画素内メモリおよび画素外への読出し回路ＯＣ１０８、１０９、１１６がある。従って受光面の外部の回路要素の面積分だけ画素サイズが大きくなる。

【0113】

本発明の第１の課題は縦型ＴＧの利点を活かしつつ、マルチフレーミングイメージセンサの画素サイズを縮小することである。

【0114】

非特許文献５等では、Ｇｅ－ｏｎ－Ｓｉ構造のマルチフレーミングイメージセンサが開示されている。このイメージセンサにより、可視光、ＮＩＲ、１２００ｎｍ以下のＳＷＩＲ光に対してＳＴＲを実現できる。

【0115】

第２の課題は、Ｇｅ ＰＤ光電変換層とＳｉ回路拡散層の界面の結晶欠陥に伴う暗電流の抑制である。

【課題を解決するための手段と効果】

【0116】

第１の課題の解決手段は以下の通りである。

【0117】

ｎ型もしくはｐ型の光電変換層、光電変換層とは逆の型の半導体から成る電荷移動制限層、および回路拡散層を積層して成る画素において、回路拡散層を垂直方向に貫通し、光電変換層の中心から放射方向の等距離に位置するｍ（ｍ≧３）個の電荷移動禁止層の開口を備え、前記の開口の各々に達する縦型ＴＧを備える。

【0118】

第１の課題の解決手段の効果は以下の通りである。図４に開示した縦型ＴＧを備える画素構造では、光電変換層の外部に縦型ＴＧや読出し回路ＯＣ等の回路要素が配置されている。第１の課題の解決手段により、これらの回路要素が光電変換層の下部に配置される。従って、開口率を１００％、もしくは１００％に近い値にできる。従って、集光のためのオンチップマイクロレンズが実質的に不要になる。また、同一の受光面積に対して画素数を大きくできる。

【0119】

第２の課題の解決手段は以下の通りである。

【0120】

光電変換層、酸化膜からなる電荷移動制限層、および回路拡散層を積層して成る画素において、前記の電荷移動禁止層にｍ（ｍ≫３）個の微細な開口を備えるとともに、非開口部分に信号電荷に対して反発力を生じる層を備える。

【0121】

第２の課題の解決手段の効果は以下の通りである。開口サイズと開口のピッチが実質的に２５ナノメートル以下であれば、開口部を起点とするＴｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎの生成が抑制される。また、近年のイメージセンサプロセスの最小ノードは２０ナノメートル程度であるから、開口サイズが同程度であれば、本発明の実用化に寄与する。さらに１０ナノメートル以下であればＭｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎの生成も抑制されるのでなお好適である。

【0122】

また、非開口部分に備えた信号電荷に対して反発力を生じる層により、電荷移動禁止層部分の上下、および開口部の端面の結晶欠陥層への信号電荷の接近が抑制される。これにより、これらの欠陥層に起因する大きな暗電流や信号電子のトラップおよび再放出が抑制される。

【0123】

光電変換層としては，シリコンに代えてゲルマニウムやＩｎＧａＡｓを用いると１２００ｎｍ程度までの入射光に対してＳＴＲを実現できる。また信号電荷が電子の場合には、反発力を生じる層として酸化アルミニウムや酸化ハフニウム等の固定電荷層、または酸化シリコン層の周囲に注入したボロンイオン層が好適である。

【図面の簡単な説明】

【0124】

【図1】シリコンの波長と吸収係数の関係

【図2】シリコンとゲルマニウムの電界とドリフト速度の関係

【図3】Ｓｉ結晶上の酸化膜薄層に開けた小孔から成長したＧｅ結晶のＴＥＭ像

【図4】特許文献３に開示されているイメージセンサの画素の平面図と断面図

【図5】接合チップを備えるマルチフレーミングイメージセンサの１画素の断面図

【図6】Ｇｅ－ｏｎ－Ｓｉマルチフレーミングイメージセンサの１画素の断面図

【図7】特許文献５に開示されているイメージセンサの画素の断面図

【図8】本発明の第１の実施の形態のイメージセンサの１画素

【図9】本発明の第２の実施の形態のイメージセンサの１画素

【図10】本発明の第２の実施の形態の電荷移動制限層の説明図

【図11】本発明の撮影装置の説明図

【発明を実施するための形態】

【第１の実施の形態】

【第１の実施の形態の構造】

【0125】

図８は本発明の第１の実施の形態の説明のための図である。この図は第１の実施の形態のセンサチップの１画素を示す。第１の実施の形態はＳｉ半導体から成る。

【0126】

図８（ａ）は平面図１２８を示す。図８（ｂ）１２９と図８（ｃ）１３０は図８（ａ）の平面図に示されている点線１３１と点線１３２に沿う断面図を示す。

【0127】

図８（ｂ）と図８（ｃ）で、上面が受光面１３３である。センサチップは、上面から順に、酸化シリコンからなる保護層１３４、基本的にｎ型のＳｉから成る光電変換層１３５、ｐ型のＳｉから成る電荷移動制限層１３６、ｐ型の回路拡散層１３７、酸化シリコン中の配線から成る配線層１３８から成る。

【0128】

光電変換層１３５はｎマイナス層１３９、とｎプラス層１４０、および表層のボロンイオンをドープしたｐ層１４１から成る。

【0129】

８個の縦型ＴＧ１４２はポリシリコンから成る。８個のＴＧは、水平方向には、光電変換層の中心から放射方向の等距離に配置されている。垂直方向には、回路拡散層１３７を貫通し、電荷移動制限層１３６に達している。ＴＧは酸化シリコン薄層１４３で絶縁されている。電荷移動制限層の大部分はｐプラスである。しかし、ＴＧが到達する部分１４４の濃度はｐマイナスである。

【0130】

各ＴＧの外側には信号電子パケットの保存ゲート（Ｓｔｏｒａｇｅ Ｇａｔｅ，ＳＧ）１５６が配置されている。

【0131】

図８（ａ）の平面図に、４個のコーナー部１５７の１個を点線の円で示している。コーナー部には、アウトプットゲート（Ｏｕｔｐｕｔ Ｇａｔｅ， ＯＧ）１４５、ＦＤ１４６、リセットゲート（Ｒｅｓｅｔ Ｇａｔｅ， ＲＳ）１４７，リセットドレーン（Ｒｅｓｅｔ Ｄｒａｉｎ， ＲＤ）１４８を備える。

【0132】

画素中心にはセンタードレーン（Ｃｅｎｔｅｒ Ｄｒａｉｎ， ＣＤ）１４９を備える。ＣＤの上部のｐプラス層１５０は回路拡散層とＣＤを電気的に分離している。

【0133】

ＴＧ、ＯＧ、ＦＤ、ＲＳ、ＲＤ、ＳＧ、ＣＤと接合チップ１５２、１５３（図５に記載）間は銅配線１５１で電気的に接合されている。また、表面側からはアルミニウム配線１５４で、入射光で生成する電子・ホールペアからホールを排出する。

【0134】

また、連続する画像信号間のクロストーク防止のため、ｐプラス型の分離層１５５を設けている。

【0135】

図５の接合チップ１５２、１５３内の回路１１４、１１５の説明はイメージセンサのセンサ部に関する通常の特許文書では省略されているので本明細書でも記載を省略している。

【0136】

図８のセンサは波長４５０ｎｍから６５０ｎｍまでの可視光による撮影を目的とする。

【0137】

画素サイズは１０μｍ×１０μｍである。２酸化シリコン保護膜１３４の厚さは１０ｎｍである。Ｓｉ光電変換層１３５の厚さは７μｍである。電荷移動制限層１３６の厚さは０．５μｍである。回路拡散層１３７の厚さは１μｍである。配線層１３８の厚さは０．５μｍである。

【0138】

従って、Ｓｉ層の総厚は８．５（＝７＋０．５＋１）μｍである。

【第１の実施の形態の動作】

【0139】

入射面１３３にコンタクト１５４を通じて－１０Ｖの電圧を加える。また、リセットドレーンＲＤ１４８およびセンタードレーンＣＤ１４９には０Ｖを加える。

【0140】

撮影時は、縦型転送ゲートＴＧ１４２にはＶＨとして３Ｖを加える。またＶＬとして１Ｖを加える。

【0141】

従って、光電変換層には約１．４３Ｖ／μｍ（≒（３―（－１０））／７）の電界がかかる。この値は真正Ｓｉの飽和電界２．５Ｖ／μｍ（図２参照）の約６０％である。

【0142】

飽和電界より低い理由は以下の通りである。光電変換層の下層にはｎプラス型の不純物がドープされている。このため、真性Ｓｉ層の場合に比べて飽和電界が小さい。また飽和電界では、暗電流やリーク電流が大きくなる。

【0143】

撮影開始時は、８個の保存ゲートＳＧ１５６にはＶＨを、８個のＴＧ１４２にはＶＬを加えている。８個のアウトプットＯＧ１４５の電圧は一定である。

【0144】

撮影開始の瞬間に、１個のＴＧに加える電圧をＶＬからＶＨに変える。入射光で生成した信号電子は電荷移動制限層上を前記のＶＨを加えたＴＧに向かって移動する。次に、前記のＴＧの側面のｐマイナス領域１４４を通って回路拡散層１３７に移動する。次に、前記のＴＧの底面の上層に移動する。次いで、前記のＴＧに隣接する保存ゲートＳＧ１５６に移動する。次に、前記のＴＧの電圧をＶＬに戻す。これにより、１個の信号電子パケットが、一旦、前記のＳＧ上に保存される。

【0145】

残りの７個のＴＧに順次ＶＨを加え、ＶＬに戻すと、８個のＳＧに信号電子パケットが保存される。これにより、連続８枚の画像信号がセンサチップ上に保存される。

【0146】

次に、８個のＳＧに保存された信号電子パケットを電圧変換して接合チップ１５３に転送する。以下でこの動作を説明する。

【0147】

コーナー部１５７には、２個のＯＧ１４５に対して、１組のＦＤ１４６、ＲＳ１４７、ＲＤ１４８を備える。これによって信号読出し部の回路要素数と各画素に接続する配線数を減らすことができる。これによって、画素サイズを縮小できる。

【0148】

一方、接合チップへの信号の転送動作には工夫が必要である。撮影直後に１個のコーナー部１５７の直前の２個のＳＧ１５６のうちの１個にＶＬを加える。前記のＳＧに加えたＶＨにより保存されていた信号電子パケットは隣接するアウトプットゲートＯＧ１４５の電位障壁を超えてＦＤ１４６に流入する。

【0149】

信号電子パケットの流入により、ＦＤの電位が低下する。この電位変化を電流増幅し、電圧変換して、接合チップ１５３上のメモリ領域１１５（例を図５に記載）上で保存する。上記の、１個のＳＧに保存されていた信号電子パケットをＦＤで読み出す技術はイメージセンサ分野では汎用技術である。

【0150】

２個のＯＧ１４５のうちの他の１個についても同じ動作を繰り返す。これにより、１個のコーナー部１５７のＦＤに接続する２個のＳＧに保持されていた画像信号は接合チップ１５３上のメモリ領域１１５に保存される。その時点では残りの６個の画像信号はまだ６個のＳＧ上に保存されている。

【0151】

最初の２個の信号の読出し直後に、前記のコーナー部１５７に接続するＴＧ１４２、ＯＧ１４５、ＳＧ１５６、ＲＳ１４７をＶＨに固定する。これにより、残りの６個の画像信号の転送中に光電変換層１３５で生成した暗電流は、前記のコーナー部１５７を経由してセンサチップ外に排出される。すなわちドレーンとして機能する。

【0152】

ＯＧの電圧は一定に保たれている。ＦＤでの変換誤差を抑制するためである。ドレーンの経路として使用中はＳＧの電圧はＶＨに保たれている。従って、光電変換層で生成し続ける電子が溜まり、満杯になる。それ以後に流入する暗電流はＯＧを越えてＲＤから自然に流出する。

【0153】

前記のコーナー部１５７の各ゲート電圧は上記の条件に保ったままで、引き続き残りの６個の画像信号パケットを接合チップに読み出す。

【0154】

以上により、センサチップ上の各画素から８個の画像信号が接合チップに送られ、記録される。

【0155】

その後、接合チップ上に保存された画素数×８個の画像信号を十分低速で接合チップから、イメージセンサ外に読み出す。

【0156】

撮影直前の撮影待機時間中は、センサチップを空乏化しておく必要がある。この間は８個のＴＧと４個のＲＳをＶＨにする。８個のＳＧには交互にＶＨとＶＬを加える。これにより、ＳＧに蓄積する暗電流やリーク電流を隣接するＯＧを越えて、ＲＤから連続的には排除する。これにより、光電変換層が空乏状態に保たれる。またＳＧへの暗電流の蓄積を防ぐことができる。

【0157】

ＣＤの電圧は撮影中はＶＬに保つ。撮影待機時間中はＶＨに保つ。これにより、撮影前の回路拡散層での暗電流の蓄積を防ぐ。

【0158】

撮影後に、接合チップ上の画像信号メモリに保存されている画像信号をセンサチップ外に読み出す。

【0159】

以上により、第１の実施の形態では、実質的に開口率１００％で、マルチフレーミング動作による超高速撮影ができる。

【0160】

第１の実施の形態の動作は上記の例に限らない。

【0161】

再現性現象の撮影では、撮影動作を繰り返して信号電子を、ＳＧ上で積算することもできる。

【0162】

また、接合チップに１６個以上のアナログ、もしくはデジタルメモリを備えるときは、画像信号を連続的に接合メモリに送って連続１６枚以上の画像を撮影することもできる。

【0163】

この場合、各ＳＧに一旦保存された画像信号を接合チップに転送する時の転送時間は、残りの７個のＳＧに信号電子を記録するまでに完了すれば良い。従って理論的には撮影時間間隔の８倍の時間でＳＧから接合チップに信号を転送できる。

【0164】

センサチップのＰＤと読出し回路が１組の場合でも接合チップには多数のメモリを作り込むことはできる。しかし、１画素のサイズは接合チップ上のメモリ数が大きいほど大きくなる。

【0165】

これにより、画素面積が広くなるのであれば、センサチップをマルチフレーミング構造にできる。

【0166】

これにより、センサチップから接合チップへの信号転送速度をセンサチップ上のフレーム数に比例して低速化できる。このとき、転送に伴うノイズは転送速度の平方根に逆比例して小さくなる。

【0167】

また、第１の実施の形態から派生する実施の形態もある。

【0168】

ＴＧは、光電変換層の中心から等距離にあるｍ（ｍ≧３）個の他に、配置されていても良い。撮影枚数の増加、ドレーン機能の付加、参照信号電子パケットの導入等の効果がある。

【0169】

電荷移動制限層１３６と回路拡散層１３７のｐ型不純物濃度は同じであっても良い。この場合は電荷移動制限層と回路拡散層が一つの層となる。ただしＴＧを囲む小領域１４４は、信号電子の通過を許容するためにｐマイナス型である。この場合は、信号電子の転送にはＴＧの電圧振幅（ＶＨ－ＶＬ）を非常に大きくする必要がある。

【0170】

前記のＴＧを囲む小領域は、実際には真性Ｓｉで設計する。プロセス中に周辺のｐ型不純物がＴＧ周辺に拡散するのでｐマイナス領域となる。

【0171】

またＴＧは、ポリシリコンではなく、金属であっても良い。

【0172】

ただし、これらの第１の実施例の派生型では、８枚の連続する画像信号間のクロストークの抑制や、リーク電流の抑制等のための設計条件の調整が必要である。第１の実施例はこれらの調整にほとんど考慮することなく設計、生産ができる。

【0173】

さらに、電荷移動制限層１３６は絶縁層であっても良い。ただしＴＧを囲む小領域は半導体層からなる絶縁層の開口部でなければならない。

【0174】

電荷移動制限層が絶縁層である場合でも、平面型のＴＧを使う場合に比べてＴＧ周辺の電荷収集のための開口領域１４４の面積を縮小できる。

【0175】

この場合は、第２の実施の形態で開示されるように、絶縁層からなる電荷移動制限層の開口部以外の領域には、電子の接近を抑制する固定電荷層を備えることが好適である。

【0176】

この場合は、光電変換層はＳｉでなく、Ｇｅであっても良い。

【第２の実施の形態】

【第２の実施の形態の構造】

【0177】

図９は本発明の第２の実施の形態を示す。図９（ａ）は断面図１５８、図９（ｂ）は平面図１５９を示す。ただし中心線からの片側半面を示す。

【0178】

また図１０は、図９中に楕円１６０で囲んだ領域の説明図である。

【0179】

第１の実施の形態と第２の実施の形態の主要な相違点は以下の通りである。

【0180】

光電変換層１６１がＧｅ半導体である。

【0181】

光電変換層１６１とＳｉからなる回路拡散層１６３の境界の電荷移動制限層１６４は、図１０に示すように、２酸化シリコン層１６５と酸化アルミニウム層１６７を積層して成る。酸化アルミニウム層の固定電荷が信号電子の反発層１６２を形成する。

【0182】

前記の電荷移動制限層１６４は直径５ｎｍのｍ（ｍ≫３）個の開口１６６を備える。

【0183】

その他の特徴は以下の通りである。

【0184】

光電変換層１６１は画素の中央部を占める。従って光電変換層の側方の周辺領域１６８の表面は遮光層１６９で覆われている。

【0185】

光電変換層１６１の側面１７０と表層１７１は積層した絶縁層である。前記の絶縁層は酸化アルミニウム１７３と２酸化ゲルマニウム１７４からなる。

【0186】

本実施の形態では側面１７０の側方の外部の周辺領域１６８もＧｅである。周辺領域１６８と下層のＳｉ回路拡散層１６３の間の絶縁層１７５は２酸化シリコン１７２と２酸化ゲルマニウム１７４との層からなる。しかし開口はない。

【0187】

第１の実施の形態では縦型ＴＧ１４２は回路拡散層を貫通している。しかし、第２の実施の形態ではＴＧ１７６は回路拡散層１６３中に延在している。しかし、電荷移動制限層１６４には届いていない。

【0188】

他の構造は、図８に示す第１の実施の形態と同じである。従って、図８と図９の共通の回路要素については図８で用いた参照番号と同じ番号を付す。

【0189】

図８にはゲート間の隔離のためのｐプラス領域１５５が記載されている。

【0190】

第２の実施の形態でも前記のゲート間の隔離のためのｐプラス領域を備える。ただし、図９ではその記載を省略している。

【0191】

光電変換層１６１の厚さ１７７は１μｍである。回路拡散層１６３の厚さ１７８は０．５μｍである。配線層１７９の厚さは０．５μｍである。

【0192】

画素サイズ１８０は３μｍである。受光面サイズ１８１は１．８μｍである。

【0193】

電荷移動制限層１６４の２酸化シリコン１６５と酸化アルミニウム１６７の厚さは２ｎｍである。

【0194】

光電変換層の側方の縦型の１層の酸化アルミニウム層１７３と２層の酸化ゲルマニウム層１７４の厚さは１０ｎｍである。また、Ｇｅ層の表層の酸化アルミニウム層１７３と酸化ゲルマニウム層１７４の厚さも１０ｎｍである。

【0195】

最表層１８２は厚さ２０ｎｍの２酸化シリコンからなるスクラッチ保護層である。

【第２の実施の形態の動作】

【0196】

光電変換層１６１はｎマイナス型のＧｅ層である。回路拡散層１６３はｎマイナス型のＳｉ層である。ただし、回路拡散層には図８に示しているｐプラス層のゲート間隔離層１５５が配置されている。ただし、図９では記載を省略している。

【0197】

表面側のコンタクト１５４に０Ｖを加える。リセットドレーンＲＤ１４８に４Ｖを加える。

【0198】

転送ゲートＴＧ１７６の電圧はＶＬ＝１Ｖ、ＶＨ＝３Ｖである。

【0199】

撮影中のセンタードレーンＣＤ１４９の電圧はＶＬ＝３Ｖである。撮影前と撮影後はＶＨ＝５Ｖである。ＣＤの表面にｐプラス層１５０を備えているので、ＣＤ上方の回路拡散層に対する電位（実効電圧）はＶＬに対して約２Ｖ、ＶＨに対して約４Ｖになる。

【0200】

ＣＤのＶＬに対する実効電圧２Ｖは、ＴＧのＶＨ＝３ＶとＶＬ＝１Ｖの中間電圧である。

【0201】

ＣＤのＶＨに対する実効電圧４ＶはリセットドレーンＲＤの電圧である。

【0202】

従って、光電変換層１６１の表面の電圧０Ｖと回路拡散層１６３の平均電圧２Ｖの間には垂直方向に平均２Ｖ（＝４―２）の電圧差が加わっている。

【0203】

ただし、図１０に示すように、電荷移動制限層には酸化アルミニウムによる固定電荷領域１６７が広がっている。また開口部の直径は５ｎｍであるが実効的な開口直径は約３ｎｍ以下である。これらが縦方向の非常に強い電界抑制要因となる。

【0204】

従って、光電変換層に働く縦方向の電位差は２Ｖの数分の１である。

【0205】

実効電位差の正確な調整は難しい。２Ｖの１／３から１／５程度とすると光電変換層の縦方向実効電位差は０．６７Ｖから０．２Ｖとなる。

【0206】

光電変換層の厚さは１μｍであるので縦方向実効電界は０．６７Ｖ／μｍから０．２Ｖ／μｍとなる。この値は図２に示すＧｅの飽和電界０．４Ｖ／μｍと同オーダーである。

【0207】

次に回路拡散層の水平電界について説明する。ＴＧはＶＨ＝３Ｖ、ＶＬ＝１Ｖであるから、水平電位差は２Ｖである。光電変換層の直径は１．８μｍであるから、直径に対する平均水平電界は１．１１Ｖ／μｍ（＝２／１．８）である。ただし、ＶＨを加えるＴＧに隣接するＴＧとの距離は近いので、その間の平均電界は飽和電界２．５Ｖ／μｍに近い値となる。全体的に飽和電界以下になるので、これが安全側の設計である。

【0208】

次にＣＤの役割について説明する。ＣＤには２つの役割がある。その一つは回路拡散層１６３の水平電界をできるだけ一定化することである。経路の両端の電位が固定されているとき、理論的に、電界一定（直線電位）が信号電子の移動時間を最小化する。すなわち、図２に示すように、ドリフト速度は電界に対して指数関数的に増大する（半対数図上で直線）。従って、電子の転送区間のうちの一部の区間の電界が小さいとき、これが全体的な転送時間の増大の原因となる。まず、水平電位の直線化の技術について説明する。

【0209】

まず、中央のｐプラス領域１５０およびＣＤ１４９がいずれも無い場合について説明する。この場合、水平電位は直線的にはならない。

【0210】

実際の形状は、ＶＬ＝１ＶのＴＧの位置を頂点として、ＶＬ＝１ＶのＴＧからＶＨ＝３ＶのＴＧに向かって増大する放物線状の電位曲線になる。

【0211】

すなわち、ＶＬ＝１Ｖを加えた７個のＴＧから画素中央付近に向かう電界が小さく、画素中央付近からＶＨ＝３Ｖを加えた１個のＴＧに向けての電界だけが大きくなる。
中央にｐプラス領域を備えることで実効的な電位が約２Ｖになり、水平方向の電界を直線に近付けることができる。

【0212】

ＣＤのもう一つの役割は、撮影の前と後に生成する暗電流のセンサチップ外への排出である。そのため、撮影待機中と撮影直後にはＣＤに５Ｖを加える。この電圧は実効的にリセットドレーンＲＤの電位４Ｖに相当する。

【0213】

暗電流はＣＤの周辺にある程度蓄積する。これにより、ＣＤ周辺の電位が低下する。
このとき、ＣＤ周辺とＣＤの電圧差が大きくなり、暗電流はＣＤを経由してセンサ外に排出される。

【0214】

周辺領域１６８の電位は０Ｖである。隣接する光電変換層１６１の底部は撮影中は約０．５Ｖである。回路拡散層の上層の電位はもっと高い。このため、周辺領域１６８の内部で循環電流が生じる。

【0215】

循環電流の生成を最小限に抑制するために、周辺領域１６８はできるだけ高抵抗にする。一方、絶縁体であると帯電が起きる。従って、本実施の形態の周辺領域１６８は真性ゲルマニウムである。

【0216】

第２の実施の形態のその他の動作については第１の実施の形態と同じであるから説明を省略する。

【その他の実施の形態】

【0217】

図１０で周辺領域１６８には光電変換層１６１より低い電圧を与えても良い。光電変換層の側面の絶縁層１７０に対する電子の接近を抑制できる。

【0218】

また光電変換層と周辺領域は連結していても良い。ただし、光電変換層の側面の絶縁層１７０は画素境界に移す。絶縁層に代えて、ポリシリコン等から成る導電性の層とし、負電圧を与えても良い。この場合も遮光層はある方が好適である。

【0219】

光電変換層はＩｎＧａＡｓで、回路拡散層はＩｎＰでも良い。

【0220】

固定電荷層は酸化ハフニウムでも良い。またボロンイオンの注入で固定電荷層に代えても良い。

【0221】

図１０では電荷移動禁止層は２酸化シリコンと酸化アルミニウムを積層してなるが、酸化アルミニウムまたは酸化ハフニウムの単層でも良い。

【撮影装置】

【0222】

本特許技術における、受光面の画素配置、撮影装置の構成、及び操作の方法は、ブランチング型のマルチフレーミングイメージセンサの基本特許である特許文献１及び特許文献２で詳述している。

【0223】

以下では図１１に示す本発明の第１の実施の形態の撮影装置の構成について簡単に説明する。撮影装置１８３は光学系１８４とカメラ本体１８５で構成されている。

【0224】

カメラ本体は本発明の第１の実施の形態のイメージセンサ１８６、ＡＦＥ（アナログフロントエンド回路）１８７、駆動回路１８８、画素構成回路１８９、ＤＳＰ（デジタル信号処理回路）１９０、画像表示回路１９１を備える。

【0225】

イメージセンサは１２００×７００の画素からなる画素アレイ１９２、駆動信号受信回路１９３および撮影信号送付回路１９４を備える。

【0226】

ＡＦＥはＴＧ（タイミングジェネレータ）と初段画像信号記録手段を備える（図には記載していない）。ＴＧで生成した信号に従って駆動回路でイメージセンサの駆動信号が作られる。また撮影した画像信号のイメージセンサからの読出しを行う。

【0227】

画素構成回路で画像信号が並べ替え、ＤＳＰでデジタル画像信号に変換した後、画像表示回路で表示速度等を合わせた画像信号として外部のモニターや記録装置（表示されていない）に出力する。

【適用分野】

【0228】

高速ビデオカメラは物体の運動、高速流れ、衝撃波、衝突に伴う変形等の機械工学系の研究や技術開発に使われることが多い。本発明の高速マルチフレーミングカメラは、これまでの高速ビデオカメラより数桁速いので、これまで高速撮影の適用分野としては想像できなかった幅広い適用分野を創造する。

【0229】

１例を上げる。既存技術で本発明のイメージセンサを作ると１００ｐｓの時間分解能を達成できる。原理的にはごく近い将来１０ｐｓを達成できる。また１００ｐｓの時間分解能の撮影であっても、１００回以上繰り返すと誤差は１／１０以下になり、時間分解能１０ｐｓ相当の現象解析ができる。

【0230】

１０ｐｓで光（Ｘ線、ガンマ線等を含む）は人体中を約２．３ｍｍ進む。ＴＯＦ ＰＥＴ（Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｐｏｓｉｔｒｏｎ Ｅｍｉｓｓｉｏｎ Ｔｏｍｏｇｒａｐｈｙ）に適用すると、これまでのような、患部から発する多数のガンマ線の交点から位置を特定する方法に加えて、センサから患部までの距離を知ることができるので、ガン検出の確率と精度を各段に向上させることができる。

【符号の説明】

【0231】

１００ シリコンに対する電界Ｅとドリフト速度Ｖの関係
１０１ シリコン上の薄層酸化膜の微細な開口から成長したゲルマニウム結晶の無欠陥領域
１０２ ＰＤの直径
１０３ 断面図の位置を示す一点鎖線
１０４ フォトダイオード（ＰＤ）
１０５、１０６、１０７ 縦型転送ゲート（ＴＧ）
１０８、１０９、１１３ 読出し回路（ＯＣ）
１１０ フローティングディフュージョン（ＦＤ）
１１１ リセットゲート（ＲＳ）
１１２ リセットドレーン（ＲＤ）
１１３ センサチップ
１１４ 駆動回路
１１５ 画像信号処理回路（メモリを含む）
１１６ ドレーン用の読出し回路ＯＣ
１１７ センサチップ
１１８ センサチップのＳｉ回路拡散層
１１９ Ｇｅ ＰＤ
１２０ ｎ型の光電変換層
１２１ ｐ型の回路拡散層
１２２ ｐ－ｗｅｌｌから成る電荷移動制限層
１２３ 縦型のＴＧ
１２４ ｐマイナスから成る電荷移動制限層の開口
１２５ 入射光
１２６ 信号電子
１２７ 酸化膜
１２８ 第１の実施の形態の平面図
１２９ 平面図１２８上の点線１３１に沿う断面図
１３０ 平面図１２８上の点線１３２に沿う断面図
１３１、１３２ 平面図１２８上の断面図の位置を示す点線
１３３ 受光面
１３４ 酸化シリコンからなる保護層
１３５ ｎ型のＳｉから成る光電変換層
１３６ ｐ型のＳｉから成る電荷移動制限層
１３７ ｐ型の回路拡散層
１３８ 配線層
１３９ ｎマイナス層
１４０ ｎプラス層
１４１ 表層のボロンイオンをドープしたｐ層
１４２ 縦型ＴＧ
１４３ ＴＧのまわりの絶縁層
１４４ ＴＧが到達する部分のｐマイナス領域
１４５ アウトプットゲート（ＯＧ）
１４６ フローティングディフュージョン（ＦＤ）
１４７ リセットゲート（ＲＳ）
１４８ リセットドレーン（ＲＤ）
１４９ センタードレーン（ＣＤ）
１５０ ＣＤの上部のｐプラス層
１５１ 銅配線
１５２ 駆動回路用接合チップ
１５３ 画像信号処理回路用接合チップ
１５４ 表面側のアルミニウム配線コンタクト
１５５ 隔離のためのｐプラス領域
１５６ 各ＴＧの外側の信号電子パケットの保存ゲート（ＳＧ）
１５７ 平面図のコーナー部を示す点線の円
１５８ 本発明の第２の実施の形態の断面図
１５９ 本発明の第２の実施の形態の中心線からの片側半面の平面図
１６０ 本発明の第２の実施の形態の電荷移動制限層の説明の対象領域
１６１ Ｇｅ半導体からなる光電変換層
１６２ 信号電子の反発層
１６３ Ｓｉからなる回路拡散層
１６４ 電荷移動制限層
１６５ 電荷移動制限層を構成する２酸化シリコン層
１６６ 電荷移動制限層の開口
１６７ 電荷移動制限層を構成する酸化アルミニウム層
１６８ 光電変換層の側方の周辺領域
１６９ 光電変換層の表面の遮光層
１７０ 光電変換層の側面
１７１ 光電変換層の表層
１７２ ２酸化シリコン層
１７３ 酸化アルミニウム層
１７４ ２酸化ゲルマニウム層
１７５ 光電変換層の外部の周辺領域の絶縁層
１７６ 縦型ＴＧ
１７７ 光電変換層１６１の厚さ
１７８ 回路拡散層１６３の厚さ
１７９ 配線層
１８０ 画素サイズ
１８１ 受光面サイズ
１８２ 表層の２酸化シリコンからなるスクラッチ保護層
１８３ 撮影装置
１８４ 光学系
１８５ カメラ本体
１８６ 第１の実施の形態のイメージセンサ
１８７ ＡＦＥ（アナログフロントエンド回路
１８８ 駆動回路
１８９ 画素構成回路
１９０ ＤＳＰ（デジタル信号処理回路）
１９１ 画像表示回路
１９２ 画素アレイ
１９３ 駆動信号受信回路
１９４ 撮影信号送付回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】