知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025104903
(43)【公開日】2025-07-10
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20250703BHJP
【ＦＩ】
H02M3/28 D
H02M3/28 H
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023223076
(22)【出願日】2023-12-28
(71)【出願人】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100123102
【弁理士】
【氏名又は名称】宗田 悟志
(72)【発明者】
【氏名】松本 光介
(72)【発明者】
【氏名】花村 賢治
(72)【発明者】
【氏名】廣田 翔吾
(72)【発明者】
【氏名】松井 亮二
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AA19
5H730AS01
5H730AS04
5H730AS05
5H730AS17
5H730BB27
5H730DD03
5H730DD04
5H730EE07
5H730EE13
5H730FD01
5H730FD11
5H730FD31
(57)【要約】
【課題】ＤＡＢコンバータにおいて、偏磁抑制と高効率化を両立させる。
【解決手段】ＤＡＢコンバータにおいて、制御回路（１３）は、第１直流部（Ｅ１、Ｃａ）から第２直流部（Ｅ２、Ｃｂ）へ降圧して電力を伝送する場合、第１直流部（Ｅ１、Ｃａ）と絶縁トランス（ＴＲ１）の二次巻線（ｎ２）が導通する第１の期間と、絶縁トランス（ＴＲ１）の一次巻線（ｎ１）の両端が第１ブリッジ回路（１１）内で短絡する第２の期間と、を含むように制御する。制御回路（１３）は、第１の期間から第２の期間に遷移する際に第１ブリッジ回路（１１）に設定する第１のデッドタイムより、第２の期間から第１の期間に遷移する際に第１ブリッジ回路（１１）に設定する第２のデッドタイムを長く設定する。
【選択図】図１
【解決手段】ＤＡＢコンバータにおいて、制御回路（１３）は、第１直流部（Ｅ１、Ｃａ）から第２直流部（Ｅ２、Ｃｂ）へ降圧して電力を伝送する場合、第１直流部（Ｅ１、Ｃａ）と絶縁トランス（ＴＲ１）の二次巻線（ｎ２）が導通する第１の期間と、絶縁トランス（ＴＲ１）の一次巻線（ｎ１）の両端が第１ブリッジ回路（１１）内で短絡する第２の期間と、を含むように制御する。制御回路（１３）は、第１の期間から第２の期間に遷移する際に第１ブリッジ回路（１１）に設定する第１のデッドタイムより、第２の期間から第１の期間に遷移する際に第１ブリッジ回路（１１）に設定する第２のデッドタイムを長く設定する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１スイッチング素子と第２スイッチング素子が直列接続された第１レグと、第３スイッチング素子と第４スイッチング素子が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部に並列接続される第１ブリッジ回路と、
第５スイッチング素子と第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子と第８スイッチング素子が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部に並列接続される第２ブリッジ回路と、
前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、
前記第１スイッチング素子－前記第８スイッチング素子を制御する制御回路と、を備え、
前記制御回路は、
前記第１直流部から前記第２直流部へ降圧して電力を伝送する場合、前記第１直流部と前記絶縁トランスの二次巻線が導通する第１の期間と、前記絶縁トランスの一次巻線の両端が前記第１ブリッジ回路内で短絡する第２の期間と、を含むように制御し、
前記第１の期間から前記第２の期間に遷移する際に前記第１ブリッジ回路に設定する第１のデッドタイムより、前記第２の期間から前記第１の期間に遷移する際に前記第１ブリッジ回路に設定する第２のデッドタイムを長く設定する、
電力変換装置。
第５スイッチング素子と第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子と第８スイッチング素子が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部に並列接続される第２ブリッジ回路と、
前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、
前記第１スイッチング素子－前記第８スイッチング素子を制御する制御回路と、を備え、
前記制御回路は、
前記第１直流部から前記第２直流部へ降圧して電力を伝送する場合、前記第１直流部と前記絶縁トランスの二次巻線が導通する第１の期間と、前記絶縁トランスの一次巻線の両端が前記第１ブリッジ回路内で短絡する第２の期間と、を含むように制御し、
前記第１の期間から前記第２の期間に遷移する際に前記第１ブリッジ回路に設定する第１のデッドタイムより、前記第２の期間から前記第１の期間に遷移する際に前記第１ブリッジ回路に設定する第２のデッドタイムを長く設定する、
電力変換装置。
【請求項2】
前記第１のデッドタイムは、直列接続された２つのスイッチング素子の同時オンが回避されることが担保された時間以上に設定され、
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線に流れる電流がゼロに到達することが担保された時間以上に設定される、
請求項１に記載の電力変換装置。
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線に流れる電流がゼロに到達することが担保された時間以上に設定される、
請求項１に記載の電力変換装置。
【請求項3】
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線に流れる電流がゼロに到達することが担保された固定値に設定される、
請求項２に記載の電力変換装置。
請求項２に記載の電力変換装置。
【請求項4】
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線に流れる電流がゼロに到達することが担保された変動値に設定される、
請求項２に記載の電力変換装置。
請求項２に記載の電力変換装置。
【請求項5】
前記制御回路は、
前記第２の期間において、前記第２ブリッジ回路に含まれる対角の２つのスイッチング素子をオン状態に制御し、前記絶縁トランスを流れる電流の絶対値が所定の閾値以下になると、前記対角の２つのスイッチング素子の少なくとも一方をターンオフし、
前記第２の期間から前記第１の期間に遷移する際に前記第２ブリッジ回路の一方のレグに設定されるデッドタイムを、前記第１デッドタイム以上の可変値に設定する、
請求項１に記載の電力変換装置。
前記第２の期間において、前記第２ブリッジ回路に含まれる対角の２つのスイッチング素子をオン状態に制御し、前記絶縁トランスを流れる電流の絶対値が所定の閾値以下になると、前記対角の２つのスイッチング素子の少なくとも一方をターンオフし、
前記第２の期間から前記第１の期間に遷移する際に前記第２ブリッジ回路の一方のレグに設定されるデッドタイムを、前記第１デッドタイム以上の可変値に設定する、
請求項１に記載の電力変換装置。
【請求項6】
前記制御回路は、
前記第２直流部から前記第１直流部へ降圧して電力を伝送する場合、
前記第１スイッチング素子－前記第４スイッチング素子に供給する駆動信号と、前記第５スイッチング素子－前記第８スイッチング素子に供給する駆動信号を入れ替える、
請求項１に記載の電力変換装置。
前記第２直流部から前記第１直流部へ降圧して電力を伝送する場合、
前記第１スイッチング素子－前記第４スイッチング素子に供給する駆動信号と、前記第５スイッチング素子－前記第８スイッチング素子に供給する駆動信号を入れ替える、
請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、直流電力を別の電圧の直流電力に変換する電力変換装置に関する。
【背景技術】
【0002】
太陽光発電システムやＶ２Ｈ（Vehicle to Home）システムに使用されるパワーコンディショナは、高効率な電力変換が求められる。Ｖ２Ｈシステムは、電動車（例えば、ＥＶ、ＰＨＥＶ）に搭載された蓄電池と、商用電力系統または宅内の負荷との間で充放電することができる。例えば、家庭用の太陽光発電システムで発電した電力を電動車の蓄電池に充電することができる。また、電動車に搭載された蓄電池を、宅内の負荷のピークシフトやバックアップ用途に利用することができる。Ｖ２Ｈシステムで使用されるＤＣ／ＤＣコンバータには高効率であること、絶縁型であることに加え、広範囲の電圧レンジが求められる。電動車に搭載された蓄電池は、車種により蓄電池の電圧が大きく異なるためである。これらの要求を満たすＤＣ／ＤＣコンバータの一つに、ＤＡＢ(Dual Active Bridge)コンバータがある（例えば、特許文献１参照）。
【0003】
ＤＡＢコンバータにおいて、電流連続モードで動作させると、トランスに印加される電圧期間が正負の半周期で一致しなくなる。これにより、励磁電流に直流電流が流れ、磁気飽和により励磁インダクタンスが急激に減少してしまう「偏磁」という現象が発生する。この偏磁現象により、トランスに流れる励磁電流が増加し、損失増加や回路の定格電流を超えて保護停止や機器故障などにつながるため、偏磁現象が起きないように回路を動作させる必要がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】国際公開第１６／１２５３７３号
【発明の概要】
【発明が解決しようとする課題】
【0005】
偏磁抑制のために、ＤＡＢコンバータを電流不連続モードで動作させるには、トランスに流れる電流が０となるまでの、長時間のデッドタイムが必要となる。通常、フルブリッジ回路内のスイッチング素子のデッドタイムには、固定された値が使用される。デッドタイムを長く設定した場合、偏磁を抑制することができるが、損失が増加する。反対に、デッドタイムを短く設定した場合、損失を減少させることができるが、偏磁が発生しやすくなる。
【0006】
本開示はこうした状況に鑑みなされたものであり、その目的は、ＤＡＢコンバータにおいて、偏磁抑制と高効率化を両立させる技術を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本開示のある態様の電力変換装置は、第１スイッチング素子と第２スイッチング素子が直列接続された第１レグと、第３スイッチング素子と第４スイッチング素子が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部に並列接続される第１ブリッジ回路と、第５スイッチング素子と第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子と第８スイッチング素子が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部に並列接続される第２ブリッジ回路と、前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、前記第１スイッチング素子－前記第８スイッチング素子を制御する制御回路と、を備える。前記制御回路は、前記第１直流部から前記第２直流部へ降圧して電力を伝送する場合、前記第１直流部と前記絶縁トランスの二次巻線が導通する第１の期間と、前記絶縁トランスの一次巻線の両端が前記第１ブリッジ回路内で短絡する第２の期間と、を含むように制御し、前記第１の期間から前記第２の期間に遷移する際に前記第１ブリッジ回路に設定する第１のデッドタイムより、前記第２の期間から前記第１の期間に遷移する際に前記第１ブリッジ回路に設定する第２のデッドタイムを長く設定する。
【0008】
本開示によれば、ＤＡＢコンバータにおいて、偏磁抑制と高効率化を両立させることができる。
【図面の簡単な説明】
【0009】
【図1】実施の形態に係る電力変換装置の構成を説明するための図である。
【図3】電力変換装置の比較例に係る降圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンを説明するための図である。
【図5】電力変換装置の比較例に係る昇圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンを説明するための図である。
【図6】電力変換装置の実施例に係る降圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の第１の推移例を示す図である。
【図9】電力変換装置の実施例に係る降圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の第２の推移例を示す図である。
【図10】電力変換装置の実施例に係る降圧動作時における第１スイッチング素子－第８スイッチング素子の逆方向伝送時のスイッチングパターンと、トランス電流の推移例を示す図である。
【図11】電力変換装置の実施例に係る昇圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の第１の推移例を示す図である。
【図14】電力変換装置の実施例に係る昇圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の第２の推移例を示す図である。
【図15】電力変換装置の実施例に係る昇圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の第３の推移例を示す図である。
【図16】電力変換装置の実施例に係る昇圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の第４の推移例を示す図である。
【図17】電力変換装置の実施例に係る昇圧動作時における第１スイッチング素子－第８スイッチング素子の逆方向伝送時のスイッチングパターンと、トランス電流の推移例を示す図である。
【図18】電力変換装置の実施例に係る昇降圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、トランス電流の推移例を示す図である。
【図20】図２０（ａ）は、昇降圧モードを設けない場合のデューティ比と伝送電力の関係を模式的に描いた図である。図２０（ｂ）は、昇降圧モードを設けた場合のデューティ比と伝送電力の関係を模式的に描いた図である。
【図21】電力変換装置の昇圧動作時における第１スイッチング素子－第８スイッチング素子のスイッチングパターンと、偏磁発生時のトランス電流の推移例を示す図である。
【発明を実施するための形態】
【0010】
図１は、実施の形態に係る電力変換装置１の構成を説明するための図である。電力変換装置１は絶縁型の双方向ＤＣ／ＤＣコンバータ（ＤＡＢコンバータ）であり、第１直流電源Ｅ１から供給される直流電力を変換して第２直流電源Ｅ２に伝送する。また電力変換装置１は、第２直流電源Ｅ２から供給される直流電力を変換して第１直流電源Ｅ１に伝送する。電力変換装置１は降圧して電力伝送することも、昇圧して電力伝送することも可能である。
【0011】
第１直流電源Ｅ１は例えば、ＥＶに搭載された蓄電池や電気二重層コンデンサ、又は定置型の蓄電池や電気二重層コンデンサが該当する。第２直流電源Ｅ２は例えば、インバータを介して商用電力系統に接続された直流バスが該当する。当該直流バスには、他のＤＣ／ＤＣコンバータを介して他の蓄電池、太陽電池、燃料電池等が接続されていてもよい。
【0012】
電力変換装置１は、一次側コンデンサＣａ、第１ブリッジ回路１１、第１インダクタンスＬ１、絶縁トランスＴＲ１、第２インダクタンスＬ２、第２ブリッジ回路１２、二次側コンデンサＣｂ及び制御回路１３を備える。
【0013】
第１直流電源Ｅ１と並列に一次側コンデンサＣａが接続される。第２直流電源Ｅ２と並列に二次側コンデンサＣｂが接続される。一次側コンデンサＣａ及び二次側コンデンサＣｂには例えば、電解コンデンサが使用される。本明細書では、第１直流電源Ｅ１と一次側コンデンサＣａを総称して第１直流部と呼び、第２直流電源Ｅ２と二次側コンデンサＣｂを総称して第２直流部と呼ぶ。
【0014】
第１ブリッジ回路１１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が直列接続された第１レグと、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４が直列接続された第２レグが並列接続されて構成されるフルブリッジ回路である。第１ブリッジ回路１１は第１直流部と並列接続され、第１レグの中点と第２レグの中点が、絶縁トランスＴＲ１の一次巻線ｎ１の両端にそれぞれ接続される。第１ブリッジ回路１１は、第１直流部から供給される一次側の直流電圧を交流電圧に変換して、絶縁トランスＴＲ１の一次巻線ｎ１に出力することができる。また第１ブリッジ回路１１は、絶縁トランスＴＲ１の一次巻線ｎ１から供給される交流電圧を直流電圧に変換して、第１直流部に出力することができる。
【0015】
第２ブリッジ回路１２は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６が直列接続された第３レグと、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８が直列接続された第４レグが並列接続されて構成されるフルブリッジ回路である。第２ブリッジ回路１２は第２直流部と並列接続され、第３レグの中点と第４レグの中点が、絶縁トランスＴＲ１の二次巻線ｎ２の両端にそれぞれ接続される。第２ブリッジ回路１２は、第２直流部から供給される二次側の直流電圧を交流電圧に変換して、絶縁トランスＴＲ１の二次巻線ｎ２に出力することができる。また第２ブリッジ回路１２は、絶縁トランスＴＲ１の二次巻線ｎ２から供給される交流電圧を直流電圧に変換して、第２直流部に出力することができる。
【0016】
第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にはそれぞれ、第１ダイオードＤ１－第８ダイオードＤ８が逆並列に形成または接続される。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にはそれぞれ、第１容量Ｃ１－第８容量Ｃ８が並列に形成または接続される。
【0017】
第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８には例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)やＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用できる。第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にＭＯＳＦＥＴが使用される場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のドレイン・ソース間にそれぞれ形成される寄生ダイオードを第１ダイオードＤ１－第８ダイオードＤ８として使用するか、外付けのダイオード素子を第１ダイオードＤ１－第８ダイオードＤ８としてそれぞれ接続する。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のドレイン・ソース間にそれぞれ形成される寄生容量を第１容量Ｃ１－第８容量Ｃ８として使用するか、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のドレイン・ソース間に外付けのコンデンサを第１容量Ｃ１－第８容量Ｃ８としてそれぞれ接続する。
【0018】
第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にＩＧＢＴが使用される場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間に外付けのダイオード素子を第１ダイオードＤ１－第８ダイオードＤ８としてそれぞれ接続する。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間に外付けのコンデンサを第１容量Ｃ１－第８容量Ｃ８としてそれぞれ接続するか、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間にそれぞれ形成される寄生容量を第１容量Ｃ１－第８容量Ｃ８として使用する。
【0019】
ＭＯＳＦＥＴは、ＩＧＢＴと比較してテイル電流が発生しないため、ターンオフ時のスイッチング損失を削減して発熱を低減することができるため、冷却器（例えば、ヒートシンク）を小型化することができる。また、ＩＧＢＴと比較して高周波駆動が可能であるため、受動部品（例えば、トランス、コンデンサ）を小型化することができる。ただし、ＭＯＳＦＥＴは通常、ＩＧＢＴよりオン抵抗が大きくなる。
【0020】
近年、高耐圧で低損失なスイッチング素子として、ワイドギャップ半導体（例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ））を使用したスイッチング素子が普及してきている。本実施の形態では、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８に、ＳｉＣ－ＭＯＳＦＥＴを使用することを想定する。ＳｉＣ－ＭＯＳＦＥＴは、Ｓｉ－ＭＯＳＦＥＴと比較して高耐圧であるため、小型化することができ、単位面積当たりのオン抵抗を小さくすることができる。
【0021】
絶縁トランスＴＲ１は、第１ブリッジ回路１１の交流端子と第２ブリッジ回路１２の交流端子との間に接続される。絶縁トランスＴＲ１は、一次巻線ｎ１に接続される第１ブリッジ回路１１の出力電圧を、一次巻線ｎ１と二次巻線ｎ２の巻数比に応じて変換し、二次巻線ｎ２に接続される第２ブリッジ回路１２に出力する。また絶縁トランスＴＲ１は、二次巻線ｎ２に接続される第２ブリッジ回路１２の出力電圧を、二次巻線ｎ２と一次巻線ｎ１の巻数比に応じて変換し、一次巻線ｎ１に接続される第１ブリッジ回路１１に出力する。
【0022】
第１インダクタンスＬ１は、第１ブリッジ回路１１の交流端子と絶縁トランスＴＲ１の一次巻線ｎ１の間に、直列に接続または形成される。第２インダクタンスＬ２は、第２ブリッジ回路１２の交流端子と絶縁トランスＴＲ１の二次巻線ｎ２の間に、直列に接続または形成される。図１に示す例では、第１インダクタンスＬ１は、第１ブリッジ回路１１の第１レグの中点と絶縁トランスＴＲ１の一次巻線ｎ１との間に接続されたリアクトル素子で構成されている。第２インダクタンスＬ２は、第２ブリッジ回路１２の第３レグの中点と絶縁トランスＴＲ１の二次巻線ｎ２との間に接続されたリアクトル素子で構成されている。
【0023】
なお、第１インダクタンスＬ１は、第１ブリッジ回路１１の第１レグの中点と、絶縁トランスＴＲ１の一次巻線ｎ１との間に形成される一次巻線ｎ１の漏れインダクタンスで構成されてもよい。第２インダクタンスＬ２は、第２ブリッジ回路１２の第３レグの中点と、絶縁トランスＴＲ１の二次巻線ｎ２との間に形成される二次巻線ｎ２の漏れインダクタンスで構成されてもよい。なお、第１インダクタンスＬ１と第２インダクタンスＬ２のいずれか一方が省略されてもよい。
【0024】
制御回路１３は基本制御として以下の制御を実行する。制御回路１３は、第１直流部から第２直流部へ電力伝送する際（第１直流電源Ｅ１から放電する際）、二次側の電流センサ２３により検出される電流値が電流指令値を維持するように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。なお、一次側の第１電圧センサ２１により検出される電圧値、二次側の第２電圧センサ２２により検出される二次側の電圧値、一次側の電流センサ（不図示）で検出される電流値を目標値として制御してもよい。
【0025】
また制御回路１３は、第２直流部から第１直流部へ電力伝送する際（第１直流電源Ｅ１に充電する際）、一次側の電流センサ（不図示）により検出される電流値が電流指令値を維持するように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。なお、一次側の第１電圧センサ２１により検出される電圧値、二次側の第２電圧センサ２２により検出される二次側の電圧値、二次側の電流センサ２３で検出される電流値を目標値として制御してもよい。
【0026】
このようにＤＡＢコンバータは、一次側と二次側が対称な構成であり、双方向に電力伝送することができる。以下、電力変換装置１の動作を説明する。
【0027】
（比較例）
図２（ａ）－（ｂ）は、電力変換装置１の比較例に係る降圧動作における電流の流れを説明するための図である。図３は、電力変換装置１の比較例に係る降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンを説明するための図である。図４（ａ）－（ｂ）は、電力変換装置１の比較例に係る昇圧動作における電流の流れを説明するための図である。図５は、電力変換装置１の比較例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンを説明するための図である。
図２（ａ）－（ｂ）は、電力変換装置１の比較例に係る降圧動作における電流の流れを説明するための図である。図３は、電力変換装置１の比較例に係る降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンを説明するための図である。図４（ａ）－（ｂ）は、電力変換装置１の比較例に係る昇圧動作における電流の流れを説明するための図である。図５は、電力変換装置１の比較例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンを説明するための図である。
【0028】
比較例では、位相シフト方式を採用している。第１スイッチング素子Ｑ１－第６スイッチング素子Ｑ６のデューティ比は５０％で固定され、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８は全オフ状態を維持する。
【0029】
図２（ａ）は、第１直流電源Ｅ１から第２直流電源Ｅ２へ電力が伝送される状態を示している（以下、伝送状態という）。図２（ｂ）は、第１直流電源Ｅ１と絶縁トランスＴＲ１が切り離され、第１インダクタンスＬ１及び第２インダクタンスＬ２から第２直流電源Ｅ２へ電力が伝送される状態を示している（以下、転流状態という）。降圧動作では伝送状態と転流状態の比率で、伝送される電力の電圧または電流が制御される。転流状態の比率が高いほど、伝送される電力の電圧または電流が低く制御される。
【0030】
具体的には図３に示すように、第１レグ（第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２）の位相が固定、第２レグ（第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４）の位相が可変とされ、第２レグの位相が制御されることにより、第１レグと第２レグの位相差が制御される。第３レグ（第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６）は、第２レグに同期して制御される。制御回路１３は、一次側から二次側へ伝送する電力を増加させる場合、当該位相差が小さくなるように制御し（第２レグの位相を左にシフト）、一次側から二次側へ伝送する電力を減少させる場合、当該位相差が大きくなるように制御する（第２レグの位相を右にシフト）。
【0031】
図４（ａ）は、絶縁トランスＴＲ１と第２直流電源Ｅ２が切り離され、第１直流電源Ｅ１から第１インダクタンスＬ１及び第２インダクタンスＬ２に電力が蓄積される状態を示している（以下、蓄積状態という）。図４（ｂ）は、第１直流電源Ｅ１、第１インダクタンスＬ１及び第２インダクタンスＬ２から第２直流電源Ｅ２へ電力が伝送される伝送状態を示している。昇圧動作では伝送状態と蓄積状態の比率で、伝送される電力の電圧または電流が制御される。蓄積状態の比率が高いほど、伝送される電力の電圧または電流が高く制御される。
【0032】
具体的には図５に示すように、第１レグ及び第２レグの位相が固定、第３レグの位相が可変とされ、第３レグの位相が制御されることにより、第１レグ及び第２レグと、第３レグとの位相差が制御される。制御回路１３は、一次側から二次側へ伝送する電力を増加させる場合、当該位相差が大きくなるように制御し（第３レグの位相を右にシフト）、一次側から二次側へ伝送する電力を減少させる場合、当該位相差が小さくなるように制御する（第３レグの位相を左にシフト）。
【0033】
比較例では全てのデッドタイムが同じに設定されている。デッドタイムは、直列接続された２つのスイッチング素子が同時オンになって貫通電流が流れることを防止するために設定される。デッドタイム中に、ダイオードを経由して電流が流れる場合、デッドタイム中にダイオード損失が発生する。このダイオード損失は、デッドタイムが長くなるほど大きくなる。
【0034】
（実施例（降圧））
図６は、電力変換装置１の実施例に係る降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第１の推移例を示す図である。トランス電流ＩＬは、絶縁トランスＴＲ１を流れる電流である。図７（ａ）－（ｄ）は、電力変換装置１の実施例に係る降圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その１）。図８（ａ）－（ｄ）は、電力変換装置１の実施例に係る降圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その２）。
図６は、電力変換装置１の実施例に係る降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第１の推移例を示す図である。トランス電流ＩＬは、絶縁トランスＴＲ１を流れる電流である。図７（ａ）－（ｄ）は、電力変換装置１の実施例に係る降圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その１）。図８（ａ）－（ｄ）は、電力変換装置１の実施例に係る降圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その２）。
【0035】
制御回路１３は、第１直流部から第２直流部へ降圧して電力を伝送する場合、第１の期間Ｔ１（降圧）と第２の期間Ｔ２（降圧）を含むように制御する。第１の期間Ｔ１（降圧）は、第１ブリッジ回路１１が第１直流部と絶縁トランスＴＲ１の一次巻線ｎ１を導通させ、第２ブリッジ回路１２が絶縁トランスＴＲ１の二次巻線ｎ２と第２直流部を導通させる伝送状態となる期間である。第２の期間Ｔ２（降圧）は、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第２ブリッジ回路１２が絶縁トランスＴＲ１の二次巻線ｎ２と第２直流部を導通させる転流状態となる期間である。
【0036】
制御回路１３は、第１の期間Ｔ１（降圧）から第２の期間Ｔ２（降圧）に遷移する際に第１ブリッジ回路１１に第１のデッドタイムＴｄ１（降圧）を設定する。制御回路１３は、第２の期間Ｔ２（降圧）から第１の期間Ｔ１（降圧）に遷移する際に第１ブリッジ回路１１に第２のデッドタイムＴｄ２（降圧）を設定する。
【0037】
第１のデッドタイムＴｄ１（降圧）及び第２のデッドタイムＴｄ２（降圧）において、直列接続された第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２のオン／オフ状態が切り替わる場合、制御回路１３は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の両方をオフ状態に制御する。直列接続された第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４のオン／オフ状態が切り替わる場合、制御回路１３は、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４の両方をオフ状態に制御する。
【0038】
本実施例では、制御回路１３は、第１のデッドタイムＴｄ１（降圧）より第２のデッドタイムＴｄ２（降圧）を長く設定する。具体的には、第１のデッドタイムＴｄ１（降圧）は、直列接続された２つのスイッチング素子の同時オンが回避されることが担保された時間以上に設定される。
【0039】
第２のデッドタイムＴｄ２（降圧）は、第２の期間Ｔ２（降圧）に絶縁トランスＴＲ１の二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上に設定される。より具体的には、第２のデッドタイムＴｄ２（降圧）は、絶縁トランスＴＲ１の一次巻線ｎ１または二次巻線ｎ２に印加される少なくとも一方の電圧の変化に関係なく、二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上の固定値または変動値に設定される。
【0040】
制御回路１３は、１スイッチング周期において、第１の期間Ｔ１－１（降圧）→第１のデッドタイムＴｄ１－１（降圧）→第２の期間Ｔ２－１（降圧）→第２のデッドタイムＴｄ２－１（降圧）→第１の期間Ｔ１－２（降圧）→第１のデッドタイムＴｄ１－２（降圧）→第２の期間Ｔ２－２（降圧）→第２のデッドタイムＴｄ２－２（降圧）の順でスイッチング状態を切り替える。
【0041】
第１の期間Ｔ１－１（降圧）は、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオン状態で、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオフ状態である（図７（ａ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１は、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４を介して第１直流部と導通する。
【0042】
第１のデッドタイムＴｄ１－１（降圧）は、第１スイッチング素子Ｑ１と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオン状態で、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオフ状態である（図７（ｂ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１の両端は、第３ダイオードＤ３と第１スイッチング素子Ｑ１を介して短絡する。
【0043】
第２の期間Ｔ２－１（降圧）は、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオン状態で、第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオフ状態である（図７（ｃ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１の両端は、第３スイッチング素子Ｑ３と第１スイッチング素子Ｑ１を介して短絡する。
【0044】
第２のデッドタイムＴｄ２－１（降圧）は、第３スイッチング素子Ｑ３と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオン状態で、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオフ状態である（図７（ｄ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１は、第２ダイオードＤ２と第３スイッチング素子Ｑ３を介して第１直流部と導通する。
【0045】
第１の期間Ｔ１－２（降圧）は、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオン状態で、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオフ状態である（図８（ａ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１は、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３を介して第１直流部と導通する。
【0046】
第１のデッドタイムＴｄ１－２（降圧）は、第２スイッチング素子Ｑ２と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオン状態で、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオフ状態である（図８（ｂ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１の両端は、第２スイッチング素子Ｑ２と第４ダイオードＤ４を介して短絡する。
【0047】
第２の期間Ｔ２－２（降圧）は、第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオン状態で、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオフ状態である（図８（ｃ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１の両端は、第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４を介して短絡する。
【0048】
第２のデッドタイムＴｄ２－２（降圧）は、第４スイッチング素子Ｑ４と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオン状態で、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオフ状態である（図８（ｄ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１は、第１ダイオードＤ１と第４スイッチング素子Ｑ４を介して第１直流部の両端と導通する。
【0049】
第１のデッドタイムＴｄ１（降圧）は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の同時オン、または第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４の同時オンが回避されることが担保された最小時間に設定されることが望ましい。
ダイオード整流による順方向損失Ｖｆより、同期整流（第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４の同時オン、または第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３の同時オン）による導通損失の方が小さい。ダイオード整流期間となる第１のデッドタイムＴｄ１（降圧）を最小化することで、同期整流期間を最大化することができ、第１ブリッジ回路１１における損失を減少させることができる。
ダイオード整流による順方向損失Ｖｆより、同期整流（第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４の同時オン、または第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３の同時オン）による導通損失の方が小さい。ダイオード整流期間となる第１のデッドタイムＴｄ１（降圧）を最小化することで、同期整流期間を最大化することができ、第１ブリッジ回路１１における損失を減少させることができる。
【0050】
第２のデッドタイムＴｄ２（降圧）は、絶縁トランスＴＲ１の偏磁を抑制するため、二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上に設定される。第２のデッドタイムＴｄ２（降圧）に固定値が使用される場合、第２のデッドタイムＴｄ２（降圧）は、第１直流部の想定される電圧変動と第２直流部の想定される電圧変動をもとにした実験またはシミュレーションにより予め導出された値に設定される。例えば、実験またはシミュレーションにより導出された、電流連続モードが回避できる最小値に、マージンを加えた値に設定されてもよい。第２のデッドタイムＴｄ２（降圧）に固定値を使用する場合、スイッチング周波数を固定でき、制御の複雑化を回避できる。
【0051】
第２のデッドタイムＴｄ２（降圧）に変動値が使用される場合、制御回路１３は、電流センサ２３から取得される電流の検出値が設定時間以上、連続してゼロになると、第２のデッドタイムＴｄ２（降圧）を終了させる。第２のデッドタイムＴｄ２（降圧）に変動値を使用する場合、電流の実効値をより小さくでき、損失をより減少させることができる。
【0052】
図９は、電力変換装置１の実施例に係る降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第２の推移例を示す図である。制御回路１３は、第２の期間Ｔ２（降圧）において原則的に、第２ブリッジ回路１２に含まれる対角の２つのスイッチング素子をオン状態に制御して同期整流させる。制御回路１３は、第２の期間Ｔ２（降圧）において、トランス電流ＩＬの絶対値が所定の閾値Ｉｔｈ以下になると、当該対角の２つのスイッチング素子の少なくとも一方をターンオフしてダイオード整流に切り替える。なお、効率は低下するが、両方のスイッチング素子をターンオフしてもよい。
【0053】
図９に示す例では、制御回路１３は、第２の期間Ｔ２－１（降圧）では第８スイッチング素子Ｑ８をターンオフして同期整流からダイオード整流に切り替え、第２の期間Ｔ２－２（降圧）では第７スイッチング素子Ｑ７をターンオフして同期整流からダイオード整流に切り替えている。
【0054】
閾値Ｉｔｈは、トランス電流ＩＬを理想的に計測でき、制御系・駆動系の遅延が理想的に０であれば、０Ａに設定される。実際には電圧計測誤差やスイッチング素子に供給する駆動信号の遅延を考慮し、閾値Ｉｔｈは、（０±マージン）Ａに設定される。マージンの値は、設計者による実験やシミュレーションをもとに、スイッチング周期の半周期内においてトランス電流ＩＬの正負が反転せず、かつ第２の期間Ｔ２（降圧）の同期整流期間が最大になるように設定される。
【0055】
図９に示す例では、制御回路１３は、第２の期間Ｔ２（降圧）から第１の期間Ｔ１（降圧）に遷移する際に第２ブリッジ回路１２の第４レグに設定するデッドタイムを、第１のデッドタイムＴｄ１以上の可変値に設定する。ダイオード整流に早く切り替わるほど、第４レグに設定されるデッドタイムが長くなる。
【0056】
制御回路１３は、トランス電流ＩＬの絶対値が所定の時間内に閾値Ｉｔｈまで低下しない場合、第２ブリッジ回路１２に含まれる対角の２つのスイッチング素子の少なくとも一方のターンオフをスキップする。所定の時間は、半周期－デッドタイムに設定される。即ち、トランス電流ＩＬの絶対値が所定の時間内に閾値Ｉｔｈまで低下しない場合、第２ブリッジ回路１２に含まれる対角の２つのスイッチング素子がオン状態のままデッドタイムに突入し、デッドタイムに突入することで制御回路１３は、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８を全てオフ状態に制御する。
【0057】
図６に示すように、トランス電流ＩＬの絶対値の減少速度が遅く、電力の逆流が発生するリスクがない場合、同期整流からダイオード整流に切り替える必要はない。一方、図９に示すように電力の逆流が発生するリスクがある場合、同期整流からダイオード整流に切り替える。電力の逆流が発生すると、電力伝送に関係ない無効電流が流れ、損失増加につながる。ダイオード整流に切り替えることで、無効電流による損失増加を防止できる。
【0058】
図１０は、電力変換装置１の実施例に係る降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８の逆方向伝送時のスイッチングパターンと、トランス電流ＩＬの推移例を示す図である。図６に示した第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンでは、第１直流部から第２直流部へ降圧して電力を伝送する例を説明した。この点、第２直流部から第１直流部へ降圧して電力を伝送することも可能である。この場合、図１０に示すように、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４に供給する駆動信号と、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８に供給する駆動信号を入れ替えればよい。
【0059】
（実施例（昇圧））
図１１は、電力変換装置１の実施例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第１の推移例を示す図である。図１２（ａ）－（ｄ）は、電力変換装置１の実施例に係る昇圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その１）。図１３（ａ）－（ｄ）は、電力変換装置１の実施例に係る昇圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その２）。
図１１は、電力変換装置１の実施例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第１の推移例を示す図である。図１２（ａ）－（ｄ）は、電力変換装置１の実施例に係る昇圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その１）。図１３（ａ）－（ｄ）は、電力変換装置１の実施例に係る昇圧動作におけるスイッチングパターンと電流の流れを説明するための図である（その２）。
【0060】
制御回路１３は、第１直流部から第２直流部へ昇圧して電力を伝送する場合、第１の期間Ｔ１（昇圧）と第２の期間Ｔ２（昇圧）を含むように制御する。第１の期間Ｔ１（昇圧）は、第１ブリッジ回路１１が第１直流部と絶縁トランスＴＲ１の一次巻線ｎ１を導通させ、絶縁トランスＴＲ１の二次巻線ｎ２の両端が第２ブリッジ回路１２内で短絡する蓄積状態となる期間である。第２の期間Ｔ２（昇圧）は、第１ブリッジ回路１１が第１直流部と絶縁トランスＴＲ１の一次巻線ｎ１を導通させ、第２ブリッジ回路１２が絶縁トランスＴＲ１の二次巻線ｎ２と第２直流部を導通させる伝送状態となる期間である。
【0061】
制御回路１３は、第１の期間Ｔ１（昇圧）から第２の期間Ｔ２（昇圧）に遷移する際に第２ブリッジ回路１２に第１のデッドタイムＴｄ１（昇圧）を設定する。制御回路１３は、第２の期間Ｔ２（昇圧）から第１の期間Ｔ１（昇圧）に遷移する際に第１ブリッジ回路１１に第２のデッドタイムＴｄ２（昇圧）を設定する。
【0062】
第１のデッドタイムＴｄ１（昇圧）において、直列接続された第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８のオン／オフ状態が切り替わる場合、制御回路１３は、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８の両方をオフ状態に制御する。なお、直列接続された第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６のオン／オフ状態が切り替わる場合、制御回路１３は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６の両方をオフ状態に制御する。
【0063】
第２のデッドタイムＴｄ２（昇圧）において、直列接続された第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２のオン／オフ状態が切り替わる場合、制御回路１３は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の両方をオフ状態に制御する。直列接続された第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４のオン／オフ状態が切り替わる場合、制御回路１３は、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４の両方をオフ状態に制御する。
【0064】
本実施例では、制御回路１３は、第１のデッドタイムＴｄ１（昇圧）より第２のデッドタイムＴｄ２（昇圧）を長く設定する。具体的には、第１のデッドタイムＴｄ１（昇圧）は、直列接続された２つのスイッチング素子の同時オンが回避されることが担保された時間以上に設定される。
【0065】
第２のデッドタイムＴｄ２（昇圧）は、第２の期間Ｔ２（昇圧）に絶縁トランスＴＲ１の二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上に設定される。より具体的には、第２のデッドタイムＴｄ２（昇圧）は、絶縁トランスＴＲ１の一次巻線ｎ１または二次巻線ｎ２に印加される少なくとも一方の電圧の変化に関係なく、二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上の固定値または変動値に設定される。
【0066】
制御回路１３は、１スイッチング周期において、第１の期間Ｔ１－１（昇圧）→第１のデッドタイムＴｄ１－１（昇圧）→第２の期間Ｔ２－１（昇圧）→第２のデッドタイムＴｄ２－１（昇圧）→第１の期間Ｔ１－２（昇圧）→第１のデッドタイムＴｄ１－２（昇圧）→第２の期間Ｔ２－２（昇圧）→第２のデッドタイムＴｄ２－２（昇圧）の順でスイッチング状態を切り替える。
【0067】
第１の期間Ｔ１－１（昇圧）は、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第７スイッチング素子Ｑ７がオン状態で、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第８スイッチング素子Ｑ８がオフ状態である（図１２（ａ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２の両端は、第５スイッチング素子Ｑ５と第７スイッチング素子Ｑ７を介して短絡する。
【0068】
第１のデッドタイムＴｄ１－１（昇圧）は、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５がオン状態で、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８がオフ状態である（図１２（ｂ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２は、第５スイッチング素子Ｑ５と第８ダイオードＤ８を介して第２直流部と導通する。
【0069】
第２の期間Ｔ２－１（昇圧）は、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオン状態で、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオフ状態である（図１２（ｃ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２は、第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８を介して第２直流部と導通する。
【0070】
第２のデッドタイムＴｄ２－１（昇圧）は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８が全てオフ状態である（図１２（ｄ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２は、第５ダイオードＤ５と第８スイッチング素子Ｑ８を介して第２直流部と導通する。
【0071】
第１の期間Ｔ１－２（昇圧）は、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第８スイッチング素子Ｑ８がオン状態で、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第７スイッチング素子Ｑ７がオフ状態である（図１３（ａ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２の両端は、第８スイッチング素子Ｑ８と第６スイッチング素子Ｑ６を介して短絡する。
【0072】
第１のデッドタイムＴｄ１－２（昇圧）は、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６がオン状態で、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８がオフ状態である（図１３（ｂ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２は、第７ダイオードＤ７と第６スイッチング素子Ｑ６を介して第２直流部と導通する。
【0073】
第２の期間Ｔ２－２（昇圧）は、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオン状態で、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオフ状態である（図１３（ｃ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２は、第７スイッチング素子Ｑ７と第６スイッチング素子Ｑ６を介して第２直流部と導通する。
【0074】
第２のデッドタイムＴｄ２－２（昇圧）は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８が全てオフ状態である（図１３（ｄ）参照）。絶縁トランスＴＲ１の二次巻線ｎ２は、第７ダイオードＤ７と第６ダイオードＤ６を介して第２直流部と導通する。
【0075】
第１のデッドタイムＴｄ１（昇圧）は、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８の同時オン（または第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６の同時オン）が回避されることが担保された最小時間に設定されることが望ましい。ダイオード整流による順方向損失Ｖｆより、同期整流（第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８の同時オン、または第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７の同時オン）による導通損失の方が小さい。ダイオード整流期間となる第１のデッドタイムＴｄ１（昇圧）を最小化することで、同期整流期間を最大化することができ、第２ブリッジ回路１２における損失を減少させることができる。
【0076】
第２のデッドタイムＴｄ２（昇圧）は、絶縁トランスＴＲ１の偏磁を抑制するため、二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上に設定される。第２のデッドタイムＴｄ２（昇圧）に固定値が使用される場合、第２のデッドタイムＴｄ２（昇圧）は、第１直流部の想定される電圧変動と第２直流部の想定される電圧変動をもとにした実験またはシミュレーションにより予め導出された値に設定される。例えば、実験またはシミュレーションにより導出された、電流連続モードが回避できる最小値に、マージンを加えた値に設定されてもよい。第２のデッドタイムＴｄ２（昇圧）に固定値を使用する場合、スイッチング周波数を固定でき、制御の複雑化を回避できる。
【0077】
第２のデッドタイムＴｄ２（昇圧）に変動値が使用される場合、制御回路１３は、電流センサ２３から取得される電流の検出値が設定時間以上、連続してゼロになると、第２のデッドタイムＴｄ２（昇圧）を終了させる。第２のデッドタイムＴｄ２（昇圧）に変動値を使用する場合、電流の実効値をより小さくでき、損失をより減少させることができる。
【0078】
図１４は、電力変換装置１の実施例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第２の推移例を示す図である。図１５は、電力変換装置１の実施例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第３の推移例を示す図である。図１６は、電力変換装置１の実施例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの第４の推移例を示す図である。
【0079】
図１０に示した第１の例では、制御回路１３は、第１レグと第２のレグの第３レグの時比率を、第１のデッドタイムＴｄ１（昇圧）及び第２のデッドタイムＴｄ２（昇圧）を除き５０％に固定し、第１レグと第２のレグと第３レグ間の位相差を０°に固定する。制御回路１３は、第１レグ－第４のレグ間において第２のデッドタイムＴｄ２（昇圧）を一致させる。
【0080】
図１４に示した第２の例は、図１０に示した第１の例と比較して以下の点で相違する。制御回路１３は、第２のデッドタイムＴｄ２－１（昇圧）において第４のレグの第８スイッチング素子Ｑ８がオン状態を維持し、第２のデッドタイムＴｄ２－２（昇圧）において第４のレグの第７スイッチング素子Ｑ７がオン状態を維持する。第２の例では、第２のデッドタイムＴｄ２（昇圧）において、第４レグが同期整流状態を維持することで、第４レグにおける損失を減少させることができる。
【0081】
図１５に示した第３の例は、図１４に示した第２の例と比較して以下の点で相違する。制御回路１３は、第３レグにおける第２のデッドタイムＴｄ２（昇圧）を可変させる。具体的には制御回路１３は、第２のデッドタイムＴｄ２－１（昇圧）において、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６の同時オンが回避される最小のデッドタイムを確保しつつ、第５スイッチング素子Ｑ５をできるだけ長くオン状態に制御する。制御回路１３は、第２のデッドタイムＴｄ２－２（昇圧）において、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６の同時オンが回避される最小のデッドタイムを確保しつつ、第６スイッチング素子Ｑ６をできるだけ長くオン状態に制御する。第３の例では、第２のデッドタイムＴｄ２（昇圧）において、第３レグの同期整流期間を長くすることで、第３レグにおける損失を減少させることができる。
【0082】
図１６に示した第４の例は、図１５に示した第３の例と比較して以下の点で相違する。制御回路１３は、第１レグにおける第２のデッドタイムＴｄ２（昇圧）を最小時間に固定する。具体的には制御回路１３は、第２のデッドタイムＴｄ２－１（昇圧）において、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の同時オンが回避される最小のデッドタイムを確保しつつ、第２スイッチング素子Ｑ２のオン時間を最大化する。制御回路１３は、第２のデッドタイムＴｄ２－２（昇圧）において、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の同時オンが回避される最小のデッドタイムを確保しつつ、第１スイッチング素子Ｑ１のオン時間を最大化する。第４の例では、第２のデッドタイムＴｄ２（昇圧）において、第１レグの同期整流期間を長くすることで、第１レグにおける損失を減少させることができる。なお、第４の例における第１レグと第２レグの制御を入れ替えてもよい。
【0083】
図１７は、電力変換装置１の実施例に係る昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８の逆方向伝送時のスイッチングパターンと、トランス電流ＩＬの推移例を示す図である。図１１に示した第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンでは、第１直流部から第２直流部へ昇圧して電力を伝送する例を説明した。この点、第２直流部から第１直流部へ昇圧して電力を伝送することも可能である。この場合、図１７に示すように、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４に供給する駆動信号と、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８に供給する駆動信号を入れ替えればよい。
【0084】
（実施例（昇降圧））
図１８は、電力変換装置１の実施例に係る昇降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの推移例を示す図である。昇降圧動作は降圧動作から昇圧動作に、または昇圧動作から降圧動作に切り替わる間の期間に挿入される動作である。制御回路１３は、昇圧と降圧の切り替わりの期間において、第１直流部から第２直流部へ昇降圧して電力を伝送する場合、第１の期間Ｔ１（昇圧）と第２の期間Ｔ２（昇圧）と第３の期間Ｔ３を含むように制御する。第３の期間Ｔ３は、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第２ブリッジ回路１２が絶縁トランスＴＲ１の二次巻線ｎ２と第２直流部を導通させる転流状態となる期間である。
図１８は、電力変換装置１の実施例に係る昇降圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、トランス電流ＩＬの推移例を示す図である。昇降圧動作は降圧動作から昇圧動作に、または昇圧動作から降圧動作に切り替わる間の期間に挿入される動作である。制御回路１３は、昇圧と降圧の切り替わりの期間において、第１直流部から第２直流部へ昇降圧して電力を伝送する場合、第１の期間Ｔ１（昇圧）と第２の期間Ｔ２（昇圧）と第３の期間Ｔ３を含むように制御する。第３の期間Ｔ３は、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第２ブリッジ回路１２が絶縁トランスＴＲ１の二次巻線ｎ２と第２直流部を導通させる転流状態となる期間である。
【0085】
図１９（ａ）－（ｂ）は、電力変換装置１の実施例に係る昇降圧動作における第３の期間のスイッチングパターンと電流の流れを説明するための図である。第３の期間Ｔ３－１は、第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオン状態で、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオフ状態である（図１９（ａ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１の両端は、第４スイッチング素子Ｑ４と第２ダイオードＤ２を介して短絡する。
【0086】
第３の期間Ｔ３－２は、第３スイッチング素子Ｑ３と第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７がオン状態で、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８がオフ状態である（図１９（ｂ）参照）。絶縁トランスＴＲ１の一次巻線ｎ１の両端は、第１ダイオードＤ１と第３スイッチング素子Ｑ３を介して短絡する。
【0087】
昇降圧動作において、図１８に示すように制御回路１３は、第１スイッチング素子Ｑ１に供給する駆動信号と第４スイッチング素子Ｑ４に供給する駆動信号に位相差を設け、第２スイッチング素子Ｑ２に供給する駆動信号と第３スイッチング素子Ｑ３に供給する駆動信号に位相差を設ける。この位相差に相当する期間が第３の期間Ｔ３となる。昇降圧動作では、第２の期間Ｔ２（第１直流部と絶縁トランスＴＲ１が導通状態）の終了前に、第３の期間Ｔ３（第１直流部と絶縁トランスＴＲ１が遮断状態）が挿入されるため、第１直流部から第２直流部に供給されるエネルギーが抑制される。
【0088】
制御回路１３は、第１の期間Ｔ１（昇圧）から第２の期間Ｔ２（昇圧）に遷移する際に第２ブリッジ回路１２に第１のデッドタイムＴｄ１（昇圧）を設定する。制御回路１３は、第３の期間Ｔ３から第１の期間Ｔ１（昇圧）に遷移する際に第１ブリッジ回路１１に第２のデッドタイムＴｄ２（昇圧）を設定する。
【0089】
制御回路１３は、第１のデッドタイムＴｄ１（昇圧）より第２のデッドタイムＴｄ２（昇圧）を長く設定する。具体的には、第１のデッドタイムＴｄ１（昇圧）は、直列接続された２つのスイッチング素子の同時オンが回避されることが担保された時間以上に設定される。第２のデッドタイムＴｄ２（昇圧）は、第２の期間Ｔ２（昇圧）に絶縁トランスＴＲ１の二次巻線ｎ２に流れる電流がゼロに到達することが担保された時間以上に設定される。
【0090】
図２０（ａ）は、昇降圧モードを設けない場合のデューティ比と伝送電力の関係を模式的に描いた図である。図２０（ｂ）は、昇降圧モードを設けた場合のデューティ比と伝送電力の関係を模式的に描いた図である。図２０（ａ）に示すように昇降圧モードを設けない場合、降圧モードと昇圧モードの切り替わり時に、伝送電力（伝送電流と考えてもよい）の傾きが変化する変極点が１つ発生する。図２０（ｂ）に示すように昇降圧モードを設けた場合、降圧モードと昇降圧モードの切り替わり時と、昇降圧モードと昇圧モード切り替わり時に変極点が２つ発生する。昇降圧モードを設けた場合、変極点の数は２つになるが、各変極点の傾きの変化は、昇降圧モードを設けない場合の変極点の傾きより緩やかになる。図２０（ｂ）に示すように昇圧モードと降圧モードの間に昇降圧モードを挟むことで、回路ゲインを滑らかに変化させ、電流発振を小さく抑えることができる。
【0091】
以上説明したように本実施例によれば、第１のデッドタイムＴｄ１より第２のデッドタイムＴｄ２を長く設定することで、偏磁を抑制しつつ高効率化することができる。
【0092】
図２１は、電力変換装置１の昇圧動作時における第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングパターンと、偏磁発生時のトランス電流ＩＬの推移例を示す図である。図２１に示す例では、第１のデッドタイムＴｄ１と第２のデッドタイムＴｄ２の値を等しく設定している。半スイッチング周期の切り替わり時においてトランス電流ＩＬが０Ａでないと、回路のバラつき等により、正期間の電流時間積Ａと負期間の電流時間積Ｂがアンバランスになり、直流成分が発生する。
【0093】
この点、本実施例では、半スイッチング周期の切り替わり時においてトランス電流ＩＬが０Ａであることが担保され、電流不連続モードで動作することができる。これにより、偏磁を抑制することができる。また、半スイッチング周期の切り替わり時と異なるタイミングの第１のデッドタイムＴｄ１は短く設定することで、ダイオードに導通する期間を短くすることができ、損失を減少させることができる。また、逆電流または貫通電流を回避できる範囲で、同期整流期間をできるだけ長く設定することで、さらに損失を減少させることができる。
【0094】
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。
【0095】
降圧モードにおいて、第１レグと第２レグのスイッチングパターンを所定のスイッチング周期ごとに入れ替えてもよい。この場合、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４の発熱を平準化させることができる。昇圧モードにおいて、第３レグと第４レグのスイッチングパターンを所定のスイッチング周期ごとに入れ替えてもよい。この場合、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８の発熱を平準化させることができる。
【0096】
なお、実施の形態は、以下の項目によって特定されてもよい。
【0097】
［項目１］
第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）が直列接続された第１レグと、第３スイッチング素子（Ｑ３）と第４スイッチング素子（Ｑ４）が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部（Ｅ１、Ｃａ）に並列接続される第１ブリッジ回路（１１）と、
第５スイッチング素子（Ｑ５）と第６スイッチング素子（Ｑ６）が直列接続された第３レグと、第７スイッチング素子（Ｑ７）と第８スイッチング素子（Ｑ８）が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部（Ｅ２、Ｃｂ）に並列接続される第２ブリッジ回路（１２）と、
前記第１ブリッジ回路（１１）と前記第２ブリッジ回路（１２）の間に接続された絶縁トランス（ＴＲ１）と、
前記第１スイッチング素子（Ｑ１）－前記第８スイッチング素子（Ｑ８）を制御する制御回路（１３）と、を備え、
前記制御回路（１３）は、
前記第１直流部（Ｅ１、Ｃａ）から前記第２直流部（Ｅ２、Ｃｂ）へ降圧して電力を伝送する場合、前記第１直流部（Ｅ１、Ｃａ）と前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）が導通する第１の期間と、前記絶縁トランス（ＴＲ１）の一次巻線（ｎ１）の両端が前記第１ブリッジ回路（１１）内で短絡する第２の期間と、を含むように制御し、
前記第１の期間から前記第２の期間に遷移する際に前記第１ブリッジ回路（１１）に設定する第１のデッドタイムより、前記第２の期間から前記第１の期間に遷移する際に前記第１ブリッジ回路（１１）に設定する第２のデッドタイムを長く設定する、
電力変換装置（１）。
これによれば、偏磁抑制と高効率化を両立させることができる。
［項目２］
前記第１のデッドタイムは、直列接続された２つのスイッチング素子の同時オンが回避されることが担保された時間以上に設定され、
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線（ｎ２）に流れる電流がゼロに到達することが担保された時間以上に設定される、
項目１に記載の電力変換装置（１）。
これによれば、第２のデッドタイムにより偏磁を抑制しつつ、第１のデッドタイムによりデッドタイム全体の損失を減少させることができる。
［項目３］
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線（ｎ２）に流れる電流がゼロに到達することが担保された固定値に設定される、
項目２に記載の電力変換装置（１）。
これによれば、電圧条件が変化しても偏磁抑制が可能であり、スイッチング周波数を固定できるため制御を簡単化できる。
［項目４］
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線（ｎ２）に流れる電流がゼロに到達することが担保された変動値に設定される、
項目２に記載の電力変換装置（１）。
これによれば、電圧条件が変化しても偏磁抑制が可能であり、電流の実効値をさらに小さくでき、損失をさらに減少させることができる。
［項目５］
前記制御回路（１３）は、
前記第２の期間において、前記第２ブリッジ回路（１２）に含まれる対角の２つのスイッチング素子をオン状態に制御し、前記絶縁トランス（ＴＲ１）を流れる電流の絶対値が所定の閾値以下になると、前記対角の２つのスイッチング素子の少なくとも一方をターンオフし、
前記第２の期間から前記第１の期間に遷移する際に前記第２ブリッジ回路（１２）の一方のレグに設定されるデッドタイムを、前記第１デッドタイム以上の可変値に設定する、
項目１に記載の電力変換装置（１）。
これによれば、無効電流の発生を抑制しつつ、第２ブリッジ回路（１２）における損失を減少させることができる。
［項目６］
前記制御回路（１３）は、
前記第２直流部（Ｅ２、Ｃｂ）から前記第１直流部（Ｅ１、Ｃａ）へ降圧して電力を伝送する場合、
前記第１スイッチング素子（Ｑ１）－前記第４スイッチング素子（Ｑ４）に供給する駆動信号と、前記第５スイッチング素子（Ｑ５）－前記第８スイッチング素子（Ｑ８）に供給する駆動信号を入れ替える、
項目１に記載の電力変換装置（１）。
これによれば、双方向動作が可能となる。
第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）が直列接続された第１レグと、第３スイッチング素子（Ｑ３）と第４スイッチング素子（Ｑ４）が直列接続された第２レグを有し、前記第１レグと前記第２レグが第１直流部（Ｅ１、Ｃａ）に並列接続される第１ブリッジ回路（１１）と、
第５スイッチング素子（Ｑ５）と第６スイッチング素子（Ｑ６）が直列接続された第３レグと、第７スイッチング素子（Ｑ７）と第８スイッチング素子（Ｑ８）が直列接続された第４レグを有し、前記第３レグと前記第４レグが第２直流部（Ｅ２、Ｃｂ）に並列接続される第２ブリッジ回路（１２）と、
前記第１ブリッジ回路（１１）と前記第２ブリッジ回路（１２）の間に接続された絶縁トランス（ＴＲ１）と、
前記第１スイッチング素子（Ｑ１）－前記第８スイッチング素子（Ｑ８）を制御する制御回路（１３）と、を備え、
前記制御回路（１３）は、
前記第１直流部（Ｅ１、Ｃａ）から前記第２直流部（Ｅ２、Ｃｂ）へ降圧して電力を伝送する場合、前記第１直流部（Ｅ１、Ｃａ）と前記絶縁トランス（ＴＲ１）の二次巻線（ｎ２）が導通する第１の期間と、前記絶縁トランス（ＴＲ１）の一次巻線（ｎ１）の両端が前記第１ブリッジ回路（１１）内で短絡する第２の期間と、を含むように制御し、
前記第１の期間から前記第２の期間に遷移する際に前記第１ブリッジ回路（１１）に設定する第１のデッドタイムより、前記第２の期間から前記第１の期間に遷移する際に前記第１ブリッジ回路（１１）に設定する第２のデッドタイムを長く設定する、
電力変換装置（１）。
これによれば、偏磁抑制と高効率化を両立させることができる。
［項目２］
前記第１のデッドタイムは、直列接続された２つのスイッチング素子の同時オンが回避されることが担保された時間以上に設定され、
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線（ｎ２）に流れる電流がゼロに到達することが担保された時間以上に設定される、
項目１に記載の電力変換装置（１）。
これによれば、第２のデッドタイムにより偏磁を抑制しつつ、第１のデッドタイムによりデッドタイム全体の損失を減少させることができる。
［項目３］
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線（ｎ２）に流れる電流がゼロに到達することが担保された固定値に設定される、
項目２に記載の電力変換装置（１）。
これによれば、電圧条件が変化しても偏磁抑制が可能であり、スイッチング周波数を固定できるため制御を簡単化できる。
［項目４］
前記第２のデッドタイムは、前記第２の期間に前記トランスの二次巻線（ｎ２）に流れる電流がゼロに到達することが担保された変動値に設定される、
項目２に記載の電力変換装置（１）。
これによれば、電圧条件が変化しても偏磁抑制が可能であり、電流の実効値をさらに小さくでき、損失をさらに減少させることができる。
［項目５］
前記制御回路（１３）は、
前記第２の期間において、前記第２ブリッジ回路（１２）に含まれる対角の２つのスイッチング素子をオン状態に制御し、前記絶縁トランス（ＴＲ１）を流れる電流の絶対値が所定の閾値以下になると、前記対角の２つのスイッチング素子の少なくとも一方をターンオフし、
前記第２の期間から前記第１の期間に遷移する際に前記第２ブリッジ回路（１２）の一方のレグに設定されるデッドタイムを、前記第１デッドタイム以上の可変値に設定する、
項目１に記載の電力変換装置（１）。
これによれば、無効電流の発生を抑制しつつ、第２ブリッジ回路（１２）における損失を減少させることができる。
［項目６］
前記制御回路（１３）は、
前記第２直流部（Ｅ２、Ｃｂ）から前記第１直流部（Ｅ１、Ｃａ）へ降圧して電力を伝送する場合、
前記第１スイッチング素子（Ｑ１）－前記第４スイッチング素子（Ｑ４）に供給する駆動信号と、前記第５スイッチング素子（Ｑ５）－前記第８スイッチング素子（Ｑ８）に供給する駆動信号を入れ替える、
項目１に記載の電力変換装置（１）。
これによれば、双方向動作が可能となる。
【符号の説明】
【0098】
Ｅ１ 第１直流電源、 Ｅ２ 第２直流電源、 １ 電力変換装置、 １１ 第１ブリッジ回路、 １２ 第２ブリッジ回路、 １３ 制御回路、 ２１ 第１電圧センサ、 ２２ 第２電圧センサ、 ２３ 電流センサ、 Ｑ１－Ｑ８ スイッチング素子、 Ｄ１－Ｄ８ ダイオード、 Ｃ１－Ｃ８ 容量、 Ｌ１ 第１インダクタンス、 Ｌ２ 第２インダクタンス、 ＴＲ１ 絶縁トランス、 ｎ１ 一次巻線、 ｎ２ 二次巻線、 Ｃａ 一次側コンデンサ、 Ｃｂ 二次側コンデンサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】