知財求人 - 知財ポータルサイト「IP Force」
▶ ロマレ チップ テクノロジー チャンジョウ カンパニー リミテッドの特許一覧 ▶ ロマレ テクノロジーズ リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025010533
(43)【公開日】2025-01-21
(54)【発明の名称】配向性金属電極ユニット及びその製造方法並びに応用
(51)【国際特許分類】
H10N 50/80 20230101AFI20250110BHJP
H10D 48/40 20250101ALI20250110BHJP
H10N 50/10 20230101ALI20250110BHJP
H10B 61/00 20230101ALI20250110BHJP
H10D 64/60 20250101ALI20250110BHJP
H01L 21/285 20060101ALI20250110BHJP
H01F 10/14 20060101ALI20250110BHJP
【ＦＩ】
H10N50/80 D
H01L29/82 Z
H10N50/10 Z
H10B61/00
H01L21/28 301R
H01L21/285 S
H01L21/285 Z
H01F10/14
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024153492
(22)【出願日】2024-09-05
(31)【優先権主張番号】202310834710.3
(32)【優先日】2023-07-07
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】524333611
【氏名又は名称】ロマレ チップ テクノロジー チャンジョウ カンパニー リミテッド
(71)【出願人】
【識別番号】524333622
【氏名又は名称】ロマレ テクノロジーズ リミテッド
(74)【代理人】
【識別番号】100116850
【弁理士】
【氏名又は名称】廣瀬 隆行
(74)【代理人】
【識別番号】100165847
【弁理士】
【氏名又は名称】関 大祐
(74)【代理人】
【識別番号】100219933
【弁理士】
【氏名又は名称】元川 信輔
(72)【発明者】
【氏名】ユー フォンジ
(72)【発明者】
【氏名】スン シュードン
(72)【発明者】
【氏名】ミハイ アンドレイ ポール
(72)【発明者】
【氏名】ゾウ ビン
(72)【発明者】
【氏名】ゼメン ジャン
【テーマコード（参考）】
4M104
4M119
5E049
5F092
【Ｆターム（参考）】
4M104AA01
4M104BB13
4M104BB17
4M104BB30
4M104BB36
4M104DD33
4M104DD34
4M104DD37
4M104GG16
4M104HH20
4M119AA19
4M119AA20
4M119BB01
4M119BB20
4M119CC05
4M119CC10
4M119JJ03
4M119JJ04
5E049AA01
5E049AA09
5E049BA06
5E049BA12
5E049GC01
5E049HC01
5F092AA11
5F092AA20
5F092AB06
5F092AC12
5F092AC26
5F092BE21
5F092CA02
5F092CA03
(57)【要約】 （修正有）
【課題】配向性金属電極ユニット及びその製造方法並びに応用を提供する。
【解決手段】配向性金属電極ユニットは、アモルファスＳｉＯ２層上に覆われたＳｉ基板と、ＳｉＯ２層上に覆われ、Ｔａ、Ｃｒ、ＴｉＮ、ＴａＮ又はＭｇＯを含む緩衝層と、緩衝層を覆い、Ａ３ＢＮを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、或いはＭｎｘＮ１－ｘであり、０＜ｘ＜１であるシード層と、シード層を基礎として製造され、（００１）結晶配向を備える金属電極層と、を含み、緩衝層、シード層及び金属電極層は一致した格子定数を備える。
【選択図】図１
【解決手段】配向性金属電極ユニットは、アモルファスＳｉＯ２層上に覆われたＳｉ基板と、ＳｉＯ２層上に覆われ、Ｔａ、Ｃｒ、ＴｉＮ、ＴａＮ又はＭｇＯを含む緩衝層と、緩衝層を覆い、Ａ３ＢＮを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、或いはＭｎｘＮ１－ｘであり、０＜ｘ＜１であるシード層と、シード層を基礎として製造され、（００１）結晶配向を備える金属電極層と、を含み、緩衝層、シード層及び金属電極層は一致した格子定数を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
配向性金属電極ユニットにおいて、
アモルファスＳｉＯ２層に覆われたＳｉ基板と、
前記ＳｉＯ２層に覆われ、Ｔａ、Ｃｒ、ＴｉＮ、ＴａＮ、ＭｇＯ又はＣｒＮを含む緩衝層と、
前記緩衝層を覆い、Ａ３ＢＮを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、或いはＭｎｘＮ１－ｘであり、０＜ｘ＜１であるシード層と、
前記シード層を基礎として製造され、（００１）結晶配向を備える金属電極層と、を含み、
前記シード層と前記金属電極層は一致した格子定数を備える、ことを特徴とする配向性金属電極ユニット。
アモルファスＳｉＯ２層に覆われたＳｉ基板と、
前記ＳｉＯ２層に覆われ、Ｔａ、Ｃｒ、ＴｉＮ、ＴａＮ、ＭｇＯ又はＣｒＮを含む緩衝層と、
前記緩衝層を覆い、Ａ３ＢＮを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、或いはＭｎｘＮ１－ｘであり、０＜ｘ＜１であるシード層と、
前記シード層を基礎として製造され、（００１）結晶配向を備える金属電極層と、を含み、
前記シード層と前記金属電極層は一致した格子定数を備える、ことを特徴とする配向性金属電極ユニット。
【請求項2】
前記Ｓｉ基板上にＣＭＯＳ回路が配置されている、
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
【請求項3】
前記金属電極はＰｄ、Ｐｔを含む、
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
【請求項4】
前記Ｓｉ基板とアモルファスＳｉＯ２層の厚さは１～５０００ｎｍである、
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
【請求項5】
前記アモルファスＳｉＯ２層の粗さは５ｎｍより小さい、
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
【請求項6】
前記緩衝層の厚さは２～１００ｎｍであり、
前記シード層の厚さは２～２００ｎｍであり、
前記金属電極層の厚さは１０～５００ｎｍである、
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
前記シード層の厚さは２～２００ｎｍであり、
前記金属電極層の厚さは１０～５００ｎｍである、
ことを特徴とする請求項１に記載の配向性金属電極ユニット。
【請求項7】
配向性金属電極ユニットの製造方法において、上記請求項１－６のいずれか一項に記載の配向性金属電極を製造するのに用いられ、
Ｓｉ基板上にアモルファスＳｉＯ２層を製造するステップと、
前記アモルファスＳｉＯ２層上に緩衝層を製造し、前記緩衝層はＴａ、Ｃｒ、ＴｉＮ、ＴａＮ又はＭｇＯを含み、前記緩衝層上にシード層が製造され、前記シード層はＡ３ＢＮ又はＭｎｘＮ１－ｘを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、０＜ｘ＜１であるステップと、
前記シード層上に（００１）結晶配向を備える金属電極層を製造するステップと、を含む、ことを特徴とする配向性金属電極ユニットの製造方法。
Ｓｉ基板上にアモルファスＳｉＯ２層を製造するステップと、
前記アモルファスＳｉＯ２層上に緩衝層を製造し、前記緩衝層はＴａ、Ｃｒ、ＴｉＮ、ＴａＮ又はＭｇＯを含み、前記緩衝層上にシード層が製造され、前記シード層はＡ３ＢＮ又はＭｎｘＮ１－ｘを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、０＜ｘ＜１であるステップと、
前記シード層上に（００１）結晶配向を備える金属電極層を製造するステップと、を含む、ことを特徴とする配向性金属電極ユニットの製造方法。
【請求項8】
前記緩衝層と前記シード層の成長温度はいずれも４５０℃より低い、
ことを特徴とする請求項１に記載の製造方法。
ことを特徴とする請求項１に記載の製造方法。
【請求項9】
マグネトロンスパッタリング、原子層エピタキシャル成長法、パルスレーザ堆積法又は分子線エピタキシャル法を用いて緩衝層、シード層を製造する、
ことを特徴とする請求項１に記載の製造方法。
ことを特徴とする請求項１に記載の製造方法。
【請求項10】
前記配向性金属電極ユニットは結晶電極として電子デバイスで応用され、前記電子デバイスはスピン電子デバイス、メモリ、磁気メモリ素子及び強誘電体トンネルデバイスを含む、
ことを特徴とする配向性金属電極ユニットの応用。
ことを特徴とする配向性金属電極ユニットの応用。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体デバイス技術分野に関し、特に配向性金属電極ユニット及びその製造方法並びに応用に関する。
【背景技術】
【0002】
大多数の半導体デバイスにおいて、金属を電極としての導電性及び安定性のみ考慮するため、金属は通常無定形である。しかし、アモルファス材料には大量の欠陥が存在するため、ＭＲＡＭ、及びシングルチップエピタキシャルスピン電子デバイスのような特定のデバイスにおいて、高結晶度の金属電極を必要とする。
【0003】
より広く応用されるために、半導体デバイスをＣＭＯＳのようなシリコン回路に集積する必要がある。しかしＣＭＯＳの最上層は通常アモルファスＳｉＯ２パッシベーション層であり、このためより良い性能を得るためにアモルファスＳｉＯ２パッシベーション層上に結晶金属電極を得ることはやはり１つの課題である。
【発明の概要】
【0004】
上記技術的欠陥を克服するために、本発明の目的は配向性金属電極ユニット及びその製造方法並びに応用を提供することであり、従来の半導体デバイスがアモルファスＳｉＯ２層上で得られる結晶金属電極の性能が良くないという問題を解決する。
【0005】
本発明は配向性金属電極ユニットを開示し、
【0006】
アモルファスＳｉＯ２層に覆われたＳｉ基板と、
【0007】
前記ＳｉＯ２層に覆われ、Ｔａ、Ｃｒ、ＴｉＮ、ＴａＮ、ＭｇＯ又はＣｒＮを含む緩衝層と、
【0008】
前記緩衝層を覆い、Ａ３ＢＮを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、或いはＭｎｘＮ１－ｘであり、０＜ｘ＜１であるシード層と、
【0009】
前記シード層を基礎として製造され、（００１）結晶配向を備える金属電極層と、を含み、
【0010】
前記シード層と前記金属電極層は一致した格子定数を備える、ことを特徴とする配向性金属電極ユニット。
【0011】
好ましくは、前記Ｓｉ基板にＣＭＯＳ回路が配置されている。
【0012】
好ましくは、前記金属電極層はＰｄ、Ｐｔを含む。
【0013】
好ましくは、前記Ｓｉ基板及びアモルファスＳｉＯ２層の厚さは１～５０００ｎｍである。
【0014】
好ましくは、前記アモルファスＳｉＯ２層の粗さは５ｎｍより小さい。
【0015】
好ましくは、前記緩衝層の厚さは２～１００ｎｍである。
【0016】
前記シード層の厚さは２～２００ｎｍである。
【0017】
前記金属電極層の厚さは１０～５００ｎｍである。
【0018】
本発明は配向性金属電極ユニットの製造方法をさらに提供し、上記いずれか一項の配向性金属電極を製造するのに用いられ、Ｓｉ基板上にアモルファスＳｉＯ２層を製造するステップと、
【0019】
前記アモルファスＳｉＯ２層上にＴａ、Ｃｒ、ＴｉＮ、ＴａＮ、又はＭｇＯを含む緩衝層を製造するステップと、
【0020】
前記アモルファスＳｉＯ２層上にＡ３ＢＮ又はＭｎｘＮ１－ｘを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、０＜ｘ＜１であるシード層を製造するステップと、
【0021】
前記シード層上に（００１）結晶配向を備える金属電極層を製造するステップと、を含む。
【0022】
好ましくは、前記緩衝層及び前記シード層の成長温度はいずれも４５０℃より低い。
【0023】
好ましくは、マグネトロンスパッタリング、原子層エピタキシャル成長法、パルスレーザ堆積法又は分子線エピタキシャル法を用いて、緩衝層、シード層を製造する。
【0024】
本発明は配向性金属電極ユニットの応用をさらに提供し、前記配向性金属電極ユニットはいずれか一項の製造方法を用いて製造されたいずれか一項の前記配向性金属電極ユニットであり、結晶電極として電子デバイスで応用され、前記電子デバイスはスピン電子デバイス、メモリ、磁気メモリ素子及び強誘電体トンネル素子を含む。
【0025】
上記技術的解決手段を用いると、従来技術と比較して、以下の有益な効果を備える。
【0026】
本願が提供する配向性金属電極ユニット及びその製造方法並びに応用は、基板（Ｓｉ又はＣＭＯＳを含むＳｉ）、アモルファスＳｉＯ２層、緩衝層、シード層及び結晶金属電極層を含んで構成される配向性金属電極ユニットを形成し、そのうち金属電極層は緩衝層及びシード層を下層とし、金属又は窒化物、酸化物をスパッタリング又はエピタキシャル成長して緩衝層及びシード層を形成し、金属電極は（００１）方向で結晶し、よってアモルファス基板上で高結晶度の金属電極を得て、結晶電極としてスピン電子デバイスの一部を形成し、スピンバルブ、トンネル磁気デバイス、ＭＲＡＭ、ＳＯＴ－ＭＲＡＭ及び強誘電体トンネルデバイス等の電子デバイスに応用される。
【図面の簡単な説明】
【0027】
【0028】
【0029】
【0030】
【0031】
【0032】
【0033】
【0034】
【発明を実施するための形態】
【0035】
以下で添付図と具体的な実施例を関連付けて本発明の利点をさらに詳述する。
【0036】
ここで例示的な実施形態を詳細に説明するが、その例は添付図面に示される。以下の説明が添付図面に関する場合、特に示さない限り、異なる添付図面における同じ数字は、同じ又は類似の要素を示す。以下の例示的な実施形態で説明される実施形態は本開示に一致する全ての実施形態を表すわけではない。逆に、それらは添付の特許請求の範囲に示されているように、本開示のいくつかの態様と一致する装置及び方法の例に過ぎない。
【0037】
本開示で使用される用語は、特定の実施例を説明する目的のみに使用され、本開示を限定することを意図するわけではない。本開示及び添付の特許請求の範囲で使用される単数の形式「一種」、「前記」及び「該」も文脈で明らかにその他の意味を含むことが示されない限り、複数の形式を含むことを意図している。本書で使用される用語「及び／又は」は１つの又は複数の関連する列挙された項目のいずれか又は全ての可能な組み合わせを指し且つ含むことを理解されたい。
【0038】
本開示で用語第一、第二、第三等を使用して各種の情報を説明するが、これらの情報はこれらの用語に限定されるものではないことを理解されたい。これらの用語は同一タイプの情報を互いに区別することにのみ使用される。例えば、本開示の範囲を逸脱しないで、第一情報を第二情報と呼んでもよく、同様に、第二情報を第一情報と呼んでもよい。文脈によって決まり、本明細書で使用される言葉「例えば」は「……のとき」又は「……のとき」又は「決定に基づいて」のように解釈されてもよい。
【0039】
本発明の説明において、理解すべきなのは、用語「縦方向」、「横方向」、「上」、「下」、「前」、「後ろ」、「左」、「右」、「垂直」、「水平」、「最上」、「下」、「内」、「外」等の指示する方向又は位置関係は添付図に示される方位又は位置関係に基づくが、本発明を説明しやすくし説明を簡略化するためだけのものであり、指示される装置又は素子は必ずしも特定の方位、特定の方位での構造及び操作を備えることを指示又は暗示しているわけではなく、これにより本発明を限定すると理解されるものではない。
【0040】
本発明の説明において、特に規定及び限定されない限り、留意すべきなのは、用語「装着」、「連接」、「接続」は広く理解されるべきであり、例えば、機械接続又は電気的接続であってもよく、二つの素子の内部の連通であってもよく、直接接続でもよく、中間媒体を介した間接接続であってもよい。本分野の当業者であれば、具体的な状況に基づいて上記用語の具体的な意味を理解され得る。
【0041】
後続の説明において、素子を表すのに例えば「モジュール」、「部材」又は「ユニット」の接尾辞を使用するが、本発明の説明をしやすくするためだけであり、それ自体に特定の意味はない。このため、「モジュール」と「部材」は混合して使用してもよい。
【0042】
実施例一、本発明は配向性金属電極ユニットを開示し、アモルファス基板上に高結晶度の金属電極を得て、それによってスーパーキャパシタ、メモリデバイス、電界効果トランジスタ、ＭＥＭＳ等への広範な応用を実現し、具体的には、図１を参照されたい。以下を含む。
【0043】
アモルファスＳｉＯ２層に覆われたＳｉ基板であって、選択可能に、前記Ｓｉ基板上にＣＭＯＳ回路が配置されてもよく、上記半導体デバイスに応用されるように、該配向性金属電極ユニットにＣＭＯＳ回路を集積してもよい。
【0044】
前記ＳｉＯ２層に覆われた緩衝層であって、Ｔａ（タンタル）、Ｃｒ（クロム）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）、ＭｇＯ（酸化マグネシウム）又はＣｒＮ（窒化クロム）を含むがこれらに限定されない。
【0045】
前記緩衝層を覆うシード層であって、Ａ３ＢＮを含み、Ａ＝Ｃｕ（銅）又はＦｅ（鉄）、Ｂ＝Ｐｄ（パラジウム）又はＰｔ（白金）、あるいはＭｎｘＮ１－ｘを含み、０＜ｘ＜１、がこれらに限定されない。
【0046】
金属電極層であって、前記シード層を基礎として製造され、（００１）結晶配向を備える。
【0047】
前記シード層及び前記金属電極層は一致した／類似（予め設定された誤差範囲内）の格子定数を備える。
【0048】
上記構造に基づいて、本実施形態において、該配向性金属ユニットは基板（Ｓｉ又はＣＭＯＳを含むＳｉ）、アモルファスＳｉＯ２層、緩衝層、シード層及び金属電極層により構成される。金属電極層は緩衝層とシード層を下層として、上記緩衝層及びシード層を基礎として、金属電極は（００１）方向で結晶してもよく、よってアモルファス（即ち上記ＳｉＯ２）基板上で高結晶度の金属電極を得る。
【0049】
上記構造に基づいて、好ましくは、前記金属電極層はＰｄ、Ｐｔを含み、即ち上記シード層に対応してもよく、配向性金属電極を形成することから、その他は金属電極のその他の材料を形成してもよい。
【0050】
さらに、本実施形態が提供する配向性金属電極ユニットにおいて、前記Ｓｉ基板及びアモルファスＳｉＯ２層の厚さは１～５０００ｎｍであり、前記アモルファスＳｉＯ２層の粗さは５ｎｍより小さく、即ち基板表面の粗さを小さく保持するとその上の緩衝層とより緊密に接続される。前記緩衝層の厚さは２～１００ｎｍであり、前記シード層の厚さは２～２００ｎｍであり、前記金属電極層の厚さは１０～５００ｎｍであり、緩衝層とシード層は金属電極層の下層として、金属電極層より厚さが小さく、それは特定の結晶配向を備える金属電極層を形成させると同時に、配向性金属電極ユニットの応用を実現する。
【0051】
例示として、上記Ｓｉ基板に形成されるアモルファスＳｉＯ２層は熱酸化、化学気相成長（ＣＶＤ、ＰＥＣＶＤ）により又は自然酸化により実現されてもよく、上記緩衝層とシード層はスパッタリング又は蒸着により形成されてもよく、具体的にはスパッタリング、ＰＬＤ、ＡＬＤ又はＭＢＥ成長を含むが、これらに限定されず、最終的に上記緩衝層とシード層の成長に基づいて（００１）結晶配向を備える金属電極層を形成し、本実施形態において磁気トンネル接合（ＭＴＪ）又はその他のスピン電子デバイス（スピン電子デバイスは電界効果トランジスタ、メモリデバイス、トンネル接合、磁気電気結合デバイス、切り替え可能な光起電力素子、スピンバルブ及び強誘電体デバイスを含むが、これらに限定されない）を形成するのに用いられ得る配向性金属電極ユニットを形成するようにする。
【0052】
実施例二、本発明は配向性金属電極ユニットの製造方法をさらに提供し、上記実施例一のうちのいずれか一項に記載の配向性金属電極を製造するのに用いられ、具体的には、図８を参照されたい。以下を含む。
【0053】
Ｓｉ基板上にアモルファスＳｉＯ２層を製造するステップＳ１０と、
【0054】
本実施形態において、Ｓｉ基板上にアモルファスＳｉＯ２層を形成し、熱酸化又は気相成長により形成されてもよく、それによって下記の緩衝層とシード層がアモルファスシリコン基板上に製造され配向性金属電極を形成するようにする。留意すべきなのは、上記電極構造はアモルファスＳｉＯ２を基礎とするため、選択可能にその上に直接ＣＭＯＳ回路を集積してもよい。
【0055】
前記アモルファスＳｉＯ２層上に緩衝層を製造し、そのうち前記緩衝層はＴａ、Ｃｒ、ＴｉＮ、ＴａＮ又はＭｇＯを含むステップＳ２０と、
【0056】
具体的に、例示として、上記緩衝層はＴａ、Ｃｒ、ＴｉＮ、ＴａＮ又はＭｇＯを含むがこれらに限定されない材料のスパッタリング又は蒸着を用いて形成されてもよく、且つ上記のように、緩衝層の厚さは２～１００ｎｍであり、具体的には、緩衝層を製造するとき成長温度はいずれも４５０℃より低く、予め設定された結晶配向及び結晶分布で生成される。
【0057】
前記緩衝層上にシード層を製造し、前記シード層はＡ３ＢＮ又はＭｎｘＮ１－ｘを含み、Ａ＝Ｃｕ又はＦｅ、Ｂ＝Ｐｄ又はＰｔ、０＜ｘ＜１であるステップＳ３０と、
【0058】
具体的に、上記シード層もスパッタリング又は蒸着により形成されてもよく、厚さは２～２００ｎｍであり、成長温度は４５０℃より低く、それによって（００１）結晶配向で成長させ、後続の金属電極層の金属電極が（００１）の方向で結晶し、両者の格子定数は類似（一致）し、即ち類似の結晶分布であり、下記ステップにおいて配向性金属電極層を製造しやすくする。
【0059】
前記緩衝層で（００１）結晶配向を備える金属電極層を製造するステップＳ４０。
【0060】
具体的に、上記緩衝層とシード層を基礎として金属電極層の下層に配向した（即ち（００１）結晶配向）金属電極層を成長して形成し、アモルファス基板に高結晶度の性能が優れた金属電極を得ることを実現する。
【0061】
具体的に、マグネトロンスパッタリング、原子層エピタキシャル成長法（ＡＬＤ）、パルスレーザ堆積法（ＰＬＤ）又は分子線エピタキシャル法（ＭＢＥ）等の蒸着法を含むがこれらに限定されない方法を用いて緩衝層、シード層を製造してもよく、従来のその他の蒸着法も上記配向性金属電極層の形成を実現できれば使用してもよい。
【0062】
本実施形態が提供する製造方法であって、基板（Ｓｉ又はＣＭＯＳを含むＳｉ）、アモルファスＳｉＯ２層、緩衝層、シード層及び結晶金属電極層を含んで構成される配向性金属電極ユニットを形成し、そのうち金属電極層は緩衝層とシード層を下層とし、上記金属又は窒化物、酸化物をスパッタリング又はエピタキシャル成長させることに基づいて緩衝層及びシード層を形成し、金属電極は（００１）方向で結晶し上記金属電極層を形成し、よってアモルファス基板上で高結晶度の金属電極を得る。
【0063】
例示として、図２－図７のＸ線回折図を参照されたい。図２は基板がシリコン＋１８０ｎｍＳｉＯ２、緩衝層がＴａ、シード層がＣｕ３ＰｄＮ、金属電極層がＰｔで形成された配向性金属電極ユニットに基づくｘ線回折図であり、図３は基板がシリコン＋１８０ｎｍＳｉＯ２、緩衝層がＣｒ、シード層がＭｎＮ、金属電極層がＰｔで形成された配向性金属電極ユニットに基づくｘ線回折図であり、図４は基板がシリコン＋１８０ｎｍ ＳｉＯ２、緩衝層がＴｉＮ、シード層がＭｎＮ、金属電極層がＰｔで形成された配向性金属電極ユニットに基づくｘ線回折図であり、図５は基板がシリコン＋１８０ｎｍＳｉＯ２、緩衝層がＴａＮ、シード層がＣｕ３ＰｄＮ、金属電極層がＰｔで形成された配向性金属電極ユニットに基づくスペクトルであり、図６は基板がシリコン＋１８０ｎｍＳｉＯ２、緩衝層がＭｇＯ、シード層がＭｎＮ、金属電極層がＰｔで形成された配向性金属電極ユニットに基づくｘ線回折図であり、図７は基板がシリコン＋自然酸化層ＳｉＯ２、緩衝層がＴａＮ、シード層がＭｎＮ、金属電極層がＰｔで形成された配向性金属電極ユニットに基づくｘ線回折図である。図２－図７のいずれからも明らかであるが、（００１）の方向に配向した高結晶の金属電極が形成され得る。
【0064】
実施例三、本発明は配向性金属電極ユニットの応用をさらに提供し、前記配向性金属電極は実施例二のいずれか一項の製造方法を用いて製造された実施例一におけるいずれか一項の配向性金属電極であって、結晶電極として電子デバイスで応用され、前記電子デバイスはスピン電子デバイス、メモリ、磁気メモリ素子及び強誘電体トンネル素子を含み、具体的に、電極構造全てはアモルファスＳｉＯ２を基礎として、ＣＭＯＳに直接集積されてもよい。スピン電子デバイスは電界効果トランジスタ、メモリデバイス、トンネル接合、磁気電気結合デバイス、切り替え可能な光起電力素子、スピンバルブ及び強誘電体デバイスを含むがこれらに限定されず、よってスーパーキャパシタ、メモリデバイス、電界効果トランジスタ、ＭＥＭＳ等の分野に広く応用され得る。
【0065】
本発明の実施例は優れた実施性を有し、且つ本発明に対していかなる形態でも限定するわけではないことに留意すべきであり、当業者であれば上記の開示された技術的な内容を利用して同等の効果的な実施例に変更又は修正可能であるが、本発明の技術的解決手段の内容を逸脱しない範囲で、本発明の技術的実体に基づく上記の実施例に対する変更又は同等の変更及び修正は、いずれも本発明の技術的解決手段の範囲内に属する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】