特開 2025-10881 漏電遮断器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025010881

(43)【公開日】2025-01-23

(54)【発明の名称】漏電遮断器

(51)【国際特許分類】

   H01H 83/02 20060101AFI20250116BHJP

【ＦＩ】

H01H83/02 E

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023113169

(22)【出願日】2023-07-10

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(71)【出願人】

【識別番号】508296738

【氏名又は名称】富士電機機器制御株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】谷 敏明

【テーマコード（参考）】

5G030

【Ｆターム（参考）】

5G030XX15

5G030XX17

5G030YY13

(57)【要約】      （修正有）

【課題】漏電遮断試験の精度を高めた漏電遮断器を提供する。
【解決手段】電源と負荷との間に接続される給電線と、磁性コアと、磁性コアに巻き付けられ、給電線からの漏洩電流を検出する検出コイルと、を備える零相変流器と、検出コイルに接続され、検出コイルで検出された漏洩電流の信号を第１デジタル信号に変換するＡ／Ｄ変換回路と、第１デジタル信号に基づき、漏電遮断を制御する制御回路と、漏洩電流の周期と異なる周期で、パルス電流を出力するパルス電流出力素子と、磁性コアの、検出コイルとは異なる位置に巻き付けられ、パルス電流出力素子から取得したパルス電流を流す試験用コイルと、を備え、検出コイルは、試験用コイルに流れたパルス電流に誘起される試験電流を検出し、Ａ／Ｄ変換回路は、検出コイルで検出された試験電流の信号を第２デジタル信号に変換し、制御回路は、第２デジタル信号に基づき、試験遮断を制御する。
【選択図】図１

【特許請求の範囲】

【請求項1】

電源と負荷との間に接続される給電線と、
磁性コアと、前記磁性コアに巻き付けられ、前記給電線からの漏洩電流を検出する検出コイルと、を備える零相変流器と、
前記検出コイルに接続され、前記検出コイルで検出された前記漏洩電流の信号を第１デジタル信号に変換するＡ／Ｄ変換回路と、
前記第１デジタル信号に基づき、漏電遮断を制御する制御回路と、
前記漏洩電流の周期と異なる周期で、パルス電流を出力するパルス電流出力素子と、
前記磁性コアの、前記検出コイルとは異なる位置に巻き付けられ、前記パルス電流出力素子から取得した前記パルス電流を流す試験用コイルと、
を備え、
前記検出コイルは、前記試験用コイルに流れた前記パルス電流によって誘起される試験電流を検出し、
前記Ａ／Ｄ変換回路は、前記検出コイルで検出された前記試験電流の信号を第２デジタル信号に変換し、
前記制御回路は、前記第２デジタル信号に基づき、試験遮断を制御する、
漏電遮断器。

【請求項2】

前記パルス電流出力素子は、前記漏洩電流より短い周期で前記パルス電流を出力する、請求項１に記載の漏電遮断器。

【請求項3】

前記パルス電流の周期は、前記Ａ／Ｄ変換回路で実行された、前記第１デジタル信号のサンプリングの周期の２倍に対応し、
前記試験電流の周期及び前記第２デジタル信号の周期は、前記第１デジタル信号の周期に対応する、請求項１又は請求項２に記載の漏電遮断器。

【請求項4】

前記制御回路は、前記パルス電流出力素子に出力する駆動信号を通じて、前記パルス電流出力素子における前記パルス電流の出力動作を制御する、請求項１又は請求項２に記載の漏電遮断器。

【請求項5】

前記制御回路は、前記Ａ／Ｄ変換回路で変換された複数の前記第２デジタル信号における各信号値の絶対値を順に足し合わせた値が、閾値以上である場合、前記試験遮断に基づく遮断信号を出力する、請求項１又は請求項２に記載の漏電遮断器。

【請求項6】

前記Ａ／Ｄ変換回路は、前記漏洩電流の信号及び前記試験電流の信号を、互いに同一周期でサンプリングする、請求項１又は請求項２に記載の漏電遮断器。

【請求項7】

前記制御回路から出力される、漏電遮断情報及び試験遮断情報のそれぞれを記憶する記憶部をさらに備える、請求項１又は請求項２に記載の漏電遮断器。

【請求項8】

前記給電線から送電される交流電力を直流電力に変換する電源回路と、
前記電源回路と前記パルス電流出力素子との間に接続され、前記電源回路から前記パルス電流出力素子に流れる電流を制限する電流制限素子と、
をさらに備える、請求項１又は請求項２に記載の漏電遮断器。

【請求項9】

前記制御回路に接続され、試験開始信号を前記制御回路に出力する試験開始スイッチをさらに備える、請求項１又は請求項２に記載の漏電遮断器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、漏電遮断器に関する。

【背景技術】

【0002】

電源及び負荷の間に接続される給電線からの漏電を検出し、電源から負荷への電力供給を遮断する漏電遮断器が知られている。また、漏電遮断試験を実行可能な漏電遮断器が開示されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第５８６６９９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

漏電遮断器において、漏電遮断試験の精度を高めることが要望されている。

【0005】

本開示は、漏電遮断試験の精度を高めた漏電遮断器の提供を目的とする。

【課題を解決するための手段】

【0006】

第１態様では、電源と負荷との間に接続される給電線と、磁性コアと、前記磁性コアに巻き付けられ、前記給電線からの漏洩電流を検出する検出コイルと、を備える零相変流器と、前記検出コイルに接続され、前記検出コイルで検出された前記漏洩電流の信号を第１デジタル信号に変換するＡ／Ｄ変換回路と、前記第１デジタル信号に基づき、漏電遮断を制御する制御回路と、前記漏洩電流の周期と異なる周期で、パルス電流を出力するパルス電流出力素子と、前記磁性コアの、前記検出コイルとは異なる位置に巻き付けられ、前記パルス電流出力素子から取得した前記パルス電流を流す試験用コイルと、を備え、前記検出コイルは、前記試験用コイルに流れた前記パルス電流によって誘起される試験電流を検出し、前記Ａ／Ｄ変換回路は、前記検出コイルで検出された前記試験電流の信号を第２デジタル信号に変換し、前記制御回路は、前記第２デジタル信号に基づき、試験遮断を制御する。

【発明の効果】

【0007】

本開示の技術によれば、漏電遮断試験の精度を高めることができる。

【図面の簡単な説明】

【0008】

【図1】実施形態に係る漏電遮断器の全体構成の一例を示す模式図である。

【図2】実施形態に係る漏電遮断器の試験用コイルに流れるパルス電流の一例を示す図である。

【図3】実施形態に係る漏電遮断器における零相変流器の検出コイルに流れる試験電流の一例を示す図である。

【図4】実施形態に係る漏電遮断器の制御回路で処理される試験信号の一例を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して実施形態に係る漏電遮断器について説明する。なお、「接続」とは、物理的な接続に限られず、電気的な接続の意味を含んでよい。例えば、物体Ａが物体Ｂに接続されるとは、物体Ａが物体Ｂに導電的に（例えば、同電位に）接続される場合に限られず、物体Ａが物体Ｃを介して物体Ｂに導電的に接続される場合を含んでよい。

【0010】

実施形態に係る漏電遮断器１０は、漏洩電流に係るアナログ信号をデジタル信号に変換し、変換したデジタル信号に基づき、漏電の有無を検出する電子式の漏電遮断器である。

【0011】

漏電遮断器１０は、電源１と負荷３の間に接続される。漏電遮断器１０は、漏電の検出に応じて、電源１から負荷３への電力供給を遮断するよう動作する、漏電遮断機能を有する。また、漏電遮断器１０は、漏電遮断機能が適正に働くか否かを試験する試験機能を有する。漏電遮断器１０は、漏電遮断機能の試験の精度を高めることを目的とする。

【0012】

＜漏電遮断機能＞
漏電遮断器１０の試験機能を説明する前提として、はじめに、漏電遮断器１０の漏電遮断機能について説明する。図１を参照して、漏電遮断器１０の漏電遮断機能に関連する構成を説明する。図１は、本実施形態の漏電遮断器１０の全体構成を示す模式図である。

【0013】

図１に示すように、漏電遮断器１０は、給電線２０ａ，２０ｂと、零相変流器３０と、増幅回路４１と、Ａ／Ｄ変換回路４２と、制御回路５０と、不揮発性メモリ５２と、感度電流切替スイッチ５５と、引外し部６０と、電源回路７１と、を備える。なお、漏電遮断器１０は、試験機能を果たすための構成要素である、試験開始スイッチ１１０と、パルス電流出力素子１２０と、電流制限素子１３０と、試験用コイル１４０と、をさらに備える。試験機能を果たすためのこれらの構成要素に関しては、別途説明する。

【0014】

給電線２０ａ，２０ｂのそれぞれは、電源１と負荷３の間に接続される。電源１から送電された電力は、給電線２０ａ，２０ｂを通じて、負荷３に供給される。すなわち、給電線２０ａ，２０ｂのそれぞれは、電源１から負荷３に電力を供給するための電路に対応する。

【0015】

ここで、電源１の例として、交流電力を送電する電力系統が挙げられる。電源１は、商用の電力系統であってもよいし、それ以外の電力系統であってもよい。また、電源１は、Ｕ相、Ｖ相及びＷ相の３相の交流電力を送電するものであってよいし、単相の交流電力を送電するものであってもよい。

【0016】

負荷３は、電源１及び給電線２０ａ，２０ｂを通じて送電された電力によって駆動する機器である。負荷３の例として、モータ等の電動機が挙げられる。ただし、負荷３の種類は、これに限定されない。

【0017】

給電線２０ａの一端は、漏電遮断器１０の電源側端子２２ａを通じて、電源１と接続される。給電線２０ａの他端は、漏電遮断器１０の負荷側端子２３ａを通じて、負荷３と接続される。また、給電線２０ｂの一端は、漏電遮断器１０の電源側端子２２ｂを通じて、電源１と接続される。給電線２０ｂの他端は、漏電遮断器１０の負荷側端子２３ｂを通じて、負荷３と接続される。

【0018】

給電線２０ａは、給電線２０ａの開閉を切り替える遮断スイッチをさらに備える。また、給電線２０ｂは、給電線２０ｂの開閉を切り替える別の遮断スイッチをさらに備える。各遮断スイッチの接点が閉じている場合、給電線２０ａ，２０ｂを含む電路を通じて、電源１から負荷３に電力が供給される。これに対して、引外し部６０の遮断動作に応じて、それぞれの遮断スイッチの接点が開く。この場合、給電線２０ａ，２０ｂが遮断される。なお、それぞれの遮断スイッチの図示を省略する。

【0019】

電源１からＵ相、Ｖ相、Ｗ相の三相の交流電力が送電される場合、漏電遮断器１０は、さらに別の給電線を備える。さらに別の給電線は、給電線２０ａ，２０ｂと同様、電源１及び負荷３の間に接続されるとともに、引外し部６０の遮断動作に応じて接点を開く遮断スイッチを備える。

【0020】

電源１から負荷３への交流電力が、給電線２０ａ，２０ｂを含む３本の給電線を通じて送電される場合、例えば、給電線２０ａは、Ｕ相の交流電力を送電する。給電線２０ｂは、Ｖ相の交流電力を送電する。給電線２０ａ，２０ｂとは別の給電線は、Ｗ相の交流電力を送電する。

【0021】

以下、電源１と負荷３の間に接続される給電線として、２本の給電線２０ａ，２０ｂを例に説明する。ただし、漏電遮断器１０が、給電線２０ａ，２０ｂ及び別の給電線を含む３本の給電線を備える場合に関しても、同様の説明が成り立つ。

【0022】

零相変流器３０は、給電線２０ａ，２０ｂで生じた漏洩電流を検出する。図１に示すように、零相変流器３０は、リング状の磁性コア３１と、検出コイル３２と、を備える。検出コイル３２は、磁性コア３１に巻き付けられた巻線である。

【0023】

磁性コア３１は、給電線２０ａ，２０ｂの外側に周設される。すなわち、給電線２０ａ，２０ｂのそれぞれは、磁性コア３１の内側を通過する。磁性コア３１を構成する物質は、給電線２０ａ，２０ｂに電流が流れたことに対応して、内部に磁束を通す物質であれば、特に限定されない。一例として、Ｆｅ－Ｎｉ系の磁性合金が挙げられる。

【0024】

検出コイル３２は、零相変流器３０において、二次巻線とも称されるコイルである。検出コイル３２は、磁性コア３１内の磁束密度の変化によって励磁された電流を検出する。換言すれば、検出コイル３２は、零相変流器３０における漏洩電流の検出部に対応する。

【0025】

ここで、給電線２０ａ，２０ｂに漏洩電流が生じた場合、給電線２０ａ，２０ｂのそれぞれに流れた相電流の合成値（合成ベクトルの大きさ）は、「０」以外の値になる。その結果、磁性コア３１内の磁束密度が変化し、検出コイル３２に励磁電流が誘起される。これにより、検出コイル３２は、漏洩電流を検出する。

【0026】

これに対して、給電線２０ａ，２０ｂに漏洩電流が生じていない場合、給電線２０ａ，２０ｂのそれぞれに流れた相電流の合成値（合成ベクトルの大きさ）は、「０」となる。その結果、磁性コア３１内の磁束密度が変化せず、検出コイル３２に励磁電流が流れない。すなわち、検出コイル３２は、漏洩電流を検出しない。

【0027】

増幅回路４１は、検出コイル３２の両端のそれぞれに接続される。増幅回路４１は、検出コイル３２によって検出された漏洩電流の信号を増幅する。また、増幅回路４１の出力端子は、Ａ／Ｄ変換回路４２の入力端子に接続される。増幅回路４１は、増幅した電流信号を、Ａ／Ｄ変換回路４２に出力する。

【0028】

Ａ／Ｄ変換回路４２は、増幅回路４１から出力された信号をデジタル信号に変換する。具体的には、Ａ／Ｄ変換回路４２は、増幅回路４１から出力された信号のサンプリング（標本化）、量子化、及び符号化のそれぞれの処理を実行し、電流信号をデジタル信号に変換する。なお、検出コイル３２で検出された漏洩電流の信号に基づくデジタル信号は、「第１デジタル信号」に対応する。

【0029】

Ａ／Ｄ変換回路４２で実行されるサンプリングの周期は、漏洩電流の周期より短い。漏洩電流の周期は、電源１から送電される交流電力（交流電流）の周期に概ね対応している。すなわち、Ａ／Ｄ変換回路４２で実行されるサンプリングの周期は、電源１から送電される交流電力（交流電流）の周期より短い。

【0030】

例えば、５０Ｈｚの周波数を有する交流電流が、電源１から送電される場合、漏洩電流の周期は、約０．０１秒となる。漏洩電流の検出精度を高めるため、サンプリングの周期は、約０．３ｍｓ（漏洩電流の周期の１／３０）～約２ｍｓ（漏洩電流の周期の１／２０）であることが好ましい。ただし、Ａ／Ｄ変換回路４２で実行されるサンプリングの周期は、これに限定されない。

【0031】

Ａ／Ｄ変換回路４２の出力端子は、制御回路５０の入力端子に接続される。Ａ／Ｄ変換回路４２は、変換したデジタル信号の列を制御回路５０に出力する。なお、図示されるＡ／Ｄ変換回路４２は、制御回路５０とは別体の回路であるが、制御回路５０と一体の回路であってもよい。

【0032】

制御回路５０は、給電線２０ａ，２０ｂにおける漏電を検出する漏電検出処理を実行し、給電線２０ａ，２０ｂの遮断を制御する。具体的には、制御回路５０は、Ａ／Ｄ変換回路４２から出力されたデジタル信号を処理し、給電線２０ａ，２０ｂにおける漏電を検出する。なお、漏電検出に基づく遮断は、「漏電遮断」の一例である。

【0033】

制御回路５０は、例えば、ＣＰＵ（Central Processing Unit）と、ＣＰＵで実行されるプログラム等を記憶するＲＯＭ（Read Only Memory）と、を備えるマイクロコンピュータである。また、制御回路５０が備えるＣＰＵの演算処理機能の一部又は全部を、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field-Programmable Gate Array）等の他の電子回路に担わせるようにしてもよい。

【0034】

制御回路５０が実行する漏電検出処理の例として、以下が挙げられる。まず、制御回路５０は、Ａ／Ｄ変換回路４２から出力されたデジタル信号に基づき、例えば、漏洩電流の実効値を算出する。また、制御回路５０は、算出した漏洩電流の実効値と、閾値とを比較する。漏洩電流の実効値が閾値以上である場合、制御回路５０は、漏電を検出し、引外し部６０を動作させるための遮断信号を出力する。一方、漏洩電流の実効値が閾値未満である場合、制御回路５０は、遮断信号を出力しない。この場合、引外し部６０は動作せず、給電線２０ａ，２０ｂは、遮断されない。

【0035】

制御回路５０は、Ａ／Ｄ変換回路４２から出力されたデジタル信号の列から、漏洩電流の最大値や平均値等、漏洩電流に関する他の電気情報を算出してもよい。また、制御回路５０は、算出した他の電気情報に基づき、漏電を検出してもよい。

【0036】

制御回路５０は、漏電の検出に応じて漏電遮断情報を生成することが好ましい。また、制御回路５０は、生成した漏電遮断情報を不揮発性メモリ５２に出力することが好ましい。ここで、漏電遮断情報は、例えば、漏洩電流の実効値等の情報、その他の漏電に関わる各種情報のほか、実際に漏電があったことに由来する遮断であることを識別するための遮断要因情報を含むことが好ましい。

【0037】

不揮発性メモリ５２は、制御回路５０に接続される記憶媒体である。また、不揮発性メモリ５２は、制御回路５０から出力された漏電遮断情報等を記憶する。不揮発性メモリの例として、フラッシュメモリをはじめとするＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の記憶媒体が挙げられる。ただし、不揮発性メモリは、これらに限定されない。

【0038】

図示される不揮発性メモリ５２は、制御回路５０と別体の記憶媒体であるが、制御回路５０と一体の記憶媒体であってもよい。なお、不揮発性メモリ５２は、「記憶部」の一例である。

【0039】

感度電流切替スイッチ５５は、制御回路５０が、漏電検出処理の際に参照する閾値を切り替えるスイッチである。感度電流切替スイッチ５５は、例えば、作業者の操作に応じて、設定可能な閾値に対応する複数の感度電流を相互に切り替える。感度電流切替スイッチ５５は、例えば、１００ｍＡ、１Ａ、１０Ａ等、離散的に感度電流を切り替えられるものであってもよい。また、感度電流切替スイッチ５５は、例えば、１００ｍＡ～１０Ａの電流範囲の中から連続的に感度電流を切り替えられるものであってもよい。

【0040】

引外し部６０は、引外しコイル６１と、引外しコイル６１を励磁するスイッチ６２と、を備える電磁式の引外し装置である。ただし、引外し部６０は、他の方式で動作する引外し装置やスイッチング回路等であってもよい。

【0041】

引外しコイル６１は、給電線２０ａ，２０ｂがそれぞれ備える遮断スイッチの近傍に配置される。また、引外しコイル６１の一端は、電源回路７１に接続される。引外しコイル６１の他端は、スイッチ６２に接続される。

【0042】

スイッチ６２は、制御回路５０からの遮断信号に応じて、引外しコイル６１を励磁するスイッチング素子である。例えば、スイッチ６２は、制御回路５０に接続される制御電極６２ａ（例えば、ゲート電極）と、引外しコイル６１に接続される第１主電極６２ｂ（例えば、ソース電極）と、接地端子として機能する第２主電極６２ｃ（例えば、ドレイン電極）と、を備えるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。

【0043】

制御回路５０から出力された遮断信号に応じて、スイッチ６２がＯＮする。これにより、引外しコイル６１に電流が流れ、引外しコイル６１が励磁される。その結果、遮断スイッチの接点が開き、給電線２０ａ，２０ｂのそれぞれが、遮断される。

【0044】

電源回路７１は、給電線２０ａに接続される入力端子と、給電線２０ｂに接続される別の入力端子と、制御回路５０及び引外し部６０にそれぞれ接続される出力端子と、を備える。また、電源回路７１は、電流制限素子１３０に接続される別の出力端子を備えることが好ましい。

【0045】

電源回路７１は、給電線２０ａ，２０ｂから送電される交流電力を直流電力に変換するとともに、変換した直流電力の電圧値を、制御回路５０が動作可能な電圧値に降圧する。

【0046】

電源回路７１の例として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ等の半導体素子から構成される複数のスイッチング素子を含むレギュレータ回路やコンバータ回路が挙げられる。ただし、電源回路７１は、レギュレータ回路やコンバータ回路等に限定されない。

【0047】

＜試験機能＞
次に、図１～図４を参照して、漏電遮断器１０の試験機能を説明する。図１は、本実施形態の漏電遮断器１０の全体構成を示す模式図である。図２は、試験用コイル１４０に流れるパルス電流の一例を示す図である。図３は、零相変流器３０の検出コイル３２に流れる試験電流の一例を示す図である。図４は、制御回路５０で処理される試験信号の一例を示す図である。

【0048】

漏電遮断器１０は、給電線２０ａ，２０ｂ、零相変流器３０、増幅回路４１、Ａ／Ｄ変換回路４２、制御回路５０、不揮発性メモリ５２、感度電流切替スイッチ５５、及び引外し部６０等の漏電遮断機能を果たすための各構成要素に加え、試験開始スイッチ１１０、パルス電流出力素子１２０、電流制限素子１３０、及び試験用コイル１４０等の試験機能を果たすための構成要素を備える。

【0049】

漏電遮断器１０における漏電遮断機能を果たすための各構成要素も、漏電遮断器１０が試験機能を果たすために、適宜動作する。ここで、制御回路５０は、試験の際、デジタル信号である試験信号に基づき、漏電検出処理を模擬する模擬処理を実行する。

【0050】

試験開始スイッチ１１０は、制御回路５０に接続される。試験開始スイッチ１１０は、例えば、作業者の操作に応じて閉じる接点を有する。試験開始スイッチ１１０は、接点が閉じることで、試験開始信号を制御回路５０に出力する。制御回路５０は、試験開始スイッチ１１０からの試験開始信号の入力に応じて、パルス電流出力素子１２０に駆動信号を出力する。

【0051】

制御回路５０は、比較的、低電圧で動作する（例えば、５Ｖ）。試験開始スイッチ１１０は、作業者が直接触れる部材である。したがって、試験開始スイッチ１１０が、低電圧で動作する制御回路５０に接続されることで、作業者の感電等をより確実に防ぐことができる。

【0052】

パルス電流出力素子１２０は、制御回路５０から出力される駆動信号に応じて、複数のパルス電流を試験用コイル１４０に順次出力する。図１に示すように、本実施形態のパルス電流出力素子１２０は、ＭＯＳＦＥＴを含むスイッチング素子である。ただし、パルス電流出力素子１２０は、例えば、ＩＧＢＴやバイポーラトランジスタ等の他の半導体素子を含むスイッチング素子であってもよい。また、パルス電流出力素子１２０は、リレー素子を含む継電器であってもよい。

【0053】

パルス電流出力素子１２０は、例えば、ゲート電極に対応する制御電極１２１と、ソース電極に対応する第１主電極１２２と、ドレイン電極に対応する第２主電極１２３と、を備える。制御電極１２１は、制御回路５０に接続される。第１主電極１２２は、電流制限素子１３０を通じて、電源回路７１に接続される。第２主電極１２３は、試験用コイル１４０に接続される。制御回路５０からの駆動信号が、制御電極１２１に入力されることで、第１主電極１２２と第２主電極１２３とが導通する。これにより、制御回路５０からの駆動信号のＯＮ／ＯＦＦに応じたパルス電流が、試験用コイル１４０に順次出力される。

【0054】

パルス電流出力素子１２０の駆動電力は、給電線２０ａ，２０ｂのそれぞれから、電源回路７１を通じて供給されることが好ましい。これにより、給電線２０ａ，２０ｂから送電される交流電圧値を、電源回路７１を通じて、パルス電流出力素子１２０が適正に駆動する直流電圧値に調整することができる。

【0055】

パルス電流出力素子１２０に供給される電流は、電流制限素子１３０によって所望の値に制限されることが好ましい。電流制限素子１３０の例として、抵抗素子が挙げられる。また、電流制限素子１３０は、電流制限機能を備える他の素子であってもよい。これにより、パルス電流出力素子１２０から出力される各パルス電流のピーク値の大小を調整することができる。その結果、感度電流切替スイッチ５５の感度電流に対応したピーク値を有するパルス電流を用いて、試験を行うことができ、複数の感度電流のそれぞれに対応する閾値毎に、漏電が適切に検出されるか否かを確認することができる。

【0056】

パルス電流出力素子１２０から出力されるそれぞれのパルス電流は、パルス幅に対応する期間に流れる矩形波状の電流である。ここで、「矩形波状」は、例えば、電流が流れる最初のタイミングで現れる角状の過渡的な歪みを有する矩形波を含む。パルス電流出力素子１２０から出力されるパルス電流の周期は、漏洩電流の周期より短い。パルス電流の周期は、例えば、任意のパルス電流（例えば、図２に示すパルス電流Ｓ１１）の起点と、次のパルス電流（例えば、パルス電流Ｓ１２）の起点の間の時間に対応する（図２に示す時間Ｔ１）。

【0057】

別途説明するように、パルス電流に由来する試験信号は、零相変流器３０の検出コイル３２、増幅回路４１、及びＡ／Ｄ変換回路４２を通じて、制御回路５０に伝達される。また、制御回路５０に伝達された試験信号は、制御回路５０の模擬処理に用いられる。ところで、給電線２０ａ，２０ｂは、試験期間中も通電している。そのため、試験中に漏洩電流が生じた場合に、漏洩電流に由来する信号が、試験信号の伝達経路にノイズとして混入する可能性がある。そこで、パルス電流の周期を、漏洩電流の周期と異ならせることで、制御回路５０は、パルス電流に由来する試験信号を、漏洩電流に由来する信号と区別できる。また、パルス電流の周期を、漏洩電流の周期より短く設定することで、制御回路５０は、パルス電流に由来する試験信号と、漏洩電流に由来する信号とを、より的確に区別することができる。よって、漏電遮断の試験の精度を高めることができる。

【0058】

パルス電流の周期は、Ａ／Ｄ変換回路４２で実行されるサンプリングの周期と関連付けられた周期であることが好ましい。すなわち、パルス電流の周期は、制御回路５０の漏電検出処理で処理されるデジタル信号の周期と関連付けられることが好ましい。

【0059】

ここで、「サンプリングの周期と関連付けられた周期」の例として、Ａ／Ｄ変換回路４２で実行されるサンプリングの周期の２倍の周期が挙げられる。ただし、パルス電流の周期は、これに限定されない。

【0060】

パルス電流の周期をサンプリングの周期の２倍とすることで、試験信号の周期を、漏電検出処理で処理されるデジタル信号の周期に対応させることができる。これにより、制御回路５０は、パルス電流に由来する試験信号と、漏洩電流に由来する信号とを、さらに的確に区別することができる。よって、漏電遮断の試験の精度をより高めることができる。

【0061】

試験用コイル１４０は、零相変流器３０の磁性コア３１に巻き付けられる巻線である。試験用コイル１４０の一端は、パルス電流出力素子１２０の第２主電極１２３に接続される。これにより、試験用コイル１４０は、パルス電流出力素子１２０から出力された複数のパルス電流を順次取得する。図２に示すように、パルス電流Ｓ１１，Ｓ１２，Ｓ１３，・・・，Ｓ１ｎは、例えば、Ａ／Ｄ変換回路４２で実行されるサンプリングの周期の２倍の周期に対応する時間間隔で、試験用コイル１４０に順次流れる。

【0062】

試験用コイル１４０は、磁性コア３１の、検出コイル３２とは異なる位置に巻き付けられる。すなわち、試験用コイル１４０は、磁性コア３１を介して、検出コイル３２に磁気的に結合される。そのため、パルス電流Ｓ１１，Ｓ１２，Ｓ１３，・・・，Ｓ１ｎのそれぞれが、試験用コイル１４０に順次流れるにしたがい、検出コイル３２に、複数の試験電流が流れる。すなわち、検出コイル３２は、試験電流を検出する。

【0063】

試験用コイル１４０にパルス電流が流れると、図３に示すように、試験用コイル１４０での電流変化から、正の電流値を有する試験電流（例えば、Ｓ２１，Ｓ２３，・・・，Ｓ２ｍ－１）が、検出コイル３２に流れる。また、それぞれのパルス電流が流れ終わった時点における、試験用コイル１４０での電流変化から、負の電流値を有する試験電流（例えば、Ｓ２２，Ｓ２４，・・・，Ｓ２ｍ）が、検出コイル３２に流れる。これにより、検出コイル３２に、正の電流値を有する試験電流と、負の電流値を有する試験電流とが、交互に流れる。図３に示す例の場合、試験電流Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，・・・Ｓ２ｍ－１，Ｓ２ｍの順に、試験電流が流れる。これらの正及び負の電流値を有する試験電流は、「試験用コイル１４０に流れたパルス電流によって誘起される試験電流」に対応する。

【0064】

正の電流値を有する試験電流と、負の電流値を有する試験電流とが交互に現れる試験電流（Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，・・・，Ｓ２ｍ－１，Ｓ２ｍ）の周期は、Ａ／Ｄ変換回路４２で実行されるサンプリングの周期（漏電検出処理で処理されるデジタル信号の周期）に対応する。ここで、試験電流の周期は、例えば、任意の試験電流（例えば、図３に示す試験電流Ｓ２１）の起点と、次の試験電流（例えば、試験電流Ｓ２２）の起点の間の時間に対応する（図３に示す時間Ｔ２）。ただし、試験電流の周期は、これに限定されない。

【0065】

検出コイル３２は、検出した試験電流の信号を増幅回路４１に出力する。パルス電流の周期を漏洩電流の周期に比べて十分に短くすることで、検出コイル３２における試験電流の検出精度を高められる。これにより、漏電遮断の試験の精度をさらに高めることができる。また、増幅回路４１は、検出コイル３２から出力された信号を増幅し、増幅した信号をＡ／Ｄ変換回路４２に出力する。

【0066】

Ａ／Ｄ変換回路４２は、試験電流に対応する信号のサンプリング、量子化、及び符号化のそれぞれの処理を実行し、試験電流に対応する信号をデジタル信号に変換する。これにより、漏電検出処理で処理されるデジタル信号の周期と、互いに同一の周期を有する信号が得られる。得られた信号は、「試験信号」に対応する。ここで、試験信号の周期は、例えば、任意の試験信号（例えば、図４に示す試験信号Ｓ３１）の起点と、次の試験信号（例えば、試験信号Ｓ３２）の起点の間の時間に対応する（図４に示す時間Ｔ３）。なお、検出コイル３２で検出された試験電流の信号（増幅回路４１を経たものを含む）を変換したデジタル信号（試験信号）は、「第２デジタル信号」の一例である。

【0067】

Ａ／Ｄ変換回路４２は、試験信号を制御回路５０に出力する。このように、検出コイル３２から制御回路５０に至る、パルス電流に由来する試験電流の信号の経路と、漏洩電流に由来する信号の経路とを、互いに同一にすることで、検出コイル３２、増幅回路４１、及びＡ／Ｄ変換回路４２が、漏電遮断機能におけるそれぞれの役割を適切に果たすか否かを確認することができる。

【0068】

制御回路５０は、Ａ／Ｄ変換回路４２から出力された試験信号に基づき、模擬処理を実行する。制御回路５０が実行する模擬処理の例として、以下が挙げられる。

【0069】

まず、制御回路５０は、Ａ／Ｄ変換回路４２から出力された各試験信号の信号値に基づき、例えば、漏洩電流の実効値を模擬する模擬値Ｉを算出する。ここで、試験信号の列は、図４に示すように、正の信号（例えば、試験信号Ｓ３１，Ｓ３３，・・・，Ｓ３ｋ－１）と、負の信号（例えば、試験信号Ｓ３２，Ｓ３４，・・・，Ｓ３ｋ）とが、時系列的に交互に並ぶ信号列である。

【0070】

制御回路５０は、例えば、各試験信号の信号値における絶対値を順に足し合わせる。例えば、試験信号Ｓ３１の信号値（Ｓ３１）の絶対値が｜（Ｓ３１）｜であり、試験信号Ｓ３２の信号値（Ｓ３２）の絶対値が｜（Ｓ３２）｜であり、試験信号Ｓ３３の信号値（Ｓ３３）の絶対値が｜（Ｓ３３）｜であり、試験信号Ｓ３ｋ－１の信号値（Ｓ３ｋ－１）の絶対値が｜（Ｓ３ｋ－１）｜であり、試験信号Ｓ３ｋの信号値（Ｓ３ｋ）の絶対値が｜（Ｓ３ｋ）｜である場合、制御回路５０は、［模擬値Ｉ＝｜（Ｓ３１）｜＋｜（Ｓ３２）｜＋｜（Ｓ３３）｜＋・・・＋｜（Ｓ３ｋ－１）｜＋｜（Ｓ３ｋ）｜］を演算する。

【0071】

このように、特定の周期でサンプリングされた試験信号の絶対値同士をそれぞれ足し合わせる処理は、任意の信号列の中から特定の周期を有する信号をフーリエ変換によって抽出し、抽出した信号の信号値同士を足し合わせる処理に対応する。すなわち、制御回路５０は、模擬値Ｉの算出にあたり、フーリエ変換等の計算負荷の大きな処理を実行せず、特定の周期で並ぶ複数の試験信号の積算値を得ることができる。その結果、計算負荷を低減し、かつ、漏洩電流の実効値を適切に反映した模擬値Ｉを算出することができる。

【0072】

ただし、模擬値Ｉの算出方法は、これに限定されない。例えば、［模擬値Ｉ＝（Ｓ３１）－（Ｓ３２）＋（Ｓ３３）－・・・＋（Ｓ３ｋ―１）－（Ｓ３ｋ）］のように、正の試験信号の信号値と、負の試験信号の信号値に（－１）を乗じた値とを、それぞれ足し合わせた値を演算することで、模擬値Ｉを算出するようにしてもよい。

【0073】

続いて、制御回路５０は、演算した模擬値Ｉと閾値とを比較する。ここで、閾値は、漏電検出処理に用いられる閾値と同様の値である。閾値は、感度電流切替スイッチ５５で選択された感度電流のそれぞれの値と対応させてもよい。

【0074】

続いて、制御回路５０は、模擬値Ｉと閾値とを比較した結果、模擬値Ｉが閾値以上である場合、引外し部６０に遮断信号を出力し、給電線２０ａ，２０ｂを含む電路を遮断するよう制御する。これに対して、模擬値Ｉが閾値未満である場合、制御回路５０は、遮断信号を出力しない。制御回路５０は、これら各処理を含んだ模擬処理を実行する。なお、試験による制御回路５０の遮断動作は、「試験遮断」の一例である。

【0075】

制御回路５０は、模擬処理を実行した結果に関する試験結果情報を生成することが好ましい。例えば、試験結果情報には、試験結果として、試験遮断をした場合の試験遮断情報と、試験遮断をしなかった場合の試験非遮断情報と、が含まれる。また、制御回路５０は、生成した試験結果情報を不揮発性メモリ５２に出力することが好ましい。これにより、不揮発性メモリ５２は、制御回路５０から出力された遮断情報が、漏電遮断であるのか、試験遮断であるのかを、区別して記憶することができる。すなわち、不揮発性メモリ５２に記憶される遮断情報から、漏電遮断の回数、試験遮断の回数、試験の成功回数（試験非遮断の回数）等に係る漏電遮断器１０の状態情報を把握でき、漏電遮断器１０のメンテンナンス情報等に活用することができる。

【0076】

以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0077】

１０ 漏電遮断器
２０ａ，２０ｂ 給電線
３０ 零相変流器
３１ 磁性コア
３２ 検出コイル
４１ 増幅回路
４２ Ａ／Ｄ変換回路
５０ 制御回路
５２ 不揮発性メモリ
５５ 感度電流切替スイッチ
６０ 引外し部
６１ 引外しコイル
６２ スイッチ
７１ 電源回路
１１０ 試験開始スイッチ
１２０ パルス電流出力素子
１３０ 電流制限素子
１４０ 試験用コイル

【図1】

【図2】

【図3】

【図4】