特開 2025-13164 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025013164

(43)【公開日】2025-01-24

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250117BHJP

【ＦＩ】

H01G4/30 201K

H01G4/30 201L

H01G4/30 201M

H01G4/30 201N

H01G4/30 201F

H01G4/30 512

H01G4/30 513

H01G4/30 515

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2024074436

(22)【出願日】2024-05-01

(31)【優先権主張番号】10-2023-0091820

(32)【優先日】2023-07-14

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リー、キュン リュル

(72)【発明者】

【氏名】ユン、キ ミョン

(72)【発明者】

【氏名】ナム、チャン ヒー

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AE02

5E001AE03

5E001AE04

5E001AF06

5E001AH01

5E001AH07

5E001AJ02

5E001AJ03

5E082AA01

5E082AB03

5E082BC39

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG26

5E082GG28

5E082PP09

(57)【要約】

【課題】積層型電子部品の小型化及び高容量化を達成し、コア部の分率を増大させて誘電容量特性を向上させ、積層型電子部品のＤＣ－Ｂｉａｓ特性を向上させる。
【解決手段】
本発明の一実施形態による積層型電子部品は、誘電体層及び内部電極を含む本体と、上記本体上に配置される外部電極と、を含み、上記誘電体層は複数の誘電体結晶粒を含み、上記複数の誘電体結晶粒の少なくとも１つは、コア部、及び上記コア部の少なくとも一部を囲むシェル部を含むコア－シェル構造を有し、上記コア部の断面は多角形状を含み、上記複数の誘電体結晶粒の平均長さは８０ｎｍ以上２００ｎｍ以下であり、上記誘電体結晶粒の直径に対して上記コア部の長さは７０％以上であることができる。
【選択図】図５

【特許請求の範囲】

【請求項1】

誘電体層及び内部電極を含む本体と、
前記本体上に配置される外部電極と、を含み、
前記誘電体層は、複数の誘電体結晶粒を含み、
前記複数の誘電体結晶粒の少なくとも１つは、コア部及び前記コア部の少なくとも一部を囲むシェル部を含むコア－シェル構造を有し、
前記コア部の断面は多角形を含み、
前記複数の誘電体結晶粒の平均長さは、８０ｎｍ以上２００ｎｍ以下であり、
前記誘電体結晶粒の長さに対する前記コア部の長さは７０％以上である、積層型電子部品。

【請求項2】

前記コア－シェル構造の誘電体結晶粒は、互いに異なる多角形のコア部の断面を含む、請求項１に記載の積層型電子部品。

【請求項3】

前記多角形は、正三角形及び二等辺三角形を含む三角形と、正方形、長方形、菱形、台形、等辺台形、及び平行四辺形を含む四角形と、五角形と、六角形と、のうち１つ以上を含む、請求項１に記載の積層型電子部品。

【請求項4】

前記多角形の内角の和は、実質的に１８０°、３６０°、５４０°、及び７２０°のうち１つ以上である、請求項１に記載の積層型電子部品。

【請求項5】

前記内角は、互いに異なる辺を延長した直線間の角度である、請求項４に記載の積層型電子部品。

【請求項6】

前記複数の誘電体結晶粒の間には誘電体結晶粒界が配置され、
前記コア部の断面の形状の少なくとも一部は、誘電体結晶粒界と実質的に平行である、請求項１に記載の積層型電子部品。

【請求項7】

前記シェル部は希土類元素を含む、請求項１に記載の積層型電子部品。

【請求項8】

前記誘電体層は複数の誘電体層を含み、前記複数の誘電体層の少なくとも一つは平均厚さが０．４５μｍ以下である、請求項１に記載の積層型電子部品。

【請求項9】

前記内部電極は複数の内部電極を含み、前記複数の内部電極の少なくとも一つは平均厚さが０．４５μｍ以下である、請求項１に記載の積層型電子部品。

【請求項10】

前記本体は、前記誘電体層、及び前記誘電体層と第１方向に交互に配置される前記内部電極を含む容量形成部と、前記容量形成部の前記第１方向の両端面にそれぞれ配置されるカバー部を含み、前記第１方向に互いに向かい合う第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に互いに向かい合う第３面及び第４面、前記第１面から前記第４面と連結され、第３方向に互いに向かい合う第５面及び第６面を含み、
前記本体の前記第５面及び前記第６面にそれぞれ配置されるサイドマージン部を含む、請求項１に記載の積層型電子部品。

【請求項11】

前記積層型電子部品は、１００５（長さ×幅：１．０ｍｍ×０．５ｍｍ）以下のサイズである、請求項１に記載の積層型電子部品。

【請求項12】

前記外部電極は、前記本体上に配置されて前記内部電極と連結される電極層、及び前記電極層上に配置されるめっき層を含む、請求項１から１１のいずれか一項に記載の積層型電子部品。

【請求項13】

誘電体層及び内部電極を含む本体と、
前記本体上に配置される外部電極と、を含み、
前記誘電体層は、複数の誘電体結晶粒を含み、
前記複数の誘電体結晶粒の少なくとも１つは、コア部、及び前記コア部の少なくとも一部を囲むシェル部を含むコア－シェル構造を有し、
前記コア部は六面体状を含み、
前記複数の誘電体結晶粒の平均長さは、８０ｎｍ以上２００ｎｍ以下であり、
前記誘電体結晶粒の体積に対する前記コア部の体積は３０％以上である、積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。

【0003】

かかる積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。コンピュータ、モバイル機器などの各種電子機器が小型化、高出力化されながら、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。

【0004】

一方、積層型電子部品の小型化及び高容量化を達成するために、薄層の誘電体層を適用することができるが、誘電体層の薄層化が進行することによって誘電体結晶粒界の数が減少するなど、積層型電子部品の絶縁抵抗値が劣化したり、電気導電度が増加して信頼性が低下するおそれがあり、誘電容量特性及びＤＣ－Ｂｉａｓ特性も減少することができる。これにより、誘電体物質の内部に該当するコア部の結晶性を向上させて誘電容量を増大させ、外部に該当するシェル部は高い濃度の添加剤分布を有するように製作して、電界印加時に比較的高い絶縁抵抗値を有するようにして、信頼性を増大させる研究が活発に進められている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】韓国公開特許公報第１０－２０１７－０１２７６４７号

【特許文献2】韓国公開特許公報第１０－２０１８－００７３３５９号

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする様々な課題の一つは、積層型電子部品の小型化及び高容量化を達成することである。

【0007】

本発明が解決しようとする様々な課題の一つは、コア部の分率を増大させて誘電容量特性を向上させることである。

【0008】

本発明が解決しようとする様々な課題の一つは、積層型電子部品のＤＣ－Ｂｉａｓ特性を向上させることである。

【0009】

但し、本発明が解決しようとする様々な課題は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0010】

本発明の一実施形態による積層型電子部品は、誘電体層及び内部電極を含む本体と、上記本体上に配置される外部電極と、を含み、上記誘電体層は複数の誘電体結晶粒を含み、上記複数の誘電体結晶粒の少なくとも１つは、コア部及び上記コア部の少なくとも一部を囲むシェル部を含むコア－シェル構造を有し、上記コア部の断面は多角形状を含み、上記複数の誘電体結晶粒の平均長さは８０ｎｍ以上２００ｎｍ以下であり、上記誘電体結晶粒の直径に対する上記コア部の長さは７０％以上であってもよい。

【0011】

本発明の他の一実施形態に係る積層型電子部品は、誘電体層及び内部電極を含む本体と、上記本体上に配置される外部電極と、を含み、上記誘電体層は複数の誘電体結晶粒を含み、上記複数の誘電体結晶粒の少なくとも１つはコア部及び上記コア部の少なくとも一部を囲むシェル部を含むコア－シェル構造を有し、上記コア部は六面体状を含み、上記複数の誘電体結晶粒の平均長さは８０ｎｍ以上２００ｎｍ以下であり、上記誘電体結晶粒の体積に対する上記コア部の体積は３０％以上であり得る。

【発明の効果】

【0012】

本発明の様々な効果の一つは、積層型電子部品の小型化及び高容量化を達成することである。

【0013】

本発明の様々な効果の一つは、積層型電子部品の常温誘電率特性を向上させることである。

【0014】

本発明の様々な効果の一つは、積層型電子部品のＤＣ－Ｂｉａｓ特性を向上させることである。

【0015】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。

【図2】内部電極の積層構造を示した分離斜視図を概略的に示したものである。

【図3】図１のＩ－Ｉ'線に沿った断面図を概略的に示したものである。

【図4】図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものである。

【図5】図３のＰ領域の拡大図を概略的に示したものである。

【図6】本発明の一実施形態の誘電体結晶粒を概略的に示したものである。

【図7】誘電体粒子を概略的に示したものである。

【図8】（ａ）は、本発明の一実施形態の誘電体結晶粒を透過電子顕微鏡（ＴＥＭ）を介して撮影したイメージであり、（ｂ）は、（ａ）に対してＥＤＳ分析を進行して特定元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、（ｃ）は、本発明の一実施形態の誘電体結晶粒を透過電子顕微鏡（ＴＥＭ）を介して撮影したイメージであり、（ｄ）は、（ｃ）についてＥＤＳ分析を進行して特定元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。

【発明を実施するための形態】

【0017】

以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。

【0018】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0019】

図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。

【0020】

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は、内部電極の積層構造を示した分離斜視図を概略的に示したものであり、図３は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図４は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図５は、図３のＰ領域の拡大図を概略的に示したものであり、図６は、本発明の一実施形態の誘電体結晶粒を概略的に示したものであり、図７は、誘電体粒子を概略的に示したものである。

【0021】

以下、図１～図７を参照して、本発明の一実施形態による積層型電子部品について詳細に説明する。但し、積層型電子部品の一例として積層セラミックキャパシタについて説明するが、本発明は誘電体を利用する様々な電子製品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。

【0022】

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１、及び内部電極１２１、１２２を含む本体１１０と、上記本体１１０上に配置される外部電極１３１、１３２と、を含み、上記誘電体層１１１は複数の誘電体結晶粒を含み、上記複数の誘電体結晶粒の少なくとも一つはコア部１１及び上記コア部１１の少なくとも一部を囲むシェル部１２を含むコア－シェル構造１０を有し、上記コア部１１の断面は多角形状を含み、上記複数の誘電体結晶粒の平均長さは８０ｎｍ以上２００ｎｍ以下であり、上記誘電体結晶粒１０の直径に対する上記コア部１１の長さは ７０５％以下であってもよい。

【0023】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。

【0024】

より具体的には、本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに向かい合うように交互に配置される第１内部電極１２１及び第２内部電極１２２を含んで容量を形成する容量形成部Ａｃを含むことができる。

【0025】

本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体状やこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。

【0026】

本体１１０は、第１方向に互いに向かい合う第１面１及び第２面２、第１面１及び第２面２と連結され、第２方向に互いに向かい合う第３面３及び第４面４、第１面１、第２面２、第３面３及び第４面４と連結され、第３方向に互いに向かい合う第５面５及び第６面６を有することができる。

【0027】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0028】

誘電体層１１１を形成する原料は、十分な静電容量が得られる限り、制限されない。一般的に、ペロブスカイト（ＡＢＯ_３）系材料を用いることができ、例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを用いることができる。チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）などが挙げられる。

【0029】

また、誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。

【0030】

誘電体層１１１の厚さは特に限定する必要はない。

【0031】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために誘電体層１１１の厚さは０．６μｍ以下であることができ、好ましくは０．４５μｍ以下、より好ましくは０．４μｍ以下であり得る。

【0032】

ここで、誘電体層１１１の厚さｔｄは、第１内部電極１２１及び第２内部電極１２２の間に配置される誘電体層１１１の１つの厚さｔｄを意味することができるが、好ましくは全ての誘電体層の厚さｔｄを意味するものであり得る。

【0033】

一方、誘電体層１１１の厚さｔｄは、誘電体層１１１の第１方向の大きさを意味することができる。また、誘電体層１１１の厚さｔｄは、誘電体層１１１の平均厚さｔｄを意味することができ、誘電体層１１１の第１方向の平均大きさを意味することができる。

【0034】

誘電体層１１１の第１方向の平均大きさは、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を１万倍率の走査電子顕微鏡（ＳＥＭ）を用いてイメージをスキャンして測定することができる。より具体的には、１つの誘電体層１１１の第１方向の平均大きさは、スキャンされたイメージにおいて１つの誘電体層１１１を第２方向に等間隔の３０つの地点で第１方向の大きさを測定して計算した平均値を意味することができる。上記等間隔の３０つの地点は容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０つの誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の第１方向の平均大きさをさらに一般化することができる。

【0035】

一方、積層型電子部品の小型化及び高容量化を達成するために、薄層の誘電体層を適用することができるが、誘電体層の薄層化が進行することによって誘電体結晶粒界の数が減少するなど、積層型電子部品の絶縁抵抗値が劣化したり、電気導電度が増加して信頼性が低下するおそれがあり、誘電容量特性及びＤＣ－Ｂｉａｓ特性も減少するおそれがある。これにより、誘電体物質の内部に該当するコア部の結晶性を向上させて誘電容量を増大させ、外部に該当するシェル部は高い濃度の添加剤分布を有するように製作して、電界印加時に比較的高い絶縁抵抗値を有するようにして信頼性を増大させることができる。

【0036】

誘電体層１１１に含まれる誘電体物質、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系誘電体は、一般的に常温で正方晶系（ｔｅｔｒａｇｏｎａｌ）結晶格子構造を有するが、添加剤などの一部元素が置換された領域、例えば、シェル部（ｓｈｅｌｌ）は立方晶系（ｃｕｂｉｃ）結晶格子構造に変形することができる。誘電体物質内のシェル部の格子構造を変形させることにより、正方晶系構造と立方晶系構造による双極子（ｄｉｐｏｌｅ）モーメントが存在する相（ｐｈａｓｅ）に切り替えることができ、これにより誘電特性が向上することができる。

【0037】

これにより、本発明による一実施形態の誘電体層１１１は複数の誘電体結晶粒を含み、複数の誘電体結晶粒の少なくとも一つはコア部１１及び上記コア部１１の少なくとも一部を囲むシェル部１２を含むコア－シェル構造１０を有することができる。すなわち、コア－シェル構造１０を有する誘電体結晶粒と、コア－シェル構造を有さない誘電体結晶粒を含むことができる。

【0038】

誘電体の有効容量は、誘電体結晶粒内において、立方晶系結晶格子構造を有する領域の大きさに対して、正方晶系結晶格子構造を有する領域の大きさが大きい場合に向上すると知られている。換言すると、同じ大きさを有する誘電体結晶粒において、（正方晶系結晶格子構造の大きさ／立方晶系結晶格子構造）の割合が大きい誘電体微細構造であるほど誘電率が向上することができる。

【0039】

添加剤などの一部元素が置換されたシェル領域は、格子（ｌａｔｔｉｃｅ）の大きさの単位で酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）や欠陥双極子（ｄｅｆｅｃｔ ｄｉｐｏｌｅ）などのイオン欠陥によって格子内の欠陥が発生したドメインウォール（ｄｏｍａｉｎ ｗａｌｌ）が生成されることができ、このような欠陥格子は電界（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）印加時に、非可逆的なドメインウォールモーション（ｍｏｔｉｏｎ）を発生させて、電圧印加時に実現することができる有効容量の減少を引き起こすことがある。すなわち、シェル領域は、添加剤がドーピングされるにつれて絶縁抵抗特性などが向上して、信頼性が増大する側面があるが、電圧印加による有効容量の減少をもたらすことがある。

【0040】

したがって、誘電体結晶粒径に対してコアの大きさが増加する場合、ＤＣ－Ｂｉａｓ電圧印加時に有効容量が向上することができる。

【0041】

本発明では、常温誘電率、誘電容量特性または電圧印加時の有効容量を極大化するために誘電体結晶粒内のコアの形状を制御することにより、粒成長率を最小化することができるように制御することができ、これにより誘電容量確保及び誘電率の減少率の改善効果、ＤＣ－Ｂｉａｓ特性が向上することができる。

【0042】

誘電体層に含まれた誘電体結晶粒は３次元的形状を有することができるが、従来のコア部は球状（断面は円形）を有することにより、粒成長によりコア部の分率が比較的減少することができ、比較的高い表面エネルギーにより低い温度で焼結が進行するにつれて添加剤の分散性が低下するか、誘電体結晶粒界の三重点に気孔（ｐｏｒｅ）が配置されて信頼性が低下するおそれがある。

【0043】

一方、本発明の一実施形態によるコア部１１は六面体状を有することができる。

【0044】

誘電体結晶粒１０のコア部１１が六面体状を有することにより、誘電体結晶粒１０内でコア部１１の分率を増大させることができ、シェル部１２との大きさ分率を最適化することができ、焼成過程で隙間のない焼結による気孔（ｐｏｒｅ）の生成を抑制することができるため、誘電容量向上及び信頼性を向上させることができる。

【0045】

これは、焼成前の誘電体粒子を六面体状に製造した後、添加剤をドーピングし、焼成した結果であり得る。より具体的に図７を参照して説明すると、焼成前の誘電体粒子１０'のコア部１１'が六面体状を有することができ、添加剤ドーピングによる誘電体粒子１０'のシェル部１２'も六面体状を有することができるが、特にこれに制限されるものではない。

【0046】

本発明において、誘電体粒子は焼成前の誘電体物質を意味することができ、誘電体結晶粒は焼成後の誘電体物質を意味することができる。また、誘電体結晶粒の間に誘電体結晶粒界が配置されることができ、３つ以上の誘電体結晶粒（または誘電体結晶粒界）が接する地点に三重点（ｔｒｉｐｌｅ ｐｏｉｎｔ）が配置されることができる。本発明で説明する用語の定義は、特別な場合ではない以上、本発明の技術分野で一般的に用いられる用語の定義に従うことができる。

【0047】

一般的に、焼成後の誘電体結晶粒で観察されるコア部（ｃｏｒｅ）の大きさは、焼成前の誘電体粒子の大きさによって決定される傾向があり、誘電体粒子を焼結するか、または粒成長する段階ではコアの大きさに影響をほぼ与えないように制御することができるため、焼成後の誘電体結晶粒のコア大きさで焼成前の誘電体粒子の大きさ及び粒成長率を予測することができる。

【0048】

微細構造の誘電体結晶粒は、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を基準に容量形成部Ａｃ内の中央部に位置した誘電体層１１１を走査電子顕微鏡（ＳＥＭ）又は透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を通じて観察することが容易であることができ、このとき、コア部の断面が露出することができる。

【0049】

そこで、以下では、本発明の一実施形態に係るコア部１１の形状を断面を基準に説明する。

【0050】

本発明の一実施形態によるコア部１１の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）は様々な多角形状を含むことができ、換言すると、複数の誘電体結晶粒のコア部１１の断面は互いに異なる多角形状を有することができる。

【0051】

コア部１１の断面が多角形状を含むことで、コア部１１がコア－シェル構造の誘電体結晶粒１０の内部で高い分率を有することができ、これにより誘電容量及びＤＣ－Ｂｉａｓ特性が向上することができる。

【0052】

本発明において、多角形は、直線のみからなる多角形のみを意味するものではなく、角が丸い（頂点が存在しない）多角形を含むことができ、実質的な多角形状を含むことを意味することができる。

【0053】

ここで、多角形は、正三角形及び二等辺三角形を含む三角形と正方形、長方形、菱形、台形、等辺台形及び平行四辺形を含む四角形と五角形及び六角形のうち１つ以上を含むことができ、多角形の定義に応じて、多角形の内角の和は、実質的に１８０°、３６０°、５４０°、及び７２０°のうち１つ以上であることができるが、特にこれに制限されるものではない。ここで、内角の和が実質的に１８０°、３６０°、５４０°、及び７２０°のうち１つ以上であるという意味は、±５°程度の誤差を含むことを意味することができる。

【0054】

特に、本発明における多角形は、六面体（ｃｕｂｅ）の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）で得られる多角形を意味することができる。

【0055】

また、コア部１１の断面形状の少なくとも一部は、誘電体結晶粒界と実質的に平行であってもよい。これにより、円形のコア部の断面よりも誘電特性が向上することができる。

【0056】

ここで、コア部１１の断面形状の少なくとも一部が誘電体結晶粒界と実質的に平行であるという意味は、コア部１１とシェル部１２の一境界線が誘電体結晶粒界と実質的に平行であることを意味することができ、そして実質的に平行であるという意味は絶対的に平行であることを意味するものではなく、後述するコア部１１とシェル部１２の一境界線であるコア部１１の一辺（仮想の直線）の５０％以上が誘電体結晶粒界と実質的に平行であることを意味することができる。

【0057】

本発明の一実施形態を参照して説明すると、図８の（ａ）は、本発明の一実施形態の誘電体結晶粒を透過電子顕微鏡（ＴＥＭ）を介して撮影したイメージであり、図８の（ｂ）は、図８の（ａ）に対してエネルギー分散Ｘ線分光法（ＥＤＳ、Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－Ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ）分析を進行してジスプロシウム（Ｄｙ）元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、図８の（ｃ）は、本発明の一実施形態の誘電体結晶粒を透過電子顕微鏡（ＴＥＭ）を介して撮影したイメージであり、図８の（ｄ）は、図８の（ｃ）に対してＥＤＳ分析を進行してジスプロシウム（Ｄｙ）元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。

【0058】

図８の（ｂ）及び図８の（ｄ）から確認できるように、横１．０μｍ×縦０．６μｍの大きさのイメージ内に含まれた複数の誘電体結晶粒の少なくとも１つはコア－シェル構造を有し、互いに異なる形状の多角形コア部が複数個であることを確認することができる。

【0059】

多角形の内角は、走査電子顕微鏡（ＳＥＭ）または透過電子顕微鏡（ＴＥＭ）で撮影したコア部１１の断面を基準として、互いに異なる辺を延長した直線Ｌ１、Ｌ２間の角度（∠ａ゜）を測定して求めることができる。

【0060】

ここで、多角形の辺は、誘電体結晶粒のコア部１１の中心を通る最小長さを基準に５０％以上の長さを有する直線を意味することができ、多角形とは、コア部１１の断面が３つ以上の辺を含む形態を意味することができ、好ましくは３個以上６個以下の辺を含む形態を意味することができるが、特にこれに制限されるものではない。

【0061】

一方、誘電体結晶粒１０の体積に対するコア部１１の体積分率は３０％以上であることが好ましい。

【0062】

コア－シェル構造の誘電体結晶粒１０の体積に対するコア部１１の体積分率が３０％以上を満たすことで、目標とする誘電容量、常温誘電率を達成することができ、ＤＣ－Ｂｉａｓ特性が向上することができる。

【0063】

コア部１１の体積分率が３０％以下である場合、コア部１１の誘電特性が不足して誘電率の大きさが低下する可能性があり、ＤＣ－Ｂｉａｓ特性または高温信頼性が劣化するおそれがある。

【0064】

誘電体結晶粒１０の長さに対するコア部１１の長さは７０％以上であってもよい。

【0065】

ここで、コア部１１の長さは、コア部１１の中心を通る直線のうち最も長い長さを有する最大長さＤを意味することができる。また、誘電体結晶粒１０の長さは、上記コア部１１の最大長さを通る直線を延長した直線を含むことを意味することができ、コア部１１とシェル部１２の長さを合わせた値を意味することができる。

【0066】

コア－シェル構造の誘電体結晶粒１０の長さに対するコア部１１の長さが７０％以上を満たすことで、目標とする誘電容量、常温誘電率を達成することができ、ＤＣ－Ｂｉａｓ特性が向上することができる。

【0067】

コア－シェル構造の誘電体結晶粒１０の直径に対するコア部１１の長さが７０％未満である場合、十分な誘電容量を形成することが難しいことがあり、ＤＣ－Ｂｉａｓ特性が低下するおそれがある。

【0068】

なお、誘電体結晶粒１０の長さに対するコア部１１の長さは９５％以下、または９０％以下であることができるが、特にこれに制限されるものではない。これは、シェル部１２の領域が不足する場合、信頼性が低下するという問題が発生する可能性があり、信頼性低下が現れない程度にシェル部１２を形成することが好ましいと予想されたため、上限値の一例示を挙げたものである。

【0069】

シェル部１２は、希土類元素を含むことができ、コア部１１の希土類元素濃度よりも高いことができる。

【0070】

希土類元素は、イットリウム（Ｙ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ガドリニウム（Ｇｄ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、ツリウム（Ｔｍ）、ランタン（Ｌａ）及びイッテルビウム（Ｙｂ）のうち１つ以上を含むことができる。

【0071】

一方、コア部１１とシェル部２２を区分する基準は、走査電子顕微鏡－エネルギー分散分光法（ＳＥＭ－ＥＤＳ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ－Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）または透過電子顕微鏡－エネルギー分散分光法（ＴＥＭ－ＥＤＳ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ－Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を通じて進行することができ、コア－シェル構造の誘電体結晶粒に含まれた希土類元素の含有量を測定して区分することができる。

【0072】

例えば、希土類元素の一種類であるジスプロシウム（Ｄｙ）の場合、コア部の内部への拡散が難しいため、誘電体結晶粒のＥＤＳ分析時にＤｙが拡散しない領域をコア部と定義し、コア部を覆ったり囲んでいる領域をシェル部と定義することができる。すなわち、希土類元素の濃度が比較的高く測定されるコア部の外側から誘電体結晶粒までの領域をシェル部と定義することができる。

【0073】

あるいは、コア－シェル構造を有する一つの誘電体結晶粒において、ラインプロファイル（ｌｉｎｅ－ｐｒｏｆｉｌｅ）を用いて分析したとき、Ｄｙの含有量が急激に変化する地点を基準として、Ｄｙの含有量が少ない領域をコア部と定義し、Ｄｙの含有量が高い領域をシェル部と定義することができる。

【0074】

本発明の一実施形態による誘電体結晶粒は、平均長さが８０ｎｍ以上２００ｎｍ以下であることができる。

【0075】

誘電体結晶粒の平均長さが８０ｎｍ以上２００ｎｍ以下を満たすことにより、平均厚さ０．４５μｍ以下の誘電体層でも誘電率または誘電容量に優れることができる。

【0076】

誘電体結晶粒の平均長さが８０ｎｍ未満の場合、十分な誘電容量を確保することができないか、または容量温度係数（ＴＣＣ）が低下するおそれがあり、誘電体結晶粒の平均長さが２００ｎｍ超過である場合、絶縁抵抗特性が低下するおそれがある。

【0077】

本発明の一実施形態において、誘電体層ｔｄの平均厚さが０．４５μｍ以下であり、誘電体結晶粒の平均長さ８０ｎｍ以上２００ｎｍ以下であり、誘電体結晶粒のコア部１１の断面が多角形を含む場合に、誘電特性またはＤＣ－Ｂｉａｓ特性がより向上することができる。

【0078】

ここで、誘電体結晶粒の平均長さは、容量形成部Ａｃの誘電体層内の任意の１０μｍ×１０μｍ領域を走査電子顕微鏡（ＳＥＭ）または透過電子顕微鏡（ＴＥＭ）を用いて撮影した画像イメージで観察される誘電体結晶粒の最大直径を測定して平均した値を意味することができる。このとき、コア－シェル構造の誘電体結晶粒１０だけでなく、コア－シェル構造を有さない誘電体結晶粒も含んで計算することができる。

【0079】

内部電極１２１、１２２は誘電体層１１１と交互に積層されることができる。

【0080】

内部電極１２１、１２２は第１内部電極１２１及び第２内部電極１２２を含むことができ、第１内部電極１２１及び第２内部電極１２２は本体１１０を構成する誘電体層１１１を挟んで互いに向かい合うように交互に配置され、本体１１０の第３面３及び第４面４にそれぞれ露出することができる。

【0081】

より具体的には、第１内部電極１２１は第４面４と離隔し、第３面３を介して露出することができ、第２内部電極１２２は第３面３と離隔し、第４面４を通して露出することができる。本体１１０の第３面３には第１外部電極１３１が配置されて第１内部電極１２１と連結され、本体１１０の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。

【0082】

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されず、第２外部電極１３２と連結されることができる。このとき、第１内部電極１２１及び第２内部電極１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

【0083】

一方、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートを交互に積層した後、焼成して形成されることができる。

【0084】

内部電極１２１、１２２を形成する材料は特に制限されず、電気導電性に優れた材料を用いることができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上を含むことができる。

【0085】

また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。

【0086】

一方、内部電極１２１、１２２の厚さｔｅは特に限定する必要はない。

【0087】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために内部電極１２１、１２２の厚さは０．６μｍ以下であることができ、好ましくは０．４５μｍ以下、より好ましくは０．４μｍ以下であることができる。

【0088】

ここで、内部電極１２１、１２２の厚さｔｅは、内部電極１２１、１２２の第１方向の大きさを意味することができる。また、内部電極１２１、１２２の厚さｔｅは、内部電極１２１、１２２の平均厚さｔｅを意味することができ、内部電極１２１、１２２の第１方向の平均大きさを意味することができる。

【0089】

内部電極１２１、１２２の第１方向の平均大きさは、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を１万倍率の走査電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的には、１つの内部電極の第１方向の平均大きさは、スキャンされたイメージにおいて１つの内部電極を第２方向に等間隔の３０の地点で第１方向の大きさを測定して計算した平均値であることができる。上記等間隔の３０の地点は容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０つの内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の第１方向の平均大きさをさらに一般化することができる。

【0090】

一方、本体１１０は、容量形成部Ａｃの第１方向の両端面（ｅｎｄ－ｓｕｒｆａｃｅ）上に配置されたカバー部１１２、１１３を含むことができる。

【0091】

より具体的には、カバー部１１２、１１３は容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２及び容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。

【0092】

上部カバー部１１２及び下部カバー部１１３は、単一誘電体層１１１又は２つ以上の誘電体層１１１を容量形成部Ａｃの上下面にそれぞれ第１方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

【0093】

上部カバー部１１２及び下部カバー部１１３は、内部電極１２１、１２２を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0094】

一方、カバー部１１２、１１３の厚さｔｃは特に限定する必要はない。

【0095】

但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｃは１００μｍ以下であることができ、好ましくは３０μｍ以下であることができ、超小型製品ではより好ましくは２０μｍ以下であることができる。

【0096】

ここで、カバー部１１２、１１３の厚さｔｃは、カバー部１１２、１１３の第１方向の大きさを意味することができる。また、カバー部１１２、１１３の厚さｔｃは、カバー部１１２、１１３の平均厚さｔｃを意味することができ、カバー部１１２、１１３の第１方向の平均大きさを意味することができる。

【0097】

カバー部１１２、１１３の第１方向の平均大きさは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的には、１つのカバー部をスキャンしたイメージにおいて第２方向に等間隔の３０つの地点で第１方向の大きさを測定して計算した平均値であることができる。

【0098】

なお、上述した方法で測定したカバー部の第１方向の平均大きさは、本体１１０の第１方向及び第３方向の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において、カバー部の第１方向の平均大きさと実質的に同じ大きさを有することができる。

【0099】

一方、本体１１０の第３方向の両端面（ｅｎｄ－ｓｕｒｆａｃｅ）上にはサイドマージン部１１４、１１５が配置されることができる。

【0100】

より具体的には、サイドマージン部１１４、１１５は、本体１１０の第５面５に配置された第１サイドマージン部１１４及び第６面６に配置された第２サイドマージン部１１５を含むことができる。すなわち、サイドマージン部１１４、１１５は、本体１１０の第３方向の両端面（ｅｎｄ－ｓｕｒｆａｃｅ）に配置されることができる。

【0101】

サイドマージン部１１４、１１５は、図示のように、本体１１０の第１方向及び第３方向の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を基準として、第１内部電極１２１及び第２内部電極１２２の第３方向の両端と本体１１０の境界面との間の領域を意味することができる。

【0102】

サイドマージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

【0103】

サイドマージン部１１４、１１５は、セラミックグリーンシート上にサイドマージン部１１４、１１５が形成されるところを除いて導電性ペーストを塗布して内部電極１２１、１２２を形成し、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極１２１、１２２が本体１１０の第５面５及び第６面６に露出するように切断した後、単一誘電体層１１１又は２つ以上の誘電体層１１１を容量形成部Ａｃの第３方向の両端面（ｅｎｄ－ｓｕｒｆａｃｅ）に第３方向に積層して形成することもできる。

【0104】

第１サイドマージン部１１４及び第２サイドマージン部１１５は、内部電極１２１、１２２を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、第１サイドマージン部１１４及び第２サイドマージン部１１５はセラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0105】

一方、第１サイドマージン部１１４及び第２サイドマージン部１１５の幅ｗｍは特に限定する必要はない。

【0106】

但し、積層型電子部品１００の小型化及び高容量化をより容易に達成するために、第１サイドマージン部１１４及び第２サイドマージン部１１５の幅ｗｍは１００μｍ以下であることができ、好ましくは３０μｍ以下であることができ、超小型製品では、より好ましくは２０μｍ以下であることができる。

【0107】

ここで、サイドマージン部１１４、１１５の幅ｗｍは、サイドマージン部１１４、１１５のそれぞれの第３方向の大きさを意味することができる。また、サイドマージン部１１４、１１５の幅ｗｍは、サイドマージン部１１４、１１５の平均幅ｗｍを意味することができ、サイドマージン部１１４、１１５の第３方向の平均大きさを意味することができる。

【0108】

サイドマージン部１１４、１１５の第３方向の平均大きさは、本体１１０の第１方向及び第３方向の断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）を１万倍率の走査電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的には、１つのサイドマージン部をスキャンしたイメージにおいて、第１方向に等間隔の１０つの地点で第３方向の大きさを測定して計算した平均値を意味することができる。

【0109】

本発明の一実施形態においては、セラミック電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0110】

外部電極１３１、１３２は本体１１０上に配置されて、内部電極１２１、１２２と連結されることができる。

【0111】

より具体的には、外部電極１３１、１３２は、本体１１０の第３面３及び第４面４にそれぞれ配置され、第１内部電極１２１及び第２内部電極１２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含むことができる。すなわち、第１外部電極１３１は本体の第３面３に配置されて、第１内部電極１２１と連結されることができ、第２外部電極１３２は本体の第４面４に配置されて、第２内部電極１２２と連結されることができる。

【0112】

外部電極１３１、１３２は、金属などのように電気導電性を有するものであれば、どのような物質を用いても形成されることができ、電気的特性、構造的安定性などを考慮して、具体的な物質が決定されることができ、さらに多層構造を有することができる。

【0113】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に配置されるめっき層１３１ｂ、１３２ｂを含むことができる。

【0114】

電極層１３１ａ、１３２ａに対するより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。

【0115】

また、電極層１３１ａ、１３２ａは、本体１１０上に焼成電極及び樹脂系電極が順次形成された形態であることができる。

【0116】

また、電極層１３１ａ、１３２ａは、本体１１０上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであることができる。

【0117】

電極層１３１ａ、１３２ａに用いられる導電性金属は、静電容量形成のために上記内部電極１２１、１２２と電気的に連結されることができる材質であれば特に制限されず、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金からなる群から選択された１つ以上を含むことができる。電極層１３１ａ、１３２ａは、上記導電性金属粉末にガラスフリットを添加して設けられた導電性ペーストを塗布した後、焼成することにより形成されることができる。

【0118】

めっき層１３１ｂ、１３２ｂは、実装特性を向上させる役割を果たすことができる。

【0119】

めっき層１３１ｂ、１３２ｂの種類は特に限定されず、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、及びこれらの合金のうち１つ以上を含む単一層のめっき層１３１ｂ、１３２ｂであることができ、複数の層で形成されることができる。

【0120】

めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層、及びＳｎめっき層が順次形成された形態であることができる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0121】

積層型電子部品１００のサイズは特に限定する必要はない。

【0122】

但し、小型化及び高容量化を同時に達成するためには誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、３２１６（長さ×幅：３．２ｍｍ×１．６ｍｍ）サイズ以下、好ましくは１００５（長さ×幅：１．０ｍｍ×０．５ｍｍ）以下のサイズを有する積層型電子部品１００において、本発明による効果がより顕著になることができる。

【0123】

以下、実施例により本発明をさらに詳細に説明するが、これは発明の具体的な理解を助けるためのものであり、本発明の範囲が実施例によって限定されるものではない。

【0124】

（実施例）
主成分母材としては、コア部を形成する平均粒径が１００ｎｍのキューブ（Ｃｕｂｅ）形状のＢａＴｉＯ_３粒子と、シェル部を形成する平均粒子大きさが１０ｎｍのＢａＴｉＯ_３球状粒子を設計比率に合わせて混合して用いた。ジルコニアビーズ（ｂｅａｄｓ）を混合／分散媒介体（ｍｅｄｉａ）として用いて、ジスプロシウム（Ｄｙ）等の添加剤粒子、エタノール／トルエン溶媒、キューブ及び球状ＢａＴｉＯ_３、そして分散剤を一緒に混合して５時間ミリング（ｍｉｌｌｉｎｇ）し、バインダー（ｂｉｎｄｅｒ）を混合した後、５時間さらにミリング（ｍｉｌｌｉｎｇ）した。このようにして製造されたスラリー（ｓｌｕｒｒｙ）をシート（ｓｈｅｅｔ）製造用成形機を用いて０．８μｍと０．６μｍの厚さで成形シートを製造した。成形シートにニッケル（Ｎｉ）の内部電極を印刷した。上・下部カバー部は、平均厚さが１０μｍ以上１３μｍ以下のカバー部用シートを２５層でそれぞれ積層して製作し、３１層のニッケル（Ｎｉ）の内部電極が印刷されたシートを加圧した後、積層してバー（ｂａｒ）を製作した。圧着バーは、切断機を用いて３２１６（長さ×幅：３．２ｍｍ×１．６ｍｍ）サイズのチップ（ｃｈｉｐ）に切断した。製作が完了した３２１６サイズのＭＬＣＣ ｃｈｉｐは、仮焼を行った後、還元雰囲気０．１％ Ｈ_２／９９．９％ Ｎ_２～０．５％ Ｈ_２／９９．５％ Ｎ_２（Ｈ_２Ｏ／Ｈ_２／Ｎ_２雰囲気）で１１００～１１５０℃の温度で維持時間１０分の条件で焼成をした後、１０００℃のＮ_２雰囲気で０．５時間再酸化を行った。ここで、０．１％水素濃度は酸素分圧測定器で８５０℃測定環境で起電力６７０ｍＶの条件、そして０．５％水素濃度は起電力７６０ｍＶの条件に該当する。焼成されたチップに対して銅（Ｃｕ）ペースト（ｐａｓｔｅ）でターミネーション（ｔｅｒｍｉｎａｔｉｏｎ）工程及び電極焼成を経て外部電極を完成した。これにより、焼成後の誘電体層（内部電極間に配置される誘電体層を意味する）の厚さが約０．４μｍであり、誘電体層の数が３０層である３２１６サイズのＭＬＣＣチップを製作した。

【0125】

ＭＬＣＣチップの常温静電容量及び誘電損失は、ＬＣＲ ｍｅｔｅｒを用いて１ｋＨｚ、ＡＣ０．５Ｖ／μｍ条件で容量を測定した。静電容量とＭＬＣＣチップの誘電体厚さ、内部電極面積、積層数からＭＬＣＣチップ誘電体の誘電率を計算した。常温絶縁抵抗は１０個ずつサンプルを取って、ＤＣ１０Ｖ／μｍを印加した状態で６０秒経過後に測定した。温度による静電容量の変化は、－５５℃～１０５℃の温度範囲で測定した。加速寿命評価（ＨＡＬＴ：Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ Ｌｉｆｅ Ｔｉｍｅ Ｔｅｓｔ）は、各試験例（比較例及び実施例）当たり４０個のサンプルについて１２５℃で電界２３Ｖ／μｍに該当する電圧を印加して故障が発生する時間を測定して平均時間（ＭＴＴＦ：Ｍｅａｎ Ｔｉｍｅ ｔｏ Ｆａｉｌｕｒｅ）を算出した。また、静電容量のＤＣ Ｂｉａｓ変化率は、チップにＤＣ電圧１Ｖと３Ｖを印加した状態で測定を進めた。

【0126】

比較例は、従来の円形誘電体粒子を用いたものであり、ＴＥＭ－ＥＤＳ観察結果の焼成後にコア部の形状が実質的に円形に該当し、互いに異なる多角形状のコア部を含まないことを確認した。

【0127】

実施例は、本発明の六面体型誘電体粒子を用いたものであり、ＴＥＭ－ＥＤＳ観察結果の焼成後、複数のコア部が互いに異なる多角形状を含むことを確認した。製造条件は比較例と同様に進行した。

【0128】

ＤＣ－Ｂｉａｓ変化率は、ＤＣ電圧を印加しなかった場合の誘電容量を基準に、ＤＣ電圧を１Ｖ及び３Ｖをそれぞれ印加したときの誘電容量の変化率を意味する。

【0129】

過酷信頼性評価（ＨＡＬＴ、Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ Ｌｉｆｅ Ｔｅｓｔ）は、温度条件１２５℃で電圧１．５Ｖｒを印加したときの平均故障時間（ＭＴＴＦ、Ｍｅａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）を測定したものである。初期絶縁抵抗（Ｒ_０）１０^９Ωを基準にショート（ｓｈｏｒｔ）が発生した場合、故障と判断した。比較例及び実施例のいずれも４００個のサンプルチップを使用し、全てのサンプルチップが故障した時間の平均時間をＭＴＴＦとして計算した。

【0130】

【表1】

【0131】

表１から確認できるように、比較例の場合、誘電率は３２３０であり、ＤＣ－Ｂｉａｓ変化率は電圧未印加に対して１Ｖ印加時に－２７％の容量変化率を示し、３Ｖ印加時に－７７％の容量変化率を示しており、ＨＡＬＴ評価時にＭＴＴＦが３２．５時間と測定された。一方、実施例の場合、誘電率は３８１０と比較例に比べて向上し、ＤＣ－Ｂｉａｓ変化率は電圧未印加に対して１Ｖ印加時に－１８％の容量変化率を示し、３Ｖ印加時に－６８％の容量変化率を示しているため、同様に比較例に比べて容量変化率が改善されたことが確認できる。また、ＨＡＬＴ評価時にもＭＴＴＦが５４．９時間と測定され、比較例に比べて平均故障時間が改善されたことが分かる。これにより、円形のコア部を有する誘電体結晶粒を含む積層型電子部品に対して、多角形状を含むコア部を有する誘電体結晶粒を含む積層型電子部品の誘電率及びＤＣ－Ｂｉａｓ特性が改善されたことが分かる。

【0132】

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【0133】

また、本明細書において用いされた「一実施例」という表現は、互いに同一の実施例を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施例は、他の一実施例の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施例において説明された事項が他の一実施例に説明されていなくても、他の一実施例においてその事項と反対または矛盾する説明がない限り、他の一実施例に関連する説明として理解することができる。

【0134】

本明細書で用いられた用語は、単に一実施例を説明するために用いられたものであり、本開示を限定する意図ではない。このとき、単数の表現は、文脈上明らかに異なるものを意味しない限り、複数の表現を含む。

【符号の説明】

【0135】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ サイドマージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１０ 誘電体結晶粒
１０' 誘電体粒子
１１、１１' コア部
１２、１２' シェル部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】