IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イルミナ インコーポレイテッドの特許一覧

特開2025-13925電界効果トランジスタを有するデバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025013925
(43)【公開日】2025-01-28
(54)【発明の名称】電界効果トランジスタを有するデバイス
(51)【国際特許分類】
   G01N 27/00 20060101AFI20250121BHJP
   G01N 33/483 20060101ALI20250121BHJP
   G01N 33/50 20060101ALI20250121BHJP
   C12Q 1/6869 20180101ALI20250121BHJP
【FI】
G01N27/00 Z
G01N27/00 J
G01N33/483 E
G01N33/50 P
C12Q1/6869 Z
【審査請求】有
【請求項の数】17
【出願形態】OL
【外国語出願】
(21)【出願番号】P 2024186295
(22)【出願日】2024-10-23
(62)【分割の表示】P 2022580745の分割
【原出願日】2021-06-18
(31)【優先権主張番号】63/047,743
(32)【優先日】2020-07-02
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/200,868
(32)【優先日】2021-03-31
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】500358711
【氏名又は名称】イルミナ インコーポレイテッド
(74)【代理人】
【識別番号】100106518
【弁理士】
【氏名又は名称】松谷 道子
(74)【代理人】
【識別番号】100221501
【弁理士】
【氏名又は名称】式見 真行
(74)【代理人】
【識別番号】100132252
【弁理士】
【氏名又は名称】吉田 環
(72)【発明者】
【氏名】ボヤノフ,ボイヤン
(72)【発明者】
【氏名】オットー,リコ
(72)【発明者】
【氏名】マンデル,ジェフリー ジー
(57)【要約】      (修正有)
【課題】ポリヌクレオチドをシーケンシングするための、拡張性、改善された感度、及び低減された雑音を提供するデバイスを提供する。
【解決手段】流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第1のナノスケール開口部が配置されているシスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に第2のナノスケール開口部が配置されているトランスウェルと、第1のナノスケール開口部と第2のナノスケール開口部との間に位置付けられた電界効果トランジスタと、を備え、FETが、ソース、ドレイン、及びチャネルを備え、チャネルが、中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、中央ウェルが、シスウェルをトランスウェルに流体的に接続し、流体トンネルが、チャネルを通って延在する、デバイスである。
【選択図】図2A
【特許請求の範囲】
【請求項1】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
【請求項2】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、上部表面及び下部表面を有するゲート酸化物層を備え、前記表面が、前記中央ウェルに流体的に露出されており、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
【請求項3】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
【請求項4】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
【請求項5】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、上部表面及び下部表面を有するゲート酸化物層を備え、前記表面が、前記中央ウェルに流体的に露出されており、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
【請求項6】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
【請求項7】
前記FETが、ナノワイヤトランジスタである、請求項1~6のいずれか一項に記載のデバイス。
【請求項8】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも実質的に直交する方向に沿った幅を有し、前記長さが、前記幅又は前記高さの少なくとも約10倍である、請求項7に記載のデバイス。
【請求項9】
前記長さ及び前記幅によって画定される平面における前記流体トンネルと前記チャネルとの間の交差部が、円板形状である、請求項8に記載のデバイス。
【請求項10】
前記FETが、ナノシートトランジスタである、請求項1~6のいずれか一項に記載のデバイス。
【請求項11】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記高さの少なくとも約5倍であり、前記幅が、前記高さの少なくとも約5倍である、請求項10に記載のデバイス。
【請求項12】
前記長さ及び前記幅によって画定される平面における前記流体トンネルと前記チャネルとの間の交差部が、楕円形状である、請求項11に記載のデバイス。
【請求項13】
前記FETが、複数のチャネルを更に備え、前記複数のチャネルの各々が、前記中央ウェルに流体的に露出された上部表面及び下部表面を有するゲート酸化物層を備え、前記流体トンネルが、前記複数のチャネルの各々を通って延在する、請求項1~6のいずれか一項に記載のデバイス。
【請求項14】
前記多孔質構造体が、SiCOHフィルムを含む、請求項3又は6に記載のデバイス。
【請求項15】
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、請求項1~6のいずれか一項に記載のデバイス。
【請求項16】
前記膜が、脂質及び脂質の生体模倣同等物からなる群から選択される、請求項15に記載のデバイス。
【請求項17】
前記第1のナノスケール開口部が、前記膜において配置された、ポリヌクレオチドナノポア、ポリペプチドナノポア、又はカーボンナノチューブを通って延在する、請求項15に記載のデバイス。
【請求項18】
前記膜が、合成膜であり、前記第1のナノスケール開口部が、固体状態ナノポアである、請求項15に記載のデバイス。
【請求項19】
前記デバイスが、ナノポアシーケンサを含む、請求項1~6のいずれか一項に記載のデバイス。
【請求項20】
前記ゲート酸化物層が、約1~約10nmの厚さを有する、請求項1~6のいずれか一項に記載のデバイス。
【請求項21】
前記ゲート酸化物層が、約2~約4nmの厚さを有する、請求項1~6のいずれか一項に記載のデバイス。
【請求項22】
前記ゲート酸化物層が、前記流体トンネルに流体的に露出された垂直表面を更に備える、請求項1、2、又は3に記載のデバイス。
【請求項23】
請求項19に記載の複数のナノポアシーケンサのアレイであって、
前記複数のナノポアシーケンサの各々が、共通のシス電極及び共通のトランス電極を共有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極及び別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、共通のシス電極を共有し、別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極を有し、共通のトランス電極を共有する、アレイ。
【請求項24】
請求項1~6のいずれか一項に記載のデバイスを使用する方法であって、前記方法が、
前記デバイスの前記シスウェル、前記トランスウェル、前記中央ウェル、及び前記流体トンネルの各々に電解質を導入することと、
前記シス電極と前記トランス電極との間に電圧バイアスを印加することであって、前記第1のナノスケール開口部の電気抵抗が、前記第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、前記流体トンネルにおける前記電解質の電位が、前記第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、
前記ポリヌクレオチドにおける塩基を同定するために、前記第1のナノスケール開口部で前記ポリヌクレオチドにおける前記塩基の関数として前記FETの応答を測定することと、を含む、方法。
【請求項25】
前記FETの前記応答を測定することが、
ソース-ドレイン電流、又は
前記ソース、前記ドレイン、若しくは前記ソース及び前記ドレインの両方での電位、又は
前記チャネルの抵抗、又は
それらの任意の組み合わせを測定することを含む、請求項24に記載の方法。
【請求項26】
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記ソース、ドレイン、及びチャネルが、垂直に積層され、前記チャネルが、前記中央ウェルに流体的に露出された垂直表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記垂直の方向が、前記シス電極から前記トランス電極への方向である、デバイス。
【請求項27】
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記ソース、ドレイン、及びチャネルが、垂直に積層され、前記チャネルが、前記中央ウェルに流体的に露出された垂直表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記垂直の方向が、前記シス電極から前記トランス電極への方向である、デバイス。
【請求項28】
前記FETが、ナノワイヤトランジスタである、請求項26又は27に記載のデバイス。
【請求項29】
前記FETが、ナノシートトランジスタである、請求項26又は27に記載のデバイス。
【請求項30】
前記FETが、複数のチャネルを更に備え、前記複数のチャネルの各々が、前記中央ウェルに流体的に露出された2つの追加の垂直表面を有するゲート酸化物層を備える、請求項26又は27に記載のデバイス。
【請求項31】
前記多孔質構造体が、SiCOHフィルムを含む、請求項27に記載のデバイス。
【請求項32】
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、請求項26又は27に記載のデバイス。
【請求項33】
前記膜が、脂質及び脂質の生体模倣同等物からなる群から選択される、請求項32に記載のデバイス。
【請求項34】
前記第1のナノスケール開口部が、前記膜において配置された、ポリヌクレオチドナノポア、ポリペプチドナノポア、又はカーボンナノチューブを通って延在する、請求項32に記載のデバイス。
【請求項35】
前記膜が、合成膜であり、前記第1のナノスケール開口部が、固体状態ナノポアである、請求項32に記載のデバイス。
【請求項36】
前記ゲート酸化物層が、約1~約10nmの厚さを有する、請求項26又は27に記載のデバイス。
【請求項37】
前記ゲート酸化物層が、約2~約4nmの厚さを有する、請求項26又は27に記載のデバイス。
【請求項38】
前記デバイスが、ナノポアシーケンサを含む、請求項26又は27に記載のデバイス。
【請求項39】
請求項38に記載の複数のナノポアシーケンサのアレイであって、
前記複数のナノポアシーケンサの各々が、共通のシス電極及び共通のトランス電極を共有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極及び別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、共通のシス電極を共有し、別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極を有し、共通のトランス電極を共有する、アレイ。
【請求項40】
請求項26又は27に記載のデバイスを使用する方法であって、前記方法が、
前記デバイスの前記シスウェル、前記トランスウェル、及び前記中央ウェルの各々に電解質を導入することと、
前記シス電極と前記トランス電極との間に電圧バイアスを印加することであって、前記第1のナノスケール開口部の電気抵抗が、前記第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、前記中央ウェルにおける前記電解質の電位が、前記第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、
前記ポリヌクレオチドにおける塩基を同定するために、前記第1のナノスケール開口部で前記ポリヌクレオチドにおける前記塩基の関数として前記FETの応答を測定することと、を含む、方法。
【請求項41】
前記FETの前記応答を測定することが、
ソース-ドレイン電流、又は
前記ソース、前記ドレイン、若しくは前記ソース及び前記ドレインの両方での電位、又は
前記チャネルの抵抗、又は
それらの任意の組み合わせを測定することを含む、請求項40に記載の方法。
【請求項42】
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、金属構造体に動作可能に接続されたゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つの表面を有する、デバイス。
【請求項43】
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、金属構造体に動作可能に接続されたゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つの表面を有する、デバイス。
【請求項44】
前記ゲート酸化物層が、流体的に露出されない、請求項42又は43に記載のデバイス。
【請求項45】
前記金属構造体の前記少なくとも1つの流体的に露出された表面が、耐腐食性材料で形成されている、請求項42又は43に記載の方法。
【請求項46】
前記金属構造体が、前記中央ウェルに流体的に露出された、少なくとも1つの部分的に垂直な表面、少なくとも2つの部分的に垂直な表面、少なくとも1つの部分的に水平な表面、少なくとも2つの部分的に水平な表面、又はそれらの任意の組み合わせを有し、前記垂直の方向が、前記シス電極から前記トランス電極への方向であり、前記水平の方向が、前記垂直の方法に直交する、請求項42又は43に記載のデバイス。
【請求項47】
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つのカップ形状の部分構造体を有する、請求項42又は43に記載のデバイス。
【請求項48】
前記中央ウェルに流体的に露出された前記金属構造体の前記一部分が、少なくとも1つの正孔又は開口部を備える、請求項42又は43に記載のデバイス。
【請求項49】
前記中央ウェルに流体的に露出された前記金属構造体の前記一部分が、少なくとも2つの正孔又は開口部を備える、請求項42又は43に記載のデバイス。
【請求項50】
前記FETが、ナノワイヤトランジスタである、請求項42又は43に記載のデバイス。
【請求項51】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記長さに少なくとも部分的に直交する方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記幅又は前記高さの少なくとも約10倍である、請求項50に記載のデバイス。
【請求項52】
前記FETが、ナノシートトランジスタである、請求項42又は43に記載のデバイス。
【請求項53】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記長さに少なくとも実質的に直交する方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記高さの少なくとも約5倍であり、前記幅が、前記高さの少なくとも約5倍である、請求項52に記載のデバイス。
【請求項54】
前記多孔質構造体が、SiCOHフィルムを含む、請求項43に記載のデバイス。
【請求項55】
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、請求項42又は43に記載のデバイス。
【請求項56】
前記膜が、脂質及び脂質の生体模倣同等物からなる群から選択される、請求項55に記載のデバイス。
【請求項57】
前記第1のナノスケール開口部が、前記膜において配置された、ポリヌクレオチドナノポア、ポリペプチドナノポア、又はカーボンナノチューブを通って延在する、請求項55に記載のデバイス。
【請求項58】
前記膜が、合成膜であり、前記第1のナノスケール開口部が、固体状態ナノポアである、請求項55に記載のデバイス。
【請求項59】
前記ゲート酸化物層が、約1~約10nmの厚さを有する、請求項42又は43に記載のデバイス。
【請求項60】
前記ゲート酸化物層が、約2~約4nmの厚さを有する、請求項42又は43に記載のデバイス。
【請求項61】
前記デバイスが、ナノポアシーケンサを含む、請求項42又は43に記載のデバイス。
【請求項62】
請求項61に記載の複数のナノポアシーケンサのアレイであって、
前記複数のナノポアシーケンサの各々が、共通のシス電極及び共通のトランス電極を共有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極及び別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、共通のシス電極を共有し、別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極を有し、共通のトランス電極を共有する、アレイ。
【請求項63】
請求項42又は43に記載のデバイスを使用する方法であって、前記方法が、
前記デバイスの前記シスウェル、前記トランスウェル、及び前記中央ウェルの各々に電解質を導入することと、
前記シス電極と前記トランス電極との間に電圧バイアスを印加することであって、前記第1のナノスケール開口部の電気抵抗が、前記第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、前記中央ウェルにおける前記電解質の電位が、前記第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、
前記ポリヌクレオチドにおける塩基を同定するために、前記第1のナノスケール開口部で前記ポリヌクレオチドにおける前記塩基の関数として前記FETの応答を測定することと、を含む、方法。
【請求項64】
前記FETの前記応答を測定することが、
ソース-ドレイン電流、又は
前記ソース、前記ドレイン、若しくは前記ソース及び前記ドレインの両方での電位、又は
前記チャネルの抵抗、又は
それらの任意の組み合わせを測定することを含む、請求項63に記載の方法。
【請求項65】
電気化学反応が、前記金属構造体の前記少なくとも1つの流体的に露出された表面では生じない、請求項63に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、2020年7月2日に出願された米国特許仮出願第63/047743号、及び2021年3月31日に出願された米国特許仮出願第63/200868号に対する優先権を主張するものであり、これらの仮出願の各々の内容は、その全体が参照により組み込まれる。
【背景技術】
【0002】
様々なポリヌクレオチドシーケンシング技術は、支持表面上で、又は事前定義された反応チャンバ内で、非常に多くの制御された反応を実行することを伴う。次いで、制御された反応は、観察又は検出され得、その後の分析は、反応に伴うポリヌクレオチドの性状を同定するのに役立ち得る。
【0003】
これらのポリヌクレオチドシーケンシング技術のいくつかは、イオン電流についての経路を提供することができるナノポアを利用する。例えば、ポリヌクレオチドがナノポアを通って横切ると、ナノポアを通る電流に影響を与える。ナノポアを通過する各通過ヌクレオチド、又は一連のヌクレオチドは、特徴的な電流をもたらす。横切るポリヌクレオチドのこれらの特徴的な電流は、ポリヌクレオチドのシーケンスを判定するために記録され得る。
【0004】
図1Aは、PCT公開WO2019/160925に示されるような先行技術のナノポアシーケンシングデバイス1110を示す。先行技術のナノポアシーケンシングデバイス1110は、シス電極1130と関連付けられたシスウェル1114と、トランス電極1134と関連付けられたトランスウェル1116と、シスウェル1114とトランスウェル1116との間に位置付けられた電界効果トランジスタ(field effect transistor、FET)1122とを含む。FET1122は、ソース1150と、ドレイン1152と、チャネル1154とを含む。シスウェル1114の下には、シスウェル1114に面する第1の空洞1115がある。トランスウェル1116は、第2の空洞1117を含む。流体トンネル1121は、第1の空洞1115からトランスウェル1116までFET1122を通って延在する。電解質1120は、シスウェル1114、第1の空洞1115、及びトランスウェル1116内に配置される。
【0005】
シスウェル1114と第1の空洞1115との間は、膜1124内に配置されたナノポア1118がある。ナノポア1118は、シスウェル14から第1の空洞1115に電解質を流体的かつ電気的に接続する第1のナノスケール開口部1123を有する。第1のナノスケール開口部1123は、内径1123’を有する。ポリヌクレオチド1129が第1のナノスケール開口部1123を通って横切ると、ポリヌクレオチドのシーケンスは、FETセンサ1122の電圧における変化を測定することによって判定され得る。ベース基板1162’内の第2のナノスケール開口部1125は、流体トンネル1121と第2の空洞1117とを流体的に接続し、第2のナノスケール開口部1125は、内径1125’を有している。
【0006】
金属相互接続部1164’及び1166’は、FET1122のソース1150及びドレイン1152と電気的に連通している。概して約50nmよりも厚い比較的厚い層間誘電体1168は、流体トンネル1121を形成するために、チャネル1154並びにFETセンサ1122の上部表面及び下部表面を取り囲む。FETセンサ1122は、チャネル1154が流体トンネル1121に最も近い境界1156で電解質1120と電気的に連通している。図示されるように、チャネル1154の上又は下の層間誘電体1168の厚さは、FET1122のチャネル1154の厚さの約3倍以上であり得る。
【発明の概要】
【0007】
本明細書の実施例において提供されるのは、ポリヌクレオチドをシーケンシングするためのデバイス及びそのデバイスを使用する方法である。そのようなデバイスの一実施例は、ナノポアデバイスである。特に、実施例は、電界効果トランジスタ(FET)センサ及び多孔質構造体を有するデバイスを含む。
【0008】
本明細書に開示されるシステム、デバイス、キット、及び方法は各々、様々な態様を有し、そのうちの1つがそれらの望ましい属性について単独で関与しているわけではない。特許請求の範囲を限定することなく、いくつかの顕著な特徴は、ここで、簡単に考察される。多数の他の実施例はまた、より少ない、追加の、及び/又は異なる構成要素、ステップ、特徴、対象、利益、及び利点を有する実施例を含んで企図される。構成要素、態様、及びステップはまた、異なって配列及び順序付けられ得る。この考察を考慮した後、特に「発明を実施するための形態」と題されたセクションを読み取った後、本明細書に開示されるデバイス及び方法の特徴が他の既知のデバイス及び方法よりも利点をいかに提供するかを理解されよう。
【0009】
一実施例は、デバイスであって、流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、第1のナノスケール開口部と第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備える、デバイスである。この実施例では、FETは、ソース、ドレイン、及びソースをドレインに接続するチャネルを備え、チャネルが、中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、中央ウェルが、シスウェルをトランスウェルに流体的に接続する。いくつかの実施形態では、流体トンネルは、チャネルを通って延在する。代替の実施形態では、流体トンネルは、FETチャネルからオフセットされている(すなわち、通って延在しない)。
【0010】
別の実施例は、デバイスであって、流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、第1のナノスケール開口部と第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、FETが、ソース、ドレイン、及びソースをドレインに接続するチャネルを備え、チャネルが、表面及び下部表面を有するゲート酸化物層を備え、これらの表面が、中央ウェルに流体的に露出されており、中央ウェルが、シスウェルをトランスウェルに流体的に接続する、デバイスである。いくつかの実施形態では、流体トンネルは、チャネルを通って延在する。代替の実施形態では、流体トンネルは、FETチャネルからオフセットされている(すなわち、通って延在しない)。
【0011】
更に別の実施例は、デバイスであって、流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、第1のナノスケール開口部と多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、FETが、ソース、ドレイン、及びソースをドレインに接続するチャネルを備え、チャネルが、中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、中央ウェルが、シスウェルをトランスウェルに流体的に接続する、デバイスである。いくつかの実施形態では、流体トンネルは、FETチャネルを通って延在する。代替の実施形態では、流体トンネルは、FETチャネルからオフセットされている(すなわち、通って延在しない)。
【0012】
更に別の実施例は、前述のデバイスのうちのいずれかを使用する方法であって、デバイスのシスウェル、トランスウェル、中央ウェル、及び流体トンネルの各々に電解質を導入することと、シス電極とトランス電極との間に電圧バイアスを印加することであって、第1のナノスケール開口部の電気抵抗が、第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、流体トンネルにおける電解質の電位(V)が、第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、ポリヌクレオチドにおける塩基を同定するために、第1のナノスケール開口部でポリヌクレオチドにおける塩基の関数としてFETの応答を測定することと、を含む、方法である。
【0013】
本明細書に開示されるデバイス及び/又はアレイの任意の特徴は、任意の望ましい様式及び/又は構成で一緒に組み合わせられ得ることが理解されよう。更に、本デバイスを使用する方法の任意の特徴は、任意の望ましい様式で一緒に組み合わせられ得ることが理解されよう。更に、この方法の、及び/若しくはデバイスの、及び/若しくはアレイの特徴の任意の組み合わせは、一緒に使用され得、並びに/又は本明細書に開示される実施例のいずれかと組み合わせられ得ることを理解されたい。また更に、デバイスのいずれかの、及び/若しくはアレイの、及び/若しくは方法のいずれかの特徴若しくは特徴の組み合わせは、任意の望ましい様式で一緒に組み合わせられ得、並びに/又は本明細書に開示される実施例のいずれかと組み合わせられ得ることを理解されたい。
【0014】
以下でより詳細に考察される前述の概念及び追加の概念の全ての組み合わせが、本明細書に開示される発明の主題の一部であると考えられ、本明細書に記載される便益及び利点を実現するために使用され得ることを理解されたい。
【図面の簡単な説明】
【0015】
本開示の例の特徴は、以下の詳細な説明及び図面を参照することにより明らかになろう。図面において、同様の参照番号は、類似なものではあるが、おそらく同一ではない構成要素に対応している。簡潔にするために、前述の機能を有する参照番号又は特徴は、それらが現れる他の図面と関連させて記載してもよく、記載しなくてもよい。
図1A】先行技術のナノポアシーケンシングデバイスの断面側面図である。
図1B図1Aの先行技術のナノポアシーケンシングデバイスによって提供される電気抵抗の概略回路図を示す。
図2A】一実施例によるナノポアシーケンシングデバイスの断面側面図である。
図2B-1】図2Aのナノポアシーケンシングデバイスの線3-3上で取られた断面上面図である。
図2B-2】図2Aのナノポアシーケンシングデバイスの線3’-3’上で取られた断面上面図である。
図3A】一実施例によるナノポアシーケンシングデバイスの代替実施例の断面側面図を示す。
図3B図3Aのナノポアシーケンシングデバイス及びFETセンサの線3-3上で取られた断面上面図である。
図3C図3Aのナノポアシーケンシングデバイス及びFETセンサの線3’-3’上で取られた断面上面図である。
図3D図3Aと類似であるが、FETセンサのより広い実施例を有するナノポアシーケンシングデバイスの線3-3上で取られた断面上面図の代替実施例である。
図3E図3Aと類似であるが、FETセンサのより広い実施例を有するナノポアシーケンシングデバイスの線3’-3’上で取られた断面上面図の代替実施例である。
図4A】ナノポアシーケンシングデバイスの代替実施例の別の断面側面図である。
図4B-1】図4Aのナノポアシーケンシングデバイスの線3-3上で取られた断面上面図である。
図4B-2】図4Aのナノポアシーケンシングデバイスの線3’-3’上で取られた断面上面図である。
図5A】ナノポアシーケンシングデバイスの更に別の代替実施例の断面側面図である。
図5B-1】図5Aのナノポアシーケンシングデバイスの線3-3上で取られた断面上面図である。
図5B-2】図5Aのナノポアシーケンシングデバイスの線3’-3’上で取られた断面上面図である。
図6】ナノポアシーケンシングデバイスの別の例示的な代替実施例の断面側面図である。
図7A】オフセットされた開口部を有するナノポアシーケンシングデバイスの更に別の例示的な代替実施例の断面側面図である。
図7B-1】オフセットされた開口部を示す図5Aのナノポアシーケンシングデバイスの線3-3上で取られた断面上面図である。
図7B-2】オフセットされた開口部を示す図5Aのナノポアシーケンシングデバイスの線3’-3’で取られた断面上面図である。
図8】垂直電界効果トランジスタを有するナノポアシーケンシングデバイスの更なる例示的な代替実施例の断面側面図である。
図9】非ファラデー金属電極を有する電界効果トランジスタを有するナノポアシーケンシングデバイスの更に別の更なる例示的な代替実施例の断面側面図である。
【発明を実施するための形態】
【0016】
本明細書で言及される全ての特許、出願、公開出願、及び他の刊行物は、参照された材料及びその全体が参照により本明細書に組み込まれる。用語又は語句が、参照により本明細書に組み込まれる特許、出願、公開出願及び他の刊行物に規定される定義に反するか、又は他の方法で矛盾する方法で本明細書に使用されている場合、本明細書での使用が参照により本明細書に組み込まれる定義より優先される。
【0017】
一実施例は、FETセンサのソースとドレインとの間に配置されたチャネルを有する電界効果トランジスタ(FET)センサを含むシーケンシングデバイスに関する。本明細書の多くの例では、シーケンシングデバイスは、ナノポアデバイスとして記載されており、そのデバイスは、ナノポアデバイスである必要はなく、他の構成が可能である。一実施例では、チャネルは、デバイス内の電解質に露出された上部表面、下部表面、又は両方を有する。FETセンサの露出された上部表面及び/又は下部表面は、ナノポアシーケンシングデバイスの感度を改善する電解質と電気的に接触するFETの増加した表面区域を提供する。更に、電解質に露出されたFETの表面区域を増加させることは、センサにおけるバックグラウンド電気的雑音を低減し、したがって、ナノポアと接触する核酸シーケンスを測定するときに、信号対雑音比(signal-to-noise ratio、SNR)に多要素の増強を提供することが見出された。
【0018】
一実施例では、ナノポアシーケンシングシステムは、デバイスの信号対雑音比を更に増加させるために、全周ゲート(gate-all-around、GAA)トランジスタで構築されたFETセンサを利用する。このGAA技術は、FETセンサが、電解質に露出される上部表面を有するだけでなく、電解質に露出される下部表面も有することを可能にする。この構造体に関する更なる情報は、図4Aを参照して以下に記載される。一実施形態では、ナノポアシーケンシングシステムの1つ以上の全周ゲートトランジスタは、図4A、4B、及び4B’に示されるように、電解質に露出されたソース-ドレインチャネルの上部表面及び下部表面を備え得る。別の実施形態では、ナノポアシーケンシングシステムの1つ以上の全周ゲートトランジスタは、図6に示されるように、電解質に露出された複数のソース-ドレインチャネルの上部表面及び下部表面を備え得る。更に別の実施形態では、ナノポアシーケンシングシステムの1つ以上の全周ゲートトランジスタは、図8に示されるような垂直トランジスタを備え得る。
【0019】
別の実施例では、FETは、電解質と直接接触していない。代わりに、図9に示されるような非ファラデー金属電極は、電解質に露出され、検出された信号を感知FETに伝送する。この構成は、製造プロセスを有意に簡素化し、従来の半導体プロセスフローとのより良好な適合性を可能にする。
【0020】
別の実施例では、固体状態ナノポア構造体は、以下でより詳細に考察されるように、多孔質構造体で置き換えられ得る。そのような多孔質構造体は、半導体製造プロセスフローにより容易に統合され得る。
【0021】
本明細書に使用されるとき、「電解質に露出される」という用語は、必ずしも構成要素が電解質に直接接触することを意味するものではない。例えば、電解質に露出されるFETセンサ又はFETセンサのチャネルは、センサ又はチャネルと電解質との間の絶縁体の比較的に薄層を備え得る。例えば、一実施例では、ソースとドレインとの間に位置するFETセンサのチャネル部分は、ゲート酸化物の比較的薄い層、例えば、熱成長二酸化ケイ素層で覆われ得、そのゲート酸化物を有するチャネルは、「電解質に露出される」と言われる。代替的に、絶縁体の薄層は、HfO、Al、窒酸化ケイ素、Si、TiO、Ta、Y、La、ZrO、ZrSiO、チタン酸バリウムストロンチウム、チタン酸ジルコン酸鉛、ZrSi、又はZrAlなどの高k誘電体で形成され得る。ゲート酸化物の層は、約10nmの厚さ、又は他の実施例では、約9、約8、約7、約6、約5、約4、約3、約2、又は約1nm未満の厚さであり得、依然として本明細書に記載された実施例内である。
【0022】
ナノポアシーケンシングデバイスの電気的動作
ここで図1Bを参照すると、図2~7に図示されるナノポアデバイスなどのナノポアデバイスの等価回路図が示されている。電解質が、シスウェル、トランスウェル、中央ウェル、及び流体トンネルの各々に導入されるため。電圧差Vは、シス電極とトランス電極との間に印加される。いくつかの実施例では、ポリヌクレオチドは、第1のナノポアの第1のナノスケール開口部、例えば、タンパク質ナノポアを通して駆動される。代替実施例では、ポリヌクレオチドは、第1のナノポアを通過しないが、タグ付きヌクレオチドは、ポリヌクレオチドに作用するポリメラーゼによって組み込まれる。ある特定の実施形態では、一本鎖ポリヌクレオチド、二本鎖ポリヌクレオチド、組み込まれたヌクレオチド塩基のタグ若しくは標識、又は組み込まれたヌクレオチド塩基の他の代表的なもの、ならびにそれらの任意の組み合わせは、第1のナノポアを通過し得る。ある特定の実施形態では、組み込まれたヌクレオチド塩基のタグ又は標識は、ポリヌクレオチドから分離又は解離され得、そのようなタグ又は標識は、ポリヌクレオチドが第1のナノポアを通過することを伴うか、又は伴わない第1のナノポアを通過し得る。実施例は、ポリヌクレオチドがナノポアとどのように連通してナノポアシーケンシングデバイスにおける信号発生を引き起こすかに限定されない。第1のナノスケール開口部の電気抵抗Rproteinは、第1のナノスケール開口部における塩基の同一性に応答して変化し、例えば、ポリヌクレオチドの塩基が第1のナノスケール開口部を通過する間、又はタグ付きヌクレオチドがポリヌクレオチドに作用するポリメラーゼによって組み込まれている間、タグ付きヌクレオチドの異なるタグが第1のナノスケール開口部の抵抗を変化させる。
【0023】
実施例では、第2のナノポア、例えば、固体状態ナノポアの第2のナノスケール開口部は、固定された、又は実質的に固定された電気抵抗Rporeを有する。図1Cの分圧器点Mとして示される流体トンネルにおける電解質の電位は、第1のナノスケール開口部の電気抵抗Rproteinの変動に応答して変化する。したがって、第1のナノスケール開口部における抵抗変化としてFETの応答を測定することは、第1のナノスケール開口部における抵抗の判定を可能にし、そのような情報は、ポリヌクレオチドにおける塩基を同定するために使用することができる。
【0024】
ナノポアシーケンシング動作中、第1のナノポアを横切る電位(すなわち、電圧差V)の印加は、アニオン担持電荷と共に、第1のナノスケール開口部を通るヌクレオチドの転座を強制し得る。バイアスに応じて、ヌクレオチドは、シスウェルから中央ウェルまで、又は中央ウェルからシスウェルに輸送され得る。ヌクレオチドが第1のナノスケール開口部を通過すると、膜24を横切る電流は、例えば、狭窄部の塩基依存性閉塞に起因して変化する。電流における変化からの信号は、FETセンサを使用して測定され得る。FETの応答を測定することの実施例は、ソースドレイン電流を測定すること、又はソース及び/若しくはドレインで電位を測定することを含む。追加的に、FETチャネルにおける抵抗は、第1のナノスケール開口部で塩基を同定するために測定され得る。
【0025】
動作中、測定された電圧の範囲は、約-0.1V~約0.1V以上、約-0.5V~約0.5V以上、約-1V~約1V以上、約-1.5V~約1.5V以上、約-2.0V~約2.0V以上、約-3.0V~約3.0V以上、約-5.0V~約5.0V以上から選択され得る。電圧極性は、典型的には、負に帯電した核酸がトランス電極に向かって電気泳動的に駆動されるように印加される。場合によっては、デバイスの適切な機能を促進するために、電圧を低減させるか、又は極性を反転させることができる。非限定的な一実施例では、第1のナノスケール開口部の抵抗、Rproteinは、約0.5~約1ギガオーム(GΩ)であり得る。第2のナノスケール開口部の抵抗、Rporeは、約50メガオーム(MΩ)であり得る。一実施例では、Rproteinは、第1のナノスケール開口部でのポリヌクレオチドの塩基の関数として変化する。
【0026】
分圧器点Mの電位は、Rproteinと共に変化し、FETゲート電位として機能する。固体状態ナノポアに形成され得る第2のナノスケール開口部の抵抗Rporeは、固定され、又は少なくとも実質的に固定され、第1のナノスケール開口部でポリヌクレオチドの塩基によって調節されない。例えば、ポリヌクレオチドが第1のナノスケール開口部の狭窄部に入ると、第1のナノスケール開口部の抵抗Rproteinは、ポリヌクレオチドにおける塩基の同一性に基づいて調節される。代替的に、第1のナノスケール開口部の抵抗Rproteinは、ポリヌクレオチドに作用するポリメラーゼによって組み込まれているタグ付きヌクレオチドのタグの同一性に基づいて調節される。抵抗Rproteinは、比較的大きくなり得、概して、第1のナノスケール開口部で異なるポリヌクレオチド塩基の関数として、30~40%変動する。他の実施例では、抵抗Rproteinは、約0.001%~約1%、約1%~約5%、約5%~約20%、約20%~約40%、約40%~約60%、又は60%~約100%で変動し得る。第1のナノスケール開口部よりも大きいサイズを有し得る第2のナノスケール開口部の抵抗Rporeは、Rproteinと比較して約10倍低くなり得る。第2のナノスケール開口部の機能は、分圧器における固定抵抗Rporeを提供することであるため(第1のナノスケール開口部と関連付けられた電流を読み出すためではない)、第2のナノスケール開口部は、原子的に正確である必要はない場合がある。
【0027】
図1Bに示される等価回路は、点Mの電位が流体トンネルにおける電解質の電位である、分圧器である。この電位は、FETの等価ゲート電位であり、その動作点を確立する。点Mの電位Vがポリヌクレオチドの塩基同一性で変化すると、FET(ソース-ドレイン電流)を通って流れる電流は、変化し、第1のナノスケール開口部を通って流れる電流の、したがってポリヌクレオチド塩基の同一性を流れる電流の測定値を提供する。ある特定の実施形態では、ナノポアデバイスの等価回路は、以下の式を満たす。
【0028】
点Mでの電位Vは、以下によって与えられ、
=DV (1)
式中、
【0029】
【数1】
は、分圧器比であり、Vは、シス-トランスバイアスである。
【0030】
FETセンサ応答を駆動する信号は、第1のナノスケール開口部でポリヌクレオチドの塩基が変化した際の電位Vの変動、δVである。上記から、以下の関係が導き出され得る。
δV=VδD (3))
式中、δDは、第1のナノスケール開口部でポリヌクレオチドの塩基が変化した際の分圧器比の変動である。
【0031】
信号δVは、FETセンサの検出限界(limit of detection、LoD)を超える、すなわち、VδD>LoDである場合がある。したがって、ナノポアデバイス10の感度は、LoDが低減され、Vが増加され、又はδDが増加されるにつれて向上する。
【0032】
したがって、動作シス-トランスバイアスVは、以下を満たすことができる。
【0033】
【数2】
【実施例0034】
電解質に露出された表面区域が増加したFETセンサを有するナノポアシーケンシングデバイスの一実施例が、図2Aに示されている。図2Aは、例示的なデバイス10Aの側面断面図である。図2Bは、図2Aの線3-3上で取られた断面上面図である。図2B’は、図2Aの線3’-3’上で取られた断面上面図である。
【0035】
図2A、2B、及び2B’に示されるナノポアシーケンシングデバイス10Aは、シスウェル14Aに接続するシス電極30Aを含む。シスウェル14Aは、膜24Aに配置された第1のナノポア18Aを含む下部部分を有する。第1のナノポア18Aは、デバイス10Aの下部部分で流体トンネル21Aとトランスウェル16Aとの間の狭小領域17Aに配設された第2のナノスケール開口部25Aと流体トンネル21Aで連通する第1のナノポア18Aによって画定される第1のナノスケール開口部23Aを含む。示されるように、第2のナノスケール開口部は、基板材料62Aに形成される。第1のナノポア18Aは、シスウェル14Aと中央ウェル15Aとの間を通過する電解質20Aのための流体経路を提供する。流体トンネル21Aは、電解質が中央ウェル15Aから、第2のナノスケール開口部25Aを通ってトランスウェル16Aへ通過するための流体経路を提供する。
【0036】
一実施例では、シス電極30A及びトランス電極34Aは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス10Aは、第1のナノスケール開口部23Aと第2のナノスケール開口部25Aとの間に位置付けられた電界効果トランジスタ(FET)センサ22Aを更に含む。FETセンサは、ソース(S)50Aと、ドレイン(D)52Aと、ソース50Aをドレイン52Aに接続するチャネル54Aとを含む。上面図、図2B及び2B’に示されるように、電解質20Aは、流体トンネル21Aにおいて見られることができ、チャネル54Aを通って延在する。金属相互接続部64A及び66Aは、エッチング停止層38Aを通って、FET22Aのソース50A及びドレイン52Aと電気的に連通している。金属相互接続部64A及び66Aは、FETセンサ22Aから、FETセンサ22Aを監視する制御システムにデータを通信する。
【0037】
図2Aに示されるナノポアデバイス10Aの実施例では、ゲート酸化物56Aの薄層は、チャネル54Aの周りに成長し、したがって、その上部表面55Aは、中央ウェル15Aの電解質20Aに流体的に露出される。ゲート酸化物56Aは、流体トンネル21Aにおいて電解質20Aに流体的に露出された垂直表面を有し得る。ゲート酸化物56Aの薄層は、チャネル54Aを電解質20Aから分離し、FETセンサ22Aのチャネル54Aを電解質20Aに露出する。ゲート酸化物56Aの厚さは、約1~約10nm、又は代替的に、約2~約4nmであり得る。ゲート酸化物56Aの厚さは、電位Vを与えられるのに十分に強力な電界が、FET22Aのソース50Aとドレイン52Aとの間に測定可能な伝導を提供するために、チャネル54Aとゲート酸化物56Aの境界で導電性経路を構成する電子、又は正孔の反転層を誘導することができるように選択される。
【0038】
この構成では、チャネル54Aのゲート酸化物56Aの上部表面55Aは、図2Bに示されるように、チャネル54Aを中央ウェル15Aにおける電解質に流体的に露出する。電解質20Aに露出されたチャネル54Aの大きな区域を提供することによって、電位Vは、チャネル54Aを超えるより優れたゲート制御性を有する。
【0039】
上記の式(2)及び(4)に続いて、予想されるレベルの分離が、開放ポア抵抗のRprotein約10%、予想される塩基分割器比D約0.1と仮定すると、次いで、変動δDは、約0.1×0.1=0.01である。3mVを有するFETセンサを使用すると、LoDは、以下を意味する。
【0040】
【数3】
【0041】
そのような高シス-トランスバイアスVは、膜24Aのいくつかの選択と互換性がない場合がある。
【0042】
LoDの約0.2mVへの減少は、必要なシス-トランスバイアスVが約15x(15倍)減少し、約20mVになり、これは、典型的な膜と互換性である。これは、大きなゲート区域を有するFETセンサが有利であろうことを意味する。先行技術の図1Aに示されるようなFETセンサでは、チャネル1154のごく一部のみが、主に流体トンネル21Aの境界でゲート酸化物56Aを通って、電圧の変動δVに露出される。流体トンネル21Aの境界を通してチャネル54Aを電圧における変動に露出することに加えて、図2A、2B、及び2B’に示されるような露出された上部表面55Aを有する構造体は、δVに露出されるFETの感知区域を大幅に増加し、式中のAが電解質20Aに露出されたチャネル54Aの区域である、1/sqrt(A)にスケールするLoDを改善する。
【0043】
層間誘電体68Aは、SiO、HfO、又はAlを含む任意の好適な絶縁体であり得る。層間誘電体68Aが二酸化ケイ素であるときに、エッチングは、ナノポアシーケンシングデバイスの様々な構成要素をエッチングするために実行され得る。例えば、エッチングは、いくつかの非限定的な実施例として、CHF/O、C、C、及びC/CO/O/Arを含むフッ素化反応性イオンエッチングなどの高異方性を有するエッチング液を使用して実行され得る。
【0044】
膜24Aは、非透過性又は半透性材料のいずれかであり得る。第1のナノスケール開口部23Aは、膜24Aを通って延在する。本明細書に記載されるように、膜24Aは、任意の好適な天然又は合成材料から形成され得ることを理解されたい。実施例では、膜24Aは、脂質及び脂質の生体模倣同等物からなる群から選択される。更なる例では、膜24Aは、合成膜(例えば、固体状態膜、その一実施例は窒化ケイ素)であり、第1のナノスケール開口部23Aは、膜24Aを通って延在する固体状態ナノポアにある。実施例では、第1のナノスケール開口部23Aは、例えば、膜において配置されたポリヌクレオチドナノポア、ポリペプチドナノポア、又は固体状態ナノポア、例えば、カーボンナノチューブを通って延在する。
【0045】
一実施例では、FETセンサ22Aのソース、ドレイン、及びチャネルは、ケイ素で形成され得、ケイ素の表面は、FETセンサ22Aのチャネル上にゲート酸化物を形成するために、熱酸化され得る。
【0046】
第1のナノポア18Aは、生物学的ナノポア、例えばタンパク質ナノポア、固体状態ナノポア、ハイブリッドナノポア、例えばハイブリッドタンパク質/固体状態ナノポア、及び合成ナノポアのうちのいずれかであり得る。いくつかの実施例では、ナノポアは、2つの開放端と、2つの開放端を接続する中空コア又は正孔(すなわち、第1のナノスケール開口部)と、を有する。膜に挿入されるときに、ナノポアの開放端のうちの一方は、シスウェルに面し、ナノポアの開放端の他方は、中央ウェルに面する。場合によっては、中央ウェルに面するナノポアの開放端は、流体トンネルに流体的に接続され、また、流体トンネルの少なくとも一部分と整列され得る。他の例では、中央ウェルに面するナノポアの開放端は、流体トンネルに流体的に接続されるが、流体トンネルと整列されない。ナノポアの中空コアは、シスウェルと中央ウェルとの間の流体的及び電気的接続を可能にする。ナノポアの中空コアの直径は、約1nm~最大約1μmの範囲であり得、ナノポアの長さに沿って変化し得る。いくつかの実施例では、シスウェルに面する開放端は、中央ウェルに面する開放端よりも大きくなり得る。他の実施例では、シスウェルに面する開放端は、中央ウェルに面する開放端よりも小さくなり得る。
【0047】
第1のナノポア18Aは、膜に直接挿入され得、又は膜は、ナノポアの周りに形成され得る。実施例では、ナノポアは、形成された脂質二重層膜にそれ自体を挿入し得る。例えば、その単量体型又は多量体型(例えば、八量体)におけるナノポアは、それ自体を脂質二重層に挿入し得、膜貫通ポアに組み立て得る。別の実施例では、ナノポアは、それ自体が脂質二重層に挿入される、脂質二重層の接地側に望ましい濃度で添加され得る。更に別の実施例では、脂質二重層は、ポリテトラフルオロエチレン(polytetrafluoroethylene、PTFE)フィルムにおける開き口を横切って形成され得、シスウェルと中央ウェルとの間に位置付けられ得る。ナノポアは、接地されたシス区画に追加され得、PTFE開き口が形成される区域で脂質二重層にそれ自体を挿入し得る。更に別の実施例では、ナノポアは、固体支持体(例えば、ケイ素、酸化ケイ素、石英、イ酸化ンジウムスズ、金、ポリマーなど)に繋留され得る。ナノポア自体の一部であり得るか、又はナノポアに取り付けられ得る繋留分子は、ナノポアを固体支持体に取り付け得る。繋留分子を介した取り付けは、単一のポアが(例えば、シスウェルと中央ウェルとの間に)固定化されるようなものであり得る。次いで、ナノポア18の周りに脂質二重層が形成され得る。次いで、脂質二重層は、ナノポアの周りに形成され得る。
【0048】
実施例では、第2のナノスケール開口部内径は、第1のナノスケール開口部内径よりも少なくとも約2倍大きい。別の実施例では、第2のナノスケール開口部内径は、第1のナノスケール開口部内径よりも約3倍大きい。更に別の実施例では、第2のナノスケール開口部内径は、第1のナノスケール開口部内径よりも約2倍大きいから、第1のナノスケール開口部内径よりも約5倍大きい範囲までである。実施例では、第2のナノスケール開口部の区域は、第1のナノスケール開口部の区域よりも約5倍~約10倍大きい範囲である。
【0049】
更に、実施例では、第1のナノスケール開口部内径は、約0.5nm~約3nmの範囲であり、第2のナノスケール開口部内径25Aは、約10nm~約20nmの範囲である。別の実施例では、第1のナノスケール開口部内径23Aは、約1nm~約2nmの範囲であり、第2のナノスケール開口部内径25Aは、約10nm~約20nmの範囲である。更に別の実施例では、第1のナノスケール開口部内径23Aは、約1nm~約3nmの範囲であり、第2のナノスケール開口部内径25Aは、約2nm~約20nmの範囲である。上で与えられた第1のナノスケール開口部内径23Aの例示的な範囲は、第1のナノポア18Aを通るナノスケール開口部23Aの最小直径であることが意図される。
【0050】
ナノポアシーケンシングデバイスのアレイを備える基板は、規則的、繰り返し、及び非規則的なパターンのナノスケール開口部を含む、アレイ上の第1のナノスケール開口部の多くの異なるレイアウトを有し得る。実施例では、第1のナノスケール開口部は、デバイスの最密充填及び改善された密度のために、六角格子状に配置され得る。他のアレイレイアウトは、例えば、直線的(すなわち、長方形)レイアウト、三角形レイアウトなどを含み得る。実施例として、レイアウト又はパターンは、行及び列になっている第1のナノスケール開口部のx-y形式であることができる。いくつかの他の実施例では、レイアウト又はパターンは、第1のナノスケール開口部の繰り返し配置であることができる。更に他の実施例では、レイアウト又はパターンは、第1のナノスケールの開口部のランダムな配置であることができる。パターンは、スポット、柱、縞、渦、線、三角形、矩形、円、弧、市松(checks)、格子柄、斜線、矢印、正方形、及び/又は斜交平行(cross-hatches)を含み得る。
【0051】
ナノスケール開口部のレイアウトは、第1のナノスケール開口部の密度(すなわち、アレイを備える基板の画定された区域における第1のナノスケール開口部の数)に関して特徴付けられ得る。例えば、第1のナノスケール開口部のアレイは、1mm当たり約10の第1のナノスケール開口部から1mm当たり約1,000,000の第1のナノスケール開口部の範囲の密度で存在し得る。密度はまた、例えば、1mm当たり少なくとも約10、1mm当たり約5、000、1mm当たり約10、000、1mm当たり約10万、又はそれ以上の密度を含み得る。代替的又は追加的に、密度は、1mm当たり約1、000、000、1mm当たり約10万、1mm当たり約10、000、1mm当たり約5、000、又はそれ以下であり得る。基板における第1のナノスケール開口部の密度は、上記の範囲から選択される低い方の値のうちの1つと高い方の値のうちの1つとの間であり得ることがさらに理解されたい。
【0052】
基板上のアレイにおける第1のナノスケール開口部のレイアウトはまた、平均ピッチ、すなわち、第1のナノスケール開口部の中心から隣接する第1のナノスケール開口部の中心までの間隔(中心間間隔)の見地から特徴付けられ得る。パターンは、平均ピッチ周辺の変動係数が小さくなるように規則的であることができ、又は変動係数が比較的大きくなることができるようにパターンが不規則であることができる。実施例では、平均ピッチは、約100nm~約500μmの範囲であり得る。平均ピッチは、例えば、少なくとも約100nm、約5μm、約10μm、約100μm、又はそれ以上であることができる。代替的又は追加的に、平均ピッチは、例えば、最大で約500μm、約100μm、約50μm、約10μm、約5μm、又はそれ以下であることができる。デバイスの例示的なアレイについての平均ピッチは、上記の範囲から選択される低い方の値のうちの1つと高い方の値のうちの1つとの間であることができる。実施例では、アレイは、約10μmのピッチ(中心間間隔)を有し得る。他の実施例では、アレイは、約5μmのピッチ(中心間間隔)を有し得る。更に別の実施例では、アレイは、約1μm~約10μmの範囲のピッチ(中心間間隔)を有し得る。
【0053】
上述されたように、シーケンシングについての基板は、ナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図2Aに示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0054】
ナノポアシーケンシングデバイスのシスウェルは、基板に接続された側壁によって画定される流体チャンバであり得る。いくつかの実施例では、側壁及び基板は、それらが連続した材料片(例えば、ガラス又はプラスチック)から形成されるように、一体的に形成され得る。他の実施例では、側壁及び基板は、互いに結合された別々の構成要素であり得る。実施例では、側壁は、光パターン化可能なポリマーである。いくつかの実施例では、シスウェルは、シス電極、基板の一部、及び膜によって画定される空間内に形成される。シスウェルは、任意の好適な寸法を有し得る。実施例では、シスウェルは、約1mm×1mm~約3cm×3cmの範囲である。シス電極は、その内面がシスウェルの1つの表面を形成し、側壁に物理的に接続され得る。シス電極は、例えば、接着剤又は別の好適な締結機構によって、側壁に物理的に接続され得る。シス電極と側壁との間の界面は、シスウェルの上部部分を封止し得る。
【0055】
ナノポアシーケンシングデバイスのトランスウェルは、基板の一部分に画定され得る流体チャンバである。トランスウェルは、基板の厚さを通って延在し得、基板の対向する端部に開口部を有し得る。いくつかの実施例では、トランスウェルは、基板によって、及び/又は基板の間質領域によって画定される側壁と、トランス電極によって画定される下部表面と、ベース構造体によって画定される上部表面と、を有し得る。したがって、トランスウェルは、トランス電極、基板の他の部分及び/又は間質領域、ならびにベース構造体によって画定される空間内に形成され得る。トランスウェルの上部表面は、中央ウェルに流体連通を提供するための第2のナノスケール開口部を含み得ることを理解されたい。いくつかの実施例では、第2のナノスケール開口部は、ベース構造体を通過する。いくつかの実施例では、第2のナノスケール開口部は、トランスウェルの狭小領域に流体接続され得、それに面する。
【0056】
トランスウェルは、マイクロウェル(マイクロメートルスケール上の少なくとも1つの寸法を有する、例えば、約1μm~約1000μmであるが、約1000μmを含まない)又はナノウェル(ナノスケール上の最大寸法を有する、例えば、約10nm~1000μmであるが、1000μmを含まない)であり得る。トランスウェルは、そのアスペクト比(例えば、この実施例では、深さ又は高さで割った幅又は直径)によって特徴付けられ得る。実施例では、トランスウェルのアスペクト比は、約1:1~約1:5の範囲であり得る。別の実施例では、各トランスウェルのアスペクト比は、約1:10~約1:50の範囲であり得る。実施例では、トランスウェルのアスペクト比は、約3.3である。トランスウェルの深さ/高さ及び幅/直径は、望ましいアスペクト比を得るために選択され得る。各トランスウェルの深さ/高さは、少なくとも約0.1μm、約1μm、約10μm、約100μm又はそれ以上であることができる。代替的又は追加的に、深さは、最大で約1,000μm、約100μm、約10μm、約1μm、約0.1μm又はそれ以下であることができる。各トランスウェル16の幅/直径は、少なくとも約50nm、約0.1μm、約0.5μm、約1μm、約10μm、約100μm、又はそれ以上であることができる。代替的又は追加的に、幅/直径は、最大で約1,000μm、約100μm、約10μm、約1μm、約0.5μm、約0.1μm、約50nm、又はそれ以下であることできる。
【0057】
シスウェル及びトランスウェルは、例えば、フォトリソグラフィ、ナノインプリントリソグラフィ、スタンピング技術、エンボス加工技術、成形技術、マイクロエッチング技術などを含む様々な技術を使用して製造され得る。当業者には理解されるように、使用される技術は、基板及び側壁の組成及び形状に依存する。実施例では、シスウェルは、基板の端部の1つ以上の側壁によって画定され得、トランスウェルは、基板を通して画定され得る。
【0058】
その内面がトランスウェルの下部表面であるトランス電極は、基板に物理的に接続され得る。トランス電極は、基板を形成するプロセスにおいて(例えば、トランスウェルの形成中に)製造され得る。基板及びトランス電極を形成するために使用され得るマイクロ製造技術は、リソグラフィ、金属堆積及びリフトオフ、ドライ及び/又はスピンオンフィルム蒸着、エッチングなどを含む。トランス電極と基板との間の界面は、トランスウェルの下部部分を封止し得る。
【0059】
ベース構造体62Aを形成するために使用される材料の例は、窒化ケイ素(Si)、炭化ケイ素(SiC)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、及び五酸化タンタル(Ta)を含む。これらの材料の好適な堆積技術の例は、CVDに加えて、原子層堆積(atomic layer deposition、ALD)などを含む。ベース構造体62Aについての好適な材料の組み合わせの例は、Si、SiO、SiC又はAlを含む。
【0060】
使用されるシス電極は、少なくとも部分的に、電解質における酸化還元対に依存する。例として、シス電極は、金(Au)、白金(Pt)、炭素(C)(例えば、グラファイト、ダイヤモンドなど)、パラジウム(Pd)、銀(Ag)、銅(Cu)などであり得る。実施例では、シス電極は、銀/塩化銀(Ag/AgCl)電極であり得る。実施例では、シスウェルは、電解質を第1のナノスケール開口部と接触させて維持することが可能である。いくつかの実施例では、シスウェルは、ナノポアのアレイと接触していることがあり得、したがって、電解質をアレイにおけるナノポアの各々と接触させて維持することが可能である。
【0061】
使用されるトランス電極は、少なくとも部分的に、電解質における酸化還元対に依存する。例として、トランス電極は、金(Au)、白金(Pt)、炭素(C)(例えば、グラファイト、ダイヤモンドなど)、パラジウム(Pd)、銀(Ag)、銅(Cu)などであり得る。実施例では、トランス電極は、銀/塩化銀(Ag/AgCl)電極であり得る。
【0062】
いくつかの実施例では、NaCl又はKCl溶液中のAg/AgCl電極について、電極での関連する電気化学的半反応は、
シス(カソード):AgCl+e→Ag+Cl;及び
トランス(アノード:Ag+Cl→AgCl+eである。
【0063】
電流の全ての単位電荷について、1つのCl原子がトランス電極で消費される。上記の考察は、NaCl又はKCl溶液中のAg/AgCl電極の見地であるが、電流を通過させるために使用され得る任意の電極/電解質対が適用され得ることを理解されたい。
【0064】
使用中、電解質は、シスウェル、中央ウェル、流体トンネル、狭小領域、及びトランスウェルに充填され得る。代替実施例では、シスウェル、中央ウェル、及びトランスウェルにおける電解質は、異なり得る。電解質は、対イオン(カチオン及びその関連アニオン)に解離することができる任意の電解質であり得る。例として、電解質は、カリウムカチオン(K)又はナトリウムカチオン(Na)に解離することができる電解質であり得る。このタイプの電解質は、カリウムカチオン及び関連アニオン、若しくはナトリウムカチオン及び関連アニオン、又はそれらの組み合わせを含む。カリウム含有電解質の例は、塩化カリウム(KCl)、フェリシアン化カリウム(K[Fe(CN)]・3HO若しくはK[Fe(CN)]・3HO)、又は他のカリウム含有電解質(例えば、重炭酸塩(KHCO)若しくはリン酸塩(例えば、KHPO、KHPO、KPO)を含む。ナトリウム含有電解質の例は、塩化ナトリウム(NaCl)又は炭酸水素ナトリウム(NaHCO)などの他のナトリウム含有電解質、リン酸ナトリウム(例えば、NaHPO、NaHPO又はNaPO)を含む。別の例として、電解質は、ルテニウム含有カチオン(例えば、[Ru(NH2+又は[Ru(NH3+などのルテニウムヘキサミン)に解離することができる任意の電解質であり得る。また、リチウムカチオン(Li)、ルビジウムカチオン(Rb)、マグネシウムカチオン(Mg)、又はカルシウムカチオン(Ca)に解離することができる電解質も、使用され得る。
【0065】
複数のナノポアシーケンシングデバイスが基板上にアレイを形成する例では、アレイにおける複数のナノポアシーケンシングデバイスの各々は、共通のシス電極及び共通のトランス電極を共有し得る。別の実施例では、複数のナノポアシーケンシングデバイスの各々は、共通シス電極を共有するが、異なるトランス電極を有する。更に別の実施例では、複数のナノポアシーケンシングデバイスの各々は、別個のシス電極及び別個のトランス電極を有する。更に別の実施例では、複数のナノポアシーケンシングデバイスの各々は、別個のシス電極を有し、共通のトランス電極を共有する。ナノポアデバイスのアレイがスケーリングされると、各トランスウェルの体積は、典型的には、ウェル寸法の3乗として激減する(一定のアスペクト比が維持されると仮定)。いくつかの実施例では、アレイ寿命は、約48時間以上であり、トランスウェルの典型的な直径は、約100μm以上である。
【0066】
代替の実施例
図3Aは、図2Aに図示されるデバイス10Aの変形例を示す。図3Aに示されるように、ナノポアシーケンシングデバイス10Bは、図2Aに示されるデバイスと類似の構成要素を含む。しかしながら、図3Aに示される基板材料62Bは、図2Aに図示されるような狭小領域を有さない。基板材料62Bは、形体がより平面的である。
【0067】
図3A、3B、及び3Cに示されるナノポアシーケンシングデバイス10Bは、シスウェル14Bに接続するシス電極30Bを含む。シスウェル14Bは、膜24Bに配置された第1のナノポア18Bを含む下部部分を有する。第1のナノポア18Bは、デバイス10Aの下部部分で流体トンネル21Bとトランスウェル16Bとの間の第2のナノスケール開口部25Bと流体トンネル21Bで連通する第1のナノポア18Bによって画定される第1のナノスケール開口部23Bを含む。示されるように、第2のナノスケール開口部25Bは、基板材料62Bに形成される。第1のナノポア18Bは、シスウェル14Bと中央ウェル15Bとの間を通過する電解質20Bのための流体経路を提供する。流体トンネル21Bは、電解質が中央ウェル15Bから、第2のナノスケール開口部25Bを通ってトランスウェル16Bへ通過するための流体経路を提供する。使用中、電解質は、シスウェル14B、中央ウェル15B、及びトランスウェル16Bに充填され得る。代替実施例では、シスウェル14B、中央ウェル15B、及びトランスウェル16Bにおける電解質は、異なり得る。いくつかの実施例では、第1のナノスケール開口部23Bの直径は、流体トンネル21Bの開口部と等しいか、又はそれより小さくなり得る。シーケンシングについての基板は、ナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図3Aに示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0068】
一実施例では、シス電極30B及びトランス電極34Bは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス10Bは、第1のナノスケール開口部23Bと第2のナノスケール開口部25Bとの間に位置付けられた電界効果トランジスタ(FET)センサ22Bを更に含む。FETセンサは、ソース(S)50Bと、ドレイン(D)52Bと、ソース50Bをドレイン52Bに接続するチャネル54Bとを含む。上面図、図3B及び3Cに示されるように、電解質20Bは、流体トンネル21Bにおいて見られることができ、チャネル54Bを通って延在する。金属相互接続部64B及び66Bは、エッチング停止層38Bを通って、FET22Bのソース50B及びドレイン52Bと電気的に連通している。金属相互接続部64B及び66Bは、FETセンサ22Bから、FETセンサ22Bを監視する制御システムにデータを通信する。
【0069】
図3Aに示されるナノポアデバイス10Bの実施例では、ゲート酸化物56Bの薄層は、チャネル54Bの周りに成長し、したがって、その上部表面55Bは、中央ウェル15Bに流体的に露出される。ゲート酸化物56Bは、流体トンネル21Bにおいて電解質20Bに流体的に露出された垂直表面を有し得る。ゲート酸化物の薄層は、チャネル54Bを電解質20Bから分離し、FETセンサ22Bのチャネル54Bを電解質20Bに露出する。流体トンネル21Bの境界でゲート酸化物56Bを通してチャネル54Bを電圧の変動に露出することに加えて、図3A、3B、及び3Cに示されるように、上部表面55Bが露出された構造体は、δVに露出されたFETの感知区域を大幅に増加し、LoDを改善する。ゲート酸化物56Bの厚さは、約1~約10nmの厚さであり得、いくつかの実施例では、約2~約4nmの厚さであり得る。ゲート酸化物56Bの厚さは、電位Vを与えられるのに十分に強力な電界が、ソース50Bとドレイン52Bとの間に伝導するために、チャネル54B-ゲート酸化物56B境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。
【0070】
層間誘電体68Bは、SiO、HfO、又はAlを含む任意の好適な絶縁体であり得る。層間誘電体68Bが二酸化ケイ素であるときに、エッチングは、ナノポアシーケンシングデバイスの様々な構成要素をエッチングするために実行され得る。例えば、エッチングは、いくつかの非限定的な実施例として、CHF/O、C、C、及びC/CO/O/Arを含むフッ素化反応性イオンエッチングなどの高異方性を有するエッチング液を使用して実行され得る。
【0071】
図示されるように、図3Aのトランスウェル16は、図2Aと比較して、狭小領域を含まない。場合によっては、これは、より大きなトランスウェル16Bを可能にする。基本的な動作原理は、ナノポアシーケンシングデバイスの残りの部分について同じままである。
【0072】
図3B及び図3Cは、それぞれ、線3-3及び線3’-3’上の図3Aで取られた断面上面図であり、ナノワイヤトランジスタであるFETセンサの例を示し、すなわち、チャネル54Bは、ナノワイヤ構成を有する。
【0073】
ナノワイヤトランジスタでは、チャネル54Bは、ソース50Bからドレイン52Bへの方向に沿った長さ、シス電極30Bからトランス電極34Bへの方向に沿った高さ、並びに長さ及び高さの両方に対して少なくとも部分的又は実質的に直交する方向に沿った幅を有する。一実施例では、長さは、幅又は高さの少なくとも約10倍であり得る。長さ及び幅によって画定される平面における流体トンネル21Bとチャネル54Bとの間の交差部は、図3B及び図3Cに示されるように円板形状であり得る。
【0074】
約250nm×20nm×30nmナノワイヤを有するナノワイヤトランジスタのLoDは、約3mVであり、一方、約10,000nm×100nm×30nmワイヤを有するナノワイヤトランジスタのLoDは、約0.2mVである。
【0075】
図3D及び図3Eは、図3B及び3Cに示されるナノワイヤFETセンサ22Bと比較した、ナノシートFETセンサ22B’の断面上面図である。ナノシートFETセンサ22B’では、チャネル54B’は、ナノシート構成を有する。ゲート酸化物56B’の薄層は、チャネル54B’の上部表面を電解質20B’から分離し、FETセンサ22B’のチャネル54B’を電解質20B’に露出する。ゲート酸化物56B’の厚さは、約1~約10nm、好ましくは、約2~約4nmであり得る。ゲート酸化物56B’の厚さは、電位Vを与えられるのに十分に強力な電界が、ソース50B’とドレイン52B’との間に伝導するために、チャネル54B’-ゲート酸化物56B’境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。電解質20B’に露出されたFETの検知区域は、大幅に増加され、したがって、LoDを更に改善する。
【0076】
ナノシートFETセンサ22B’では、チャネル54B’は、ソース50B’からドレイン52B’への方向に沿った長さ、シス電極からトランス電極への方向に沿った高さ、並びに長さ及び高さの両方に対して少なくとも部分的又は実質的に直交する方向に沿った幅を有する。長さは、高さの少なくとも約2倍であり得、幅は、高さの少なくとも約2倍であり得る。他の実施例では、長さは、高さの少なくとも約3、約4、約5、約6、約7、約8、約9、約10倍又はそれ以上であり得、幅は、高さの少なくとも約3、約4、約5、約6、約7、約8、約9、約10倍又はそれ以上であり得る。長さ及び幅によって画定される平面における流体トンネル21B’とチャネル54B’との間の交差部は、図3D及び図3Eに示されるように楕円形状であり得る(例えば、56B’の楕円形状の境界を参照されたい)。
【0077】
代替的に、ナノシートトランジスタにおける流体トンネル21B’とチャネル54B’との間の交点は、ほとんど恣意的な形状及びサイズであることができ、潜在的にFETの感知区域を更にもっと増加させ、したがって、LoDを更にもっと低下させる。流体トンネルのサイズ及び形状要件が緩和され得るため、デバイスの製造可能性は、改善され得る。
【0078】
追加の実施例
図4A、4B、及び4B’は、全周ゲート(GAA)トランジスタを使用する、図2A、2B、及び2B’に示されるナノポアデバイスの別の例を図示する。図4Aは、ナノポアシーケンシングデバイス10Cの断面側面図である。図4Bは、図4Aの線3-3上で取られた断面上面図である。図4B’は、図4Aの線3’-3’上で取られた断面上面図である。
【0079】
図4A、4B、及び4B’に示されるナノポアシーケンシングデバイス10Cは、シスウェル14Cに接続するシス電極30Cを含む。シスウェル14Cは、膜24Cに配置された第1のナノポア18Cを含む下部部分を有する。第1のナノポア18Cは、デバイス10Cの下部部分で流体トンネル21Cとトランスウェル16Cとの間の狭小領域17Cに配設された第2のナノスケール開口部25Cと流体トンネル21Cで連通する第1のナノポア18Cによって画定される第1のナノスケール開口部23Cを含む。示されるように、第2のナノスケール開口部は、基板材料62Cに形成される。第1のナノポア18Cは、シスウェル14Cと中央ウェル15Cとの間を通過する電解質20Cのための流体経路を提供する。流体トンネル21Cは、電解質が中央ウェル15Cから、第2のナノスケール開口部25Cを通ってトランスウェル16Cへ通過するための流体経路を提供する。シーケンシングについての基板は、ナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図4Aに示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0080】
一実施例では、シス電極30C及びトランス電極34Cは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス10Cは、第1のナノスケール開口部23Cと第2のナノスケール開口部25Cとの間に位置付けられた電界効果トランジスタ(FET)センサ22Cを更に含む。FETセンサは、ソース(S)50Cと、ドレイン(D)52Cと、ソース50Cをドレイン52Cに接続するチャネル54Cとを含む。上面図、図4B及び4B’に示されるように、電解質20Cは、流体トンネル21Cにおいて見られることができ、チャネル54Cを通って延在する。金属相互接続部66C及び64Cは、エッチング停止層38Cを通って、FET22Cのソース50C及びドレイン52Cと電気的に連通している。金属相互接続部は、FETセンサ22Cから、FETセンサ22Cを監視する制御システムにデータを通信する。
【0081】
図4Aに示されるナノポアシーケンシングデバイス10Cでは、電解質20Cからチャネル54Cを分離する線3-3の真上の材料の大部分は、除去され、FETセンサ22Cのチャネル54Cを電解質20Cに露出させる。加えて、チャネル54Cの真下の材料の大部分は、除去され、又は中空にされ、チャネル54Cが同様に下方から電解質に露出しており、これは、周知の方法によってFETセンサ22Cの活性区域54Cをアンダーカットすることによって形成され得る。ゲート酸化物56Cの薄層のみが、チャネル54Cの周りに成長する。ゲート酸化物56Cの上部表面55C及び下部表面58Cは、中央ウェル15C及び流体チャネル21Cにおける電解質20Cに流体的に露出される。ゲート酸化物56Cは、流体トンネル21Cにおいて電解質20Cに流体的に露出された垂直表面を有し得る。ゲート酸化物56Cの薄層は、チャネル54Cを電解質20Cから分離し、FETセンサ22Cのチャネル54Cを電解質20Cに露出する。ゲート酸化物56Cの厚さは、約1~約10nmであり得、いくつかの実施例では、約2~約4nmであり得る。ゲート酸化物56Cの厚さは、電位Vを与えられるのに十分に強力な電界が、ソース50Cとドレイン52Cとの間に伝導するために、チャネル54C-ゲート酸化物56C境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。
【0082】
図4Aに示されるFETセンサ22Cのそのような構成は、(図2Aと比較して)電解質20Cへのチャネル54Cの比較的大きな区域の露出を可能にする。したがって、チャネル54Cは、チャネル54Cを中央ウェル15Cに流体的に接続するために、上部表面55C及び下部表面58Cを使用する。したがって、電位Vは、チャネル54Cを超える有利なゲート制御性を有し、更にLoDを低減する。流体トンネル21Cの境界でゲート酸化物56Bを通してチャネル54Cを電圧の変動に露出することに加えて、図4A、4B、及び4B’に示されるように、上部表面55C及び下部表面58Cが露出されたFETセンサ22Cの構造体は、δVに露出されたFETの感知区域を大幅に増加し、LoDを改善する。
【0083】
層間誘電体68Cは、SiO、HfO又はAlなどの任意の好適な絶縁体であり得る。層間誘電体68Cが二酸化ケイ素であるときに、エッチングは、ナノポアシーケンシングデバイスの様々な構成要素をエッチングするために実行され得る。例えば、エッチングは、いくつかの非限定的な実施例として、CHF/O、C、C、及びC/CO/O/Arを含むフッ素化反応性イオンエッチングなどの高異方性を有するエッチング液を使用して実行され得る。
【0084】
膜24Cは、非透過性又は半透性材料のいずれかであり得る。第1のナノスケール開口部23Cは、膜24Cを通って延在する。本明細書に記載されるように、膜24Cは、任意の好適な天然又は合成材料から形成され得ることを理解されたい。実施例では、膜24Cは、脂質及び脂質の生体模倣同等物からなる群から選択される。更なる例では、膜24Cは、合成膜(例えば、固体状態膜、その一実施例は窒化ケイ素)であり、第1のナノスケール開口部23Cは、膜24Cを通って延在する固体状態ナノポアにある。実施例では、第1のナノスケール開口部23Cは、例えば、膜において配置されたポリヌクレオチドナノポア、ポリペプチドナノポア、又は固体状態ナノポア、例えば、カーボンナノチューブを通って延在する。
【0085】
一実施例では、FETセンサ22Cのソース、ドレイン、及びチャネルは、ケイ素で形成され得、ケイ素の表面は、FETセンサ22Cのチャネル上にゲート酸化物を形成するために、熱酸化され得る。
【0086】
第1のナノポア18Cは、生物学的ナノポア、固体状態ナノポア、ハイブリッドナノポア、及び合成ナノポアのうちのいずれかであり得る。いくつかの実施例では、第1のナノポア18Cは、2つの開放端と、2つの開放端を接続する中空コア又は正孔(すなわち、第1のナノスケール開口部23C)と、を有する。膜24Cに挿入されるときに、第1のナノポア18Cの開放端のうちの一方は、シスウェル14Cに面し、第1のナノポア18Cの開放端の他方は、中央ウェル15Cに面する。場合によっては、中央ウェル15Cに面する第1のナノポア18Cの開放端は、流体トンネル21Cに流体的に接続され、また、流体トンネル21Cの少なくとも一部と整列され得る。他の例では、中央ウェル15Cに面する第1のナノポア18Cの開放端は、流体トンネル21Cに流体的に接続されるが、流体トンネル21Cと整列されない。第1のナノポア18Cの中空コアは、シスウェル14Cと中央ウェル15Cとの間の流体的及び電気的接続を可能にする。第1のナノポア18Cの中空コアの直径は、約1nm~最大約1μmの範囲であり得、第1のナノポア18Cの長さに沿って変化し得る。いくつかの実施例では、シスウェル14Cに面する開放端は、中央ウェル15Cに面する開放端よりも大きくなり得る。他の実施例では、シスウェル14Cに面する開放端は、中央ウェル15Cに面する開放端よりも小さくなり得る。
【0087】
更なる実施例
図5A、5B、及び5B’は、図2Aに示される第2のナノスケール開口部25Aの代わりに多孔質構造体2500Dを使用する、図2A、2B、及び2B’に示されるナノポアデバイスの修正例を図示する。図5Aは、修正された例示的なデバイス10Dの側面断面図である。図5Bは、図5Aの線3-3上で取られた断面上面図である。図5B’は、図5Aの線3’-3’上で取られた断面上面図である。
【0088】
図5A、5B、及び5B’に示されるナノポアシーケンシングデバイス10Dは、シスウェル14Dに接続するシス電極30Dを含む。シスウェル14Dは、膜24Dに配置された第1のナノポア18Dを含む下部部分を有する。第1のナノポア18Dは、デバイス10Dの下部部分でトランスウェル16Dの狭小領域17Dに流体トンネル21Cと連通する、第1のナノポア18Dによって画定される第1のナノスケール開口部23Dを含む。第1のナノポア18Dは、シスウェル14Dと中央ウェル15Dとの間を通過する電解質20Dのための流体経路を提供する。流体トンネル21Dは、電解質が中央ウェル15Dからトランスウェル16Dに通過するための流体経路を提供する。多孔質構造体2500Dは、トランスウェル16Dと中央ウェル15Dとの間に配置される。シーケンシングについての基板は、ナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図5Aに示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0089】
一実施例では、シス電極30D及びトランス電極34Dは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス10Dは、第1のナノスケール開口部23Dと多孔質構造体2500Dとの間に位置付けられた電界効果トランジスタ(FET)センサ22Dを更に含む。FETセンサは、ソース(S)50Dと、ドレイン(D)52Dと、ソース50Dをドレイン52Dに接続するチャネル54Dとを含む。上面図、図5B及び5B’に示されるように、電解質20Dは、流体トンネル21Dにおいて見られることができ、チャネル54Dを通って延在する。金属相互接続部66D及び64Dは、エッチング停止層38Dを通って、FET22Dのソース50D及びドレイン52Dと電気的に連通している。金属相互接続部66D及び64Dは、FETセンサ22Dから、FETセンサ22Dを監視する制御システムにデータを通信する。
【0090】
図5Aに示されるナノポアデバイス10Dの実施例では、ゲート酸化物56Dの薄層は、チャネル54Dの周りに成長し、したがって、その上部表面55Dは、中央ウェルに流体的に露出される。ゲート酸化物56Dは、流体トンネル21Dにおいて電解質20Dに流体的に露出された垂直表面を有し得る。ゲート酸化物は、チャネル54Dを電解質20Dから分離し、FETセンサ22Dのチャネル54Dを電解質20Dに露出する。ゲート酸化物56Dの厚さは、約1~約10nmであり得、いくつかの実施例では、約2~約4nmであり得る。ゲート酸化物56Dの厚さは、電位Vを与えられるのに十分に強力な電界が、ソース50Dとドレイン52Dとの間に伝導するために、チャネル54D-ゲート酸化物56D境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。
【0091】
この構成では、チャネル54Dは、図5Bに示されるように、チャネル54Dを中央ウェル15Dにおける電解質に流体的に接続する上部表面を有する。電解質20Dに露出されたチャネル54Dの区域を増加することによって、電位Vは、チャネル54Dを超えるより優れたゲート制御性を有する。流体トンネル21Dの境界でゲート酸化物56Dを通してチャネル54Dを電圧の変動に露出することに加えて、図5A、5B、及び5B’に示されるように、チャネル54Dの上部表面が露出された構造体は、δVに露出されたFETの感知区域を大幅に増加し、LoDを改善する。
【0092】
図2Aでは、例えば、固体状態ナノポアに形成された第2のナノスケール開口部25Aは、デバイスの動作の一部を画定する。約10nm未満のナノポアを作製するために、現在の相補型金属酸化物半導体(complementary metal-oxide-semiconductor、CMOS)技術を使用することは、課題であり得る。しかしながら、この選択は、分割器比Dを約0.1に制限し、その結果、第1のナノスケール開口部23でのポリヌクレオチドの塩基が変化するときに変動δDを減少し、次に、必要なシス-トランスバイアスVを駆動する。ある特定の実施形態では、ナノポアデバイスの等価回路は、以下の式を満たす。
【0093】
図2Aのデバイス10Aでは、FETセンサによって検出された信号は、
【0094】
【数4】
【0095】
この信号は、以下であるときに最大となり、
【0096】
【数5】
これは、以下であるという要件に変換される。
pore=Rprotein. (8)
【0097】
タンパク質ナノポアと同様のサイズ及び抵抗を有する固体状態ナノポアの製造は、現在のCMOSベースの製造技術にとって困難なままである。更に、この要件を満たす単一の固体状態ナノポアは、ポリヌクレオチド、例えば、約1nmの幅を有する一本鎖DNAポリマーが、類似の幅の開口部を有する固体状態ナノポアを横切る場合、抵抗が大きく変化すると考えられるため、抵抗が変化する可能性がある。
【0098】
対照的に、図5Aでは、第2のナノスケール開口部は、多孔質構造体2500D、例えば、ナノ多孔質フリット又は膜で置き換えられる。フリットの構造体及び機能は、参照電極で使用されるガラスフリットの構造体及び機能に類似する。フリットにおけるポアは、ランダムに分布され得、複雑な経路を形成し得る。フリットの気孔率は、フリットを横切る電気的連続性を確立するのに十分である(すなわち、電解質からのイオン種が通過するのに十分な大きさ)が、イオン電流に対する有意な抵抗が確立されるように十分に小さくなるように選択される。1mmのサイズを有する典型的なフリットの抵抗は、1MΩのオーダーである。したがって、100nm×100nmのフリットは、1TΩを超える抵抗を有すると予想され得る。典型的なフリットは、約数nmのポアサイズ及び約1mmの厚さを有する。フリットの気孔率及び厚さを調整すると、以下の所望の標的を達成するはずである。
frit=Rprotein (9)
【0099】
多孔性低κ誘電体(例えば、多孔質有機ケイ酸塩ガラス(SiCOH)などの有機ケイ酸塩ガラス(SiCOH))などの低κ誘電体が、50%ほど高く調整され得る気孔率を有するために、使用され、及び製造され得る、フリットについて使用され得る多くの製造互換性材料がある。シクロメチコン、例えば、デカメチルシクロペンタシロキサン([(CHSiO])などの環構造体を有する前駆体は、時には、数パーセントの固有気孔率を達成するために使用される。50%ほどの気孔率は、DMDS(ジメチルジスルフィド、CHSSCH)とα-テルペニンの混合物などの二相前駆体から達成され得、ここで、α-テルペニン相は、熱処理を介して除去される。結果として生じる材料の構造体は、不規則な様式で配列されたウォーム様メソポアから、約数nmの典型的なポアサイズを有する、十分に規則的なチャネル様アレイまで変わることができる。また、数十nm程度の周期を有する規則正しい気孔率も実証されている。
【0100】
追加の実施例
図6は、更に別の例示的なナノポアシーケンシングデバイス10Eの断面図、概略図、及び部分断面図である。図6は、FETセンサがチャネル601のスタックを使用することによってSNR及びゲート制御性を更に改善する、図5Aの修正例を図示する。
【0101】
図6に示されるナノポアシーケンシングデバイス10Eは、シスウェル14Eに接続するシス電極30Eを含む。シスウェル14Eは、膜24Eに配置された第1のナノポア18Eを含む下部部分を有する。第1のナノポア18Eは、デバイス10Eの下部部分でトランスウェル16Eの狭小領域17Eに流体トンネル21Eと連通する、第1のナノポア18Eによって画定される第1のナノスケール開口部23Eを含む。第1のナノポア18Eは、シスウェル14Eと中央ウェル15Eとの間を通過する電解質20Eのための流体経路を提供する。流体トンネル21Eは、電解質が中央ウェル15Eからトランスウェル16Eに通過するための流体経路を提供する。多孔質構造体2500Eは、トランスウェル16Eと中央ウェル15Eとの間に配置される。シーケンシングについての基板は、ナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図6に示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0102】
一実施例では、シス電極30E及びトランス電極34Eは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス10Dは、第1のナノスケール開口部23Eと多孔質構造体2500Eとの間に位置付けられた電界効果トランジスタ(FET)センサ22Eを更に含む。FETセンサは、ソース(S)50Eと、ドレイン(D)52Eとを含む。金属相互接続部66E及び64Eは、エッチング停止層38Eを通って、FET22Eのソース50E及びドレイン52Eと電気的に連通している。金属相互接続部66E及び64Eは、FETセンサ22Eから、FETセンサ22Eを監視する制御システムにデータを通信する。
【0103】
FETセンサ22Eは、FETが、実質的に水平に整列され、ソース50Eをドレイン52Eに接続するチャネル601のスタックを更に含むように修正される。図5Eに示されるナノポアデバイス10Eの実施例では、ゲート酸化物56Eの薄層は、チャネル601のスタックの周りに成長する。ゲート酸化物の薄層は、チャネルを電解質20Eから分離し、FETセンサ22Eのチャネルを電解質20Eに露出する。ゲート酸化物56Eの厚さは、約1~約10nmであり得、いくつかの実施例では、約2~約4nmであり得る。ゲート酸化物56Eの厚さは、電位VMを与えられるのに十分に強力な電界が、ソース50Eとドレイン52Eとの間に伝導するために、チャネル54E-ゲート酸化物56E境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。したがって、複数のチャネルの各チャネル605は、中央ウェル15Eに流体的に接続するゲート酸化物の上部表面607及び下部表面608を有する。各チャネル605は、流体トンネル21Eに流体的に接続する垂直表面を有し得る。流体トンネル21Eは、複数のチャネルの各々を通って延在する。したがって、総FET感知区域は、スタックにおけるチャネルの数を増加させることによって、増加され得る。電解質20Eに露出されたチャネル601の区域を増加させることによって、電位Vは、チャネルを超えるより優れたゲート制御性を有する。この構成は、δVに露出されたFETの検知区域を大幅に増加し、LoDを改善する。
【0104】
図6のデバイス10Eは、多孔質構造体2500E、例えば、ナノ多孔質フリット又は膜を含む。しかしながら、この実施例はまた、図2Aの構造体と類似して、第2のナノスケール開口部を使用し得ることを理解されたい。しかしながら、図6に示される実施例では、フリットの構造体及び機能は、参照電極で使用されるガラスフリットの構造体及び機能に類似する。フリットの気孔率は、フリットを横切る電気的連続性を確立するのに十分である(すなわち、電解質からのイオン種が通過するのに十分な大きさ)が、それを横切るポリマーの拡散が可能ではないほど十分に小さくなるように選択される。1mmのサイズの典型的なフリットの抵抗は、1MΩのオーダーであり、したがって、100nm×100nmのフリットは、1TΩを超える抵抗を有すると予想され得る。典型的なフリットは、約数nmのポアサイズ及び約1mmの厚さを有する。フリットの気孔率及び厚さを調整すると、Rfritという所望の標的を達成するはずである。
【0105】
本開示の他の態様及び利点は、本開示の原理を例として図示する添付の図面と併せて、この詳細な説明から明らかになるであろう。
【0106】
実施例のある特定の特徴のみが本明細書に図示及び記載されているが、当業者は多くの修正例及び変更例を想起されよう。したがって、添付の特許請求の範囲は、そのような修正及び変更の全てを網羅することが意図されるものであることを理解されたい。
【0107】
記載された方法及び組成物の様々な修正及び変形は、本明細書に記載された実施例の範囲から逸脱することなく、当業者には明らかであろう。特許請求されるような実施例は、本明細書に開示された特定の実施例に過度に限定されるべきではないことを理解されたい。実際、関連分野の当業者に明らかな様々な修正は、以下の特許請求の範囲内にあることが意図される。
【0108】
本開示の他の態様及び利点は、本開示の原理を例として図示する添付の図面と併せて、この詳細な説明から明らかになるであろう。
【0109】
ある特定の特徴のみが本明細書に図示及び記載されているが、当業者は多くの修正例及び変更例を想起されよう。したがって、添付の特許請求の範囲は、そのような修正及び変更の全てを網羅することが意図されるものであることを理解されたい。
【0110】
代替の実施例
図7A、7B、及び7B’は、電界効果トランジスタに関する流体トンネルの代替配列を有する、図2A、2B、及び2B’に示されるナノポアデバイスの別の変形例を図示する。図7Aは、ナノポアシーケンシングデバイス10Fの断面側面図である。図7Bは、図7Aの線3-3上で取られた断面上面図である。図7B’は、図7Aの線3’-3’上で取られた断面上面図である。
【0111】
図7A、7B、及び7B’に示されるナノポアシーケンシングデバイス10Fは、シスウェル14Fに接続するシス電極30Fを含む。シスウェル14Fは、膜24Fに配置された第1のナノポア18Fを含む下部部分を有する。第1のナノポア18Fは、第2のナノスケール開口部25Fへのオフセットされた流体トンネル21Fと連通する第1のナノポア18Fによって画定される第1のナノスケール開口部23Fを含む。第2のナノスケール開口部25Fは、デバイス10Fの下部部分でオフセットされた流体トンネル21Fとトランスウェル16Fとの間の狭小領域17Fに配置される。示されるように、第2のナノスケール開口部25Fは、基板材料62Fに形成される。他の実施形態では、基板材料62Fは、図3Aに示される構造体と類似して、狭小領域を有さないが、形体がより平面的である。
【0112】
第1のナノポア18Fは、シスウェル14Fと中央ウェル15Fとの間を通過する電解質20Fのための流体経路を提供する。図7Bに示されるように、流体トンネル21Fは、デバイスの中央部分からオフセットして配置され、電解液が中央ウェル15Fから、第2のナノスケール開口25Fを通ってトランスウェル16Fへ通過するための流体経路を提供する。
【0113】
シーケンシングについての基板は、ナノポアシーケンシングデバイス10Fのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図7Aに示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0114】
一実施例では、シス電極30F及びトランス電極34Fは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス10Fは、第1のナノスケール開口部23Fと第2のナノスケール開口部25Fとの間に位置付けられた電界効果トランジスタ(FET)センサ22Fを更に含む。FETセンサは、ソース(S)50Fと、ドレイン(D)52Fと、ソース50Fをドレイン52Fに接続するチャネル54Fとを含む。いくつかの実施形態では、チャネル54Fは、図3B及び3Cに示される構造体と類似して、ナノワイヤ構成を有する。他の実施形態では、チャネル54Fは、図3D及び3Eに示される構造体と類似して、ナノシート構成を有する。金属相互接続部66F及び64Fは、エッチング停止層38Fを通って、FET22Fのソース50F及びドレイン52Fと電気的に連通している。金属相互接続部は、FETセンサ22Fから、FETセンサ22Fを監視する制御システムにデータを通信する。代替の実施形態では、ナノポアシーケンシングデバイス10Fは、図5Aに図示される構造体と類似して、第2のナノスケール開口部25Fの代わりに多孔質構造体を使用し得る。
【0115】
断面上面図、図7B及び7B’に示されるように、流体トンネル21Fは、チャネル54Fからオフセットされている。言い換えれば、流体トンネル21Fは、チャネル54Fを通って延在せず、したがって、断面側面図、図7Aにおいては見られない。むしろ、流体トンネル21Fは、チャネル54Fの周りで層間誘電体68Fを通って延在する。図7B及び7B’では、電解質20Fは、流体トンネル21Fにおいて見られることができる。流体トンネル21Fの境界は、図7B及び7B’に示されるように円形状であり得る。他の実施形態では、流体トンネル21Fの境界は、図3D及び図3Eに示されるように楕円形状であり得る。代替的に、流体トンネル21Fの境界は、ほとんど恣意的な形状及びサイズであることができる。いくつかの実施形態では、FETセンサ22Fは、図6に図示される構造体と類似して、チャネルのスタックを含み得るが、流体トンネルは、チャネルのスタックを通って延在しない。
【0116】
図7A、7B、及び7B’に示されるチャネル54Fに関するオフセットされた流体トンネル21Fの配列の1つの非限定的な利点は、より単純な製造プロセスフローである。チャネルにおいて正孔/開口部をエッチングすることは、デバイスのゲート酸化物を乱し、追加の酸化物再成長ステップを必要とし得る。図7A、7B、及び7B’に示す実施形態は、ソース-ドレインチャネル内の正孔又は開口部をエッチングすることを回避することができる。
【0117】
層間誘電体68Fは、SiO、HfO又はAlなどの任意の好適な絶縁体であり得る。層間誘電体68Fが二酸化ケイ素であるときに、エッチングは、ナノポアシーケンシングデバイスの様々な構成要素をエッチングするために実行され得る。例えば、エッチングは、いくつかの非限定的な実施例として、CHF/O、C、C、及びC/CO/O/Arを含むフッ素化反応性イオンエッチングなどの高異方性を有するエッチング液を使用して実行され得る。
【0118】
一実施例では、FETセンサ22Fのソース、ドレイン、及びチャネルは、ケイ素で形成され得、ケイ素の表面は、FETセンサ22Fのチャネル上にゲート酸化物を形成するために、熱酸化され得る。
【0119】
図7Aに示されるナノポアシーケンシングデバイス10Fでは、電解質20Fからチャネル54Fを分離する線3-3の真上の材料の大部分は、除去され、FETセンサ22Fのチャネル54Fを電解質20Fに露出させる。図7Aに示されるように、チャネル54Fの一部は、下方から電解質に露出される。他の実施形態では、図4Aに示される構造体と類似して、チャネル54Fの真下の材料の大部分は、除去され得るか、又は中空にされ、チャネル54Fのより大きな部分を下方から電解質に露出しており、これは、周知の方法によってFETセンサ22Fの活性区域54Fをアンダーカットすることによって形成され得る。ゲート酸化物56Fの薄層のみが、チャネル54Fの周りに成長する。ゲート酸化物56Fの上部表面55F及び下部表面58Fは、中央ウェル15Fにおける電解質20Fに流体的に露出される。ゲート酸化物56Fの薄層は、チャネル54Fを電解質20Fから分離し、FETセンサ22Fのチャネル54Fを電解質20Fに露出する。ゲート酸化物56Fの厚さは、約1~約10nmであり得、いくつかの実施例では、約2~約4nmであり得る。ゲート酸化物56Fの厚さは、電位Vを与えられるのに十分に強力な電界が、ソース50Fとドレイン52Fとの間に伝導するために、チャネル54F-ゲート酸化物56F境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。
【0120】
膜24Fは、非透過性又は半透性材料のいずれかであり得る。第1のナノスケール開口部23Fは、膜24Fを通って延在する。本明細書に記載されるように、膜24Fは、任意の好適な天然又は合成材料から形成され得ることを理解されたい。実施例では、膜24Fは、脂質及び脂質の生体模倣同等物からなる群から選択される。更なる例では、膜24Fは、合成膜(例えば、固体状態膜、その一実施例は窒化ケイ素)であり、第1のナノスケール開口部23Fは、膜24Fを通って延在する固体状態ナノポアにある。実施例では、第1のナノスケール開口部23Fは、例えば、膜において配置されたポリヌクレオチドナノポア、ポリペプチドナノポア、又は固体状態ナノポア、例えば、カーボンナノチューブを通って延在する。
【0121】
第1のナノポア18Fは、生物学的ナノポア、固体状態ナノポア、ハイブリッドナノポア、及び合成ナノポアのうちのいずれかであり得る。いくつかの実施例では、第1のナノポア18Fは、2つの開放端と、2つの開放端を接続する中空コア又は正孔(すなわち、第1のナノスケール開口部23F)と、を有する。膜24Fに挿入されるときに、第1のナノポア18Fの開放端のうちの一方は、シスウェル14Fに面し、第1のナノポア18Fの開放端の他方は、中央ウェル15Fに面する。場合によっては、中央ウェル15Fに面する第1のナノポア18Fの開放端は、流体トンネル21Fに流体的に接続され、また、オフセットされた流体トンネル21Fの少なくとも一部と整列され得る。他の例では、中央ウェル15Fに面する第1のナノポア18Fの開放端は、流体トンネル21Fに流体的に接続されるが、オフセットされた流体トンネル21Fと整列されない。第1のナノポア18Fの中空コアは、シスウェル14Fと中央ウェル15Fとの間の流体的及び電気的接続を可能にする。第1のナノポア18Fの中空コアの直径は、約1nm~最大約1μmの範囲であり得、第1のナノポア18Fの長さに沿って変化し得る。いくつかの実施例では、シスウェル14Fに面する開放端は、中央ウェル15Fに面する開放端よりも大きくなり得る。他の実施例では、シスウェル14Fに面する開放端は、中央ウェル15Fに面する開放端よりも小さくなり得る。
【0122】
ナノポアシーケンシングデバイス10Fを使用する方法は、シスウェル14F、トランスウェル16F、中央ウェル15F、及び流体トンネル21Fの各々に電解質20Fを導入することを含み得る。電解質を導入することの後、本方法は、シスウェル14Fにシーケンシングされるポリヌクレオチドを提供することを含み得る。ポリヌクレオチドを提供することの後、本方法は、シス電極30Fとトランス電極34Fとの間に電圧バイアスを印加することを含み得る。電圧バイアスは、第1のナノスケール開口部23Fを通して、シスウェル14Fから中央ウェル15Fまでポリヌクレオチドを駆動する。ポリヌクレオチドが第1のナノスケール開口部23Fを通過すると、第1のナノスケール開口部の電気抵抗は、第1のナノスケール開口部におけるポリヌクレオチド中の塩基の同一性に応答して変化する。結果として、中央ウェル15F(又は等価的に、オフセットされた流体トンネル21F)における電解質20Fの電位(V)は、塩基の同一性で変化する。電位(V)は、事実上、チャネル54Fの導電率を調整する、FETに印加されるゲート電圧である。したがって、FETの応答の測定は、塩基の同一性を判定することができる。
【0123】
図8は、ソース-ドレインチャネルが流体トンネルを形成するためにエッチングされないかも知れないが、代わりに、以下に説明されるようにデバイスを通る流体経路の側面に沿って垂直に配向されるように、垂直電界効果トランジスタを利用する、ナノポアデバイスの更に別の変形例を図示する。図8は、垂直FETナノポアシーケンシングデバイス810Gの断面側面図である。
【0124】
図8に示されるナノポアシーケンシングデバイス810Gは、シスウェル814Gに接続するシス電極830Gを含む。シスウェル814Gは、膜824Gに配置された第1のナノポア818Gを含む下部部分を有する。第1のナノポア818Gは、第2のナノスケール開口部825Gと流体連通する第1のナノポア818Gによって画定される第1のナノスケール開口部823Gを含む。第2のナノスケール開口部825Gは、デバイス810Gの下部部分でトランスウェル816Gの狭小領域817Gに配置され得る。示されるように、第2のナノスケール開口部は、基板材料862Gに形成される。他の実施形態では、基板材料862Gは、図3Aに示される構造体と類似して、狭小領域を有さないが、形体がより平面的である。第1のナノポア818Gは、シスウェル814Gと中央ウェル815Gとの間を通過する電解質820Gのための流体経路を提供する。シーケンシングについての基板は、ナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図8に示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0125】
一実施例では、シス電極830G及びトランス電極834Gは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス810Gは、第1のナノスケール開口部823Gと第2のナノスケール開口部825Gとの間に位置付けられた垂直電界効果トランジスタ(FET)センサを更に含む。FETセンサは、ソース(SRC)850Gと、ドレイン(DRN)852Gと、ソースをドレインに接続するチャネルとを含む。FETチャネルは、シス電極830Gからトランス電極834Gへの方向である、垂直方向に沿っている。いくつかの実施形態では、チャネルは、図3B及び3Cに示される構造体と類似して、ナノワイヤ構成を有する。他の実施形態では、チャネルは、図3D及び3Eに示される構造体と類似して、ナノシート構成を有する。金属相互接続部866G及び864Gは、FETのソース850G及びドレイン852Gと電気的に連通している。金属相互接続部は、FETセンサから、FETセンサを監視する制御システムにデータを通信する。代替の実施形態では、ナノポアシーケンシングデバイス810Gは、図5Aに図示される構造体と類似して、第2のナノスケール開口部825Gの代わりに多孔質構造体を使用し得る。
【0126】
図8に示されるように、垂直FETセンサのソース850G、チャネル、及びドレイン852Gは、垂直に積層されている。垂直FETは、中央ウェル815gの側面上に配列される。一実施例では、FETセンサのソース、ドレイン、及びチャネルは、ケイ素で形成され得、ケイ素の表面は、FETセンサのチャネル上にゲート酸化物856Gを形成するために、熱酸化され得る。ゲート酸化物856Gの垂直側面は、中央ウェル815Gにおける電解質820Gに流体的に露出される。ゲート酸化物856Gの薄層は、チャネルを電解質820Gから分離し、FETセンサのチャネルを電解質820Gに露出する。ゲート酸化物856Gの厚さは、約1~約10nmであり得、いくつかの実施例では、約2~約4nmであり得る。ゲート酸化物856Gの厚さは、電位Vを与えられるのに十分に強力な電界が、ソース850Gとドレイン852Gとの間に伝導するために、チャネル-ゲート酸化物境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。いくつかの実施形態では、FETセンサは、中央ウェルの側面に沿って平行に配列された複数の垂直ソース-ドレインチャネルを含み得る。
【0127】
垂直FETセンサの1つの非限定的な利点は、FETチャネルを通る流体トンネルのエッチングすることが必要とされない場合があることである。チャネルにおいて正孔/開口部をエッチングすることは、デバイスのゲート酸化物を乱し、追加の酸化物再成長ステップを必要とし得る。中央ウェル815gの側面上に配列された垂直FETを有する図8に示されるような実施形態は、ソース-ドレインチャネル内の正孔又は開口部をエッチングすることを回避することができる。
【0128】
層間誘電体868Gは、SiO、HfO又はAlなどの任意の好適な絶縁体であり得る。層間誘電体868Gが二酸化ケイ素であるときに、エッチングは、ナノポアシーケンシングデバイスの様々な構成要素をエッチングするために実行され得る。例えば、エッチングは、いくつかの非限定的な実施例として、CHF/O、C、C、及びC/CO/O/Arを含むフッ素化反応性イオンエッチングなどの高異方性を有するエッチング液を使用して実行され得る。
【0129】
膜824Gは、非透過性又は半透性材料のいずれかであり得る。第1のナノスケール開口部823Gは、膜824Gを通って延在する。本明細書に記載されるように、膜824Gは、任意の好適な天然又は合成材料から形成され得ることを理解されたい。実施例では、膜824Gは、脂質及び脂質の生体模倣同等物からなる群から選択される。更なる例では、膜824Gは、合成膜(例えば、固体状態膜、その一実施例は窒化ケイ素)であり、第1のナノスケール開口部823Gは、膜824Gを通って延在する固体状態ナノポアにある。実施例では、第1のナノスケール開口部823Gは、例えば、膜において配置されたポリヌクレオチドナノポア、ポリペプチドナノポア、又は固体状態ナノポア、例えば、カーボンナノチューブを通って延在する。
【0130】
第1のナノポア818Gは、生物学的ナノポア、固体状態ナノポア、ハイブリッドナノポア、及び合成ナノポアのうちのいずれかであり得る。いくつかの実施例では、第1のナノポア818Gは、2つの開放端と、2つの開放端を接続する中空コア又は正孔(すなわち、第1のナノスケール開口部823G)と、を有する。膜824Gに挿入されるときに、第1のナノポア818Gの開放端のうちの一方は、シスウェル814Gに面し、第1のナノポア818Gの開放端の他方は、中央ウェル815Gに面する。第1のナノポア818Gの中空コアは、シスウェル814Gと中央ウェル815Gとの間の流体的及び電気的接続を可能にする。第1のナノポア818Gの中空コアの直径は、約1nm~最大約1μmの範囲であり得、第1のナノポア818Gの長さに沿って変化し得る。いくつかの実施例では、シスウェル814Gに面する開放端は、中央ウェル815Gに面する開放端よりも大きくなり得る。他の実施例では、シスウェル814Gに面する開放端は、中央ウェル815Gに面する開放端よりも小さくなり得る。
【0131】
ナノポアシーケンシングデバイス810Gを使用する方法は、シスウェル814g、トランスウェル816G、及び中央ウェル815gの各々に電解質820Gを導入することを含み得る。電解質を導入することの後、本方法は、シスウェル814Gにシーケンシングされるポリヌクレオチドを提供することを含み得る。ポリヌクレオチドを提供することの後、本方法は、シス電極830Gとトランス電極834Gとの間に電圧バイアスを印加することを含み得る。電圧バイアスは、第1のナノスケール開口部823Gを通して、シスウェル814Gから中央ウェル815Gまでポリヌクレオチドを駆動する。ポリヌクレオチドが第1のナノスケール開口部823Gを通過すると、第1のナノスケール開口部の電気抵抗は、第1のナノスケール開口部におけるポリヌクレオチド中の塩基の同一性に応答して変化する。結果として、中央ウェル815Gにおける電解質820Gの電位(V)は、塩基の同一性で変化する。電位(V)は、事実上、FETチャネルの導電率を調整する、FETに印加されるゲート電圧である。したがって、FETの応答の測定は、塩基の同一性を判定することができる。
【0132】
図9は、非ファラデー金属電極を有する電界効果トランジスタ(FET)を有するナノポアシーケンシングデバイスの更に別の更なる変形例を図示する。この実施形態では、FETは、ナノポアシーケンシングデバイスにおけるファラデープロセスにおいて関与しない、すなわち、電気化学反応が金属構造体では生じない、金属構造体を含む非ファラデー金属電極を有する。非ファラデー金属電極は、中央ウェルにおける電解質の電位を検出し、検出された信号として電位をFETに送信するために、使用される。この設計は、FETが電解質の電位を検出することができるが、電解質に露出されないことを意味する。図9は、ナノポアシーケンシングデバイス910Hの断面側面図である。
【0133】
図9に示されるナノポアシーケンシングデバイス910Hは、シスウェル914Hに接続するシス電極930Hを含む。シスウェル914Hは、膜924Hに配置された第1のナノポア918Hを含む下部部分を有する。第1のナノポア918Hは、第2のナノスケール開口部925Hと流体連通する第1のナノポア918Hによって画定される第1のナノスケール開口部923Hを含む。第2のナノスケール開口部925Hは、デバイス910Hの下部部分でトランスウェル916Hの狭小領域917Hに配置され得る。示されるように、第2のナノスケール開口部は、基板材料962Hに形成される。他の実施形態では、基板材料962Hは、図3Aに示される構造体と類似して、狭小領域を有さないが、形体がより平面的である。第1のナノポア918Hは、シスウェル914Hと中央ウェル915Hとの間を通過する電解質920Hのための流体経路を提供する。
【0134】
一実施例では、シス電極930H及びトランス電極934Hは、少なくとも実質的に水平方向に、互いに少なくとも実質的に平行である。他の実施例では、シス電極及びトランス電極は、互いに及びナノポアデバイスに対して任意の好適な配向にあり得る。ナノポアデバイス910Hは、第1のナノスケール開口部923Hと第2のナノスケール開口部925Hとの間に位置付けられた電界効果トランジスタ(FET)センサ922Hを更に含む。FETセンサ922Hは、ソース(SRC)950Hと、ドレイン(DRN)952Hと、ソース950Hをドレイン952Hに接続するチャネル954Hとを含む。FETチャネルは、水平方向に沿い得る。いくつかの実施形態では、FETチャネルは、図3B及び3Cに示される構造体と類似して、ナノワイヤ構成を有する。他の実施形態では、FETチャネルは、図3D及び3Eに示される構造体と類似して、ナノシート構成を有する。金属相互接続部966H及び964Hは、FETのソース950H及びドレイン952Hと電気的に連通している。金属相互接続部966H及び964Hは、FETセンサから、FETセンサを監視する制御システム(現在示される)にデータを通信する。代替の実施形態では、ナノポアシーケンシングデバイス910Hは、図5Aに図示される構造体と類似して、第2のナノスケール開口部925Hの代わりに多孔質構造体を使用し得る。
【0135】
図9に示されるように、FETセンサ922Hは、電解質と直接接触していない。一実施例では、FETセンサのソース、ドレイン、及びチャネルは、ケイ素で形成され得、ケイ素の表面は、FETセンサのチャネル上にゲート酸化物956Hを形成するために、熱酸化され得る。図9に示されるように、ゲート酸化物956Hは、中央ウェル915Hにおける電解質920Hに流体的に露出されない。代わりに、非ファラデー金属電極構造体999Hは、電解質に露出される。金属構造体999Hは、中央ウェルにおける電解質の電位Vを検出し、検出された信号をFETに送信するために、使用される。数μmの順序である中央ウェルのサイズと比較して、金属構造体999Hの経路長又は特徴的なサイズは、約1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm、90μm、100μm、110μm、120μm、130μm、140μm、150μm、160μm、170μm、180μm、190μm、200μm、210μm、220μm、230μm、240μm、250μm、260μm、270μm、280μm、290μm、300μm、又はそれらの間の任意の値であり得る。
【0136】
金属構造体999Hのサイズ及び形状は、システムにおける高い寄生容量を回避するために適切に選択され得る。金属構造体999Hは、電解質に関する非ファラデー耐食性金属で作製され得る。金属構造体999Hは、白金、イリジウム、ルテニウム、パラジウム、タンタル、金、又はそれらの任意の組み合わせで作製され得る。電気化学反応は、金属構造体では生じない場合がある。いくつかの実施形態では、金属構造体999Hは、電解質との接触区域を増加させるために、電解質に露出されたカップ形状部分を有し得る。いくつかの実施形態では、電解質に露出された金属構造体999Hの部分は、1つ以上の正孔又は開口部を含み得る。いくつかの実施形態では、電解質に露出された金属構造体999Hの部分は、電解質との接触領域を増加させるために、いくつかの平行なフィンを含み得、フィンは部分的に垂直又は水平に配置され得る。電解質に接触するために金属構造体999Hを使用ことは、いくつかの実施形態では製造が容易であり得る、FETを中央ウェルから分離することを可能にする。中央ウェルのサイズでFETのサイズを分離することはまた、より高い信号検出感度及びより低い雑音レベルを可能にし得る、より大きなFETを可能にする。この構成はまた、金属構造体999Hのサイズから、信号検出の限界を判定する、FETのサイズを分離することを可能にし、したがって、より多くの設計の柔軟性を提供する。
【0137】
ゲート酸化物956Hの厚さは、約1~約10nmであり得、いくつかの実施例では、約2~約4nmであり得る。ゲート酸化物956Hの厚さは、中央のウェルにおける電位Vを与えられるのに十分に強力な電界が、ソース950Hとドレイン952Hとの間に伝導するために、チャネル-ゲート酸化物境界で導電性経路を構成する電子又は正孔の反転層を誘導することができるように選択される。層間誘電体968Hは、SiO、HfO又はAlなどの任意の好適な絶縁体であり得る。層間誘電体968Hが二酸化ケイ素であるときに、エッチングは、ナノポアシーケンシングデバイスの様々な構成要素をエッチングするために実行され得る。例えば、エッチングは、いくつかの非限定的な実施例として、CHF/O、C、C、及びC/CO/O/Arを含むフッ素化反応性イオンエッチングなどの高異方性を有するエッチング液を使用して実行され得る。
【0138】
膜924Hは、非透過性又は半透性材料のいずれかであり得る。第1のナノスケール開口部923Hは、膜924Hを通って延在する。本明細書に記載されるように、膜924Hは、任意の好適な天然又は合成材料から形成され得ることを理解されたい。実施例では、膜924Hは、脂質及び脂質の生体模倣同等物からなる群から選択される。更なる例では、膜924Hは、合成膜(例えば、固体状態膜、その一実施例は窒化ケイ素)であり、第1のナノスケール開口部923Hは、膜924Hを通って延在する固体状態ナノポアにある。実施例では、第1のナノスケール開口部923Hは、例えば、膜において配置されたポリヌクレオチドナノポア、ポリペプチドナノポア、又は固体状態ナノポア、例えば、カーボンナノチューブを通って延在する。第1のナノポア918Hは、生物学的ナノポア、固体状態ナノポア、ハイブリッドナノポア、及び合成ナノポアのうちのいずれかであり得る。いくつかの実施例では、第1のナノポア918Hは、2つの開放端と、2つの開放端を接続する中空コア又は正孔(すなわち、第1のナノスケール開口部923H)と、を有する。膜924Hに挿入されるときに、第1のナノポア918Hの開放端のうちの一方は、シスウェル914Hに面し、第1のナノポア918Hの開放端の他方は、中央ウェル915Hに面する。第1のナノポア918Hの中空コアは、シスウェル914Hと中央ウェル915Hとの間の流体的及び電気的接続を可能にする。第1のナノポア918Hの中空コアの直径は、約1nm~最大約1μmの範囲であり得、第1のナノポア918Hの長さに沿って変化し得る。いくつかの実施例では、シスウェル914Hに面する開放端は、中央ウェル915Hに面する開放端よりも大きくなり得る。他の実施例では、シスウェル914Hに面する開放端は、中央ウェル915Hに面する開放端よりも小さくなり得る。
【0139】
ナノポアシーケンシングデバイス910Hを使用する方法は、シスウェル914H、トランスウェル916H、及び中央ウェル915Hの各々に電解質920Hを導入することを含み得る。電解質を導入することの後、本方法は、シスウェル914Hにシーケンシングされるポリヌクレオチドを提供することを含み得る。ポリヌクレオチドを提供することの後、本方法は、シス電極930Hとトランス電極934Hとの間に電圧バイアスを印加することを含み得る。いくつかの実施形態では、電圧バイアスは、第1のナノスケール開口部923Hを通して、シスウェル914Hから中央ウェル915Hまでポリヌクレオチドを駆動し得る。ポリヌクレオチドが第1のナノスケール開口部923Hを通過すると、第1のナノスケール開口部の電気抵抗は、第1のナノスケール開口部におけるポリヌクレオチド中の塩基の同一性に応答して変化する。代替的な実施形態では、ポリヌクレオチドは、第1のナノスケール開口部を通過しないが、ポリヌクレオチドに作用するポリメラーゼによって組み込まれるヌクレオチドのタグ又はラベルは、第1のナノスケール開口部を通過し得るか、又は第1のナノスケール開口部に一時的に存在し得る。したがって、第1のナノスケール開口部の電気抵抗は、ポリヌクレオチドにおける塩基の同一性に相補的である、組み込まれているヌクレオチドの同一性に応答して変化する。結果として、中央ウェル915Hにおける電解質920Hの電位(V)は、ポリヌクレオチドにおける塩基の同一性で変化する。電位(V)は、事実上、FETチャネルの導電率を調整する、FETに印加されるゲート電圧である。したがって、FETの応答の測定は、ポリヌクレオチドにおける塩基の同一性を判定することができる。
【0140】
シーケンシングについての基板は、図9に示されるもののようなナノポアシーケンシングデバイスのアレイを含み得る。ナノポアシーケンシングデバイスの一実施例では、トランスウェルは、中央ウェル及びそれぞれの第2及び第1のナノスケール開口部によってシスウェルに流体的に接続される。ナノポアシーケンシングデバイスのアレイを有する基板では、1つの一般的なシスウェル及び1つの一般的なトランスウェルが、基板上のアレイ内のナノポアシーケンシングデバイスの一部又は全てと連通し得る。しかしながら、ナノポアデバイスのアレイはまた、互いに流体的に絶縁された、又は互いに流体的に絶縁されて、基板に画定されるそれぞれの1つ以上のトランスウェルに流体的に接続されているいくつかのシスウェルを含み得ることを理解されたい。複数のシスウェルは、例えば、単一の基板上で複数のポリヌクレオチドの測定を可能にするために望まれ得る。いくつかの実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通のシス電極、1つの共通のトランス電極、1つの共通のシスウェル、1つの共通のトランスウェル、及び各ナノポアシーケンシングデバイスが、FETセンサ及び第1のナノポア及び第2のナノポアを有する二重ポアを備える図9に示されるものなどの複数のナノポアシーケンシングデバイスを備える。複数のナノポアシーケンシングデバイスの各ナノポアシーケンシングデバイスは、その関連するFETセンサによって、抵抗又は信号を別々に測定することができる。他の実施形態では、各ナノポアシーケンシングデバイスは、3つ以上のナノポア及びFETセンサを有する複数のポアを備え得る。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、1つの共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。他の実施形態では、ナノポアシーケンシングデバイスのアレイを有する基板は、複数の共通シスウェル、複数のトランスウェル、及び各ナノポアシーケンシングデバイスが個々のトランス電極と個別にアドレス可能であり得る、複数のナノポアシーケンシングデバイスを備える。
【0141】
定義
本開示書で使用される全ての技術用語及び科学用語は、別途定義されない限り、本開示が属する技術分野の当業者に一般的に理解されるものと同じ意味を有する。
【0142】
本明細書に使用されるとき、単数形「1つ(a)」、「1つ(an)」及び「この(the)」は、内容が明確に別段の指示をしない限り、複数の指示対象を含む。したがって、例えば、「シーケンス」への言及は、複数のそのようなシーケンスなどを含み得る。
【0143】
備える(comprising)、含む(including)、含有する(containing)という用語、及びこれらの用語の様々な形態は、互いに同義であり、等しく広義であることを意味する。更に、反対のことを明示的に明記されない限り、特定の性状を有する1つの要素又は複数の要素を「備える(comprising)」、「含む(including)」、又は「有する(having)」実施例は、追加の要素がその特性を有するか否かにかかわらず、追加の要素を含み得る。
【0144】
明細書に使用されるとき、「流体的に接続する」、「流体連通」、「流体的に結合される」などの用語は、液体又は気体が2つの空間領域間を流れることができるように、一緒に接続される2つの空間領域を指す。例えば、シスウェルは、電解質の少なくとも一部が接続されたウェル間を流れ得るように、中央ウェル、流体トンネル、及び狭小領域によってトランスウェルに流体的に接続され得る。2つの空間領域は、第1及び第2のナノスケール開口部を通って、又はシステムを通る流体の流れを制御又は調節するための1つ以上のバルブ、制限部、又は他の流体構成要素を通って流体連通し得る。
【0145】
本明細書に使用されるとき、「間質領域」という用語は、基板/固体支持体若しくは膜における区域、又は支持体若しくは膜若しくは表面と関連付けられた他の区域、領域、特徴部を分離する表面上の区域を指す。例えば、膜の間質領域は、アレイの1つのナノポアを、アレイの別のナノポアから分離することができる。別の実施例について、基板の間質領域は、1つのトランスウェルを、別のトランスウェルから分離することができる。互いに分離された2つの区域は、個別的であることができ、すなわち、互いに物理的な接触を欠いている。多くの実施例では、間質領域は、連続的であるのに反して、区域は、例えば、別の方法で連続した膜に画定された複数のナノポアの場合、又は別の方法で連続した基板/支持体に画定された複数のウェルの場合のように、個別的である。間質領域によって提供される分離は、部分的又は完全な分離であり得る。間質領域は、表面において画定されるフィーチャの表面材料とは異なる表面材料を有していてもよい。例えば、間質領域での表面材料は、脂質材料であり得、脂質材料において形成されたナノポアは、間質領域に存在する量又は濃度を超えるポリペプチドの量又は濃度を有することができる。いくつかの実施例では、ポリペプチドは、間質領域に存在しない場合がある。
【0146】
本明細書に使用されるとき、「膜」という用語は、その中に同じ組成又は異なる組成物を含有することができる、2つの液体/ゲルチャンバ(例えば、シスウェル及び流体空洞)を分離する、非透過性又は半透過性バリア若しくは他のシートを指す。任意の所与の種に対する膜の透過性は、膜の性質に依存する。いくつかの実施例では、膜は、イオンに対して、電流に対して、及び/又は流体に対して、非透過性であり得る。例えば、脂質膜は、イオンに対して不透過性であり得る(すなわち、そこを通る任意のイオン輸送を可能にしない)が、水に対して少なくとも部分的に透過性であり得る(例えば、水拡散率は、約40μm/s~約100μm/sの範囲である)。別の実施例について、その一実施例が窒化ケイ素である合成/固体状態膜は、イオン、電荷、及び流体に対して不透過性であり得る(すなわち、これらの種の全ての拡散は、ゼロである)。任意の膜は、膜が、膜貫通ナノスケール開口部を含むことができ、膜を横切る電位差を維持することができる限り、本開示に従って使用され得る。膜は、単層又は多層膜であり得る。多層膜は、2つ以上の層を含み、それらの各々が、非透過性又は半透性材料である。
【0147】
膜は、生物又は非生物由来の材料で形成され得る。生物由来の材料は、有機体若しくは細胞などの生物学的環境、又は生物学的に利用可能な構造体の合成的に製造された異形(例えば、生物模倣材料)に由来する又は単離された材料を指す。
【0148】
生物由来の材料から作製される例示的な膜は、ボラ脂質(bolalipid)によって形成された単層を含む。生物由来の材料から作製される別の例示的な膜は、脂質二重層を含む。好適な脂質二重層は、例えば、細胞の膜、細胞小器官(organelle)の膜、リポソーム、平面脂質二重層、及び担持脂質二重層を含む。脂質二重層は、例えば、リン脂質の2つの対向する層から形成され得、脂質の疎水性尾部基が互いに向かって疎水性内部を形成するのに反して、脂質の親水性頭部基が二重層の各側面の水性環境に向かって外側に向くように配列されている。脂質二重層はまた、例えば、その界面に実質的に垂直な開き口のいずれかの側面を通り越えて水溶液/空気界面で脂質単層を運ぶ方法によって形成され得る。脂質は、通常、まずそれを有機溶媒中に溶解し、次いで、開き口の両側の水溶液の表面上で少量の溶媒が蒸発することを可能にすることによって、水性電解質溶液の表面に添加される。有機溶媒が少なくとも部分的に蒸発されると、開き口の両側の溶液/空気界面は、二重層が形成されるまで、開き口を越えて物理的に上下に移動動される。二重層形成の他の好適な方法は、リポソーム二重層の先端浸漬(tip-dipping)、塗装二重層(painting bilayers)、及びパッチクランピング(patch-clamping)を含む。脂質二重層を得る又は発生させるための任意の他の方法もまた、使用され得る。
【0149】
生物由来ではない材料もまた、膜として使用され得る。これらの材料のいくつかは、固体状態材料であり、固体状態膜を形成することができ、これらの材料の他のものは、薄い液体フィルム又は膜を形成することができる。固体状態膜は、支持基板(すなわち、固体支持体)上のコーティング若しくはフィルムなどの単層、又は自立型要素であることができる。固体状態膜はまた、サンドイッチ構成における多層材料の複合体であり得る。生物由来ではない任意の材料は、結果として生じる膜が、膜貫通ナノスケール開口部を含むことができ、膜を横切る電位差を維持することができる限り、使用され得る。膜は、有機材料、無機材料、又はその両方を含み得る。好適な固体状態材料の例は、例えば、マイクロエレクトロニクス材料、絶縁材料(例えば、窒化ケイ素(Si)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、五酸化タンタル(Ta)、酸化ケイ素(SiO)など)、いくつかの有機及び無機ポリマー(例えば、ポリアミド、ポリテトラフルオロエチレン(PTFE)などのプラスチック、又は二成分付加硬化ケイ素ゴムなどのエラストマー)、及びガラスを含む。加えて、固体状態膜は、二次元ハニカム格子に密に充填された炭素原子の原子的に薄いシート、グラフェンの多層、又は他の固体状態材料の1つ以上の層と混合されたグラフェンの1つ以上の層であるグラフェンの単層から作製され得る。グラフェン含有固体状態膜は、標的ポリヌクレオチドを特徴付けるために電気センサとして使用され得る、グラフェンナノリボン又はグラフェンナノギャップである少なくとも1つのグラフェン層を含むことができる。固体状態膜は、任意の好適な方法、例えば、化学気相成長(chemical vapor deposition、CVD)によって作製され得ることを理解されたい。実施例では、グラフェン膜は、CVD又はグラファイトからの剥離のいずれかによって調製され得る。使用され得る適切な薄い液体フィルム材料の例は、ジブロックコポリマー又はトリブロックコポリマー、例えば、両親媒性PMOXA-PDMS-PMOXA ABAトリブロックコポリマーを含む。
【0150】
本明細書に使用されるとき、「ナノポア」という用語は、イオン、電流、及び/又は流体が膜の一方の側から膜の他方の側へ渡ることを可能にする、膜から個別的に、又はそれを横切って延在する中空構造体を意味することが意図される。例えば、イオン又は水溶性分子の通過を阻害する膜は、膜の一方の側から膜の他方の側へのイオン又は水溶性分子の通過(ナノポア構造体を通って延在するナノスケール開口部を通して)を可能にするために、膜を横切って延在するナノポア構造体を含むことができる。ナノポア構造体を通って延在するナノスケール開口部の直径は、その長さ(すなわち、膜の一方の側から膜の他方の側まで)に沿って変化することができるが、いずれの点でもナノスケール(すなわち、約1nm~約100nm、又は1000nm未満)にある。ナノポアの例は、例えば、生物学的ナノポア、固体状態ナノポア、及び生物学的並びに固体状態ハイブリッドナノポアを含む。
【0151】
本明細書に使用されるとき、「直径」という用語は、ナノスケール開口部の断面の幾何中心を通るナノスケール開口部の断面において切り離可能な最長直線を意味することが意図される。ナノスケール開口部は、円形又は実質的に円形の断面(シス/トランス電極と実質的に平行であるナノスケール開口部の断面)を有しても有していなくてもよいことを理解されたい。更に、断面は、規則的又は不規則な形状であり得る。
【0152】
本明細書に使用されるとき、「生物学的ナノポア」という用語は、その構造体部分が生物由来の材料から作製されるナノポアを意味することが意図される。生物由来は、有機体若しくは細胞などの生物学的環境、又は生物学的に利用可能な構造体の合成的に製造された異形に由来する又は単離された材料を指す。生物学的ナノポアは、例えば、ポリペプチドナノポア及びポリヌクレオチドナノポアを含む。
【0153】
本明細書に使用されるとき、「ポリペプチドナノポア」という用語は、膜を横切って延在し、イオン、電流、DNA若しくはペプチドなどのポリマー、又は適切な寸法及び電荷の他の分子、及び/又は流体が膜の一方の側から膜の他方の側まで流れることを可能にするタンパク質/ポリペプチドを意味することが意図される。ポリペプチドナノポアは、モノマー、ホモポリマー、又はヘテロポリマーであることができる。ポリペプチドナノポアの構造体は、例えば、α-ヘリックス束ナノポア及びβバレルナノポアを含む。ポリペプチドナノポアの例は、α溶血素、スメグマ菌(Mycobacterium smigmatis)ポリンA(Mycobacterium smegmatis porin A、MspA)、グラミジインA、マルトポリン、OmpF、OmpC、PhoE、Tsx、F線毛、などを含む。α溶血素というタンパク質は、細胞膜において自然に見出され、細胞の内外で輸送されるイオン又は分子のポアとして機能する。スメグマ菌(Mycobacterium smigmatis)ポリンA(MspA)は、親水性分子が細菌に入ることを可能にする、マイコバクテリアによって生成された膜ポリンである。MspAは、ゴブレットに似ており、中央ポアを含有する、密に相互接続された八量体及び膜貫通ベータバレルを形成する。
【0154】
ポリペプチドナノポアは、合成であることができる。合成ポリペプチドナノポアは、自然界において生じないタンパク質様アミノ酸シーケンスを含む。タンパク質様アミノ酸シーケンスは、存在することが知られているが、タンパク質の基礎を形成しないアミノ酸(すなわち、非タンパク質原性アミノ酸)のいくつかを含み得る。タンパク質様アミノ酸シーケンスは、有機体において発現させるのではなく、人工的に合成され、次いで、精製/単離することができる。
【0155】
本明細書に使用されるとき、「ポリヌクレオチドナノポア」という用語は、膜を横切って延在し、イオン、電流、及び/又は流体が膜の一方の側から膜の他方の側へ流れることを可能にする、ポリヌクレオチドを含むことが意図される。ポリヌクレオチドポアは、例えば、ポリヌクレオチド折り紙(例えば、ナノポアを作製するためのDNAのナノスケール折り畳み)を含むことができる。
【0156】
また、本明細書に使用されるとき、「固体状態ナノポア」という用語は、その構造体部分が固体状態膜によって画定され、非生物由来(すなわち、生物由来ではない)の材料を含むナノポアを意味することが意図される。固体状態ナノポアは、無機又は有機材料で形成され得る。固体状態ナノポアは、例えば、窒化ケイ素ナノポア、二酸化ケイ素ナノポア、及びグラフェンナノポアを含む。
【0157】
本明細書に開示されるナノポアは、ハイブリッドナノポアであり得る。「ハイブリッドナノポア」は、生物及び非生物由来の両方の材料を含むナノポアを指す。ハイブリッドナノポアの例は、ポリペプチド固体状態ハイブリッドナノポア及びポリヌクレオチド固体状態ナノポアを含む。
【0158】
本明細書に使用されるとき、「ナノポアシーケンサ」という用語は、ナノポアシーケンシングに使用され得る、本明細書に開示されるデバイスのいずれかを指す。本明細書に開示される実施例では、ナノポアシーケンシング中に、ナノポアは、本明細書に開示される電解質の実施例に浸漬され、電位差は、膜を横切って印加される。実施例では、電位差は、電気的電位差又は電気化学的電位差である。電気的電位差は、シスウェル又はトランスウェルのうちの1つ以上に含有される電解質のイオンのうちの少なくとも1つに電流を注入又は加える電圧源を介して膜を横切って課され得る。電気化学的電位差は、電位と組み合わされたシス及びトランスウェルのイオン組成の差によって確立され得る。異なるイオン組成は、例えば、各ウェルにおける異なるイオン又は各ウェルにおける同じイオンの異なる濃度であることができる。
【0159】
ナノポアを横切る電位差の印加は、第1のナノスケール開口部23(例えば、図2Aに示され、以下でより詳細に記載される)を通る核酸の転座を強制し得る。1つ以上の信号が、ナノポアを通るヌクレオチドの転座に対応して発生する。したがって、標的ポリヌクレオチドとして、又は標的ポリヌクレオチド若しくはモノヌクレオチドに由来するモノヌクレオチド若しくはプローブとして、ナノポアを通過すると、膜を横切る電流は、例えば、狭窄部の塩基依存性(又はプローブ依存性)の遮断により変化する。電流におけるその変化からの信号は、様々な方法のいずれかを使用して測定され得る。各信号は、結果として生じる信号がポリヌクレオチドの特徴を判定するために使用され得るように、ナノポアにおけるヌクレオチド(又はプローブ)の種に固有である。例えば、特徴的な信号を生成するヌクレオチド(又はプローブ)の1つ以上の種の同一性は、判定され得る。
【0160】
本明細書に使用されるとき、「ヌクレオチド」は、窒素含有複素環式塩基、糖、及び1つ以上のリン酸基を含む。ヌクレオチドは、核酸シーケンスのモノマー単位である。ヌクレオチドの例は、例えば、リボヌクレオチド又はデオキシリボヌクレオチドを含む。リボヌクレオチド(ribonucleotides、RNA)において、糖はリボースであり、デオキシリボヌクレオチド(deoxyribonucleotides、DNA)において、糖は、デオキシリボース、すなわち、リボースの2’位に存在するヒドロキシル基が欠如している糖である。窒素含有複素環式塩基は、プリン塩基又はピリミジン塩基であることができる。プリン塩基としては、アデニン(A)及びグアニン(G)、並びにそれらの修飾された誘導体又は類似体が挙げられる。ピリミジン塩基としては、シトシン(C)、チミン(T)、及びウラシル(U)、並びにそれらの修飾された誘導体又は類似体が挙げられる。デオキシリボースのC-1原子は、ピリミジンのN-1又はプリンのN-9に結合される。リン酸基は、一、二、又は三リン酸型であり得る。これらのヌクレオチドは、天然ヌクレオチドであるが、非天然ヌクレオチド、修飾ヌクレオチド、又は前述のヌクレオチドの類似体を使用することもできることを更に理解されたい。
【0161】
本明細書に使用されるとき、「信号」という用語は、情報を表す指標を意味することが意図される。信号は、例えば、電気信号及び光信号を含む。「電気信号」という用語は、情報を表す電気的品質の指標を指す。指標は、例えば、電流、電圧、トンネリング、抵抗、電位、電圧、コンダクタンス、又は横方向の電気効果であることができる。「電子電流」又は「電流」は、電荷の流れを指す。実施例では、電気信号は、ナノポアを通過する電流であり得、電流は、電流差がナノポアを横切って印加されるときに流れ得る。
【0162】
「基板」という用語は、水性液体に不溶性であり、開き口、ポート、又は他の類似の液体導管に存在しない液体を通過させることができない硬質固体支持体を指す。本明細書に開示される実施例では、基板は、その中に画定されたウェル又はチャンバを有し得る。好適な基板の例は、ガラス及び改質若しくは機能化ガラス、プラスチック(アクリル、ポリスチレン及びスチレンと他の材料のコポリマー、ポリプロピレン、ポリエチレン、ポリブチレン、ポリウレタン、ポリテトラフルオロエチレン(PTFE)(Chemours製のTEFLON(登録商標)など)、環状オレフィン/シクロオレフィンポリマー(cyclo-olefin polymers、COP)(Zeon製のZEONOR(登録商標)など)、ポリイミドなど)、ナイロン、セラミック、シリカ又はシリカベースの材料、ケイ素及び改質ケイ素、炭素、金属、無機ガラス、並びに光ファイバー束を含む。
【0163】
最上部、底部、下部、上部、上になどの用語は、デバイス/ナノポアシーケンサ及び/又はデバイスの様々な構成要素を記載するために、本明細書で使用される。これらの方向を示す用語は、特定の配向を示すことを意味するものではなく、構成要素間の相対的な配向を指定するために使用されることを理解されたい。方向を示す用語の使用は、本明細書に開示される例を任意の特定の配向に制限すると解釈されるものではない。本明細書に使用されるとき、「上部」、「下部」、「垂直」、「水平」などの用語は、相対的な配向を示すことを意味する。
【0164】
本明細書に使用されるとき、「ウェル」、「空洞」、及び「チャンバ」という用語は、同義的に使用され、流体(例えば、液体、ゲル、ガス)を含有ことができるデバイスにおいて画定された個別的な特徴を指す。シスウェルは、シス電極を含有するか、又はそれによって部分的に画定されたチャンバであり、次に、トランスウェル/チャンバに流体接続されたFETの流体システムに流体的に接続されている。本デバイスのアレイの例は、1つのシスウェル又は複数のシスウェルを有し得る。トランスウェルは、それ自体のトランス電極を含有するか、又はそれ自体のトランス電極によって部分的に画定された単一のチャンバであり、またシスウェルに流体的に接続される。複数のトランスウェルを含む例では、各トランスウェルは、他の各トランスウェルから電気的に絶縁される。更に、ウェルを少なくとも部分的に画定する基板の表面に平行に取られたウェルの断面は、湾曲された、正方形、多角形、双曲線、円錐形、角張ったものなどであり得ることを理解されたい。
【0165】
本明細書に使用されるとき、「電界効果トランジスタ」又は「FET」は、典型的には、半導体材料、例えば、ケイ素、ゲルマニウム、ガリウムヒ素、炭化ケイ素などで形成され、チャネル領域によって分離されたドープされたソース/ドレイン領域を含む。n-FETは、電流キャリアが電子であるnチャネルを有するFETである。p-FETは、電流キャリアが正孔であるpチャネルを有するFETである。n-FETデバイスのソース/ドレイン領域は、p-FETデバイスのソース/ドレイン領域とは異なる材料を含み得る。いくつかの実施例では、ソース/ドレイン領域又はチャネルは、ドープされない場合がある。ドープ領域は、真性半導体にドーパント原子を添加することによって形成され得る。これは、真性半導体の電子及び正孔キャリア濃度を熱平衡で変化させる。ドープ領域は、p型又はn型であり得る。本明細書に使用されるとき、「p型」は、価電子の欠乏を生じさせる真性半導体への不純物の添加を指す。ケイ素の場合、例示的なp型ドーパント、すなわち不純物は、ホウ素、アルミニウム、ガリウム、及びインジウムを含むが、これらに限定されない。本明細書に使用されるとき、「n型」は、真性半導体に自由電子を寄与する不純物の添加を指す。ケイ素の場合、例示的なn型ドーパント、すなわち不純物は、アンチモン、ヒ素、及びリンを含むが、これらに限定されない。ドーパントは、イオン注入又はプラズマドーピングによって導入され得る。
【0166】
例えば、複数の金属酸化物半導体電界効果トランジスタ(metal oxide semiconductor field effect transistor、MOSFET)を有する集積回路では、各MOSFETは、半導体材料の層にn型又はp型不純物を注入することによって、半導体層の活性領域に形成されたソース及びドレインを有する。ソースとドレインとの間に配置されているのは、チャネル(又は本体)領域である。本体領域の上に配置されているのは、ゲート電極である。ゲート電極及び本体は、ゲート誘電体(ゲート酸化物)層によって離間されている。チャネル領域は、ソースとドレイン接続し、電流は、ソースからドレインへチャネル領域を通って流れる。電流の流れは、ゲート電極に印加される電圧によってチャネル領域に誘導される。
【0167】
ナノシート(又はナノワイヤ)トランジスタなどの非平面トランジスタデバイスアーキテクチャは、平面トランジスタを超える増加されたデバイス密度及び増加された性能を提供することができる。「全周ゲート」トランジスタは、ゲートがチャネルの周りに巻き付くように構成されているトランジスタである。「ナノシートトランジスタ」は、一対のソース/ドレイン領域の間に延在し、チャネルを形成する複数の積層されたナノシートを含み得るFETのタイプを指す。従来の平面FETとは対照的に、ナノシートトランジスタは、複数のナノシートチャネル領域の全周囲に巻き付くゲートスタックを含み得る。ナノシートトランジスタ構成は、ナノシートチャネル領域における完全な激減を可能にし、短絡効果を低減する。「ナノワイヤトランジスタ」は、チャネルがナノシートの代わりにナノワイヤを含み得ることを除いて、ナノシートトランジスタと類似であり得る。ナノシート又はナノワイヤトランジスタにおける全周ゲート構造体は、より良好なスイッチング制御、より低い漏れ電流、より速い動作、及びより低い出力抵抗を有する非常に小さなデバイスを提供することができる。
【0168】
チャネル導電率を増加させ、FETサイズを減少させる方法は、ナノ構造体としてチャネルを形成することである。例えば、全周ゲート(GAA)ナノシートFETは、一連のナノシートとしてチャネル領域を形成することによって、比較的小さなFETフットプリントを提供するためのアーキテクチャである。GAA構成では、ナノシートベースのFETは、ソース領域と、ドレイン領域と、ソース領域とドレイン領域との間の積層されたナノシートチャネルとを含む。ゲートは、積層されたナノシートチャネルを取り囲み、ソース領域とドレイン領域との間のナノシートチャネルを通る電子の流れを調節する。GAAナノシートFETは、チャネルナノシート及び犠牲ナノシートの交互層を形成することによって製造され得る。犠牲ナノシートは、FETデバイスが完成される前にチャネルナノシートから解放される。n型FETの場合、チャネルナノシートは、典型的にはケイ素(Si)であり、犠牲ナノシートは、典型的にはケイ素ゲルマニウム(SiGe)である。p型FETの場合、チャネルナノシートは、典型的にはSiGeであり、犠牲ナノシートは、典型的にはSiである。いくつかの実装形態では、p-FETのチャネルナノシートは、SiGe又はSiであることができ、犠牲ナノシートは、Si又はSiGeであることができる。第1のタイプの半導体材料(例えば、n型FETについてのSi、及びp型FET用についてのSiGe)から形成されたチャネルナノシートと、第2のタイプの半導体材料(例えば、n型FETにつてのSiGe、及びp型FETについてのSi)から形成された犠牲ナノシートとの交互層からGAAナノシートを形成することは、ゲート長を7ナノメートルのCMOS技術及びそれ以下に連続的にスケーリングするのに有益である、優れたチャネル静電制御を提供する。GAAFET半導体デバイスにおいてチャネル領域を形成するための多層SiGe/Si犠牲/チャネルナノシート(又はSi/SiGe犠牲/チャネルナノシート)の使用は、SiGeとSiとの間の界面での歪みの導入を含む望ましいデバイス特性を提供する。
【0169】
いくつかの実施例では、「ナノワイヤ」は、約30nm未満の臨界寸法によって特徴付けられ、一方、「ナノシート」は、約30nm以上の臨界寸法によって特徴付けられる。例示的なデバイスでは、臨界寸法は、ゲートに沿って測定される。その方向では、チャネルの幅が小さい場合、チャネル断面は、「ワイヤ」のようであるのに反して、チャネルの幅が大きい場合、チャネル断面は、「シート」のようである。
【0170】
いくつかの実施例では、ナノシート又はナノワイヤの最小寸法は、約1~10、約1~50、約1~100、約1~500、又は約1~1000nmである。いくつかの実施例では、ナノシート又はナノワイヤの最小寸法は、約1~5、約3~10、約5~15、約10~20、約15~30、約20~40、約30~50、約40~75、約50~100、約75~150、約100~200、約150~300、約200~400、約300~500、約400~750、又は約500~1000nmである。いくつかの実施例では、ナノシートの最小寸法は、ナノシートの他の2つの寸法よりも少なくとも約3、約5、約7、約10、約15、約20、約50、約100、約150、約200、約250、約300、約350、約400、約450、約500、約600、約700、約800、約900、約1000、約2000、約2500、約3000、約4000、又は約5000倍小さい。いくつかの実施例では、ナノシートの最小寸法は、ナノシートの他の2つの寸法よりも、約2~5、約3~7、約5~10、約7~15、約10~20、約15~50、約20~100、約50~150、約100~200、約150~250、約200~300、約250~350、約300~400、約350~450、約400~500、約450~600、約500~700、約600~800、約700~900、約800~1000、約900~2000、約1000~2500、約2000~3000、約2500~4000、又は約3000~5000倍小さい。いくつかの実施例では、ナノシートの最小寸法は、ナノシートの他の2つの寸法よりも多くてもと約3、約5、約7、約10、約15、約20、約50、約100、約150、約200、約250、約300、約350、約400、約450、約500、約600、約700、約800、約900、約1000、約2000、約2500、約3000、約4000、又は約5000倍小さい。いくつかの実施例では、ナノワイヤの最大寸法は、ナノワイヤの他の2つの寸法よりも少なくとも約3、約5、約7、約10、約15、約20、約50、約100、約150、約200、約250、約300、約350、約400、約450、約500、約600、約700、約800、約900、約1000、約2000、約2500、約3000、約4000、又は約5000倍大きい。いくつかの実施例では、ナノワイヤの最大寸法は、ナノワイヤの他の2つの寸法よりも、約2~5、約3~7、約5~10、約7~15、約10~20、約15~50、約20~100、約50~150、約100~200、約150~250、約200~300、約250~350、約300~400、約350~450、約400~500、約450~600、約500~700、約600~800、約700~900、約800~1000、約900~2000、約1000~2500、約2000~3000、約2500~4000、又は約3000~5000倍大きい。いくつかの実施例では、ナノワイヤの最大寸法は、ナノワイヤの他の2つの寸法よりも多くても約3、約5、約7、約10、約15、約20、約50、約100、約150、約200、約250、約300、約350、約400、約450、約500、約600、約700、約800、約900、約1000、約2000、約2500、約3000、約4000、又は約5000倍大きい。
【0171】
本明細書に使用されるとき、「多孔質構造体」又は「フリット」は、ポア部分を有する本体を指す。ポア部分の典型的なポア径は、例えば、約100μm以下、約50μm以下、約10μm以下、約5μm以下、約1μm以下、約500nm以下、約100nm以下、約50nm以下、約10nm以下、約5nm以下、約1nm以下、約500Å以下、約100Å以下、約50Å以下、約10Å以下、約5Å以下、約100μm以上、約50μm以上、約10μm以上、約5μm以上、約1μm以上、約500nm以上、約100nm以上、約50nm以上、約10nm以上、約5nm以上、約1nm以上、約500Å以上、約100Å以上、約50Å以上、約10Å以上、約5Å以上、約500~約100μm、約250~約50μm、約125~約25μm、約50~約10μm、約25~約5μm、約12.5~約2.5μm、約5.5~約0.5μm、約500~約100nm、約250~約50nm、約125~約25nm、約50~約10nm、約25~約5nm、約12.5~約2.5nm、約5.5~約0.5nm、約500~約100Å、約250~約50Å、約125~約25Å、約50~約10Å、約25~約5Å、約12.5~約2.5Å、又は約5.5~約1Åであり得る。異なるポア径の分布が存在し得る。
【0172】
多孔質構造体は、多孔質材料の所望の機能を可能にするのに十分な気孔率を有するポアのアレイを画定するマトリックスを備える多孔質材料で形成され得る。本明細書に使用されるとき、「気孔率」という用語は、マトリックスを備える多孔質材料における空隙の量を指す。このように、マトリックスを備える多孔質材料の総体積は、マトリックス空間及び空隙に基づく。本明細書に使用されるとき、「空隙」という用語は、マトリックスを備える多孔質材料における実際の又は物理的空間を指す。このように、本明細書に開示されるマトリックスを備える多孔質材料の総体積は、マトリックス空間及び空隙に基づく。例えば、ポアのアレイを画定するマトリックスを備える多孔質材料は、例えば、マトリックスの総体積の約40%、マトリックスの総体積の約50%、マトリックスの総体積の約60%、マトリックスの総体積の約70%、マトリックスの総体積の約80%、マトリックスの総体積の約90%、マトリックスの総体積の約95%、又はマトリックスの総体積の約97%、マトリックスの総体積の少なくとも約40%、マトリックスの総体積の少なくとも約50%、マトリックスの総体積の少なくとも約60%、マトリックスの総体積の少なくとも約70%、マトリックスの総体積の少なくとも約80%、マトリックスの総体積の少なくとも約90%、マトリックスの総体積の少なくとも約95%、又はマトリックスの総体積の少なくとも約97%、マトリックスの総体積の多くても約40%、マトリックスの総体積の多くても約50%、マトリックスの総体積の多くても約60%、マトリックスの総体積の多くても約70%、マトリックスの総体積の多くても約80%、マトリックスの総体積の多くても約90%、マトリックスの総体積の多くても約95%、又はマトリックスの総体積の多くても約97%、マトリックスの総体積の約40%~約97%、マトリックスの総体積の約50%~約97%、マトリックスの総体積の約60%~約97%、マトリックスの総体積の約70%~約97%、マトリックスの総体積の約80%~約97%、マトリックスの総体積の約90%~約97%、マトリックスの総体積の約40%~約95%、マトリックスの総体積の約50%~約95%、マトリックスの総体積の約60%~約95%、マトリックスの総体積の約70%~約95%、マトリックスの総体積の約80%~約95%、マトリックスの総体積の約90%~約95%、マトリックスの総体積の約40%~約90%、マトリックスの総体積の約50%~約90%、マトリックスの総体積の約60%~約90%、マトリックスの総体積の約70%~約90%、又はマトリックスの総体積の約80%~約90%の気孔率を有し得る。例えば、ポアのアレイを画定するマトリックスを備える多孔質材料は、例えば、マトリックスの総体積の約50%、マトリックスの総体積の約60%、マトリックスの総体積の約70%、マトリックスの総体積の約80%、マトリックスの総体積の約90%、マトリックスの総体積の約95%、又はマトリックスの総体積の約97%、マトリックスの総体積の少なくとも約50%、マトリックスの総体積の少なくとも約60%、マトリックスの総体積の少なくとも約70%、マトリックスの総体積の少なくとも約80%、マトリックスの総体積の少なくとも約90%、マトリックスの総体積の少なくとも約95%、又はマトリックスの総体積の少なくとも約97%、マトリックスの総体積の多くても約50%、マトリックスの総体積の多くても約60%、マトリックスの総体積の多くても約70%、マトリックスの総体積の多くても約80%、マトリックスの総体積の多くても約90%、マトリックスの総体積の多くても約95%、又はマトリックスの総体積の多くても約97%、マトリックスの総体積の約50%~約97%、マトリックスの総体積の約60%~約97%、マトリックスの総体積の約70%~約97%、マトリックスの総体積の約80%~約97%、マトリックスの総体積の約90%~約97%、マトリックスの総体積の約50%~約95%、マトリックスの総体積の約60%~約95%、マトリックスの総体積の約70%~約95%、マトリックスの総体積の約80%~約95%、マトリックスの総体積の約90%~約95%、マトリックスの総体積の約50%~約90%、マトリックスの総体積の約60%~約90%、マトリックスの総体積の約70%~約90%、又はマトリックスの総体積の約80%~約90%の空隙を有し得る。
【0173】
多孔質構造体は、多孔質マトリックス、多孔質膜、ある特定のタイプのイオンに対し透過性のアイオノマー、多孔質ガラスフリット、イオン選択膜、イオン導電性ガラス、ポリマー膜、又はイオン導電膜であり得る。多孔質構造体は、セラミック若しくはガラスフリット、セラミック若しくはガラス膜などの微多孔質材料、又はポリマー若しくは無機材料から調製されたフリット又はウエハなどの固体多孔質基板で形成され得る。ガラスフリットは、例えば、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化バリウム、酸化セシウム、酸化ナトリウム、酸化カリウム、酸化ホウ素、酸化バナジウム、酸化亜鉛、酸化テルル、酸化アルミニウム、二酸化ケイ素、酸化鉛、酸化スズ、酸化リン、酸化ルテニウム、酸化ロジウム、酸化鉄、酸化銅、二酸化マンガン、酸化モリブデン、酸化ニオブ、酸化チタン、酸化タングステン、酸化ビスマス、酸化ジルコニウム、酸化リチウム、酸化アンチモン、ホウ酸鉛ガラス、リン酸スズガラス、バナジン酸塩ガラス、又はホウケイ酸ガラスを含有し得る。
【0174】
いくつかの実施例では、多孔質構造体は、ポリスルホン、ポリエーテルスルホン、又はポリフッ化ビニリデンで形成された微多孔膜を含み得る。いくつかの実施例では、多孔質構造体は、ポリエチレン(polyethylene、PE)、ポリエチレンテレフタレート(polyethylene terephthalate、PET)、ポリブチレンテレフタレート(polybutylene terephthalate、PBT)、ポリプロピレン(polypropylene、PP)、ポリテトラフルオロエチレン(PTFE)などのポリオレフィンなどの樹脂材料で形成され得る。更に、非多孔質フィルム、及び非多孔質フィルムを間に保持するために提供される多孔質フィルムを有する積層構造体における中空繊維膜が使用され得る。いくつかの実施例では、多孔質構造体は、PEDOT:PSS(ポリ(3,4-エチレンジオキシチオフェン)ポリスチレンスルホネート)、ケイ素、ポリテトラフルオロエチレン、エチレン・テトラフルオロエチレン共重合体、ポリオレフィン、ポリエステル、ポリカーボネート、生体安定性ポリテトラフルオロエチレン、ポリウレタンのホモポリマー,コポリマー,ターポリマー、ポリプロピレン(PP)、ポリ塩化ビニル(polyvinylchloride、PVC)、ポリフッ化ビニリデン(polyvinylidene fluoride、PVDF)、ポリブチレンテレフタレート(PBT)、ポリメチルメタクリレート(polymethylmethacrylate、PMMA)、ポリエーテルエーテルケトン(polyether ether ketone、PEEK)、ポリウレタン、セルロース系ポリマー、ポリスルホン、並びに、例えば、ジブロック、トリブロック、交互、ランダム、及びグラフトコポリマーを含むそれらのブロックコポリマーで形成され得る。
【0175】
いくつかの実施例では、多孔質構造体は、多孔質二酸化ケイ素、有機ケイ酸塩ガラス(炭素ドープ酸化物)、酸化インジウムスズ(indium tin oxide、ITO)、又は炭素炭素窒化ホウ素(silicon carbon boron nitride、SiCBN)、酸化ケイ素二酸化ケイ素(silicon oxycarbonitride、SiOCN)、フッ素ドープ二酸化ケイ素、炭素ドープ二酸化ケイ素、ダイヤモンド様炭素(diamond-like carbon、DLC)、及びそれらの組み合わせを含む低κ(低誘電率)誘電体で形成され得る。そのような多孔質低κ材料は、Trikon製のOrion(商標)、AMAT製のBDIIx(商標)、及びASMi製のAurora(商標)などの商品名で化学気相成長(CVD)を使用して成長のために市販されている。代替の材料は、紡績されることによって堆積され得、そのような材料は、Dow Chemical製のSiLK(商標)及びJSR製のLKD(商標)を含む。例えば、低κ多孔質有機ケイ酸塩ガラスは、およそ2.7の誘電率、及び10%より大きい気孔率(ポア及びポア間の材料を含む総体積で割ったポアの体積として定義される)を有し得る。例えば、多孔質二酸化ケイ素は、約15~40%、又は約30~35%の気孔率を有し得る。多孔質二酸化ケイ素は、<100>ケイ素体の結晶方位に従った垂直及び水平ポアの構成を有し得る。多孔質二酸化ケイ素は、例えば、多孔質ケイ素に基づいて、基板材料から形成され得る。いくつかの実施例では、多孔質構造体は、多孔質化によって形成された多孔質材料で形成され得る。いくつかの実施例では、多孔質材料は、ナノメートルオーダーのサイズ又は直径のポアを有する、すなわち、ナノ多孔質材料であり得る。多孔質化によって形成された多孔質材料は、小径のポア、例えば、約2nm~約100nmで提供され得る。多孔質化によって形成された多孔質材料は、30%を超える開放気孔率で作製され得る。いくつかの実施例では、多孔質構造体は、ケイ素窒化ホウ素(silicon boron nitride、SiBN)、ケイ素窒化炭素(silicon carbon nitride、SiCN)、ケイ素窒化ホウ素炭素(silicon boron carbon nitride、SiBCN)、水素シルセスキオキサンポリマー(hydrogen silsesquioxane polymer、HSQ)、メチルシルセスキオキサンポリマー(methyl silsesquioxane polymer、MSQ)y、ポリフェニレンオリゴマー、メチルドープシリカ又はSiOx(CH3)y、SiCxOyHy又はSiOCH、有機ケイ酸塩ガラス(SiCOH)、酸化ケイ素、窒化ホウ素、及び酸窒化ケイ素を含むが、これらに限定されない、低κ材料の多孔質化によって形成された多孔質材料で形成され得る。
【0176】
本明細書に記載され、特許請求の範囲に列挙される態様及び実施例は、上記の定義を考慮して理解され得る。
【0177】
追記事項
以下により詳細に考察される、前述の概念及び更なる概念の全ての組み合わせが、(かかる概念が相互に矛盾しなければ)本明細書に開示される発明の主題の一部であると企図されることを理解されたい。具体的には、本開示の終わりに現れる特許請求される主題の全ての組み合わせは、本明細書に開示される発明の主題の一部であると企図される。本明細書で明示的に用いられ、また参照により組み込まれる任意の開示においても出現し得る用語は、本明細書で開示される特定の概念と最も一致する意味が与えられるべきであることも理解すべきである。
【0178】
「一例」、「別の例」、「ある例」などへの本明細書全体を通じての言及は、例に関連して記載されている特定の要素(例えば、特徴、構造、及び/又は特性)が、本明細書に記載されている少なくとも1つの例に含まれており、他の例に存在していても、存在していなくともよいことを意味している。更に、文脈上明確に別段の指示がない限り、任意の例に関する記載の要素は、様々な例において任意の好適な様式で組み合わせ得ることを理解すべきである。
【0179】
本明細書に提供される範囲は、そのような値又は部分範囲が明示的に列挙されているかのように、明記される範囲及びその明記される範囲内の任意の値又は部分範囲を含むことを理解されたい。例えば、約2nm~約20nmの範囲は、約2nm~約20nmの明示的に列挙された限度だけでなく、個々の値、例えば、約3.5nm、約8nm、18.2nmなど、及び部分範囲、例えば、約5nm~約10nmなども含むと解釈されるべきである。更に、値を表現するために「約」及び/又は「実質的に」が利用される場合、これは、明記される値からのわずかな変動(最大±10%)を包含することを意味する。
【0180】
いくつかの実施例を詳細に説明してきたが、開示された例は修正され得ることを理解すべきである。したがって、これまでの説明は非限定的なものであると考えるべきである。
【0181】
ある特定の実施例が記載されているが、これらの実施例は、実施例としてのみ提示されており、本開示の範囲を限定することが意図されるものではない。実際、本明細書に記載された新規の方法及びシステムは、様々な他の形態で具体化され得る。更に、本明細書に記載されたシステム及び方法における様々な省略、置換、及び変更は、本開示の趣旨から逸脱することなく行われ得る。添付の特許請求の範囲及びそれらの等価物は、本開示の範囲及び趣旨内に入るように、そのような形態又は修正例を網羅することが意図されている。
【0182】
特定の態様、若しくは実施例と併せて記載された特徴、材料、特性、又は基は、それと互換性がない限り、本明細書におけるこのセクション若しくは他の場所に記載された任意の他の態様若しくは実施例に適用可能であると理解されるものとする。本明細書(任意の添付の特許請求の範囲、要約及び図面を含む)、及び/又はそのように開示された任意の方法若しくはプロセスのステップの全ては、そのような特徴及び/又はステップのうちの少なくともいくつかが相互に排他的である場合の組み合わせを除いて、任意の組み合わせにおいて組み合わされ得る。保護は、任意の前述の実施例の詳細に限定されない。保護は、本明細書(任意の添付の特許請求の範囲、要約及び図面を含む)に開示された特徴の、任意の新規の1つ、若しくは任意の新規の組み合わせ、又はそのように開示された任意の方法若しくはプロセスのステップの、任意の新規の1つ、若しくは任意の新規の組み合わせに、拡張する。
【0183】
更に、別々の実装形態の文脈において本明細書に記載されているある特定の特徴を、単一の実装形態において組み合わせて実装することもできる。逆に、単一の実装形態の文脈において記載されている様々な特徴を、複数の実装形態において別々に、又は任意の好適な部分組み合わせにおいて実装することもできる。更に、特徴がある特定の組み合わせにおいて機能するものと上述され得るが、特許請求された組み合わせからの1つ以上の特徴は、場合によっては、組み合わせから削除され得、組み合わせは、部分的組み合わせ、又は部分的組み合わせの変形として特許請求され得る。
【0184】
更に、動作は、特定の順序で図面に示されるか、又は明細書に表さ得るが、そのような動作は、望ましい結果を達成するために、特定の順序で示され、若しくは連続した順序で実行され、又は全ての動作が実行されることを必要としない。図示又は記載されていない他の動作は、例示的な方法及びプロセスに組み込まれことができる。例えば、1つ以上の追加の動作は、記載された動作のうちのいずれかの前、後、同時に、又は間に実行され得る。更に、動作は、他の実装形態において、再配列又は再順序付けされ得る。当業者は、いくつかの実施例では、図示及び/又は開示されたプロセスにおいて取られた実際のステップが、図に示されるものとは異なり得ることを理解するであろう。実施例に応じて、上に記載されたある特定のステップは、除去され得、又は他は、追加され得る。更に、上に開示された特定の実施例の特徴及び属性は、追加の実施例を形成するために異なる方法で組み合わされ得、その全ては、本開示の範囲内に入る。また、上に記載された実装形態における様々なシステム構成要素の分離は、全ての実装形態においてこのような分離を必要とするとして理解されてはならず、記載された構成要素及びシステムは、概して、単一の製品に一緒に統合され得るか、又は複数の製品内にパッケージ化され得ることを理解すべきである。例えば、本明細書に記載されたエネルギー貯蔵システムのための構成要素のいずれかは、エネルギー貯蔵システムを形成するために、別々に提供されるか、又は一緒に一体化される(例えば、一緒にパッケージ化されるか、又は一緒に取り付けられる)ことができる。
【0185】
本開示の目的のために、ある特定の態様、利点、及び新規の特徴は、本明細書に記載されている。必ずしもそのような利点が全て、特定の実施例に従って達成され得るとは限らない。したがって、例えば、当業者は、本明細書で教示又は示唆され得る他の利点を必ずしも達成することなく、本明細書で教示される1つの利点又は利点の群を達成する方法で、本開示が具体化又は実行され得ることを認識するであろう。
【0186】
特に明記しない限り、「できる」、「できた」、「かもしれない」、又は「し得る」などの条件付き言語は、特に明記されない限り、又は使用される文脈内で理解される限り、概して、ある特定の実施例が、ある特定の特徴、要素、及び/又はステップを含み、他の実施例が含まないことを伝えることが意図されている。したがって、このような条件付き言語は、概して、特徴、要素、及び/又はステップが1つ以上の実施例に何らかの形で必要であること、又は1つ以上の実施例が、これらの特徴、要素、及び/又はステップが任意の特定の実施例において含まれるか又は実行されるべきかを、ユーザ入力又はプロンプトの有無にかかわらず決定するロジックを必ず含むことを意味することを意図していない。
【0187】
「X、Y、及びZのうちの少なくとも1つ」という語句などの接続的言語は、特に明記しない限り、項目、用語などがX、Y、又はZのいずれかであり得ることを伝えるために一般的に使用されているとおりの文脈で理解されている。したがって、そのような接続的言語は、概して、ある特定の実施例が、Xのうちの少なくとも1つ、Yのうちの少なくとも1つ、及びZのうちの少なくとも1つの存在を必要とすることを意味することが意図されるものではない。
【0188】
「およそ」、「約」、「概して」、及び「実質的に」という用語など、本明細書で使用される程度の言語は、所望の機能を依然として実行するか、又は所望の結果を達成する、明記された値、量、又は特性に近い値、量、又は特性を表す。
【0189】
本開示の範囲は、本明細書におけるこのセクション又は他の場所における好ましい実施例の特定の開示によって限定されることが意図されるものではなく、本明細書におけるこのセクション又は他の場所に提示される、又は将来提示される特許請求の範囲によって定義され得る。特許請求の範囲の言語は、特許請求の範囲に採用された言語に基づいて、広く解釈されるものであり、本明細書における、又は本出願の手続き中の実施例に限定されるものではなく、これらの実施例は非排他的であるとして解釈されるものである。
図1A
図1B
図2A
図2B-1】
図2B-2】
図3A
図3B
図3C
図3D
図3E
図4A
図4B-1】
図4B-2】
図5A
図5B-1】
図5B-2】
図6
図7A
図7B-1】
図7B-2】
図8
図9
【手続補正書】
【提出日】2024-10-23
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、金属構造体に動作可能に接続されたゲート酸化物層を備え、
前記ゲート酸化物層が、流体的に露出されておらず、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つの表面を有する、デバイス。
【請求項2】
前記金属構造体の前記少なくとも1つの流体的に露出された表面が、耐腐食性材料で形成されている、請求項に記載のデバイス。
【請求項3】
前記金属構造体が、前記中央ウェルに流体的に露出された、少なくとも1つの部分的に垂直な表面、少なくとも2つの部分的に垂直な表面、少なくとも1つの部分的に水平な表面、少なくとも2つの部分的に水平な表面、又はそれらの任意の組み合わせを有し、垂直の方向が、前記シス電極から前記トランス電極への方向であり、水平の方向が、前記垂直の方法に直交する、請求項に記載のデバイス。
【請求項4】
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つのカップ形状の部分構造体を有する、請求項に記載のデバイス。
【請求項5】
前記中央ウェルに流体的に露出された前記金属構造体の一部分が、少なくとも1つの正孔又は開口部を備える、請求項に記載のデバイス。
【請求項6】
前記中央ウェルに流体的に露出された前記金属構造体の一部分が、少なくとも2つの正孔又は開口部を備える、請求項に記載のデバイス。
【請求項7】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、
前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記流体トンネルが、前記チャネルを通って延在せず、
前記ゲート酸化物層が、前記中央ウェルに流体的に露出された下部表面を更に有する、デバイス。
【請求項8】
前記FETが、ナノワイヤトランジスタである、請求項に記載のデバイス。
【請求項9】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも実質的に直交する方向に沿った幅を有し、前記長さが、前記幅又は前記高さの少なくとも約10倍である、請求項に記載のデバイス。
【請求項10】
前記長さ及び前記幅によって画定される平面における前記流体トンネルの境界が、円板形状である、請求項に記載のデバイス。
【請求項11】
前記FETが、ナノシートトランジスタである、請求項に記載のデバイス。
【請求項12】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記高さの少なくとも約5倍であり、前記幅が、前記高さの少なくとも約5倍である、請求項11に記載のデバイス。
【請求項13】
前記長さ及び前記幅によって画定される平面における前記流体トンネルの境界が、楕円形状である、請求項12に記載のデバイス。
【請求項14】
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、請求項7に記載のデバイス。
【請求項15】
前記ゲート酸化物層が、約1~約10nmの厚さを有する、請求項に記載のデバイス。
【請求項16】
前記ゲート酸化物層が、約2~約4nmの厚さを有する、請求項に記載のデバイス。
【請求項17】
前記デバイスが、ナノポアシーケンサを含む、請求項に記載のデバイス。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0189
【補正方法】変更
【補正の内容】
【0189】
本開示の範囲は、本明細書におけるこのセクション又は他の場所における好ましい実施例の特定の開示によって限定されることが意図されるものではなく、本明細書におけるこのセクション又は他の場所に提示される、又は将来提示される特許請求の範囲によって定義され得る。特許請求の範囲の言語は、特許請求の範囲に採用された言語に基づいて、広く解釈されるものであり、本明細書における、又は本出願の手続き中の実施例に限定されるものではなく、これらの実施例は非排他的であるとして解釈されるものである。
(態様1)
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
(態様2)
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、上部表面及び下部表面を有するゲート酸化物層を備え、前記表面が、前記中央ウェルに流体的に露出されており、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
(態様3)
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
(態様4)
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
(態様5)
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、上部表面及び下部表面を有するゲート酸化物層を備え、前記表面が、前記中央ウェルに流体的に露出されており、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
(態様6)
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
(態様7)
前記FETが、ナノワイヤトランジスタである、態様1~6のいずれか一項に記載のデバイス。
(態様8)
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも実質的に直交する方向に沿った幅を有し、前記長さが、前記幅又は前記高さの少なくとも約10倍である、態様7に記載のデバイス。
(態様9)
前記長さ及び前記幅によって画定される平面における前記流体トンネルと前記チャネルとの間の交差部が、円板形状である、態様8に記載のデバイス。
(態様10)
前記FETが、ナノシートトランジスタである、態様1~6のいずれか一項に記載のデバイス。
(態様11)
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記高さの少なくとも約5倍であり、前記幅が、前記高さの少なくとも約5倍である、態様10に記載のデバイス。
(態様12)
前記長さ及び前記幅によって画定される平面における前記流体トンネルと前記チャネルとの間の交差部が、楕円形状である、態様11に記載のデバイス。
(態様13)
前記FETが、複数のチャネルを更に備え、前記複数のチャネルの各々が、前記中央ウェルに流体的に露出された上部表面及び下部表面を有するゲート酸化物層を備え、前記流体トンネルが、前記複数のチャネルの各々を通って延在する、態様1~6のいずれか一項に記載のデバイス。
(態様14)
前記多孔質構造体が、SiCOHフィルムを含む、態様3又は6に記載のデバイス。
(態様15)
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、態様1~6のいずれか一項に記載のデバイス。
(態様16)
前記膜が、脂質及び脂質の生体模倣同等物からなる群から選択される、態様15に記載のデバイス。
(態様17)
前記第1のナノスケール開口部が、前記膜において配置された、ポリヌクレオチドナノポア、ポリペプチドナノポア、又はカーボンナノチューブを通って延在する、態様15に記載のデバイス。
(態様18)
前記膜が、合成膜であり、前記第1のナノスケール開口部が、固体状態ナノポアである、態様15に記載のデバイス。
(態様19)
前記デバイスが、ナノポアシーケンサを含む、態様1~6のいずれか一項に記載のデバイス。
(態様20)
前記ゲート酸化物層が、約1~約10nmの厚さを有する、態様1~6のいずれか一項に記載のデバイス。
(態様21)
前記ゲート酸化物層が、約2~約4nmの厚さを有する、態様1~6のいずれか一項に記載のデバイス。
(態様22)
前記ゲート酸化物層が、前記流体トンネルに流体的に露出された垂直表面を更に備える、態様1、2、又は3に記載のデバイス。
(態様23)
態様19に記載の複数のナノポアシーケンサのアレイであって、
前記複数のナノポアシーケンサの各々が、共通のシス電極及び共通のトランス電極を共有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極及び別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、共通のシス電極を共有し、別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極を有し、共通のトランス電極を共有する、アレイ。
(態様24)
態様1~6のいずれか一項に記載のデバイスを使用する方法であって、前記方法が、
前記デバイスの前記シスウェル、前記トランスウェル、前記中央ウェル、及び前記流体トンネルの各々に電解質を導入することと、
前記シス電極と前記トランス電極との間に電圧バイアスを印加することであって、前記第1のナノスケール開口部の電気抵抗が、前記第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、前記流体トンネルにおける前記電解質の電位が、前記第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、
前記ポリヌクレオチドにおける塩基を同定するために、前記第1のナノスケール開口部で前記ポリヌクレオチドにおける前記塩基の関数として前記FETの応答を測定することと、を含む、方法。
(態様25)
前記FETの前記応答を測定することが、
ソース-ドレイン電流、又は
前記ソース、前記ドレイン、若しくは前記ソース及び前記ドレインの両方での電位、又は
前記チャネルの抵抗、又は
それらの任意の組み合わせを測定することを含む、態様24に記載の方法。
(態様26)
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記ソース、ドレイン、及びチャネルが、垂直に積層され、前記チャネルが、前記中央ウェルに流体的に露出された垂直表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記垂直の方向が、前記シス電極から前記トランス電極への方向である、デバイス。
(態様27)
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記ソース、ドレイン、及びチャネルが、垂直に積層され、前記チャネルが、前記中央ウェルに流体的に露出された垂直表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記垂直の方向が、前記シス電極から前記トランス電極への方向である、デバイス。
(態様28)
前記FETが、ナノワイヤトランジスタである、態様26又は27に記載のデバイス。
(態様29)
前記FETが、ナノシートトランジスタである、態様26又は27に記載のデバイス。
(態様30)
前記FETが、複数のチャネルを更に備え、前記複数のチャネルの各々が、前記中央ウェルに流体的に露出された2つの追加の垂直表面を有するゲート酸化物層を備える、態様26又は27に記載のデバイス。
(態様31)
前記多孔質構造体が、SiCOHフィルムを含む、態様27に記載のデバイス。
(態様32)
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、態様26又は27に記載のデバイス。
(態様33)
前記膜が、脂質及び脂質の生体模倣同等物からなる群から選択される、態様32に記載のデバイス。
(態様34)
前記第1のナノスケール開口部が、前記膜において配置された、ポリヌクレオチドナノポア、ポリペプチドナノポア、又はカーボンナノチューブを通って延在する、態様32に記載のデバイス。
(態様35)
前記膜が、合成膜であり、前記第1のナノスケール開口部が、固体状態ナノポアである、態様32に記載のデバイス。
(態様36)
前記ゲート酸化物層が、約1~約10nmの厚さを有する、態様26又は27に記載のデバイス。
(態様37)
前記ゲート酸化物層が、約2~約4nmの厚さを有する、態様26又は27に記載のデバイス。
(態様38)
前記デバイスが、ナノポアシーケンサを含む、態様26又は27に記載のデバイス。
(態様39)
態様38に記載の複数のナノポアシーケンサのアレイであって、
前記複数のナノポアシーケンサの各々が、共通のシス電極及び共通のトランス電極を共有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極及び別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、共通のシス電極を共有し、別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極を有し、共通のトランス電極を共有する、アレイ。
(態様40)
態様26又は27に記載のデバイスを使用する方法であって、前記方法が、
前記デバイスの前記シスウェル、前記トランスウェル、及び前記中央ウェルの各々に電解質を導入することと、
前記シス電極と前記トランス電極との間に電圧バイアスを印加することであって、前記第1のナノスケール開口部の電気抵抗が、前記第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、前記中央ウェルにおける前記電解質の電位が、前記第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、
前記ポリヌクレオチドにおける塩基を同定するために、前記第1のナノスケール開口部で前記ポリヌクレオチドにおける前記塩基の関数として前記FETの応答を測定することと、を含む、方法。
(態様41)
前記FETの前記応答を測定することが、
ソース-ドレイン電流、又は
前記ソース、前記ドレイン、若しくは前記ソース及び前記ドレインの両方での電位、又は
前記チャネルの抵抗、又は
それらの任意の組み合わせを測定することを含む、態様40に記載の方法。
(態様42)
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第2のナノスケール開口部が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記第2のナノスケール開口部との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、金属構造体に動作可能に接続されたゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つの表面を有する、デバイス。
(態様43)
デバイスであって、
中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第1のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第1のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ(FET)と、を備え、前記FETが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、金属構造体に動作可能に接続されたゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つの表面を有する、デバイス。
(態様44)
前記ゲート酸化物層が、流体的に露出されない、態様42又は43に記載のデバイス。
(態様45)
前記金属構造体の前記少なくとも1つの流体的に露出された表面が、耐腐食性材料で形成されている、態様42又は43に記載の方法。
(態様46)
前記金属構造体が、前記中央ウェルに流体的に露出された、少なくとも1つの部分的に垂直な表面、少なくとも2つの部分的に垂直な表面、少なくとも1つの部分的に水平な表面、少なくとも2つの部分的に水平な表面、又はそれらの任意の組み合わせを有し、前記垂直の方向が、前記シス電極から前記トランス電極への方向であり、前記水平の方向が、前記垂直の方法に直交する、態様42又は43に記載のデバイス。
(態様47)
前記金属構造体が、前記中央ウェルに流体的に露出された少なくとも1つのカップ形状の部分構造体を有する、態様42又は43に記載のデバイス。
(態様48)
前記中央ウェルに流体的に露出された前記金属構造体の前記一部分が、少なくとも1つの正孔又は開口部を備える、態様42又は43に記載のデバイス。
(態様49)
前記中央ウェルに流体的に露出された前記金属構造体の前記一部分が、少なくとも2つの正孔又は開口部を備える、態様42又は43に記載のデバイス。
(態様50)
前記FETが、ナノワイヤトランジスタである、態様42又は43に記載のデバイス。
(態様51)
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記長さに少なくとも部分的に直交する方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記幅又は前記高さの少なくとも約10倍である、態様50に記載のデバイス。
(態様52)
前記FETが、ナノシートトランジスタである、態様42又は43に記載のデバイス。
(態様53)
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記長さに少なくとも実質的に直交する方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも部分的に直交する方向に沿った幅を有し、前記長さが、前記高さの少なくとも約5倍であり、前記幅が、前記高さの少なくとも約5倍である、態様52に記載のデバイス。
(態様54)
前記多孔質構造体が、SiCOHフィルムを含む、態様43に記載のデバイス。
(態様55)
前記シスウェルと前記中央ウェルとの間に位置付けられた膜を更に備え、前記第1のナノスケール開口部が、前記膜を通って延在する、態様42又は43に記載のデバイス。
(態様56)
前記膜が、脂質及び脂質の生体模倣同等物からなる群から選択される、態様55に記載のデバイス。
(態様57)
前記第1のナノスケール開口部が、前記膜において配置された、ポリヌクレオチドナノポア、ポリペプチドナノポア、又はカーボンナノチューブを通って延在する、態様55に記載のデバイス。
(態様58)
前記膜が、合成膜であり、前記第1のナノスケール開口部が、固体状態ナノポアである、態様55に記載のデバイス。
(態様59)
前記ゲート酸化物層が、約1~約10nmの厚さを有する、態様42又は43に記載のデバイス。
(態様60)
前記ゲート酸化物層が、約2~約4nmの厚さを有する、態様42又は43に記載のデバイス。
(態様61)
前記デバイスが、ナノポアシーケンサを含む、態様42又は43に記載のデバイス。
(態様62)
態様61に記載の複数のナノポアシーケンサのアレイであって、
前記複数のナノポアシーケンサの各々が、共通のシス電極及び共通のトランス電極を共有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極及び別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、共通のシス電極を共有し、別個のトランス電極を有するか、又は
前記複数のナノポアシーケンサの各々が、別個のシス電極を有し、共通のトランス電極を共有する、アレイ。
(態様63)
態様42又は43に記載のデバイスを使用する方法であって、前記方法が、
前記デバイスの前記シスウェル、前記トランスウェル、及び前記中央ウェルの各々に電解質を導入することと、
前記シス電極と前記トランス電極との間に電圧バイアスを印加することであって、前記第1のナノスケール開口部の電気抵抗が、前記第1のナノスケール開口部でポリヌクレオチドにおける塩基の同一性に応答して変化し、前記中央ウェルにおける前記電解質の電位が、前記第1のナノスケール開口部の電気抵抗の変動に応答して変化する、印加することと、
前記ポリヌクレオチドにおける塩基を同定するために、前記第1のナノスケール開口部で前記ポリヌクレオチドにおける前記塩基の関数として前記FETの応答を測定することと、を含む、方法。
(態様64)
前記FETの前記応答を測定することが、
ソース-ドレイン電流、又は
前記ソース、前記ドレイン、若しくは前記ソース及び前記ドレインの両方での電位、又は
前記チャネルの抵抗、又は
それらの任意の組み合わせを測定することを含む、態様63に記載の方法。
(態様65)
電気化学反応が、前記金属構造体の前記少なくとも1つの流体的に露出された表面では生じない、態様63に記載の方法。
【外国語明細書】