特開2025-139257 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ キヤノン株式会社の特許一覧

特開2025-139257発光装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025139257

(43)【公開日】2025-09-26

(54)【発明の名称】発光装置

(51)【国際特許分類】

G09F 9/30 20060101AFI20250918BHJP

G09F 9/302 20060101ALI20250918BHJP

H10K 59/12 20230101ALI20250918BHJP

H10K 59/65 20230101ALI20250918BHJP

H10K 50/858 20230101ALI20250918BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 365

G09F9/302 C

H10K59/12

H10K59/65

H10K50/858

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2024038092

(22)【出願日】2024-03-12

(71)【出願人】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100126240

【弁理士】

【氏名又は名称】阿部琢磨

(74)【代理人】

【識別番号】100223941

【弁理士】

【氏名又は名称】高橋佳子

(74)【代理人】

【識別番号】100159695

【弁理士】

【氏名又は名称】中辻七朗

(74)【代理人】

【識別番号】100172476

【弁理士】

【氏名又は名称】冨田一史

(74)【代理人】

【識別番号】100126974

【弁理士】

【氏名又は名称】大朋靖尚

(72)【発明者】

【氏名】秋山貴弘

(72)【発明者】

【氏名】坪井宏政

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC35

3K107CC36

3K107EE04

3K107EE29

3K107EE61

3K107EE63

3K107EE68

3K107FF15

3K107HH04

3K107HH05

5C094AA05

5C094AA15

5C094BA03

5C094BA27

5C094CA20

5C094DA13

5C094DB01

5C094FA01

5C094FA02

5C094HA08

(57)【要約】

【課題】画素駆動回路を構成するトランジスタが、より小さい領域に配置された発光装置を提供する。
【解決手段】一様態は、隣り合う副画素の駆動トランジスタのゲートが、第１方向において重ならないように配され、該副画素と第２方向で隣り合う副画素においても、駆動トランジスタのゲートが、第１方向において重ならないように配されている発光装置。
【選択図】図４

【特許請求の範囲】

【請求項1】

それぞれ複数の副画素を有する、複数の画素を有し、
前記複数の画素は、第１方向において互いに隣接する第１画素及び第２画素と、前記第１方向において互いに隣接する第３画素及び第４画素と、を含み、
前記第１画素及び前記第２画素は、前記第１方向と交差する第２方向において、前記第３画素及び前記第４画素と隣接し、
前記複数の副画素はそれぞれ、基板の主面の上に配された発光素子と、前記発光素子に接続された駆動トランジスタと、前記駆動トランジスタに接続された書き込みトランジスタと、前記駆動トランジスタのソースまたはドレインの一方とゲートとの間に配される第１容量素子と、を有し、
前記複数の副画素は、第１副画素及び第２副画素を含み、
前記第１副画素及び前記第２副画素それぞれにおいて、前記主面に対する平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記書き込みトランジスタのゲートより大きく、
前記第１画素の前記第１副画素と前記第２画素の前記第２副画素は、前記第１方向において隣接し、
前記第３画素の前記第１副画素と前記第４画素の前記第２副画素は、前記第１方向において隣接し、
前記第１方向において、前記第１画素の前記第１副画素の前記駆動トランジスタのゲートと前記第２画素の前記第２副画素の前記駆動トランジスタのゲートは、互いに重ならず、
前記第１方向において、前記第３画素の前記第１副画素の前記駆動トランジスタのゲートと前記第４画素の前記第２副画素の前記駆動トランジスタのゲートは、互いに重ならない発光装置。

【請求項2】

前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素において、前記第１副画素の前記駆動トランジスタの前記ゲートと、前記第３副画素の前記駆動トランジスタの前記ゲートは、前記第１方向において重ならず、
前記第１画素において、前記第３副画素の前記駆動トランジスタの前記ゲートと、前記第２副画素の前記駆動トランジスタの前記ゲートは、前記第１方向において重ならない請求項１に記載の発光装置。

【請求項3】

前記第１画素及び前記第２画素において、前記駆動トランジスタのソースからドレインに向かう方向は、同じ方向である請求項１に記載の発光装置。

【請求項4】

前記複数の副画素は、それぞれ、第１電源配線と前記駆動トランジスタの間に配された発光制御トランジスタと、前記発光制御トランジスタのソースとドレインの間に配された第２容量素子と、を有し、
前記第１画素及び前記第２画素において、前記平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記発光制御トランジスタのゲートより大きい請求項１に記載の発光装置。

【請求項5】

前記第１画素及び前記第２画素に含まれる書き込みトランジスタのゲートは、前記第１方向において、少なくとも一部重なっている請求項１に記載の発光装置。

【請求項6】

前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素の前記第１副画素の前記発光制御トランジスタのゲートは、前記第１方向において、前記第２画素の前記第３副画素の前記発光制御トランジスタのゲートと、少なくとも一部重なっている請求項４に記載の発光装置。

【請求項7】

前記複数の副画素は、それぞれ、ソース及びドレインの一方が、前記発光素子及び前記発光制御トランジスタに接続され、前記ソース及び前記ドレインの他方が第２電源配線に接続された、リセットトランジスタを有する請求項４に記載の発光装置。

【請求項8】

前記第１画素及び前記第２画素において、前記平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記リセットトランジスタのゲートより大きい請求項７に記載の発光装置。

【請求項9】

前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素の前記第１副画素の前記駆動トランジスタの前記ゲートは、前記第１方向において、前記第１画素の前記第３副画素の発光制御トランジスタのゲートと、前記第２画素の前記第２副画素の前記発光制御トランジスタのゲートの間に配されている請求項７に記載の発光装置。

【請求項10】

前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素の前記第１副画素の前記発光制御トランジスタのゲートは、前記第１方向において、前記第１画素の前記第３副画素の書き込みトランジスタのゲートと、前記第１画素の前記第１副画素の前記書き込みトランジスタのゲートの間に配されている請求項７に記載の発光装置。

【請求項11】

前記第１画素の前記第１副画素において、前記駆動トランジスタのゲートは、前記第２方向において、前記発光制御トランジスタのゲートと前記リセットトランジスタのゲートの間に配されている請求項７に記載の発光装置。

【請求項12】

前記第２画素の前記第２副画素の前記リセットトランジスタのゲートは、前記第２方向において、前記第１画素の前記第１副画素の前記リセットトランジスタのゲートと少なくとも一部が重なる請求項１１に記載の発光装置。

【請求項13】

複数のレンズを有する光学部と、前記光学部を通過した光を受光する撮像素子と、前記撮像素子が撮像した画像を表示する表示部と、を有し、
前記表示部は請求項１乃至１２のいずれか一項に記載の発光装置を有することを特徴とする光電変換装置。

【請求項14】

請求項１乃至１２のいずれか一項に記載の発光装置を有する表示部と、前記表示部が設けられた筐体と、前記筐体に設けられ、外部と通信する通信部と、を有することを特徴とする電子機器。

【請求項15】

撮像装置及び表示部が配されたレンズと、制御装置を有し、
前記表示部には、請求項１乃至１２のいずれか一項に記載の発光装置が配され、
前記制御装置は、前記撮像装置と前記発光装置の動作を制御することを特徴とする眼鏡。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、発光装置に関するものであり、例えば、有機ＥＬ素子を有する発光装置に関する。

【背景技術】

【0002】

特許文献１には、半導体基板にアレイ状に配置されている駆動回路を含む駆動回路アレイ基板と、駆動回路上部にアレイ状に配置され当該駆動回路によって駆動される発光素子とを有する表示装置が開示されている。特許文献１では、基板のウェルタップを複数の駆動回路の一部に設けることにより、駆動回路アレイを高精細化することが開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－１６４２１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

発光装置における画素の微細化に伴い、画素駆動回路を構成するトランジスタをより小さい領域に配置することが求められる。特許文献１では、トラジスタの配置については、何ら検討されていない。

【課題を解決するための手段】

【0005】

本実施形態の一様態は、それぞれ複数の副画素を有する、複数の画素を有し、前記複数の画素は、第１方向において互いに隣接する第１画素及び第２画素と、前記第１方向において互いに隣接する第３画素及び第４画素と、を含み、前記第１画素及び前記第２画素は、前記第１方向と交差する第２方向において、前記第３画素及び前記第４画素と隣接し、前記複数の副画素はそれぞれ、基板の主面の上に配された発光素子と、前記発光素子に接続された駆動トランジスタと、前記駆動トランジスタに接続された書き込みトランジスタと、前記駆動トランジスタのソースまたはドレインの一方とゲートとの間に配される第１容量素子と、を有し、前記複数の副画素は、第１副画素及び第２副画素を含み、前記第１副画素及び前記第２副画素それぞれにおいて、前記主面に対する平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記書き込みトランジスタのゲートより大きく、前記第１画素の前記第１副画素と前記第２画素の前記第２副画素は、前記第１方向において隣接し、前記第３画素の前記第１副画素と前記第４画素の前記第２副画素は、前記第１方向において隣接し、前記第１方向において、前記第１画素の前記第１副画素の前記駆動トランジスタのゲートと前記第２画素の前記第２副画素の前記駆動トランジスタのゲートは、互いに重ならず、前記第１方向において、前記第３画素の前記第１副画素の前記駆動トランジスタのゲートと前記第４画素の前記第２副画素の前記駆動トランジスタのゲートは、互いに重ならない発光装置に関する。

【発明の効果】

【0006】

発光装置の画素駆動回路を微細化し、発光装置の高精細化や小型化を実現できる。

【図面の簡単な説明】

【0007】

【図1】実施の形態に係る発光装置の一部の一例のシステム図

【図2】実施の形態に係る発光装置の副画素の一例の回路図

【図3】本発明の実施の形態に係るトランジスタの一例の平面図

【図4】実施の形態１に係る発光装置の一部の一例の平面図

【図5】実施の形態２に係る発光装置の一部の一例の平面図

【図6】実施の形態３に係る発光装置の副画素の一例の回路図

【図7】実施の形態３に係る発光装置の一部の一例の平面図

【図8】実施の形態４に係る発光装置の副画素の一例の回路図

【図9】実施の形態４に係る発光装置の一部の一例の平面図

【図10】実施の形態に係る発光装置の上層における副画素の一例の外縁を説明するための平面図

【図11】実施の形態４に係る発光装置の一部の一例の断面図

【図12】実施の形態５に係る表示装置の画素の一例を表す概略断面図である。

【図13】実施の形態５に係る表示装置の一例を表す模式図である。

【図14】（ａ）実施の形態５に係る撮像装置の一例を表す模式図である。（ｂ）実施の形態５に係る電子機器の一例を表す模式図である。

【図15】（ａ）実施の形態に係る表示装置の一例を表す模式図である。（ｂ）折り曲げ可能な表示装置の一例を表す模式図である。

【図16】（ａ）実施の形態に係るウェアラブルデバイスの一例を示す模式図である。（ｂ）実施の形態に係るウェアラブルデバイスの一例で、撮像装置を有する形態を示す模式図である。

【発明を実施するための形態】

【0008】

以下、図面を参照しながら本実施の形態に係る発光装置について説明する。尚、以下の実施の形態は、いずれも本実施の形態の一例を示すものであり、数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、本発明を限定するものではない。

【0009】

［実施の形態１］
以下では、発光素子の一例である有機発光素子の電極（ここではアノード）に駆動トランジスタが接続され、トランジスタが全てＰ型トランジスタである場合について説明するが、本実施の形態の発光装置はこれに限定されない。極性、及び導電型が全て逆であってもよく、一部が逆であっても良い。例えば、駆動トランジスタがＰ型トランジスタであり、他のトランジスタがＮ型トランジスタであってもよく、適宜、導電型と極性に合わせて、供給される電位や接続を変更すれば良い。また、各図面において同じ符号が付されている部分は、同じ部位または同様の機能を有する部分を指す。

【0010】

図１は、本実施の形態に係る発光装置の一部の一例の概略を示すシステム図である。図１に示すように、発光装置１００の一例である有機ＥＬ表示装置は、画素アレイ部１０３と、画素アレイ部１０３の周辺に配置された駆動部と、を有する。画素アレイ部１０３は、行列状に２次元配置された複数の画素１０１を有し、各画素１０１は、複数の副画素１０２を有する。

【0011】

ここでは、１つの画素１０１が、第１副画素１０２Ａ、第２副画素１０２Ｂ、及び第１副画素１０２Ａと第２副画素１０２Ｂの間に配される第３副画素１０２Ｃを有する例を示す。なお、本明細書において、ある部材や部分を総称して記載する場合は参照番号を、その部材や部分のうち特定のものを区別して記載する場合は参照番号の後に文字Ａ、Ｂ等を付して記載する。

【0012】

駆動部は、各画素１０１（副画素１０２）を駆動するための回路である。例えば、駆動部としては、垂直走査回路１０４、及び信号出力回路１０５を有する。画素アレイ部１０３において、行方向に沿って、第１走査線１０６が、画素行ごとに配されている。また、列方向に沿って、信号線１０７が、画素列ごとに配されている。

【0013】

第１走査線１０６は、垂直走査回路１０４において、対応する行の出力端に接続されている。また、信号線１０７は、信号出力回路１０５の出力端に接続されている。垂直走査回路１０４は、画素アレイ部１０３の各画素１０１（副画素１０２）への映像信号の書き込み時において、第１走査線１０６に書き込み制御信号を供給する。信号出力回路１０５は、外部から供給されるデジタルの表示データに応じた電圧を有する輝度信号を出力する。

【0014】

図２は、図１の発光装置が有する副画素１０２の一例の回路図である。図２に示すように、副画素１０２は、有機発光素子等の発光素子２００、駆動トランジスタ２０１、書き込みトランジスタ２０３、及び容量素子２０５を有する。発光素子２００は、陽極と陰極の電極間に発光層を含む有機層を有する。有機層は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層の１つまたは多数を適宜有していても良い。

【0015】

駆動トランジスタ２０１及び書き込みトランジスタ２０３はそれぞれＭＯＳＦＥＴであり、制御信号は走査線１０６ｂを介して書き込みトランジスタ２０３のゲートに入力される。駆動トランジスタのソースは電源電位Ｖｄｄを供給する電源配線２０７（第１電源配線）に接続される。発光素子２００の一方の電極（ここではカソード）は、電源電位Ｖｓｓを供給する電源配線２０８に接続される。

【0016】

信号線１０７は、書き込みトランジスタ２０３のソースに接続され、書き込みトランジスタ２０３がＯＮ状態となった瞬間に、信号線１０７の電圧値が駆動トランジスタ２０１のゲートに入力される。

【0017】

この信号電圧に依存して駆動トランジスタ２０１のソース―ドレイン間電流値が決まり、発光素子２００の発光輝度が制御される。駆動トランジスタ２０１のドレインは発光素子２００のアノードに接続される。また、容量素子２０５（第１容量素子）は駆動トランジスタ２０１のゲート－ソース間に接続される。

【0018】

すなわち、本実施の形態において、副画素１０２はそれぞれ、基板の主面の上に配された発光素子２００と、発光素子２００に接続された駆動トランジスタ２０１とを有する。また、副画素１０２は、駆動トランジスタ２０１に接続された書き込みトランジスタ２０３と、駆動トランジスタ２０１のソースまたはドレインの一方（ここではソース）とゲートとの間に配される容量素子２０５（第１容量素子）と、を有する。

【0019】

図３を用いて本明細書におけるゲートの定義について説明する。図３はトランジスタの一例であるＭＯＳＦＥＴの上面図である。本明細書において、ゲート１２５は、基板の主面（発光素子２００が配される側の面）に対する平面視においてゲート１２５を構成する導電層１２３とトランジスタの活性領域１２４とが重なる部分を指す。ゲートを構成する導電層１２３は例えばポリシリコンを用いて形成することができる。また、基板としては、例えば半導体基板を用いることができる。また、配線、電極、半導体基板等は、適宜コンタクトプラグＣＰを介して接続されていてもよい。

【0020】

図４に本実施の形態における画素アレイ部１０３の一部が有するトランジスタの平面図を示す。画素アレイ部１０３は、複数の画素１０１を有する。複数の画素１０１は、第１方向Ｘにおいて互いに隣接する第１画素１６０及び第２画素１７０と、第１方向Ｘにおいて互いに隣接する第３画素１８０及び第４画素１９０と、を含む。

【0021】

第１画素１６０及び第２画素１７０は、第１方向Ｘと交差する第２方向Ｙにおいて、第３画素１８０及び第４画素１９０と隣接している。ここで、第１方向Ｘと第２方向Ｙは垂直に交差する例を示すが、本実施の形態の画素１０１の配列はこれに限定されない。

【0022】

また、第１画素１６０、第２画素１７０、第３画素１８０、及び第４画素１９０は、それぞれ第１副画素、第２副画素、及び第３副画素を有する。これら画素内の副画素については、同様の部分の説明は適宜省略する。

【0023】

第１画素１６０は、第１副画素６１０２Ａ、第２副画素６１０２Ｂ、及び第３副画素６１０２Ｃを有し、第２画素１７０は、第１副画素７１０２Ａ、第２副画素７１０２Ｂ、及び第３副画素７１０２Ｃを有する。また、第３画素１８０は、第１副画素８１０２Ａ、第２副画素８１０２Ｂ、及び第３副画素８１０２Ｃを有し、第４画素１９０は、第１副画素９１０２Ａ、第２副画素９１０２Ｂ、及び第３副画素９１０２Ｃを有する。

【0024】

ここでは、第１画素１６０の第１副画素６１０２Ａと第２画素１７０の第２副画素７１０２Ｂが隣接し、第３画素１８０の第１副画素８１０２Ａと第４画素１９０の第２副画素９１０２Ｂが隣接している。

【0025】

以下、主に第１画素１６０を用いて説明を行うが、その他の画素についても、記載がない限り同様の構成、機能、材料、効果等を有する。

【0026】

図４の、第１画素１６０の第１副画素における駆動トランジスタ１６１Ａ及び書き込みトランジスタ１６３Ａは、図２の駆動トランジスタ２０１及び書き込みトランジスタ２０３に相当する。

【0027】

駆動トランジスタ１６１Ａと書き込みトランジスタ１６３Ａは、例えば絶縁体で分離される。書き込みトランジスタ１６３Ａのドレインと駆動トランジスタ１６１Ａのゲート１６５は、図２の回路図に示すように同一節点であるため配線で導通される。基板の主面に対する平面視において、駆動トランジスタ１６１Ａのゲートは、書き込みトランジスタ１６３Ａのゲートより大きい。他の副画素の画素駆動回路を構成する駆動トランジスタ、書き込みトランジスタも同様の関係である。なお、本明細書において、平面視において部材Ａが大きいとは、平面視における部材Ａの外形の面積が大きいことを指す。

【0028】

図４は、基板の主面に対する平面視であり、基板の主面の上に、ゲート電極となる導電層（ポリシリコンを含む）、及び配線層が積層されている。図２に示す副画素１０２の画素駆動回路は、これらの電極、配線、及びコンタクトプラグ等によって構成される。なお、図４では、図２の回路図に示す結線（配線、コンタクトプラグ）の一部は省略されている。

【0029】

本実施の形態では、第１方向Ｘにおいて、第１画素１６０の第１副画素６１０２Ａの駆動トランジスタ１６１Ａのゲート１６５Ａと第２画素１７０の第２副画素の前記駆動トランジスタ１７１Ｂのゲート１７５Ｂは、互いに重ならないよう配されている。また、第３画素１８０の第１副画素８１０２Ａの駆動トランジスタ１８１Ａのゲート１８５Ａと、第４画素１９０の第２副画素９１０２Ｂの駆動トランジスタ１９１Ｂのゲート１９５Ｂは、第１方向Ｘにおいて、互いに重ならないよう配されている。

【0030】

このように、基板の主面に対する平面視において、大きな面積を有する駆動トラジスタのゲートが、互いに隣接する画素間で、第１方向において重ならないように配されることで、画素駆動回路を小さい面積に密に配設することができる。

【0031】

また、ポリシリコンは、製造ばらつきを考慮すると、配線に比べ、他の素子との間の間隔を大きくとる必要がある。したがって、ポリシリコンで形成される駆動トランジスタのゲート同士の間隔は、配線同志の間隔より大きくする必要がある。よって、互いに隣接する駆動トランジスタのゲートが第１方向Ｘにおいて重ならないように配することで、より効果的に画素駆動回路の素子を密に配置することができる。言い換えれば、画素駆動回路の面積を小さくしても、駆動トランジスタのゲートと他の素子との間隔を十分にとれるためゲートを構成するポリシリコンの加工ばらつきなどの製造工程に起因する副画素の特性ばらつきを抑制することができる。

【0032】

また、上記互いに隣接する副画素を有する行と、第２方向Ｙにおいて隣接する副画素の行においても、駆動トラジスタのゲートが、隣接する異なる画素間で第１方向において重ならないように配置することが好ましい。このような構成とすることで、画素駆動回路を小さい面積に、より密に配設することができる。複数の画素行で駆動トランジスタのゲートが第１方向において重ならないことで、トランジスタを密に配置することができ、画素駆動回路をより小さい面積に密に配置することができる。

【0033】

また、第１画素１６０内の隣接する副画素の駆動トランジスタのゲートが第１方向Ｘにおいて重ならないように配されていてもよい。例えば、第１副画素６１０２Ａの駆動トランジスタ１６１Ａのゲート１６５Ａと第３副画素６１０２Ｃの駆動トランジスタ１６１Ｃのゲート１６５Ｃとが、第１方向において重ならないように配される。これにより、副画素の画素駆動回路を小さい面積に密に配設することができる。また、ゲートを構成するポリシリコンの加工ばらつきなどの製造工程に起因する特性ばらつきを抑制することができる。

【0034】

このように、二次元状に並んだ複数の副画素において、基板の主面に対する平面視において、駆動トラジスタのゲートを第１方向Ｘにおいて重ならないように配する（互い違いに配する）。これにより、複数の副画素の画素駆動回路を、密に配置することができ、よって、発光装置を高精細化または小型化することができる。

【0035】

本実施の形態の構成を用いることで、画素内、画素間において、互いに隣接する副画素間における駆動トランジスタのゲートを最密に配置することが可能になる。駆動トランジスタのゲートは、平面視において、画素駆動回路の構成要素の中で大きな割合を占める。よって、駆動トランジスタのゲートを密に配置することで、画素駆動回路も密に配置することができる。また、同じ面積の場合には、駆動トランジスタのゲートと他の素子との間の間隔を十分にとれるため、製造工程に起因する副画素の特性のばらつきを抑制することができる。

【0036】

図４において、第１画素１６０及び第２画素１７０に配される駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。また、第３画素１８０と第４画素１９０に配される駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。更に、第１画素１６０乃至第４画素１９０に配される駆動トランジスタのソースからドレインに向かう方向が、同じ方向であってもよい。このような構成とすることで、駆動トランジスタの特性バラつきを低減することができる。

【0037】

［実施の形態２］
図５を用いて発光装置が有する副画素の別の例について説明する。実施の形態１と同様の構成、性質、機能、材料、効果の部分については、説明を適宜省略する。

【0038】

図５に本実施の形態における画素駆動回路が有するトランジスタの平面図を示す。第１画素２６０、第２画素２７０、第３画素２８０、及び第４画素２９０は、それぞれ実施の形態１の第１画素１６０、第２画素１７０、第３画素１８０、及び第４画素１９０に相当する。

【0039】

よって、例えば、複数の画素は、第１方向Ｘにおいて互いに隣接する第１画素２６０及び第２画素２７０と、第１方向Ｘにおいて互いに隣接する第３画素２８０及び第４画素２９０と、を含む。また、第１画素２６０及び第２画素２７０は、第１方向Ｘと交差する第２方向Ｙにおいて、第３画素１８０及び第４画素１９０と隣接している。ここで、第１方向Ｘと第２方向Ｙは直交せず、９０°より小さい角度で交差していても良い。

【0040】

第１画素２６０は、第１副画素６２０２Ａ、第２副画素６２０２Ｂ、及び第３副画素６２０２Ｃを有する。第２画素２７０、第３画素２８０、及び第４画素２９０も同様に、第１副画素、第２副画素、及び第３副画素を有する。ウェルコンタクトＷＣ２を介して、半導体基板にウェル電位が供給されている。

【0041】

これら画素内の副画素については、同様の部分の説明は適宜省略する。また、画素の配置や画素内の副画素の配置、構成について、実施の形態１と同様の部分については、説明を適宜省略する。

【0042】

以下、主に第１画素２６０を用いて説明を行うが、その他の画素についても、記載がない限り、同様の構成、材料、性質、機能、効果等を有する。

【0043】

図５の駆動トランジスタ２６１Ａは、図２の駆動トランジスタ２０１及び図４の駆動トランジスタ１６１Ａに相当する。また、図５の書き込みトランジスタ２６３Ａは、図２の書き込みトランジスタ２０３及び図４の書き込みトランジスタ１６３Ａに相当する。

【0044】

駆動トランジスタ２６１Ａと書き込みトランジスタ２６３Ａは絶縁体で分離される。書き込みトランジスタ２６３Ａのドレインと駆動トランジスタ２６１Ａのゲートは、配線で導通される。基板としては、例えば半導体基板を用いることができ、コンタクト２６０を介して、半導体基板のウェルに電位が供給される。図５は基板の主面に対する平面視である。

【0045】

画素２６０が有する第１副画素６２０２Ａ、第２副画素６２０２Ｂ、及び第３副画素６２０２Ｃは、それぞれ異なる色の発光素子を有していても良い。例えば、駆動トランジスタ２６１Ａと書き込みトランジスタ２６３Ａで赤色を発光させる発光素子を駆動し、駆動トランジスタ２６１Ｂと書き込みトランジスタ２６３Ｂで緑色を発光させる発光素子を駆動してもよい。また、駆動トランジスタ２６１Ｃと書き込みトランジスタ２６３Ｃで青色を発光させる発光素子を駆動してもよい。

【0046】

副画素の画素駆動回路において、駆動トランジスタのゲートが平面視において最も大きい。図５において、副画素の駆動回路の駆動トランジスタのゲートと、隣接する副画素の画素駆動回路の駆動トランジスタのゲートが、第１方向Ｘにおいて重ならないように配されている。隣接する副画素同士が１つの画素内にある場合だけでなく、異なる画素間にあっても同様に、隣接する副画素の駆動トランジスタのゲートが第１方向において重ならない位置に配されている。

【0047】

これにより、それぞれの副画素を駆動する画素駆動回路を小さい面積に密に配することができる。また、ゲートがポリシリコンで構成される場合、実施の形態１に記載の通り、画素駆動回路の面積を小さくしても、ゲート間の間隔を十分にとることができる。よって、ゲートを構成するポリシリコンの加工ばらつきなどの製造工程に起因する特性ばらつきを抑制することができる。

【0048】

また、上記互いに隣接する副画素を有する行と、第２方向Ｙにおいて隣接する副画素の行においても、駆動トラジスタのゲートが、隣接する異なる画素間で第１方向において重ならないように配置することが好ましい。このような構成とすることで、画素駆動回路を小さい面積に、より密に配設することができる。複数の画素行で駆動トランジスタのゲートが第１方向において重ならないことで、トランジスタを密に配置することができ、効果的に画素駆動回路をより小さい面積に密に配置することができる。

【0049】

すなわち、二次元状に並んだ複数の副画素において、基板の主面に対する平面視において、駆動トラジスタのゲートを第１方向Ｘにおいて重ならないように配する（互い違いに配する）。これにより、複数の副画素の画素駆動回路を、密に配置することができ、よって、発光装置を高精細化または小型化することができる。

【0050】

より具体的に構成を説明する。例えば、第１画素２６０において、第１副画素６２０２Ａの駆動トランジスタ２６１Ａはゲート２６５Ａを有し、第２副画素６２０２Ｂの駆動トランジスタ２６１Ｂはゲート２６５Ｂを有する。また、第１副画素６２０２Ａと第２副画素６２０２Ｂの間に配される第３副画素６２０２Ｃの駆動トランジスタ２６１Ｃはゲート２６５Ｃを有する。

【0051】

この時、隣り合う第１副画素６２０２Ａと第３副画素６２０２Ｃがそれぞれ有する駆動トランジスタのゲート２６１Ａとゲート２６１Ｃは、第１方向Ｘにおいて、重ならない位置に配される。更に、隣り合う第３副画素６２０２Ｃと第２副画素６２０２Ｂがそれぞれ有する駆動トランジスタのゲート２６１Ｃとゲート２６１Ｂは、第１方向Ｘにおいて、重ならない位置に配される。

【0052】

また、第１画素２６０と隣り合う第２画素２７０においては、第１副画素６２０２Ａと隣り合う第２副画素７２０２Ｂは、駆動トランジスタ２７１Ｂを有し、駆動トランジスタ２７１Ｂはゲート２７５Ｂを有する。この時、隣り合う第１画素２６０の第１副画素６２０２Ａと、第２画素２７０の第２副画素７２０２Ｂとがそれぞれ有する駆動トランジスタのゲート２６１Ａとゲート２７１Ｂは、第１方向Ｘにおいて、重ならない位置に配される。説明は省略するが、他の互いに隣り合う副画素間についても、同様の構成となっていてもよい。

【0053】

図５に示す第１画素２６０乃至第４画素２９０が有する駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。例えば、第１画素２６０及び第２画素２７０が有する駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。ここで、同じ方向とは、実質的に同じ方向であればよく、製造時の誤差等による方向のズレがある場合も含む。

【0054】

具体的には、駆動トランジスタ２６１Ａのソース２６７Ａからドレイン２６８Ａに向かう方向と、駆動トランジスタ２６１Ｂのソース２６７Ｂからドレイン２６８Ｂに向かう方向は同じ方向である。同様に、駆動トランジスタ２６１Ａのソース２６７Ａからドレイン２６８Ａに向かう方向と、駆動トランジスタ２６１Ｃのソース２６７Ｃからドレイン２６８Ｃに向かう方向は同じ方向である。更に、駆動トランジスタ２６１Ａのソース２６７Ａからドレイン２６８Ａに向かう方向と、駆動トランジスタ２７１Ｃのソース２７７Ｃからドレイン２７８Ｃに向かう方向は同じ方向である。ここでは説明を省略するが、他の副画素についても、同様の構成であってもよい。

【0055】

異なる副画素の駆動トランジスタが、ソースからドレインに向かう方向が同じになるように配置されていることにより、製造ばらつきが特性ばらつきに現れにくい構成とすることができる。よって、本実施の形態の構成とすることで、画素駆動回路のトランジスタをより小さい領域に配置しつつ、製造ばらつきが特性ばらつきに現れにくい構成とすることができる。

【0056】

また、図５の１つの画素を構成する３つの副画素の中で、１つの副画素の駆動トランジスタ２０１のゲートの幅及び長さの少なくとも１つが、他の２つの副画素の駆動トランジスタのゲートの幅及び長さの少なくとも該１つよりも大きくてもよい。

【0057】

発光素子は、例えば、１画素において、赤、緑、青の三色の光を出射するように構成されるが、特に輝度において、緑光源の比視感度が高いことが知られている。したがって、緑光源のばらつき特性が発光装置の輝度ばらつき特性に与える影響が大きい。緑色の光を出射する副画素の駆動トランジスタ２０１のゲートの幅及び長さの少なくとも１つを大きくすることにより、製造ばらつきを抑制することができる。

【0058】

図５において、副画素６２０２Ｃは緑色光を出射する副画素であり、副画素６２０２Ａ及び副画素６２０２Ｂは、それぞれ、赤色または青色の互いに異なるいずれか一方の光を出射する副画素である。この画素２６０において、駆動トランジスタ２６１Ｃのゲート２６５Ｃが、他の副画素の駆動トランジスタ２６１Ａ、２６１Ｂのゲート２６５Ａ、２６５Ｂの幅及び長さよりも大きい。

【0059】

これにより、駆動トランジスタ２６１Ｃで駆動する発光素子の輝度ばらつきを小さくすることができ、最も影響の大きい緑色の副画素における輝度ばらつきを小さくできる。よって、発光装置としての輝度ばらつき特性を抑制する効果を有する。一方、青色及び赤色の光を出射する副画素の駆動トランジスタ２６１Ａ及び２６１Ｂのゲートは、駆動トランジスタ２６１Ｃのゲートよりも小さいため、画素２６０が大きくなるのを抑制することができる。

【0060】

ただし、本実施の形態においては必ずしも緑光源に最大のゲートの駆動トランジスタを有する画素駆動回路を配する必要はなく、赤光源でも、青光源であってもよい。また３つの副画素の駆動トランジスタのゲートの幅および長さはすべて同じであってもよい。

【0061】

上述のように、画素駆動回路の駆動トランジスタのゲートの幅および長さは必ずしも副画素間で一致している必要はない。しかし、当該ゲートの幅と長さの比を等しくしておくことにより、トランジスタの電流－電圧特性を近いものにすることが可能になる。よって、副画素毎のトランジスタの特性ばらつきに起因する発光むら等を低減することができる。なお、本明細書において、等しい長さとは、実質的に長さが等しいことを指し、製造上の誤差を含む。

【0062】

また、図５では書き込みトランジスタ２６３を隣接する副画素の書き込みトランジスタ２６３と第１方向Ｘにおいて、少なくとも一部が重なるように配されている。例えば、第１画素２６０において、第２副画素６２０２Ｂの書き込みトランジスタ２６３Ｂと、第３副画素６２０２Ｃの書き込みトランジスタ２６３Ｃは、第１方向Ｘにおいて、少なくとも一部が重なっている。また、第１副画素６２０２Ａの書き込みトランジスタ２６３Ａと、第３副画素６２０２Ｃの書き込みトランジスタ２６３Ｃは、第１方向Ｘにおいて少なくとも一部が重なっている。

【0063】

本実施の形態では、書き込みトランジスタ２６３Ａ、２６３Ｂ、及び２６３Ｃは、同じ走査線１０６ｂで動作させるため、少なくとも一部が一方向において重なるように配されることで、集積効率が高まる。また走査線１０６ｂを引き回す必要がないため、走査線１０６ｂを、平易に、かつ低抵抗、低用量に配置することができる。

【0064】

第１画素２６０について説明したが、図５に示すように、第２画素２７０、第３画素２８０、及び第４画素２９０においても、同様の構成とすることで、上記効果を奏することができる。また、第１方向Ｘにおいて隣接している第１画素２６０と第２画素２７０の有する書き込みトランジスタ２６３が、第１方向Ｘにおいて、互いに少なくとも一部重なる位置に配されていてもよい。これにより、より上記効果を奏することができる。

【0065】

［実施の形態３］
図６及び図７を用いて本発明の発光装置の実施の形態３について説明する。実施の形態１または実施の形態２と同様の構成、性質、材料、機能、効果等の部分については、説明を適宜省略する。

【0066】

図６に本実施の形態における副画素１０２の回路図を示す。副画素１０２は、有機発光素子である発光素子３００と、駆動トランジスタ３０１、発光制御トランジスタ３０２、及び書き込みトランジスタ３０３の３つのトランジスタと、容量素子３０５、及び容量素子３０６を有する。これら３つのトランジスタは、例えば、それぞれＭＯＳＦＥＴであってもよい。制御信号は２つの走査線１０６ａおよび１０６ｂを介して発光制御トランジスタ３０２および書き込みトランジスタ３０３のそれぞれのゲートに入力される。

【0067】

信号線１０７は書き込みトランジスタ３０３のソースに接続し、書き込みトランジスタ３０３がＯＮ状態となると、信号線１０７の電圧が駆動トランジスタ３０１のゲートに入力される。この信号電圧に依存して駆動トランジスタ３０１のソース―ドレイン間に流れる電流が決まり、発光素子３００の発光輝度が制御される。電源線３０７および電源線３０８には、発光素子３００の光電変換特性によって決定された電位が供給され、例えば電源線３０７と電源線３０８との電位差を７Ｖとすることができる。

【0068】

本実施の形態の副画素は、実施の形態２の副画素が有する素子に加え、発光制御トランジスタ３０２及び容量素子３０６を有している。従って、簡単のため、適宜、実施の形態２の構成を引用して説明を行う。

【0069】

図６の副画素１０２において、発光制御トランジスタ３０２のドレインと駆動トランジスタ３０１のソースは同電位であり同一節点として配置されている。書き込みトランジスタ３１３のドレインと駆動トランジスタ３１１のゲートは、配線３５１で接続される（図７）。

【0070】

図７は基板の主面に対する平面視であり、図６に記載の電極、配線、及びコンタクトプラグの一部を示す。図６に示す画素１０２の画素回路は、基板の主面の上に配線層が積層され、配線パターン（例えば、金属やポリシリコンを有する）とコンタクトプラグによって構成される。

【0071】

図７に本実施の形態における画素駆動回路のトランジスタの平面図を示す。第１画素３６０、第２画素３７０、第３画素３８０、及び第４画素３９０は、それぞれ実施の形態２の第１画素２６０、第２画素２７０、第３画素２８０、及び第４画素２９０に相当する。

【0072】

よって、例えば、複数の画素は、第１方向Ｘにおいて互いに隣接する第１画素３６０及び第２画素３７０と、第１方向Ｘにおいて互いに隣接する第３画素３８０及び第４画素３９０と、を含む。また、第１画素３６０及び第２画素３７０は、第１方向Ｘと交差する第２方向Ｙにおいて、第３画素３８０及び第４画素３９０と隣接している。ここで、第１方向Ｘと第２方向Ｙは垂直に交差せず、９０°より小さい角で交差していても良い。

【0073】

第１画素３６０は、第１副画素６３０２Ａ、第２副画素６３０２Ｂ、及び第３副画素６３０２Ｃを有する。第２画素３７０、第３画素３８０、及び第４画素３９０も同様に、第１副画素、第２副画素、及び第３副画素を有する。これら画素内の副画素については、同様の部分の説明は適宜省略する。

【0074】

以下、主に第１画素３６０を用いて説明を行うが、その他の画素についても、記載がない限り、第１画素３６０と同様の構成、材料、性質、機能、効果等を有する。

【0075】

図７の駆動トランジスタ３６１Ａは、図５の駆動トランジスタ２６１Ａに相当する。また、図７の書き込みトランジスタ３６３Ａは、図５の書き込みトランジスタ２６３Ａに相当する。図６の画素駆動回路の駆動トランジスタ３０１、発光制御トランジスタ３０２、書き込みトランジスタ３０３は、例えば、図７の第１サブ画素６３０２Ａにおいて、駆動トランジスタ３６１Ａ、発光制御トランジスタ３６２Ａ、書き込みトランジスタ３６３Ａである。ウェルコンタクトＷＣ３を介して、半導体基板にウェル電位が供給されている。

【0076】

図７における基板に対する平面視で、各副画素が有するトランジスタにおいて、駆動トランジスタのゲートが一番大きい。各副画素の画素駆動回路の中で、駆動トランジスタのゲートと、隣接する副画素の画素駆動回路の駆動トランジスタのゲートが、第１方向Ｘにおいて重ならないように配される。隣接する副画素同士が１つの画素内にある場合だけでなく、異なる画素間にあっても同様に、隣接する副画素の駆動トランジスタのゲートが第１方向において重ならない位置に配される。

【0077】

これにより、それぞれの副画素を駆動する画素駆動回路を小さい面積に密に配することができる。また、ゲートがポリシリコンで構成される場合、実施の形態１及び２に記載の通り、画素駆動回路の面積を小さくしても、ゲート間の間隔を十分にとることができる。よって、ゲートを構成するポリシリコンの加工ばらつきなどの製造工程に起因する特性ばらつきを抑制することができる。

【0078】

また、上記互いに隣接する副画素を有する行と、第２方向Ｙにおいて隣接する副画素の行においても、駆動トラジスタのゲートが、隣接する異なる画素間で第１方向において重ならないように配置することが好ましい。このような構成とすることで、画素駆動回路を小さい面積に、より密に配設することができる。複数の画素行で駆動トランジスタのゲートが第１方向において重ならないことで、トランジスタを密に配置することができ、効果的に画素駆動回路をより小さい面積に密に配置することができる。

【0079】

【0080】

なお、本実施形態の画素アレイ部１０３において、互いに隣り合う駆動トランジスタのゲートが第１方向Ｘにおいて重ならないように駆動トランジスタが配された互いに隣り合う副画素が、少なくとも隣り合う２つの行に配されていればよい。これにより、上記効果を奏することができる。画素アレイ部１０３に配される全ての画素１０１が本構成を満たすことで、最も複数の画素回路を密に配することができ好ましいが、一部でも本実施形態の効果は得られる。したがって、例えば、画素アレイ部１０３が、互いに隣り合う駆動トランジスタのゲートが第１方向において重なる位置に配されている副画素を有していても良い。

【0081】

より具体的に構成を説明する。例えば、第１画素３６０において、第１副画素６３０２Ａの駆動トランジスタ３６１Ａはゲート３６５Ａを有し、第２副画素６３０２Ｂの駆動トランジスタ３６１Ｂはゲート３６５Ｂを有する。また、第１副画素６３０２Ａと第２副画素６３０２Ｂの間に配される第３副画素６３０２Ｃの駆動トランジスタ３６１Ｃはゲート３６５Ｃを有する。

【0082】

この時、隣り合う第１副画素６３０２Ａと第３副画素６３０２Ｃがそれぞれ有する駆動トランジスタのゲート３６１Ａとゲート３６１Ｃは、第１方向Ｘにおいて、重ならない位置に配される。更に、隣り合う第３副画素６３０２Ｃと第２副画素６３０２Ｂがそれぞれ有する駆動トランジスタのゲート３６１Ｃとゲート３６１Ｂは、第１方向Ｘにおいて、重ならない位置に配される。

【0083】

また、第１画素３６０と隣り合う第２画素３７０においては、第１副画素６３０２Ａと隣り合う第２副画素７３０２Ｂは、駆動トランジスタ３７１Ｂを有し、駆動トランジスタ３７１Ｂはゲート３７５Ｂを有する。この時、隣り合う第１画素３６０の第１副画素６２０２Ａと、第２画素３７０の第２副画素７３０２Ｂとがそれぞれ有する駆動トランジスタのゲート３６１Ａとゲート３７１Ｂは、第１方向Ｘにおいて、重ならない位置に配される。説明は省略するが、他の互いに隣り合う副画素間についても、同様の構成となっている。

【0084】

基板の主面に対する平面視において、駆動トランジスタ３６１Ａのゲートは、書き込みトランジスタ３６３Ａのゲートより大きい。また、駆動トランジスタ３６１Ａのゲートは、発光制御トランジスタ３６２Ａのゲートより大きい。他の副画素の画素駆動回路を構成する駆動トランジスタ、書き込みトランジスタも同様の関係である。

【0085】

図７に示す第１画素３６０乃至第４画素３９０が有する駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。例えば、第１画素３６０及び第２画素３７０が有する駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。ここで、同じ方向とは、実質的に同じ方向であればよく、製造時の誤差等による方向のズレがある場合も含む。

【0086】

具体的には、駆動トランジスタ３６１Ａのソース３６７Ａからドレイン３６８Ａに向かう方向と、駆動トランジスタ３６１Ｂのソース３６７Ｂからドレイン３６８Ｂに向かう方向は同じ方向である。同様に、駆動トランジスタ３６１Ａのソース３６７Ａからドレイン３６８Ａに向かう方向と、駆動トランジスタ３６１Ｃのソース３６７Ｃからドレイン３６８Ｃに向かう方向は同じ方向である。更に、駆動トランジスタ３６１Ａのソース３６７Ａからドレイン３６８Ａに向かう方向と、駆動トランジスタ３７１Ｃのソース３７７Ｃからドレイン３７８Ｃに向かう方向は同じ方向である。ここでは説明を省略するが、他の副画素についても、同様の構成である。

【0087】

異なる副画素の駆動トランジスタが、ソースからドレインに向かう方向が同じになるように配置されていることにより、製造ばらつきが特性ばらつきに現れにくい構成とすることができる。よって、本実施の形態の構成とすることで、画素駆動回路のトランジスタを最密に配置しつつ、製造ばらつきが特性ばらつきに現れにくい構成とすることができる。

【0088】

また、図７の１つの画素を構成する３つの副画素の中で、１つの副画素の駆動トランジスタ３０１のゲートの幅及び長さの少なくとも１つが、他の２つの副画素の駆動トランジスタのゲートの幅及び長さの少なくとも該１つよりも大きくてもよい。

【0089】

【0090】

例えば、図７において、副画素６３０２Ｃは緑色光を出射する副画素であり、副画素６３０２Ａ及び副画素６３０２Ｂは、それぞれ、赤色または青色の互いに異なるいずれか一方の光を出射する副画素とすることができる。この画素３６０において、駆動トランジスタ３６１Ｃのゲート３６５Ｃが、他の副画素の駆動トランジスタ３６１Ａ、３６１Ｂのゲート３６５Ａ、３６５Ｂの幅及び長さよりも大きい。

【0091】

これにより、駆動トランジスタ３６１Ｃで駆動する発光素子の輝度ばらつきを小さくすることができ、最も影響の大きい緑色の副画素における輝度ばらつきを小さくできる。よって、発光装置としての輝度ばらつき特性を抑制する効果を有する。一方、青色及び赤色の光を出射する副画素の駆動トランジスタ３６１Ａ及び３６１Ｂのゲートは、駆動トランジスタ３６１Ｃのゲートよりも小さいため、画素３６０が大きくなるのを抑制することができる。

【0092】

【0093】

また、副画素間において、駆動トランジスタのゲートの大きさが異なったとしても、それぞれのゲートの幅と長さの比を等しくしておくことにより、トランジスタの電流－電圧特性を近いものにすることが可能になる。よって、副画素毎のトランジスタの特性ばらつきに起因する発光むら等を低減することができる。

【0094】

また、図７では、例えば画素３６０において、第１副画素６３０２Ａの書き込みトランジスタ３６３Ａと、隣接する第３副画素６３０２Ｃの書き込みトランジスタ３６３Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配される。

【0095】

また、例えば第１画素３６０の第１副画素６３０２Ａの書き込みトランジスタ３６３Ａと、隣接する第２画素３７０の第２副画素７３０２Ｃの書き込みトランジスタ３７３Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配されていてもよい。

【0096】

これらの書き込みトランジスタは同一の走査線１０６ｂで駆動される。よって、少なくともゲートの一部が第１方向において重なるように配されることで、集積効率が高まると同時に走査線１０６ｂをより平易にかつ低抵抗、低容量に配置することが可能になる。

【0097】

同様に、例えば画素３６０において、第１副画素６３０２Ａの発光制御トランジスタ３６２Ａと、隣接する第３副画素６３０２Ｃの発光制御トランジスタ３６２Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配される。

【0098】

また、例えば第１画素３６０の第１副画素６３０２Ａの発光制御トランジスタ３６２Ａと、隣接する第２画素３７０の第２副画素７３０２Ｃの発光制御トランジスタ３７２Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配されていてもよい。

【0099】

これらの発光制御トランジスタは同一の走査線１０６ａで駆動される。よって、少なくともゲートの一部が第１方向において重なるように配されることで、集積効率が高まると同時に走査線１０６ｂをより平易にかつ低抵抗、低容量に配置することが可能になる。

【0100】

ここでは、第１画素３６０の第１副画素６３０２Ａ及び第３副画素６３０２Ｃと、第２画素３７０の第２副画素７３０２Ｂを例に説明したが、本実施形態はこれに限られない。他の隣接する副画素において、同様の構成とすることで、画素駆動回路をより小さい面積に配置することができ、また、走査線をより平易にかつ低抵抗、低容量に配置することができる。

【0101】

［実施の形態４］
図８および図９を用いて本実施形態の発光装置の実施の形態３について説明する。実施の形態１または実施の形態２と同様の構成、性質、材料、機能、効果等の部分については、説明を適宜省略する。

【0102】

図８に本実施の形態における副画素１０２の回路図を示す。副画素１０２は、発光素子４００、駆動トランジスタ４０１、発光制御トランジスタ４０２、書き込みトランジスタ４０３、リセットトランジスタ４０４の４つのトランジスタを有する。また、副画素１０２は、２つの容量素子４０５及び容量素子４０６（第２容量素子）を有する。これら４つのトランジスタは、例えば、それぞれＭＯＳＦＥＴであってもよい。

【0103】

制御信号は、それぞれ３つの走査線１０６ａ、走査線１０６ｂ、及び走査線１０６ｃを介して発光制御トランジスタ４０２、書き込みトランジスタ４０３、及びリセットトランジスタ４０４のゲートに、それぞれ入力される。信号線１０７は書き込みトランジスタ４０３のソースに接続され、書き込みトランジスタ４０３がＯＮ状態となると、信号線１０７の電圧が駆動トランジスタ４０１のゲートに入力される。この信号電圧に依存して駆動トランジスタ４０１のソース―ドレイン間に流れる電流値が決まり、発光素子４００の発光輝度が制御される。

【0104】

駆動トランジスタ４０１のドレインは発光素子４００のアノードとリセットトランジスタ４０４のソースに接続している。リセットトランジスタ４０４がＯＮ状態である場合、発光素子４００には電流が流れず、発光しない。電源配線４０７の電位は電源配線４０８の電位よりも高く、例えば、電源配線４０７の電位が５ボルト、電源配線４０８の電位が０ボルト、電源配線４０９の電位がマイナス２ボルトであってもよい。これらの電位の設定は発光素子４００の光電変換特性によって決定されるものである。電源配線４０８と電源配線４０９は同電位、たとえばマイナス２ボルト、としてもよい。

【0105】

容量素子４０５及び容量素子４０６は、金属膜―絶縁膜―金属膜の構成や、ポリシリコン―酸化シリコン膜－シリコンなどの構成を有していても良い。また図８に示す副画素１０２は、容量素子４０６を有しているが、本実施例において副画素１０２は、容量素子４０６を有さなくても良い。

【0106】

本実施の形態の副画素は、実施の形態３の副画素が有する素子に加え、リセットトランジスタ４０４を有している。従って、簡単のため、適宜、実施の形態３の構成を引用して説明を行う。リセットトランジスタ４０４は、ソース及びドレインの一方が、発光素子４００及び発光制御トランジスタ４６２に接続され、ソース及びドレインの他方が電源配線４０９（第２電源配線）に接続されている。

【0107】

図９に本実施の形態における副画素１０２の画素駆動回路の構成要素であるトランジスタの平面図を示す。図８の副画素１０２において、発光制御トランジスタ４０２のドレインと駆動トランジスタ４０１のソースは同電位であり、同一節点として配置される。また同様に、駆動トランジスタ４０１のドレインとリセットトランジスタ４０４のソースは同一節点として配置される。書き込みトランジスタ４０３のドレインと駆動トランジスタ４０１のゲートは、配線４５１で導通される。

【0108】

図９は基板の主面に対する平面視であり、図８に記載の電極、配線、及びコンタクトプラグの一部を示す。図８に示す画素１０２の画素回路は、基板の主面の上に配線層が積層され、配線パターン（例えば、金属やポリシリコンを有する）とコンタクトプラグによって構成される。

【0109】

図９に本実施の形態における画素駆動回路のトランジスタの平面図を示す。第１画素４６０、第２画素４７０、第３画素４８０、及び第４画素４９０は、それぞれ実施の形態３の第１画素３６０、第２画素３７０、第３画素３８０、及び第４画素３９０に相当する。

【0110】

よって、例えば、複数の画素は、第１方向Ｘにおいて互いに隣接する第１画素４６０及び第２画素４７０と、第１方向Ｘにおいて互いに隣接する第３画素４８０及び第４画素４９０と、を含む。また、第１画素４６０及び第２画素４７０は、第１方向Ｘと交差する第２方向Ｙにおいて、第３画素４８０及び第４画素４９０と隣接している。ここで、第１方向Ｘと第２方向Ｙは垂直に交差せず、９０°より小さい角で交差していても良い。

【0111】

第１画素４６０は、第１副画素６４０２Ａ、第２副画素６４０２Ｂ、及び第３副画素６４０２Ｃを有する。第２画素４７０、第３画素４８０、及び第４画素４９０も同様に、第１副画素、第２副画素、及び第３副画素を有する。これら画素内の副画素については、同様の部分の説明は適宜省略する。

【0112】

以下、主に第１画素４６０を用いて説明を行うが、その他の画素についても、記載がない限り、第１画素４６０と同様の構成、材料、性質、機能、効果等を有する。

【0113】

図９の駆動トランジスタ４６１Ａは、図７の駆動トランジスタ３６１Ａに相当する。また、図９の書き込みトランジスタ４６３Ａは、図７の書き込みトランジスタ３６３Ａに相当する。図８の画素駆動回路の駆動トランジスタ４０１、発光制御トランジスタ４０２、書き込みトランジスタ４０３は、例えば、図９の第１サブ画素４６０２Ａにおいて、駆動トランジスタ４６１Ａ、発光制御トランジスタ４６２Ａ、書き込みトランジスタ４６３Ａである。ウェルコンタクトＷＣ４を介して、半導体基板にウェル電位が供給されている。

【0114】

図９における基板に対する平面視で、各副画素が有するトランジスタにおいて、駆動トランジスタのゲートが最も大きい。各副画素の画素駆動回路の中で、駆動トランジスタのゲートと、隣接する副画素の画素駆動回路の駆動トランジスタのゲートが、第１方向Ｘにおいて重ならないように配される。隣接する副画素同士が１つの画素内にある場合だけでなく、異なる画素間にあっても同様に、隣接する副画素の駆動トランジスタのゲートが第１方向において重ならない位置に配される。

【0115】

これにより、それぞれの副画素を駆動する画素駆動回路を小さい面積に密に配することができる。また、ゲートがポリシリコンで構成される場合、実施の形態１乃至３に記載の通り、画素駆動回路の面積を小さくしても、ゲート間の間隔を十分にとることができる。よって、ゲートを構成するポリシリコンの加工ばらつきなどの製造工程に起因する特性ばらつきを抑制することができる。

【0116】

また、上記互いに隣接する副画素を有する行と、第２方向Ｙにおいて隣接する副画素の行においても、駆動トラジスタのゲートが、隣接する異なる画素間で第１方向において重ならないように配置することが好ましい。このような構成とすることで、画素駆動回路を小さい面積に、より密に配設することができる。複数の画素行で駆動トランジスタのゲートが第１方向において重ならないことで、トランジスタを密に配置することができ、効果的に画素駆動回路をより小さい面積に密に配置することができる。

【0117】

【0118】

【0119】

より具体的に構成を説明する。例えば、第１画素４６０において、第１副画素６４０２Ａの駆動トランジスタ４６１Ａはゲート４６５Ａを有し、第２副画素６４０２Ｂの駆動トランジスタ４６１Ｂはゲート４６５Ｂを有する。また、第１副画素６４０２Ａと第２副画素６４０２Ｂの間に配される第３副画素６４０２Ｃの駆動トランジスタ４６１Ｃはゲート４６５Ｃを有する。

【0120】

この時、隣り合う第１副画素６４０２Ａと第３副画素６４０２Ｃがそれぞれ有する駆動トランジスタのゲート４６１Ａとゲート４６１Ｃは、第１方向Ｘにおいて、重ならない位置に配される。更に、隣り合う第３副画素６４０２Ｃと第２副画素６４０２Ｂがそれぞれ有する駆動トランジスタのゲート４６１Ｃとゲート４６１Ｂは、第１方向Ｘにおいて、重ならない位置に配される。

【0121】

また、第１画素４６０と隣り合う第２画素４７０においては、第１副画素６４０２Ａと隣り合う第２副画素７４０２Ｂは、駆動トランジスタ４７１Ｂを有し、駆動トランジスタ４７１Ｂはゲート４７５Ｂを有する。この時、隣り合う第１画素４６０の第１副画素６４０２Ａと、第２画素４７０の第２副画素７４０２Ｂとがそれぞれ有する駆動トランジスタのゲート４６１Ａとゲート４７１Ｂは、第１方向Ｘにおいて、重ならない位置に配される。説明は省略するが、他の互いに隣り合う副画素間についても、同様の構成を有していて良い。

【0122】

基板の主面に対する平面視において、駆動トランジスタ４６１Ａのゲートは、書き込みトランジスタ４６３Ａのゲートより大きい。また、駆動トランジスタ４６１Ａのゲートは、発光制御トランジスタ４６２Ａのゲート及びリセットトランジスタ４０４Ａのゲートより大きい。他の副画素の画素駆動回路を構成する駆動トランジスタ、書き込みトランジスタ、発光制御トランジスタ、及びリセットトランジスタも同様の関係である。

【0123】

図９に示す第１画素４６０乃至第４画素４９０が有する駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。例えば、第１画素４６０及び第２画素４７０が有する駆動トランジスタのソースからドレインに向かう方向は、同じ方向である。ここで、同じ方向とは、実質的に同じ方向であればよく、製造時の誤差等による方向のズレがある場合も含む。

【0124】

具体的には、駆動トランジスタ４６１Ａのソース４６７Ａからドレイン４６８Ａに向かう方向と、駆動トランジスタ４６１Ｂのソース４６７Ｂからドレイン４６８Ｂに向かう方向は同じ方向である。同様に、駆動トランジスタ４６１Ａのソース４６７Ａからドレイン４６８Ａに向かう方向と、駆動トランジスタ４６１Ｃのソース４６７Ｃからドレイン４６８Ｃに向かう方向は同じ方向である。更に、駆動トランジスタ４６１Ａのソース４６７Ａからドレイン４６８Ａに向かう方向と、駆動トランジスタ４７１Ｃのソース４７７Ｃからドレイン４７８Ｃに向かう方向は同じ方向である。ここでは説明を省略するが、他の副画素についても、同様の構成である。

【0125】

【0126】

また、図９の１つの画素を構成する３つの副画素の中で、１つの副画素の駆動トランジスタ４０１のゲートの幅及び長さの少なくとも１つが、他の２つの副画素の駆動トランジスタのゲートの幅及び長さの少なくとも該１つよりも大きくてもよい。

【0127】

【0128】

例えば、図９において、副画素６４０２Ｃは緑色光を出射する副画素であり、副画素６４０２Ａ及び副画素６４０２Ｂは、それぞれ、赤色または青色の互いに異なるいずれか一方の光を出射する副画素とすることができる。この画素４６０において、駆動トランジスタ４６１Ｃのゲート４６５Ｃが、他の副画素の駆動トランジスタ４６１Ａ、４６１Ｂのゲート４６５Ａ、４６５Ｂの幅及び長さよりも大きい。

【0129】

これにより、駆動トランジスタ４６１Ｃで駆動する発光素子の輝度ばらつきを小さくすることができ、最も影響の大きい緑色の副画素における輝度ばらつきを小さくできる。よって、発光装置としての輝度ばらつき特性を抑制する効果を有する。一方、青色及び赤色の光を出射する副画素の駆動トランジスタ４６１Ａ及び４６１Ｂのゲートは、駆動トランジスタ４６１Ｃのゲートよりも小さいため、画４６０が大きくなるのを抑制することができる。

【0130】

【0131】

【0132】

また、図９では、例えば画素４６０において、第１副画素６４０２Ａの書き込みトランジスタ４６３Ａと、隣接する第３副画素６４０２Ｃの書き込みトランジスタ４６３Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配される。

【0133】

また、例えば第１画素４６０の第１副画素６４０２Ａの書き込みトランジスタ４６３Ａと、隣接する第２画素４７０の第２副画素７４０２Ｃの書き込みトランジスタ４７３Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配されていてもよい。

【0134】

【0135】

同様に、例えば画素４６０において、第１副画素６４０２Ａの発光制御トランジスタ４６２Ａと、隣接する第３副画素６４０２Ｃの発光制御トランジスタ４６２Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配される。

【0136】

また、例えば第１画素４６０の第１副画素６４０２Ａの発光制御トランジスタ４６２Ａと、隣接する第２画素４７０の第２副画素７４０２Ｃの発光制御トランジスタ３７２Ｃは、第１方向Ｘにおいて少なくとも一部が重なるように配されていてもよい。

【0137】

【0138】

ここでは、第１画素４６０の第１副画素６４０２Ａ及び第３副画素６４０２Ｃと、第２画素４７０の第２副画素７４０２Ｂを例に説明したが、本実施形態はこれに限られない。他の隣接する副画素において、同様の構成とすることで、画素駆動回路をより小さい面積に配置することができ、また、走査線をより平易にかつ低抵抗、低容量に配置することができる。

【0139】

本実施の形態における発光制御トランジスタ４０２、書き込みトランジスタ４０３、及びリセットトランジスタ４０４は画素駆動回路においてスイッチの機能を有する。一方、駆動トランジスタ４０１は発光素子４００に流れる電流を制御するためのものである。つまり駆動トランジスタ４０１以外の３つのトランジスタにおいては製造ばらつきや特性ばらつきの要求は駆動トランジスタほど厳しくはない。

【0140】

したがって、図８に示すように、例えばリセットトランジスタ４０４は、ソースからドレインに向かう方向が、隣接する副画素１０２同士で直交するように配されていてもよい。これは限られた面積に配置するためであり、図９のように隣接する副画素１０２のリセットトランジスタ４０４のドレインが配線またはトランジスタの活性領域で直接接続して導通させても良い。これによって、より最密に配置されたトランジスタで構成された微細な画素を有する表示装置を提供できる。

【0141】

この構成とするため、本実施の掲載では、画素４６０内の２つの副画素において、リセットトランジスタ４０４のドレインが配線またはトランジスタの活性領域で直接接続された構成となっている。一方、該副画素に隣接する２つの副画素では、異なる画素４６０及び画素４７０間で、リセットトランジスタ４０４のドレインが配線またはトランジスタの活性領域で直接接続された構成となっている。

【0142】

すなわち、画素内の２つの副画素のリセットトランジスタが直接配線または活性領域で接続される構成と、異なる隣接する画素間の２つのリセットトランジスタが配線または活性領域で接続される構成が、第１方向Ｘにおいて交互に配されている。

【0143】

例えば、図９において、第１画素４６０の第２副画素６４０２Ｂのリセットトランジスタ４６４Ｂと第１画素４６０第３副画素６４０２Ｃのリセットトランジスタ４６４Ｃは、配線４１１で直接接続されている。また、第１画素４６０の第１副画素６４０２Ａのリセットトランジスタ４６４Ａと第２画素４７０の第２副画素７４０２Ｂのリセットトランジスタ４７４Ｂは、配線４１２で直接接続されている。また、図９において、互いに隣り合う２つの副画素のリセットトランジスタのゲートは、第２方向Ｙにおいて、少なくとも一部が重なるように配されている。

【0144】

このような構成とすることで、第１方向Ｘ及び第２方向Ｙにおいて、各副画素１０２の画素駆動回路のトランジスタを、より小さい面積に、すなわち密に配置することができる。よって、表示装置の高精細化、または小型化を行うことができる。

【0145】

図９において、第１副画素６４０２Ａの駆動トランジスタ４６１Ａのゲート４６５Ａは、第１方向Ｘにおいて、第３副画素６４０２Ｃの発光制御トランジスタ４６２Ｃのゲートと、第２副画素７４０２Ｂの発光制御トランジスタ４７２Ｂのゲートの間に配される。このような構成とすることで、各副画素１０２の画素駆動回路のトランジスタを、より小さい面積に、すなわち密に配置することができる。よって、表示装置の高精細化、または小型化を行うことができる。

【0146】

更に、第１副画素６４０２Ａの発光制御トランジスタ４６２Ａのゲートは、第１方向Ｘにおいて、第３副画素６４０２Ｃの書き込みトランジスタ４６３Ｃのゲートと、第１副画素６４０２Ａの書き込みトランジスタ４６３Ａのゲートの間に配される。このような構成とすることで、各副画素１０２の画素駆動回路のトランジスタを、より小さい面積に、すなわち密に配置することができる。よって、表示装置の高精細化、または小型化を行うことができる。

【0147】

また、第１画素４６０の第１副画素６４０２Ａにおいて、駆動トランジスタ４６３Ａのゲートは、前記第２方向において、発光制御トランジスタ４６２Ａのゲートとリセットトランジスタ４６４Ａの間に配されている。このような構成とすることでも、各副画素１０２の画素駆動回路のトランジスタを、より小さい面積に、すなわち密に配置することができる。よって、表示装置の高精細化、または小型化を行うことができる。

【0148】

図１０に、図９に示す表示装置の一部の平面図において、画素回路の上の発光素子等を有する上層部分における副画素１０２の外縁４００１の一例を一点鎖線で示す。画素駆動回路は、第１方向及び第２方向にほぼ行列状に配されているが、上層部分は、略六角形である副画素１０２が、細密になるよう、ハニカム構造状に配されていても良い。このように配することで、発光領域を大きくとることができ、表示装置の輝度を向上させることができる。

【0149】

本実施形態では、上層における副画素１０２の外縁２００１が略六角形であり、副画素１０２がハニカム構造状に配された例を示すが、本実施形態の副画素１０２の形態は、これに限定されない。画素駆動回路の形状、配置に対応した形状、配置を有していても良く、また、ストライプ配列やペンタイル配列等、他の配列であってもよい。

【0150】

次に、本実施形態の発光装置の一部の一例の断面を、図１１を用いて説明する。ここで、本実施形態の発光装置の一例を示すが、同様の構成の部分については、実施の形態１乃至３のいずれの形態の発光装置においても、同様の構成を有することができる。

【0151】

発光装置は、基板１１と、絶縁層１４と、発光素子４００とを備える。絶縁層１４は基板１１の上に位置する。発光素子４００は、絶縁層１４の上に位置する。言い換えると、絶縁層１４は、基板１１と発光素子４００との間に位置する。

【0152】

基板１１は、駆動トランジスタ４０１、書込制御トランジスタ４０３及び発光制御トランジスタ４０２が形成された主面（図１１では上側の面）を有する。基板１４は、例えばＰ型半導体で形成されてもよい。基板１１の主面側（すなわち、基板１１の上側）に、Ｎ型のウェル領域１３が形成されている。基板１１のうち、ウェル領域１３以外は、Ｐ型の半導体領域１２となる。

【0153】

基板１１は、ウェル領域１３内に、トランジスタのソース領域またはドレイン領域として機能する複数の不純物領域を有する。不純物領域の導電型は、例えば、いずれもＰ型とすることができる。

【0154】

基板１１の主面（上面）に、導電層４６５、導電層４６３Ｇ及び導電層４６４Ｇが配されている。導電層４６３Ｇは、発光制御トランジスタ４６３のゲートとして機能する。Ｐ型の不純物領域のうちの１つが、発光制御トランジスタ４６３のソース４６３Ｓとして機能し、Ｐ型の不純物領域のうちの別の１つがドレイン４６３Ｄとして機能する。導電層４６５は、駆動トランジスタ４６１のゲートとして機能する。発光制御トランジスタ４６３のドレイン４６３Ｄとして機能する不純物領域が、駆動トランジスタ４０１のソース４６８として機能もする。また、別のＰ型の不純物領域の１つは、駆動トランジスタ４０１のドレイン４６７として機能する。

【0155】

更に、導電層４６４Ｇは、リセットトランジスタ４６４のゲートとして機能する。また、駆動トランジスタ４０１のソース４６８として機能する不純物領域が、リセットトランジスタ４６４のドレイン４６４Ｄとして機能もする。また、別のＰ型の不純物領域の１つは、リセットトランジスタ４６４のソース４６４Ｓとして機能する。

【0156】

基板１１は、隣り合う画素１０１の間に形成された素子分離部４３０をさらに有する。素子分離部４３０として、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）、ＬＯＣＯＳ（ＬＯＣａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）分離、Ｎ型の拡散層分離などが用いられてもよい。

【0157】

発光素子は、陰極４１６と、有機発光層４１５と、陽極４１４とを有する。陰極４１６は、電源線４０８に電気的に接続されている。陽極４１４は、駆動トランジスタ４０１の主端子（ここではドレイン）に電気的に接続されている。有機発光層４１５は、陰極４１６と陽極４１４との間に位置する。陽極４１４の端部には、バンク部４１７が配されている。バンク部４１７は、陽極４１４と陰極４１６との間を流れる電流が、隣接する画素１０１へ漏れることを抑制する。

【0158】

絶縁層１４には、導電パターン、容量素子の電極、及びプラグが埋め込まれている。絶縁層１４は、例えば酸化シリコンであってもよい。導電パターンのそれぞれは、配線層であってもよい。例えば、図１１示すように、導電パターンは、配線ＷＲ１、配線ＷＲ２、お及び配線ＷＲ３を有していても良い。

【0159】

容量素子４０５は、電極４０５ａ及び電極４０５ｂを有し、容量素子４０６は、電極４０６ａ及び電極４０６ｂを有する。絶縁層１４内において、電極４０５ａと電極４０６ａは同じ絶縁層の上に配されていてもよい。また、電極４０５ｂと電極４０６ｂは、同じ絶縁層の上に配されていても良い。電極４０５ａと電極４０５ｂは絶縁層を挟んで互いに向かい合っている。また、電極４０６ａと電極４０６ｂは、絶縁層を挟んで互いに向かい合っている。これによって、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）構造の容量素子が構成される。

【0160】

複数のプラグは、例えば、プラグＰＬ１、プラグＰＬ２、プラグＰＬ３、プラグＰＬ４、及びプラグＰＬ５を有していても良い。複数のプラグは、何れも同じ太さであってもよいし、異なる太さであってもよく、また、一部が同じ太さで、一部が異なる太さであっても良い。

【0161】

プラグＰＬ１は、配線ＷＲ１とトランジスタの端子（ゲート、ソース、及びドレインのいずれか）を接続していても良い。プラグＰＬ２は、配線ＷＲ２と配線ＷＲ２を接続していても良い。容量素子（４０５または４０６）の下部電極は、プラグＰＬ３、配線ＷＲ２、プラグＰＬ２、配線ＷＲ１、及びプラグＰＬ１を介して駆動トランジスタ４０１と接続されていても良い。また、容量素子（４０５または４０６）の上部電極は、プラグＰＬ５を介して配線ＷＲ３と接続されていても良い。

【0162】

配線ＷＲ３は、プラグＰＬ４、配線Ｒ２、プラグＰＬ２、配線ＷＲ１、及びプラグＰＬ１を介してトランジスタ（図１１では、駆動トランジスタ、電流制御トランジスタ、リセットトランジスタのいずれか）と接続されていても良い。陽極４１４は、プラグＰＬ６、配線ＷＲ３、プラグＰＬ４、配線ＷＲ２、プラグＰＬ２、配線ＷＲ１、及びプラグＰＬ１を介して駆動トランジスタ４０１のソース４６７と接続されていても良い。

【0163】

プラグは、配線と別工程で作成されても良く、プラグの上に配される配線と同じ工程で形成されていても良い。例えば、配線ＷＲ２とプラグＰＬ２は同一行程で形成され、同じ材料を有していても良い。また、配線ＷＲ３とプラグＰＬ４は、同一行程で形成され、同じ材料を有していても良い。

【0164】

配線やプラグは、銅、タングステン、アルミ、チタンなどの金属単体、または合金を用いて形成することができる。

【0165】

このように、基板に半導体基板を用い、各画素１０１が有するトランジスタをＭＯＳトランジスタとすることで、トランジスタとして薄膜トランジスタを用いる場合に比べ、更に密に配置することができる。よって、本実施形態の発光装置が、半導体基板を有し、トラジスタがＭＯＳトランジスタである構成とすることで、発光装置を、より高精細化、またはより小型化することができる。

【0166】

［実施の形態５］
次に、実施の形態１乃至４のいずれかに係る発光装置に用いることのできる有機発光素子の一例について説明する。本実施の形態に係る有機発光素子は、第一電極と第二電極と、これら電極間に配置される有機化合物層と、を有する。第一電極及び第二電極は、一方が陽極で他方が陰極である。本実施形態の有機発光素子において、有機化合物層は発光層を有していれば単層であってもよいし複数層からなる積層体であってもよい。ここで有機化合物層が複数層からなる積層体である場合、有機化合物層は、発光層の他に、ホール注入層、ホール輸送層、電子ブロッキング層、ホール・エキシトンブロッキング層、電子輸送層、電子注入層等を有してもよい。また発光層は、単層であってもよいし、複数の層からなる積層体であってもよい。発光層が複数層の場合は、発光層の間に電荷発生層を有してよい。電荷発生層はＬＵＭＯが正孔輸送層よりも低い化合物で構成されてよく、電荷発生層のＬＵＭＯは、正孔輸送層ＨＯＭＯよりも低くてよい。ここで、有機化合物層の分子軌道エネルギーとは、当該有機化合物層の重量比が最も大きい有機化合物の分子軌道エネルギーであってよい。

【0167】

本実施の形態の有機発光素子において、本実施の形態に係る有機化合物が発光層に含まれる場合、発光層は、本実施形態に係る有機化合物のみからなる層であってもよいし、本実施形態に係る有機金属錯体と他の化合物とからなる層であってもよい。ここで、発光層が本実施形態に係る有機金属錯体と他の化合物とからなる層である場合、本実施の形態に係る有機化合物は、発光層のホストとして使用してもよいし、ゲストとして使用してもよい。また発光層に含まれ得るアシスト材料として使用してもよい。ここでホストとは、発光層を構成する化合物の中で質量比が最も大きい化合物である。またゲストとは、発光層を構成する化合物の中で質量比がホストよりも小さい化合物であって、主たる発光を担う化合物である。またアシスト材料とは、発光層を構成する化合物の中で質量比がホストよりも小さく、ゲストの発光を補助する化合物である。尚、アシスト材料は、第２のホストとも呼ばれている。ホスト材料を第一の化合物、アシスト材料を第二の化合物と呼ぶこともできる。

【0168】

ここで、本実施の形態に係る有機化合物は、必要に応じて従来公知の低分子系及び高分子系のホール注入性化合物あるいはホール輸送性化合物、ホストとなる化合物、発光性化合物、電子注入性化合物あるいは電子輸送性化合物等を一緒に使用することができる。

【0169】

ホール注入輸送性材料としては、陽極からのホールの注入を容易にして、かつ注入されたホールを発光層へ輸送できるようにホール移動度が高い材料が好ましい。また有機発光素子中において結晶化等の膜質の劣化を低減するために、ガラス転移点温度が高い材料が好ましい。

【0170】

電子輸送性材料としては、陰極から注入された電子を発光層へ輸送することができるものから任意に選ぶことができ、ホール輸送性材料のホール移動度とのバランス等を考慮して選択される。電子輸送性材料は、ホールブロッキング層にも好適に使用される。

【0171】

電子注入性材料としては、陰極からの電子注入が容易に可能なものから任意に選ぶことができ、正孔注入性とのバランス等を考慮して選択される。電子輸送材料と合わせて用いることもできる。

【0172】

［有機発光素子の構成］
有機発光素子は、基板の上に、絶縁層、第一電極、有機化合物層、第二電極を形成して設けられる。陰極の上には、保護層、カラーフィルタ、マイクロレンズ等を設けてよい。カラーフィルタを設ける場合は、保護層との間に平坦化層を設けてよい。平坦化層はアクリル樹脂等で構成することができる。カラーフィルタとマイクロレンズとの間において、平坦化層を設ける場合も同様である。

【0173】

［基板］
基板は、石英、ガラス、シリコンウエハ、樹脂、金属等が挙げられる。また、基板上には、トランジスタなどのスイッチング素子や配線を備え、その上に絶縁層を備えてもよい。基板としてシリコンウエハを用いる場合、トランジスタの活性層、ソース領域、及びドレイン領域は基板内に形成される。また、トランジスタを密に配置できるため好ましい。

【0174】

絶縁層としては、第一電極との間に配線が形成可能なように、コンタクトホールを形成可能で、かつ接続しない配線との絶縁を確保できれば、材料は問わない。例えば、ポリイミド等の樹脂、酸化シリコン、窒化シリコンなどを用いることができる。

【0175】

［電極］
電極は、一対の電極を用いることができる。一対の電極は、陽極と陰極であってよい。有機発光素子が発光する方向に電界を印加する場合に、電位が高い電極が陽極であり、他方が陰極である。また、発光層にホールを供給する電極が陽極であり、電子を供給する電極が陰極であるということもできる。

【0176】

陽極の構成材料としては仕事関数がなるべく大きいものが良い。例えば、金、白金、銀、銅、ニッケル、パラジウム、コバルト、セレン、バナジウム、タングステン、等の金属単体やこれらを含む混合物、あるいはこれらを組み合わせた合金、酸化錫、酸化亜鉛、酸化インジウム、酸化錫インジウム（ＩＴＯ）、酸化亜鉛インジウム等の金属酸化物が使用できる。またポリアニリン、ポリピロール、ポリチオフェン等の導電性ポリマーも使用できる。

【0177】

これらの電極物質は一種類を単独で使用してもよいし、二種類以上を併用して使用してもよい。また、陽極は一層で構成されていてもよく、複数の層で構成されていてもよい。

【0178】

反射電極として用いる場合には、例えばクロム、アルミニウム、銀、チタン、タングステン、モリブデン、又はこれらの合金、積層したものなどを用いることができる。上記の材料にて、電極としての役割を有さない、反射膜として機能することも可能である。また、透明電極として用いる場合には、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛などの酸化物透明導電層などを用いることができるが、これらに限定されるものではない。電極の形成には、フォトリソグラフィ技術を用いることができる。

【0179】

一方、陰極の構成材料としては仕事関数の小さなものがよい。例えばリチウム等のアルカリ金属、カルシウム等のアルカリ土類金属、アルミニウム、チタニウム、マンガン、銀、鉛、クロム等の金属単体またはこれらを含む混合物が挙げられる。あるいはこれら金属単体を組み合わせた合金も使用することができる。例えばマグネシウム－銀、アルミニウム－リチウム、アルミニウム－マグネシウム、銀－銅、亜鉛－銀等が使用できる。酸化錫インジウム（ＩＴＯ）等の金属酸化物の利用も可能である。

【0180】

これらの電極物質は一種類を単独で使用してもよいし、二種類以上を併用して使用してもよい。また陰極は一層構成でもよく、多層構成でもよい。中でも銀を用いることが好ましく、銀の凝集を低減するため、銀合金とすることがさらに好ましい。銀の凝集が低減できれば、合金の比率は問わない。例えば、銀：他の金属が、１：１、３：１等であってよい。

【0181】

陰極は、ＩＴＯなどの酸化物導電層を使用してトップエミッション素子としてもよいし、アルミニウム（Ａｌ）などの反射電極を使用してボトムエミッション素子としてもよいし、特に限定されない。陰極の形成方法としては、特に限定されないが、直流及び交流スパッタリング法などを用いると、膜のカバレッジがよく、抵抗を下げやすいためより好ましい。

【0182】

［画素分離層］
画素分離層は、化学気相堆積法（ＣＶＤ法）を用いて形成されたシリコン窒化物（ＳｉＮ）膜やシリコン酸窒化物（ＳｉＯＮ）膜やシリコン酸化物（ＳｉＯ）膜で形成される。有機化合物層の面内方向の抵抗を上げるために、有機化合物層の膜厚、特に正孔輸送層、は、画素分離層の側壁において薄く成膜されることが好ましい。具体的には、画素分離層の側壁のテーパー角や画素分離層の膜厚を大きくし、蒸着時のケラレを増加させることにより、側壁の膜厚を薄く成膜することができる。

【0183】

一方で、画素分離層は、その上に形成される保護層に空隙が形成されない程度に、画素分離層の側壁テーパー角や画素分離層の膜厚を調整することが好ましい。保護層に空隙が形成されないため、保護層に欠陥が発生することを低減できる。保護層に欠陥の発生を低減するので、ダークスポットの発生や、第二電極の導通不良の発生などの信頼性低下を低減することができる。

【0184】

画素分離層の側壁のテーパー角を調整することで、隣接画素への電荷漏れを効果的に抑制することが可能になる。例えば、テーパー角が６０度以上９０度以下の範囲であれば十分低減できることが分かった。画素分離層の膜厚は１０ｎｍ以上から１５０ｎｍ以下であることが望ましい。また、画素分離層を有さない画素電極のみで構成されていても同様の効果が得られる。ただし、この場合画素電極の膜厚は有機層の半分以下するか、画素電極端部を６０°未満の順テーパーにすることが有機発光素子の短絡が低減できるので好ましい。

【0185】

［有機化合物層］
有機化合物層は、単層で形成されても、複数層で形成されてもよい。複数層を有する場合には、その機能によって、ホール注入層、ホール輸送層、電子ブロッキング層、発光層、ホールブロッキング層、電子輸送層、電子注入層、と呼ばれてよい。有機化合物層は、主に有機化合物で構成されるが、無機原子、無機化合物を含んでいてもよい。例えば、銅、リチウム、マグネシウム、アルミニウム、イリジウム、白金、モリブデン、亜鉛等を有してよい。有機化合物層は、第一電極と第二電極との間に配置されてよく、第一電極及び第二電極に接して配されてよい。

【0186】

発光層を複数有する場合には、第一発光層、第二発光層の間に電荷発生鬆部を有してよい。電荷発生部は最低非占有分子軌道エネルギー（ＬＵＭＯ）が－５．０ｅＶ以下の有機化合物を有してよい。第二発光層、第三発光層の間に電荷発生部を有する場合も同様である。

【0187】

［保護層］
第二電極の上に、保護層を設けてもよい。例えば、第二電極上に吸湿剤を設けたガラスを接着することで、有機化合物層に対する水等の浸入を低減し、表示不良の発生を低減することができる。また、別の実施形態としては、陰極上に窒化ケイ素等のパッシベーション膜を設け、有機化合物層に対する水等の浸入を低減してもよい。例えば、陰極を形成後に真空を破らずに別のチャンバーに搬送し、ＣＶＤ法で厚さ２μｍの窒化ケイ素膜を形成することで、保護層としてもよい。ＣＶＤ法の成膜の後で原子堆積法（ＡＬＤ法）を用いた保護層を設けてもよい。ＡＬＤ法による膜の材料は限定されないが、窒化ケイ素、酸化ケイ素、酸化アルミニウム等であってよい。ＡＬＤ法で形成した膜の上に、さらにＣＶＤ法で窒化ケイ素を形成してよい。ＡＬＤ法による膜は、ＣＶＤ法で形成した膜よりも小さい膜厚であってよい。具体的には、５０％以下、さらには、１０％以下であってよい。

【0188】

［カラーフィルタ］
保護層の上にカラーフィルタを設けてもよい。例えば、有機発光素子のサイズを考慮したカラーフィルタを別の基板上に設け、それと有機発光素子を設けた基板と貼り合わせてもよいし、上記で示した保護層上にフォトリソグラフィ技術を用いて、カラーフィルタをパターニングしてもよい。カラーフィルタは、高分子で構成されてよい。

【0189】

［平坦化層］
カラーフィルタと保護層との間に平坦化層を有してもよい。平坦化層は、下の層の凹凸を低減する目的で設けられる。目的を制限せずに、材質樹脂層と呼ばれる場合もある。平坦化層は有機化合物で構成されてよく、低分子であっても、高分子であってもよいが、高分子であることが好ましい。

【0190】

平坦化層は、カラーフィルタの上下に設けられてもよく、その構成材料は同じであっても異なってもよい。具体的には、ポリビニルカルバゾール樹脂、ポリカーボネート樹脂、ポリエステル樹脂、ＡＢＳ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコン樹脂、尿素樹脂等があげられる。

【0191】

［マイクロレンズ］
発光装置は、その光出射側にマイクロレンズ等の光学部材を有してよい。マイクロレンズは、アクリル樹脂、エポキシ樹脂等で構成されうる。マイクロレンズは、発光装置から取り出す光量の増加、取り出す光の方向の制御を目的としてよい。マイクロレンズは、半球の形状を有してよい。半球の形状を有する場合、当該半球に接する接線のうち、絶縁層と平行になる接線があり、その接線と半球との接点がマイクロレンズの頂点である。マイクロレンズの頂点は、任意の断面図においても同様に決定することができる。つまり、断面図におけるマイクロレンズの半円に接する接線のうち、絶縁層と平行になる接線があり、その接線と半円との接点がマイクロレンズの頂点である。

【0192】

また、マイクロレンズの中点を定義することもできる。マイクロレンズの断面において、円弧の形状が終了する点から別の円弧の形状が終了する点までの線分を仮想し、当該線分の中点がマイクロレンズの中点と呼ぶことができる。頂点、中点を判別する断面は、絶縁層に垂直な断面であってよい。

【0193】

マイクロレンズは凸部を有する第一面と、第一面と反対の第二面を有する。第二面が第一面よりも機能層側に配されていることが好ましい。このような構成を取るためには、発光装置上にマイクロレンズを形成する必要がある。機能層が有機層の場合には、製造工程において高温になるプロセスは避ける方が好ましい。また、第二面が第一面よりも機能層側に配されている構成を取る場合には、有機層を構成する有機化合物のガラス転移温度がすべて１００℃以上であることが好ましく、１３０℃以上であることがより好ましい。

【0194】

［対向基板］
平坦化層の上には、対向基板を有してよい。対向基板は、前述の基板と対応する位置に設けられるため、対向基板と呼ばれる。対向基板の構成材料は、前述の基板と同じであってよい。対向基板は、前述の基板を第一基板とした場合、第二基板であってよい。

【0195】

［有機層］
本実施の形態に係る有機発光素子を構成する有機化合物層（正孔注入層、正孔輸送層、電子阻止層、発光層、正孔阻止層、電子輸送層、電子注入層等）は、以下に示す方法により形成される。

【0196】

本実施の形態に係る有機発光素子を構成する有機化合物層は、真空蒸着法、イオン化蒸着法、スパッタリング、プラズマ等のドライプロセスを用いることができる。またドライプロセスに代えて、適当な溶媒に溶解させて公知の塗布法（例えば、スピンコーティング、ディッピング、キャスト法、ＬＢ法、インクジェット法等）により層を形成するウェットプロセスを用いることもできる。

【0197】

ここで真空蒸着法や溶液塗布法等によって層を形成すると、結晶化等が起こりにくく経時安定性に優れる。また塗布法で成膜する場合は、適当なバインダー樹脂と組み合わせて膜を形成することもできる。

【0198】

上記バインダー樹脂としては、ポリビニルカルバゾール樹脂、ポリカーボネート樹脂、ポリエステル樹脂、ＡＢＳ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコン樹脂、尿素樹脂等が挙げられるが、これらに限定されるものではない。

【0199】

また、これらバインダー樹脂は、ホモポリマー又は共重合体として一種類を単独で使用してもよいし、二種類以上を混合して使用してもよい。さらに必要に応じて、公知の可塑剤、酸化防止剤、紫外線吸収剤等の添加剤を併用してもよい。

【0200】

［画素回路］
発光装置は、発光素子に接続されている画素回路を有してよい。画素回路は、第一の発光素子、第二の発光素子をそれぞれ独立に発光制御するアクティブマトリックス型であってよい。アクティブマトリックス型の回路は電圧プログラミングであっても、電流プログラミングであってもよい。駆動回路は、画素毎に画素回路を有する。画素回路は、発光素子、発光素子の発光輝度を制御するトランジスタ、発光タイミングを制御するトランジスタ、発光輝度を制御するトランジスタのゲート電圧を保持する容量、発光素子を介さずにＧＮＤに接続するためのトランジスタを有してよい。

【0201】

発光装置は、表示領域と、表示領域の周囲に配されている周辺領域とを有する。表示領域には画素回路を有し、周辺領域には表示制御回路を有する。画素回路を構成するトランジスタの移動度は、表示制御回路を構成するトランジスタの移動度よりも小さくてよい。

【0202】

画素回路を構成するトランジスタの電流電圧特性の傾きは、表示制御回路を構成するトランジスタの電流電圧特性の傾きよりも小さくてよい。電流電圧特性の傾きは、いわゆるＶｇ－Ｉｇ特性により測定できる。

【0203】

画素回路を構成するトランジスタは、第一の発光素子など、発光素子に接続されているトランジスタである。

【0204】

［画素］
発光装置は、上述の実施の形態で説明したように、複数の画素を有する。画素は互いに他と異なる色を発光する副画素を有する。副画素は、例えば、それぞれＲＧＢの発光色を有してよい。

【0205】

画素は、画素開口とも呼ばれる領域が、発光する。この領域は第一領域と同じである。

【0206】

実施の形態１乃至４の少なくともいずれか１の発光装置の構成を用いることで、副画素間（隣り合う副画素の中心から中心まで）の距離を、例えば、６．４μｍ以下とすることができる。

【0207】

画素は、平面図において、公知の配置形態をとりうる。例えば、ストライプ配置、デルタ配置（ハニカム配置）、ペンタイル配置、ベイヤー配置であってよい。副画素の平面図における形状は、公知のいずれの形状をとってもよい。例えば、長方形、ひし形等の四角形、六角形、等である。もちろん、正確な図形ではなく、長方形に近い形をしていれば、長方形に含まれる。副画素の形状と、画素配列と、を組み合わせて用いることができる。

【0208】

［本実施の形態に係る発光素子の用途］
本実施の形態に係る発光装置は、表示装置等の構成部材として用いることができる。例えば、白色光源にカラーフィルタを有する発光装置等の用途がある。

【0209】

表示装置は、エリアＣＣＤ、リニアＣＣＤ、メモリーカード等からの画像情報を入力する画像入力部を有し、入力された情報を処理する情報処理部を有し、入力された画像を表示部に表示する画像情報処理装置でもよい。表示部は、実施の形態１乃至４のいずれかに記載の発光装置を有することができる。

【0210】

また、撮像装置やインクジェットプリンタが有する表示部が、実施の形態１乃至４のいずれかの表示装置を有していても良い。表示部は、タッチパネル機能を有していてもよい。このタッチパネル機能の駆動方式は、赤外線方式でも、静電容量方式でも、抵抗膜方式であっても、電磁誘導方式であってもよく、特に限定されない。また表示装置はマルチファンクションプリンタの表示部に用いられてもよい。

【0211】

次に、図面を参照しながら本実施の形態に係る表示装置について説明する。

【0212】

図１２は、有機発光素子とこの有機発光素子に接続されるトランジスタとを有する表示装置の例を示す断面模式図である。トランジスタは、能動素子の一例である。ここでは、トランジスタは薄膜トランジスタ（ＴＦＴ）の例を示すが、半導体基板を用いたＭＯＳＦＥＴを用いることもできる。ＭＯＳＦＥＴを用いることで、より小さな面積の中で、各画素内のトランジスタを上記実施の形態に基づく配置に配することができる。

【0213】

図１２（ａ）は、本実施の形態に係る表示装置の構成要素である画素の一例である。画素は、副画素１０を有している。副画素はその発光により、１０Ｒ、１０Ｇ、１０Ｂに分けられている。発光色は、発光層から発光される波長で区別されても、副画素から出社する光がカラーフィルタ等により、選択的透過または色変換が行われてもよい。それぞれの副画素は、層間絶縁層１の上に第一電極である反射電極２、反射電極２の端を覆う絶縁層３、第一電極と絶縁層とを覆う有機化合物層４、透明電極５、保護層６、カラーフィルタ７を有している。

【0214】

層間絶縁層１は、その下層または内部にトランジスタ、容量素子を配されていてよい。トランジスタと第一電極は不図示のコンタクトホール等を介して電気的に接続されていてよい。

【0215】

絶縁層３は、バンク、画素分離膜とも呼ばれる。第一電極の端を覆っており、第一電極を囲って配されている。絶縁層の配されていない部分が、有機化合物層４と接し、発光領域となる。

【0216】

有機化合物層４は、正孔注入層４１、正孔輸送層４２、第一発光層４３、第二発光層４４、電子輸送層４５を有する。

【0217】

第二電極５は、透明電極であっても、反射電極であっても、半透過電極であってもよい。

【0218】

保護層６は、有機化合物層に水分が浸透することを低減する。保護層は、一層のように図示されているが、複数層であってよい。層ごとに無機化合物層、有機化合物層があってよい。

【0219】

カラーフィルタ７は、その色により７Ｒ、７Ｇ、７Ｂに分けられる。カラーフィルタは、不図示の平坦化膜上に形成されてよい。また、カラーフィルタ上に不図示の樹脂保護層を有してよい。また、カラーフィルタは、保護層６上に形成されてよい。またはガラス基板等の対向基板上に設けられた後に、貼り合わせられよい。

【0220】

図１３は、本実施の形態に係る表示装置の一例を表す模式図である。表示装置１０００は、上部カバー１００１と、下部カバー１００９と、の間に、タッチパネル１００３、表示パネル１００５、フレーム１００６、回路基板１００７、バッテリー１００８、を有してよい。タッチパネル１００３および表示パネル１００５は、フレキシブルプリント回路ＦＰＣ１００２、１００４が接続されている。

【0221】

表示パネル１００５は、実施形態１乃至４の少なくともいずれか１つの発光装置を有する。回路基板１００７には、トランジスタがプリントされている。バッテリー１００８は、表示装置が携帯機器でなければ、設けなくてもよいし、携帯機器であっても、別の位置に設けてもよい。

【0222】

本実施形態に係る表示装置は、赤色、緑色、青色を有するカラーフィルタを有してよい。カラーフィルタは、当該赤色、緑色、青色がデルタ配列で配置されてよい。

【0223】

本実施の形態に係る表示装置は、携帯端末の表示部に用いられてもよい。その際には、表示機能と操作機能との双方を有してもよい。携帯端末としては、スマートフォン等の携帯電話、タブレット、ヘッドマウントディスプレイ等が挙げられる。

【0224】

本実施の形態に係る表示装置は、複数のレンズを有する光学部と、当該光学部を通過した光を受光する撮像素子とを有する撮像装置の表示部に用いられてよい。撮像装置は、撮像素子が取得した情報を表示する表示部を有してよい。また、表示部は、撮像装置の外部に露出した表示部であっても、ファインダ内に配置された表示部であってもよい。撮像装置は、デジタルカメラ、デジタルビデオカメラであってよい。

【0225】

図１４（ａ）は、本実施の形態に係る撮像装置の一例を表す模式図である。撮像装置１１００は、ビューファインダ１１０１、背面ディスプレイ１１０２、操作部１１０３、筐体１１０４を有してよい。ビューファインダ１１０１は、実施の形態１乃至４のすくなくともいずれか１に係る発光装置をディスプレイとして有してよい。その場合、発光装置は、撮像する画像のみならず、環境情報、撮像指示等を表示してよい。環境情報には、外光の強度、外光の向き、被写体の動く速度、被写体が遮蔽物に遮蔽される可能性等であってよい。

【0226】

撮像に好適なタイミングはわずかな時間なので、少しでも早く情報を表示した方がよい。したがって、有機発光素子を用いた実施形態１乃至４のいずれかの発光装置を用いるのが好ましい。有機発光素子は応答速度が速いからである。有機発光素子を用いた表示装置は、表示速度が求められる、この点において、実施形態１乃至４のいずれかの発光装置は、液晶表示装置よりも好適に用いることができる。

【0227】

撮像装置１１００は、不図示の光学部を有する。光学部は複数のレンズを有し、筐体１１０４内に収容されている撮像素子に結像する。複数のレンズは、その相対位置を調整することで、焦点を調整することができる。この操作を自動で行うこともできる。撮像装置は光電変換装置と呼ばれてもよい。光電変換装置は逐次撮像するのではなく、前画像からの差分を検出する方法、常に記録されている画像から切り出す方法等を撮像の方法として含むことができる。

【0228】

図１４（ｂ）は、本実施の形態に係る電子機器の一例を表す模式図である。電子機器１２００は、表示部１２０１と、操作部１２０２と、筐体１２０３を有する。筐体１２０３には、回路、当該回路を有するプリント基板、バッテリー、通信部、を有してよい。

【0229】

表示部１２０１は、実施の形態１乃至４の少なくともいずれか１に係る発光装置を有していてよい。操作部１２０２は、ボタンであってもよいし、タッチパネル方式の反応部であってもよい。操作部は、指紋を認識してロックの解除等を行う、生体認識部であってもよい。通信部を有する電子機器は通信機器ということもできる。電子機器は、レンズと、撮像素子とを備えることでカメラ機能をさらに有してよい。カメラ機能により撮像された画像が表示部に映される。電子機器としては、スマートフォン、ノートパソコン等があげられる。

【0230】

図１５は、本実施の形態に係る表示装置の一例を表す模式図である。図１５（ａ）は、テレビモニタやＰＣモニタ等の表示装置である。表示装置１３００は、額縁１３０１と額縁１３０１に囲まれた表示部１３０２を有する。表示部１３０２には、実施の形態１乃至４の少なくともいずれか１に係る発光装置が用いられてよい。

【0231】

表示装置１３００は、更に、額縁１３０１と、表示部１３０２を支える土台１３０３を有している。土台１３０３は、図１５（ａ）の形態に限られない。例えば、額縁１３０１の下辺が土台を兼ねてもよい。

【0232】

また、額縁１３０１および表示部１３０２は、曲がっていてもよい。その曲率半径は、５０００ｍｍ以上６０００ｍｍ以下であってよい。

【0233】

図１５（ｂ）は本実施の形態に係る表示装置の他の例を表す模式図である。図１５（ｂ）の表示装置１３１０は、折り曲げ可能に構成されており、いわゆるフォルダブルな表示装置である。表示装置１３１０は、第一表示部１３１１、第二表示部１３１２、筐体１３１３、屈曲点１３１４を有する。第一表示部１３１１と第二表示部１３１２とは、本実施の形態１乃至４の少なくともいずれか１に係る発光装置を有してよい。第一表示部１３１１と第二表示部１３１２とは、つなぎ目のない１枚の表示装置であってよい。第一表示部１３１１と第二表示部１３１２とは、屈曲点で分けることができる。第一表示部１３１１、第二表示部１３１２は、それぞれ異なる画像を表示してもよいし、第一および第二表示部とで一つの画像を表示してもよい。

【0234】

図１６を参照して、上述の、実施の形態１乃至４の発光装置を有する表示装置の適用例について説明する。表示装置は、例えばスマートグラス、ＨＭＤ、スマートコンタクトのようなウェアラブルデバイスとして装着可能なシステムに適用できる。このような適用例に使用される撮像装置や表示装置は、可視光を光電変換可能な撮像装置と、可視光を発光可能な表示装置とすることができる。

【0235】

図１６（ａ）は、１つの適用例に係る眼鏡１６００（スマートグラス）を説明する。眼鏡１６００のレンズ１６０１の表面側に、ＣＭＯＳセンサやＳＰＡＤのような撮像装置１６０２が設けられている。また、レンズ１６０１の裏面側には、上述した実施の形態１乃至４の少なくともいずれか１に係る発光装置を有する表示装置１６０４が設けられている。

【0236】

眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、撮像装置１６０２と表示装置１６０４に電力を供給する電源として機能する。また、制御装置１６０３は、撮像装置１６０２と表示装置の動作を制御する。レンズ１６０１には、撮像装置１６０２に光を集光するための光学系が形成されている。

【0237】

図１６（ｂ）は、１つの適用例に係る眼鏡１６１０（スマートグラス）を説明する。眼鏡１６１０は、制御装置１６１２を有している。当該制御装置１６１２に、撮像装置１６０２に相当する撮像装置と、表示装置１６０４に相当する表示装置１６１４が搭載される。レンズ１６１１には、制御装置１６１２内の表示装置１６１４が発する発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、撮像装置および表示装置１６１４に電力を供給する電源として機能するとともに、撮像装置および表示装置１６１４の動作を制御する。

【0238】

制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

【0239】

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。

【0240】

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。

【0241】

実施の形態に係る眼鏡１６１０は、受光素子を有する撮像装置を有し、撮像装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。

【0242】

具体的には、表示装置１６１４は、視線情報に基づいて、ユーザーが注視する第一の表示領域と、第一の表示領域以外の第二の表示領域とを決定される。第一の表示領域、第二の表示領域は、眼鏡１６１０の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置１６１４の表示領域において、第一の表示領域の表示解像度を第二の表示領域の表示解像度よりも高く制御してよい。つまり、第二の表示領域の解像度を第一の視界領域よりも低くしてよい。

【0243】

また、表示領域は、第一の表示領域、第一の表示領域とは異なる第二の表示領域とを有し、視線情報に基づいて、第一の表示領域および第二の表示領域から優先度が高い領域を決定される。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

【0244】

なお、第一の表示領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、撮像装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

【0245】

視認検知に基づいて表示制御する場合、外部を撮像する撮像装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

【0246】

このように、本実施の形態に係る様々な装置に実施の形態１乃至４の少なくともいずれか１に係る発光装置を適用することで、装置を小型化、または同じ大きさでより高精細化できる。また、製造時のバラツキを低減した装置を提供することができる。

【0247】

本開示は、例えば、以下のような構成を含む。

【0248】

（構成１）
それぞれ複数の副画素を有する、複数の画素を有し、
前記複数の画素は、第１方向において互いに隣接する第１画素及び第２画素と、前記第１方向において互いに隣接する第３画素及び第４画素と、を含み、
前記第１画素及び前記第２画素は、前記第１方向と交差する第２方向において、前記第３画素及び前記第４画素と隣接し、
前記複数の副画素はそれぞれ、基板の主面の上に配された発光素子と、前記発光素子に接続された駆動トランジスタと、前記駆動トランジスタに接続された書き込みトランジスタと、前記駆動トランジスタのソースまたはドレインの一方とゲートとの間に配される第１容量素子と、を有し、
前記複数の副画素は、第１副画素及び第２副画素を含み、
前記第１副画素及び前記第２副画素それぞれにおいて、前記主面に対する平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記書き込みトランジスタのゲートより大きく、
前記第１画素の前記第１副画素と前記第２画素の前記第２副画素は、前記第１方向において隣接し、
前記第３画素の前記第１副画素と前記第４画素の前記第２副画素は、前記第１方向において隣接し、
前記第１方向において、前記第１画素の前記第１副画素の前記駆動トランジスタのゲートと前記第２画素の前記第２副画素の前記駆動トランジスタのゲートは、互いに重ならず、
前記第１方向において、前記第３画素の前記第１副画素の前記駆動トランジスタのゲートと前記第４画素の前記第２副画素の前記駆動トランジスタのゲートは、互いに重ならない発光装置。

【0249】

（構成２）
前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素において、前記第１副画素の前記駆動トランジスタの前記ゲートと、前記第３副画素の前記駆動トランジスタの前記ゲートは、前記第１方向において重ならず、
前記第１画素において、前記第３副画素の前記駆動トランジスタの前記ゲートと、前記第２副画素の前記駆動トランジスタの前記ゲートは、前記第１方向において重ならない構成１に記載の発光装置。

【0250】

（構成３）
前記第１画素及び前記第２画素において、前記駆動トランジスタのソースからドレインに向かう方向は、同じ方向である構成１または２に記載の発光装置。

【0251】

（構成４）
前記第１画素及び前記第２画素に含まれる書き込みトランジスタのゲートは、前記第１方向において、少なくとも一部重なっている構成１乃至３のいずれか１に記載の発光装置。

【0252】

（構成５）
前記複数の副画素は、それぞれ、第１電源配線と前記駆動トランジスタの間に配された発光制御トランジスタと、前記発光制御トランジスタのソースとドレインの間に配された第２容量素子と、を有し、
前記第１画素及び前記第２画素において、前記平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記発光制御トランジスタのゲートより大きい構成１乃至４のいずれかの発光装置。

【0253】

（構成６）
前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素の前記第１副画素の前記発光制御トランジスタのゲートは、前記第１方向において、前記第２画素の前記第３副画素の前記発光制御トランジスタのゲートと、少なくとも一部重なっている構成４または５の発光装置。

【0254】

（構成７）
前記複数の副画素は、それぞれ、ソース及びドレインの一方が、前記発光素子及び前記発光制御トランジスタに接続され、前記ソース及び前記ドレインの他方が第２電源配線に接続された、リセットトランジスタを有する構成１乃至６のいずれかに記載の発光装置。

【0255】

（構成８）
前記第１画素及び前記第２画素において、前記平面視における前記駆動トランジスタの前記ゲートは、前記平面視における前記リセットトランジスタのゲートより大きい構成７の発光装置。

【0256】

（構成９）
前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素の前記第１副画素の前記駆動トランジスタの前記ゲートは、前記第１方向において、前記第１画素の前記第３副画素の発光制御トランジスタのゲートと、前記第２画素の前記第２副画素の前記発光制御トランジスタのゲートの間に配されている構成４乃至８のいずれかの発光装置。

【0257】

（構成１０）
前記複数の画素は、前記第１副画素と前記第２副画素の間に配される第３副画素を有し、
前記第１画素の前記第１副画素の前記発光制御トランジスタのゲートは、前記第１方向において、前記第１画素の前記第３副画素の書き込みトランジスタのゲートと、前記第１画素の前記第１副画素の前記書き込みトランジスタのゲートの間に配されている構成４乃至９のいずれかの発光装置。

【0258】

（構成１１）
前記第１画素の前記第１副画素において、前記駆動トランジスタのゲートは、前記第２方向において、前記発光制御トランジスタのゲートと前記リセットトランジスタのゲートの間に配されている構成７乃至１０のいずれかの発光装置。

【0259】

（構成１２）
前記第２画素の前記第２副画素の前記リセットトランジスタのゲートは、前記第２方向において、前記第１画素の前記第１副画素の前記リセットトランジスタのゲートと少なくとも一部が重なる構成７乃至１１のいずれかの発光装置。

【0260】

（構成１３）
複数のレンズを有する光学部と、前記光学部を通過した光を受光する撮像素子と、前記撮像素子が撮像した画像を表示する表示部と、を有し、
前記表示部は構成１乃至１２のいずれかの発光装置を有することを特徴とする光電変換装置。

【0261】

（構成１４）
構成１乃至１２のいずれかの発光装置を有する表示部と、前記表示部が設けられた筐体と、前記筐体に設けられ、外部と通信する通信部と、を有することを特徴とする電子機器。

【0262】

（構成１５）
撮像装置及び表示部が配されたレンズと、制御装置を有し、
前記表示部には、構成１乃至１２のいずれかの発光装置が配され、
前記制御部は、前記撮像装置と前記前記表示装置の動作を制御することを特徴とする眼鏡。

【符号の説明】

【0263】