知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025140568
(43)【公開日】2025-09-29
(54)【発明の名称】積層インダクタ
(51)【国際特許分類】
H01F 27/29 20060101AFI20250919BHJP
H01F 17/00 20060101ALI20250919BHJP
H01F 17/04 20060101ALI20250919BHJP
【ＦＩ】
H01F27/29 P
H01F17/00 D
H01F17/04 F
H01F17/04 A
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2024040050
(22)【出願日】2024-03-14
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110000914
【氏名又は名称】弁理士法人ＷｉｓｅＰｌｕｓ
(72)【発明者】
【氏名】植田 直樹
【テーマコード（参考）】
5E070
【Ｆターム（参考）】
5E070AA01
5E070BA11
5E070CB02
5E070CB13
5E070CB17
5E070EA01
5E070EB04
(57)【要約】 （修正有）
【課題】クラック等の構造欠陥に起因する信頼性の低下を抑制することができる積層インダクタを提供する。
【解決手段】積層インダクタ１Ａにおいて、複数のコイル導体層ＣＣ１～ＣＣ８は、積層方向に連続する第１コイル導体層４１をＭ＋Ｎ層（Ｍ及びＮは自然数）有する。第１コイル導体層４１のそれぞれは、第１並列部Ｐ１１～Ｐ１４を有する。積層方向に隣り合う第１コイル導体層４１の第１並列部同士は、少なくとも２つのビア導体Ｖを介して並列接続されている。第１コイル導体層のうち、Ｍ層は第１外部電極２１に接続される第１引き出し導体５１を有する第１引き出し層４１Ｍであり、Ｎ層は第１引き出し導体５１を有していない第１非引き出し層４１Ｎである。Ｍは２以上の自然数であり、少なくとも１組の第１引き出し層４１Ｍの積層方向での間には、少なくとも１層の第１非引き出し層４１Ｎが存在する。
【選択図】図３
【解決手段】積層インダクタ１Ａにおいて、複数のコイル導体層ＣＣ１～ＣＣ８は、積層方向に連続する第１コイル導体層４１をＭ＋Ｎ層（Ｍ及びＮは自然数）有する。第１コイル導体層４１のそれぞれは、第１並列部Ｐ１１～Ｐ１４を有する。積層方向に隣り合う第１コイル導体層４１の第１並列部同士は、少なくとも２つのビア導体Ｖを介して並列接続されている。第１コイル導体層のうち、Ｍ層は第１外部電極２１に接続される第１引き出し導体５１を有する第１引き出し層４１Ｍであり、Ｎ層は第１引き出し導体５１を有していない第１非引き出し層４１Ｎである。Ｍは２以上の自然数であり、少なくとも１組の第１引き出し層４１Ｍの積層方向での間には、少なくとも１層の第１非引き出し層４１Ｎが存在する。
【選択図】図３
【特許請求の範囲】
【請求項1】
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
前記積層体の外表面に設けられ、前記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
前記コイルは、前記絶縁層とともに前記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
前記複数のコイル導体層は、前記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
前記第１コイル導体層のそれぞれは、第１並列部を有し、
前記積層方向に隣り合う前記第１コイル導体層の前記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第１コイル導体層のうち、Ｍ層は前記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は前記第１引き出し導体を有していない第１非引き出し層であり、
Ｍは２以上の自然数であり、
少なくとも１組の前記第１引き出し層の前記積層方向での間には、少なくとも１層の前記第１非引き出し層が存在する、積層インダクタ。
前記積層体の外表面に設けられ、前記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
前記コイルは、前記絶縁層とともに前記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
前記複数のコイル導体層は、前記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
前記第１コイル導体層のそれぞれは、第１並列部を有し、
前記積層方向に隣り合う前記第１コイル導体層の前記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第１コイル導体層のうち、Ｍ層は前記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は前記第１引き出し導体を有していない第１非引き出し層であり、
Ｍは２以上の自然数であり、
少なくとも１組の前記第１引き出し層の前記積層方向での間には、少なくとも１層の前記第１非引き出し層が存在する、積層インダクタ。
【請求項2】
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
前記積層体の外表面に設けられ、前記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
前記コイルは、前記絶縁層とともに前記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
前記複数のコイル導体層は、前記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
前記第１コイル導体層のそれぞれは、第１並列部を有し、
前記積層方向に隣り合う前記第１コイル導体層の前記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第１コイル導体層のうち、Ｍ層は前記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は前記第１引き出し導体を有していない第１非引き出し層であり、
前記積層方向から見たときに、前記第１引き出し層の周回部のうち、電流経路を構成する部分は、前記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである、積層インダクタ。
前記積層体の外表面に設けられ、前記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
前記コイルは、前記絶縁層とともに前記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
前記複数のコイル導体層は、前記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
前記第１コイル導体層のそれぞれは、第１並列部を有し、
前記積層方向に隣り合う前記第１コイル導体層の前記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第１コイル導体層のうち、Ｍ層は前記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は前記第１引き出し導体を有していない第１非引き出し層であり、
前記積層方向から見たときに、前記第１引き出し層の周回部のうち、電流経路を構成する部分は、前記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである、積層インダクタ。
【請求項3】
前記第１引き出し層において、前記第１外部電極と、前記第１外部電極までの経路長が最も短い位置に存在する前記ビア導体と、の間を接続する部分は、前記第１外部電極と接する部分を除いて、直線状の形状からなる、請求項２に記載の積層インダクタ。
【請求項4】
Ｍは２以上の自然数であり、
少なくとも１組の前記第１引き出し層の前記積層方向での間には、少なくとも１層の前記第１非引き出し層が存在する、請求項２又は３に記載の積層インダクタ。
少なくとも１組の前記第１引き出し層の前記積層方向での間には、少なくとも１層の前記第１非引き出し層が存在する、請求項２又は３に記載の積層インダクタ。
【請求項5】
前記第１引き出し層の少なくとも１層において、前記第１引き出し導体のうち前記第１外部電極と接する部分の幅は、前記第１並列部の幅よりも大きい、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項6】
前記第１引き出し層における前記第１引き出し導体のうち前記第１外部電極と接する部分の幅の合計は、前記第１引き出し層及び前記第１非引き出し層における前記第１並列部の幅の合計と同等以上である、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項7】
Ｍ＋Ｎは３以上の自然数であり、
前記第１引き出し層は前記積層方向に２層以上連続していない、請求項１～３のいずれか１項に記載の積層インダクタ。
前記第１引き出し層は前記積層方向に２層以上連続していない、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項8】
Ｍ＋Ｎは３以上の自然数であり、
前記第１引き出し層と前記第１非引き出し層とは、前記積層方向に交互に設けられている、請求項７に記載の積層インダクタ。
前記第１引き出し層と前記第１非引き出し層とは、前記積層方向に交互に設けられている、請求項７に記載の積層インダクタ。
【請求項9】
Ｍ＝２、かつ、Ｎ＝２であり、
２層の前記第１引き出し層の間に２層の前記第１非引き出し層が前記積層方向に連続して設けられている、請求項７に記載の積層インダクタ。
２層の前記第１引き出し層の間に２層の前記第１非引き出し層が前記積層方向に連続して設けられている、請求項７に記載の積層インダクタ。
【請求項10】
前記第１引き出し層において、前記第１引き出し導体と前記第１並列部とは直接接続されている、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項11】
前記第１非引き出し層の周回部のうち、電流経路を構成する部分は、前記並列部のみからなる、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項12】
前記複数のコイル導体層は、前記積層方向に連続する第２コイル導体層をＫ＋Ｌ層（Ｋ及びＬは自然数）有し、
前記第２コイル導体層のそれぞれは、第２並列部を有し、
前記積層方向に隣り合う前記第２コイル導体層の前記第２並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第２コイル導体層のうち、Ｋ層は前記第２外部電極に接続される第２引き出し導体を有する第２引き出し層であり、Ｌ層は前記第２引き出し導体を有していない第２非引き出し層である、請求項１～３のいずれか１項に記載の積層インダクタ。
前記第２コイル導体層のそれぞれは、第２並列部を有し、
前記積層方向に隣り合う前記第２コイル導体層の前記第２並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第２コイル導体層のうち、Ｋ層は前記第２外部電極に接続される第２引き出し導体を有する第２引き出し層であり、Ｌ層は前記第２引き出し導体を有していない第２非引き出し層である、請求項１～３のいずれか１項に記載の積層インダクタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層インダクタに関する。
【背景技術】
【0002】
特許文献１には、複数の絶縁体層からなる積層体と、上記積層体の外側に形成された外部電極と、上記積層体の内部にスパイラル状に形成されたコイル導体とを備え、上記コイル導体は外部電極と電気的に接続される引出部と引出部以外のコイル本体とを有し、上記コイル導体は絶縁体層に形成された導体パターンと絶縁体層を貫通し複数の導体パターンを電気的に接続するビアホール導体とを有し、一部の絶縁体層に形成された導体パターンは略矩形状の４つの頂点を含み一辺の一部を欠くＣ字状パターンであり、他の一部の絶縁体層に形成された導体パターンは上記略矩形状における上記Ｃ字状パターンにて欠けた一辺の一部に相当するＩ字状パターンであり、上記コイル本体を構成する導体パターンは上記Ｃ字状パターンと上記Ｉ字状パターンのみであり、上記コイル本体はＣ字状パターンが２層以上連続して積層される部分構造を有し、上記コイル本体におけるＣ字状パターンの個数はＩ字状パターンの個数よりも多い、積層インダクタが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－１６２１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、積層インダクタの製造時には、押し切りカットやダイサーカット等の方法で、積層体ブロックをカットする工程が含まれうる。特許文献１に記載の積層インダクタでは、積層体ブロックのカット時に生じる応力により、引き出し導体自体又は引き出し導体と絶縁層との界面にクラック等の構造欠陥が生じるおそれがある。積層インダクタに構造欠陥が生じると、積層インダクタの使用時における断線等のリスクが高くなるため、積層インダクタの信頼性が低下してしまう。
【0005】
本発明は、上記の問題を解決するためになされたものであり、クラック等の構造欠陥に起因する信頼性の低下を抑制することができる積層インダクタを提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の積層インダクタは、複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、上記積層体の外表面に設けられ、上記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備える。上記コイルは、上記絶縁層とともに上記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成される。上記複数のコイル導体層は、上記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有する。上記第１コイル導体層のそれぞれは、第１並列部を有する。上記積層方向に隣り合う上記第１コイル導体層の上記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されている。上記第１コイル導体層のうち、Ｍ層は上記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は上記第１引き出し導体を有していない第１非引き出し層である。
【0007】
第１の態様において、Ｍは２以上の自然数であり、少なくとも１組の上記第１引き出し層の上記積層方向での間には、少なくとも１層の上記第１非引き出し層が存在する。
【0008】
第２の態様において、上記積層方向から見たときに、上記第１引き出し層の周回部のうち、電流経路を構成する部分は、上記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである。
【発明の効果】
【0009】
本発明によれば、クラック等の構造欠陥に起因する信頼性の低下を抑制することができる積層インダクタを提供することができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、本発明の積層インダクタについて説明する。なお、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更されてもよい。また、以下において記載する個々の好ましい構成を複数組み合わせたものもまた本発明である。
【0012】
本明細書において、要素間の関係性を示す用語（例えば「垂直」、「平行」、「直交」等）及び要素の形状を示す用語は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
【0013】
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
【0014】
以下に示す図面は模式図であり、その寸法、縦横比の縮尺等は実際の製品と異なる場合がある。
【0015】
［第１実施形態］
図１は、本発明の第１実施形態に係る積層インダクタの一例を模式的に示す斜視図である。
図１は、本発明の第１実施形態に係る積層インダクタの一例を模式的に示す斜視図である。
【0016】
図１に示す積層インダクタ１Ａは、積層体１０Ａと、第１外部電極２１及び第２外部電極２２と、を備える。積層体１０Ａは、例えば、６面を有する直方体状又は略直方体形状を有する。図１には示されていないが、積層体１０Ａは、複数の絶縁層が積層方向に積層されてなり、内部にコイルを有している。第１外部電極２１及び第２外部電極２２は、各々、コイルに電気的に接続されている。
【0017】
積層インダクタ１Ａ及び積層体１０Ａでは、長さ方向、高さ方向及び幅方向を図１におけるＬ方向、Ｔ方向及びＷ方向とする。ここで、長さ方向Ｌと高さ方向Ｔと幅方向Ｗとは互いに直交する。
【0018】
図１に示す例では、積層体１０Ａは、長さ方向Ｌに相対する第１の端面１１及び第２の端面１２と、高さ方向Ｔに相対する第１の主面１３及び第２の主面１４と、幅方向Ｗに相対する第１の側面１５及び第２の側面１６と、を有する。
【0019】
図１には示されていないが、積層体１０Ａは、角部及び稜線部に丸みが付けられていることが好ましい。積層体１０Ａの角部は、積層体１０Ａの３面が交わる部分であり、積層体１０Ａの稜線部は、積層体１０Ａの２面が交わる部分である。
【0020】
第１外部電極２１及び第２外部電極２２は、積層体１０Ａの外表面に設けられている。
【0021】
第１外部電極２１は、例えば、図１に示すように、積層体１０Ａの第１の端面１１の全部を覆い、かつ、第１の端面１１から延伸して第１の主面１３の一部、第２の主面１４の一部、第１の側面１５の一部、及び、第２の側面１６の一部を覆っている。
【0022】
第２外部電極２２は、例えば、図１に示すように、積層体１０Ａの第２の端面１２の全部を覆い、かつ、第２の端面１２から延伸して第１の主面１３の一部、第２の主面１４の一部、第１の側面１５の一部、及び、第２の側面１６の一部を覆っている。
【0023】
以上のように第１外部電極２１及び第２外部電極２２が配置されている積層インダクタ１Ａを基板上に実装する場合には、積層体１０Ａの第１の主面１３、第２の主面１４、第１の側面１５及び第２の側面１６のいずれかが実装面となる。
【0024】
【0025】
図２に示す積層インダクタ１Ａにおいて、積層体１０Ａは、内部にコイル３０Ａを有している。
【0026】
コイル３０Ａは、後述する第１引き出し導体５１及び第２引き出し導体５２を有する。コイル３０Ａは、第１引き出し導体５１を介して、第１外部電極２１と接続されている。第２引き出し導体５２を介して第２外部電極２２と接続されている。
【0027】
【0028】
図３に示すように、積層体１０Ａ（図１参照）は、複数の絶縁層ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６、ＩＬ７及びＩＬ８が、積層体１０Ａの第１の主面１３（図１参照）から第２の主面１４（図１参照）に向かって、高さ方向Ｔに積層されることにより構成されている。以下、絶縁層ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６、ＩＬ７及びＩＬ８をまとめて絶縁層ＩＬとも記載する。
【0029】
図３においては、絶縁層ＩＬ１が積層方向（ここでは高さ方向Ｔ）の上側（積層体１０Ａの第２の主面１４側）、絶縁層ＩＬ８が積層方向の下側（積層体１０Ａの第１の主面１３側）に配置され、かつ、各々の絶縁層ＩＬの主面のうち、高さ方向Ｔの負方向側（図３では紙面奥側）の主面が積層方向の下側、高さ方向Ｔの正方向側（図３では紙面手前側）の主面が積層方向の上側に配置される。
【0030】
各々の絶縁層ＩＬの構成材料としては、例えば、フェライト材料等の磁性材料が挙げられる。
【0031】
図３に示すように、絶縁層ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６、ＩＬ７及びＩＬ８には、それぞれ、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７及びＣＣ８が設けられている。以下、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７及びＣＣ８をまとめてコイル導体層ＣＣとも記載する。
【0032】
コイル導体層ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７及びＣＣ８は、それぞれ、絶縁層ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６、ＩＬ７及びＩＬ８の主面上、具体的には、高さ方向Ｔの正方向側（図３では紙面手前側）の主面上に設けられている。
【0033】
絶縁層ＩＬとともに積層方向（ここでは高さ方向Ｔ）に積層された複数のコイル導体層ＣＣが電気的に接続されることにより、コイル３０Ａ（図２参照）が構成されている。
【0034】
１層目Ｌ１のコイル導体層ＣＣ１は、周回部Ｒ１及び第１引き出し導体５１からなる。１層目Ｌ１の絶縁層ＩＬ１には、コイル導体層ＣＣ１とコイル導体層ＣＣ２とを接続するビア導体Ｖ１ｘ及びＶ１ｙが設けられている。
【0035】
２層目Ｌ２のコイル導体層ＣＣ２は、周回部Ｒ２からなる。２層目Ｌ２の絶縁層ＩＬ２には、コイル導体層ＣＣ２とコイル導体層ＣＣ３とを接続するビア導体Ｖ２ｘ及びＶ２ｙが設けられている。
【0036】
３層目Ｌ３のコイル導体層ＣＣ３は、周回部Ｒ３からなる。３層目Ｌ３の絶縁層ＩＬ３には、コイル導体層ＣＣ３とコイル導体層ＣＣ４とを接続するビア導体Ｖ３ｘ及びＶ３ｙが設けられている。
【0037】
４層目Ｌ４のコイル導体層ＣＣ４は、周回部Ｒ４及び第１引き出し導体５１からなる。４層目Ｌ４の絶縁層ＩＬ４には、コイル導体層ＣＣ４とコイル導体層ＣＣ５とを接続するビア導体Ｖ４ｙが設けられている。
【0038】
５層目Ｌ５のコイル導体層ＣＣ５は、周回部Ｒ５及び第２引き出し導体５２からなる。５層目Ｌ５の絶縁層ＩＬ５には、コイル導体層ＣＣ５とコイル導体層ＣＣ６とを接続するビア導体Ｖ５ｘ及びＶ５ｙが設けられている。
【0039】
６層目Ｌ６のコイル導体層ＣＣ６は、周回部Ｒ６からなる。６層目Ｌ６の絶縁層ＩＬ６には、コイル導体層ＣＣ６とコイル導体層ＣＣ７とを接続するビア導体Ｖ６ｘ及びＶ６ｙが設けられている。
【0040】
７層目Ｌ７のコイル導体層ＣＣ７は、周回部Ｒ７からなる。７層目Ｌ７の絶縁層ＩＬ７には、コイル導体層ＣＣ７とコイル導体層ＣＣ８とを接続するビア導体Ｖ７ｘ及びＶ７ｙが設けられている。
【0041】
８層目Ｌ８のコイル導体層ＣＣ８は、周回部Ｒ８及び第２引き出し導体５２からなる。
【0042】
以下、周回部Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７及びＲ８をまとめて周回部Ｒとも記載する。
【0043】
周回部Ｒは、コイル軸方向（ここでは高さ方向Ｔ）から見たときのコイル３０Ａの周回部分を構成している。
【0044】
以下、ビア導体Ｖ１ｘ、Ｖ１ｙ、Ｖ２ｘ、Ｖ２ｙ、Ｖ３ｘ、Ｖ３ｙ、Ｖ４ｙ、Ｖ５ｘ、Ｖ５ｙ、Ｖ６ｘ、Ｖ６ｙ、Ｖ７ｘ及びＶ７ｙをまとめてビア導体Ｖとも記載する。
【0045】
ビア導体Ｖは、絶縁層ＩＬを積層方向（ここでは高さ方向Ｔ）に貫通するように設けられている。
【0046】
絶縁層ＩＬの主面上には、ビア導体Ｖと接続されるランドが設けられていてもよい。その場合、ランドのサイズは、ランドの部分を除いたコイル導体層ＣＣの線幅よりも若干大きくてもよい。
【0047】
各々のコイル導体層ＣＣ（ランドを含む）及び各々のビア導体Ｖの構成材料としては、例えば、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｎｉ、Ａｌ、これらの金属の少なくとも１種を含有する合金等が挙げられる。
【0048】
図３に示すように構成された絶縁層ＩＬが高さ方向Ｔに積層されると、ビア導体Ｖを介してコイル導体層ＣＣが電気的に接続される。その結果、積層体１０Ａ内においては、図２に示すように、高さ方向Ｔに延在するコイル軸を有するソレノイド状のコイル３０Ａが構成される。
【0049】
図３には示されていないが、積層体１０Ａは、第１の主面１３側に、コイル導体層ＣＣが設けられていない絶縁層ＩＬを１層以上含むことが好ましい。同様に、積層体１０Ａは、第２の主面１４側に、コイル導体層ＣＣが設けられていない絶縁層ＩＬを１層以上含むことが好ましい。以下の実施形態においても同様である。
【0050】
本発明の積層インダクタでは、複数のコイル導体層は、積層方向（ここでは高さ方向Ｔ）に連続する第１コイル導体層をＭ＋Ｎ層有する。Ｍ及びＮは自然数である。第１コイル導体層のそれぞれは、第１並列部を有し、積層方向に隣り合う第１コイル導体層の第１並列部同士は、少なくとも２つのビア導体を介して並列接続されている。
【0051】
【0052】
積層インダクタ１Ａでは、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３及びＣＣ４は、それぞれ、第１並列部Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４を有している。以下、第１並列部をまとめてＰ１とも記載する。
【0053】
コイル導体層ＣＣ１の第１並列部Ｐ１１と、コイル導体層ＣＣ２の第１並列部Ｐ１２と、はビア導体Ｖ１ｘ及びＶ１ｙを介して並列接続されている。同様に、コイル導体層ＣＣ２の第１並列部Ｐ１２と、コイル導体層ＣＣ３の第１並列部Ｐ１３と、はビア導体Ｖ２ｘ及びＶ２ｙを介して並列接続されている。また、コイル導体層ＣＣ３の第１並列部Ｐ１３と、コイル導体層ＣＣ４の第１並列部Ｐ１４と、はビア導体Ｖ３ｘ及びＶ３ｙを介して並列接続されている。
【0054】
積層インダクタ１Ａでは、コイル導体層ＣＣ１の周回部Ｒ１の全体が第１並列部Ｐ１１となっている。同様に、コイル導体層ＣＣ２の周回部Ｒ２の全体が第１並列部Ｐ１２となっている。また、コイル導体層ＣＣ３の周回部Ｒ３の全体が第１並列部Ｐ１３となっている。また、コイル導体層ＣＣ４の周回部Ｒ４の全体が第１並列部Ｐ１４となっている。
【0055】
積層インダクタ１Ａでは、第１並列部Ｐ１の両端のみが、ビア導体Ｖを介して隣り合う第１並列部Ｐ１と接続されているが、第１並列部Ｐ１は、両端以外の部分においてもビア導体を介して隣り合う第１並列部Ｐ１と接続されていてもよい。この場合、隣り合う第１コイル導体層４１の第１並列部Ｐ１同士は、３つ以上のビア導体を介して接続される。このように、隣り合う第１コイル導体層４１の第１並列部Ｐ１同士は、少なくとも２つのビア導体を介して並列接続されていればよい。積層インダクタ１Ａのように、隣り合う第１コイル導体層４１の第１並列部Ｐ１同士が、２つのビア導体を介して並列接続されていてもよい。
【0056】
【0057】
第１コイル導体層４１のうち、Ｍ層は第１外部電極２１に接続される第１引き出し導体５１を有する第１引き出し層４１Ｍである。図３及び図４に示すように、積層インダクタ１Ａでは、コイル導体層ＣＣ１及びＣＣ４の２層が第１引き出し層４１Ｍとなっている。すなわち、積層インダクタ１Ａでは、Ｍ＝２となる。
【0058】
第１コイル導体層４１のうち、Ｎ層は第１外部電極２１に接続される第１引き出し導体５１を有していない第１非引き出し層４１Ｎである。図３及び図４に示すように、積層インダクタ１Ａでは、コイル導体層ＣＣ２及びＣＣ３の２層が第１非引き出し層４１Ｎとなっている。すなわち、積層インダクタ１Ａでは、Ｎ＝２となる。
【0059】
なお、図４に示すように、実際には隣接する絶縁層ＩＬの間には境界は視認されない。
【0060】
以下、第１コイル導体層４１が第１非引き出し層４１Ｎを有することによる効果について、説明する。
【0061】
積層インダクタの製造時には、押し切りカットやダイサーカット等の方法で、積層体ブロックをカットする工程が含まれうる。以下、積層インダクタ１Ａを製造する工程において、積層体１０Ａの第１の端面１１が切断面となるように、積層体ブロックを高さ方向Ｔに沿ってカットする工程が含まれる場合を例にとって説明する。積層体ブロックをカットする際には、カット刃の進入方向に応力が生じる。ところで、第１引き出し導体５１は、Ａｇ等の金属成分を含んでいるので、第１引き出し導体５１は、フェライト材料等から構成される絶縁層ＩＬと比較して弾性率が高く、かつ、破断ひずみが小さい。そのため、切断面に存在する第１引き出し導体５１の数が多い場合には、カット刃の進入方向に生じる応力によって、第１引き出し導体５１自体、又は、第１引き出し導体５１と絶縁層ＩＬとの界面にクラック等の構造欠陥が生じるリスクが高くなる。
【0062】
図３及び図４に示すように、積層インダクタ１Ａでは、４層の第１コイル導体層４１のうち、２層が第１引き出し層４１Ｍとなっており、２層が第１非引き出し層４１Ｎとなっている。一方で、後述する比較例の積層インダクタ１０１Ａでは、４層の第１コイル導体層４１のうち、４層が第１引き出し層４１Ｍとなっている。比較例の積層インダクタ１０１Ａと比較して、積層インダクタ１Ａでは、カット刃の進行方向において第１引き出し導体５１の数が少ない。そのため、カット刃の進入方向に生じる応力によって積層インダクタ１Ａにおいてクラック等の構造欠陥が生じるリスクを低くすることができる。以上のことから、積層インダクタ１Ａでは、クラック等の構造欠陥に起因する信頼性の低下が抑制される。
【0063】
また、積層インダクタ１Ａでは、比較例の積層インダクタ１０１Ａと比較して、第１非引き出し層４１Ｎが設けられていることにより、積層方向（ここでは高さ方向Ｔ）での第１引き出し導体５１の重なり数を減らすことができるので、積層インダクタ１Ａのインピーダンスを高くすることができる。
【0064】
本発明の積層インダクタでは、Ｍは２以上の自然数であり、少なくとも１組の第１引き出し層４１Ｍの積層方向での間には、少なくとも１層の第１非引き出し層４１Ｎが存在することが好ましい。図３及び図４に示すように、積層インダクタ１Ａでは、Ｍは２であり、第１引き出し層４１Ｍであるコイル導体層ＣＣ１とコイル導体層ＣＣ４との間に、第１非引き出し層４１Ｎであるコイル導体層ＣＣ２及びコイル導体層ＣＣ３が存在する。少なくとも１組の第１引き出し層４１Ｍの積層方向での間に、少なくとも１層の第１非引き出し層４１Ｎが存在すると、第１引き出し層４１Ｍ同士の間に、弾性率が低く、かつ、破断ひずみが大きいフェライトなどからなる絶縁層ＩＬが多く挟まれることになる。このため、積層体ブロックをカットする工程における、第１引き出し導体５１での応力集中を抑制することができるので、積層インダクタ１Ａにおいてクラック等の構造欠陥が生じるリスクをさらに低くすることができる。
【0065】
本発明の積層インダクタでは、Ｍ＋Ｎは３以上の自然数であり、第１引き出し層４１Ｍは積層方向に２層以上連続していないことが好ましい。図３及び図４に示すように、積層インダクタ１Ａでは、Ｍ＋Ｎは４であり、第１引き出し層４１Ｍであるコイル導体層ＣＣ１とコイル導体層ＣＣ４とが積層方向に連続していない。第１引き出し層４１Ｍが積層方向に２層以上連続していないと、各第１引き出し層４１Ｍ同士の間に、第１非引き出し層４１Ｎが存在することとなる。それゆえ、各第１引き出し層４１Ｍ同士の間に弾性率が低く、かつ、破断ひずみが大きいフェライトなどからなる絶縁層ＩＬが多く挟まれることになる。このため、積層体ブロックをカットする工程における、第１引き出し導体５１での応力集中を抑制することができるので、積層インダクタ１Ａにおいてクラック等の構造欠陥が生じるリスクをさらに低くすることができる。
【0066】
【0067】
図３に示す積層インダクタ１Ａのように、積層方向から見たときに、第１引き出し層４１Ｍの周回部Ｒのうち、電流経路を構成する部分は、第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分と向き及び形状が同じであることが好ましい。
【0068】
積層方向から見たときに、第１引き出し層４１Ｍの周回部Ｒのうち、電流経路を構成する部分が、第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分と向き及び形状が同じであると、コイルの磁束が遮られることを抑制できるので、最も効率的にインピーダンスを向上することができる。第１引き出し層４１Ｍの周回部Ｒのうち、電流経路を構成する部分が、第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分と向き又は形状が異なる場合には、周回部Ｒ同士で形状が異なる部分、又は、周回部Ｒ同士で向きが異なる部分において、コイルの磁束が遮られる、又は、コイルの磁束が打ち消し合ってしまうおそれがある。そのため、積層インダクタのインピーダンスが低下するおそれがある。
【0069】
また、積層方向から見たときに、第１引き出し層４１Ｍの周回部Ｒのうち、電流経路を構成する部分が、第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分と向き及び形状が同じであると、各第１並列部Ｐ１における、導体での電流密度差が生じないようにすることができるため、積層インダクタ１Ａを長期間使用した際の劣化を抑制できる。第１引き出し層４１Ｍの周回部Ｒのうち、電流経路を構成する部分が、第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分と向き又は形状が異なる場合には、各第１並列部Ｐ１での電流の流れやすさが異なる状態になる場合がある。この場合、最も電流が流れやすい経路となる第１並列部Ｐ１を選択的に電流が多く流れることとなる。そのため、最も電流が流れやすい経路の劣化が加速されてしまうので、積層インダクタの劣化が起こりやすくなるおそれがある。
【0070】
第１引き出し層４１Ｍの周回部Ｒのうち、電流経路を構成する部分とは、第１引き出し層４１Ｍの周回部Ｒのうち、電流が流れないダミー電極を除いた部分を意味する。同様に、第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分とは、第１非引き出し層４１Ｎの周回部Ｒのうち、電流が流れないダミー電極を除いた部分を意味する。図３に示すように、積層インダクタ１Ａには、電流が流れないダミー電極が存在しないため、第１引き出し層４１Ｍの周回部Ｒの全体が電流経路を構成する部分となっており、第１非引き出し層４１Ｎの周回部Ｒの全体が電流経路を構成する部分となっている。
【0071】
積層インダクタ１Ａでは、積層方向から見たときに、第１引き出し層４１Ｍの周回部Ｒは、第１非引き出し層４１Ｎの周回部Ｒと向き及び形状が同じである。積層インダクタ１Ａでは、積層方向から見たときに、第１引き出し層４１Ｍの周回部Ｒの全体は、第１非引き出し層４１Ｎの周回部Ｒの全体と重なっている。
【0072】
第１引き出し層４１Ｍの少なくとも１層において、第１引き出し導体５１のうち第１外部電極２１と接する部分の幅は、第１並列部Ｐ１の幅よりも大きいことが好ましい。図３に示すように、積層インダクタ１Ａでは、第１引き出し層４１Ｍであるコイル導体層ＣＣ１において、第１引き出し導体５１のうち第１外部電極２１と接する部分の幅Ａ１は、第１並列部Ｐ１１の幅Ｂ１よりも大きい。また、第１引き出し層４１Ｍであるコイル導体層ＣＣ４において、第１引き出し導体５１のうち第１外部電極２１と接する部分の幅Ａ４は、第１並列部Ｐ１４の幅Ｂ４よりも大きい。積層インダクタ１Ａのように、全ての第１引き出し層４１Ｍにおいて、第１引き出し導体５１のうち第１外部電極２１と接する部分の幅は、第１並列部Ｐ１の幅よりも大きいことが好ましい。
【0073】
第１引き出し導体５１のうち第１外部電極２１と接する部分の幅が、第１並列部Ｐ１の幅よりも大きいと、例えば、積層体１０Ａの第１の端面１１が切断面となるように、積層体ブロックを高さ方向Ｔに沿ってカットする場合において、第１引き出し導体５１の面積を、カット刃の進入方向と垂直な方向に大きくすることができる。そのため、第１引き出し導体５１における応力集中を低減することができるので、積層インダクタ１Ａにおいてクラック等の構造欠陥が生じるリスクをさらに低くすることができる。
【0074】
その一方で、積層インダクタ１Ａでは、第１非引き出し層４１Ｎが存在しない構成と比較して、第１引き出し層４１Ｍの数が少なくなっているので、第１引き出し層４１Ｍを減らした分だけ第１引き出し導体５１での抵抗が大きくなる。そこで、第１引き出し導体５１のうち第１外部電極２１と接する部分の幅を、第１並列部Ｐ１の幅よりも大きくすることにより、第１引き出し導体５１での抵抗が大きくなることが抑制できる。
【0075】
第１引き出し層４１Ｍにおける第１引き出し導体５１のうち第１外部電極２１と接する部分の幅の合計は、第１引き出し層４１Ｍ及び第１非引き出し層４１Ｎにおける第１並列部Ｐ１の幅の合計と同等以上であることが好ましい。図３に示すように、積層インダクタ１Ａでは、コイル導体層ＣＣ１における第１引き出し導体５１のうち第１外部電極２１と接する部分の幅Ａ１と、コイル導体層ＣＣ４における第１引き出し導体５１のうち第１外部電極２１と接する部分の幅Ａ４と、の合計が第１引き出し層４１Ｍにおける第１引き出し導体５１のうち第１外部電極２１と接する部分の幅の合計となる。また、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３及びＣＣ４の第１並列部Ｐ１１、Ｐ１２、Ｐ１３及びＰ１４の幅Ｂ１～Ｂ４の合計が、第１引き出し層４１Ｍ及び第１非引き出し層４１Ｎにおける第１並列部Ｐ１の幅の合計となる。積層インダクタ１Ａでは、第１引き出し層４１Ｍにおける第１引き出し導体５１のうち第１外部電極２１と接する部分の幅の合計は、第１引き出し層４１Ｍ及び第１非引き出し層４１Ｎにおける第１並列部Ｐ１の幅の合計よりも大きい。第１引き出し層４１Ｍにおける第１引き出し導体５１のうち第１外部電極２１と接する部分の幅の合計は、第１引き出し層４１Ｍ及び第１非引き出し層４１Ｎにおける第１並列部Ｐ１の幅の合計と同じであってもよい。
【0076】
第１引き出し層４１Ｍにおける第１引き出し導体５１のうち第１外部電極２１と接する部分の幅の合計が、第１引き出し層４１Ｍ及び第１非引き出し層４１Ｎにおける第１並列部Ｐ１の幅の合計と同等以上であると、周回部Ｒでの電流密度に対して、第１引き出し導体５１における電流密度が高くなることを抑制できる。そのため、第１引き出し導体５１におけるエレクトロマイグレーションの発生を抑制することができる。
【0077】
積層インダクタ１Ａでは、第１引き出し導体５１の幅は、周回部Ｒ１と接する部分よりも、第１外部電極２１と接する部分において大きくなっている。第１引き出し導体５１の幅は一定であってもよい。
【0078】
第１引き出し層４１Ｍにおいて、第１引き出し導体５１と第１並列部Ｐ１とは直接接続されていてもよい。図３に示すように、積層インダクタ１Ａでは、第１引き出し層４１Ｍであるコイル導体層ＣＣ１において、第１引き出し導体５１と第１並列部Ｐ１１とは直接接続されている。同様に、第１引き出し層４１Ｍであるコイル導体層ＣＣ４において、第１引き出し導体５１と第１並列部Ｐ１４とは直接接続されている。
【0079】
第１引き出し層４１Ｍにおいて、第１外部電極２１と、第１外部電極２１までの経路長が最も短い位置に存在するビア導体Ｖと、の間を接続する部分は第１外部電極２１と接する部分を除いて、直線状の形状からなっていてもよい。
【0080】
例えば、第１引き出し層４１Ｍであるコイル導体層ＣＣ１においてはビア導体Ｖ１ｘが第１外部電極２１までの経路長が最も短い位置に存在するビア導体となる。コイル導体層ＣＣ１では、第１引き出し導体５１のうち、第１外部電極２１と接する部分の幅が広くなっている。このような場合においても、第１外部電極２１とビア導体Ｖ１ｘとの間の部分のうち、図３におけるＢ１で示される幅の部分は、直線状の形状からなっている。そのため、コイル導体層ＣＣ１において、第１外部電極２１とビア導体Ｖ１ｘとの間を接続する部分は、第１外部電極２１と接する部分を除いて、直線状の形状からなっているといえる。
【0081】
第１非引き出し層４１Ｎの周回部Ｒのうち、電流経路を構成する部分は、第１並列部Ｐ１のみからなっていてもよい。また、第１非引き出し層４１Ｎの周回部Ｒの全体が、第１並列部Ｐ１のみからなっていてもよい。図３に示すように、積層インダクタ１Ａでは、第１非引き出し層４１Ｎであるコイル導体層ＣＣ２において、周回部Ｒ２の全体が、第１並列部Ｐ１２のみからなっている。同様に、第１非引き出し層４１Ｎであるコイル導体層ＣＣ４において、周回部Ｒ４の全体が、第１並列部Ｐ１４のみからなっている。
【0082】
本発明の積層インダクタでは、複数のコイル導体層は、積層方向（図３では高さ方向Ｔ）に連続する第２コイル導体層をＫ＋Ｌ層有していてもよい。Ｋ及びＬは自然数である。第２コイル導体層のそれぞれは、第２並列部を有し、積層方向に隣り合う第２コイル導体層の第２並列部同士は、少なくとも２つのビア導体を介して並列接続されている。
【0083】
【0084】
積層インダクタ１Ａでは、コイル導体層ＣＣ５、ＣＣ６、ＣＣ７及びＣＣ８は、それぞれ、第２並列部Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８を有している。以下、第２並列部をまとめてＰ２とも記載する。
【0085】
コイル導体層ＣＣ５の第２並列部Ｐ２５と、コイル導体層ＣＣ６の第２並列部Ｐ２６と、はビア導体Ｖ５ｘ及びＶ５ｙを介して並列接続されている。同様に、コイル導体層ＣＣ６の第２並列部Ｐ２６と、コイル導体層ＣＣ７の第２並列部Ｐ２７と、はビア導体Ｖ６ｘ及びＶ６ｙを介して並列接続されている。また、コイル導体層ＣＣ７の第２並列部Ｐ２７と、コイル導体層ＣＣ８の第２並列部Ｐ２８と、はビア導体Ｖ７ｘ及びＶ７ｙを介して並列接続されている。
【0086】
積層インダクタ１Ａでは、コイル導体層ＣＣ５の周回部Ｒ５の全体が第２並列部Ｐ２５となっている。同様に、コイル導体層ＣＣ６の周回部Ｒ６の全体が第２並列部Ｐ２６となっている。また、コイル導体層ＣＣ７の周回部Ｒ７の全体が第２並列部Ｐ２７となっている。また、コイル導体層ＣＣ８の周回部Ｒ８の全体が第２並列部Ｐ２８となっている。
【0087】
積層インダクタ１Ａでは、第２並列部Ｐ２の両端のみが、ビア導体Ｖを介して隣り合う第２並列部Ｐ２と接続されているが、第２並列部Ｐ２は、両端以外の部分においてもビア導体を介して隣り合う第２並列部Ｐ２と接続されていてもよい。この場合、隣り合う第２コイル導体層４２の第２並列部Ｐ２同士は、３つ以上のビア導体を介して接続される。このように、隣り合う第２コイル導体層４２の第２並列部Ｐ２同士は、少なくとも２つのビア導体を介して並列接続されていればよい。積層インダクタ１Ａのように、隣り合う第２コイル導体層４２の第２並列部Ｐ２同士が、２つのビア導体を介して並列接続されていてもよい。
【0088】
第２コイル導体層４２のうち、Ｋ層は第２外部電極２２に接続される第２引き出し導体５２を有する第２引き出し層４２Ｋである。図３及び図４に示すように、積層インダクタ１Ａでは、コイル導体層ＣＣ５及びＣＣ８の２層が第２引き出し層４２Ｋとなっている。すなわち、積層インダクタ１Ａでは、Ｋ＝２となる。
【0089】
第２コイル導体層４２のうち、Ｌ層は第２外部電極２２に接続される第２引き出し導体５２を有していない第２非引き出し層４２Ｌである。図３及び図４に示すように、積層インダクタ１Ａでは、コイル導体層ＣＣ６及びＣＣ７の２層が第２非引き出し層４２Ｌとなっている。すなわち、積層インダクタ１Ａでは、Ｌ＝２となる。
【0090】
第２コイル導体層４２が第２非引き出し層４２Ｌを有していると、積層インダクタ１Ａを製造する工程において、例えば、積層体１０Ａの第２の端面１２が切断面となるように、積層体ブロックを高さ方向Ｔに沿ってカットする工程が含まれる場合に、積層インダクタ１Ａにおいてクラック等の構造欠陥が生じるリスクを低くすることができる。
【0091】
積層インダクタ１Ａでは、積層体１０Ａの第２の主面１４側から４層のコイル導体層ＣＣが第１コイル導体層４１となり、積層体１０Ａの第１の主面１３側から４層のコイル導体層ＣＣが第２コイル導体層４２となっている。第２コイル導体層４２は、第１コイル導体層４１とは反対の主面側に設けられ、引き出し導体が第２外部電極２２と接続すること以外は、第１コイル導体層４１と同様の構成を有していてもよい。
【0092】
【0093】
＜磁性材料の作製工程＞
まず、Ｆｅ２Ｏ３、ＺｎＯ、ＣｕＯ及びＮｉＯを所定の比率になるように秤量する。
まず、Ｆｅ２Ｏ３、ＺｎＯ、ＣｕＯ及びＮｉＯを所定の比率になるように秤量する。
【0094】
次に、これらの秤量物、純水等を、ＰＳＺ（部分安定化ジルコニア）メディアとともにボールミルに入れて混合した後、粉砕する。混合・粉砕時間については、例えば、４時間以上、８時間以下とする。
【0095】
そして、得られた粉砕物を乾燥させた後、仮焼する。仮焼温度については、例えば、７００℃以上、８００℃以下とする。仮焼時間については、例えば、２時間以上、５時間以下とする。
【0096】
このようにして、粉末状の磁性材料、より具体的には、粉末状の磁性フェライト材料を作製する。
【0097】
フェライト材料は、例えば、Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料を用いる。
【0098】
Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料は、例えば、全量を１００ｍоｌ％としたとき、ＦｅをＦｅ２Ｏ３換算で４０ｍｏｌ％以上、４９．５ｍｏｌ％以下、ＺｎをＺｎＯ換算で２ｍｏｌ％以上、３５ｍｏｌ％以下、ＣｕをＣｕＯ換算で６ｍｏｌ％以上、１３ｍｏｌ％以下、ＮｉをＮｉＯ換算で１０ｍｏｌ％以上、４５ｍｏｌ％以下含む。
【0099】
Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料は、Ｃｏ、Ｂｉ、Ｓｎ、Ｍｎ等の添加物をさらに含んでいてもよい。
【0100】
Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料は、不可避不純物をさらに含んでいてもよい。
【0101】
＜グリーンシートの作製工程＞
まず、磁性材料と、ポリビニルブチラール系樹脂等の有機バインダと、エタノール、トルエン等の有機溶剤と、可塑剤と、等を、ＰＳＺメディアとともにボールミルに入れて混合した後、粉砕することにより、スラリーを作製する。
まず、磁性材料と、ポリビニルブチラール系樹脂等の有機バインダと、エタノール、トルエン等の有機溶剤と、可塑剤と、等を、ＰＳＺメディアとともにボールミルに入れて混合した後、粉砕することにより、スラリーを作製する。
【0102】
次に、スラリーを、ドクターブレード法等で、所定の厚みのシート状に成形した後、所定の形状に打ち抜くことにより、グリーンシートを作製する。グリーンシートの厚みについては、例えば、２０μｍ以上、３０μｍ以下とする。グリーンシートの形状については、例えば、矩形状とする。
【0103】
グリーンシートの材料としては、磁性材料に代えて、ホウケイ酸ガラス材料等の非磁性材料を用いてもよいし、磁性材料及び非磁性材料の混合材料を用いてもよい。
【0104】
＜導体パターンの形成工程＞
まず、グリーンシートの所定の箇所にレーザー照射を行うことにより、ビアホールを形成する。
まず、グリーンシートの所定の箇所にレーザー照射を行うことにより、ビアホールを形成する。
【0105】
次に、Ａｇペースト等の導電性ペーストを、スクリーン印刷法等で、ビアホールに充填しつつグリーンシートの表面に塗工する。これにより、グリーンシートに対して、ビア導体用導体パターンをビアホールに形成しつつ、ビア導体用導体パターンに接続されたコイル導体用導体パターンを表面上に形成する。このようにして、グリーンシートにコイル導体用導体パターン及びビア導体用導体パターンが形成されたコイルシートを作製する。コイルシートには、図３に示すコイル導体層ＣＣ（第１引き出し導体５１及び５２を含む）に相当するコイル導体用導体パターンと、図３に示すビア導体Ｖに相当するビア導体用導体パターンとが形成される。
【0106】
＜積層体ブロックの作製工程＞
コイルシートを、図３に相当する順序で積層方向に（ここでは高さ方向Ｔの負方向から正方向に向かって）積層した後、熱圧着することにより、積層体ブロックを作製する。
コイルシートを、図３に相当する順序で積層方向に（ここでは高さ方向Ｔの負方向から正方向に向かって）積層した後、熱圧着することにより、積層体ブロックを作製する。
【0107】
＜積層体及びコイルの作製工程＞
まず、積層体ブロックを押し切りカットやダイサーカット等の方法で所定の大きさに切断することにより、個片化されたチップを作製する。
まず、積層体ブロックを押し切りカットやダイサーカット等の方法で所定の大きさに切断することにより、個片化されたチップを作製する。
【0108】
次に、個片化されたチップを焼成する。焼成温度については、例えば、９００℃以上、９２０℃以下とする。焼成時間については、例えば、２時間以上、４時間以下とする。
【0109】
個片化されたチップを焼成すると、コイルシートのグリーンシートは、絶縁層となる。
【0110】
また、個片化されたチップを焼成すると、コイル導体用導体パターン及びビア導体用導体パターンは、各々、コイル導体及びビア導体となる。その結果、絶縁層とともに積層された複数のコイル導体がビア導体を介して電気的に接続されたコイルが作製される。
【0111】
以上により、複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体が作製される。
【0112】
積層体に対しては、例えば、バレル研磨を施すことにより、角部及び稜線部に丸みを付けてもよい。
【0113】
＜外部電極の形成工程＞
まず、積層体の外表面のうち、コイルが引き出された端面に、Ａｇ及びガラスフリットを含むペースト等の導電性ペーストを塗工することにより、導電性ペースト層を形成する。
まず、積層体の外表面のうち、コイルが引き出された端面に、Ａｇ及びガラスフリットを含むペースト等の導電性ペーストを塗工することにより、導電性ペースト層を形成する。
【0114】
次に、導電性ペースト層を焼き付けることにより、外部電極の下地電極を形成する。焼き付け温度については、例えば、８００℃以上、８２０℃以下とする。下地電極の厚みについては、例えば、５μｍとする。
【0115】
そして、下地電極の表面上に、電解めっき等で、Ｎｉめっき電極及びＳｎめっき電極を順に形成する。これにより、下地電極、Ｎｉめっき電極、及び、Ｓｎめっき電極を順に有する外部電極が形成される。
【0116】
以上により、積層インダクタ１Ａが製造される。
【0117】
積層インダクタ１Ａのサイズは、例えば、長さ方向Ｌの寸法：２．０ｍｍ、幅方向Ｗの寸法：１．２５ｍｍ、高さ方向Ｔの寸法：１．２５ｍｍである。
【0118】
【0119】
図５に示すように、比較例の積層インダクタ１０１Ａでは、積層体１０Ａは、内部にコイル３０Ａを有している。
【0120】
コイル３０Ａは、第１引き出し導体５１及び第２引き出し導体５２を有する。コイル３０Ａは、第１引き出し導体５１を介して、第１外部電極２１と接続されている。コイル３０Ａは、第２引き出し導体５２を介して第２外部電極２２と接続されている。
【0121】
図６に示すように比較例の積層インダクタ１０１Ａでは、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３及びＣＣ４の全てが第１引き出し導体５１を有する第１引き出し層４１Ｍとなっている。また、コイル導体層ＣＣ５、ＣＣ６、ＣＣ７及びＣＣ８の全てが第２引き出し導体５２を有する第２引き出し層４２Ｋとなっている。コイル３０Ａが有する第１引き出し導体５１の数、及び、コイル３０Ａが有する第２引き出し導体５２の数が異なること以外は、比較例の積層インダクタ１０１Ａは、積層インダクタ１Ａと同様の構成を有している。
【0122】
比較例の積層インダクタ１０１Ａでは、積層体１０Ａの第１の端面１１において、連続して４層の第１引き出し導体５１が重なっている。比較例の積層インダクタ１０１Ａの製造方法において、積層体１０Ａの第１の端面１１が切断面となるように、積層体ブロックを高さ方向Ｔに沿ってカットする工程が含まれうる。この場合、比較例の積層インダクタ１０１Ａでは、積層インダクタ１Ａと比較して、カットの進行方向において第１引き出し導体５１の材料であるＡｇ等の金属成分が多くなる。Ａｇ等の金属成分は、絶縁層ＩＬを構成するフェライト材料等と比較して弾性率が高く、、かつ、破断ひずみが小さい。そのため、切断面にＡｇ等の金属成分が多く含まれている積層インダクタ１０１Ａでは、カット刃の進入方向に生じる応力によってクラック等の構造欠陥が生じるリスクが高くなる。
【0123】
【0124】
図７に示す例では、第１引き出し導体５１と絶縁層ＩＬとの界面を通るようなクラックＣＲが生じている。なお、積層インダクタ１０１Ａにおいては、図７に示す第１引き出し導体５１と絶縁層ＩＬとの界面を通るようなクラックＣＲだけでなく、第１引き出し導体５１自体が破断するクラックＣＲが生じるおそれもある。積層インダクタ１０１ＡにクラックＣＲ等の構造欠陥が生じると、積層インダクタ１０１Ａの使用時における断線等のリスクが高くなるため、積層インダクタ１０１Ａの信頼性が低下してしまう。
【0125】
［第２実施形態］
本発明の第２実施形態に係る積層インダクタでは、第１引き出し層と第１非引き出し層とは、積層方向に交互に設けられている。
本発明の第２実施形態に係る積層インダクタでは、第１引き出し層と第１非引き出し層とは、積層方向に交互に設けられている。
【0126】
図８は、本発明の第２実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
【0127】
図８に示す積層インダクタ１Ｂは、積層インダクタ１Ａにおける、３層目Ｌ３のコイル導体層ＣＣ３と４層目Ｌ４のコイル導体層ＣＣ４とが入れ替えられ、かつ、５層目Ｌ５のコイル導体層ＣＣ５と６層目Ｌ６のコイル導体層ＣＣ６とが入れ替えられた構成となっている。上記の点以外は、積層インダクタ１Ｂは、積層インダクタ１Ａと同じ構成を有する。
【0128】
【0129】
図８に示す積層インダクタ１Ｂでは、コイル導体層ＣＣ１及びＣＣ３の２層が第１引き出し層４１Ｍとなっている。すなわち、積層インダクタ１Ｂでは、Ｍ＝２となる。
【0130】
図８に示す積層インダクタ１Ｂでは、コイル導体層ＣＣ２及びＣＣ４の２層が第１非引き出し層４１Ｎとなっている。すなわち、積層インダクタ１Ｂでは、Ｎ＝２となる。
【0131】
図８に示す積層インダクタ１Ｂでは、第１引き出し層４１Ｍと第１非引き出し層４１Ｎとは、積層方向（ここでは高さ方向Ｔ）に交互に設けられている。第１引き出し層４１Ｍと第１非引き出し層４１Ｎとが、積層方向に交互に設けられていると、第１引き出し層４１Ｍ同士が、積層方向に連続して存在することがない。そのため、積層インダクタ１Ｂにおいてクラック等の構造欠陥が生じるリスクをさらに低くすることができる。
【0132】
第１引き出し層４１Ｍと第１非引き出し層４１Ｎとが、積層方向に交互に設けられている場合、Ｍ＋Ｎは３以上の自然数である。図示しないが、Ｍ＋Ｎが３である場合には、１組の第１引き出し層４１Ｍの間に１つの第１非引き出し層４１Ｎが設けられていてもよく、１組の第１非引き出し層４１Ｎの間に１つの第１引き出し層４１Ｍが設けられていてもよい。
【0133】
図８に示す積層インダクタ１Ｂのように、複数の第１引き出し層４１Ｍが存在し、第１引き出し層４１Ｍと第１非引き出し層４１Ｎとは、積層方向に交互に設けられていてもよい。この場合、複数の第１引き出し層４１Ｍのそれぞれの間に第１非引き出し層４１Ｎが存在することとなる。そのため、第１引き出し層４１Ｍ同士の間に、弾性率が低く、かつ、破断ひずみが大きいフェライトなどからなる絶縁層ＩＬが多く挟まれることになる。このため、積層体ブロックをカットする工程における、第１引き出し導体５１での応力集中を抑制することができるので、積層インダクタ１Ｂにおいてクラック等の構造欠陥が生じるリスクをさらに低くすることができる。
【0134】
図８に示す積層インダクタ１Ｂでは、第２引き出し層４２Ｋと第２非引き出し層４２Ｌとは、積層方向に交互に設けられている。第２引き出し層４２Ｋと第２非引き出し層４２Ｌとが、積層方向に交互に設けられていると、第２引き出し層４２Ｋ同士が、積層方向に連続して存在することがない。そのため、積層インダクタ１Ｂにおいてクラック等の構造欠陥が生じるリスクをさらに低くすることができる。
【0135】
［第３実施形態］
本発明の第３実施形態に係る積層インダクタでは、第１引き出し層と第１非引き出し層とが１層ずつ存在する。
本発明の第３実施形態に係る積層インダクタでは、第１引き出し層と第１非引き出し層とが１層ずつ存在する。
【0136】
図９は、本発明の第３実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
【0137】
図９に示す積層インダクタ１Ｃは、積層インダクタ１Ａにおける、３層目Ｌ３のコイル導体層ＣＣ３、４層目Ｌ４のコイル導体層ＣＣ４、５層目Ｌ５のコイル導体層ＣＣ５及び６層目Ｌ６のコイル導体層ＣＣ６、が取り除かれた構成となっている。上記の点以外は、積層インダクタ１Ｃは、積層インダクタ１Ａと同じ構成を有する。
【0138】
【0139】
図９に示す積層インダクタ１Ｃでは、コイル導体層ＣＣ１の１層が第１引き出し層４１Ｍとなっている。すなわち、積層インダクタ１Ｃでは、Ｍ＝１となる。
【0140】
図９に示す積層インダクタ１Ｃでは、コイル導体層ＣＣ２の１層が第１非引き出し層４１Ｎとなっている。すなわち、積層インダクタ１Ｃでは、Ｎ＝１となる。
【0141】
【0142】
図９に示す積層インダクタ１Ｃでは、コイル導体層ＣＣ４の１層が第２引き出し層４２Ｋとなっている。すなわち、積層インダクタ１Ｃでは、Ｋ＝１となる。
【0143】
図９に示す積層インダクタ１Ｃでは、コイル導体層ＣＣ３の１層が第２非引き出し層４２Ｌとなっている。すなわち、積層インダクタ１Ｃでは、Ｌ＝１となる。
【0144】
［第４実施形態］
本発明の第４実施形態に係る積層インダクタでは、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層の一部が並列接続されている。
本発明の第４実施形態に係る積層インダクタでは、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層の一部が並列接続されている。
【0145】
図１０は、本発明の第４実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
【0146】
図１０に示す積層インダクタ１Ｄでは、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７及びＣＣ８がビア導体Ｖ１ｘ、Ｖ１ｙ、Ｖ２ｘ、Ｖ２ｙ、Ｖ３ｘ、Ｖ３ｙ、Ｖ３ｚ、Ｖ４ｘ、Ｖ４ｙ、Ｖ４ｚ、Ｖ５ｘ、Ｖ５ｙ、Ｖ５ｚ、Ｖ６ｘ、Ｖ６ｙ、Ｖ７ｘ及びＶ７ｙを介して電気的に接続されている。
【0147】
図１０に示す積層インダクタ１Ｄでは、４層目Ｌ４のコイル導体層ＣＣ４は、第１コイル導体層と第２コイル導体層との間に存在する。コイル導体層ＣＣ４の一部は、積層方向に隣り合うコイル導体層と並列接続されている。
【0148】
コイル導体層ＣＣ４の一部は、ビア導体Ｖ３ｘ、Ｖ３ｙ及びＶ３ｚを介して３層目Ｌ３のコイル導体層ＣＣ３の一部と並列に接続されている。また、コイル導体層ＣＣ４の一部は、ビア導体Ｖ４ｘ、Ｖ４ｙ及びＶ４ｚを介して５層目Ｌ５のコイル導体層ＣＣ５の一部と並列に接続されている。
【0149】
積層インダクタ１Ｄでは、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層が並列接続されているため、直流抵抗を下げることができる。また、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層の一部のみが並列接続されているため、積層方向に重なるビア導体の数を減らすことができる。そのため、積層方向に多くのビア導体が重なることに起因して積層インダクタ１Ｄの焼成時に生じるクラックを抑制することができる。
【0150】
［第５実施形態］
本発明の第５実施形態に係る積層インダクタでは、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層は直列に接続されている。
本発明の第５実施形態に係る積層インダクタでは、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層は直列に接続されている。
【0151】
図１１は、本発明の第５実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
【0152】
図１１に示す積層インダクタ１Ｅでは、コイル導体層ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７、ＣＣ８及びＣＣ９がビア導体Ｖ１ｘ、Ｖ１ｙ、Ｖ２ｘ、Ｖ２ｙ、Ｖ３ｘ、Ｖ４ｘ、Ｖ５ｘ、Ｖ６ｘ、Ｖ７ｘ、Ｖ７ｙ、Ｖ８ｘ及びＶ８ｙを介して電気的に接続されている。
【0153】
図１１に示す積層インダクタ１Ｅでは、４層目Ｌ４のコイル導体層ＣＣ４、５層目Ｌ５のコイル導体層ＣＣ５及び６層目Ｌ６のコイル導体層ＣＣ６は、第１コイル導体層と第２コイル導体層との間に存在する。コイル導体層ＣＣ４、コイル導体層ＣＣ５及びコイル導体層ＣＣ６は、それぞれ直列に接続されている。
【0154】
図１１に示す積層インダクタ１Ｅでは、第１コイル導体層は並列部を有するため、第１コイル導体層において、電流集中を下げることができる。また、第１コイル導体層が第１非引き出し層を有するため、積層体ブロックをカットする工程における、第１引き出し導体５１での応力集中を抑制することができる。積層インダクタ１Ｅは上記の効果を奏しながら、第１コイル導体層と第２コイル導体層との間に存在するコイル導体層は直列に接続されている積層インダクタの一例を示すものである。
【0155】
本発明の積層インダクタは、上記実施形態に限定されるものではなく、積層インダクタの構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
【0156】
本発明の積層インダクタにおいて、ＭとＮとは同じで合ってもよく、異なっていてもよい。
【0157】
本発明の積層インダクタが第２コイル導体層を有する場合、ＫとＬとは同じであってもよく、異なっていてもよい。また、ＭとＫとは同じであってもよく、異なっていてもよい。同様に、ＮとＬとは同じであってもよく、異なっていてもよい。
【0158】
本発明の積層インダクタが第２コイル導体層を有する場合、第１コイル導体層と第２コイル導体層との間には、第１～第３実施形態のように他のコイル導体層が存在しなくてもよいし、第４及び第５実施形態のように他のコイル導体層が存在してもよい。例えば、第１コイル導体層と第２コイル導体層との間に第３コイル導体層が存在する場合、第３コイル導体層の構成は特に限定されない。
【0159】
本明細書には、以下の内容が開示されている。
【0160】
＜１＞
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
上記積層体の外表面に設けられ、上記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
上記コイルは、上記絶縁層とともに上記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
上記複数のコイル導体層は、上記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
上記第１コイル導体層のそれぞれは、第１並列部を有し、
上記積層方向に隣り合う上記第１コイル導体層の上記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
上記第１コイル導体層のうち、Ｍ層は上記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は上記第１引き出し導体を有していない第１非引き出し層であり、
Ｍは２以上の自然数であり、
少なくとも１組の上記第１引き出し層の上記積層方向での間には、少なくとも１層の上記第１非引き出し層が存在する、積層インダクタ。
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
上記積層体の外表面に設けられ、上記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
上記コイルは、上記絶縁層とともに上記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
上記複数のコイル導体層は、上記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
上記第１コイル導体層のそれぞれは、第１並列部を有し、
上記積層方向に隣り合う上記第１コイル導体層の上記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
上記第１コイル導体層のうち、Ｍ層は上記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は上記第１引き出し導体を有していない第１非引き出し層であり、
Ｍは２以上の自然数であり、
少なくとも１組の上記第１引き出し層の上記積層方向での間には、少なくとも１層の上記第１非引き出し層が存在する、積層インダクタ。
【0161】
＜２＞
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
上記積層体の外表面に設けられ、上記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
上記コイルは、上記絶縁層とともに上記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
上記複数のコイル導体層は、上記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
上記第１コイル導体層のそれぞれは、第１並列部を有し、
上記積層方向に隣り合う上記第１コイル導体層の上記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
上記第１コイル導体層のうち、Ｍ層は上記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は上記第１引き出し導体を有していない第１非引き出し層であり、
上記積層方向から見たときに、上記第１引き出し層の周回部のうち、電流経路を構成する部分は、上記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである、積層インダクタ。
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
上記積層体の外表面に設けられ、上記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
上記コイルは、上記絶縁層とともに上記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
上記複数のコイル導体層は、上記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
上記第１コイル導体層のそれぞれは、第１並列部を有し、
上記積層方向に隣り合う上記第１コイル導体層の上記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
上記第１コイル導体層のうち、Ｍ層は上記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は上記第１引き出し導体を有していない第１非引き出し層であり、
上記積層方向から見たときに、上記第１引き出し層の周回部のうち、電流経路を構成する部分は、上記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである、積層インダクタ。
【0162】
＜３＞
上記第１引き出し層において、上記第１外部電極と、上記第１外部電極までの経路長が最も短い位置に存在する上記ビア導体と、の間を接続する部分は、上記第１外部電極と接する部分を除いて、直線状の形状からなる、＜２＞に記載の積層インダクタ。
上記第１引き出し層において、上記第１外部電極と、上記第１外部電極までの経路長が最も短い位置に存在する上記ビア導体と、の間を接続する部分は、上記第１外部電極と接する部分を除いて、直線状の形状からなる、＜２＞に記載の積層インダクタ。
【0163】
＜４＞
Ｍは２以上の自然数であり、
少なくとも１組の上記第１引き出し層の上記積層方向での間には、少なくとも１層の上記第１非引き出し層が存在する、＜２＞又は＜３＞に記載の積層インダクタ。
Ｍは２以上の自然数であり、
少なくとも１組の上記第１引き出し層の上記積層方向での間には、少なくとも１層の上記第１非引き出し層が存在する、＜２＞又は＜３＞に記載の積層インダクタ。
【0164】
＜５＞
上記第１引き出し層の少なくとも１層において、上記第１引き出し導体のうち上記第１外部電極と接する部分の幅は、上記第１並列部の幅よりも大きい、＜１＞～＜４＞のいずれかに記載の積層インダクタ。
上記第１引き出し層の少なくとも１層において、上記第１引き出し導体のうち上記第１外部電極と接する部分の幅は、上記第１並列部の幅よりも大きい、＜１＞～＜４＞のいずれかに記載の積層インダクタ。
【0165】
＜６＞
上記第１引き出し層における上記第１引き出し導体のうち上記第１外部電極と接する部分の幅の合計は、上記第１引き出し層及び上記第１非引き出し層における上記第１並列部の幅の合計と同等以上である、＜１＞～＜５＞のいずれかに記載の積層インダクタ。
上記第１引き出し層における上記第１引き出し導体のうち上記第１外部電極と接する部分の幅の合計は、上記第１引き出し層及び上記第１非引き出し層における上記第１並列部の幅の合計と同等以上である、＜１＞～＜５＞のいずれかに記載の積層インダクタ。
【0166】
＜７＞
Ｍ＋Ｎは３以上の自然数であり、
上記第１引き出し層は上記積層方向に２層以上連続していない、＜１＞～＜６＞のいずれかに記載の積層インダクタ。
Ｍ＋Ｎは３以上の自然数であり、
上記第１引き出し層は上記積層方向に２層以上連続していない、＜１＞～＜６＞のいずれかに記載の積層インダクタ。
【0167】
＜８＞
Ｍ＋Ｎは３以上の自然数であり、
上記第１引き出し層と上記第１非引き出し層とは、上記積層方向に交互に設けられている、＜７＞に記載の積層インダクタ。
Ｍ＋Ｎは３以上の自然数であり、
上記第１引き出し層と上記第１非引き出し層とは、上記積層方向に交互に設けられている、＜７＞に記載の積層インダクタ。
【0168】
＜９＞
Ｍ＝２、かつ、Ｎ＝２であり、
２層の上記第１引き出し層の間に２層の上記第１非引き出し層が上記積層方向に連続して設けられている、＜７＞に記載の積層インダクタ
Ｍ＝２、かつ、Ｎ＝２であり、
２層の上記第１引き出し層の間に２層の上記第１非引き出し層が上記積層方向に連続して設けられている、＜７＞に記載の積層インダクタ
【0169】
＜１０＞
上記第１引き出し層において、上記第１引き出し導体と上記第１並列部とは直接接続されている、＜１＞～＜９＞のいずれかに記載の積層インダクタ。
上記第１引き出し層において、上記第１引き出し導体と上記第１並列部とは直接接続されている、＜１＞～＜９＞のいずれかに記載の積層インダクタ。
【0170】
＜１１＞
上記第１非引き出し層の周回部のうち、電流経路を構成する部分は、上記並列部のみからなる、＜１＞～＜１０＞のいずれかに記載の積層インダクタ。
上記第１非引き出し層の周回部のうち、電流経路を構成する部分は、上記並列部のみからなる、＜１＞～＜１０＞のいずれかに記載の積層インダクタ。
【0171】
＜１２＞
上記複数のコイル導体層は、上記積層方向に連続する第２コイル導体層をＫ＋Ｌ層（Ｋ及びＬは自然数）有し、
上記第２コイル導体層のそれぞれは、第２並列部を有し、
上記積層方向に隣り合う上記第２コイル導体層の上記第２並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
上記第２コイル導体層のうち、Ｋ層は上記第２外部電極に接続される第２引き出し導体を有する第２引き出し層であり、Ｌ層は上記第２引き出し導体を有していない第２非引き出し層である、＜１＞～＜１１＞のいずれかに記載の積層インダクタ。
上記複数のコイル導体層は、上記積層方向に連続する第２コイル導体層をＫ＋Ｌ層（Ｋ及びＬは自然数）有し、
上記第２コイル導体層のそれぞれは、第２並列部を有し、
上記積層方向に隣り合う上記第２コイル導体層の上記第２並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
上記第２コイル導体層のうち、Ｋ層は上記第２外部電極に接続される第２引き出し導体を有する第２引き出し層であり、Ｌ層は上記第２引き出し導体を有していない第２非引き出し層である、＜１＞～＜１１＞のいずれかに記載の積層インダクタ。
【符号の説明】
【0172】
１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１０１Ａ 積層インダクタ
１０Ａ 積層体
１１ 第１の端面
１２ 第２の端面
１３ 第１の主面
１４ 第２の主面
１５ 第１の側面
１６ 第２の側面
２１ 第１外部電極
２２ 第２外部電極
３０Ａ コイル
４１ 第１コイル導体層
４１Ｍ 第１引き出し層
４１Ｎ 第１非引き出し層
４２ 第２コイル導体層
４２Ｋ 第２引き出し層
４２Ｌ 第２非引き出し層
５１ 第１引き出し導体
５２ 第２引き出し導体
ＣＣ、ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７、ＣＣ８、ＣＣ９ コイル導体層
ＩＬ、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６、ＩＬ７、ＩＬ８、ＩＬ９ 絶縁層
Ｖ、Ｖ１ｘ、Ｖ１ｙ、Ｖ２ｘ、Ｖ２ｙ、Ｖ３ｘ、Ｖ３ｙ、Ｖ３ｚ、Ｖ４ｘ、Ｖ４ｙ、Ｖ４ｚ、Ｖ５ｘ、Ｖ５ｙ、Ｖ５ｚ、Ｖ６ｘ、Ｖ６ｙ、Ｖ７ｘ、Ｖ７ｙ、Ｖ８ｘ、Ｖ８ｙ、 ビア導体
Ｐ１、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４ 第１並列部
Ｐ２、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８ 第２並列部
ＣＲ クラック
Ｌ 長さ方向
Ｔ 高さ方向
Ｗ 幅方向
１０Ａ 積層体
１１ 第１の端面
１２ 第２の端面
１３ 第１の主面
１４ 第２の主面
１５ 第１の側面
１６ 第２の側面
２１ 第１外部電極
２２ 第２外部電極
３０Ａ コイル
４１ 第１コイル導体層
４１Ｍ 第１引き出し層
４１Ｎ 第１非引き出し層
４２ 第２コイル導体層
４２Ｋ 第２引き出し層
４２Ｌ 第２非引き出し層
５１ 第１引き出し導体
５２ 第２引き出し導体
ＣＣ、ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４、ＣＣ５、ＣＣ６、ＣＣ７、ＣＣ８、ＣＣ９ コイル導体層
ＩＬ、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６、ＩＬ７、ＩＬ８、ＩＬ９ 絶縁層
Ｖ、Ｖ１ｘ、Ｖ１ｙ、Ｖ２ｘ、Ｖ２ｙ、Ｖ３ｘ、Ｖ３ｙ、Ｖ３ｚ、Ｖ４ｘ、Ｖ４ｙ、Ｖ４ｚ、Ｖ５ｘ、Ｖ５ｙ、Ｖ５ｚ、Ｖ６ｘ、Ｖ６ｙ、Ｖ７ｘ、Ｖ７ｙ、Ｖ８ｘ、Ｖ８ｙ、 ビア導体
Ｐ１、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４ 第１並列部
Ｐ２、Ｐ２５、Ｐ２６、Ｐ２７、Ｐ２８ 第２並列部
ＣＲ クラック
Ｌ 長さ方向
Ｔ 高さ方向
Ｗ 幅方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】