知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025014215
(43)【公開日】2025-01-30
(54)【発明の名称】電子装置
(51)【国際特許分類】
H01L 23/12 20060101AFI20250123BHJP
H01L 25/04 20230101ALI20250123BHJP
【ＦＩ】
H01L23/12 Q
H01L25/04 Z
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023116556
(22)【出願日】2023-07-18
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】及川 隆一
(72)【発明者】
【氏名】仮屋崎 修一
(57)【要約】
【課題】電子装置の性能を向上させる。
【解決手段】電子装置は、配線基板と、配線基板上に配置された記憶用半導体装置と、配線基板上に配置された制御用半導体装置とを備えている。配線基板は、第１固定電位配線および第２固定電位配線と、第１固定電位配線と第２固定電位配線との間に配置された複数の信号配線ＳＧとを有する。複数の信号配線ＳＧは、第１固定電位配線と隣り合う信号配線Ｓ１と、信号配線Ｓ１と隣り合う信号配線Ｓ２と、信号配線Ｓ２と隣り合う信号配線Ｓ３とを含む。信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さい。
【選択図】図３
【解決手段】電子装置は、配線基板と、配線基板上に配置された記憶用半導体装置と、配線基板上に配置された制御用半導体装置とを備えている。配線基板は、第１固定電位配線および第２固定電位配線と、第１固定電位配線と第２固定電位配線との間に配置された複数の信号配線ＳＧとを有する。複数の信号配線ＳＧは、第１固定電位配線と隣り合う信号配線Ｓ１と、信号配線Ｓ１と隣り合う信号配線Ｓ２と、信号配線Ｓ２と隣り合う信号配線Ｓ３とを含む。信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さい。
【選択図】図３
【特許請求の範囲】
【請求項1】
以下を備える電子装置：
配線基板；
前記配線基板上に配置された記憶用の第１半導体装置；
前記配線基板上に配置され、かつ、前記第１半導体装置を制御する第２半導体装置、
ここで、
前記配線基板は、
第１固定電位配線および第２固定電位配線と、
平面視において前記第１固定電位配線と前記第２固定電位配線との間に配置され、かつ、前記第１半導体装置と前記第２半導体装置との間で信号を伝送するための複数の信号配線と、
を有し、
前記複数の信号配線は、
前記第１固定電位配線と隣り合う第１信号配線と、
前記第１信号配線と隣り合う第２信号配線と、
前記第２信号配線と隣り合う第３信号配線と、
を含み、
前記第２信号配線と前記第１固定電位配線との間に前記第１信号配線が配置され、
前記第３信号配線と前記第１信号配線との間に前記第２信号配線が配置され、
前記第１信号配線と前記第２信号配線との間の第１間隔は、前記第２信号配線と前記第３信号配線との間の第２間隔よりも小さい。
配線基板；
前記配線基板上に配置された記憶用の第１半導体装置；
前記配線基板上に配置され、かつ、前記第１半導体装置を制御する第２半導体装置、
ここで、
前記配線基板は、
第１固定電位配線および第２固定電位配線と、
平面視において前記第１固定電位配線と前記第２固定電位配線との間に配置され、かつ、前記第１半導体装置と前記第２半導体装置との間で信号を伝送するための複数の信号配線と、
を有し、
前記複数の信号配線は、
前記第１固定電位配線と隣り合う第１信号配線と、
前記第１信号配線と隣り合う第２信号配線と、
前記第２信号配線と隣り合う第３信号配線と、
を含み、
前記第２信号配線と前記第１固定電位配線との間に前記第１信号配線が配置され、
前記第３信号配線と前記第１信号配線との間に前記第２信号配線が配置され、
前記第１信号配線と前記第２信号配線との間の第１間隔は、前記第２信号配線と前記第３信号配線との間の第２間隔よりも小さい。
【請求項2】
請求項１記載の電子装置において、
前記第３信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
前記第３信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
【請求項3】
請求項１記載の電子装置において、
前記複数の信号配線は、前記第３信号配線と隣り合う第４信号配線を更に含み、
前記第４信号配線と前記第２信号配線との間に前記第３信号配線が配置され、
前記第３信号配線と前記第４信号配線との間の第３間隔は、前記第２間隔よりも小さい、電子装置。
前記複数の信号配線は、前記第３信号配線と隣り合う第４信号配線を更に含み、
前記第４信号配線と前記第２信号配線との間に前記第３信号配線が配置され、
前記第３信号配線と前記第４信号配線との間の第３間隔は、前記第２間隔よりも小さい、電子装置。
【請求項4】
請求項３記載の電子装置において、
前記第１間隔と前記第３間隔は、互いに同じである、電子装置。
前記第１間隔と前記第３間隔は、互いに同じである、電子装置。
【請求項5】
請求項４記載の電子装置において、
前記第４信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
前記第４信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
【請求項6】
請求項３記載の電子装置において、
前記複数の信号配線は、前記第４信号配線と隣り合う第５信号配線を更に含み、
前記第５信号配線と前記第３信号配線との間に前記第４信号配線が配置され、
前記第４信号配線と前記第５信号配線との間の第４間隔は、前記第１間隔よりも大きく、かつ、前記第３間隔よりも大きい、電子装置。
前記複数の信号配線は、前記第４信号配線と隣り合う第５信号配線を更に含み、
前記第５信号配線と前記第３信号配線との間に前記第４信号配線が配置され、
前記第４信号配線と前記第５信号配線との間の第４間隔は、前記第１間隔よりも大きく、かつ、前記第３間隔よりも大きい、電子装置。
【請求項7】
請求項６記載の電子装置において、
前記第１間隔と前記第３間隔は、互いに同じであり、
前記第２間隔と前記第４間隔は、互いに同じである、電子装置。
前記第１間隔と前記第３間隔は、互いに同じであり、
前記第２間隔と前記第４間隔は、互いに同じである、電子装置。
【請求項8】
請求項７記載の電子装置において、
前記第５信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
前記第５信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
【請求項9】
請求項６記載の電子装置において、
前記複数の信号配線は、前記第５信号配線と隣り合う第６信号配線を更に含み、
前記第６信号配線と前記第４信号配線との間に前記第５信号配線が配置され、
前記第５信号配線と前記第６信号配線との間の第５間隔は、前記第２間隔よりも小さく、かつ、前記第４間隔よりも小さい、電子装置。
前記複数の信号配線は、前記第５信号配線と隣り合う第６信号配線を更に含み、
前記第６信号配線と前記第４信号配線との間に前記第５信号配線が配置され、
前記第５信号配線と前記第６信号配線との間の第５間隔は、前記第２間隔よりも小さく、かつ、前記第４間隔よりも小さい、電子装置。
【請求項10】
請求項９記載の電子装置において、
前記第１間隔と前記第３間隔と前記第５間隔は、互いに同じであり、
前記第２間隔と前記第４間隔は、互いに同じである、電子装置。
前記第１間隔と前記第３間隔と前記第５間隔は、互いに同じであり、
前記第２間隔と前記第４間隔は、互いに同じである、電子装置。
【請求項11】
請求項１０記載の電子装置において、
前記第６信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
前記第６信号配線と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
【請求項12】
請求項１記載の電子装置において、
前記複数の信号配線のそれぞれは、シングルエンド型である、電子装置。
前記複数の信号配線のそれぞれは、シングルエンド型である、電子装置。
【請求項13】
以下を備える電子装置：
配線基板；
前記配線基板上に配置された記憶用の第１半導体装置；
前記配線基板上に配置され、かつ、前記第１半導体装置を制御する第２半導体装置、
ここで、
前記配線基板は、
第１固定電位配線および第２固定電位配線と、
平面視において前記第１固定電位配線と前記第２固定電位配線との間に配置され、かつ、前記第１半導体装置と前記第２半導体装置との間で信号を伝送するための複数の信号配線と、
を有し、
前記複数の信号配線は、
前記第１固定電位配線と隣り合い、かつ、第１信号配線と第２信号配線とからなる第１差動対と、
前記第１差動対と隣り合い、かつ、第３信号配線と第４信号配線とからなる第２差動対と、
前記第２差動対と隣り合い、かつ、第５信号配線と第６信号配線とからなる第３差動対と、
を含み、
前記第２差動対と前記第１固定電位配線との間に前記第１差動対が配置され、
前記第３差動対と前記第１差動対との間に前記第２差動対が配置され、
前記第１差動対と前記第２差動対との間の第１間隔は、前記第２差動対と前記第３差動対との間の第２間隔よりも小さい。
配線基板；
前記配線基板上に配置された記憶用の第１半導体装置；
前記配線基板上に配置され、かつ、前記第１半導体装置を制御する第２半導体装置、
ここで、
前記配線基板は、
第１固定電位配線および第２固定電位配線と、
平面視において前記第１固定電位配線と前記第２固定電位配線との間に配置され、かつ、前記第１半導体装置と前記第２半導体装置との間で信号を伝送するための複数の信号配線と、
を有し、
前記複数の信号配線は、
前記第１固定電位配線と隣り合い、かつ、第１信号配線と第２信号配線とからなる第１差動対と、
前記第１差動対と隣り合い、かつ、第３信号配線と第４信号配線とからなる第２差動対と、
前記第２差動対と隣り合い、かつ、第５信号配線と第６信号配線とからなる第３差動対と、
を含み、
前記第２差動対と前記第１固定電位配線との間に前記第１差動対が配置され、
前記第３差動対と前記第１差動対との間に前記第２差動対が配置され、
前記第１差動対と前記第２差動対との間の第１間隔は、前記第２差動対と前記第３差動対との間の第２間隔よりも小さい。
【請求項14】
請求項１３記載の電子装置において、
前記第３差動対と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
前記第３差動対と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
【請求項15】
請求項１３記載の電子装置において、
前記複数の信号配線は、前記第３差動対と隣り合い、かつ、第７信号配線と第８信号配線とからなる第４差動対を更に含み、
前記第４差動対と前記第２差動対との間に前記第３差動対が配置され、
前記第３差動対と前記第４差動対との間の第３間隔は、前記第２間隔よりも小さい、電子装置。
前記複数の信号配線は、前記第３差動対と隣り合い、かつ、第７信号配線と第８信号配線とからなる第４差動対を更に含み、
前記第４差動対と前記第２差動対との間に前記第３差動対が配置され、
前記第３差動対と前記第４差動対との間の第３間隔は、前記第２間隔よりも小さい、電子装置。
【請求項16】
請求項１５記載の電子装置において、
前記第１間隔と前記第３間隔は、互いに同じである、電子装置。
前記第１間隔と前記第３間隔は、互いに同じである、電子装置。
【請求項17】
請求項１６記載の電子装置において、
前記第４差動対と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
前記第４差動対と前記第２固定電位配線とは、互いに隣り合っている、電子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子装置に関し、例えば、複数の半導体装置と配線基板とを含む電子装置に好適に利用できるものである。
【背景技術】
【0002】
特開２００６－２３７３８５号公報（特許文献１）には、実装基板に複数の半導体メモリデバイスと、それら複数の半導体メモリデバイスを制御する半導体データ処理デバイスとを搭載した半導体装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００６－２３７３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本件発明者は、クロストークが均等になるように，複数の信号配線を均等に並べることを検討した。一方、近年では、電子装置の低コスト化の要求もある。そこで、本件発明者は、使用する配線基板の配線層の数を減らすことを検討した。この結果、他の配線層に設けていた他の配線を、この複数の信号配線が設けられている配線層に配置するための領域（スペース）を確保する必要がある。この対策として、本件発明者は、互いに隣り合う配線の間隔（ピッチ）を更に小さくすることを検討した。しかしながら、本件発明者の検討によれば、複数（３本以上）の信号配線を均等に並べた場合、ある信号配線を伝搬する信号が、この信号配線の１つ隣に位置する信号配線ではなく、２つ以上隣に位置する信号配線を伝搬する信号の影響を受け易くなることが分かった。すなわち、信号干渉によるタイミング変動が大きくなる虞がある。これは、電子装置の性能の低下を招くため、対策することが望まれる。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態によれば、電子装置は、配線基板と、前記配線基板上に配置された記憶用の第１半導体装置と、前記配線基板上に配置され、かつ、前記第１半導体装置を制御する第２半導体装置と、を備えている。前記配線基板は、第１固定電位配線および第２固定電位配線と、平面視において前記第１固定電位配線と前記第２固定電位配線との間に配置された複数の信号配線と、を有している。前記複数の信号配線は、前記第１固定電位配線と隣り合う第１信号配線と、前記第１信号配線と隣り合う第２信号配線と、前記第２信号配線と隣り合う第３信号配線と、を含む。前記第１信号配線と前記第２信号配線との間の第１間隔は、前記第２信号配線と前記第３信号配線との間の第２間隔よりも小さい。
【発明の効果】
【0007】
一実施の形態によれば、電子装置の性能を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１の電子装置を模式的に示す平面図である。
【図2】実施の形態１の電子装置の要部断面図である。
【図3】実施の形態１の電子装置に用いられている配線基板の配線領域の部分拡大平面図である。
【図4】実施の形態１の電子装置に用いられている配線基板の配線領域の部分拡大平面図である。
【図5】実施の形態１の電子装置に用いられている配線基板の配線領域の部分拡大平面図である。
【図6】実施の形態１の電子装置に用いられている配線基板の配線領域の部分拡大平面図である。
【図7】第１検討例の配線基板の要部平面図である。
【図8】第２検討例の配線基板の要部平面図である。
【図9】クロストークによって引き起こされるタイミング変動を説明するための説明図である。
【図10】制御用の半導体装置によりメモリ用の半導体装置の書き込み動作を行ったときの、タイミングマージンの一例を示すグラフである。
【図11】制御用の半導体装置によりメモリ用の半導体装置の読み出し動作を行ったときの、タイミングマージンの一例を示すグラフである。
【図12】実施の形態２の電子装置に用いられている配線基板の配線領域の部分拡大平面図である。
【図13】実施の形態２の電子装置に用いられている配線基板の配線領域の部分拡大平面図である。
【発明を実施するための形態】
【0009】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0010】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0011】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0012】
【0013】
図１に示されるように、本実施の形態の電子装置ＤＳは、配線基板（実装基板）ＰＢと、配線基板ＰＢ上に搭載されたメモリ（記憶）用の半導体装置（半導体メモリデバイス）ＭＤと、配線基板ＰＢ上に搭載された制御用の半導体装置（半導体コントロールデバイス）ＣＤと、を備えている。配線基板ＰＢ上に、更に他の電子部品（図示せず）を搭載することもできる。
【0014】
半導体装置ＭＤは、メモリチップ（メモリ用の半導体チップ）を含む半導体装置である。本実施の形態では、半導体装置ＭＤとして、メモリチップをパッケージ化した半導体パッケージを適用している。他の形態として、半導体装置ＭＤとして、メモリチップを適用することもできる。
【0015】
本実施の形態では、配線基板ＰＢ上に２つの半導体装置ＭＤを搭載した場合について説明している。配線基板ＰＢ上に搭載した２つの半導体装置ＭＤのうちの一方を、以下では半導体装置ＭＤ１と称し、他方を、以下では半導体装置ＭＤ２と称する。半導体装置ＭＤ１と半導体装置ＭＤ２とには、同種（同じ構成）の半導体装置を用いることができる。
【0016】
半導体装置ＣＤは、半導体装置ＭＤ１，ＭＤ２を制御する半導体装置である。本実施の形態では、半導体装置ＣＤは、半導体装置ＭＤ１，ＭＤ２を制御するコントロールチップ（制御用の半導体チップ）である。すなわち、本実施の形態では、半導体装置ＣＤとして、パッケージ化されていないコントロールチップ（すなわちコントロールチップ自体）を用いている。コントロールチップとしては、例えばＳｏＣ（System On a Chip）を用いることができる。他の形態として、半導体装置ＣＤとして、コントロールチップをパッケージ化した半導体パッケージを適用することもできる。
【0017】
配線基板ＰＢは、制御用の半導体装置ＣＤとメモリ用の半導体装置ＭＤ１とを電気的に接続する複数の配線と、制御用の半導体装置ＣＤとメモリ用の半導体装置ＭＤ２とを電気的に接続する複数の配線と、複数の電源配線ＰＷ１，ＰＷ２，ＰＷ３，ＰＷ４と、を有している。
【0018】
図１に示される配線領域ＲＧ１は、制御用の半導体装置ＣＤとメモリ用の半導体装置ＭＤ１とを電気的に接続する複数の配線が配置された領域である。配線領域ＲＧ１には、複数（多く）の信号配線およびグラウンド配線が配置されている。図１に示される配線領域ＲＧ２は、制御用の半導体装置ＣＤとメモリ用の半導体装置ＭＤ２とを電気的に接続する複数の配線が配置された領域である。配線領域ＲＧ２には、複数（多く）の信号配線およびグラウンド配線が配置されている。配線基板ＰＢにおいて、半導体装置ＣＤと半導体装置ＭＤ１との間に配線領域ＲＧ１が配置され、半導体装置ＣＤと半導体装置ＭＤ２との間に配線領域ＲＧ２が配置されている。
【0019】
電源配線ＰＷ１，ＰＷ２，ＰＷ３，ＰＷ４は、電源電位が供給される配線である。配線基板ＰＢにおいて、電源配線ＰＷ１と電源配線ＰＷ２は、配線領域ＲＧ１を挟むように、半導体装置ＣＤと半導体装置ＭＤ１との間を延在している。すなわち、配線基板ＰＢにおいて、電源配線ＰＷ１と電源配線ＰＷ２との間に、配線領域ＲＧ１が配置されている。
【0020】
配線基板ＰＢにおいて、電源配線ＰＷ３と電源配線ＰＷ４は、配線領域ＲＧ２を挟むように、半導体装置ＣＤと半導体装置ＭＤ２との間を延在している。すなわち、配線基板ＰＢにおいて、電源配線ＰＷ３と電源配線ＰＷ４との間に、配線領域ＲＧ２が配置されている。
【0021】
制御用の半導体装置ＣＤは、電源配線ＰＷ１，ＰＷ２，ＰＷ３，ＰＷ４のそれぞれと電気的に接続されている。メモリ用の半導体装置ＭＤ１は、電源配線ＰＷ１，ＰＷ２のそれぞれと電気的に接続されている。メモリ用の半導体装置ＭＤ２は、電源配線ＰＷ３，ＰＷ４のそれぞれと電気的に接続されている。これにより、電源配線ＰＷ１，ＰＷ２，ＰＷ３，ＰＷ４のそれぞれから半導体装置ＣＤへ電源電位を供給することができる。電源配線ＰＷ１，ＰＷ２のそれぞれから半導体装置ＭＤ１へ電源電位を供給することができる。電源配線ＰＷ３，ＰＷ４のそれぞれから半導体装置ＭＤ２へ電源電位を供給することができる。
【0022】
なお、電子装置ＤＳにおいては、半導体チップである半導体装置ＣＤと、図示しない半導体チップを含む複数の半導体装置ＭＤ１，ＭＤ２とが配線基板ＰＢ上に搭載されているため、電子装置ＤＳは半導体チップを含んでいることになる。このため、電子装置ＤＳは、半導体装置とみなすこともできる。
【0023】
図２は、電子装置ＤＳの要部断面図である。図２には、図１に示される配線領域ＲＧ１または配線領域ＲＧ２を通る断面が示されている。図２が配線領域ＲＧ１を通る断面の場合は、図２に示される信号配線ＳＧは、配線領域ＲＧ１に配置された信号配線ＳＧである。図２が配線領域ＲＧ２を通る断面の場合は、図２に示される信号配線ＳＧは、配線領域ＲＧ２に配置された信号配線ＳＧである。
【0024】
【0025】
詳細は後述するが、本実施の形態の技術思想は、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に３本以上の信号配線ＳＧを配置し、それら３本以上の信号配線ＳＧを、小さな配線間隔と、それよりも大きな配線間隔とを交互に繰り返して配列させることである。図３、図４、図５および図６は、この技術思想に従っているが、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置される信号配線ＳＧの本数が、図３と図４と図５と図６とで互いに相違している。
【0026】
図３には、２本のグラウンド配線ＧＲと、平面視において２本のグラウンド配線ＧＲの間に配置された３本の信号配線ＳＧが示されている。図４には、２本のグラウンド配線ＧＲと、平面視において２本のグラウンド配線ＧＲの間に配置された４本の信号配線ＳＧが示されている。図５には、２本のグラウンド配線ＧＲと、平面視において２本のグラウンド配線ＧＲの間に配置された５本の信号配線ＳＧが示されている。図６には、２本のグラウンド配線ＧＲと、平面視において２本のグラウンド配線ＧＲの間に配置された６本の信号配線ＳＧが示されている。図１の各配線領域ＲＧ１，ＲＧ２には、多くの信号配線ＳＧおよびグラウンド配線ＧＲが配置されており、図３、図４、図５および図６のそれぞれには、配線領域ＲＧ１または配線領域ＲＧ２に配置された多くの信号配線ＳＧおよびグラウンド配線ＧＲのうちの一部が示されている。
【0027】
【0028】
図３、図４、図５および図６のそれぞれが、配線領域ＲＧ１の一部の拡大図である場合は、図３、図４、図５および図６に示される各信号配線ＳＧの一方の端部は、半導体装置ＣＤの複数の端子ＴＥ１のいずれかと電気的に接続され、図３、図４、図５および図６に示される各信号配線ＳＧの他方の端部は、半導体装置ＭＤ１の複数の端子ＴＥ２のいずれかと電気的に接続されている。この場合、図３、図４、図５および図６に示される各信号配線ＳＧは、半導体装置ＣＤと半導体装置ＭＤ１とを電気的に接続し、半導体装置ＣＤと半導体装置ＭＤ１との間で信号を伝送する信号配線として機能する。
【0029】
図３、図４、図５および図６のそれぞれが、配線領域ＲＧ２の一部の拡大図である場合は、図３、図４、図５および図６に示される各信号配線ＳＧの一方の端部は、半導体装置ＣＤの複数の端子ＴＥ１のいずれかと電気的に接続され、図３、図４、図５および図６に示される各信号配線ＳＧの他方の端部は、半導体装置ＭＤ２の複数の端子ＴＥ２のいずれかと電気的に接続されている。この場合、図３、図４、図５および図６に示される各信号配線ＳＧは、半導体装置ＣＤと半導体装置ＭＤ２とを電気的に接続し、半導体装置ＣＤと半導体装置ＭＤ２との間で信号を伝送する信号配線として機能する。
【0030】
半導体装置ＣＤから半導体装置ＭＤ１へ、あるいは、半導体装置ＭＤ１から半導体装置ＣＤへ、配線領域ＲＧ１に設けられた複数の信号配線ＳＧを通じて信号を伝送することができる。半導体装置ＣＤから半導体装置ＭＤ２へ、あるいは、半導体装置ＭＤ２から半導体装置ＣＤへ、配線領域ＲＧ２に設けられた複数の信号配線ＳＧを通じて信号を伝送することができる。なお、図３、図４、図５および図６に示される各信号配線ＳＧは、シングルエンド型の信号配線である。
【0031】
配線基板ＰＢが複数の配線層を有している場合には、図３、図４、図５および図６のそれぞれに示されるグラウンド配線ＧＲおよび信号配線ＳＧは、配線基板ＰＢが有する複数の配線層のうちのいずれかの配線層に形成されている。
【0032】
ここで、図３、図４、図５および図６のそれぞれにおいて、２本のグラウンド配線ＧＲのうちの一方を、以下ではグラウンド配線Ｇ１と称し、２本のグラウンド配線ＧＲのうちの他方を、以下ではグラウンド配線Ｇ２と称する。グラウンド配線Ｇ１とグラウンド配線Ｇ２とは、平面視において互いに離間している。図３において、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された３本の信号配線ＳＧについて、グラウンド配線Ｇ１からグラウンド配線Ｇ２に向かう方向に順に信号配線Ｓ１、信号配線Ｓ２および信号配線Ｓ３と称する。図４において、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された４本の信号配線ＳＧについて、グラウンド配線Ｇ１からグラウンド配線Ｇ２に向かう方向に順に信号配線Ｓ１、信号配線Ｓ２、信号配線Ｓ３および信号配線Ｓ４と称する。図５において、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された５本の信号配線ＳＧについて、グラウンド配線Ｇ１からグラウンド配線Ｇ２に向かう方向に順に信号配線Ｓ１、信号配線Ｓ２、信号配線Ｓ３、信号配線Ｓ４および信号配線Ｓ５と称する。図６において、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された６本の信号配線ＳＧについて、グラウンド配線Ｇ１からグラウンド配線Ｇ２に向かう方向に順に信号配線Ｓ１、信号配線Ｓ２、信号配線Ｓ３、信号配線Ｓ４、信号配線Ｓ５および信号配線Ｓ６と称する。
【0033】
図３の場合、グラウンド配線Ｇ１と信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３とグラウンド配線Ｇ２とは、配線基板ＰＢにおいて同層（同じ配線層）に形成されており、平面視において、この順に並んで並走している。図４の場合、グラウンド配線Ｇ１と信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３と信号配線Ｓ４とグラウンド配線Ｇ２とは、配線基板ＰＢにおいて同層（同じ配線層）に形成されており、平面視において、この順に並んで並走している。図５の場合、グラウンド配線Ｇ１と信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３と信号配線Ｓ４と信号配線Ｓ５とグラウンド配線Ｇ２とは、配線基板ＰＢにおいて同層（同じ配線層）に形成されており、平面視において、この順に並んで並走している。図６の場合、グラウンド配線Ｇ１と信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３と信号配線Ｓ４と信号配線Ｓ５と信号配線Ｓ６とグラウンド配線Ｇ２とは、配線基板ＰＢにおいて同層（同じ配線層）に形成されており、平面視において、この順に並んで並走している。
【0034】
図３、図４、図５および図６のそれぞれにおいて、グラウンド配線Ｇ１と信号配線Ｓ１とが互いに隣り合い、信号配線Ｓ１と信号配線Ｓ２とが互いに隣り合い、かつ、信号配線Ｓ２と信号配線Ｓ３とが互いに隣り合っている。図３、図４、図５および図６のそれぞれにおいて、グラウンド配線Ｇ１と信号配線Ｓ２との間に信号配線Ｓ１が配置され、かつ、信号配線Ｓ１と信号配線Ｓ３との間に信号配線Ｓ２が配置されている。
【0035】
図４、図５および図６のそれぞれにおいて、信号配線Ｓ３と信号配線Ｓ４とが互いに隣り合い、かつ、信号配線Ｓ２と信号配線Ｓ４との間に信号配線Ｓ３が配置されている。図５および図６のそれぞれにおいて、信号配線Ｓ４と信号配線Ｓ５とが互いに隣り合い、かつ、信号配線Ｓ３と信号配線Ｓ５との間に信号配線Ｓ４が配置されている。図６において、信号配線Ｓ５と信号配線Ｓ６とが互いに隣り合い、かつ、信号配線Ｓ４と信号配線Ｓ６との間に信号配線Ｓ５が配置されている。
【0036】
図３において、信号配線Ｓ３とグラウンド配線Ｇ２とが互いに隣り合い、かつ、信号配線Ｓ２とグラウンド配線Ｇ２との間に信号配線Ｓ３が配置されている。図４において、信号配線Ｓ４とグラウンド配線Ｇ２とが互いに隣り合い、かつ、信号配線Ｓ３とグラウンド配線Ｇ２との間に信号配線Ｓ４が配置されている。図５において、信号配線Ｓ５とグラウンド配線Ｇ２とが互いに隣り合い、かつ、信号配線Ｓ４とグラウンド配線Ｇ２との間に信号配線Ｓ５が配置されている。図６において、信号配線Ｓ６とグラウンド配線Ｇ２とが互いに隣り合い、かつ、信号配線Ｓ５とグラウンド配線Ｇ２との間に信号配線Ｓ６が配置されている。
【0037】
なお、２つの配線が互いに隣り合っていることは、その２つの配線の間に他の配線が配置されていないことを意味している。
【0038】
グラウンド配線ＧＲは、グラウンド電位（基準電位）が供給される配線である。グラウンド配線Ｇ１とグラウンド配線Ｇ２は、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された複数の信号配線ＳＧを、グラウンド配線Ｇ１，Ｇ２間の外側の配線から電磁気的にシールドする作用を有している。図３、図４、図５および図６のそれぞれにおいて、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された複数の信号配線ＳＧの相互間には、グラウンド配線は配置されていない。
【0039】
【0040】
ここで、信号配線Ｓ１と信号配線Ｓ２との間の間隔（距離）を、間隔Ｄ１と称する。信号配線Ｓ２と信号配線Ｓ３との間の間隔（距離）を、間隔Ｄ２と称する。信号配線Ｓ３と信号配線Ｓ４との間の間隔（距離）を、間隔Ｄ３と称する。信号配線Ｓ４と信号配線Ｓ５との間の間隔（距離）を、間隔Ｄ４と称する。信号配線Ｓ５と信号配線Ｓ６との間の間隔（距離）を、間隔Ｄ５と称する。
【0041】
【0042】
具体的には、図３の場合は、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さい（すなわちＤ２＞Ｄ１）。
【0043】
図４の場合は、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく、かつ、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さい（すなわちＤ２＞Ｄ１かつＤ２＞Ｄ３）。なお、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１と、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３とは、互いに同じであることが好ましい（すなわちＤ１＝Ｄ３）。
【0044】
図５の場合は、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく、かつ、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４よりも小さい（すなわちＤ２＞Ｄ１かつＤ４＞Ｄ１）。そして、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく、かつ、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４よりも小さい（すなわちＤ２＞Ｄ３かつＤ４＞Ｄ３）。なお、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１と、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３とは、互いに同じであることが好ましい（すなわちＤ１＝Ｄ３）。信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２と、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４とは、互いに同じであることが好ましい（すなわちＤ２＝Ｄ４）。
【0045】
図６の場合は、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく、かつ、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４よりも小さい（すなわちＤ２＞Ｄ１かつＤ４＞Ｄ１）。そして、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく、かつ、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４よりも小さい（すなわちＤ２＞Ｄ３かつＤ４＞Ｄ３）。そして、信号配線Ｓ５と信号配線Ｓ６との間の間隔Ｄ５は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく、かつ、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４よりも小さい（すなわちＤ２＞Ｄ５かつＤ４＞Ｄ５）。なお、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１と、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３と、信号配線Ｓ５と信号配線Ｓ６との間の間隔Ｄ５とは、互いに同じであることが好ましい（すなわちＤ１＝Ｄ３＝Ｄ５）。信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２と、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４とは、互いに同じであることが好ましい（すなわちＤ２＝Ｄ４）。
【0046】
グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された複数の信号配線ＳＧについて、このような配線間隔を設定したことにより、それらの配線を配置するのに要する面積を抑制することと、複数の信号配線ＳＧのそれぞれにおいて信号干渉に起因して生じるタイミング変動（信号タイミングの変動）を抑制することとを、実現することができる。その理由については、後で詳細に説明する。
【0047】
本実施の形態の技術思想に従って配列したグラウンド配線Ｇ１，Ｇ２とグラウンド配線Ｇ１，Ｇ２間の複数（３本以上）の信号配線ＳＧが、図１に示される配線領域ＲＧ１，ＲＧ２の一方または両方において、１か所以上存在している。グラウンド配線Ｇ１，Ｇ２間の信号配線ＳＧの本数は、図３では３本、図４では４本、図５では５本、図６では６本であるが、７本以上の場合もあり得る。
【0048】
本実施の形態では、配線基板ＰＢ上に２つのメモリ用の半導体装置ＭＤ（ＭＤ１，ＭＤ２）と、それら２つのメモリ用の半導体装置ＭＤを制御する半導体装置ＣＤとを配置した場合について説明したが、配線基板ＰＢ上に配置するメモリ用の半導体装置ＭＤの数は、２つに限定されない。例えば、配線基板ＰＢ上に半導体装置ＭＤ２は搭載せずに、配線基板ＰＢ上に１つのメモリ用の半導体装置ＭＤ（ＭＤ１）と、そのメモリ用の半導体装置ＭＤを制御する半導体装置ＣＤとを配置した場合もあり得る。あるいは、配線基板ＰＢ上に３つ以上のメモリ用の半導体装置ＭＤと、その３つ以上のメモリ用の半導体装置ＭＤを制御する半導体装置ＣＤとを配置した場合もあり得る。
【0049】
【0050】
図７の第１検討例の場合は、信号配線ＳＧとグラウンド配線ＧＲとが交互に配列している。このため、各信号配線ＳＧは、他の信号配線ＳＧからのクロストークを受けにくくなる。
【0051】
しかしながら、図７の第１検討例の場合は、信号配線ＳＧとグラウンド配線ＧＲとが交互に配列しているため、必要な信号配線ＳＧの数が増えると、それに応じて必要なグラウンド配線ＧＲの数も増えてしまう。このため、配線基板における信号配線を配置するのに必要な領域（上記配線領域ＲＧ１，ＲＧ２に相当）の面積が増大する。これは、信号配線を接続する半導体装置の平面寸法（平面積）の増大を招き、更に、配線基板の平面寸法の増大を招いてしまう。
【0052】
【0053】
図８の第２検討例の場合は、２つのグラウンド配線Ｇ１１，Ｇ１２間に、複数（ここでは６本）の信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６が等間隔で配置されている。すなわち、図８の第２検討例の場合は、信号配線Ｓ１１と信号配線Ｓ１２との間の間隔Ｄ１１と、信号配線Ｓ１２と信号配線Ｓ１３との間の間隔Ｄ１２と、信号配線Ｓ１３と信号配線Ｓ１４との間の間隔Ｄ１３と、信号配線Ｓ１４と信号配線Ｓ１５との間の間隔Ｄ１４と、信号配線Ｓ１５と信号配線Ｓ１６との間の間隔Ｄ１５とは、互いに同じである。つまり、Ｄ１１＝Ｄ１２＝Ｄ１３＝Ｄ１４＝Ｄ１５が成り立つ。信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６の相互間にグラウンド配線は配置されていない。
【0054】
図８の第２検討例の場合は、２つのグラウンド配線Ｇ１１，Ｇ１２の間に、信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６を配置し、それら信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６の相互間にグラウンド配線は配置されていないことにより、必要な信号配線ＳＧの数が増えたとしても、必要なグラウンド配線ＧＲの数を抑制することができる。このため、配線基板における信号配線を配置するのに必要な領域（上記配線領域ＲＧ１，ＲＧ２に相当）の面積を抑制することができる。
【0055】
更に、図８の第２検討例の場合は、信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６が等間隔で配置されていることにより、信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６において隣り合う信号配線同士で生じるクロストークを抑制しやすくなる。なぜなら、隣り合う信号配線同士で生じるクロストークの大きさは、その隣り合う信号配線の間隔に依存し、隣り合う信号配線の間隔が小さくなるほど、隣り合う信号配線同士で生じるクロストークが大きくなるからである。グラウンド配線Ｇ１１とグラウンド配線Ｇ１２との間の間隔が変わらなければ、間隔Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５を同じにした場合が、信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６における最小隣接間隔を最も大きくすることができる。その結果、信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６において隣り合う信号配線同士で生じるクロストークの大きさを均等にすることができ、特定の信号配線でクロストークが大きくなるのを防ぐことができる。
【0056】
しかしながら、本件発明者の検討によれば、図８の第２検討例の場合は、等間隔で配置された信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６のそれぞれは、一つ隣の信号配線からのクロストークの影響は抑制しやすいが、２つ以上隣の信号配線からのクロストークの影響を受けることによりタイミング変動（信号タイミングの変動）が生じるリスクが高いことが分かった。これについて、以下に説明する。
【0057】
上述した図８の第２検討例の配線配列は、全ての信号配線Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６が非同期でかつランダムに動いている場合には、好ましい配線配列と考えられる。しかしながら、現実的には、信号配線を伝搬する信号は、クロックに同期した同期型信号である。そして、信号配線において、クロストークの大きさ自体を抑制するよりも、クロストークによって引き起こされるタイミング変動を抑制することが重要である。言い換えると、クロストークによって引き起こされるタイミング変動を抑制することができれば、クロストークの大きさ自体を抑制する必要はない。
【0058】
そこで、本件発明者は、クロストーク自体を最小化するのではなく，クロストークによって引き起こされるタイミング変動を、同期型信号に対して最小化することを検討した。
【0059】
図９は、クロストークによって引き起こされるタイミング変動を説明するための説明図である。なお、図９においては、ビクティム（Victim）信号を実線で示し、アグレッサ（aggressor）信号を一点鎖線で示している。図９において、符号ＣＣは、制御用半導体装置の入出力回路であり、符号ＭＣは、ＤＲＡＭ（メモリ用半導体装置）の入出力回路である。
【0060】
ビクティム信号（実線）に対してアグレッサ信号（一点鎖線）が０/１遷移を起こすと、その０/１遷移のタイミングで、アグレッサ信号のある割合が、クロストークとしてビクティム信号に加算または減算され、それによって、ビクティム信号電圧が変動する。このとき、電圧を固定して見れば、ビクティム信号の傾きＢ２に反比例して、Ｂ１/Ｂ２の分だけ、ビクティム信号が時間方向に変動する。これが、クロストークによって引き起こされるタイミング変動である。ここで、上記Ｂ１はクロストークによって引き起こされるビクティム信号電圧変動である。
【0061】
ビクティム信号が０/１遷移をする以上、必然的に、ビクティム信号の傾きは、ビクティム信号の０/１遷移点で最大となり、ビクティム信号の０/１遷移点から離れるにしたがって、ビクティム信号の傾きは減少する。従って、クロストーク電圧あたりのタイミング変動は、ビクティム信号の０/１遷移のタイミングとアグレッサ信号の０/１遷移のタイミングとが一致しているときに、最小となる。言い換えると、ビクティム信号とアグレッサ信号のスキュー（skew）が小さいほど、クロストーク電圧あたりのタイミング変動は小さくなる。
【0062】
つまり、アグレッサ信号からのクロストークが発生するタイミングが、ビクティム信号の０/１遷移のタイミングと一致している場合は、そのクロストークによって引き起こされるビクティム信号のタイミング変動（時間方向の変動）は小さい。そして、アグレッサ信号からのクロストークが発生するタイミングと、ビクティム信号の０/１遷移のタイミングとのずれが大きくなるほど、そのクロストークによって引き起こされるビクティム信号のタイミング変動（時間方向の変動）は大きくなる。アグレッサ信号からのクロストークが発生するタイミングは、アグレッサ信号の０/１遷移のタイミングと一致している。このため、ビクティム信号とアグレッサ信号のスキューがゼロの場合は、クロストークによって引き起こされるビクティム信号のタイミング変動（時間方向の変動）は小さいが、ビクティム信号とアグレッサ信号のスキューが大きくなるほど、クロストークによって引き起こされるビクティム信号のタイミング変動（時間方向の変動）は大きくなる。従って、スキューが小さい信号同士では、同じクロストーク電圧あたりのタイミング変動が小さいことが分かる。
【0063】
そこで、スキューが小さい信号同士が、配線基板のどの信号配線を伝送されるのかが重要となる。配線基板において、隣り合う信号配線同士では、伝送される信号のスキューが小さい可能性が高い。その理由は、次の通りである。
【0064】
制御用の半導体装置の複数の端子と、メモリ用の半導体装置の複数の端子とが、複数の信号配線を介してそれぞれ電気的に接続されており、それら複数の信号配線を通じて、制御用の半導体装置とメモリ用の半導体装置との間で信号が伝送される。バス型の複数の信号配線の並びを考えたとき、信号配線の並び順はランダムに決まっているわけではない。隣り合う信号配線同士は、制御用の半導体装置において近接する端子同士に接続され、かつ、メモリ用の半導体装置において近接する端子同士に接続される可能性が高い。加えて、隣り合う信号配線同士は、特性インピーダンスが同程度である可能性が高い。このため、隣り合う信号配線同士では、伝送される信号のスキューが小さくなりやすい。一方、間に１つ以上の他の信号配線を挟んだ信号配線同士では、伝送される信号のスキューが大きくなりやすい。
【0065】
例えば、図８の第２検討例において、信号配線Ｓ１１に着目する。信号配線Ｓ１１を伝送される信号と信号配線Ｓ１２を伝送される信号のスキューは小さい可能性が高い。それに比べると、信号配線Ｓ１１を伝送される信号と信号配線Ｓ１３を伝送される信号のスキューは大きく、信号配線Ｓ１１を伝送される信号と信号配線Ｓ１４を伝送される信号のスキューは更に大きく、信号配線Ｓ１１を伝送される信号と信号配線Ｓ１５を伝送される信号のスキューは更に大きい可能性が高い。
【0066】
図８の第２検討例において、信号配線Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６からのクロストークにより、信号配線Ｓ１１を伝送される信号のタイミング変動が生じ得る。上述したように、隣り合う信号配線同士では、伝送される信号のスキューが小さい可能性が高いことから、信号配線Ｓ１２からのクロストークに起因して、信号配線Ｓ１１を伝送される信号にタイミング変動は生じにくい。しかしながら、図８の第２検討例の場合は、信号配線Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６からのクロストークにより、信号配線Ｓ１１を伝送される信号にタイミング変動が生じることが懸念される。一方、図８の第２検討例において、信号配線Ｓ１２に着目すれば、信号配線Ｓ１１，Ｓ１３からのクロストークに起因して、信号配線Ｓ１２を伝送される信号にタイミング変動は生じにくい。しかしながら、信号配線Ｓ１４，Ｓ１５，Ｓ１６からのクロストークにより、信号配線Ｓ１２を伝送される信号にタイミング変動が生じることが懸念される。他の信号配線Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６を伝送される信号のタイミング変動についても、同様に考えることができる。
【0067】
クロストークにより、信号配線を伝送される信号にタイミング変動が生じることは、電子装置の性能の低下を招くため、抑制する必要がある。
【0068】
＜主要な特徴と効果について＞
本実施の形態の電子装置ＤＳは、配線基板ＰＢと、配線基板ＰＢ上に配置された記憶用の半導体装置ＭＤと、配線基板ＰＢ上に配置され、かつ、半導体装置ＭＤを制御する半導体装置ＣＤと、を備えている。配線基板ＰＢは、固定電位配線であるグラウンド配線Ｇ１，Ｇ２と、平面視においてグラウンド配線Ｇ１，Ｇ２間に配置され、かつ、半導体装置ＣＤと半導体装置ＭＤとの間で信号を伝送するための複数の信号配線ＳＧとを有している。グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧは、グラウンド配線Ｇ１と隣り合う信号配線Ｓ１と、信号配線Ｓ１と隣り合う信号配線Ｓ２と、信号配線Ｓ２と隣り合う信号配線Ｓ３とを含んでいる。平面視において、信号配線Ｓ２とグラウンド配線Ｇ１との間に信号配線Ｓ１が配置され、かつ、信号配線Ｓ３と信号配線Ｓ１との間に信号配線Ｓ２が配置されている。
本実施の形態の電子装置ＤＳは、配線基板ＰＢと、配線基板ＰＢ上に配置された記憶用の半導体装置ＭＤと、配線基板ＰＢ上に配置され、かつ、半導体装置ＭＤを制御する半導体装置ＣＤと、を備えている。配線基板ＰＢは、固定電位配線であるグラウンド配線Ｇ１，Ｇ２と、平面視においてグラウンド配線Ｇ１，Ｇ２間に配置され、かつ、半導体装置ＣＤと半導体装置ＭＤとの間で信号を伝送するための複数の信号配線ＳＧとを有している。グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧは、グラウンド配線Ｇ１と隣り合う信号配線Ｓ１と、信号配線Ｓ１と隣り合う信号配線Ｓ２と、信号配線Ｓ２と隣り合う信号配線Ｓ３とを含んでいる。平面視において、信号配線Ｓ２とグラウンド配線Ｇ１との間に信号配線Ｓ１が配置され、かつ、信号配線Ｓ３と信号配線Ｓ１との間に信号配線Ｓ２が配置されている。
【0069】
本実施の形態の主要な特徴のうちの一つは、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さい（Ｄ１＜Ｄ２）ことである（図３、図４、図５および図６参照）。
【0070】
本実施の形態とは異なり、信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３とを等間隔で配置した場合を仮定する。この場合、上記図８の第２検討例に関連して説明したように、信号配線Ｓ１と信号配線Ｓ２との間のクロストークと、信号配線Ｓ２と信号配線Ｓ３との間のクロストークを抑制しやすいが、信号配線Ｓ１と信号配線Ｓ３との間のクロストークに起因して、信号配線Ｓ１，Ｓ３を伝送される信号にタイミング変動が生じることが懸念される。
【0071】
それに対して、本実施の形態では、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１を、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さくしている（すなわちＤ１＜Ｄ２）。信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１を小さくしたことにより、信号配線Ｓ１と信号配線Ｓ２との電磁気的な結合が強くなり、信号配線Ｓ１と信号配線Ｓ２とのペアが、他の信号配線ＳＧ（Ｓ３）からのクロストークを受けにくくなる。このため、信号配線Ｓ１と信号配線Ｓ３との間のクロストーク、および信号配線Ｓ２と信号配線Ｓ３との間のクロストークに起因して、信号配線Ｓ１，Ｓ２，Ｓ３を伝送される信号にタイミング変動が生じることを、抑制することができる。なお、信号配線Ｓ１と信号配線Ｓ２は、互いに同じ長さを有し、かつ、互いに同じ特性インピーダンスを有することが好ましい。
【0072】
一方、本実施の形態では、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１を小さくしたことにより、信号配線Ｓ１と信号配線Ｓ２との間のクロストーク自体は大きくなり得る。しかしながら、信号配線Ｓ１と信号配線Ｓ２とは互いに隣り合っているため、信号配線Ｓ１を伝送される信号と信号配線Ｓ２を伝送される信号のスキューは小さい可能性が高い。このため、信号配線Ｓ１と信号配線Ｓ２との間のクロストークに起因して、信号配線Ｓ１，Ｓ２を伝送される信号にタイミング変動が生じるリスクは小さい。
【0073】
従って、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１を、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく（Ｄ１＜Ｄ２）したことにより、クロストークに起因して信号配線Ｓ１，Ｓ２，Ｓ３を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0074】
図４、図５および図６では、グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧが、信号配線Ｓ３と隣り合う信号配線Ｓ４を更に含んでいる。信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく（Ｄ３＜Ｄ２）している。信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１と、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３とは、互いに同じ（Ｄ１＝Ｄ３）であることが好ましい。
【0075】
信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３を小さくしたことにより、信号配線Ｓ３と信号配線Ｓ４との電磁気的な結合が強くなり、信号配線Ｓ３と信号配線Ｓ４とのペアが、他の信号配線ＳＧ（Ｓ１，Ｓ２）からのクロストークを受けにくくなる。このため、信号配線Ｓ１と信号配線Ｓ３との間のクロストーク、信号配線Ｓ１と信号配線Ｓ４との間のクロストーク、信号配線Ｓ２と信号配線Ｓ３との間のクロストーク、および信号配線Ｓ２と信号配線Ｓ４との間のクロストークに起因して、信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４を伝送される信号にタイミング変動が生じることを、抑制することができる。なお、信号配線Ｓ３と信号配線Ｓ４は、互いに同じ長さを有し、かつ、互いに同じ特性インピーダンスを有することが好ましい。
【0076】
一方、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３を小さくしたことにより、信号配線Ｓ３と信号配線Ｓ４との間のクロストーク自体は大きくなり得る。しかしながら、信号配線Ｓ３と信号配線Ｓ４とは互いに隣り合っているため、信号配線Ｓ３を伝送される信号と信号配線Ｓ４を伝送される信号のスキューは小さい可能性が高い。このため、信号配線Ｓ３と信号配線Ｓ４との間のクロストークに起因して、信号配線Ｓ３，Ｓ４を伝送される信号にタイミング変動が生じるリスクは小さい。
【0077】
従って、クロストークに起因して信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0078】
図５および図６では、グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧが、信号配線Ｓ４と隣り合う信号配線Ｓ５を更に含んでいる。信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４は、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１よりも大きく（Ｄ４＞Ｄ１）、かつ、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３よりも大きく（Ｄ４＞Ｄ３）している。間隔Ｄ１と間隔Ｄ３とは、互いに同じ（Ｄ１＝Ｄ３）であることが好ましい。間隔Ｄ２と間隔Ｄ４とは、互いに同じ（Ｄ２＝Ｄ４）であることが好ましい。
【0079】
信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４を大きくしたことにより、信号配線Ｓ１と信号配線Ｓ２とのペアと、信号配線Ｓ３と信号配線Ｓ４とのペアが、信号配線Ｓ５からのクロストークを受けにくくなる。このため、信号配線Ｓ１と信号配線Ｓ５との間のクロストーク、信号配線Ｓ２と信号配線Ｓ５との間のクロストーク、信号配線Ｓ３と信号配線Ｓ５との間のクロストーク、および信号配線Ｓ４と信号配線Ｓ５との間のクロストークに起因して、信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0080】
従って、クロストークに起因して信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0081】
図６では、本実施の形態では、グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧが、信号配線Ｓ５と隣り合う信号配線Ｓ６を更に含んでいる。信号配線Ｓ５と信号配線Ｓ６との間の間隔Ｄ５は、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく（Ｄ５＜Ｄ２）、かつ、信号配線Ｓ４と信号配線Ｓ５との間の間隔Ｄ４よりも小さく（Ｄ５＜Ｄ４）している。間隔Ｄ１と間隔Ｄ３と間隔Ｄ５とは、互いに同じ（Ｄ１＝Ｄ３＝Ｄ５）であることが好ましい。間隔Ｄ２と間隔Ｄ４とは、互いに同じ（Ｄ２＝Ｄ４）であることが好ましい。
【0082】
これにより、信号配線Ｓ５と信号配線Ｓ６との電磁気的な結合が強くなり、信号配線Ｓ５と信号配線Ｓ６とのペアが、他の信号配線ＳＧ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）からのクロストークを受けにくくなる。このため、信号配線Ｓ１，Ｓ３間、信号配線Ｓ１，Ｓ４間、信号配線Ｓ１，Ｓ５間、信号配線Ｓ１，Ｓ６間、信号配線Ｓ２，Ｓ３間、信号配線Ｓ２，Ｓ４間、信号配線Ｓ２，Ｓ５間、および信号配線Ｓ２，Ｓ６間のクロストークに起因して、信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６を伝送される信号にタイミング変動が生じることを、抑制することができる。更に、信号配線Ｓ３，Ｓ５間、信号配線Ｓ３，Ｓ６間、信号配線Ｓ４，Ｓ５間、および信号配線Ｓ４，Ｓ６間のクロストークに起因して、信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６を伝送される信号にタイミング変動が生じることを、抑制することができる。なお、信号配線Ｓ５と信号配線Ｓ６は、互いに同じ長さを有し、かつ、互いに同じ特性インピーダンスを有することが好ましい。
【0083】
一方、信号配線Ｓ５と信号配線Ｓ６との間の間隔Ｄ５を小さくしたことにより、信号配線Ｓ５と信号配線Ｓ６との間のクロストーク自体は大きくなり得る。しかしながら、信号配線Ｓ５と信号配線Ｓ６とは互いに隣り合っているため、信号配線Ｓ５を伝送される信号と信号配線Ｓ６を伝送される信号のスキューは小さい可能性が高い。このため、信号配線Ｓ５と信号配線Ｓ６との間のクロストークに起因して、信号配線Ｓ５，Ｓ６を伝送される信号にタイミング変動が生じるリスクは小さい。
【0084】
従って、クロストークに起因して信号配線Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0085】
このように、本実施の形態では、クロストークに起因して信号配線を伝送される信号にタイミング変動が生じることを、抑制することができるため、電子装置の性能を向上させることができる。
【0086】
本実施の形態では、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に、複数の信号配線ＳＧを配置し、それら複数の信号配線ＳＧの相互間にグラウンド配線は配置されていない。これにより、必要な信号配線ＳＧの数が増えたとしても、必要なグラウンド配線ＧＲの数を抑制することができる。このため、配線基板における信号配線を配置するのに必要な領域（上記配線領域ＲＧ１，ＲＧ２に相当）の面積を抑制することができる。従って、電子装置の性能向上と、電子装置の小型化とを両立させることができる。
【0087】
上記間隔Ｄ１，Ｄ３，Ｄ５のそれぞれは、上記間隔Ｄ２，Ｄ４のそれぞれよりも小さい。このため、上記間隔Ｄ１，Ｄ３，Ｄ５は、小さな配線間隔とみなすことができ、上記間隔Ｄ２，Ｄ４は、大きな配線間隔とみなすことができる。本実施形態では、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間において、小さな配線間隔と大きな配線間隔とを交互に繰り返して複数の信号配線ＳＧを配列させている。このため、図６の変形例として、信号配線Ｓ６とグラウンド配線Ｇ２との間に更に信号配線Ｓ７（図示せず）を配置させる場合は、その信号配線Ｓ７と信号配線Ｓ６との間の間隔は、上記間隔Ｄ２，Ｄ４と同様の大きな配線間隔に設定すればよい。信号配線Ｓ７とグラウンド配線Ｇ２との間に更に信号配線Ｓ８（図示せず）を配置させる場合は、その信号配線Ｓ８と信号配線Ｓ７との間の間隔は、上記Ｄ１，Ｄ３，Ｄ５と同様の小さな配線間隔に設定すればよい。更に信号配線を追加する場合も、同様に考えることができる。
【0088】
本実施の形態の技術思想を適用する信号配線ＳＧは、シングルエンド型の信号配線であるが、シングルエンド型のデータ信号配線であることが好ましい。データ信号配線を伝送されるデータ信号は、コマンド・アドレス信号およびクロック信号よりも高周波である。
【0089】
本実施の形態では、２本の固定電位配線の間に複数の信号配線ＳＧを配置して、その複数の信号配線ＳＧをシールドしており、その２本の固定電位配線としてグラウンド配線Ｇ１，Ｇ２を用いている。グラウンド配線Ｇ１，Ｇ２は、グラウンド電位が供給される固定電位配線であり、グラウンド配線Ｇ１，Ｇ２のそれぞれの電位は、グラウンド電位に固定されている。変形例として、グラウンド配線Ｇ１，Ｇ２の代わりに、グラウンド電位以外の固定電位（電源電位）が供給される固定電位配線を用いることもできる。すなわち、グラウンド電位以外の固定電位が供給される２本の固定電位配線の間に、複数の信号配線ＳＧを配置し、それら複数の信号配線ＳＧの間隔を、上述のように設定することができる。その場合、２本の固定電位配線のそれぞれに供給される固定電位は、互いに同じである。
【0090】
図１０は、制御用の半導体装置によりメモリ用の半導体装置への書き込み動作を行ったときの、タイミングマージンの一例を示すグラフである。図１１は、制御用の半導体装置によりメモリ用の半導体装置からの読み出し動作を行ったときの、タイミングマージンの一例を示すグラフである。タイミングマージンは、信号配線を伝送される信号に生じるタイミング変動の大きさを評価する指標の一つである。タイミングマージンが大きいほど、信号配線を伝送される信号に生じるタイミング変動が小さいという関係にある。
【0091】
図１０および図１１のそれぞれにおいて、上記図３、図４、図５および図６のような本実施の形態の配線配列を適用した場合が実線で示され、上記図８の第２検討例のような配線配列を適用した場合が、点線で示されている。
【0092】
図１０および図１１のそれぞれにおいて、点線のグラフ（第２検討例）よりも、実線のグラフ（本実施の形態）の方が、タイミングマージンが大きくなっている。このことからも、上記図８の第２検討例のようにグラウンド配線Ｇ１１，Ｇ１２間に複数の信号配線を等間隔で配列した場合に比べて、本実施の形態のように、グラウンド配線Ｇ１，Ｇ２間に、小さな配線間隔と大きな配線間隔とを交互に繰り返して複数の信号配線ＳＧを配列させた方が、信号配線を伝送される信号に生じるタイミング変動を抑制できることが分かる。
【0093】
（実施の形態２）
上記実施の形態１では、グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧがシングルエンド型である場合について、それらシングルエンド型の複数の信号配線ＳＧの配線間隔の設定の仕方について説明した。
上記実施の形態１では、グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧがシングルエンド型である場合について、それらシングルエンド型の複数の信号配線ＳＧの配線間隔の設定の仕方について説明した。
【0094】
本実施の形態２では、グラウンド配線Ｇ１，Ｇ２間に配置された複数の信号配線ＳＧが、シングルエンド型ではなく、差動型の信号配線である場合について、説明する。差動型の信号配線である場合には、差動信号対を１つの信号とみなして、上記実施の形態１の規則にしたがって信号配線を配置する。
【0095】
【0096】
上記本実施の形態１の技術思想は、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に３本以上のシングルエンド型の信号配線を配置し、それら３本以上のシングルエンド型の信号配線を、小さな配線間隔と、それよりも大きな配線間隔とを交互に繰り返して配列させることである。
【0097】
一方、本実施の形態２の技術思想は、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に３つ以上の差動対を配置し、それら３つ以上の差動対を、小さな間隔と、それよりも大きな間隔とを交互に繰り返して配列させることである。なぜなら、２本の信号配線のペア（差動対）が、シングルエンド型の１本の信号配線と等価の信号配線として機能するからである。なお、前記小さな間隔と前記大きな間隔のそれぞれは、互いに隣り合う２つの差動対同士の間隔である。図１２および図１３は、この技術思想に従っているが、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置される差動対の数が、図１２と図１３とで互いに相違している。図１２の場合は、グラウンド配線Ｇ１，Ｇ２間に配置される差動対の数は３つであり、図１３の場合は、グラウンド配線Ｇ１，Ｇ２間に配置される差動対の数は４つである。
【0098】
図１２には、２本のグラウンド配線ＧＲと、平面視において２本のグラウンド配線ＧＲの間に配置された６本の信号配線ＳＧが示されている。図１３には、２本のグラウンド配線ＧＲと、平面視において２本のグラウンド配線ＧＲの間に配置された８本の信号配線ＳＧが示されている。上記実施の形態１と同様に、本実施の形態２においても、各信号配線ＳＧは、半導体装置ＣＤと半導体装置ＭＤとを電気的に接続し、半導体装置ＣＤと半導体装置ＭＤとの間で信号を伝送する信号配線として機能する。
【0099】
【0100】
本実施の形態２においても、図１２および図１３のそれぞれにおいて、２本のグラウンド配線ＧＲのうちの一方をグラウンド配線Ｇ１と称し、２本のグラウンド配線ＧＲのうちの他方をグラウンド配線Ｇ２と称する。図１２において、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された６本の信号配線ＳＧについて、グラウンド配線Ｇ１からグラウンド配線Ｇ２に向かう方向に順に信号配線Ｓ１、信号配線Ｓ２、信号配線Ｓ３、信号配線Ｓ４、信号配線Ｓ５および信号配線Ｓ６と称する。図１３において、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に配置された８本の信号配線ＳＧについて、グラウンド配線Ｇ１からグラウンド配線Ｇ２に向かう方向に順に信号配線Ｓ１、信号配線Ｓ２、信号配線Ｓ３、信号配線Ｓ４、信号配線Ｓ５、信号配線Ｓ６、信号配線Ｓ７および信号配線Ｓ８と称する。
【0101】
図１２の場合、グラウンド配線Ｇ１と信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３と信号配線Ｓ４と信号配線Ｓ５と信号配線Ｓ６とグラウンド配線Ｇ２とは、配線基板ＰＢにおいて同層（同じ配線層）に形成されており、平面視において、この順に並んで並走している。図１３の場合、グラウンド配線Ｇ１と信号配線Ｓ１と信号配線Ｓ２と信号配線Ｓ３と信号配線Ｓ４と信号配線Ｓ５と信号配線Ｓ６と信号配線Ｓ７と信号配線Ｓ８とグラウンド配線Ｇ２とは、配線基板ＰＢにおいて同層（同じ配線層）に形成されており、平面視において、この順に並んで並走している。
【0102】
図１２および図１３のそれぞれにおいて、グラウンド配線Ｇ１と信号配線Ｓ１とが互いに隣り合い、信号配線Ｓ１と信号配線Ｓ２とが互いに隣り合い、信号配線Ｓ２と信号配線Ｓ３とが互いに隣り合い、信号配線Ｓ３と信号配線Ｓ４とが互いに隣り合い、信号配線Ｓ４と信号配線Ｓ５とが互いに隣り合い、かつ、信号配線Ｓ５と信号配線Ｓ６とが互いに隣り合っている。図１２および図１３のそれぞれにおいて、グラウンド配線Ｇ１と信号配線Ｓ２との間に信号配線Ｓ１が配置され、信号配線Ｓ１，Ｓ３間に信号配線Ｓ２が配置され、信号配線Ｓ２，Ｓ４間に信号配線Ｓ３が配置され、信号配線Ｓ３，Ｓ５間に信号配線Ｓ４が配置され、信号配線Ｓ４，Ｓ６間に信号配線Ｓ５が配置されている。
【0103】
図１２において、信号配線Ｓ６とグラウンド配線Ｇ２とが互いに隣り合い、かつ、信号配線Ｓ５とグラウンド配線Ｇ２との間に信号配線Ｓ６が配置されている。
【0104】
図１３において、信号配線Ｓ６と信号配線Ｓ７とが互いに隣り合い、信号配線Ｓ７と信号配線Ｓ８とが互いに隣り合い、かつ、信号配線Ｓ８とグラウンド配線Ｇ２とが互いに隣り合っている。図１３において、信号配線Ｓ５，Ｓ７間に信号配線Ｓ６が配置され、信号配線Ｓ６，Ｓ８間に信号配線Ｓ７が配置され、かつ、信号配線Ｓ７とグラウンド配線Ｇ２との間に信号配線Ｓ８が配置されている。
【0105】
【0106】
図１２の場合は、信号配線Ｓ１と信号配線Ｓ２とにより差動対Ｐ１が形成され、信号配線Ｓ３と信号配線Ｓ４とにより差動対Ｐ２が形成され、かつ、信号配線Ｓ５と信号配線Ｓ６とにより差動対Ｐ３が形成されている。図１３の場合は、信号配線Ｓ１と信号配線Ｓ２とにより差動対Ｐ１が形成され、信号配線Ｓ３と信号配線Ｓ４とにより差動対Ｐ２が形成され、信号配線Ｓ５と信号配線Ｓ６とにより差動対Ｐ３が形成され、かつ、信号配線Ｓ７と信号配線Ｓ８とにより差動対Ｐ４が形成されている。
【0107】
図１２および図１３のそれぞれにおいて、差動対Ｐ１はグラウンド配線Ｇ１と隣り合い、差動対Ｐ２は差動対Ｐ１と隣り合い、かつ、差動対Ｐ３は差動対Ｐ２と隣り合っている。図１２および図１３のそれぞれにおいて、差動対Ｐ２とグラウンド配線Ｇ１との間に差動対Ｐ１が配置され、かつ、差動対Ｐ３と差動対Ｐ１との間に差動対Ｐ２が配置されている。図１２において、グラウンド配線Ｇ２は差動対Ｐ３と隣り合い、かつ、グラウンド配線Ｇ２と差動対Ｐ２との間に差動対Ｐ３が配置されている。
【0108】
図１３において、差動対Ｐ４は差動対Ｐ３と隣り合い、かつ、グラウンド配線Ｇ２は差動対Ｐ４と隣り合っている。図１３において、差動対Ｐ４と差動対Ｐ２との間に差動対Ｐ３が配置され、かつ、グラウンド配線Ｇ２と差動対Ｐ３との間に差動対Ｐ４が配置されている。
【0109】
図１２および図１３のそれぞれにおいて、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６は、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さい（すなわちＤ６＜Ｄ７）。図１３において、差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８は、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さい（すなわちＤ８＜Ｄ７）。差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８は、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６と同じであることが好ましい（すなわちＤ６＝Ｄ８）。
【0110】
なお、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６は、差動対Ｐ１を構成する信号配線Ｓ２と、差動対Ｐ２を構成する信号配線Ｓ３との間の間隔である。差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７は、差動対Ｐ２を構成する信号配線Ｓ４と、差動対Ｐ３を構成する信号配線Ｓ５との間の間隔である。差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８は、差動対Ｐ３を構成する信号配線Ｓ６と、差動対Ｐ４を構成する信号配線Ｓ７との間の間隔である。
【0111】
上記実施の形態１の技術思想を本実施の形態２に適用する場合、本実施の形態２における差動対Ｐ１が、上記実施の形態１におけるシングルエンド型の信号配線Ｓ１に相当する。本実施の形態２における差動対Ｐ２が、上記実施の形態１におけるシングルエンド型の信号配線Ｓ２に相当する。本実施の形態２における差動対Ｐ３が、上記実施の形態１におけるシングルエンド型の信号配線Ｓ３に相当する。本実施の形態２における差動対Ｐ４が、上記実施の形態１におけるシングルエンド型の信号配線Ｓ４に相当する。
【0112】
このため、上記実施の形態１において、信号配線Ｓ１と信号配線Ｓ２との間の間隔Ｄ１を信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく（Ｄ１＜Ｄ２）したことは、本実施の形態２においては、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６を、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さく（Ｄ６＜Ｄ７）することに相当する。上記実施の形態１において、信号配線Ｓ３と信号配線Ｓ４との間の間隔Ｄ３を、信号配線Ｓ２と信号配線Ｓ３との間の間隔Ｄ２よりも小さく（Ｄ３＜Ｄ２）したことは、本実施の形態２においては、差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８を、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さく（Ｄ８＜Ｄ７）することに相当する。
【0113】
本実施の形態２とは異なり、差動対Ｐ１と差動対Ｐ２と差動対Ｐ３とを等間隔で配置した場合を仮定する。この場合、差動対Ｐ１と差動対Ｐ２との間のクロストークと、差動対Ｐ２と差動対Ｐ３との間のクロストークを抑制しやすいが、差動対Ｐ１と差動対Ｐ３との間のクロストークに起因して、差動対Ｐ１，Ｐ３を伝送される信号にタイミング変動が生じることが懸念される。
【0114】
それに対して、本実施の形態２では、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６を、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さく（Ｄ６＜Ｄ７）している（図１２および図１３参照）。差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６を小さくしたことにより、差動対Ｐ１と差動対Ｐ２との電磁気的な結合が強くなり、差動対Ｐ１と差動対Ｐ２とのペアが、他の差動対（Ｐ３）からのクロストークを受けにくくなる。このため、差動対Ｐ１と差動対Ｐ３との間のクロストーク、および差動対Ｐ２と差動対Ｐ３との間のクロストークに起因して、差動対Ｐ１，Ｐ２，Ｐ３を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0115】
一方、本実施の形態２では、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６を小さくしたことにより、差動対Ｐ１と差動対Ｐ２との間のクロストーク自体は大きくなり得る。しかしながら、差動対Ｐ１と差動対Ｐ２とは互いに隣り合っているため、差動対Ｐ１を伝送される信号と差動対Ｐ２を伝送される信号のスキューは小さい可能性が高い。このため、差動対Ｐ１と差動対Ｐ２との間のクロストークに起因して、差動対Ｐ１，Ｐ２を伝送される信号にタイミング変動が生じるリスクは小さい。
【0116】
従って、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６を、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さく（Ｄ６＜Ｄ７）したことにより、クロストークに起因して差動対Ｐ１，Ｐ２，Ｐ３を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0117】
図１３では、グラウンド配線Ｇ１，Ｇ２間に、差動対Ｐ３と隣り合う差動対Ｐ４が配置されている。差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８は、差動対Ｐ２と差動対Ｐ３との間の間隔Ｄ７よりも小さく（Ｄ８＜Ｄ７）している。差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８は、差動対Ｐ１と差動対Ｐ２との間の間隔Ｄ６と同じ（Ｄ６＝Ｄ８）であることが好ましい。
【0118】
差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８を小さくしたことにより、差動対Ｐ３と差動対Ｐ４との電磁気的な結合が強くなり、差動対Ｐ３と差動対Ｐ４とのペアが、他の差動対（Ｐ１，Ｐ２）からのクロストークを受けにくくなる。このため、差動対Ｐ１と差動対Ｐ３との間のクロストーク、差動対Ｐ１と差動対Ｐ４との間のクロストーク、差動対Ｐ２と差動対Ｐ３との間のクロストーク、および差動対Ｐ２と差動対Ｐ４との間のクロストークに起因して、差動対Ｐ１，Ｐ２，Ｐ３，Ｐ４を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0119】
一方、差動対Ｐ３と差動対Ｐ４との間の間隔Ｄ８を小さくしたことにより、差動対Ｐ３と差動対Ｐ４との間のクロストーク自体は大きくなり得る。しかしながら、差動対Ｐ３と差動対Ｐ４とは互いに隣り合っているため、差動対Ｐ３を伝送される信号と差動対Ｐ４を伝送される信号のスキューは小さい可能性が高い。このため、差動対Ｐ３と差動対Ｐ４との間のクロストークに起因して、差動対Ｐ３，Ｐ４を伝送される信号にタイミング変動が生じるリスクは小さい。
【0120】
従って、クロストークに起因して差動対Ｐ１，Ｐ２，Ｐ３，Ｐ４を伝送される信号にタイミング変動が生じることを、抑制することができる。
【0121】
このように、本実施の形態２では、クロストークに起因して信号配線を伝送される信号にタイミング変動が生じることを、抑制することができるため、電子装置の性能を向上させることができる。
【0122】
上記実施の形態１と同様に、本実施の形態２においても、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間に、複数の信号配線ＳＧを配置し、それら複数の信号配線ＳＧの相互間にグラウンド配線は配置されていない。これにより、必要な信号配線ＳＧの数が増えたとしても、必要なグラウンド配線ＧＲの数を抑制することができる。このため、配線基板における信号配線を配置するのに必要な領域（上記配線領域ＲＧ１，ＲＧ２に相当）の面積を抑制することができる。従って、電子装置の性能向上と、電子装置の小型化とを両立させることができる。
【0123】
上記間隔Ｄ６，Ｄ８のそれぞれは、上記間隔Ｄ７よりも小さい。このため、上記間隔Ｄ６，Ｄ８は、小さな間隔とみなすことができ、上記間隔Ｄ７は、大きな間隔とみなすことができる。本実施形態２では、グラウンド配線Ｇ１とグラウンド配線Ｇ２との間において、小さな間隔と大きな間隔とを交互に繰り返して複数の差動対を配列させている。なお、前記小さな間隔と前記大きな間隔のそれぞれは、互いに隣り合う２つの差動対同士の間隔である。
【0124】
このため、図１３の変形例として、差動対Ｐ４とグラウンド配線Ｇ２との間に更に差動対Ｐ５（図示せず）を配置させる場合は、その差動対Ｐ５と差動対Ｐ４との間の間隔は、上記間隔Ｄ７と同様の大きな間隔に設定すればよい。差動対Ｐ５とグラウンド配線Ｇ２との間に更に差動対Ｐ６（図示せず）を配置させる場合は、その差動対Ｐ６と差動対Ｐ５との間の間隔は、上記Ｄ６，Ｄ８と同様の小さな間隔に設定すればよい。更に差動対を追加する場合も、同様に考えることができる。
【0125】
本実施の形態２の技術思想を適用する信号配線ＳＧは、差動型の信号配線であるが、差動型のデータ信号配線であることが好ましい。
【0126】
上記実施の形態１と同様に、本実施の形態２においても、グラウンド配線Ｇ１，Ｇ２の代わりに、グラウンド電位以外の固定電位（電源電位）が供給される固定電位配線を用いることもできる。
【0127】
以上、本件発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0128】
ＣＣ 入出力回路
ＣＤ 半導体装置
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５ 間隔
ＤＳ 電子装置
Ｇ１，Ｇ２，Ｇ１１，Ｇ１２，ＧＲ グラウンド配線
ＭＣ 入出力回路
ＭＤ，ＭＤ１，ＭＤ２ 半導体装置
ＰＢ 配線基板
ＰＷ１，ＰＷ２，ＰＷ３，ＰＷ４ 電源配線
ＲＧ１，ＲＧ２ 配線領域
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６，ＳＧ 信号配線
ＴＥ１，ＴＥ２ 端子
ＣＤ 半導体装置
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５ 間隔
ＤＳ 電子装置
Ｇ１，Ｇ２，Ｇ１１，Ｇ１２，ＧＲ グラウンド配線
ＭＣ 入出力回路
ＭＤ，ＭＤ１，ＭＤ２ 半導体装置
ＰＢ 配線基板
ＰＷ１，ＰＷ２，ＰＷ３，ＰＷ４ 電源配線
ＲＧ１，ＲＧ２ 配線領域
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６，ＳＧ 信号配線
ＴＥ１，ＴＥ２ 端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】