知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025142471
(43)【公開日】2025-10-01
(54)【発明の名称】半導体集積回路
(51)【国際特許分類】
H10D 89/00 20250101AFI20250924BHJP
H05K 10/00 20060101ALN20250924BHJP
【ＦＩ】
H01L27/04 F
H01L27/04 U
H05K10/00
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2024041836
(22)【出願日】2024-03-18
(71)【出願人】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100101498
【弁理士】
【氏名又は名称】越智 隆夫
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100136799
【弁理士】
【氏名又は名称】本田 亜希
(72)【発明者】
【氏名】皆川 拓也
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038DF04
5F038DF05
5F038DF11
5F038DF20
(57)【要約】
【課題】信号の劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路は、複数の回路ブロックと、単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備える。
【選択図】図１
【解決手段】半導体集積回路は、複数の回路ブロックと、単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数の回路ブロックと、
単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、
前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、
前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備えることを特徴とする半導体集積回路。
単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、
前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、
前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備えることを特徴とする半導体集積回路。
【請求項2】
前記複数の分岐経路の各々に設けられ、前記選択された分岐経路以外の他の前記分岐経路を遮断するゲーティング回路を備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項3】
前記複数の分岐経路が分岐する分岐部と前記回路ブロックとの間に前記複数のゲーティング回路が位置することを特徴とする請求項２に記載の半導体集積回路。
【請求項4】
前記ゲーティング回路は、前記他の分岐経路を通るクロック信号を遮断することを特徴とする請求項２に記載の半導体集積回路。
【請求項5】
前記ゲーティング回路は、
前記クロック信号に応じてイネーブル信号をラッチするラッチ回路と、
前記ラッチ回路から出力される信号と前記クロック信号との論理積を出力するＡＮＤ回路と、を有することを特徴とする請求項４に記載の半導体集積回路。
前記クロック信号に応じてイネーブル信号をラッチするラッチ回路と、
前記ラッチ回路から出力される信号と前記クロック信号との論理積を出力するＡＮＤ回路と、を有することを特徴とする請求項４に記載の半導体集積回路。
【請求項6】
１つの前記分岐経路は複数の前記回路ブロックを通過し、
前記制御回路は、前記１つの分岐経路における複数の前記回路ブロックのうち、前記電源電圧の変動が最も大きい前記回路ブロックの前記電源電圧の変動に基づいて前記分岐経路を選択することを特徴とする請求項１に記載の半導体集積回路。
前記制御回路は、前記１つの分岐経路における複数の前記回路ブロックのうち、前記電源電圧の変動が最も大きい前記回路ブロックの前記電源電圧の変動に基づいて前記分岐経路を選択することを特徴とする請求項１に記載の半導体集積回路。
【請求項7】
前記電源電圧の変動は、前記電源電圧の降下量であることを特徴とする請求項１に記載の半導体集積回路。
【請求項8】
前記制御回路は、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が所定の閾値電圧以上である場合、前記選択された分岐経路の選択を継続し、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が前記閾値電圧より小さい場合、前記選択中の分岐経路以外の他の前記分岐経路を選択する処理を実行することを特徴とする請求項７に記載の半導体集積回路。
【請求項9】
前記閾値電圧は変更可能であることを特徴とする請求項８に記載の半導体集積回路。
【請求項10】
前記電源電圧を印加する電源が前記回路ブロックごとに異なることを特徴とする請求項１に記載の半導体集積回路。
【請求項11】
前記検出回路は、第１の入力端子及び第２の入力端子を有するコンパレータと、参照電圧を切り換え可能な切換回路と、を含み、
前記第１の入力端子には、前記参照電圧が印加され、
前記第２の入力端子には、前記電源電圧が印加される請求項１に記載の半導体集積回路。
前記第１の入力端子には、前記参照電圧が印加され、
前記第２の入力端子には、前記電源電圧が印加される請求項１に記載の半導体集積回路。
【請求項12】
前記検出回路及び前記制御回路は、連続して動作することを特徴とする請求項１に記載の半導体集積回路。
【請求項13】
前記検出回路及び前記制御回路は、所定期間ごとに動作することを特徴とする請求項１に記載の半導体集積回路。
【請求項14】
請求項１乃至１３のいずれか１項に記載の半導体集積回路を含む光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
【請求項15】
前記処理装置は、前記光電変換装置から被写体までの距離情報を取得することを特徴とする請求項１４に記載の機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路に関する。
【背景技術】
【0002】
従来、トランジスタ等の半導体素子を基板に集積して形成した半導体集積回路がある。このような半導体集積回路として、例えば、特許文献１には、温度や電圧の変化によって駆動能力が変化することを抑制する半導体装置が記載されている。この半導体装置は、温度又は電圧に応動して所定信号を出力する検出回路と、夫々に異なる特性を有する複数の出力回路と、検出回路の出力信号に応じて出力回路を切換えるための信号を生成する切換回路とを備える。
【0003】
特許文献２には、半導体チップ製造後における不所望な電圧降下に起因する誤動作を回避することができる半導体集積回路が記載されている。この半導体集積回路は、複数の回路ブロックと、複数の回路ブロックに電力を供給する第１及び第２電源配線と、第１電源配線からの電力供給を第２電源配線からの電力供給に変更可能な切り換え手段とを備える。そして、半導体集積回路は、回路ブロックに電圧降下が生じている場合、第１電源配線からの電力供給を第２電源配線からの電力供給に変更する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平７－２４９７３９号公報
【特許文献2】特許第４３６４５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１の半導体装置及び特許文献２の半導体集積回路において、電源の電圧変動によって電源ノイズが発生した際に、この電源ノイズが信号を劣化させるおそれがある。
【0006】
そこで、本発明の目的は、信号の劣化を抑制できる半導体集積回路を提供することにある。
【課題を解決するための手段】
【0007】
本明細書の一開示によれば、複数の回路ブロックと、単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備える半導体集積回路が提供される。
【発明の効果】
【0008】
本発明によれば、信号の劣化を抑制できる半導体集積回路を提供することができる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る半導体集積回路のブロック図である。
【図2】第１実施形態に係る検出回路の回路図である。
【図3】第１実施形態に係る各回路ブロックに印加される電圧値の一例を示す図である。
【図4】第１実施形態に係る半導体集積回路の動作を示すフローチャートである。
【図5】第２実施形態に係る半導体集積回路のブロック図である。
【図6】第２実施形態に係るゲーティング回路の回路図である。
【図7】第２実施形態に係る半導体集積回路の動作を示すフローチャートである。
【図8】第３実施形態に係る機器のブロック図である。
【図9】第４実施形態に係る機器のブロック図である。
【発明を実施するための形態】
【0010】
［第１実施形態］
図１は、本実施形態に係る半導体集積回路のブロック図である。
図１は、本実施形態に係る半導体集積回路のブロック図である。
【0011】
図１において、半導体集積回路１は、基板１０と、複数の回路ブロックＢ１～Ｂ５と、経路Ｌと、信号出力回路２０と、複数の検出回路３０と、制御回路４０と、切換回路５０と、信号入力回路６０と、電源８１～８３とを備える。
【0012】
基板１０は、好適にはシリコンなどの半導体材料から構成されるが、ガラスなどの絶縁材料から構成されてもよい。信号出力回路２０はクロック信号、映像信号などのデジタル信号を出力可能であるが、アナログ信号を出力してもよい。
【0013】
回路ブロックＢ１～Ｂ５は、信号出力回路２０から出力された信号を処理する回路であり、それぞれが様々な半導体素子から構成され得る。回路ブロックＢ１～Ｂ５は回路機能毎に区分され、基板１０上に配置されている。回路ブロックＢ１～Ｂ３はさらに回路ブロック群Ｂ０として纏められて配置されている。回路ブロック群Ｂ０、回路ブロックＢ４、Ｂ５のそれぞれには、独立した電源から電源配線を介して電源電圧が供給される。回路ブロック群Ｂ０の回路ブロックＢ１～Ｂ３には電源８１から電力が供給され、回路ブロックＢ４には電源８２から電力が供給され、回路ブロックＢ５には電源８３から電力が供給される。これにより、回路ブロック群Ｂ０、回路ブロックＢ４、Ｂ５は、互いに電源電圧の変動の影響を受け難い構成となっている。
【0014】
回路ブロックＢ１～Ｂ３は、回路ブロックＢ４、Ｂ５よりも信号出力回路２０側、すなわち分岐経路Ｌ１～Ｌ３の上流側に配置されている。回路ブロックＢ１～Ｂ３は、分岐経路Ｌ１～Ｌ３が延在する延在方向に交差する交差方向に並んで配置されている。回路ブロックＢ４、Ｂ５は、回路ブロックＢ１～Ｂ３よりも信号入力回路６０側、すなわち分岐経路Ｌ１、Ｌ３の下流側に配置されている。
【0015】
分岐経路Ｌ１、Ｌ２、Ｌ３、単一の経路Ｌａ、Ｌｂは、アルミ、銅などの導電材料により構成されている。単一の経路Ｌａは信号出力回路２０の出力ノードに接続され、この経路Ｌａは分岐部Ｇにおいて３つの分岐経路Ｌ１～Ｌ３に分岐している。分岐経路Ｌ１は、回路ブロックＢ１、Ｂ４を介して切換回路５０まで延在している。分岐経路Ｌ２は、回路ブロックＢ２を介して切換回路５０まで延在し、分岐経路Ｌ３は、回路ブロックＢ３、Ｂ５を介して切換回路５０まで延在している。
【0016】
単一の経路Ｌｂは、一端が切換回路５０に接続され、他端が信号入力回路６０に接続されている。経路Ｌｂは、切換回路５０から出力された信号を信号入力回路６０に伝送する。
【0017】
検出回路３０は、回路ブロックＢ１～Ｂ５のそれぞれの電源電圧の変動、例えば電圧降下を検出可能である。検出回路３０は後述するように閾値電圧（参照電圧）との比較を行うコンパレータなどを含み得る。
【0018】
制御回路４０は、検出回路３０からの検出信号に基づいて、複数の分岐経路Ｌ１～Ｌ３のうち、電源電圧の変動（電源電圧の降下量）が最も小さい回路ブロックを通過する分岐経路を選択し、選択結果を表す選択信号を切換回路５０に出力する。制御回路４０は、切換信号Ｓｇを後述の抵抗切換回路Ｒ１に出力しており、制御回路４０は、検出信号が反転した際の閾値電圧を電源電圧として検出することが可能である。
【0019】
切換回路５０は、制御回路４０からの選択信号に基づいて分岐経路Ｌ１～Ｌ３のいずれかを経路Ｌｂを介して信号入力回路６０に電気的に接続する。また、切換回路５０は、選択されない分岐経路を信号入力回路６０から電気的に接続しない。信号出力回路２０から出力された信号が、選択された分岐経路を介して信号入力回路６０に出力される。
【0020】
信号入力回路６０は、信号出力回路２０から出力された信号を入力する回路である。信号入力回路６０は、切換回路５０により選択された分岐経路を介して信号出力回路２０に電気的に接続される。
【0021】
図２は検出回路３０の一例を示す。検出回路３０は、コンパレータ３１、抵抗切換回路Ｒ１、抵抗器Ｒ２を含む。コンパレータ３１は差動増幅回路などから構成され、コンパレータ３１の非反転入力端子は電源配線Ｗ２に接続されている。電源配線Ｗ２は上述の回路ブロックＢのそれぞれに含まれる電源配線を示しており、電源配線Ｗ２の電源電圧は回路ブロックＢの動作により変動し得る。コンパレータ３１の反転入力端子は抵抗切換回路Ｒ１を介して電源配線Ｗ１に接続されている。電源配線Ｗ１には参照用の電源電圧が印加され、例えば電源配線Ｗ１の電源電圧は電源配線Ｗ２の電源電圧と同じであってもよい。この場合、電源配線Ｗ１、Ｗ２には共通の電源から電源電圧が供給され得る。但し、電源配線Ｗ１の電源電圧が電源配線Ｗ２の電源電圧の変動によって影響を受けないように、電源配線Ｗ１、Ｗ２は互いに分離して配置されることが望ましい。
【0022】
抵抗切換回路Ｒ１は、複数の抵抗素子と、複数の抵抗素子を切り換えるマルチプレクサとを備える。マルチプレクサは、制御回路４０から出力される切換信号Ｓｇに応じて、抵抗素子を切り換えることにより、抵抗切換回路Ｒ１の抵抗値を変更可能である。抵抗切換回路Ｒ１、抵抗器Ｒ２により分圧された電圧が閾値電圧としてコンパレータ３１の反転入力端子に印加される。抵抗切換回路Ｒ１において変更可能な抵抗値のステップ数が多いほど、閾値電圧は高精度に検出され得る。
【0023】
コンパレータ３１は、閾値電圧と電源電圧とを比較し、ハイレベルまたはローレベルの信号を制御回路４０に出力する。電源電圧が閾値電圧以上である場合（電源電圧≧閾値電圧）、コンパレータ３１はハイレベルの信号を出力する。一方、電源電圧が閾値電圧よりも小さい場合（電源電圧＜閾値電圧）、コンパレータ３１はローレベルの信号を出力する。閾値電圧の初期値は例えば０．８Ｖに設定される。選択済みの分岐経路の電源電圧が閾値電圧０．８Ｖよりも小さくなった場合に、制御回路４０は選択動作を開始し得る。制御回路４０は、検出回路３０は閾値電圧を最小値から最大値まで変化させ、出力信号が反転した際における閾値電圧を電源電圧として検出することができる。
【0024】
次に、半導体集積回路１の動作について説明する。図３は、本実施形態に係る半導体集積回路１の各回路ブロックＢ１～Ｂ５において検出された電源電圧を分岐経路Ｌ１～Ｌ３のそれぞれについて示している。例えば、図３は、分岐経路Ｌ１における回路ブロックＢ１、Ｂ４、分岐経路Ｌ２における回路ブロックＢ２、分岐経路Ｌ３における回路ブロックＢ３、Ｂ５のそれぞれの電源電圧を示している。また、図３の上段に示された閾値電圧は検出回路３０の閾値電圧の初期値（０．８Ｖ）を示している。後述するように、閾値電圧の初期値は、電源電圧の検出に先立って、電源電圧降下の有無を判断するために用いられ得る。
【0025】
【0026】
半導体集積回路１の動作開始時において、制御回路４０は分岐経路Ｌ１を選択していると仮定する。まず、ステップＳ１において、検出回路３０は、選択中の分岐経路Ｌ１における回路ブロックＢ１、Ｂ４のいずれかの電源電圧と閾値電圧の初期値（０．８Ｖ）とを比較する。選択中の分岐経路Ｌ１におけるすべての回路ブロックＢ１、Ｂ４の電源電圧が閾値電圧の初期値以上である場合（ステップＳ２でＮＯ）、制御回路４０は分岐経路Ｌ１を継続して選択する（ステップＳ１～Ｓ２）。一方、選択中の分岐経路Ｌ１における回路ブロックＢ１、Ｂ４のいずれかの電源電圧が閾値電圧の初期値よりも低くなった場合（ステップＳ２でＹＥＳ）、半導体集積回路１はステップＳ３以降の選択処理を実行する。例えば、図３において、回路ブロックＢ１の電源電圧（０．９Ｖ）は閾値電圧の初期値（０．８Ｖ）以上であるが、回路ブロックＢ４の電源電圧（０．７Ｖ）は閾値電圧の初期値（０．８Ｖ）よりも低い。このように、１つの分岐経路Ｌ１における複数の回路ブロックＢ１、Ｂ４のいずれかにおいて電源電圧が閾値より低くなった場合には、制御回路４０は分岐経路Ｌ１において電源電圧の変動が生じたと判断し、選択動作を開始する。
【0027】
ステップＳ３において、制御回路４０は、他の分岐経路Ｌ２、Ｌ３のそれぞれにおいて電源電圧と閾値電圧の初期値と比較する。すなわち、制御回路４０は分岐経路Ｌ２の回路ブロックＢ２、及び分岐経路Ｌ３の回路ブロックＢ３、Ｂ５のそれぞれの電源電圧と閾値電圧の初期値とを比較する。すべての分岐経路Ｌ１～Ｌ３において、電源電圧が閾値電圧の初期値よりも低い場合（ステップＳ４でＹＥＳ）、制御回路４０は、選択中の分岐経路Ｌ１を含むすべての分岐経路において、電源電圧の変動が最も小さい分岐経路を選択する（ステップＳ５）。ここで、電源電圧は、検出回路３０が閾値電圧を最小値から最大値まで変化させることにより、検出され得る。すなわち、制御回路４０は、コンパレータ３１の出力信号が反転した際の閾値電圧を電源電圧として検出することができる。
【0028】
一方、電源電圧が閾値電圧の初期値以上である分岐経路が存在する場合（ステップＳ４でＮＯ）、制御回路４０は次の処理を行う。すなわち、制御回路４０は、選択中の分岐経路Ｌ１と電源電圧が閾値電圧の初期値よりも低い分岐経路とを除いた他の分岐経路の中から、電源電圧の変動が最も小さい分岐経路を選択する（ステップＳ６）。例えば、図３に示すように、分岐経路Ｌ３において、回路ブロックＢ３の電源電圧（０．９Ｖ）は閾値電圧の初期値（０．８Ｖ）以上であるが、回路ブロックＢ５の電源電圧（０．６５Ｖ）閾値電圧（０．８Ｖ）よりも低い。このため、分岐経路Ｌ３と選択中のＬ１を除いて、電源電圧の変動が最小の分岐経路を選択する。ここでは、分岐経路Ｌ１、Ｌ３を除いた分岐経路は分岐経路Ｌ２のみであるため、分岐経路Ｌ２が選択される。
【0029】
次に、制御回路４０は、選択した分岐経路を示す経路情報を切換回路５０に出力する（ステップＳ７。ここでは、制御回路４０は、選択した分岐経路Ｌ２を示す経路情報を切換回路５０に出力する。
【0030】
次に、切換回路５０は、経路情報に基づいて分岐経路を選択する（ステップＳ８）。ここでは、切換回路５０は、分岐経路を選択中の分岐経路Ｌ１から分岐経路Ｌ２に切り換え、信号は分岐経路Ｌ２を介して信号入力回路６０に出力される。この後、半導体集積回路１はステップＳ１の処理に戻り、ステップＳ１～Ｓ８の処理を繰り返し実行する。なお、ステップＳ１～Ｓ８のループは連続して実行されてもよく、所定期間ごとに実行されてもよい。
【0031】
以上のように、本実施形態に係る半導体集積回路によれば、回路ブロックにおける電源電圧の変動が生じた場合、電源電圧の変動が最小となる分岐経路を選択することにより、電源電圧の変動に起因する信号劣化を抑制できる。
【0032】
さらに、本実施形態によれば、制御回路４０は、１つの分岐経路が通過する複数の回路ブロックのうち、最も大きい電源電圧変動に基づいて分岐経路を選択している。例えば、１つの分岐経路上の複数の回路ブロックのうちの１つの回路ブロックのみにおいて電源電圧変動が生じた場合、信号経路を介して他の回路ブロックにおいてノイズが混入する可能性がある。このため、分岐経路において最も大きい電源電圧変動に着目することにより、ノイズ発生を効果的に抑制した選択することが可能となる。
【0033】
また、半導体集積回路１によれば、制御回路４０は、選択中の分岐経路の回路ブロックの電源電圧が予め定められた閾値電圧以上である場合、選択中の分岐経路の選択を継続する。例えば、他の分岐経路の電源電圧変動が選択中の分岐経路の電源電圧変動よりも小さいとしても、選択を変更する処理を実施しないので、電源電圧の検出に要する電力および時間を削減することが可能となる。
【0034】
［第２実施形態］
次に、第２実施形態に係る半導体集積回路１Ａについて説明する。図５は、本実施形態に係る半導体集積回路１Ａの構成例を示すブロック図である。本実施形態に係る半導体集積回路１Ａは、選択されない信号経路を遮断するゲーティング回路を備える点において第１実施形態に係る半導体集積回路１とは相違する。なお、本実施形態では、第１実施形態に係る半導体集積回路１と同じ構成要素には同一の符号を付し、その詳細な説明は適宜省略する。
次に、第２実施形態に係る半導体集積回路１Ａについて説明する。図５は、本実施形態に係る半導体集積回路１Ａの構成例を示すブロック図である。本実施形態に係る半導体集積回路１Ａは、選択されない信号経路を遮断するゲーティング回路を備える点において第１実施形態に係る半導体集積回路１とは相違する。なお、本実施形態では、第１実施形態に係る半導体集積回路１と同じ構成要素には同一の符号を付し、その詳細な説明は適宜省略する。
【0035】
ゲーティング回路７０は分岐経路Ｌ１～Ｌ３の上流側、すなわち分岐部Ｇと回路ブロックＢ１～Ｂ３の入力部との間にそれぞれ位置している。ゲーティング回路７０は選択された分岐経路以外の他の分岐経路を遮断するものである。ゲーティング回路７０は、選択されない信号経路における回路ブロックＢ１～Ｂ３へ信号入力を遮断し、消費電力を効果的に削減することができる。
【0036】
図６はゲーティング回路７０の一例を示す図である。ここでは、ゲーティング回路７０はクロック信号などのデジタル信号をゲーティングする回路を示している。ゲーティング回路７０は、ラッチ回路７１、ＡＮＤ回路７２を有する。ラッチ回路７１はＤタイプラッチ回路であり、入力端子ＣＫ、入力端子Ｄ、出力端子Ｑを備える。入力端子ＣＫには信号出力回路２０からのクロック信号ＣＬＫが入力され、入力端子Ｄには制御回路４０からイネーブル信号Ｄ１が入力される。出力端子Ｑは、ＡＮＤ回路７２の一方の入力端子に接続され、ＡＮＤ回路７２の他方の入力端子にはクロック信号ＣＬＫが入力される。ＡＮＤ回路７２の出力端子は分岐経路Ｌ１～Ｌ３のいずれかに接続される。
【0037】
ラッチ回路７１は、クロック信号ＣＬＫがハイレベルの場合、入力したイネーブル信号Ｄ１をＡＮＤ回路７２に出力し、クロック信号ＣＬＫがローレベルの場合、直前のイネーブル信号Ｄ１の出力を維持する。ＡＮＤ回路７２は、ラッチ回路７１から出力される信号とクロック信号ＣＬＫとの論理積を出力する。例えば、ＡＮＤ回路７２は、イネーブル信号Ｄ１がハイレベルの場合にはクロック信号ＣＬＫを回路ブロックＢ１～Ｂ３に出力し、イネーブル信号Ｄ１がローレベルの場合にはクロック信号ＣＬＫを回路ブロックＢ１～Ｂ３出力しない。ラッチ回路７１は制御回路４０からのイネーブル信号Ｄ１に応じて、分岐経路Ｌ１～Ｌ３を選択的に導通または遮断することが可能である。
【0038】
図７は、本実施形態に係る半導体集積回路１Ａの動作例を示すフローチャートである。以下、第１実施形態と異なる動作を中心に説明する。
【0039】
半導体集積回路１Ａの動作開始時において、制御回路４０は分岐経路Ｌ１を選択していると仮定する。このとき、制御回路４０は、分岐経路Ｌ１のゲーティング回路７０のみにハイレベルのイネーブル信号Ｄ１を出力し、分岐経路Ｌ１のゲーティング回路７０は導通状態となる。制御回路４０は他の分岐経路Ｌ２、Ｌ３のゲーティング回路７０にはローレベルのイネーブル信号Ｄ１を出力し、分岐経路Ｌ２、Ｌ３のゲーティング回路７０は遮断状態となる。
【0040】
ステップＳ１～Ｓ８までの処理は第１実施形態におけるステップＳ１～Ｓ８と同様である。ステップＳ１～Ｓ８において、分岐経路Ｌ１～Ｌ３のなかで電源電圧の変動量が最小となる分岐経路Ｌ２が選択されたとする。ステップＳ８の後のステップＳ９において、制御回路４０は、分岐経路Ｌ２のゲーティング回路７０を導通状態とし、他の分岐経路Ｌ１、Ｌ３のゲーティング回路７０を遮断状態とする。これにより、選択されていない分岐経路Ｌ１、Ｌ３における回路ブロックＢ１、Ｂ３、Ｂ４、Ｂ５は非動作状態となり、消費電力を低減することが可能となる。
【0041】
【0042】
上記第１乃至第２実施形態で述べた半導体集積回路１、１Ａを含む光電変換装置は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどに対応した光学装置と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図８には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【0043】
図８に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第２実施形態のいずれかで説明した半導体集積回路１、１Ａを含む光電変換装置であって、レンズ２０２により結像された光学像を画像データに変換する。
【0044】
撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。
【0045】
撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【0046】
更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０、機械装置を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
【0047】
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。機械装置は、光電変換装置の信号を受けて動作する可動部（たとえばロボットアーム）である。
【0048】
このように、本実施形態によれば、第１乃至第２実施形態による半導体集積回路１、１Ａを含む光電変換装置を適用した撮像システムを実現することができる。
【0049】
【0050】
図９（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第２実施形態のいずれかに記載の半導体集積回路１、１Ａを含む光電変換装置である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【0051】
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【0052】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図９（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【0053】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【0054】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【0055】
複数の分岐経路Ｌ１～Ｌ３は、信号出力回路２０から３つに分岐する例について説明したが、これに限定されず、２つ又は４つ以上に分岐されてもよい。
【0056】
各回路ブロックＢは、別の電源から電力が供給される例について説明したが、これに限定されず、例えば、共通の電源から電力が供給されてもよい。
【0057】
ゲーティング回路７０は、ラッチ回路７１と、ＡＮＤ回路７２とを有する例について説明したが、これに限定されず、クロック信号ＣＬＫの出力を導通又は遮断できれば回路構成は限定されない。
【0058】
制御回路４０は、電圧降下に基づいて分岐経路を判定する例について説明したが、これに限定されず、電圧上昇も含めた電圧変動に基づいて分岐経路を判定してもよい。
【0059】
上記実施形態の開示は、以下の構成を含む。
（構成１）
複数の回路ブロックと、
単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、
前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、
前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備えることを特徴とする半導体集積回路。
（構成２）
前記複数の分岐経路の各々に設けられ、前記選択された分岐経路以外の他の前記分岐経路を遮断するゲーティング回路を備えることを特徴とする構成１に記載の半導体集積回路。
（構成３）
前記複数の分岐経路が分岐する分岐部と前記回路ブロックとの間に前記複数のゲーティング回路が位置することを特徴とする構成２に記載の半導体集積回路。
（構成４）
前記ゲーティング回路は、前記他の分岐経路を通るクロック信号を遮断することを特徴とする構成２又は３に記載の半導体集積回路。
（構成５）
前記ゲーティング回路は、
前記クロック信号に応じてイネーブル信号をラッチするラッチ回路と、
前記ラッチ回路から出力される信号と前記クロック信号との論理積を出力するＡＮＤ回路と、を有することを特徴とする構成２乃至４のいずれかに記載の半導体集積回路。
（構成６）
１つの前記分岐経路は複数の前記回路ブロックを通過し、
前記制御回路は、前記１つの分岐経路における複数の前記回路ブロックのうち、前記電源電圧の変動が最も大きい前記回路ブロックの前記電源電圧の変動に基づいて前記分岐経路を選択することを特徴とする構成１乃至５のいずれかに記載の半導体集積回路。
（構成７）
前記電源電圧の変動は、前記電源電圧の降下量であることを特徴とする構成１乃至６のいずれかに記載の半導体集積回路。
（構成８）
前記制御回路は、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が所定の閾値電圧以上である場合、前記選択された分岐経路の選択を継続し、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が前記閾値電圧より小さい場合、前記選択中の分岐経路以外の他の前記分岐経路を選択する処理を実行することを特徴とする構成１乃至７のいずれかに記載の半導体集積回路。
（構成９）
前記閾値電圧は変更可能であることを特徴とする構成８に記載の半導体集積回路。
（構成１０）
前記電源電圧を印加する電源が前記回路ブロックごとに異なることを特徴とする構成１乃至９のいずれかに記載の半導体集積回路。
（構成１１）
前記検出回路は、第１の入力端子及び第２の入力端子を有するコンパレータと、参照電圧を切り換え可能な切換回路と、を含み、
前記第１の入力端子には、前記参照電圧が印加され、
前記第２の入力端子には、前記電源電圧が印加される構成１乃至１０のいずれかに記載の半導体集積回路。
（構成１２）
前記検出回路及び前記制御回路は、連続して動作することを特徴とする構成１乃至１１のいずれかに記載の半導体集積回路。
（構成１３）
前記検出回路及び前記制御回路は、所定期間ごとに動作することを特徴とする構成１乃至１１のいずれかに記載の半導体集積回路。
（構成１４）
構成１乃至１３のいずれか１項に記載の半導体集積回路を含む光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
（構成１５）
前記処理装置は、前記光電変換装置から被写体までの距離情報を取得することを特徴とする構成１４に記載の機器。
（構成１）
複数の回路ブロックと、
単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、
前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、
前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備えることを特徴とする半導体集積回路。
（構成２）
前記複数の分岐経路の各々に設けられ、前記選択された分岐経路以外の他の前記分岐経路を遮断するゲーティング回路を備えることを特徴とする構成１に記載の半導体集積回路。
（構成３）
前記複数の分岐経路が分岐する分岐部と前記回路ブロックとの間に前記複数のゲーティング回路が位置することを特徴とする構成２に記載の半導体集積回路。
（構成４）
前記ゲーティング回路は、前記他の分岐経路を通るクロック信号を遮断することを特徴とする構成２又は３に記載の半導体集積回路。
（構成５）
前記ゲーティング回路は、
前記クロック信号に応じてイネーブル信号をラッチするラッチ回路と、
前記ラッチ回路から出力される信号と前記クロック信号との論理積を出力するＡＮＤ回路と、を有することを特徴とする構成２乃至４のいずれかに記載の半導体集積回路。
（構成６）
１つの前記分岐経路は複数の前記回路ブロックを通過し、
前記制御回路は、前記１つの分岐経路における複数の前記回路ブロックのうち、前記電源電圧の変動が最も大きい前記回路ブロックの前記電源電圧の変動に基づいて前記分岐経路を選択することを特徴とする構成１乃至５のいずれかに記載の半導体集積回路。
（構成７）
前記電源電圧の変動は、前記電源電圧の降下量であることを特徴とする構成１乃至６のいずれかに記載の半導体集積回路。
（構成８）
前記制御回路は、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が所定の閾値電圧以上である場合、前記選択された分岐経路の選択を継続し、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が前記閾値電圧より小さい場合、前記選択中の分岐経路以外の他の前記分岐経路を選択する処理を実行することを特徴とする構成１乃至７のいずれかに記載の半導体集積回路。
（構成９）
前記閾値電圧は変更可能であることを特徴とする構成８に記載の半導体集積回路。
（構成１０）
前記電源電圧を印加する電源が前記回路ブロックごとに異なることを特徴とする構成１乃至９のいずれかに記載の半導体集積回路。
（構成１１）
前記検出回路は、第１の入力端子及び第２の入力端子を有するコンパレータと、参照電圧を切り換え可能な切換回路と、を含み、
前記第１の入力端子には、前記参照電圧が印加され、
前記第２の入力端子には、前記電源電圧が印加される構成１乃至１０のいずれかに記載の半導体集積回路。
（構成１２）
前記検出回路及び前記制御回路は、連続して動作することを特徴とする構成１乃至１１のいずれかに記載の半導体集積回路。
（構成１３）
前記検出回路及び前記制御回路は、所定期間ごとに動作することを特徴とする構成１乃至１１のいずれかに記載の半導体集積回路。
（構成１４）
構成１乃至１３のいずれか１項に記載の半導体集積回路を含む光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
（構成１５）
前記処理装置は、前記光電変換装置から被写体までの距離情報を取得することを特徴とする構成１４に記載の機器。
【符号の説明】
【0060】
１、１Ａ…半導体集積回路
２０…信号出力回路
３０…検出回路
４０…制御回路
５０…切換回路
６０…信号入力回路
７０…ゲーティング回路
８１、８２、８３…電源
３１…コンパレータ
Ｂ１～Ｂ５…回路ブロック
Ｇ…分岐部
Ｌａ…単一の経路
Ｌ１～Ｌ３…分岐経路
Ｒ１…切換回路
Ｒ２…抵抗器
２０…信号出力回路
３０…検出回路
４０…制御回路
５０…切換回路
６０…信号入力回路
７０…ゲーティング回路
８１、８２、８３…電源
３１…コンパレータ
Ｂ１～Ｂ５…回路ブロック
Ｇ…分岐部
Ｌａ…単一の経路
Ｌ１～Ｌ３…分岐経路
Ｒ１…切換回路
Ｒ２…抵抗器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
