知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025142648
(43)【公開日】2025-10-01
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G06F 1/3234 20190101AFI20250924BHJP
H10D 89/00 20250101ALI20250924BHJP
G06F 1/3287 20190101ALI20250924BHJP
G06F 1/3237 20190101ALI20250924BHJP
G06F 15/78 20060101ALI20250924BHJP
【ＦＩ】
G06F1/3234
H01L27/04 U
G06F1/3287
G06F1/3237
G06F15/78 517
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024042122
(22)【出願日】2024-03-18
(71)【出願人】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100101498
【弁理士】
【氏名又は名称】越智 隆夫
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100136799
【弁理士】
【氏名又は名称】本田 亜希
(72)【発明者】
【氏名】青山 詠樹
【テーマコード（参考）】
5B011
5B062
5F038
【Ｆターム（参考）】
5B011DA01
5B011DB21
5B011EA10
5B011LL13
5B011MB06
5B062AA05
5B062CC01
5B062HH04
5B062HH07
5F038DF06
5F038DF20
(57)【要約】
【課題】電源遮断状態からの復帰をより適切に行い得る半導体装置を提供すること。
【解決手段】複数の処理回路と、前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、を有し、前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定する。
【選択図】図１
【解決手段】複数の処理回路と、前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、を有し、前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定する。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数の処理回路と、
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定する
ことを特徴とする半導体装置。
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定する
ことを特徴とする半導体装置。
【請求項2】
前記回路情報は、前記回路情報に対応する処理回路が既に前記第１停止方法による前記停止状態であるか否かを示す情報を含む
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記回路情報は、前記回路情報に対応する処理回路を含む回路の配置を示す情報を含む
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項4】
前記回路情報は、前記回路情報に対応する処理回路と前記複数の処理回路が形成される基板上の電源供給端子との位置関係を示す情報を更に含む
ことを特徴とする請求項３に記載の半導体装置。
ことを特徴とする請求項３に記載の半導体装置。
【請求項5】
前記停止方法決定部は、前記電源供給端子との距離が最も近い処理回路の動作が前記第１停止方法によって停止するように前記停止方法を決定する
ことを特徴とする請求項４に記載の半導体装置。
ことを特徴とする請求項４に記載の半導体装置。
【請求項6】
前記停止回路決定部は、前記複数の処理回路のうちの前記第１停止方法により停止状態になっている複数の処理回路が、前記複数の処理回路が配された基板に対する平面視において互いに隣接しないように前記停止方法を決定する
ことを特徴とする請求項３に記載の半導体装置。
ことを特徴とする請求項３に記載の半導体装置。
【請求項7】
前記複数の処理回路の各々の前記回路情報を記憶する記憶部を更に有し、
前記停止方法決定部は、前記記憶部から前記回路情報を取得する
ことを特徴とする請求項１に記載の半導体装置。
前記停止方法決定部は、前記記憶部から前記回路情報を取得する
ことを特徴とする請求項１に記載の半導体装置。
【請求項8】
前記停止方法決定部は、前記半導体装置の外部の装置から前記回路情報を取得する
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項9】
前記第２停止方法により停止状態になっている処理回路の復帰時間は、前記第１停止方法により停止状態になっている処理回路の復帰時間よりも短い
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項10】
前記第２停止方法により停止状態になっている処理回路の消費電力は、前記第１停止方法により停止状態になっている処理回路の消費電力よりも大きい
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項11】
前記第２停止方法は、クロックゲーティングを含む
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項12】
前記複数の処理回路は、複数の光電変換素子の出力に基づく画素信号を処理する
ことを特徴とする請求項１に記載の半導体装置。
ことを特徴とする請求項１に記載の半導体装置。
【請求項13】
前記複数の処理回路は同一の機能を有する
ことを特徴とする請求項１２に記載の半導体装置。
ことを特徴とする請求項１２に記載の半導体装置。
【請求項14】
前記複数の光電変換素子が配されている領域は、複数の領域に区分されており、
前記複数の領域の各々で生成される画素信号が前記複数の処理回路のうちの対応する１つにより処理される
ことを特徴とする請求項１２に記載の半導体装置。
前記複数の領域の各々で生成される画素信号が前記複数の処理回路のうちの対応する１つにより処理される
ことを特徴とする請求項１２に記載の半導体装置。
【請求項15】
前記停止回路決定部は、前記複数の処理回路のうち、前記画素信号に基づいて決定された領域に対応する処理回路以外の処理回路を前記第１処理回路として決定する
ことを特徴とする請求項１４に記載の半導体装置。
ことを特徴とする請求項１４に記載の半導体装置。
【請求項16】
前記停止回路決定部は、前記複数の処理回路のうち、前記画素信号に基づいて被写体が検出された領域に対応する処理回路以外の処理回路を前記第１処理回路として決定する
ことを特徴とする請求項１４に記載の半導体装置。
ことを特徴とする請求項１４に記載の半導体装置。
【請求項17】
前記複数の処理回路は、直列に前記画素信号の処理を行い、
前記複数の処理回路は、一部の処理回路の動作をスキップし得るよう構成されており、
前記停止回路決定部は、前記複数の処理回路のうち、動作がスキップされる処理回路を前記第１処理回路として決定する
ことを特徴とする請求項１２に記載の半導体装置。
前記複数の処理回路は、一部の処理回路の動作をスキップし得るよう構成されており、
前記停止回路決定部は、前記複数の処理回路のうち、動作がスキップされる処理回路を前記第１処理回路として決定する
ことを特徴とする請求項１２に記載の半導体装置。
【請求項18】
複数の処理回路と、
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の個数が閾値以下になるように前記停止方法を決定する
ことを特徴とする半導体装置。
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の個数が閾値以下になるように前記停止方法を決定する
ことを特徴とする半導体装置。
【請求項19】
請求項１乃至１８のいずれか１項に記載の半導体装置を含む光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
【請求項20】
前記処理装置は、前記光電変換装置から被写体までの距離情報を取得することを特徴とする請求項１９に記載の機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
特許文献１には、低消費電力制御が可能な半導体集積回路が開示されている。特許文献１の半導体集積回路は、プロセッサコア等の回路へのクロック信号の供給の有無を制御するクロックゲーティング回路と、当該回路への電源電圧の供給の有無を制御するパワースイッチとを有している。特許文献１には、動作停止頻度の高い回路に対しては、電源遮断ではなくクロックゲーティングを適用することで、低消費電力化と処理性能向上を両立する技術が提案されている。
【0003】
特許文献２には、独立に電源供給の制御が可能な複数の信号処理モジュールを有する測距センサが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１６－１１９００３号公報
【特許文献2】特開２０２１－１３９８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１及び特許文献２のような電源遮断が行われる複数の処理回路を有する半導体装置において、電源遮断状態からの復帰をより適切に行うことが求められ得る。
【0006】
そこで、本発明は、電源遮断状態からの復帰をより適切に行い得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本明細書の一開示によれば、複数の処理回路と、前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、を有し、前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定することを特徴とする半導体装置が提供される。
【0008】
本明細書の一開示によれば、複数の処理回路と、前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、を有し、前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の個数が閾値以下になるように前記停止方法を決定することを特徴とする半導体装置が提供される。
【発明の効果】
【0009】
本発明によれば、電源遮断状態からの復帰をより適切に行い得る半導体装置が提供される。
【図面の簡単な説明】
【0010】
【図1】第１実施形態に係る半導体装置の機能ブロック図である。
【図2】第１実施形態に係る半導体装置における半導体基板上の物理配置を示す平面模式図である。
【図3】第１実施形態に係る半導体装置における処理回路の状態の時間変化を示す表である。
【図4】第１実施形態に係る半導体装置における処理回路の状態の時間変化を示す平面模式図である。
【図5】比較例に係る半導体装置における処理回路の状態の時間変化を示す平面模式図である。
【図6】第１実施形態に係る半導体装置における半導体基板上の物理配置を示す平面模式図である。
【図7】第１実施形態の変形例に係る半導体装置の機能ブロック図である。
【図8】第１実施形態の変形例に係る半導体装置の機能ブロック図である。
【図9】第２実施形態に係る半導体装置のブロック図である。
【図10】第２実施形態に係る半導体装置における処理回路の状態の時間変化を示す模式図である。
【図11】第３実施形態に係る半導体装置のブロック図である。
【図12】第３実施形態に係る半導体装置における処理回路の状態の時間変化を示す模式図である。
【図13】第４実施形態に係る機器のブロック図である。
【図14】第５実施形態に係る機器のブロック図である。
【発明を実施するための形態】
【0011】
以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。
【0012】
［第１実施形態］
本実施形態に係る半導体装置１００の構成について説明する。図１は本実施形態に係る半導体装置１００の機能ブロック図である。半導体装置１００は、例えば、半導体基板に形成される半導体集積回路である。半導体装置１００は、制御部２００と、信号処理部３００とを有する。
本実施形態に係る半導体装置１００の構成について説明する。図１は本実施形態に係る半導体装置１００の機能ブロック図である。半導体装置１００は、例えば、半導体基板に形成される半導体集積回路である。半導体装置１００は、制御部２００と、信号処理部３００とを有する。
【0013】
信号処理部３００は、入力された信号を処理して出力する信号処理回路である。信号処理部３００は、複数の処理回路Ｐを有する。複数の処理回路Ｐの各々は、信号処理部３００に入力された信号を処理する。複数の処理回路Ｐの各々の回路構成は、同一であってもよく、異なっていてもよい。信号処理部３００が処理する信号の種類は特に限定されるものではないが、例えば、信号処理部３００は、光電変換素子から出力された画素信号を処理する画像処理回路であり得る。図１では、９個の処理回路Ｐが図示されているが、複数の処理回路Ｐの個数及び配列は図１に示されているものに限られない。
【0014】
制御部２００は、モード制御部２０１、停止回路決定部２０２及び停止方法決定部２０３を有している。制御部２００は、半導体装置１００の動作を制御する制御回路である。すなわち、制御部２００は信号処理部３００における信号処理の動作を制御する機能を有する。
【0015】
モード制御部２０１は、半導体装置１００の動作モードを示す動作モード情報を停止回路決定部２０２に出力する。この動作モードは半導体装置１００における電力制御に関する設定を含み得る。
【0016】
停止回路決定部２０２は、モード制御部２０１から出力された動作モード情報に基づいて複数の処理回路Ｐのうちから、動作を停止させる処理回路Ｐ（第１処理回路）を決定する。そして、停止回路決定部２０２は、動作を停止させる処理回路Ｐを示す情報を停止方法決定部２０３に出力する。
【0017】
停止方法決定部２０３は、停止回路決定部２０２から入力された情報に示されている処理回路Ｐについて、動作の停止方法を決定する。そして、停止方法決定部２０３は、停止対象の処理回路Ｐに対して、決定された停止方法により動作を停止させるための制御信号を出力する。また、停止方法決定部２０３は、動作を停止している処理回路Ｐを復帰させる制御信号を出力する。
【0018】
停止方法決定部２０３が決定する停止方法の候補は、電源遮断（ＰＳＯ：Ｐｏｗｅｒ Ｓｈｕｔ Ｏｆｆ）を含む第１停止方法と、電源遮断を含まない第２停止方法とを少なくとも含む。本実施形態では第２停止方法は、クロックゲーティング（ＣＧ：Ｃｌｏｃｋ Ｇａｔｉｎｇ）であるものとする。停止方法決定部２０３は、ある処理回路Ｐの停止方法を決定する際に、対象の処理回路Ｐ（第１処理回路）の回路情報だけでなく、他の処理回路Ｐ（第２処理回路）の回路情報も参照して、停止方法を決定する。回路情報とは、処理回路Ｐを含む回路の配置を示す情報、処理回路Ｐが電源遮断による停止状態であるか否かを示す情報等の処理回路Ｐに関する情報であり得る。すなわち、回路情報は、回路の配置等の経時的に変化しない情報であってもよく、処理回路Ｐの停止状態のように経時的に変化する情報であってもよい。
【0019】
なお、電源遮断は、対象の処理回路Ｐに供給される電源を遮断することにより消費電力を削減する手法である。一方、クロックゲーティングは、対象の処理回路Ｐに入力されるクロック信号をゲーティングして電位の変化を停止することにより消費電力を削減する手法である。クロックゲーティングでは処理回路Ｐへの電源供給そのものは継続されるため、クロックゲーティングが行われている処理回路Ｐの消費電力は、電源遮断が行われている処理回路Ｐの消費電力よりも大きい。したがって、電源遮断の消費電力低減効果は、クロックゲーティングの消費電力低減効果よりも高い。一方、クロックゲーティングが行われた処理回路Ｐの復帰時間は、電源遮断が行われた処理回路Ｐの復帰時間よりも短い。
【0020】
処理回路Ｐが電源遮断状態から復帰する際において、処理回路Ｐにおける電源電圧が所定の時間内に所定の電圧値に到達しないことにより回路の誤動作が発生する場合がある。また、処理回路Ｐが電源遮断状態から復帰する際において、処理回路Ｐに電圧が供給されることにより発生する突入電流がノイズ源となり、回路の誤動作が発生する場合もある。このように、電源遮断による処理回路Ｐの停止方法においては、電源遮断状態からの復帰時に回路の誤動作が生じる場合がある。本実施形態では、この回路の誤動作の発生を低減し得る処理回路Ｐの停止手法について述べる。
【0021】
図２は、本実施形態に係る半導体装置１００における半導体基板上の物理配置を示す平面模式図である。図２は、半導体基板に対する平面視における各要素の物理配置を模式的に示している。半導体装置１００には、上述の制御部２００及び信号処理部３００に加え、入出力Ｉ／Ｆ（インターフェース）１０１、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ ｍｅｍｏｒｙ）１０２及びＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０３が配されている。入出力Ｉ／Ｆ１０１は、半導体装置１００に信号を入出力する回路である。ＲＡＭ１０２は、処理対象の情報を一時保存する揮発性メモリである。ＲＯＭ１０３は、処理に必要な情報をあらかじめ保持している不揮発性メモリである。
【0022】
信号処理部３００は、複数の処理回路ＰＡ１、ＰＡ２、ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４を有する。２つの処理回路ＰＡ１、ＰＡ２は同種の処理回路である。また、４つの処理回路ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４も同種の処理回路である。一方、処理回路ＰＡ１、ＰＡ２と処理回路ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４とは異なる種類の処理回路である。処理回路ＰＡ１、ＰＡ２と処理回路ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４とは、電源配線の容量が異なる。
【0023】
電源遮断状態からの復帰に要する時間は、各処理回路において、電源配線側から見た負荷インピーダンスに依存する。ここで、トランジスタ等の半導体素子で構成される各処理回路は電源配線側から見ると等価的には容量性の負荷であり、当該負荷インピーダンスは容量性である。したがって、電源配線の電位が変化する際の遅延時間は、各処理回路の電源配線に作用する容量に概ね依存する。電源遮断状態から復帰する際には、各処理回路の電源配線の電位が所定の電位に到達する必要がある。そのため、処理回路ＰＡ１、ＰＡ２と処理回路ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４とは、電源配線の容量が異なることにより、電源遮断状態からの復帰に要する時間が異なる。
【0024】
説明の単純化のため、処理回路ＰＡ１、ＰＡ２の各々の電源配線の容量は、処理回路ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４の各々の電源配線の容量の２倍であるものとする。そのため、例えば処理回路ＰＢ１を電源遮断状態から復帰させるために要する時間をＴとすると、処理回路ＰＡ１を電源遮断状態から復帰させるために要する時間は２Ｔである。また、処理回路ＰＢ１を電源遮断状態から復帰させるために要する時間をＴとすると、処理回路ＰＡ１と処理回路ＰＢ１を電源遮断状態から順次復帰させるために要する時間は３Ｔである。
【0025】
これらの複数の処理回路を電源遮断状態から復帰させる処理は並行して行われてもよい。したがって、複数の処理回路が電源遮断状態から順次復帰するために要する時間は、各処理回路が電源遮断状態から復帰するために要する時間の単純な合計とはならないこともある。しかしながら、単一の処理回路を電源遮断状態から復帰させるために要する時間と、複数の処理回路を並行して電源遮断状態から復帰させるために要する時間とを比較すると、後者の方が大きい。また、電源遮断状態からの復帰時に突入電流が増大することを防止するために、各処理回路を電源遮断状態から順次復帰させる処理が採用される場合もある。説明の単純化のため、以下では、複数の処理回路を電源遮断状態から復帰させるために要する時間は、複数の処理回路の各々を電源遮断状態から復帰させるために要する時間の合計に等しいものとする。
【0026】
図３は、本実施形態に係る半導体装置１００における処理回路ＰＡ１からＰＢ４の状態の時間変化を示す表である。図３には、時刻ｔ１、ｔ２、ｔ３、ｔ４の各々における処理回路ＰＡ１からＰＢ４の状態が示されている。図３における「ＯＮ」は、対応する処理回路が動作状態であることを示している。図３における「ＯＦＦ（ＰＳＯ）」は、対応する処理回路が電源遮断（第１停止方法）による停止状態であることを示している。図３における「ＯＦＦ（ＣＧ）」は、対応する処理回路がクロックゲーティング（第２停止方法）による停止状態であることを示している。
【0027】
図４は、本実施形態に係る半導体装置１００における処理回路ＰＡ１からＰＢ４の状態の時間変化を示す平面模式図である。図４は、時刻ｔ１、ｔ２、ｔ３、ｔ４における処理回路ＰＡ１からＰＢ４の状態の時間変化を、それらの平面的な物理配置とともに模式的に示している。動作状態である処理回路を示すボックスにはハッチングがなされていない。電源遮断及びクロックゲーティングのいずれかにより停止状態である処理回路を示すボックスには、図４下方の凡例に示されているように、２種類のハッチングがなされている。
【0028】
本実施形態では、処理回路ＰＢ１を電源遮断状態から復帰させるために要する時間をＴとすると、電源遮断状態からの復帰に要する時間が４Ｔ以下に収まるように電源遮断が行われる処理回路を選択する例を説明する。上述のように、複数の処理回路が電源遮断状態から復帰するために要する時間は、当該複数の処理回路の電源配線の容量の合計値に依存する。したがって、電源遮断状態からの復帰に要する時間が所定の時間以下という条件は、同時刻に電源遮断状態になっている処理回路の電源配線の容量の合計値が閾値以下という条件に相当する。また、この条件は、より一般的には、同時刻に電源遮断状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上という条件に相当する。
【0029】
上述の４Ｔという時間の上限値は、電源遮断状態からの復帰の際の回路動作における復帰時間の許容値と、突入電流の許容値とに基づいて設定される。すなわち、電源遮断状態からの復帰に要する時間が４Ｔを超える場合には、所定の時間内に復帰動作が終了せずに回路の誤動作が発生する場合、又は、突入電流によるノイズが発生し回路の誤動作が引き起こされる場合がある。これらの可能性を考慮して、図３及び図４に示されている例では、復帰時間が４Ｔ以下に収まるように電源遮断が行われる処理回路が選択されている。復帰時間は複数の処理回路の状態に基づいて決まるため、この処理回路の選択のためには、複数の処理回路の回路情報が必要である。各処理回路の復帰時間は、電源配線の容量等に応じて定まり、あらかじめ取得可能である。この復帰時間の情報はあらかじめ準備されており、停止方法決定部２０３が各処理回路の回路情報として利用可能である。また、復帰時間の判定には、各処理回路が既に電源遮断による停止状態であるか否かを示す情報が用いられる。この情報は過去の動作履歴から取得可能であり、停止方法決定部２０３が各処理回路の回路情報として利用可能である。
【0030】
また、本実施形態では、電源遮断状態になる処理回路同士が隣接しないように電源遮断が行われる処理回路が選択されている。このように、本実施形態では、復帰時間の許容量と、複数の処理回路の物理配置を考慮して、電源遮断が行われる処理回路が選択されている。
【0031】
【0032】
時刻ｔ２においては、停止回路決定部２０２は、処理回路ＰＡ２、ＰＢ１、ＰＢ３、ＰＢ４を停止対象として決定する。そして、停止方法決定部２０３は、電源遮断状態から復帰する際の復帰時間が４Ｔ以下になるように処理回路ＰＡ２、ＰＢ１、ＰＢ３、ＰＢ４の停止方法を決定する。図４の例では、処理回路ＰＡ２、ＰＢ１、ＰＢ４に電源遮断が適用され、処理回路ＰＢ３にクロックゲーティングが適用される。処理回路ＰＡ２の復帰時間は２Ｔであり、処理回路ＰＢ１、ＰＢ４の各々の復帰時間はＴであるため、処理回路ＰＡ２、ＰＢ１、ＰＢ４のすべてが電源遮断状態から復帰する際の復帰時間は４Ｔである。したがって、復帰時間が４Ｔ以下という条件は満たされている。
【0033】
時刻ｔ３においては、停止回路決定部２０２は、処理回路ＰＡ１からＰＢ４のすべてを停止対象として決定する。そして、停止方法決定部２０３は、時刻ｔ２の際と同様に、復帰時間が４Ｔ以下になるように処理回路ＰＡ１からＰＢ４の停止方法を決定する。図４の例では、処理回路ＰＡ２、ＰＢ１、ＰＢ４に電源遮断が適用され、処理回路ＰＡ１、ＰＢ２、ＰＢ３にクロックゲーティングが適用される。この状況においても同様に、復帰時間が４Ｔ以下という条件は満たされている。
【0034】
時刻ｔ４においては、停止回路決定部２０２は、処理回路ＰＢ２のみを停止対象として決定する。そして、停止方法決定部２０３は、時刻ｔ２の際と同様に、復帰時間が４Ｔ以下になるように処理回路ＰＢ２の停止方法を決定する。図４の例では、処理回路ＰＢ２には電源遮断が適用される。処理回路ＰＢ２の復帰時間はＴであるため、復帰時間が４Ｔ以下という条件は満たされている。
【0035】
なお、時刻ｔ３から時刻ｔ４の間に、処理回路ＰＡ１、ＰＡ２、ＰＢ１、ＰＢ３、ＰＢ４が停止状態から動作状態に遷移する。処理回路ＰＡ２、ＰＢ１、ＰＢ４においては電源遮断状態からの復帰が行われる。この際の復帰時間は４Ｔであり許容値以下であるため、回路の誤動作は抑制されている。
【0036】
図５は、比較例に係る半導体装置における処理回路の状態の時間変化を示す平面模式図である。図５において、図４の例に対する相違点は、復帰時間が４Ｔ以下という制約がなく、停止対象である処理回路のすべてに電源遮断が適用されている点である。図５に示されているように、時刻ｔ３においては、処理回路ＰＡ１からＰＢ４のすべてが電源遮断状態となる。
【0037】
図５の例では、時刻ｔ３から時刻ｔ４の間に、処理回路ＰＡ１、ＰＡ２、ＰＢ１、ＰＢ３、ＰＢ４が電源遮断状態から復帰する。この際の復帰時間は７Ｔであり、許容値を超えている。そのため、電源遮断状態から復帰する際に、処理回路ＰＡ１、ＰＡ２、ＰＢ１、ＰＢ３、ＰＢ４における電源電圧が所定の時間内に所定の電圧に到達せず回路の誤動作が発生する場合がある。あるいは、処理回路ＰＡ１、ＰＡ２、ＰＢ１、ＰＢ３、ＰＢ４におけるにおいて大きな突入電流が流れることにより生じたノイズにより回路の誤動作が発生する場合もある。これに対し、本実施形態の図４の例では、復帰時間が許容値である４Ｔを超えないように複数の処理回路に電源遮断とクロックゲーティングが使い分けられており、上述の要因による回路の誤動作が抑制されている。
【0038】
上述のように、電源遮断状態からの復帰時間が所定の許容値を超えないように停止方法決定部２０３が処理回路の停止方法を制御することにより、処理回路を停止することによる消費電力低減効果を得つつ、電源遮断状態からの復帰が適切に行われる。
【0039】
また、本実施形態では、処理回路の停止方法の制御において、上述の復帰時間に加えて処理回路を含む回路の物理配置が考慮されている。これにより、より適切に回路の誤動作を抑制することができる。処理回路を含む回路の物理配置を考慮する手法の例を２つ説明する。
【0040】
処理回路を含む回路の物理配置を考慮する手法の第１の例として、電源遮断させる処理回路の組み合わせを複数の処理回路の物理配置を考慮して決定する手法を、図４を再び参照して説明する。図４に示されている例では、この手法が適用されている。
【0041】
図４の時刻ｔ２及び時刻ｔ３の例において、電源遮断状態である３つの処理回路ＰＡ２、ＰＢ１、ＰＢ４は、平面視において縦方向及び横方向に隣接しない位置に配されている。これにより、電源遮断がなされる処理回路が隣接している場合と比較して、処理回路ＰＡ２、ＰＢ１、ＰＢ４が電源遮断状態から復帰する際に電源配線に流れる突入電流が分散される。これにより、突入電流に起因するノイズが低減し得る。また、隣接していない処理回路ＰＡ２、ＰＢ１、ＰＢ４には基板上の異なる電源供給端子から電力を供給し得るため、電源遮断状態からの復帰時間も低減し得る。
【0042】
以上のように、電源遮断させる処理回路を選択する際に、電源遮断状態となる複数の処理回路の距離が離れているように電源遮断させる処理回路の組み合わせが選択されることが望ましい。これにより、局所的に大きな突入電流が流れることを防止することができ、回路の誤動作が更に低減し得る。また、上述のように電源遮断させる処理回路の組み合わせを選択することにより、複数の処理回路に異なる電源供給端子から電力を供給し得るため、電源遮断状態からの復帰時間も低減し得る。これにより、回路の誤動作が更に低減し得る。
【0043】
処理回路を含む回路の物理配置を考慮する手法の第２の例として、電源遮断させる処理回路の組み合わせを複数の処理回路と複数の処理回路が形成される基板上の電源供給端子との位置関係を考慮して決定する手法を、図６を参照して説明する。
【0044】
図６は、本実施形態に係る半導体装置１００における半導体基板上の物理配置を示す平面模式図である。図６には、図２に示されている半導体装置１００の構成に加えて、複数のパッド１０４、１０５が示されている。ハッチングがなされていないパッド１０４は、信号配線が接続されるパッドであり、ハッチングがなされているパッド１０５は、電源配線が接続されるパッドである。
【0045】
また、図６の処理回路ＰＡ１からＰＢ４のボックスには、図４の時刻ｔ３の時点における停止状態を示すハッチングがなされている。すなわち、図６の例では、処理回路ＰＡ１からＰＢ４のすべてが停止対象である。そして、処理回路ＰＡ２、ＰＢ１、ＰＢ４には電源遮断が適用されており、処理回路ＰＡ１、ＰＢ２、ＰＢ３にはクロックゲーティングが適用されている。
【0046】
図６の例において、電源遮断状態である３つの処理回路ＰＡ２、ＰＢ１、ＰＢ４は、平面視において他の処理回路に比べて電源供給用のパッド１０５に近い位置に配されている。例えば、処理回路ＰＡ１と処理回路ＰＡ２を比較すると、処理回路ＰＡ２の方が右上のパッド１０５に近い位置に配されている。また、処理回路ＰＢ２と処理回路ＰＢ４を比較すると、処理回路ＰＢ４の方が右下の２つのパッド１０５に近い位置に配されている。このように、図６の例では、電源遮断状態である処理回路が隣接しないという条件を満たしつつ、電源供給用のパッド１０５に最も近い処理回路から順に電源遮断状態になるように電源遮断が行われる処理回路が選択されている。
【0047】
処理回路が電源供給用のパッド１０５に近いほど、パッド１０５と処理回路との間の電源配線のインピーダンスが小さい。そのため、処理回路が電源供給用のパッド１０５に近いほど電源復帰に要する時間が短くなる。したがって、処理回路ＰＡ２、ＰＢ１、ＰＢ４が電源遮断対象として選択された場合、例えば処理回路ＰＡ１、ＰＢ２、ＰＢ３が電源遮断対象として選択された場合と比べて電源遮断からの復帰に要する時間を短くすることができる。これにより、回路の誤動作が更に低減し得る。したがって、処理回路と電源供給端子との距離が近い処理回路ほど優先的に電源遮断によって動作が停止するように停止方法を決定することで、回路の誤動作が更に低減し得る。
【0048】
このように、電源遮断させる処理回路を選択する際には、回路の物理配置が考慮されていることが望ましい。そのような選択を実現する停止方法決定部２０３の構成例を説明する。図７は、本実施形態の変形例に係る半導体装置１００の機能ブロック図である。図７においては、図１の構成に加えて、制御部２００に配置情報記憶部２０４が更に配されている。
【0049】
配置情報記憶部２０４は、複数の処理回路に関する回路情報の一例として、処理回路を含む回路の物理配置を示す配置情報をあらかじめ記憶している。配置情報記憶部２０４は、不揮発性メモリで構成される。この配置情報は半導体装置１００の製造時に不揮発性メモリに記憶されており、半導体装置１００の出荷後には書き変わらない。配置情報記憶部２０４は、配置情報を停止方法決定部２０３に供給する。停止方法決定部２０３は、停止回路決定部２０２から出力される処理回路が停止状態であるか否かを示す情報と、配置情報記憶部２０４から出力される配置情報とを組み合わせて処理回路の停止方法を決定する。そして、停止方法決定部２０３は、停止対象の処理回路Ｐに対して、決定された停止方法により動作を停止させるための制御信号を出力する。これにより、複数の処理回路の物理配置が考慮された制御が行われる。
【0050】
図８は、本実施形態の変形例に係る半導体装置１００の機能ブロック図である。図８においては、図７の配置情報記憶部２０４に相当する機能を有する配置情報記憶装置４００が半導体装置１００の外部に配されている。配置情報記憶装置４００は、配置情報を記憶する不揮発性メモリと、配置情報を半導体装置１００に供給するインターフェースとを含む。配置情報記憶装置４００は、配置情報記憶部２０４と同様に、配置情報を停止方法決定部２０３に出力する。このように、配置情報は半導体装置１００の外部の装置に記憶されていてもよい。
【0051】
以上のように、本実施形態によれば、電源遮断状態からの復帰をより適切に行い得る半導体装置が提供される。
【0052】
［第２実施形態］
第１実施形態の半導体装置１００における処理回路の制御手法は、複数の処理回路を有する種々の装置に適用可能である。本実施形態では、第１実施形態の処理回路の制御手法を撮像装置等の光電変換装置に適用する例を説明する。本実施形態において、第１実施形態と共通する要素については説明を省略又は簡略化する場合がある。
第１実施形態の半導体装置１００における処理回路の制御手法は、複数の処理回路を有する種々の装置に適用可能である。本実施形態では、第１実施形態の処理回路の制御手法を撮像装置等の光電変換装置に適用する例を説明する。本実施形態において、第１実施形態と共通する要素については説明を省略又は簡略化する場合がある。
【0053】
図９は、本実施形態に係る半導体装置１００のブロック図である。本実施形態の半導体装置１００は、受光素子層１１０と信号処理回路層１２０とが積層された積層型の光電変換装置である。この構造は、例えば、受光素子層１１０が形成された第１基板と信号処理回路層１２０が形成された第２基板とを積層することにより製造され得る。なお、本実施形態の半導体装置１００の構造は積層構造に限定されるものではなく、単層構造であってもよい。この場合、１つの基板に受光素子層１１０の機能と信号処理回路層１２０の機能とを有する回路が形成される。
【0054】
受光素子層１１０には、複数の行及び複数の列をなすように配された複数の受光素子１１１が配されている。受光素子１１１は、フォトダイオード等の光電変換素子を含み、入射光を光電変換して画素信号を生成する。複数の受光素子１１１が配されている画素領域は、５つの領域Ｒ１からＲ５に区分されている。本実施形態の半導体装置１００は、被写体１１２の検出結果に基づいて、５つの領域Ｒ１からＲ５から選択された領域の画像情報を出力する機能を有する。
【0055】
信号処理回路層１２０には、複数の受光素子１１１から出力された画素信号に対する信号処理を行う回路が配されている。信号処理回路層１２０には、制御部２００、入出力Ｉ／Ｆ１０１が配されている。また、信号処理回路層１２０には、５つの領域Ｒ１からＲ５にそれぞれ対応するように、５つのアナログデジタル変換回路（ＡＤ変換回路）ＡＤ１からＡＤ５と、５つの処理回路Ｐ１１からＰ５１と、５つの処理回路Ｐ１２からＰ５２とが配されている。領域Ｒ１の受光素子１１１から出力されたアナログ信号は、ＡＤ変換回路ＡＤ１においてデジタル信号に変換され、変換後のデジタル信号は処理回路Ｐ１１に入力され、その後処理回路Ｐ１２に入力される。領域Ｒ２からＲ５の受光素子１１１から出力されたアナログ信号も同様に対応するＡＤ変換回路及び処理回路に入力される。
【0056】
本実施形態では、５つの処理回路Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１、Ｐ５１は同一の機能を有しているものとする。また、５つの処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２も同一の機能を有しているものとする。この場合、５つの処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２の各々は、電源配線の容量が概ね同一となるため、電源遮断状態からの復帰に要する時間が概ね同一である。
【0057】
制御部２００は、半導体装置１００全体の制御を行う。また、制御部２００は、第１実施形態と同様に、停止させる処理回路を決定する機能と、停止させる処理回路における停止方法を決定する機能とを有する。
【0058】
上述のようにＡＤ変換回路ＡＤ１からＡＤ５の各々は、入力されたアナログ信号をデジタル信号に変換する機能を有する。しかしながら、受光素子１１１がデジタル信号を出力可能である場合には、ＡＤ変換回路ＡＤ１からＡＤ５が配されていなくてもよい。例えば、受光素子１１１がＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）センサであり、入射光子をカウントしてデジタル信号を出力する機能を有する場合には、ＡＤ変換回路ＡＤ１からＡＤ５は省略される。
【0059】
処理回路Ｐ１１からＰ５１の各々は、入力された画素信号を処理して被写体１１２の検出を行う。処理回路Ｐ１２からＰ５２の各々は、対応する処理回路Ｐ１１からＰ５１が被写体１１２を検出した場合に画素信号を処理して、対応する領域の画像情報を生成する。生成された画像情報は、入出力Ｉ／Ｆ１０１を介して半導体装置１００の外部に出力される。これに対し、処理回路Ｐ１１からＰ５１が被写体１１２を検出しない場合には、対応する処理回路Ｐ１２からＰ５２は動作を停止する。このように、本実施形態では、被写体１１２が検出された領域に対応する処理回路以外の処理回路が動作を停止する。このときの処理回路Ｐ１２からＰ５２の各々における動作の停止方法は、第１実施形態と同様に電源遮断及びクロックゲーティングのうちの選択された１つであり得る。
【0060】
【0061】
時刻ｔ１１においては、領域Ｒ３にのみ被写体１１２が検出される。そのため、領域Ｒ３に対応する処理回路Ｐ３２は信号処理動作を行い、処理回路Ｐ１２、Ｐ２２、Ｐ４２、Ｐ５２は動作を停止する。
【0062】
時刻ｔ１２においては、被写体１１２がいずれの領域にも検出されない。そのため、処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２は動作を停止する。
【0063】
時刻ｔ１３においては、領域Ｒ２、Ｒ４に被写体１１２が検出される。そのため、領域Ｒ２、Ｒ４にそれぞれ対応する処理回路Ｐ２２、Ｐ４２は信号処理動作を行い、処理回路Ｐ１２、Ｐ３２、Ｐ５２は動作を停止する。
【0064】
時刻ｔ１４においては、被写体１１２がいずれの領域にも検出されない。そのため、処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２は動作を停止する。
【0065】
時刻ｔ１５においては、領域Ｒ１、Ｒ２、Ｒ３、Ｒ５に被写体１１２が検出される。そのため、領域Ｒ１、Ｒ２、Ｒ３、Ｒ５にそれぞれ対応する処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ５２は信号処理動作を行い、処理回路Ｐ４２は動作を停止する。
【0066】
図１０は、本実施形態に係る半導体装置１００における処理回路の状態の時間変化を示す模式図である。図１０は、時刻ｔ１１からｔ１５における処理回路Ｐ１２からＰ５２の状態の時間変化を模式的に示している。動作状態である処理回路を示すボックスにはハッチングがなされていない。電源遮断及びクロックゲーティングのいずれかにより停止状態である処理回路を示すボックスには、図４と同様のハッチングがなされている。
【0067】
第１実施形態では、複数の処理回路において電源遮断状態からの復帰時間が同一でない例を示している。しかしながら、本実施形態の処理回路Ｐ１２からＰ５２は同一の機能を有するため、処理回路Ｐ１２からＰ５２の各々の電源遮断状態からの復帰時間は同一であるものとする。この場合、処理回路Ｐ１２からＰ５２の全体の電源遮断状態からの復帰時間は、電源遮断状態から復帰する処理回路の個数に依存する。本実施形態では、同時に電源遮断状態から復帰させることができる処理回路の上限値は３個という制約があるものと仮定して図１０の時間変化を説明する。
【0068】
時刻ｔ１１においては、上述のように領域Ｒ３にのみ被写体１１２が検出されるため、処理回路Ｐ３２以外の処理回路Ｐ１２、Ｐ２２、Ｐ４２、Ｐ５２は動作を停止する。ここで、処理回路Ｐ１２、Ｐ４２、Ｐ５２には電源遮断が適用され、処理回路Ｐ２２にはクロックゲーティングが適用される。
【0069】
時刻ｔ１２においては、上述のようにいずれの領域にも被写体１１２が検出されないため、処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２は動作を停止する。ここで、処理回路Ｐ１２、Ｐ３２、Ｐ５２には電源遮断が適用され、処理回路Ｐ２２、Ｐ４２にはクロックゲーティングが適用される。
【0070】
時刻ｔ１３においては、上述のように領域Ｒ２、Ｒ４に被写体１１２が検出されるため、処理回路Ｐ２２、Ｐ４２以外の処理回路Ｐ１２、Ｐ３２、Ｐ５２は動作を停止する。ここで、処理回路Ｐ１２、Ｐ３２、Ｐ５２には電源遮断が適用される。
【0071】
時刻ｔ１４においては、上述のようにいずれの領域にも被写体１１２が検出されないため、処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２、Ｐ５２は動作を停止する。ここで、処理回路Ｐ１２、Ｐ３２、Ｐ５２には電源遮断が適用され、処理回路Ｐ２２、Ｐ４２にはクロックゲーティングが適用される。
【0072】
時刻ｔ１５においては、上述のように領域Ｒ１、Ｒ２、Ｒ３、Ｒ５に被写体１１２が検出されるため、処理回路Ｐ１２、Ｐ２２、Ｐ３２、Ｐ５２以外の処理回路Ｐ４２は動作を停止する。ここで、処理回路Ｐ４２には電源遮断が適用される。
【0073】
以上のように、本実施形態では、各時刻において電源遮断状態になる処理回路の個数が３個以下になるように処理回路の停止方法が制御されている。時刻ｔ１４の状態から時刻ｔ１５の状態への遷移に着目して本実施形態の効果を説明する。
【0074】
仮に時刻ｔ１４の時点ですべての処理回路が電源遮断状態であったとすると、時刻ｔ１４の状態から時刻ｔ１５の状態への遷移時には、電源遮断状態から復帰する処理回路の数は４個である。したがって、同時に電源遮断状態から復帰する処理回路の数が上限値である３個を超えるため、回路の誤動作が生じ得る。これに対し、本実施形態では、時刻ｔ１４から時刻ｔ１５への遷移時に、電源遮断状態から復帰する処理回路の数は３個であり、上限値を超えていないため、回路の誤動作が抑制されている。
【0075】
このように、電源遮断状態から同時に復帰する処理回路の個数が所定の許容値を超えないように処理回路の停止方法を制御することにより、処理回路を停止することによる消費電力低減効果を得つつ、電源遮断状態からの復帰が適切に行われる。
【0076】
また、時刻ｔ１２、ｔ１４においては、第１実施形態で述べたものと同様に、複数の処理回路の物理配置を考慮して電源遮断させる処理回路の組み合わせが決定されている。より具体的には、電源遮断状態となる複数の処理回路の間の処理回路ではクロックゲーティングが適用されており、電源遮断状態となる複数の処理回路同士の距離が離れている。これにより、第１実施形態で述べたものと同様の理由により、回路の誤動作が更に低減し得る。
【0077】
以上のように、本実施形態によれば、電源遮断状態からの復帰をより適切に行い得る手法が適用された光電変換装置が提供される。
【0078】
［第３実施形態］
本実施形態では、第１実施形態の処理回路の制御手法が適用された光電変換装置の別の例を説明する。本実施形態において、第１実施形態又は第２実施形態と共通する要素については説明を省略又は簡略化する場合がある。
本実施形態では、第１実施形態の処理回路の制御手法が適用された光電変換装置の別の例を説明する。本実施形態において、第１実施形態又は第２実施形態と共通する要素については説明を省略又は簡略化する場合がある。
【0079】
図１１は、本実施形態に係る半導体装置１００のブロック図である。本実施形態の半導体装置１００は、第２実施形態と同様に受光素子層１１０と信号処理回路層１２０とが積層された積層型の光電変換装置である。しかしながら、本実施形態の半導体装置１００の構造は積層構造に限定されるものではなく、単層構造であってもよい。受光素子層１１０には、第２実施形態と同様に、複数の行及び複数の列をなすように配された複数の受光素子１１１が配されている。
【0080】
信号処理回路層１２０には、複数の受光素子１１１から出力された画素信号に対する信号処理を行う回路が配されている。図１１に示されているように、信号処理回路層１２０には、ＡＤ変換回路群１２１、処理回路群１２２、制御部２００及び入出力Ｉ／Ｆ１０１が配されている。
【0081】
ＡＤ変換回路群１２１は、複数のＡＤ変換回路を含んでいる。複数のＡＤ変換回路の各々は、受光素子１１１から出力されるアナログ信号をデジタル信号に変換して処理回路群１２２に出力する。しかしながら、受光素子１１１がデジタル信号を出力可能である場合には、ＡＤ変換回路群が配されていなくてもよい。例えば、受光素子１１１がＳＰＡＤセンサであり、入射光子をカウントしてデジタル信号を出力する場合には、ＡＤ変換回路群は不要である。
【0082】
処理回路群１２２は、直列に配された６個の処理回路ＰＢＡ、ＰＢＢ、ＰＢＣ、ＰＢＤ、ＰＢＥ、ＰＢＦを含む。６個の処理回路ＰＢＡ、ＰＢＢ、ＰＢＣ、ＰＢＤ、ＰＢＥ、ＰＢＦは、ノイズ減算、シェーディング補正、ゲイン調整等の様々な信号処理を順次行う信号処理回路である。また、ＡＤ変換回路群１２１から入力される複数の信号を並列処理するため、上述の６個の処理ブロックは並列に複数組配置されている。
【0083】
処理回路ＰＢＡの後段、かつ処理回路ＰＢＢの前段には、セレクタＳＬが配されている。当該セレクタＳＬは、制御部２００からの制御信号に応じて、処理回路ＰＢＡへの入力信号と処理回路ＰＢＡの出力信号のいずれかを選択的に処理回路ＰＢＢに出力する。これにより、セレクタＳＬは、処理回路ＰＢＡにおける信号処理をスキップするか否かを選択することができる。同様に、処理回路ＰＢＢ、ＰＢＣ、ＰＢＤ、ＰＢＥ、ＰＢＦの後段にもそれぞれセレクタＳＬが配されている。これらのセレクタＳＬは、処理回路ＰＢＢ、ＰＢＣ、ＰＢＤ、ＰＢＥ、ＰＢＦにおける信号処理をスキップするか否かを選択することができる。
【0084】
処理回路ＰＢＡからＰＢＦの各々における処理がスキップされる場合には、対応する処理回路の動作は不要であるため、電源遮断又はクロックゲーティングによる動作の停止が行われる。制御部２００は、半導体装置１００全体の制御に加え、停止させる処理回路を決定する機能と、停止させる処理回路における停止方法を決定する機能とを有する。本実施形態の処理回路の動作停止の制御においても、第１実施形態及び第２実施形態で述べた動作停止処理が適用可能である。
【0085】
図１２は、本実施形態に係る半導体装置１００における処理回路の状態の時間変化を示す模式図である。図１２は、時刻ｔ２１からｔ２２における処理回路ＰＢＡからＰＢＦの状態の時間変化を模式的に示している。動作状態である処理回路を示すボックスにはハッチングがなされていない。電源遮断及びクロックゲーティングのいずれかにより停止状態である処理回路を示すボックスには、図４及び図１０と同様のハッチングがなされている。
【0086】
本実施形態の処理回路ＰＢＡからＰＢＦは異なる機能を有しているものの、処理回路ＰＢＡからＰＢＦの各々の電源遮断状態からの復帰時間は同一であるものとする。この場合、処理回路ＰＢＡからＰＢＦの全体の電源遮断状態からの復帰時間は、電源遮断状態から復帰する処理回路の個数に依存する。本実施形態では、同時に電源遮断状態から復帰させることができる処理回路の上限値は２個という制約があるものと仮定して図１２の時間変化を説明する。
【0087】
時刻ｔ２１においては、処理回路ＰＢＢ、ＰＢＤ、ＰＢＥが動作を停止する。ここで、処理回路ＰＢＢ、ＰＢＥには電源遮断が適用され、処理回路ＰＢＤにはクロックゲーティングが適用される。
【0088】
時刻ｔ２２においては、処理回路ＰＢＡ、ＰＢＢ、ＰＢＥが動作を停止する。ここで、処理回路ＰＢＢ、ＰＢＥには電源遮断が適用され、処理回路ＰＢＡにはクロックゲーティングが適用される。
【0089】
以上のように、本実施形態では、各時刻において電源遮断状態になる処理回路の個数が２個以下になるように処理回路の停止方法が制御されている。このように、電源遮断状態から同時に復帰する処理回路の個数が所定の許容値を超えないように処理回路の停止方法を制御することにより、処理回路を停止することによる消費電力低減効果を得つつ、電源遮断状態からの復帰が適切に行われる。
【0090】
また、本実施形態では、時刻ｔ２１から時刻ｔ２２の間で処理回路ＰＢＢ、ＰＢＥが電源遮断状態に維持されるように停止方法が選択されている。そして、時刻ｔ２１と時刻ｔ２２の間に状態が変化する処理回路ＰＢＡ、ＰＢＤに対してはクロックゲーティングが適用されている。これらの効果について説明する。
【0091】
電源遮断からクロックゲーティングに処理回路の停止方法が遷移する際には、処理回路に供給される電圧が変化するため、突入電流が発生する。この突入電流が流れる際にも電力が消費される。したがって、本実施形態の処理回路ＰＢＢ、ＰＢＥのように停止状態が２期間にわたって継続する処理回路については、元の状態が電源遮断状態である場合には電源遮断状態が継続するように停止方法を選択することで消費電力が低減し得る。このように複数の処理回路の状態が遷移する際に、遷移前の状態を考慮して電源遮断させる処理回路の組み合わせが決定されてもよい。
【0092】
以上のように、本実施形態によれば、電源遮断状態からの復帰をより適切に行い得る手法が適用された光電変換装置が提供される。
【0093】
［第４実施形態］
上述の実施形態における半導体装置１００は種々の機器に適用可能である。機器として、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラ等があげられる。図１３に、機器の例としてデジタルスチルカメラのブロック図を示す。図１３は、上述の実施形態の半導体装置１００をデジタルスチルカメラに適用した例である。
上述の実施形態における半導体装置１００は種々の機器に適用可能である。機器として、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラ等があげられる。図１３に、機器の例としてデジタルスチルカメラのブロック図を示す。図１３は、上述の実施形態の半導体装置１００をデジタルスチルカメラに適用した例である。
【0094】
図１３に示す機器７０は、バリア７０６、レンズ７０２、絞り７０４、撮像装置７００（半導体装置又は光電変換装置の一例）を含む。また、機器７０は、更に、信号処理部（処理装置）７０８、タイミング発生部７２０、全体制御・演算部７１８（制御装置）、メモリ部７１０（記憶装置）、記録媒体制御Ｉ／Ｆ部７１６、記録媒体７１４、外部Ｉ／Ｆ部７１２を含む。上述の実施形態の半導体装置１００は、撮像装置７００に含まれていてもよく、信号処理部７０８に含まれていてもよい。バリア７０６、レンズ７０２、絞り７０４の少なくとも１つは、機器に対応する光学装置である。バリア７０６はレンズ７０２を保護し、レンズ７０２は被写体の光学像を撮像装置７００に結像させる。絞り７０４はレンズ７０２を通った光量を可変にする。撮像装置７００は、レンズ７０２により結像された光学像を画像データ（画像信号）に変換する。信号処理部７０８は撮像装置７００より出力された撮像データに対し各種の補正、データ圧縮等を行う。タイミング発生部７２０は撮像装置７００及び信号処理部７０８に、各種タイミング信号を出力する。全体制御・演算部７１８はデジタルスチルカメラ全体を制御し、メモリ部７１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部７１６は記録媒体７１４に画像データの記録又は読み出しを行うためのインターフェースであり、記録媒体７１４は撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部７１２は外部コンピュータ等と通信するためのインターフェースである。タイミング信号等は機器の外部から入力されてもよい。また、更に機器７０は撮像装置７００で得られた情報を表示する表示装置（モニター、電子ビューファインダ等）を備えてもよい。機器は少なくとも光電変換装置を備える。更に、機器７０は、光学装置、制御装置、処理装置、表示装置、記憶装置、及び光電変換装置で得られた情報に基づいて動作する機械装置の少なくともいずれかを備える。機械装置は、光電変換装置の信号を受けて動作する可動部（たとえばロボットアーム）である。
【0095】
それぞれの画素が、複数の光電変換部（第１の光電変換部と、第２の光電変換部）を含んでもよい。信号処理部７０８は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置７００から被写体までの距離情報を取得するように構成されてもよい。
【0096】
［第５実施形態］
図１４（ａ）及び図１４（ｂ）は、本実施形態における車載カメラに関する機器のブロック図である。図１４（ａ）及び図１４（ｂ）は、上述の実施形態の半導体装置１００を車両等の移動体に適用した例である。機器８０は、撮像装置８００（半導体装置１００又は光電変換装置の一例）と、撮像装置８００からの信号を処理する信号処理装置（処理装置）を有する。機器８０は、撮像装置８００により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、機器８０より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部８０２を有する。上述の実施形態の情報処理装置３０は、撮像装置８００に含まれていてもよく、画像処理部８０１に含まれていてもよい。また、機器８０は、算出された視差に基づいて対象物までの距離を算出する距離計測部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４とを有する。ここで、視差算出部８０２、距離計測部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。
図１４（ａ）及び図１４（ｂ）は、本実施形態における車載カメラに関する機器のブロック図である。図１４（ａ）及び図１４（ｂ）は、上述の実施形態の半導体装置１００を車両等の移動体に適用した例である。機器８０は、撮像装置８００（半導体装置１００又は光電変換装置の一例）と、撮像装置８００からの信号を処理する信号処理装置（処理装置）を有する。機器８０は、撮像装置８００により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、機器８０より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部８０２を有する。上述の実施形態の情報処理装置３０は、撮像装置８００に含まれていてもよく、画像処理部８０１に含まれていてもよい。また、機器８０は、算出された視差に基づいて対象物までの距離を算出する距離計測部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４とを有する。ここで、視差算出部８０２、距離計測部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。
【0097】
機器８０は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、機器８０には、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０が接続されている。また、機器８０は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステム等の画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。機器８０は上述のように車両を制御する動作の制御を行う制御手段として機能する。
【0098】
本実施形態では車両の周囲、例えば前方又は後方を機器８０で撮像する。図１４（ｂ）は、車両前方（撮像範囲８５０）を撮像する場合の機器を示している。撮像制御手段としての車両情報取得装置８１０が、撮像動作を行うように機器８０又は撮像装置８００に指示を送る。このような構成により、測距の精度をより向上させることができる。
【0099】
上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、機器は、自動車等の車両に限らず、例えば、船舶、航空機、人工衛星、産業用ロボット及び民生用ロボット等の移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）、監視システム等、広く物体認識又は生体認識を利用する機器に適用することができる。
【0100】
［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、いずれかの実施形態の一部の構成を他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、いずれかの実施形態の一部の構成を他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【0101】
本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨（Ａ＝Ｂ）の記載があれば、「ＡはＢではない」旨（Ａ≠Ｂ）の記載を省略しても、本明細書は「ＡはＢではない」旨を開示又は示唆しているものとする。なぜなら、「ＡはＢである」旨を記載している場合には、「ＡはＢではない」場合を考慮していることが前提だからである。
【0102】
本明細書の開示内容は、以下の構成を含む。
（構成１）
複数の処理回路と、
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定する
ことを特徴とする半導体装置。
（構成２）
前記回路情報は、前記回路情報に対応する処理回路が既に前記第１停止方法による前記停止状態であるか否かを示す情報を含む
ことを特徴とする構成１に記載の半導体装置。
（構成３）
前記回路情報は、前記回路情報に対応する処理回路を含む回路の配置を示す情報を含む
ことを特徴とする構成１又は２に記載の半導体装置。
（構成４）
前記回路情報は、前記回路情報に対応する処理回路と前記複数の処理回路が形成される基板上の電源供給端子との位置関係を示す情報を更に含む
ことを特徴とする構成３に記載の半導体装置。
（構成５）
前記停止方法決定部は、前記電源供給端子との距離が最も近い処理回路の動作が前記第１停止方法によって停止するように前記停止方法を決定する
ことを特徴とする構成４に記載の半導体装置。
（構成６）
前記停止回路決定部は、前記複数の処理回路のうちの前記第１停止方法により停止状態になっている複数の処理回路が、前記複数の処理回路が配された基板に対する平面視において互いに隣接しないように前記停止方法を決定する
ことを特徴とする構成３乃至５のいずれか１項に記載の半導体装置。
（構成７）
前記複数の処理回路の各々の前記回路情報を記憶する記憶部を更に有し、
前記停止方法決定部は、前記記憶部から前記回路情報を取得する
ことを特徴とする構成１乃至６のいずれか１項に記載の半導体装置。
（構成８）
前記停止方法決定部は、前記半導体装置の外部の装置から前記回路情報を取得する
ことを特徴とする構成１乃至６のいずれか１項に記載の半導体装置。
（構成９）
前記第２停止方法により停止状態になっている処理回路の復帰時間は、前記第１停止方法により停止状態になっている処理回路の復帰時間よりも短い
ことを特徴とする構成１乃至８のいずれか１項に記載の半導体装置。
（構成１０）
前記第２停止方法により停止状態になっている処理回路の消費電力は、前記第１停止方法により停止状態になっている処理回路の消費電力よりも大きい
ことを特徴とする構成１乃至９のいずれか１項に記載の半導体装置。
（構成１１）
前記第２停止方法は、クロックゲーティングを含む
ことを特徴とする構成１乃至１０のいずれか１項に記載の半導体装置。
（構成１２）
前記複数の処理回路は、複数の光電変換素子の出力に基づく画素信号を処理する
ことを特徴とする構成１乃至１１のいずれか１項に記載の半導体装置。
（構成１３）
前記複数の処理回路は同一の機能を有する
ことを特徴とする構成１２に記載の半導体装置。
（構成１４）
前記複数の光電変換素子が配されている領域は、複数の領域に区分されており、
前記複数の領域の各々で生成される画素信号が前記複数の処理回路のうちの対応する１つにより処理される
ことを特徴とする構成１２又は１３に記載の半導体装置。
（構成１５）
前記停止回路決定部は、前記複数の処理回路のうち、前記画素信号に基づいて決定された領域に対応する処理回路以外の処理回路を前記第１処理回路として決定する
ことを特徴とする構成１４に記載の半導体装置。
（構成１６）
前記停止回路決定部は、前記複数の処理回路のうち、前記画素信号に基づいて被写体が検出された領域に対応する処理回路以外の処理回路を前記第１処理回路として決定する
ことを特徴とする構成１４又は１５に記載の半導体装置。
（構成１７）
前記複数の処理回路は、直列に前記画素信号の処理を行い、
前記複数の処理回路は、一部の処理回路の動作をスキップし得るよう構成されており、
前記停止回路決定部は、前記複数の処理回路のうち、動作がスキップされる処理回路を前記第１処理回路として決定する
ことを特徴とする構成１２に記載の半導体装置。
（構成１８）
複数の処理回路と、
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の個数が閾値以下になるように前記停止方法を決定する
ことを特徴とする半導体装置。
（構成１９）
構成１乃至１８のいずれか１項に記載の半導体装置を含む光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
（構成２０）
前記処理装置は、前記光電変換装置から被写体までの距離情報を取得することを特徴とする構成１９に記載の機器。
（構成１）
複数の処理回路と、
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の、電源配線側から見た負荷インピーダンスが所定のインピーダンス以上になるように前記停止方法を決定する
ことを特徴とする半導体装置。
（構成２）
前記回路情報は、前記回路情報に対応する処理回路が既に前記第１停止方法による前記停止状態であるか否かを示す情報を含む
ことを特徴とする構成１に記載の半導体装置。
（構成３）
前記回路情報は、前記回路情報に対応する処理回路を含む回路の配置を示す情報を含む
ことを特徴とする構成１又は２に記載の半導体装置。
（構成４）
前記回路情報は、前記回路情報に対応する処理回路と前記複数の処理回路が形成される基板上の電源供給端子との位置関係を示す情報を更に含む
ことを特徴とする構成３に記載の半導体装置。
（構成５）
前記停止方法決定部は、前記電源供給端子との距離が最も近い処理回路の動作が前記第１停止方法によって停止するように前記停止方法を決定する
ことを特徴とする構成４に記載の半導体装置。
（構成６）
前記停止回路決定部は、前記複数の処理回路のうちの前記第１停止方法により停止状態になっている複数の処理回路が、前記複数の処理回路が配された基板に対する平面視において互いに隣接しないように前記停止方法を決定する
ことを特徴とする構成３乃至５のいずれか１項に記載の半導体装置。
（構成７）
前記複数の処理回路の各々の前記回路情報を記憶する記憶部を更に有し、
前記停止方法決定部は、前記記憶部から前記回路情報を取得する
ことを特徴とする構成１乃至６のいずれか１項に記載の半導体装置。
（構成８）
前記停止方法決定部は、前記半導体装置の外部の装置から前記回路情報を取得する
ことを特徴とする構成１乃至６のいずれか１項に記載の半導体装置。
（構成９）
前記第２停止方法により停止状態になっている処理回路の復帰時間は、前記第１停止方法により停止状態になっている処理回路の復帰時間よりも短い
ことを特徴とする構成１乃至８のいずれか１項に記載の半導体装置。
（構成１０）
前記第２停止方法により停止状態になっている処理回路の消費電力は、前記第１停止方法により停止状態になっている処理回路の消費電力よりも大きい
ことを特徴とする構成１乃至９のいずれか１項に記載の半導体装置。
（構成１１）
前記第２停止方法は、クロックゲーティングを含む
ことを特徴とする構成１乃至１０のいずれか１項に記載の半導体装置。
（構成１２）
前記複数の処理回路は、複数の光電変換素子の出力に基づく画素信号を処理する
ことを特徴とする構成１乃至１１のいずれか１項に記載の半導体装置。
（構成１３）
前記複数の処理回路は同一の機能を有する
ことを特徴とする構成１２に記載の半導体装置。
（構成１４）
前記複数の光電変換素子が配されている領域は、複数の領域に区分されており、
前記複数の領域の各々で生成される画素信号が前記複数の処理回路のうちの対応する１つにより処理される
ことを特徴とする構成１２又は１３に記載の半導体装置。
（構成１５）
前記停止回路決定部は、前記複数の処理回路のうち、前記画素信号に基づいて決定された領域に対応する処理回路以外の処理回路を前記第１処理回路として決定する
ことを特徴とする構成１４に記載の半導体装置。
（構成１６）
前記停止回路決定部は、前記複数の処理回路のうち、前記画素信号に基づいて被写体が検出された領域に対応する処理回路以外の処理回路を前記第１処理回路として決定する
ことを特徴とする構成１４又は１５に記載の半導体装置。
（構成１７）
前記複数の処理回路は、直列に前記画素信号の処理を行い、
前記複数の処理回路は、一部の処理回路の動作をスキップし得るよう構成されており、
前記停止回路決定部は、前記複数の処理回路のうち、動作がスキップされる処理回路を前記第１処理回路として決定する
ことを特徴とする構成１２に記載の半導体装置。
（構成１８）
複数の処理回路と、
前記複数の処理回路のうちから、動作を停止させる第１処理回路を決定する停止回路決定部と、
前記第１処理回路における動作の停止方法を、前記第１処理回路と、前記複数の処理回路のうちの前記第１処理回路とは異なる第２処理回路との各々の回路情報に基づいて、電源遮断を含む第１停止方法と、電源遮断を含まない第２停止方法とのいずれかに決定する停止方法決定部と、
を有し、
前記停止方法決定部は、前記複数の処理回路のうちの、前記第１停止方法によって同時刻に停止状態になっている処理回路の個数が閾値以下になるように前記停止方法を決定する
ことを特徴とする半導体装置。
（構成１９）
構成１乃至１８のいずれか１項に記載の半導体装置を含む光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
（構成２０）
前記処理装置は、前記光電変換装置から被写体までの距離情報を取得することを特徴とする構成１９に記載の機器。
【0103】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【0104】
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【0105】
１００ 半導体装置
２０２ 停止回路決定部
２０３ 停止方法決定部
Ｐ 処理回路
２０２ 停止回路決定部
２０３ 停止方法決定部
Ｐ 処理回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】