特開 2025-143190 ニューロモルフィックコンピューティング装置及びその動作方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025143190

(43)【公開日】2025-10-01

(54)【発明の名称】ニューロモルフィックコンピューティング装置及びその動作方法

(51)【国際特許分類】

   G06N 3/063 20230101AFI20250924BHJP

   G06G 7/60 20060101ALI20250924BHJP

【ＦＩ】

G06N3/063

G06G7/60

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2025003812

(22)【出願日】2025-01-10

(31)【優先権主張番号】10-2024-0037001

(32)【優先日】2024-03-18

(33)【優先権主張国・地域又は機関】KR

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＦＲＡＭ

２．ＭＥＭＯＲＹ ＳＴＩＣＫ

３．ブルートゥース

４．ＢＬＵＥＴＯＯＴＨ

５．ＺＩＧＢＥＥ

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】110004381

【氏名又は名称】弁理士法人ＩＴＯＨ

(72)【発明者】

【氏名】金 完起

(72)【発明者】

【氏名】黄 榮南

(57)【要約】      （修正有）

【課題】興奮性、抑制性シナプスに連結可能かつ発火率を調整するニューロモルフィックコンピューティング装置及び動作方法を提供する。
【解決手段】シナプスアレイに連結する複数の人工ニューロン１４１夫々は、第１ノードＮ１と連結するゲート、電源電圧ＶＤＤを受信する電源端及び出力スパイクを出力する第２ノードＮ２に連結する強誘電体トランジスタＦｅＦＥＴ、第１入力スパイクを受信するゲート、第１入力電源電圧Ｖｅｘを受信する第１入力電源端と第１ノードとに連結する第１入力トランジスタＭ１ｅｘｃ、第２入力スパイクを受信するゲート、第２入力電源電圧Ｖｉｎを受信する第２入力電源端と第１ノードとに連結する第２入力トランジスタＭ１ｉｎｈ、Ｖａｄｊ調整電圧を受信するゲート、第２ノードと接地端とに連結する調整トランジスタＭ２及びリセット電圧Ｖｒｓｔを受信するゲート、第１ノードと接地端とに連結するリセットトランジスタＭ３を含む。
【選択図】図５

【特許請求の範囲】

【請求項1】

シナプスアレイに連結された複数の人工ニューロンを有するニューロモルフィックコンピューティング装置において、
前記複数の人工ニューロンのそれぞれは、
第１ノードに連結された第１ゲートを有し、電源電圧を受信する電源端と出力スパイクを出力する第２ノードとの間に連結される強誘電体トランジスタと、
第１入力スパイクを受信する第２ゲートを有し、第１入力電源電圧を受信する第１入力電源端と前記第１ノードとの間に連結される第１入力トランジスタと、
第２入力スパイクを受信する第３ゲートを有し、第２入力電源電圧を受信する第２入力電源端と前記第１ノードとの間に連結される第２入力トランジスタと、
調整電圧を受信する第４ゲートを有し、前記第２ノードと接地端との間に連結される調整トランジスタと、
リセット電圧を受信する第５ゲートを有し、前記第１ノードと前記接地端との間に連結されるリセットトランジスタを含む、ニューロモルフィックコンピューティング装置。

【請求項2】

前記第１入力スパイクは興奮性シナプスから受信され、
前記第２入力スパイクは抑制性シナプスから受信される、請求項１に記載のニューロモルフィックコンピューティング装置。

【請求項3】

前記第１入力トランジスタは、ＰＭＯＳ（Ｐ－ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを含み、
前記第２入力トランジスタは、ＮＭＯＳ（Ｎ－ｃｈａｎｎｅｌ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを含む、請求項１に記載のニューロモルフィックコンピューティング装置。

【請求項4】

前記強誘電体トランジスタは、共通連結されたソースとウェルを有するように実現される、請求項１に記載のニューロモルフィックコンピューティング装置。

【請求項5】

前記第１入力電源電圧は正の電圧であり、
前記第２入力電源電圧は負の電圧である、請求項１に記載のニューロモルフィックコンピューティング装置。

【請求項6】

前記電源電圧を可変することで人工ニューロンの発火率が調節される、請求項１に記載のニューロモルフィックコンピューティング装置。

【請求項7】

前記第１入力電源電圧、前記第２入力電源電圧、前記調整電圧、あるいは、前記リセット電圧を可変することで人工ニューロンの発火率が調節される、請求項１に記載のニューロモルフィックコンピューティング装置。

【請求項8】

前記発火率を調節するための制御ユニットをさらに含む、請求項７に記載のニューロモルフィックコンピューティング装置。

【請求項9】

前記シナプスアレイは、２次元構造に配列された興奮性シナプスと抑制性シナプスを含む、請求項１ないし８のうちの何れか一項に記載のニューロモルフィックコンピューティング装置。

【請求項10】

前記シナプスアレイは、３次元構造に交互に配列された興奮性シナプスと抑制性シナプスを含む、請求項１ないし８のうちの何れか一項に記載のニューロモルフィックコンピューティング装置。

【請求項11】

興奮性ビットラインと興奮性ソースラインとの間に連結された第１強誘電体トランジスタを有する興奮性シナプスと抑制性ビットラインと抑制性ソースラインとの間に連結された第２強誘電体トランジスタを有する抑制性シナプスを交互に配置したシナプスアレイと、
前記第１強誘電体トランジスタ及び前記第２強誘電体トランジスタのゲートに連結されたワードラインに対応する入力スパイクを提供するシナプス前ニューロン回路と、
前記興奮性ビットラインに第１ビットライン電圧を提供し、前記抑制性ビットラインに第２ビットライン電圧を提供するビットラインドライバと、
前記興奮性ソースラインのうちいずれかから興奮性入力スパイクを受信し、前記抑制性ソースラインのうちいずれかから抑制性入力スパイクを受信し、ＬＩＦ（Ｌｅａｋｙ Ｉｎｔｅｇｒａｔｉｏｎ－ａｎｄ－Ｆｉｒｅ）動作を実行することで出力スパイクを出力する人工ニューロンを含む、ニューロモルフィックコンピューティング装置。

【請求項12】

前記第１ビットライン電圧と前記第２ビットライン電圧は、互いに異なるものである、請求項１１に記載のニューロモルフィックコンピューティング装置。

【請求項13】

前記人工ニューロンのそれぞれの発火率を調節する制御ユニットをさらに含む、請求項１１に記載のニューロモルフィックコンピューティング装置。

【請求項14】

前記ワードラインは積層されたレイヤーに配置され、
前記制御ユニットは、前記積層されたレイヤーのそれぞれに応じて、前記発火率を調節する、請求項１３に記載のニューロモルフィックコンピューティング装置。

【請求項15】

前記人工ニューロンのそれぞれは、
第１ノードに連結された第１ゲートを有し、電源電圧を受信する電源端と出力スパイクを出力する第２ノードとの間に連結される強誘電体トランジスタと、
第１入力スパイクを受信する第２ゲートを有し、第１入力電源電圧を受信する第１入力電源端と前記第１ノードとの間に連結される第１入力トランジスタと、
第２入力スパイクを受信する第３ゲートを有し、第２入力電源電圧を受信する第２入力電源端と前記第１ノードとの間に連結される第２入力トランジスタと、
調整電圧を受信する第４ゲートを有し、前記第２ノードと接地端との間に連結される調整トランジスタと、
リセット電圧を受信する第５ゲートを有し、前記第１ノードと前記接地端との間に連結されるリセットトランジスタを含む、請求項１１ないし１４のうちの何れか一項に記載のニューロモルフィックコンピューティング装置。

【請求項16】

興奮性シナプスと抑制性シナプスに連結された人工ニューロンを有するニューロモルフィックコンピューティング装置の動作方法において、
前記興奮性シナプスと前記抑制性シナプスを介して入力スパイクを訓練する段階と、
前記人工ニューロンの発火率を調節する段階と、
前記調節する段階で調節された発火率に応じて前記人工ニューロンの出力スパイクを訓練する段階を含む、方法。

【請求項17】

前記人工ニューロンのそれぞれは、
第１ノードに連結された第１ゲートを有し、電源電圧を受信する電源端と出力スパイクを出力する第２ノードとの間に連結される強誘電体トランジスタと、
対応する興奮性シナプスから第１入力スパイクを受信する第２ゲートを有し、第１入力電源電圧を受信する第１入力電源端と前記第１ノードとの間に連結される第１入力トランジスタと、
対応する抑制性シナプスから第２入力スパイクを受信する第３ゲートを有し、第２入力電源電圧を受信する第２入力電源端と前記第１ノードとの間に連結される第２入力トランジスタと、
調整電圧を受信する第４ゲートを有し、前記第２ノードと接地端との間に連結される調整トランジスタと、
リセット電圧を受信する第５ゲートを有し、前記第１ノードと前記接地端との間に連結されるリセットトランジスタを含む、請求項１６に記載の方法。

【請求項18】

デジタルデータに対応する入力スパイクを生成する段階と、
前記出力スパイクのそれぞれに対応するデジタルデータを出力する段階をさらに含む、請求項１７に記載の方法。

【請求項19】

前記発火率を調節する段階は、
前記第１入力電源電圧、前記第２入力電源電圧、前記調整電圧、前記リセット電圧のうち少なくとも１つを調節する段階を含む、請求項１７に記載の方法。

【請求項20】

前記興奮性シナプスと前記抑制性シナプスは、３次元積層されたＦｅＭＢＣＦＥＴで実現される、請求項１７ないし１９のうちの何れか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ニューロモルフィックコンピューティング装置及びその動作方法に関するものである。

【背景技術】

【0002】

Ｓｐｉｋｉｎｇ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ（ＳＮＮ）は、生物学的神経網をモデリングした人工神経網の一類型である。このネットワークは、生物学的ニューロンが発火（ｓｐｉｋｉｎｇ）する方式を模倣して動作する。各ニューロンは、一定の時間間隔で電気的な信号を生成し、このような信号は、他のニューロンとの連結を介して伝達される。ＳＮＮは一般的な人工神経網とは異なるいくつかの重要な特徴を有している。第一に、ＳＮＮは時間的な情報を考慮して作動する。ニューロンの発火時間と間隔は、情報処理に重要な役割を果たす。第二に、ＳＮＮはイベントが発生する場合にのみ活性化されるイベント駆動型処理（Ｅｖｅｎｔ－ｄｒｉｖｅｎ ｐｒｏｃｅｓｓｉｎｇ）を用いる。これにより、活性化されたニューロンのみが演算に関与するため、電力と計算リソースを効率的に用いることができる。第三に、ＳＮＮにおけるシナプスの強度は、時間とともに変化し得る。これにより、シナプス強度を効果的に調節して学習及び記憶機能を改善することができる。第四に、ＳＮＮは入力信号を時間的に積分し、基準値を超過する場合にのみニューロンが発火する。これにより、入力パターンの変化及び時間的な特性を処理することができる。ＳＮＮは、センサデータ処理、パターン認識、時間的情報処理など、様々な応用分野に適用されることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】韓国公開特許第１０－２０１８－０１３３０６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の目的は、新規なニューロモルフィックコンピューティング装置及びその動作方法を提供することにある。

【0005】

本発明の目的は、興奮性シナプスと抑制性シナプスに連結可能なニューロモルフィックコンピューティング装置及びその動作方法を提供することにある。

【0006】

本発明の目的は、発火率を調整するニューロモルフィックコンピューティング装置及びその動作方法を提供することにある。

【課題を解決するための手段】

【0007】

本発明の実施形態によるニューロモルフィックコンピューティング装置は、シナプスアレイに連結された複数の人工ニューロンを有し、上記複数の人工ニューロンのそれぞれは、第１ノードに連結されたゲートを有し、電源電圧を受信する電源端と出力スパイクを出力する第２ノードとの間に連結される強誘電体トランジスタと、第１入力スパイクを受信するゲートを有し、第１入力電源電圧を受信する第１入力電源端と上記第１ノードとの間に連結される第１入力トランジスタと、第２入力スパイクを受信するゲートを有し、第２入力電源電圧を受信する第２入力電源端と上記第１ノードとの間に連結される第２入力トランジスタと、調整電圧を受信するゲートを有し、上記第２ノードと接地端との間に連結される調整トランジスタと、リセット電圧を受信するゲートを有し、上記第１ノードと上記接地端との間に連結されるリセットトランジスタを含むことができる。

【0008】

本発明の他の実施形態によるニューロモルフィックコンピューティング装置は、興奮性ビットラインと興奮性ソースラインとの間に連結された第１強誘電体トランジスタを有する興奮性シナプスと抑制性ビットラインと抑制性ソースラインとの間に連結された第２強誘電体トランジスタを有する抑制性シナプスを交互に配置したシナプスアレイと、上記第１強誘電体トランジスタ及び上記第２強誘電体トランジスタのゲートに連結されたワードラインに対応する入力スパイクを提供するシナプス前ニューロン回路と、上記興奮性ビットラインに第１ビットライン電圧を提供し、上記抑制性ビットラインに第２ビットライン電圧を提供するビットラインドライバと、上記興奮性ソースラインのいずれかから興奮性入力スパイクを受信し、上記抑制性ソースラインのいずれかから抑制性入力スパイクを受信し、ＬＩＦ（Ｌｅａｋｙ Ｉｎｔｅｇｒａｔｉｏｎ－ａｎｄ－Ｆｉｒｅ）動作を実行することで出力スパイクを出力する人工ニューロンを含むことができる。

【0009】

本発明の実施形態による興奮性シナプスと抑制性シナプスに連結された人工ニューロンを有するニューロモルフィックコンピューティング装置の動作方法は、上記興奮性シナプスと上記抑制性シナプスを介して入力スパイクを訓練する段階と、上記人工ニューロンの発火率を調節する段階と、上記調節された発火率によって上記人工ニューロンの出力スパイクを訓練する段階を含むことができる。

【0010】

本発明の他の実施形態によるニューロモルフィックコンピューティング装置は、興奮性ビットラインと興奮性ソースラインとの間に連結され、積層されたレイヤーのそれぞれに配置された第１強誘電体トランジスタと、抑制性ビットラインと抑制性ソースラインとの間に連結され、上記積層されたレイヤーのそれぞれに配置された第２強誘電体トランジスタと、上記興奮性ビットラインと上記抑制性ビットラインに対応するビットライン電圧を提供するビットラインドライバと、上記興奮性ソースラインと上記抑制性ソースラインに連結された人工ニューロンを含み、上記人工ニューロンは、上記興奮性ソースラインを介して第１入力スパイクと上記抑制性ソースラインを介して受信された第２入力スパイクを受信し、ＬＩＦ（Ｌｅａｋｙ Ｉｎｔｅｇｒａｔｉｏｎ－ａｎｄ－Ｆｉｒｅ）動作を行うことで出力スパイクを出力することを特徴とする。

【発明の効果】

【0011】

本発明の実施形態によるニューロモルフィックコンピューティング装置及びその動作方法は、興奮性シナプスと抑制性シナプスを連結可能にすることで、モデル柔軟性を増加させることができる。

【0012】

本発明の実施形態によるニューロモルフィックコンピューティング装置及びその動作方法は、発火率（ｆｉｒｉｎｇ ｒａｔｅ）調節方式を改善することで、モデル柔軟性を増加させることができる。

【0013】

本発明の実施形態によるニューロモルフィックコンピューティング装置及びその動作方法は、３Ｄ積層することでチップ面積を減少させることができる。また、本発明のニューロモルフィックコンピューティング装置は、柔軟なニューロン設定によりモデル柔軟性を増加させることができる。

【図面の簡単な説明】

【0014】

以下に添付される図面は、本実施形態に関する理解を助けるためのものであり、詳細な説明と共に実施形態を提供する。

【図1】一般的な人工ニューロンの機能を説明する図面である。

【図2】一般的なＳＮＮのスパイキングニューロンを例示的に示す図面である。

【図3】一般的なＦｅＦＥＴ基盤のスパイキングニューロン回路を例示的に示す図面である。

【図4】本発明の実施形態によるニューロモルフィックコンピューティング装置を例示的に示す図面である。

【図5】本発明の実施形態による人工ニューロンを例示的に示す図面である。

【図6】一般的なＳＮＮにおけるレイヤー別スパイクの伝達過程を例示的に示す図面である。

【図7】ＳＮＮで入力スパイクを訓練することで出力スパイクを得るタイミングを例示的に示す図面である。

【図8a】電源電圧調節による発火率調節方式と本発明の実施形態による発火率調節方式を例示的に示す図面である。

【図8b】電源電圧調節による発火率調節方式と本発明の実施形態による発火率調節方式を例示的に示す図面である。

【図9】本発明の他の実施形態によるニューロモルフィックコンピューティング装置を例示的に示す図面である。

【図10】図９に示されたレイヤー別の柔軟な人工ニューロン設定を説明するための図面である。

【図11】積層されたレイヤー別に柔軟に人工ニューロン設定を例示的に示す図面である。

【図12】本発明の実施形態によるニューロモルフィックコンピューティング装置の動作を例示的に示すフローチャートである。

【図13】本発明の実施形態によるスパイキング神経網を簡略に示す図面である。

【図14】本発明の実施形態による電子装置を例示的に示す図面である。

【発明を実施するための形態】

【0015】

以下では、図面を用いて本発明の技術分野で通常の知識を有する者が容易に実施できる程度に本発明の内容を明確かつ詳細に記載する。

【0016】

一般的に、ニューロモルフィック（ｎｅｕｒｏｍｏｒｐｈｉｃ）コンピューティングは、人間の脳の神経細胞であるニューロンとシナプスの作動原理を模倣してコンピュータシステムを構築したものである。ＡＮＮ（Ａｒｔｉｆｉｃｉａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）を使用して情報を処理して保存することが一般的である。脳は、大量の情報を同時に処理する能力を有している。ニューロモルフィックコンピューティングは、このような並列処理能力を模倣して動作する。脳は、エネルギーを効率的に使用して非常に複雑な作業を処理することができる。ニューロモルフィックコンピューティングは、このようなエネルギー効率性を模倣して設計されることで、従来のコンピューティングと比較してエネルギーを節約することができる。ニューロモルフィックコンピューティングは、学習能力と融通の利くシステムを作ることで、特定の動作に制限されず、様々な種類の動作を処理することができる。ニューロモルフィックコンピューティングは、機械学習及び人工知能の分野で多くの関心を集めており、パターン認識、音声認識、イメージ処理、及び自律走行などの様々な応用分野に適用できる。

【0017】

ニューロモルフィックコンピューティングは、主にＮＰＵ（Ｎｅｕｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に近いＡｎａｌｏｇ ＭＡＣ（Ｍｕｌｔｉｐｌｙ－ａｎｄ－Ａｃｃｕｍｕｌａｔｅ）方式及び頭脳作動にもう少し近いＳＮＮ（Ｓｐｉｋｉｎｇ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）方式を含む。ＳＮＮの主な構成要素は、人工シナプス（ａｒｔｉｆｉｃｉａｌ ｓｙｎａｐｓｅ）と人工ニューロン（ａｒｔｉｆｉｃｉａｌ ｎｅｕｒｏｎ）を含む。人工シナプスと人工ニューロンは、様々なメモリ素子で実現されることができる。

【0018】

本発明は、ＳＮＮ実現に適用可能なＦｅＦＥＴ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）基盤の人工ニューロン（ａｒｔｉｆｉｃｉａｌ ｎｅｕｒｏｎ）を開示する。特に、本発明は、ＦｅＦＥＴシナプスアレイ（ｓｙｎａｐｓｅ ａｒｒａｙ）基盤のアーキテクチャ及び３次元積層が可能なＦｅＭＢＣＦＥＴ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｕｌｔｉ Ｂｒｉｄｇｅ Ｃｈａｎｎｅｌ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）シナプス基盤のアーキテクチャを開示する。

【0019】

図１は、一般的な人工ニューロンの機能を説明する図面である。人工ニューロンは、入力信号を受け入れて加重値をかけて、その結果を活性化関数を介して変換して出力を生成する。このような方式で人工ニューロンは複雑なパターン及び関係をモデリングして学習する。例えば、ＳＳＮのスパイキングニューロンの機能は、推論過程と学習過程を含む。推論過程は、入力を累積して基準値以上であると発火（ｆｉｒｉｎｇ）することにより、スパイク（ｓｐｉｋｅ）を出力する。学習過程は、入力スパイク（ｉｎｐｕｔ ｓｐｉｋｅ）と出力スパイク（ｏｕｔｐｕｔ ｓｐｉｋｅ）の時間差に応じて対応するシナプス（ｓｙｎａｐｓｅ）の加重値をアップデートする。

【0020】

一般的に、人工ニューロンは、ニューロンの行動を模写するように製作された電子素子を通称する。計算性能及び集積度を向上させるために、ほとんどのニューロン素子は最も単純なモデルであるＬＩＦ（Ｌｅａｋｙ Ｉｎｔｅｇｒａｔｉｏｎ－ａｎｄ－Ｆｉｒｅ）動作を模写している。ＬＩＦ動作は、パルス入力に応じて信号を徐々に累積（ｉｎｔｅｇｒａｔｉｏｎ）し、入力がない場合は信号を再度減衰（ｌｅａｋｙ）し、動作中に信号が閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を超過すると強いスパイク信号を発火（ｆｉｒｉｎｇ）する。

【0021】

強誘電体（ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）は、２つの分極（ｐｏｌａｒｉｚａｔｉｏｎ）状態を介してメモリ素子に多様に応用されている物質である。特に、単に２つの分極状態を有するものではなく、入力信号の累積に応じて部分分極（ｐａｒｔｉａｌ ｐｏｌａｒｉｚａｔｉｏｎ）が起こるため、入力信号の累積を用いてニューロン素子の応用に適合する。ニューロンには、入力に応じて膜電位（ｍｅｍｂｒａｎｅ ｐｏｔｅｎｔｉａｌ）が累積される興奮性連結だけでなく、膜電位を減衰させて発火（ｆｉｒｉｎｇ）を抑制する抑制性連結も存在する。ニューロンを連結して神経網を構成する場合、抑制性連結を介してニューロンの動作をさらに容易に制御することによって、神経網の全体の動作効率が大きく改善されることができる。

【0022】

図２は、一般的なＳＮＮのスパイキングニューロンを例示的に示す図面である。ＳＮＮの一般的な作動原理は次のとおりである。シナプスは、シナプス前ニューロン（Ｐｒｅ－ｓｙｎａｐｔｉｃ ｎｅｕｒｏｎ）からスパイクとも知られた活動電位を受信すると、ＰＳＰ（Ｐｏｓｔ－ｓｙｎａｐｔｉｃ ｐｏｔｅｎｔｉａｌ）を放出する。ＰＳＰは、順にシナプス後のスパイキングニューロンの膜電位を刺激する。神経膜電位は、ＰＳＰを統合する時間的進化を示す。膜電位が閾値電圧を超えると、シナプス後ニューロンが活性化される。すなわち、出力スパイク（ｏｕｔｐｕｔ ｓｐｉｋｅ）を発火する。一般ＬＩＦニューロンを考慮すると、膜電位ｕは次の方程式によって決定される。

【数1】

ここで、ｆ（ｕ）は神経膜に蓄積された電荷の漏れを説明する漏れ項であり、ｗ_ｉはシナプスウェイト、Ｉ_ｉは興奮性あるいは抑制性ＰＳＰによって変わる入力電流である。興奮性入力信号の電圧パルスが到着すると、膜電位は時間によって持続的に発電し、閾値電圧を超えると神経回路が出力電圧パルスを伝送して発火イベントを生成する。ＦｅＦＥＴ基盤のスパイキングニューロンは、固有の状態変数、強誘電性分極として膜電位（ｕ）を表す。

【0023】

図３は、一般的なＦｅＦＥＴ基盤のスパイキングニューロン回路を例示的に示す図面である。図３を参照すると、ＬＩＦニューロンは１つのＦｅＦＥＴ及び３つのトランジスタ（Ｍ１～Ｍ３）で実現されている。追加されたトランジスタ（Ｍ４～Ｍ６）は、適応性（ａｄａｐｔａｔｉｏｎ）を支援する。図３に示されたように、入力スパイク（ｉｎｐｕｔ ｓｐｉｋｅｓ）がトランジスタＭ１に入力される度に、電源電圧（ＶＤＤ）がＦｅＦＥＴニューロンのゲートに印加される。ＦｅＦＥＴの強磁性物質は、多結晶（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ）状態として多数のドメインからなっている。入力スパイクが入力される度に、強磁性ドメインのうち一部の偏光状態が変わる。これにより、ＦｅＦＥＴニューロンの閾値電圧が低くなることができる。閾値電圧が十分に低くなって、ＦｅＦＥＴニューロンがＯＮ状態になると、負荷トランジスタＭ２を介して電圧形態でスパイクを出力する。スパイク出力で発火（ｆｉｒｉｎｇ）し、トランジスタＭ３を用いてＦｅＦＥＴニューロンの偏光を元に戻すことで閾値電圧が高くなる。

【0024】

入力スパイク（例えば、ＰＳＰ）はＰＭＯＳトランジスタＭ１に印加される。初期にノード電圧（Ｖ_０）と（Ｖ_１）が全て０Ｖである。入力スパイクが印加されることによって、ノード電圧（Ｖ_０）が増加し、ＦｅＦＥＴのゲートに負の抗電圧パルスが印加される。連続的なパルスを印加すると、ＦｅＦＥＴは高い閾値電圧（Ｖ_Ｔ）状態から低い閾値電圧（Ｖ_Ｔ）状態に突然変わり、ドレイン電流（Ｉ_Ｄ）は増加する。これに伴って出力スパイクが出力され、ノード電圧（Ｖ_１）が増加する。出力スパイクが生成されると、リセット信号がトランジスタＭ３に印加される。スパイク間の間隔中にトランジスタＭ１が遮断されながら、ノード電圧（Ｖ_０）は０Ｖにフールダウンされる。これにより、ＦｅＦＥＴ全体に負のゲートソース電圧（ＶＧＳ）が発生し、分極が反対方向に転換され、ＦｅＦＥＴが高い閾値電圧（Ｖ_Ｔ）状態に再設定される。

【0025】

また、追加のトランジスタ（Ｍ４～Ｍ６）は、人工ニューロンの活動を調節し、すべての出力スパイク後に発火速度を低くするバイオインスピレーション適応性メカニズムを実行する。キャパシタ（Ｃ_Ｐ）は対応するノードの寄生キャパシタである。すべての出力スパイクイベント中にノード電圧（Ｖ_１）が高くなると、トランジスタ（Ｍ４）がターンオンし、これに伴って順にノード電圧（Ｖ_２）が増加する。ノード電圧（Ｖ_２）の放電速度は、追加のトランジスタを追加することによって制御されることができる。ノード電圧（Ｖ_２）が増加することによって、トランジスタ（Ｍ５）は出力スパイクが発生する度に徐々にターンオンする。結果的に、ノード電圧（Ｖ_０）の放電速度が増加する。

【0026】

本発明の実施形態によるニューロモルフィックコンピューティング装置は、ＦｅＦＥＴ／ＦｅＭＢＣＦＥＴシナプスアレイ、興奮性（ｅｘｃｉｔａｔｏｒｙ）シナプスと抑制性（ｉｎｈｉｂｉｔｏｒｙ）シナプスを受信する人工ニューロン、または柔軟なニューロン設定のためのレイヤーバッファ（ｌａｙｅｒ ｂｕｆｆｅｒ）を含むことができる。本発明のニューロモルフィックコンピューティング装置は、興奮性シナプスと抑制性シナプスを連結可能にすることで、モデル柔軟性を増加させることができる。また、本発明のニューロモルフィックコンピューティング装置は、ニューロン発火率（ｆｉｒｉｎｇ ｒａｔｅ）調節方式を改善することで、モデル柔軟性を増加させることができる。また、本発明のニューロモルフィックコンピューティング装置は、３Ｄ積層することでチップ面積を減少させることができる。また、本発明のニューロモルフィックコンピューティング装置は、柔軟なニューロン設定でモデル柔軟性を増加させることができる。

【0027】

図４は、本発明の実施形態によるニューロモルフィックコンピューティング装置１００を例示的に示す図面である。図４を参照すると、ニューロモルフィックコンピューティング装置１００は、シナプスアレイ１１０、シナプス前ニューロン回路１２０、ビットラインドライバ１３０、及びスパイキングニューロン回路１４０を含むことができる。

【0028】

シナプスアレイは、少なくとも１つの第１ストリング１１１（興奮性シナプス）及び少なくとも１つの第２ストリング１１２（抑制性シナプス）を含むことができる。第１ストリング１１１は、興奮性ビットラインＢＬｅと興奮性ソースラインＳＬｅに連結された複数の第１強誘電体トランジスタを含むことができる。第１強誘電体トランジスタのそれぞれは、ワードライン（ＷＬ１～ＷＬ８）に連結されたゲートを含むことができる。ワードライン（ＷＬ１～ＷＬ８）のそれぞれは、入力スパイクを伝達することができる。一方、図４に示されたワードラインの個数は８であるが、本発明はここに制限されない。第２ストリング１１２は、抑制性ビットラインＢＬｉと抑制性ソースラインＳＬｅに連結された複数の第２強誘電体トランジスタを含むことができる。第２強誘電体トランジスタのそれぞれは、ワードライン（ＷＬ１～ＷＬ８）に連結されたゲートを含むことができる。ワードライン（ＷＬ１～ＷＬ８）のそれぞれは入力スパイクを伝達することができる。

【0029】

シナプス前ニューロン回路１２０は、データに対応する入力スパイクを生成し、対応するワードライン（ＷＬ１～ＷＬ８）のそれぞれに入力スパイクを伝達するように実現されることができる。

【0030】

ビットラインドライバ１３０は、興奮性ビットラインＢＬｅ及び抑制性ビットラインＢＬｉで対応するビットライン電圧を提供するように実現されることができる。実施形態において、ビットライン電圧は互いに異なるか又は同じであることができる。

【0031】

スパイキングニューロン回路１４０は、複数の人工ニューロンを含むことができる。人工ニューロンのそれぞれは、第１ストリングに連結された興奮性ソースラインＳＬｅから興奮性信号を受信し、第２ストリングに連結された抑制性ソースラインＳＬｉから抑制性信号を受信し、興奮性信号と抑制性信号に対してＬＩＦ動作を行うことで出力スパイクを出力するように実現されることができる。

【0032】

本発明の実施形態によるニューロモルフィックコンピューティング装置１００は、ＦｅＦＥＴ基盤のシナプスアレイ１１０及び人工ニューロンを含むことができる。ここで、ＦｅＦＥＴ基盤のシナプスアレイ１１０は、興奮性シナプスカラム（ｅｘｃｉｔａｔｏｒｙ ｓｙｎａｐｓｅ ｃｏｌｕｍｎ；第１ストリング）と抑制性シナプスカラム（ｉｎｈｉｂｉｔｏｒｙ ｓｙｎａｐｓｅ ｃｏｌｕｍｎ；第２ストリング）を組（ｐａｉｒ）で配置し、対応する人工ニューロンが各組を処理することができる。

【0033】

図５は、本発明の実施形態による人工ニューロン１４１を例示的に示す図面である。図５を参照すると、人工ニューロン１４１は、第１入力トランジスタＭ１ｅｘｃ、第２入力トランジスタＭ１ｉｎｈ、調整トランジスタＭ２、リセットトランジスタＭ３、及び強誘電体トランジスタＦｅＦＥＴを含むことができる。

【0034】

第１入力トランジスタＭ１ｅｘｃは、第１ノードＮ１と第１電源端との間に連結されることができる。第１電源端は第１入力電源電圧Ｖｅｘを受信することができる。ここで、第１入力電源電圧ＶｅｘはＯＶより大きいことができる。第１入力トランジスタＭ１ｅｘｃは、興奮性信号を受信するゲートを含むことができる。実施形態において、第１入力トランジスタＭ１ｅｘｃはＰ型トランジスタで実現されることができる。

【0035】

第２入力トランジスタＭ１ｉｎｈは、第１ノードＮ１と第２電源端との間に連結されることができる。第２電源端は第２入力電源電圧Ｖｉｎを受信することができる。ここで、第２入力電源電圧ＶｉｎはＯＶよりも小さいことができる。第２入力トランジスタＭ１ｉｎｈは、抑制性信号を受信するゲートを含むことができる。実施形態において、第２入力トランジスタＭ１ｉｎｈはＮ型トランジスタで実現されることができる。

【0036】

調整トランジスタＭ２は、第２ノードＮ２と接地端ＧＮＤとの間に連結されることができる。調整トランジスタＭ２は、調整電圧Ｖａｄｊを受信するゲートを含むことができる。

【0037】

リセットトランジスタＭ３は、第１ノードＮ１と接地端ＧＮＤとの間に連結されることができる。リセットトランジスタＭ３は、リセット電圧Ｖｒｓｔを受信するゲートを含むことができる。

【0038】

強誘電体トランジスタＦｅＦＥＴは、電源端ＶＤＤと第２ノードＮ２との間に連結されることができる。強誘電体トランジスタＦｅＦＥＴは、ゲート電圧Ｖｇを受信する第１ノードＮ１に連結されたゲートを含むことができる。実施形態において、強誘電体トランジスタＦｅＦＥＴは、ｃｏｍｍｏｎ ｓｏｕｒｃｅ／ｗｅｌｌ構造で実現されることができる。

【0039】

一方、図５に示された人工ニューロン１４１は、興奮性シナプス（ｅｘｃｉｔａｔｏｒｙ ｓｙｎａｐｓｅ）から興奮性信号を、抑制性シナプス（ｉｎｈｉｂｉｔｏｒｙ ｓｙｎａｐｓｅ）から抑制性信号をそれぞれ受信するトランジスタから構成されている。しかし、本発明はここに制限されない。本発明の人工ニューロンは、興奮性信号と抑制性信号を全て受信する１つのトランジスタで実現されることもできると理解されるべきである。

【0040】

一般的に、興奮性シナプス（ｅｘｃｉｔａｔｏｒｙ ｓｙｎａｐｓｅ）は、ニューロンの膜電圧を高めて発火を促進し、抑制性シナプス（ｉｎｈｉｂｉｔｏｒｙ ｓｙｎａｐｓｅ）は、ニューロンの膜電圧を下げて発火を抑制することができる。このように、人工ニューロン１４１で興奮性シナプスが入力されるＰＭＯＳは、正の電圧を有するＶｅｘ電源に連結し、抑制性シナプスが入力されるＮＭＯＳは、負の電圧を有するＶｉｎ電源に連結することができる。この時、興奮性シナプスのスパイクは強誘電体トランジスタ（ＦｅＦＥＴ）の閾値電圧を下げ、抑制性シナプスのスパイクは強誘電体トランジスタ（ＦｅＦＥＴ）の閾値電圧を高める。閾値電圧が基準値よりも低くなると発火し（つまり、出力スパイクを出力する）、閾値電圧が基準値よりも高くなると発火しない。人工ニューロン１４１は、このような方式で興奮性シナプスと抑制性シナプスを処理することができる。

【0041】

この時、スパイクによる分極変化は、ＦｅＦＥＴニューロンの書き込み動作の結果である。従来のＦｅＦＥＴニューロンは、電源電圧ＶＤＤを調節することで発火率（ｆｉｒｉｎｇ ｒａｔｅ）を調節している。本発明の人工ニューロンは、ｃｏｍｍｏｎ ｓｏｕｒｃｅ／ｗｅｌｌ構造を用いることでチャネル電圧がソース電圧と同じであるようにすることで、書き込み電圧を下げることができる。本発明の人工ニューロンは、入力電源電圧（Ｖｅｘ、Ｖｉｎ）を用いるか、調整トランジスタＭ２のゲート電圧Ｖａｄｊを用いるか、リセットトランジスタＭ３のゲート電圧Ｖｒｓｔを用いて発火率を調節することができる。

【0042】

本発明のニューロモルフィックコンピューティング装置１００は、人工ニューロンの発火率の調節手段を電源電圧ＶＤＤと分離して多様に変化させるように実現されることができる。一方、本発明のニューロモルフィックコンピューティング装置１００は、電源電圧ＶＤＤと連係しながら、第１及び第２入力電源電圧を用いるか、調整トランジスタのゲート電圧を用いるか、リセットトランジスタのゲート電圧を用いて発火率を調節することもできる。

【0043】

図６は、一般的なＳＮＮにおいて、レイヤー別スパイクの伝達過程を例示的に示す図面である。ニューロモルフィックコンピューティング装置１００は、スパイクエンコーダ１０１によってデータをスパイクにエンコーディングし、入力スパイクをシナプスアレイによって訓練し、訓練された入力スパイクを受信して人工ニューロンによって出力スパイクを出力し、出力スパイク訓練を繰り返し、スパイクデコーダ１０２によって出力スパイクに対応するデータを出力することができる。

【0044】

一般的に、人工ニューロンの発火率は、ＳＮＮにおいて非常に重要な調節因子である。ＳＮＮは、レイヤー毎に人工ニューロンの発火に依存している。人工ニューロンは、複数個のスパイクが入力され、１つのスパイクを出力する。これにより、総じて入力スパイクよりも出力スパイクの頻度が減る。したがって、レイヤーを重ねるほど、スパイクの頻度が減少して伝達される情報の量を減らすことができる。

【0045】

図７は、ＳＮＮで入力スパイクを訓練することで出力スパイクを得るタイミングを例示的に示す図面である。図７に示されたように、入力スパイクのトレーニングによってシナプスの電流が増加することができる。電流によって人工ニューロンのポテンシャルも増加する。人工ニューロンのポテンシャルが基準値以上であるときに、出力スパイクが発火する可能性がある。

【0046】

図８ａ及び図８ｂは、本発明の実施形態による発火率調節方式を例示的に示す図面である。図８ａに示された発火率調節方式（ＶＤＤ調節方式：２．１→２．２→２．３）は、各レイヤー毎にスパイキング頻度が異なり、後ろのレイヤーであるほどスパイキング頻度が減少することができる。一方、図８ｂに示された発火率調節方式（Ｖｅｘ／Ｖｉｎ調節方式：２．１→２．２→２．３、Ｖｒｓｔ調節方式：２．０→１．５→１．５、Ｖａｄｊ調節方式：０．５→０．５→１．０）は、スパイキング頻度が比較的多くなる。一般的に、データプレゼンテーションに多数のスパイクが必要である。したがって、本発明の人工ニューロンは、様々なスパイキング頻度調節手段を有することで、ここに有利である。

【0047】

一方、本発明の実施形態によるシナプスアレイは、３次元で実現されることができる。

【0048】

図９は、本発明の他の実施形態によるニューロモルフィックコンピューティング装置２００を例示的に示す図面である。図９を参照すると、ニューロモルフィックコンピューティング装置２００は、３次元シナプスアレイ２１０、ビットラインドライバ２３０、及びスパイキングニューロン回路２４０で実現されることができる。

【0049】

３次元シナプスアレイ２１０は、積層されたレイヤーを有する。各レイヤーは、興奮性ビットラインＢＬｅと興奮性ソースラインＳＬｅとの間に連結された第１セルトランジスタ２１１と抑制性ビットラインＢＬｉと抑制性ソースラインＳＬｉとの間に連結された第２セルトランジスタ２１２を含むことができる。第１セルトランジスタ２１１（興奮性シナプスレイヤー）及び第２セルトランジスタ２１２（抑制性シナプスレイヤー）は、不揮発性メモリトランジスタとして実現されることができる。例えば、第１セルトランジスタ２１１及び第２セルトランジスタ２１２のそれぞれは、強誘電体トランジスタで実現されることができる。ここで、第１セルトランジスタ２１１及び第２セルトランジスタ２１２は、基板形態のワードライン（ＷＬ＿Ｌ１～ＷＬ＿Ｌ４）のうち対応するワードラインに連結されるゲートを含むことができる。

【0050】

スパイキングニューロン回路２４０は、人工ニューロン２４１、２４２を含むことができる。人工ニューロン２４１、２４２のそれぞれは、図１～図８で説明されたＬＩＦ動作を実行する人工ニューロンとして実現されることができる。

【0051】

実施形態において、ニューロモルフィックコンピューティング装置２００は、人工ニューロンの発火率を調節する制御ロジックをさらに含むことができる。実施形態において、ニューロモルフィックコンピューティング装置２００は、積層されたレイヤーのそれぞれに対応して人工ニューロンの発火率を調節するための調整情報をレイヤーバッファをさらに含むことができる。実施形態において、セルトランジスタは、ＦｅＭＢＣＦＥＴ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｕｌｔｉ Ｂｒｉｄｇｅ Ｃｈａｎｎｅｌ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で実現されることができる。

【0052】

一般的に、ＳＮＮは各レイヤー毎に人工ニューロンを経るようになる。この時、ＳＮＮのレイヤー毎に入力スパイクのパターンが異なる。したがって、人工ニューロンの発火頻度が異なるようになる。発火頻度が高すぎるかまたは低すぎると、レイヤー毎に発火率の調節が必要である。本発明の実施形態によるニューロモルフィックコンピューティング装置１００は、Ｖｅｘ、Ｖｉｎ、Ｖｒｓｔ、Ｖａｄｊを介して発火率を調節するように実現されることができる。

【0053】

図１０は、図９に示されたレイヤー別の柔軟な人工ニューロン設定を説明するための図面である。ニューロモルフィックコンピューティング装置は、レイヤー別スパイクエンコーダによってデータをスパイクにエンコーディングし、入力スパイクをレイヤー別シナプスアレイによって訓練し、訓練された入力スパイクを受信して、レイヤー別人工ニューロンによって出力スパイクを出力し、レイヤー別のこのような出力スパイク訓練を繰り返し、レイヤー別スパイクデコーダによって出力スパイクに対応するデータを出力することができる。

【0054】

図１０を参照すると、ニューロモルフィックコンピューティング装置２００は、制御ユニット２５０及びレイヤーバッファ２６０をさらに含むことができる。制御ユニット２５０は、Ｖｅｘ、Ｖｉｎ、Ｖｒｓｔ、Ｖａｄｊを介して発火率を調節するように実現されることができる。レイヤーバッファ２６０は、各レイヤー毎にＶｅｘ、Ｖｉｎ、Ｖｒｓｔ、Ｖａｄｊの値を貯蔵して制御ユニット２５０を介して各レイヤーのニューロンに対応する電圧を印加すると、レイヤー別の発火率を調節することができる。実施形態において、レイヤーバッファ２６０は、揮発性／不揮発性メモリとして実現されることができる。

【0055】

図１１は、積層されたレイヤー別に柔軟に人工ニューロン設定を例示的に示す図面である。図１１に示されたように、６つのレイヤーのそれぞれにＶｅｘ、Ｖｉｎ、Ｖｒｓｔ、Ｖａｄｊが設定されることができる。一方、このようなレイヤー別の調整情報は、ニューロモルフィックコンピューティング装置の環境情報に応じて可変することもできる。ここで、環境情報は装置の温度、データ処理量、データ処理速度、動作周波数などであることができる。

【0056】

本発明は、第一に、興奮性シナプス（ｅｘｃｉｔａｔｏｒｙ ｓｙｎａｐｓｅ）及び抑制性シナプス（ｉｎｈｉｂｉｔｏｒｙ ｓｙｎａｐｓｅ）を同時に処理することができるＦｅＦＥＴシナプスアレイ（ｓｙｎａｐｓｅ ａｒｒａｙ）とＦｅＦＥＴニューロン（ｎｅｕｒｏｎ）を開示し、第二に、ＦｅＭＢＣＦＥＴ基盤の３Ｄシナプスアレイ（ｓｙｎａｐｓｅ ａｒｒａｙ）を開示し、第三に、レイヤー別に発火率（ｆｉｒｉｎｇ ｒａｔｅ）を調節することができる柔軟なニューロン設定（ｆｌｅｘｉｂｌｅ ｎｅｕｒｏｎ ｓｅｔｔｉｎｇ）方法を開示する。

【0057】

図１２は、本発明の実施形態によるニューロモルフィックコンピューティング装置の動作を例示的に示すフローチャートである。図１～図１２を参照すると、興奮性シナプスと抑制性シナプスに連結された人工ニューロンを有するニューロモルフィックコンピューティング装置の動作は、次のように行われることができる。ニューロモルフィックコンピューティング装置は、興奮性シナプスと上記抑制性シナプスを介して人工ニューロンの入力スパイクを訓練することができる（Ｓ１１０）。ニューロモルフィックコンピューティング装置は、様々な方式で人工ニューロンの発火率を調節することができる（Ｓ１２０）。例えば、ニューロモルフィックコンピューティング装置は、電源電圧、第１入力電源電圧、第２入力電源電圧、調整電圧、リセット電圧中で少なくとも１つを調節することで、人工ニューロンの発火率を調節することができる。ニューロモルフィックコンピューティング装置は、制御された発火率によって人工ニューロンの出力スパイクを訓練することができる（Ｓ１３０）。

【0058】

実施形態において、人工ニューロンのそれぞれは、第１ノードに連結されたゲートを有し、電源電圧を受信する電源端と出力スパイクを出力する第２ノードとの間に連結される強誘電体トランジスタと、対応する興奮性シナプスから第１入力スパイクを受信するゲートを有し、第１入力電源電圧を受信する第１入力電源端と上記第１ノードとの間に連結される第１入力トランジスタと、対応する抑制性シナプスから第２入力スパイクを受信するゲートを有し、第２入力電源電圧を受信する第２入力電源端と上記第１ノードとの間に連結される第２入力トランジスタと、調整電圧を受信するゲートを有し、上記第２ノードと接地端との間に連結される調整トランジスタと、リセット電圧を受信するゲートを有し、上記第１ノードと上記接地端との間に連結されるリセットトランジスタを含むことができる。

【0059】

実施形態において、ニューロモルフィックコンピューティング装置は、デジタルデータに対応する入力スパイクを生成し、出力スパイクのそれぞれに対応するデジタルデータを出力することができる。実施形態において、興奮性シナプスと抑制性シナプスは、３次元積層されたＦｅＭＢＣＦＥＴ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｕｌｔｉ Ｂｒｉｄｇｅ Ｃｈａｎｎｅｌ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で実現されることができる。

【0060】

一方、本発明の実施形態による人工ニューロンは、スパイキング神経網に用いられることができる。

【0061】

図１３は、本発明の実施形態によるスパイキング神経網（ＳＮＮ）を示す図面である。図１３を参照すると、スパイキング神経網１０は、シナプス前ニューロン１２、制御回路１４、シナプスアレイ１６、シナプス後ニューロン１８でモデリングされることができる。

【0062】

シナプス前ニューロン１２は、入力スパイク（ｓｐ＜ｊ＞、ｊは０以上の整数）を生成する。シナプス前ニューロン１２は、多重レイヤーのスパイキング神経網（ＳＮＮ）において前のレイヤーのシナプス後ニューロンであることもできる。

【0063】

制御回路１４は、同時多発的（ｓｉｍｕｌｔａｎｅｏｕｓ ａｎｄ ｍｕｌｔｉｐｌｅ）に発生する入力スパイク（ｓｐ＜ｊ＞）をストリング選択信号（Ｓ＜ｊ＞、ｊは０以上の整数）に変換する。すなわち、制御回路１４は、複数の入力チャネルを介して同時多発的に発生する入力スパイク（ｓｐ＜ｊ＞）を対応するチャネルに対応するアドレスのストリング選択信号（Ｓ＜ｊ＞）に変換する。制御回路１４は、いずれかの入力スパイク（ｓｐ＜ｊ＞）に応答してパルス幅が変換されたストリング選択信号（Ｓ＜ｊ＞）を生成することができる。すなわち、制御回路１４は、１つのＮＡＮＤセルストリングのメモリセルを全て読み取ることができるパルス幅を有するストリング選択信号（Ｓ＜ｊ＞）を生成する。したがって、ストリング選択信号（Ｓ＜ｊ＞）のパルス幅は、１つのメモリセルを読み取るのに要する時間をストリングに含まれるメモリセルの数（ｋ個）と乗じた時間に対応する。例えば、一番目の入力スパイクに応答して、制御回路１４がストリング選択時間（Δ）の間に活性化されるストリング選択信号（Ｓ＜０＞）を生成したと仮定する。ここで、ストリング選択時間（Δ）は一つのストリングに含まれるメモリセルの全てを順次読み取るのに要される時間であることができる。

【0064】

シナプス後ニューロン１８は、シナプスアレイ１６を介して伝達されるシナプス加重値Ｗｓを累積するための「ｋ」個のニューロンを含む。シナプス後ニューロン１８は、「ｐ」個のストリング選択信号（Ｓ＜ｊ＞）に応じてシナプスアレイ１６が提供するシナプス加重値Ｗｓが反映された電流を累積（Ｉｎｔｅｇｒａｔｅ）し、累積された値に応じて出力スパイクを発火（Ｆｉｒｅ）する。「ｋ」個のニューロンがシナプス後ニューロン１８に含まれる場合、「ｋ」個の出力スパイク（Ｏｕｔｐｕｔ＿０～Ｏｕｔｐｕｔ＿ｋ－１）が同時多発的に発生し得る。多層レイヤーでスパイキング神経網１０が構成される場合、シナプス後ニューロン１８は後続レイヤーのシナプス前ニューロン（Ｐｒｅ－ｓｙｎａｐｔｉｃ ｎｅｕｒｏｎ）と見なすことができる。

【0065】

本発明のスパイキング神経網１０は、不揮発性メモリのメモリ素子配列をシナプス素子配列として用いることができる。すなわち、制御回路１４で発生されるストリング選択信号（Ｓ＜ｊ＞）は、不揮発性メモリのストリング（Ｓｔｒｉｎｇ）を選択するための信号であり、シナプス加重値Ｗｓは伝達するためのシナプスアレイ１６は、メモリセルのそれぞれに貯蔵されたデータとして実現されることができる。そして、シナプス後ニューロン１８は、複数のストリングにおいて加重値に応じて伝達される電流を累積し、累積された電流の大きさに応じて出力スパイクを生成する複数の感知回路で実現されることができる。

【0066】

上述したスパイキング神経網１０の実現のために、垂直に積層された３次元不揮発性メモリが用いられることができる。大容量のメモリ容量によって、シナプス加重値Ｗｓの拡張が容易なスパイキング神経網１０が実現されることができる。

【0067】

一方、本発明の実施形態によるニューロモルフィックコンピューティング装置及びその動作方法は、電子装置に実現されることができる。

【0068】

図１４は、本発明の実施形態による電子装置１０００を例示的に示す図面である。図１４を参照すると、電子装置１０００は、神経網に基づいて入力データをリアルタイムで分析して有効な情報を抽出し、抽出された情報に基づいて状況判断をしたり、又は電子装置１０００が搭載された装置の構成を制御することができる。例えば、電子装置１０００は、ドローン（ｄｒｏｎｅ）、先進運転支援システム（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒｓ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ；ＡＤＡＳ）などのロボット装置、スマートＴＶ、スマートフォン、医療装置、モバイル装置、映像表示装置、計測装置、ＩｏＴ装置などに適用されることができ、これ以外にも様々な種類の装置のうち少なくとも１つに搭載されることができる。

【0069】

電子装置１０００は、プロセッサ１１００、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２００、神経網装置１３００、メモリ装置１４００、センサモジュール１５００、及び通信装置１６００を含むことができる。電子装置１０００は、入出力モジュール、保安モジュール、電力制御装置などをさらに含むことができる。電子装置１０００のハードウェア構成のうち一部は、少なくとも１つの半導体チップに搭載されることができる。

【0070】

プロセッサ１１００は、電子装置１０００の全体的な動作を制御する。プロセッサ１１００は、１つのプロセッサコア（Ｓｉｎｇｌｅ Ｃｏｒｅ）を含むか、または複数のプロセッサコア（Ｍｕｌｔｉ－Ｃｏｒｅ）を含むことができる。プロセッサ１１００は、メモリ装置１４００に記憶されたプログラムまたはデータを処理または実行することができる。一部実施形態において、プロセッサ１１００は、メモリ装置１４００に記憶されたプログラムを実行することで、神経網装置１３００の機能を制御することができる。プロセッサ１１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＡＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）などで実現されることができる。

【0071】

ＲＡＭ１２００は、プログラム、データ、または命令（ｉｎｓｔｒｕｃｔｉｏｎｓ）を一時的に記憶することができる。例えば、メモリ装置１４００に記憶されたプログラムまたはデータは、プロセッサ１１００の制御またはブートコードに従ってＲＡＭ１２００に一時的に記憶されることができる。ＲＡＭ１２００は、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）やＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などのメモリで実現されることができる。

【0072】

神経網装置１３００は、受信される入力データに基づいて神経網の演算を行い、実行結果に基づいて情報信号を生成することができる。神経網は、ＣＮＮ、ＲＮＮ、ＦＮＮ、ＬＳＴＭ（ｌｏｎｇ ｓｈｏｒｔ－ｔｅｒｍ ｍｅｍｏｒｙ）、ＳＮＮ（ｓｔａｃｋｅｄ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、ＳＳＤＮＮ（ｓｔａｔｅ－ｓｐａｃｅ ｄｙｎａｍｉｃ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）、ＤＢＮ（ｄｅｅｐ ｂｅｌｉｅｆ ｎｅｔｗｏｒｋｓ）、ＲＢＭ（ｒｅｓｔｒｉｃｔｅｄ Ｂｏｌｔｚｍａｎｎ ｍａｃｈｉｎｅｓ）などを含むことができるが、これに制限されない。神経網装置１３００は、神経網専用ハードウェア加速器自体またはこれを含む装置であることができる。神経網装置１３００は、神経網の演算のみならず、読み取り動作または書き込み動作を実行することができる。

【0073】

神経網装置１３００は、図１～図１３で説明されたニューロモルフィックコンピューティングを実行するように実現されることができる。神経網装置１３００は、線形的な状態変化の特性を有するウェイトを実現されることができるため、神経網装置１３００によって実行される神経網演算の正確性が増加されることができ、より精密な神経網が実現されることができる。

【0074】

情報信号は、音声認識信号、事物認識信号、映像認識信号、生体情報認識信号などの様々な種類の認識信号のうち１つを含むことができる。例えば、神経網装置１３００は、ビデオストリームに含まれるフレームデータを入力データとして受信し、フレームデータからフレームデータが表すイメージに含まれた事物に対する認識信号を生成することができる。しかしながら、これに制限されるものではなく、電子装置１０００が搭載された装置の種類や機能によって、神経網装置１３００は様々な種類の入力データを受信することができ、入力データに応じた認識信号を生成することができる。

【0075】

神経網装置１３００は、例えば、線形回帰分析（ｌｉｎｅａｒ ｒｅｇｒｅｓｓｉｏｎ）、ロジスティック回帰分析（ｌｏｇｉｓｔｉｃ ｒｅｇｒｅｓｓｉｏｎ）、統計的クラスタ化（ｓｔａｔｉｓｔｉｃａｌ ｃｌｕｓｔｅｒｉｎｇ）、ベジアン分類（Ｂａｙｅｓｉａｎ ｃｌａｓｓｉｆｉｃａｔｉｏｎ）、決定木（ｄｅｃｉｓｉｏｎ ｔｒｅｅｓ）、主成分分析（ｐｒｉｎｃｉｐａｌ ｃｏｍｐｏｎｅｎｔ ａｎａｌｙｓｉｓ）、または専門家システムなどのマシンラーニングモデル、またはランダムフォレスト（ｒａｎｄｏｍ ｆｏｒｅｓｔ）などのアンサンブル技術などのマシンラーニングモデルを実行することができる。このようなマシンラーニングモデルは、例えば、映像分類サービス、生体情報または生体データに基盤したユーザ認証サービス、先進運転支援システム（ＡＤＡＳ、ａｄｖａｎｃｅｄ ｄｒｉｖｅｒ ａｓｓｉｓｔａｎｃｅ ｓｙｓｔｅｍ）、ボイスアシスタントサービス（ｖｏｉｃｅ ａｓｓｉｓｔａｎｔ ｓｅｒｖｉｃｅ）、自動音声認識（ＡＳＲ、Ａｕｔｏｍａｔｉｃ ｓｐｅｅｃｈ ｒｅｃｏｇｎｉｔｉｏｎ）サービスなどの様々なサービスを提供するのに用いられることができる。

【0076】

メモリ装置１４００は、データを記憶するための記憶場所として、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）、各種プログラム、及び各種データを記憶することができる。実施形態において、メモリ装置１４００は、神経網装置１３００の演算実行過程で生成される中間結果を記憶することができる。

【0077】

メモリ装置１４００はＤＲＡＭであることができるが、これに限定されない。メモリ装置１４００は、揮発性メモリまたは不揮発性メモリのうち少なくとも１つを含むことができる。不揮発性メモリは、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、フラッシュメモリ、ＰＲＡＭ（Ｐｈａｓｅ－ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などを含む。揮発性メモリは、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ－ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などを含む。実施形態において、メモリ装置１４００は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ＣＦ（ｃｏｍｐａｃｔ ｆｌａｓｈ）、ＳＤ（ｓｅｃｕｒｅ ｄｉｇｉｔａｌ）、Ｍｉｃｒｏ－ＳＤ（ｍｉｃｒｏ ｓｅｃｕｒｅ ｄｉｇｉｔａｌ）、Ｍｉｎｉ－ＳＤ（ｍｉｎｉ ｓｅｃｕｒｅ ｄｉｇｉｔａｌ）またはＭｅｍｏｒｙ Ｓｔｉｃｋのうち少なくとも１つを含むことができる。

【0078】

センサモジュール１５００は、電子装置１０００が搭載される装置周辺の情報を収集することができる。センサモジュール１５００は、電子装置１０００の外部から信号（例えば、映像信号、音声信号、磁気信号、生体信号、タッチ信号など）をセンシングまたは受信し、センシングまたは受信された信号をデータに変換することができる。このために、センサモジュール１５００は、センシング装置、例えば、マイク、撮像装置、イメージセンサ、ライダー（ＬＩＤＡＲ；ｌｉｇｈｔ ｄｅｔｅｃｔｉｏｎ ａｎｄ ｒａｎｇｉｎｇ）センサ、超音波センサ、赤外線センサ、バイオセンサ、及びタッチセンサなどの様々な種類のセンシング装置のうち少なくとも１つを含むことができる。

【0079】

センサモジュール１５００は、変換されたデータを神経網装置１３００に入力データとして提供することができる。例えば、センサモジュール１５００はイメージセンサを含むことができ、電子装置１０００の外部環境を撮影してビデオストリームを生成し、ビデオストリームの連続するデータフレームを神経網装置１３００に入力データとして順に提供することができる。しかしながら、これに制限されるものではなく、センサモジュール１５００は、様々な種類のデータを神経網装置１３００に提供することができる。

【0080】

通信装置１６００は、外部装置と通信することができる様々な有線または無線インタフェースを備えることができる。例えば、通信装置１６００は、有線近距離通信網（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ；ＬＡＮ）、Ｗｉ－ｆｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）などの無線近距離通信網（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ；ＷＬＡＮ）、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）などの無線個人通信網（Ｗｉｒｅｌｅｓｓ Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ；ＷＰＡＮ）、無線ＵＳＢ（Ｗｉｒｅｌｅｓｓ Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、Ｚｉｇｂｅｅ、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＲＦＩＤ（Ｒａｄｉｏ－ｆｒｅｑｕｅｎｃｙ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＰＬＣ（Ｐｏｗｅｒ Ｌｉｎｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、または３Ｇ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ）、４Ｇ（１０ｔｈ Ｇｅｎｅｒａｔｉｏｎ）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）などの移動通信網（ｍｏｂｉｌｅ ｃｅｌｌｕｌａｒ ｎｅｔｗｏｒｋ）に接続可能な通信インタフェースなどを含むことができる。

【0081】

以上で説明された装置は、ハードウェア構成要素、ソフトウェア構成要素、またはハードウェア構成要素及びソフトウェア構成要素の組み合わせで実現されることができる。例えば、実施形態で説明された装置及び構成要素は、プロセッサ、コントローラ、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、ＰＬＵ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｕｎｉｔ）、マイクロプロセッサ、または命令（ｉｎｓｔｒｕｃｔｉｏｎ）を実行して応答することができる他のどのような装置のように、一つ以上の汎用コンピュータまたは特殊目的コンピュータを用いて実現されることができる。処理装置は、運営体制（ＯＳ）及び上記運営体制上で行われる一つ以上のソフトウェアアプリケーションを行うことができる。また、処理装置は、ソフトウェアの実行に応答して、データを接近、保存、操作、処理及び生成することもできる。理解の便宜のために、処理装置は一つが用いられると説明された場合もあるが、対応する技術分野で通常の知識を有する者は、処理装置が複数個の処理要素（ｐｒｏｃｅｓｓｉｎｇ ｅｌｅｍｅｎｔ）または複数類型の処理要素を含むことができることが分かる。例えば、処理装置は、複数個のプロセッサまたは一つのプロセッサ及び一つの制御器を含むことができる。また、並列プロセッサ（ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｏｒ）などの、他の処理構成（ｐｒｏｃｅｓｓｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）も可能である。

【0082】

ソフトウェアは、コンピュータプログラム（ｃｏｍｐｕｔｅｒ ｐｒｏｇｒａｍ）、コード（ｃｏｄｅ）、命令（ｉｎｓｔｒｕｃｔｉｏｎ）、あるいはこれらのうち一つ以上の組み合わせを含むことができ、所望のとおり動作するように処理装置を構成するか、独立して或いは結合的に（ｃｏｌｌｅｃｔｉｖｅｌｙ）処理装置を命令することができる。ソフトウェアまたはデータは、処理装置によって解釈されるか、または処理装置に命令或いはデータを提供するために、ある類型の機械、構成要素（ｃｏｍｐｏｎｅｎｔ）、物理的装置、仮想装置（ｖｉｒｔｕａｌ ｅｑｕｉｐｍｅｎｔ）、コンピュータ記憶媒体または装置に具体化（ｅｍｂｏｄｙ）されることができる。ソフトウェアは、ネットワークで連結されたコンピュータシステム上に分散して、分散した方法で記憶または実行されることもできる。ソフトウェア及びデータは、一つ以上のコンピュータ読み取り可能記録媒体に記憶されることができる。

【0083】

本発明の実施形態によるニューロモルフィックコンピューティング装置及びその動作方法は、ＦｅＦＥＴ基盤の２Ｄシナプスアレイと従来のＦｅＦＥＴニューロンを改善した人工ニューロンを開始し、ＦｅＭＢＣＦＥＴ基盤の３Ｄシナプスアレイを開始し、人工ニューロンの発火率（ｆｉｒｉｎｇ ｒａｔｅ）をレイヤー毎に調節する柔軟なニューロン設定方式を開示する。

【0084】

本発明の実施形態によるニューロモルフィックコンピューティング装置は、Ａｒｔｉｆｉｃｉａｌ Ｎｅｕｒｏｎがｅｘｃｉｔａｔｏｒｙ及びｉｎｈｉｂｉｔｏｒｙの全て受信するように実現されることができる。本発明の実施形態によるニューロモルフィックコンピューティング装置は、Ａｒｔｉｆｉｃｉａｌ Ｎｅｕｒｏｎのｆｉｒｅ ｒａｔｅ調整のための回路を備えることができる。本発明の実施形態によるニューロモルフィックコンピューティング装置は、ＭＢＣＦＥＴ（Ｍｕｌｔｉ Ｂｒｉｄｇｅ Ｃｈａｎｎｅｌ ＦＥＴ；Ｎａｎｏｓｈｅｅｔ）構造の強誘電体トランジスタとして実現されることができる。一方、本発明のニューロモルフィックコンピューティング装置は、Ｐｌａｎａｒ ＦＥＴ構造の強誘電体トランジスタ、ＦｉｎＦＥＴ構造の強誘電体トランジスタ、ＧＡＡ（Ｇａｔｅ－Ａｌｌ－Ａｒｏｕｎｄ）ＦＥＴ（Ｎａｎｏｗｉｒｅ）構造の強誘電体トランジスタ、Ｆｏｒｋｓｈｅｅｔ構造の強誘電体トランジスタ、あるいは、ＣＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＦＥＴ）で実現されることもできる。

【0085】

一方、上述された本発明の内容は、発明を実施するための具体的な実施形態に過ぎない。本発明は、具体的かつ実際に利用可能な手段自体だけでなく、今後技術として活用できる抽象的で概念的なアイデアである技術的思想を含む。

【符号の説明】

【0086】

１００ ニューロモルフィックコンピューティング装置
１１０ シナプスアレイ
１２０ シナプス前ニューロン回路
１３０ ビットラインドライバ
１４０ スパイキングニューロン回路
１４１、１４２ 人工ニューロン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8a】

【図8b】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】